JP4323783B2

JP4323783B2 - Exposure apparatus and method, and original plate manufacturing method

Info

Publication number: JP4323783B2
Application number: JP2002347730A
Authority: JP
Inventors: 勇人星野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-11-29
Filing date: 2002-11-29
Publication date: 2009-09-02
Anticipated expiration: 2022-11-29
Also published as: JP2004186180A

Description

【０００１】
【発明の属する技術分野】
本発明は、設計パターンを基板上のレジストに露光して半導体デバイス等を製造するために用いられる露光装置および露光方法ならびにこれらの装置および方法において用いられる原版（マスク）に関するものである。
【０００２】
【従来の技術】
従来の露光装置は通常、露光照明領域が固定されている。このため、露光照明領域よりも露光ショットサイズが小さくなると、露光光が露光ショットサイズのみに照射されるように露光照明領域に対しマスキング等を行い、余分となる露光光を遮光していた。
また、特許文献１の特許では、インテグレーションズーム光学系を用いて露光照明領域を可変する提案がなされている。
【０００３】
【特許文献１】
US SERIAL NUMBER : 448994
TITLE OF INVENTION: Illumination system having spatially separate vertical and horizontal image planes for use in photolithography
ASSIGNEE : SVG Lithography Systems, Inc
【０００４】
【発明が解決しようとする課題】
露光照明領域が固定されている露光装置においては、露光照明領域よりも露光ショットサイズが小さくなると、露光ショットサイズからはみ出た露光光をマスキング等で遮光するため、遮光された露光光は無駄となっていた。また、露光照明領域に比べて露光ショットサイズが小さくなればなるほど、露光ショット数が増加し、スループットが低下してしまい、Ｃ．Ｏ．Ｏ．（ｃｏｓｔｏｆｏｗｎｅｒｓｈｉｐ）が高くなってしまう。
【０００５】
一方、上述した特許文献１のインテグレーションズーム光学系を使用した場合は、露光照明領域を露光ショットサイズに合わせることができるので露光光の無駄は無くなるが、インテグレーションズーム光学系自体が非常に高価なシステムである上に、システムの構成が複雑で、制御が難しいという問題があった。
【０００６】
本発明は、半導体デバイス等を製造するための露光装置および方法におけるスループットを向上させ、Ｃ．Ｏ．Ｏ．を低下させることを課題とする。
【０００７】
【課題を解決するための手段】
上記問題を解決するための本発明の露光装置は、光源ユニットから出射される光束を原版へ導入し、前記原版上の露光照度を均一化し露光照明領域を決定する、露光照明領域の異なる光学インテグレーションユニットを２つ以上有する照明手段と、前記インテグレーションユニットを切り換える切換手段とを有する露光装置において、露光チップサイズ、露光像面照度およびレジスト感度に基づいてスループットまたはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）を算出し、算出したスループットが最大であるかまたはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）が最小となる前記露光照明領域が選択されるように前記光学インテグレーションユニットを切り換えることを特徴とする。
さらに本発明の露光装置は、光源ユニットから出射される光束を原版へ導入し、前記原版上の露光照度を均一化し露光照明領域を決定する、露光照明領域の異なる光学インテグレーションユニットを２つ以上有する照明手段と、前記インテグレーションユニットを切り換える切換手段とを有する露光装置において、選択可能な露光照明領域ごとに露光チップサイズ、露光像面照度およびレジスト感度と、スループットまたはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）との関係を示したデータベースを備え、前記データベースの中よりスループットが最大またはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）が最小になる露光照明領域を選択することを特徴とする。
さらに本発明の露光方法は、原版に描かれたパターンを投影露光するための光源ユニットと、前記光源ユニットからの光束を投影レンズまで導入し、原版上の露光照度を均一化し、露光照明領域を決定する、露光照明領域の異なる光学インテグレーションユニットを少なくとも２つ以上備える照明手段を有する投影露光装置を用いて露光する露光方法において、露光チップサイズ、露光像面照度およびレジスト感度に基づいてスループットまたはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）を算出し、算出されたスループットが最大であるかまたはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）が最小となる前記露光照明領域が選択されるように前記光学インテグレーションユニットを切り換えることを特徴とする。
さらに本発明の原版製造方法は、投影露光装置に用いられる原版の製造方法において、原版に描かれたパターンを投影露光するための光源ユニットと、前記光源を投影レンズまで導入し、前記原版上の露光照度を均一化し露光照明領域を決定する、露光照明領域の異なる光学インテグレーションユニットを少なくとも2つ以上有する照明手段と、前記インテグレーションユニットを切り換えてスループットが最大またはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）が最小になる露光照明領域を選択する切換手段とを有する投影露光装置を用いて露光する際に、露光像面照度およびレジスト感度に応じてスループットが最大になるかまたはコストオブオーナーシップ（Ｃ．Ｏ．Ｏ：ＣＯＳＴＯＦＯＷＮＥＲＳＨＩＰ）が最小になるように前記原版上に描画するチップ数およびチップ方向を決定することを特徴とする。
【０００８】
本発明によれば、スループットが最大またはＣ．Ｏ．Ｏ．が最小になる露光照明領域を選択するように、露光照明領域を切り換えることが可能であり、したがって、スループットが最大にしたり、またはＣ．Ｏ．Ｏ．を最小にすることができる。
【０００９】
【実施例】
以下、本発明を実施例に基づき説明する。以下の実施例では図９に示すような各チップ一つ一つにアライメントマークが入ったマスクを用いる。図９において、１３はマスク上のアライメントマーク、１４はマスク、１５はマスク上に描画されたチップである。
図１は本発明の一実施例に係る露光照明領域選択アルゴリズムのフローチャートである。このフローチャートに従い、非スキャン方向幅がＦｘ１でスキャン方向幅がＦｙ１の露光照明領域１と、非スキャン方向幅がＦｘ２でスキャン方向幅がＦｙ２の露光照明領域２との切り替えが可能な露光装置において、ある直径のウェハー上に非スキャン方向幅がＣｘでスキャン方向幅がＣｙのチップサイズを持つチップを露光する場合、照明領域１と照明領域２のどちらがスループットの高い露光照明領域であるかの選択を行った例を示す。
【００１０】
［露光ショット数のカウント］
露光チップサイズ（Ｃｘ，Ｃｙ）が入力されると、露光照明領域（Ｆｘ１，Ｆｙ１）と（Ｆｘ２，Ｆｙ２）におけるそれぞれの露光ショット数をカウントする。カウントを行うにあたり、各露光照度領におけるチップの並べ方を考慮する。各照明領域において、チップを縦に並べる場合と、横に並べる場合で、露光照明領域内により多くのチップが入る並べ方を選択する。
【００１１】
次に各露光領域における露光ショットサイズを求める。各露光照明領域の非スキャン方向幅およびスキャン方向幅をそれぞれチップサイズの非スキャン方向幅およびスキャン方向幅で割り、各商（整数値）にチップサイズの非スキャン方向幅（Ｃｘ）およびスキャン方向幅（Ｃｙ）をかけることで、露光ショットの非スキャン方向幅（Ｓｘ）およびスキャン方向幅（Ｓｙ）を求める（図２）。図２において、６Ａ、６Ｂは露光照明領域のサイズ、７Ａ、７Ｂはチップサイズ、８Ａ、８Ｂは露光ショットサイズを示す。
【００１２】
照明領域１の露光ショットサイズ８Ａ
Ｓｘ１＝［（Ｆｘ１／Ｃｘ）の商］×Ｃｘ
Ｓｙ１＝［（Ｆｙ１／Ｃｙ）の商］×Ｃｙ
照明領域２の露光ショットサイズ８Ｂ
Ｓｘ２＝［（Ｆｘ２／Ｃｘ）の商］×Ｃｘ
Ｓｙ２＝［（Ｆｙ２／Ｃｙ）の商］×Ｃｙ
‥‥‥（１）
【００１３】
次に、（Ｃｘ，Ｃｙ）のチップサイズのチップを最大数取得できるように、ウェハー上に並べる（図３）。その場合、図４に示すように、最下列のチップとウェハーの境界線と、最左行にあるチップとウェハーの境界線の交点に原点をとり、そこから各露光照明領域の露光ショットサイズを並べる。露光ショットサイズ内にチップが存在すれば露光ショット数にカウントし、露光ショットサイズ８内にチップが存在しなければ露光ショット数としてカウントしない。以上のように、照明領域１の露光ショット数（Ｎ１）、照明領域２の露光ショット数（Ｎ２）を導出する（図５）。図３〜５において、９はチップ、１０はウェハー、１１は露光ショットレイアウト原点、１２は露光ショットサイズである。
【００１４】
［露光像面照度の計算]
次に、各露光照明領域の露光像面照度の計算を行う。照明領域１の像面照度（Ｉ１）および照明領域２の像面照度（Ｉ２）は次式で求める。次式において、Ｐは露光装置光学系の全系透過率、Ｆは露光レーザーの周波数、ｅは露光レーザー１パルスあたりのエネルギー、ｄはスキャンスリットのスキャン方向幅を表す。
Ｉ１＝（Ｐ×Ｆ×ｅ）／（Ｆｘ１×ｄ）
Ｉ２＝（Ｐ×Ｆ×ｅ）／（Ｆｘ２×ｄ）
‥‥‥（２）
【００１５】
［レジスト感度の入力]
次に露光を行うレジスト感度の入力を行う。ここではレジスト感度をＥとする。
【００１６】
［スループットの導出]
上記で求めた、各露光照明領域の露光ショット数、露光像面照度と入力されたレジスト感度Ｅより、各露光照明領域におけるスループットを導出する。スループットを導出するに当たり、まずは各露光照明領域における露光処理時間の計算が必要となる。露光処理時間は露光時間と露光ステージのステップ時間を足したものに相当する。
【００１７】
このうち露光時間を求めるためには、露光スキャン速度の導出が必要となる。照明領域１の露光スキャン速度（Ｖｓ１）、照明領域２の露光スキャン速度（Ｖｓ２）は次式で求める。
Ｖｓ１＝（Ｉ１／Ｅ）×ｄ
Ｖｓ２＝（Ｉ２／Ｅ）×ｄ
‥‥‥（３）
【００１８】
これら各露光照明領域の露光スキャン速度より、各露光照明領域の露光時間（Tscan1、Tscan2）は次式で求められる。
Tscan1＝（Ｓｙ１／Ｖｓ１）×Ｎ１
Tscan2＝（Ｓｙ２／Ｖｓ２）×Ｎ２
‥‥‥（４）
【００１９】
次に、露光ステージのステップ時間を導出する。露光ステージの１ステップ動作は図６に示した台形駆動によって動作する。この図において台形駆動各要素時間Ｔ１はジャーク時間である。Ｔ２、Ｔ３は次式によって求まる。ここで、Ｖはステージステップ最高速度、αはステップ加速度を表している。また、照明領域１、非スキャン方向幅ステップのＴ３をT3x1とし、照明領域１、スキャン方向幅ステップのＴ３をT3y1とした。照明領域２についても同様に、非スキャン方向幅ステップのＴ３をT3x2とし、スキャン方向幅ステップのＴ３をT3y2とした。
【００２０】
照明領域１のステップ要素時間
非スキャン方向幅ステップ
Ｔ２＝Ｖ／α−Ｔ１
T3x1＝（Ｓｘ１−((Ｖ／α)−Ｔ１)×Ｖ）／Ｖ
スキャン方向幅ステップ
Ｔ２＝Ｖ／α−Ｔ１
T3y1＝（Ｓｙ１−((Ｖ／α)−Ｔ１)×Ｖ）／Ｖ
照明領域２のステップ要素時間
非スキャン方向幅ステップ
Ｔ２＝Ｖ／α−Ｔ１
T3x2＝（Ｓｘ２−((Ｖ／α)−Ｔ１)×Ｖ）／Ｖ
スキャン方向幅ステップ
Ｔ２＝Ｖ／α−Ｔ１
T3y2＝（Ｓｙ２−((Ｖ／α)−Ｔ１)×Ｖ）／Ｖ
‥‥‥（５）
【００２１】
上記より、露光ステージステップ時間は以下の式で求めることができる。ここでＣ１は照明領域１におけるショットレイアウトの非スキャン方向幅総ステップ数、Ｒ１は照明領域１におけるショットレイアウトのスキャン方向幅総ステップ数、Ｃ２は照明領域２におけるショットレイアウトの非スキャン方向幅総ステップ数、Ｒ２は照明領域２におけるショットレイアウトのスキャン方向幅総ステップ数を示している。
【００２２】
照明領域１の露光ステージステップ時間
Tstep1＝(T1×4+T2×2)×(C1+R1)+T3x1×C1+T3y1×R1
照明領域２の露光ステージステップ時間
Tstep2＝(T1×4+T2×2)×(C2+R2)+T3x2×C2+T3y2×R2
‥‥‥（６）
【００２３】
以上で求めた露光時間（Tscan1、Tscan2）および露光ステージステップ時間(Tstep1、Tstep2)より、各露光照明領域の露光処理時間（Ｔｅ１、Ｔｅ２）は以下の式によって求まる。
【００２４】
照明領域１の露光処理時間
Te1＝Tscan1＋Tstep1
照明領域２の露光処理時間
Te2＝Tscan2＋Tstep2
‥‥‥（７）
【００２５】
これまでの計算により、各露光照明領域のスループット（ＴＰ１、ＴＰ２）は以下の式で求めることが出来る。ここで、Wafer_Lはウェハー供給時間（秒）、Wafer_Oは露光済みウェハー回収時間（秒）、Ａ１は照明領域１のアライメント時間（秒）、Ａ２は照明領域２のアライメント時間（秒）を示す。
【００２６】
照明領域１のスループット（１時間（3600秒）当たりのウェハー処理枚数）
TP1＝3600／(Te1＋Wafer_L＋Wafer_O＋A1)
照明領域２のスループット
TP2＝3600／(Te2＋Wafer_L＋Wafer_O＋A2)
‥‥‥（８）
【００２７】
［スループット大小判別とスループットの高い露光照明領域の決定］
以上で求めたスループットの大小比較を行う。そして、ＴＰ１＞ＴＰ２なら照明領域１が最もスループットの高い照明領域と判断して、照明領域１を選択する。また、ＴＰ１＜ＴＰ２なら照明領域２が最もスループットの高い照明領域と判断して、照明領域２を選択する。
【００２８】
以下、上記例を基に、スループットが最高となる露光照明領域の決定を行う。非スキャン方向幅（２２ｍｍ）、スキャン方向幅（３３ｍｍ）の露光照明領域１と非スキャン方向幅（２６ｍｍ）、スキャン方向幅（３３ｍｍ）の露光照明領域２の切り替えが可能な露光装置について、３００ｍｍ直径のウェハー上に非スキャン方向幅（８ｍｍ）、スキャン方向幅（８ｍｍ）のチップサイズを持つチップを露光する場合を考える。
【００２９】
［露光ショット数のカウント］
まず、ショットサイズを求める。前記式（１）より、照明領域１のショットサイズは
（Sx1，Sy1）＝（16mm，32mm）
照明領域２のショットサイズは
（Sx2，Sy2）＝（24mm，32mm）
となる。
【００３０】
上記例に従って、ショットサイズを配置し（図８）、ショット数をカウントすると、
照明領域１の露光ショット数 140ショット
照明領域２の露光ショット数 94ショット
となる。
【００３１】
［露光像面照度の計算］
対象露光装置の全系透過率を０．０２５、レーザー周波数を１０００Ｈｚ、レーザー１パルスあたりのエネルギーを０．０１Ｊ、スキャンスリット幅を８ｍｍとすると、前記式（２）より、
照明領域１の像面照度
I1＝(0.025×1000Hz×0.01J/m²)／(0.022m×0.008m)
＝1420.5W/m²
照明領域２の像面照度
I2＝(0.025×1000Hz×0.01J/m²)／(0.026m×0.008m）
＝1201.9W/m²
となる。
【００３２】
［レジスト感度の入力]
今回はレジスト感度を６０Ｊ／ｍ²とする。
【００３３】
［スループットの計算]
まず、前記式（３）より、スキャン速度を導出する。
照明領域１のスキャン速度
Vs1＝（1420.5W/m²／60J/m²）× 8mm
＝189.4mm/sec
照明領域２のスキャン速度
Vs2＝（1201.9W/m²／60J/m²）× 8mm
＝160.3mm/sec
【００３４】
次に、前記式（４）より、露光時間を導出する。
照明領域１の露光時間
Tscan1＝32mm／189.4mm/sec × 140
＝23.7sec
照明領域２の露光時間
Tscan2＝32mm／160.3mm/sec × 94
＝18.8sec
【００３５】
次に、露光ステージステップ時間を求めるために、まず、前記式（５）よりステップ要素時間を算出する。今回、ジャーク時間は３０ｍｓｅｃ、ステージのステップ最高速度は４００ｍｍ／ｓｅｃ、加速度は９．８１ｍ／ｓｅｃ²とする。
【００３６】
照明領域１のステップ要素時間
非スキャン方向幅ステップ
T2＝400mm/sec／9810m/sec²−0.03sec
＝0.011sec
T3x1＝(16mm−((400mm/sec／9810m/sec²)
−0.03sec)×400mm/sec)／400mm/sec
＝0.029sec
スキャン方向幅ステップ
T2＝0.011sec
T3y1＝(32mm−((400mm/sec／9810m/sec²)
−0.03sec)×400mm/sec)／400mm/sec
＝0.069sec
【００３７】
照明領域２のステップ要素時間
非スキャン方向幅ステップ
T2＝400mm/sec／9810m/sec²−0.03sec
＝0.011sec
T3x2＝(24mm−((400mm/sec／9810m/sec²)
−0.03sec)×400mm/sec)／400mm/sec
＝0.049sec
スキャン方向幅ステップ
T2＝0.011sec
T3y2＝(32mm−((400mm/sec／9810m/sec²)
−0.03sec)×400mm/sec)／400mm/sec
＝0.069sec
【００３８】
以上より、ステージステップ時間は前記式（６）より次のように求まる。今回、Ｃ１、Ｒ１、Ｃ２、Ｒ２は図８からＣ１＝１３１、Ｒ１＝８、Ｃ２＝８５、Ｒ１＝８とした。
照明領域１の露光ステージステップ時間
Tstep1＝(0.03sec×4＋0.011sec×2)×139
＋0.029sec×131＋0.069sec×8
＝24.1sec
照明領域２の露光ステージステップ時間
Tstep2＝(0.03sec×4＋0.011sec×2)×93
＋0.049sec×85＋0.069sec×8
＝17.9sec
【００３９】
以上求めた露光時間、露光ステージステップ時間より、各露光照明領域の露光処理時間は前記式（７）より、
照明領域１の露光処理時間
Te1＝23.7sec＋24.1sec
＝47.8sec
照明領域２の露光処理時間
Te2＝18.8sec＋17.9sec
＝36.7sec
【００４０】
これまでの計算により、各照明領域のスループットは前記式（８）で求めることが出来る。今回はWafer_L＝３sec、Wafer_O＝２sec、Ａ１＝１０sec、Ａ２＝１０secとする。
照明領域１のスループット
TP1＝3600sec／(47.8sec＋3sec＋2sec＋10sec)
＝57.3
照明領域２のスループット
TP2＝3600sec／(36.7sec＋3sec＋2sec＋10sec)
＝69.6
【００４１】
［スループット大小判別とスループットの高い露光照明領域の決定］
以上求めたスループット大小比較を行う。ＴＰ１＜ＴＰ２より、今回は露光照明領域１を選択する。
【００４２】
［照明領域の選択・変更］
スループットの大小判別に従って、露光照明領域可変機構に司令を送り、露光照明領域を選択・変更する。露光照明領域可変システムとしては図７に示すものが考えられる。図７中のターレット上に複数配置された光学インテグレーションユニット（ハエの目レンズ等）とスキャンスリット幅（非スキャン方向幅）を可変することで露光照明領域の変更を実現する。図７において、１は光源、２は投影光学系、３は光学インテグレーションユニット、４はマスク、５はスキャンスリット、２０はターレットである。
【００４３】
［Ｃ．Ｏ．Ｏ．の計算］
Ｃ．Ｏ．Ｏ．が最小となる露光照明領域を選択する場合は、上記で算定したスループット値と、露光装置・周辺装置の本体価格より算出される一時間あたりの固定費（Ｆｉ）と、メンテナンス・人件費から算出される一時間あたりの流動費（Ｆｌ）と、露光装置が使用する電力・ガス等から算出される一時間あたりの工場稼動費（Ｕ）と、各露光像面領域によって決定されるレーザーパルス数に比例する、ウェハー一枚あたりのレーザーコスト（Ｌ）と、ウェハー一枚あたりにかかるケミカルコスト（Ｃｈ）と、ウェハー一枚あたりにかかるレチクルのコスト（Ｍ）より、Ｃ．Ｏ．Ｏ．を露光照明領域ごとに、次式より求める。ここで、照明領域１、２のウェハー一枚を露光するのに必要となるレーザーコストをＬ１、Ｌ２とする。
【００４４】
照明領域１のＣ．Ｏ．Ｏ．
C.O.O.1＝(Fi＋Fl＋U)／(TP1)＋L1＋Ch＋M
照明領域２のＣ．Ｏ．Ｏ．
C.O.O.2＝(Fi＋Fl＋U)／(TP2)＋L2＋Ch＋M
【００４５】
［Ｃ．Ｏ．Ｏ．の大小判別とＣ．Ｏ．Ｏ．の低い露光照明領域の決定］
以上求めたＣ．Ｏ．Ｏ．の大小比較を行う。C.O.O.1＜C.O.O.2なら照明領域１が最もＣ．Ｏ．Ｏ．の低い照明領域と判断して、照明領域１を選択する。一方、C.O.O.1＞C.O.O.2なら照明領域２が最もＣ．Ｏ．Ｏ．の低い照明領域と判断して、照明領域２を選択する。
【００４６】
［データベースによる露光照明領域選択方法］
後述する実施態様６に示すように、データベースを使ってスループットが最大かまたはＣ．Ｏ．Ｏ．が最小となる露光照明領域を選択する場合は、図１０に示すようなデータベースを用いる。これは露光照明領域ごとに露光像面照度、露光チップサイズおよびレジスト感度とスループットまたはＣ．Ｏ．Ｏ．との関係を示したデータベースであり、各照明領域ごとに露光像面照度、露光チップサイズおよびレジスト感度を入力することで、各照明領域のスループットまたはＣ．Ｏ．Ｏ．を導き出す。この値を比較することで、スループットが最大かまたはＣ．Ｏ．Ｏ．が最小となる露光照明領域を選択する。
【００４７】
［露光像面照度が最大となる露光照明領域の選択方法］
後述する実施態様７に示すように、マスクのチップ描画範囲に対して最大限に露光し、露光像面照度が最大となるように、露光照明領域１７Ａ、１７Ｂ（図１１参照）を選択・変更する場合は、選択可能な露光照明領域の中で、マスク１４上のチップ描画領域１６の面積と等しいかより大きく、かつ露光照明領域１７Ａ、１７Ｂの面積からマスク１４上のチップ描画領域１６の面積を引いた値１８が最小となる露光照明領域を選択する。
【００４８】
［マスク上に描画するチップ数およびチップ方向の決定方法］
後述する実施態様１３に示すように、スループットが最大になる、またはＣ．Ｏ．Ｏ．が最小になるようにマスク上に描画するチップ数およびチップ方向を決定する場合には、スループットが最大またはＣ．Ｏ．Ｏ．が最小となった露光照明領域の露光ショットサイズ、その中のチップの並び方が適用できるようにマスク上に描画するチップ数およびチップ方向を決定する（図１２）。図１２において、９はチップ、１４はマスク、１６はチップ描画領域、１９はスループットが最大またはＣ．Ｏ．Ｏ．が最低となる露光照明領域の露光ショットサイズである。
【００４９】
［光学インテグレーションユニットの非スキャン方向幅の決定方法］
後述する実施態様１１に示すように、光学インテグレーションユニットの非スキャン方向幅は以下のように決定する。
【００５０】
露光チップサイズは様々であり、露光チップサイズの非スキャン方向幅の大きさと露光照明領域の非スキャン方向幅の大きさに応じて、スループットは大きく変化する。今、非スキャン方向幅３０ｍｍ、スキャン方向幅３３ｍｍの露光照明領域を考える。この露光照明領域において、非スキャン方向幅１５ｍｍ、スキャン方向幅１６ｍｍのチップ（Ａ）と、非スキャン方向幅１５．１ｍｍ、スキャン方向幅１６ｍｍのチップ（Ｂ）を露光する場合、各露光ショット数（露光ショット数の出し方は、前記実施例を参照）は、
チップ（Ａ）７２ shots
チップ（Ｂ）１３２ shots
となり、チップサイズのわずかな違いで露光ショット数が大きく違ってしまう。チップ（Ａ）は露光照明領域の非スキャン方向に２チップ入り、チップ（Ｂ）は露光照明領域内に１チップしか入らないためである（図１３）。露光ショット数のスループットへの影響は、前記実施例のとおりで、露光ショット数が大きく増えれば、スループットは大きく低下する。図１３において、２１は非スキャン方向幅が３０ｍｍでスキャン方向幅が３３ｍｍの露光照明領域、２２は露光チップサイズ１５ｍｍ×１６ｍｍのチップ（Ａ）、２３は露光チップサイズ１５．１ｍｍ×１６ｍｍのチップ（Ｂ）である。
【００５１】
上記のように考えると、露光ショット数、すなわち、スループットが大きく変化するポイントは、露光照明領域の非スキャン方向幅に対し、チップサイズの非スキャン方向幅が１／２、１／３、１／４、１／５‥‥‥のときであり、各ポイントにおけるスループットの変化量はこの順で小さくなっていく。
【００５２】
光学インテグレーションユニットを２つ持つ場合（スキャン方向幅は同じもの）、１つの露光照明領域の非スキャン方向幅をＬ_MAX（露光照明領域Ａ）とし、もう一つを、上記例を参考に、Ｌ_MAXの１／２より大きく、Ｌ_MAXより小さな値（露光照明領域Ｂ）とする。露光照明領域Ａと露光照明領域Ｂは、Ｌ_MAXの１／２より大きく、露光照明領域（Ｂ）の非スキャン方向幅より小さな非スキャン方向幅を持つチップの露光に対し、上記より、露光ショット数は同数であるから、前記式（２）〜（４）より、露光照明領域（Ａ）から露光照明領域（Ｂ）に切り換えることで、露光像面照度のアップにより、スループットの増加を狙うことができる。
【００５３】
例えば、露光照明領域の非スキャン方向幅が３０ｍｍ、スキャン方向幅３３ｍｍの光学インテグレーションユニット（Ａ）と、非スキャン方向幅１６ｍｍ、スキャン方向幅３３ｍｍの光学インテグレーションユニット（Ｂ）を備えていたとする。このとき、非スキャン方向幅１５．１ｍｍ、スキャン方向幅１６ｍｍのチップを露光する場合を考えると、各光学インテグレーションユニットの露光ショット数は、光学インテグレーションユニット（Ａ）で１３２shots、光学インテグレーションユニット（Ｂ）でも１３２shotsとなり、露光ショット数が同数なので、光学インテグレーションユニットを（Ａ）から露光像面照度の高い（Ｂ）に切り換えることで露光像面照度が約２倍に向上し、良いスループットを期待できる。
【００５４】
以上と同じ考えで、光学インテグレーションユニットの露光照明領域の非スキャン方向幅は、１つ目の光学インテグレーションユニットの露光照明領域における非スキャン方向幅をＬ_MAXとした場合、２つ目の光学インテグレーションユニットの、露光照明領域非スキャン方向幅Ｌ₂は、
（１／２）×Ｌ_MAX＜Ｌ₂＜Ｌ_MAX
となるものを、３つの光学インテグレーションユニットを搭載する場合には、上記Ｌ₂幅のものに加えて、３つ目の光学インテグレーションユニットの、露光照明領域非スキャン方向幅Ｌ₃が
（２／３）×Ｌ_MAX＜Ｌ₃＜Ｌ_MAX
となるものを選定する（図１４）。
【００５５】
以上のように、
((ｎ−１)／ｎ)×Ｌ_MAX＜Ｌ_n＜Ｌ_MAX‥‥‥（９）
を基に決めて行くと、様々なチップサイズに対応した、効率的な照度アップ手段を持ったシステムを構築することができる。ある程度、露光チップサイズが既知の場合は、前記式（９）の範囲内で最適値を選択することも可能である。図１４において、２４Ａおよび２４Ｂは光学インテグレーションユニットが２つの場合の露光照明領域１および露光照明領域２、２５Ａ、２５Ｂおよび２５Ｃは光学インテグレーションユニットが３つの場合の露光照明領域１、露光照明領域２および露光照明領域３である。
【００５６】
また、本実施例においては、選択、変更結果を表示する装置を設け、この表示装置に、スループットが最大またはＣ．Ｏ．Ｏ．が最小となるように選択した光学インテグレーションユニット、ショットレイアウト、スループット、Ｃ．Ｏ．Ｏ．のうちの一つ以上を表示することにより、オペレータの判断を促すようにするとよい。
【００５７】
以上のように本実施例は、半導体露光装置において、露光照明領域と露光ショットサイズとの隙間をマスクする際の露光光の無駄を無くし、露光像面照度を落とさないようにするため、複数のハエの目レンズを搭載し、これを切り換えることによって、スループットの低下とＣ．Ｏ．Ｏ．の高騰を抑えるようにしている。そのため、本実施例に係る露光装置は、マスクに描かれたパターンを投影露光するためのエキシマレーザー等の光源ユニットと、この光源を投影レンズまで導入するための照明手段において、光源からの光束をマスク上に集光する集光範囲の異なる複数の光学インテグレーションユニットを有し、その光学インテグレーションユニットを切り換える露光領域選択アルゴリズムまたはデータベースを備えている。
【００５８】
すなわち、本実施例は、光学インテグレーションユニットを複数個所有し、各光学インテグレーションユニットによる露光照明領域を選択、変更することで、スループットが最大またはＣ．Ｏ．Ｏ．が最小となることを特徴とする。また、光学インテグレーションユニットがハエの目レンズであり、インテグレーションズーム光学系に比べて安価である事を特徴とする。また、露光照明領域選択アルゴリズムを用いることにより、露光チップサイズ、露光像面照度、レジスト感度に応じて、上記光学インテグレーションユニットによる露光照明領域を選択、変更し、スループットが最大またはＣ．Ｏ．Ｏ．が最小になることを特徴とする。また、選択可能な露光照明領域ごとに露光チップサイズ、露光像面照度、レジスト感度と、スループット、Ｃ．Ｏ．Ｏ．の関係を示したデータベースを用いることにより、露光チップサイズ、露光像面照度、レジスト感度に応じて、上記光学インテグレーションユニットによる露光照明領域を選択、変更し、スループットが最大またはＣ．Ｏ．Ｏ．が最小になることを特徴とする。
【００５９】
また、上記光学インテグレーションユニットによる露光照明領域を選択、変更することで、マスクのチップ描画範囲に対して最大限に露光した場合、露光像面照度が最大になることを特徴とする。また、マスク上に描画するチップ数およびチップ方向を、露光チップサイズ、露光像面照度、レジスト感度に応じて、スループットが最大またはＣ．Ｏ．Ｏ．が最小となるように決定することを特徴とする。また、選択、変更結果を表示する装置を有しており、この表示装置に、スループットが最大またはＣ．Ｏ．Ｏ．が最小となるように選択した光学インテグレーションユニット、ショットレイアウト、スループット、Ｃ．Ｏ．Ｏ．のうち一つ以上を表示することにより、オペレータの判断を促すことを特徴とする。また、光学インテグレーションユニットの露光照明領域における、非スキャン方向の幅を規定し、この規定内で非スキャン方向の幅を決定することで、様々なチップサイズに対応した、効率的な照度アップ手段を持ったシステムを構築することを特徴とする。
【００６０】
【実施態様】
本発明の実施態様の例を以下のように列挙する。
［実施態様１］光源ユニットから出射される光束を原版へ導入するための照明手段を有する露光装置において、
前記照明手段により前記原版を照明する露光照明領域を切り換える切換手段を有することを特徴とする露光装置。
［実施態様２］露光画角を前記露光照明領域内の一部に画定する手段をさらに有することを特徴とする実施態様１に記載の露光装置。
［実施態様３］前記照明手段は前記原版上の露光照度を均一化し露光照明領域を決定する、露光照明領域の異なる光学インテグレーションユニットを２つ以上有し、前記切換手段はこれらのインテグレーションユニットを切り換えることを特徴とする実施態様１または２に記載の露光装置。
本実施態様によれば、スループットが最大またはＣ．Ｏ．Ｏ．が最小になる露光照明領域を選択するように、インテグレーションユニットを切り換えることが可能であり、したがって、スループットが最大にしたり、またはＣ．Ｏ．Ｏ．を最小にすることができる。
［実施態様４］スループットまたはＣ．Ｏ．Ｏ．を算出する手段を備え、前記切換手段は該算出結果に基づいて、スループットが最大であるかまたはＣ．Ｏ．Ｏ．が最小となる前記露光照明領域が選択されるように前記光学インテグレーションユニットを切り換えることを特徴とする実施態様３に記載の露光装置。
［実施態様５］前記算出手段は、露光チップサイズ、露光像面照度およびレジスト感度に基づいて前記スループットまたはＣ．Ｏ．Ｏ．を算出する実施態様４に記載の露光装置。
露光照明領域選択アルゴリズムを用いることにより、露光チップサイズ、露光像面照度、レジスト感度に応じて、上記の光学インテグレーションユニットによる露光照明領域を選択、変更することで、スループットが最大またはＣ．Ｏ．Ｏ．が最小になる効果がある。
［実施態様６］選択可能な露光照明領域ごとに露光チップサイズ、露光像面照度およびレジスト感度と、スループットまたはＣ．Ｏ．Ｏ．との関係を示したデータベースを搭載し、前記データベースの中よりスループットが最大またはＣ．Ｏ．Ｏ．が最小になる露光照明領域を選択することを特徴とする実施態様３に記載の露光装置。
このように選択可能な露光照明領域ごとに露光チップサイズ、露光像面照度、レジスト感度と、スループット、Ｃ．Ｏ．Ｏ．の関係を示したデータベースを用いることにより、露光チップサイズ、露光像面照度、レジスト感度に応じて、上記光学インテグレーションユニットによる露光照明領域を選択、変更することで、スループットが最大またはＣ．Ｏ．Ｏ．が最小になる効果がある。
［実施態様７］前記光学インテグレーションユニットを選択、変更することで、原版上のチップ描画範囲に対して最大限に露光した場合の露光像面照度が最大となるように前記露光照明領域を選択、変更することを特徴とする実施態様３に記載の露光装置。
このように光学インテグレーションユニットによる露光照明領域を選択変更することで、マスクのチップ描画範囲に対して最大限に露光した場合、露光像面照度が最大になる効果がある。
【００６１】
［実施態様８］露光チップサイズ、露光像面照度、レジスト感度に応じて、スループットが最大になる、またはＣ．Ｏ．Ｏ．が最小になるように選択した、光学インテグレーションユニット、ショットレイアウト、スループット、Ｃ．Ｏ．Ｏ．のうち一つ以上を表示することのできる表示手段を有することを特徴とする実施態様３〜７のいずれか１つに記載の露光装置。
［実施態様９］前記光学インテグレーションユニットがハエの目レンズであることを特徴とする実施態様３〜８のいずれか１つに記載の露光装置。
光学インテグレーションユニットとしてインテグレーションズーム光学系に比べて安価なハエの目レンズを用いることで、装置を安価に構成することができる。
［実施態様１０］原版に描かれたパターンを投影露光するためのエキシマー等の光源ユニットと、前記光源を投影レンズまで導入するための照明手段を有する投影露光装置を用いて露光する露光方法であって、原版上の露光照度を均一化し、露光照明領域を決定する、露光照明領域の異なる光学インテグレーションユニットを少なくとも２つ以上設け、前記インテグレーションユニットを切り換えることによって、スループットが最大またはＣ．Ｏ．Ｏ．が最小になる露光照明領域を選択することを特徴とする露光方法。
［実施態様１１］前記各光学インテグレーションユニット（番号ｎ、但し、ｎ＝１，２，‥‥）の露光照明領域における非スキャン方向の幅Ｌ_nは、露光照明領域における非スキャン方向幅の最大値をＬ_MAXとして、
ｎ＝１については
Ｌ_１＝Ｌ_MAX
ｎ＞１については
（ｎ−１）／ｎ×Ｌ_MAX＜Ｌ_n＜Ｌ_MAX
の関係を満たすように決定することを特徴とする実施態様３〜１０のいずれか１つに記載の露光装置または露光方法。
このように、光学インテグレーションユニットの露光照明領域における、非スキャン方向の幅を規定し、この規定内で非スキャン方向の幅を決定することで、様々なチップサイズに対応した、効率的な照度アップ手段を持ったシステムを構築できる効果がある。
［実施態様１２］選択・変更結果を表示する装置をさらに有し、この表示装置に、スループットが最大またはＣ．Ｏ．Ｏ．が最小となるように選択した光学インテグレーションユニット、ショットレイアウト、スループット、Ｃ．Ｏ．Ｏ．のうち一つ以上を表示することを特徴とする実施態様３〜１１のいずれか１つに記載の露光装置または露光方法。
このように、露光装置または露光方法が、選択・変更結果を表示する装置を有しており、この表示装置に、スループットが最大またはＣ．Ｏ．Ｏ．が最小となるように選択した光学インテグレーションユニット、ショットレイアウト、スループット、Ｃ．Ｏ．Ｏ．のうち一つ以上を表示することにより、オペレータの判断を促すことができる効果がある。
［実施態様１３］実施態様３〜１２のいずれか１つに記載の露光装置または露光方法を用いて露光を行う際に、露光像面照度およびレジスト感度に応じてスループットが最大になるかまたはＣ．Ｏ．Ｏ．が最小になるように前記原版であるマスク上に描画するチップ数およびチップ方向を決定することを特徴とするマスク製造方法。
このマスク製造方法によれば、マスク上に描画するチップ数およびチップ方向を、露光チップサイズ、露光像面照度、レジスト感度に応じて、スループットが最大またはＣ．Ｏ．Ｏ．が最小となるように決定することができる。また、スループットが最大またはＣ．Ｏ．Ｏ．が最小となる露光照明領域に合わせてマスク上に描画するので、マスクの無駄な描画がなくなり、マスクコストを低減する効果がある。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、照明手段の露光照明領域を選択、変更することで、スループットを最大にしたりまたはＣ．Ｏ．Ｏ．を最小にすることができる。
【図面の簡単な説明】
【図１】本発明のスループットが最大またはＣ．Ｏ．Ｏ．が最小となる露光照明領域の選定アルゴリズムを示すフローチャートである。
【図２】露光照明領域と、あるサイズのチップを露光する際の、露光照明領域ごとの露光ショットサイズを示した図である。
【図３】露光対象であるウェハーと、ウェハー上に露光されるチップレイアウトを示した図である。
【図４】露光対象であるウェハーと、ウェハー上に露光されるチップレイアウトより決定される露光ショットレイアウトの原点を示した図である。
【図５】露光ショットレイアウトを示した図である。
【図６】露光する際のステップ動作のプロファイルを示した図である。
【図７】本発明が適用される露光装置を側方から見た様子を模式的に示す図で、本発明が適用される光学系を示す。
【図８】露光チップサイズ８ｍｍ×８ｍｍの場合における、露光照明領域２６ｍｍ×３３ｍｍのときの露光ショット数と、露光照明領域２２ｍｍ×３３ｍｍｍのときの露光ショット数を示した図である。
【図９】本発明が適用されるマスクと、マスク上に描画されたチップ、アライメントマークを示した図である。
【図１０】露光チップサイズ、露光像面照度、レジスト感度と、スループット、Ｃ．Ｏ．Ｏ．の関係を表したデータベースを示した図である。
【図１１】露光像面照度が最大となる露光照明領域の選択方法を示した図である。
【図１２】マスク上に描画するチップ数およびチップ方向の決定方法を示した図である。
【図１３】非スキャン方向幅３０ｍｍの露光照明領域における、非スキャン方向幅１５ｍｍと１５．１ｍｍのチップの入り方を示した図である。
【図１４】光学インテグレーションユニットの露光照明領域における、非スキャン方向幅の決定方法を示した図である。
【符号の説明】
１：光源、２：投影光学系、３：光学インテグレータユニット、４：マスク、５：スキャンスリット、６Ａ，６Ｂ：露光照明領域、７Ａ，７Ｂ：チップサイズ、８Ａ，８Ｂ：露光ショットサイズ、９：チップ、１０：ウェハー、１１：露光ショットレイアウト原点、１２：露光ショットサイズ、１３：マスク上のアライメントマーク、１４：マスク、１５：マスク上に描画されたチップ、１６：チップ描画領域、１７Ａ，１７Ｂ：露光照明領域、１８：露光照明領域面積からチップ描画面積を引いた面積、１９：スループットが最大またはＣ．Ｏ．Ｏ．が最低となる露光照明領域の露光ショットサイズ、２０：ターレット、２１：露光照明領域（３０ｍｍ×３３ｍｍ）、２２：チップサイズ（１５ｍｍ×１６ｍｍ）、２３：チップサイズ（１５．１ｍｍ×１６ｍｍ）、２４Ａ，２４Ｂ：光学インテグレーションユニットが２つの場合の露光照明領域、２５Ａ，２５Ｂ，２５Ｃ：光学インテグレーションユニットが３つの場合の露光照明領域。[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an exposure apparatus used for manufacturing a semiconductor device or the like by exposing a design pattern to a resist on a substrate.And exposure methods, and masters used in these apparatuses and methods (mask)It is about.
[0002]
[Prior art]
Conventional exposure apparatuses usually have a fixed exposure illumination area. For this reason, when the exposure shot size is smaller than the exposure illumination area, masking or the like is performed on the exposure illumination area so that the exposure light is irradiated only to the exposure shot size, and extra exposure light is shielded.
In the patent document 1, a proposal for changing the exposure illumination area using an integration zoom optical system has been made.
[0003]
[Patent Document 1]
US SERIAL NUMBER: 448994
TITLE OF invention: Illumination system having spatially separate vertical and horizontal image planes for use in photolithography
ASSIGNEE: SVG Lithography Systems, Inc
[0004]
[Problems to be solved by the invention]
In an exposure apparatus with a fixed exposure illumination area, if the exposure shot size is smaller than the exposure illumination area, the exposure light that protrudes from the exposure shot size is shielded by masking or the like, so the shielded exposure light is wasted. It was. In addition, as the exposure shot size becomes smaller than the exposure illumination area, the number of exposure shots increases and the throughput decreases. O. O. (Cost of ownership) becomes high.
[0005]
On the other hand, when the integration zoom optical system of Patent Document 1 described above is used, the exposure illumination area can be adjusted to the exposure shot size, so that exposure light is not wasted, but the integration zoom optical system itself is a very expensive system. In addition, there is a problem that the system configuration is complicated and control is difficult.
[0006]
  The present invention is for manufacturing semiconductor devices and the like.ofExposure equipmentAnd methodsThe throughput of C.I. O. O. To lowerTaskAnd
[0007]
[Means for Solving the Problems]
An exposure apparatus according to the present invention for solving the above problems introduces a light beam emitted from a light source unit into an original, uniformizes exposure illuminance on the original and determines an exposure illumination area, and different optical integrations in the exposure illumination area In an exposure apparatus having an illuminating means having two or more units and a switching means for switching the integration unit, the throughput or the exposure based on the exposure chip size, the exposure image plane illuminance, and the resist sensitivityCost of ownership (COO: COSTOF OWNERSHIP)And the calculated throughput is maximum orCost of Ownership (COO OF OWNERSHIP)The optical integration unit is switched so that the exposure illumination area that minimizes the exposure illumination area is selected.
  Furthermore, the exposure apparatus of the present invention has two or more optical integration units with different exposure illumination areas, which introduce a light beam emitted from the light source unit into the original, uniformize the exposure illuminance on the original and determine the exposure illumination area. In an exposure apparatus having illumination means and switching means for switching the integration unit, exposure chip size, exposure image surface illuminance and resist sensitivity for each selectable exposure illumination area, and throughput orCost of ownership (COO: COSTOF OWNERSHIP)A database showing the relationship between theCost of ownership (COO: COSTOF OWNERSHIP)The exposure illumination area that minimizes the exposure is selected.
  Furthermore, the exposure method of the present invention introduces a light source unit for projecting and exposing a pattern drawn on the original plate, a light beam from the light source unit to the projection lens, uniformizing the exposure illuminance on the original plate, and exposing the exposure illumination area. In the exposure method using the projection exposure apparatus having an illumination unit including at least two or more optical integration units with different exposure illumination areas to be determined, the throughput or the exposure based on the exposure chip size, the exposure image surface illuminance, and the resist sensitivityCost of ownership (COO: COSTOF OWNERSHIP)And the calculated throughput is maximum orCost of Ownership (COO OF OWNERSHIP)The optical integration unit is switched so that the exposure illumination area that minimizes the exposure illumination area is selected.
  Furthermore, an original plate manufacturing method of the present invention is an original plate manufacturing method used in a projection exposure apparatus, wherein a light source unit for projecting and exposing a pattern drawn on an original plate, the light source is introduced to a projection lens, Illumination means having at least two optical integration units with different exposure illumination areas for uniform exposure illuminance and determining an exposure illumination area, and switching the integration unit to maximize throughput orCost of ownership (COO: COSTOF OWNERSHIP)When exposure is performed using a projection exposure apparatus having a switching means for selecting an exposure illumination area that minimizes exposure, the throughput is maximized depending on the exposure image surface illuminance and resist sensitivity, orCost of ownership (COO: COSTOF OWNERSHIP)The number of chips to be drawn on the original plate and the chip direction are determined so as to minimize the above.
[0008]
According to the present invention, the maximum throughput or C.I. O. O. It is possible to switch the exposure illumination area to select the exposure illumination area that minimizes, thus maximizing throughput or C.I. O. O. Can be minimized.
[0009]
【Example】
Hereinafter, the present invention will be described based on examples. In the following embodiments, a mask having alignment marks in each chip as shown in FIG. 9 is used. In FIG. 9, 13 is an alignment mark on the mask, 14 is a mask, and 15 is a chip drawn on the mask.
FIG. 1 is a flowchart of an exposure illumination area selection algorithm according to an embodiment of the present invention. According to this flowchart, in an exposure apparatus capable of switching between an exposure illumination area 1 having a non-scan direction width of Fx1 and a scan direction width of Fy1, and an exposure illumination area 2 having a non-scan direction width of Fx2 and a scan direction width of Fy2. When a chip having a chip size with a non-scan direction width of Cx and a scan direction width of Cy is exposed on a wafer having a certain diameter, selection of which of the illumination area 1 and the illumination area 2 is an exposure illumination area with a high throughput is selected. An example is shown.
[0010]
[Count of exposure shots]
When the exposure chip size (Cx, Cy) is input, the number of exposure shots in the exposure illumination areas (Fx1, Fy1) and (Fx2, Fy2) is counted. In counting, the arrangement of chips in each exposure illuminance area is considered. In each illumination area, a method of selecting more chips in the exposure illumination area is selected depending on whether the chips are arranged vertically or horizontally.
[0011]
Next, the exposure shot size in each exposure region is obtained. The non-scan direction width and scan direction width of each exposure illumination area are divided by the chip size non-scan direction width and scan direction width, respectively, and the chip size non-scan direction width (Cx) and scan direction width are each quotient (integer value). By applying (Cy), the non-scanning direction width (Sx) and the scanning direction width (Sy) of the exposure shot are obtained (FIG. 2). In FIG. 2, 6A and 6B indicate the size of the exposure illumination area, 7A and 7B indicate the chip size, and 8A and 8B indicate the exposure shot size.
[0012]
Exposure shot size 8A in illumination area 1
Sx1 = [quotient of (Fx1 / Cx)] × Cx
Sy1 = [quotient of (Fy1 / Cy)] × Cy
Exposure shot size 8B in illumination area 2
Sx2 = [quotient of (Fx2 / Cx)] × Cx
Sy2 = [quotient of (Fy2 / Cy)] × Cy
(1)
[0013]
Next, the chips are arranged on the wafer so that the maximum number of chips having a chip size of (Cx, Cy) can be acquired (FIG. 3). In that case, as shown in FIG. 4, the origin is set at the intersection of the lowermost chip / wafer boundary line and the leftmost chip / wafer boundary line, and the exposure shot size of each exposure illumination area is determined from there. Line up. If there is a chip within the exposure shot size, it is counted as the number of exposure shots, and if there is no chip within the exposure shot size 8, it is not counted as the number of exposure shots. As described above, the number of exposure shots (N1) in the illumination area 1 and the number of exposure shots (N2) in the illumination area 2 are derived (FIG. 5). 3 to 5, 9 is a chip, 10 is a wafer, 11 is an exposure shot layout origin, and 12 is an exposure shot size.
[0014]
[Calculation of exposure image surface illuminance]
Next, the exposure image plane illuminance of each exposure illumination area is calculated. The image plane illuminance (I1) of the illumination area 1 and the image plane illuminance (I2) of the illumination area 2 are obtained by the following equations. In the following equation, P is the total transmittance of the optical system of the exposure apparatus, F is the frequency of the exposure laser, e is the energy per pulse of the exposure laser, and d is the scan direction width of the scan slit.
I1 = (P × F × e) / (Fx1 × d)
I2 = (P × F × e) / (Fx2 × d)
(2)
[0015]
[Enter resist sensitivity]
Next, the resist sensitivity for exposure is input. Here, the resist sensitivity is E.
[0016]
[Derivation of throughput]
The throughput in each exposure illumination area is derived from the number of exposure shots in each exposure illumination area, the exposure image plane illuminance, and the input resist sensitivity E obtained above. In order to derive the throughput, it is first necessary to calculate the exposure processing time in each exposure illumination area. The exposure processing time corresponds to the sum of the exposure time and the exposure stage step time.
[0017]
Of these, in order to obtain the exposure time, it is necessary to derive the exposure scan speed. The exposure scan speed (Vs1) of the illumination area 1 and the exposure scan speed (Vs2) of the illumination area 2 are obtained by the following equations.
Vs1 = (I1 / E) × d
Vs2 = (I2 / E) × d
(3)
[0018]
From the exposure scanning speed of each exposure illumination area, the exposure time (Tscan1, Tscan2) of each exposure illumination area is obtained by the following equation.
Tscan1 = (Sy1 / Vs1) × N1
Tscan2 = (Sy2 / Vs2) × N2
(4)
[0019]
Next, the step time of the exposure stage is derived. The one-step operation of the exposure stage is performed by the trapezoidal drive shown in FIG. In this figure, the trapezoidal drive element time T1 is the jerk time. T2 and T3 are obtained by the following equations. Here, V represents the maximum stage step speed and α represents the step acceleration. In addition, T3 of the illumination region 1 and the non-scan direction width step is T3x1, and T3 of the illumination region 1 and the scan direction width step is T3y1. Similarly, for the illumination region 2, T3 of the non-scan direction width step is T3x2, and T3 of the scan direction width step is T3y2.
[0020]
Step element time for illumination area 1
Non-scan direction width step
T2 = V / α-T1
T3x1 = (Sx1-((V / α) -T1) × V) / V
Scanning direction width step
T2 = V / α-T1
T3y1 = (Sy1-((V / α) -T1) × V) / V
Step element time of illumination area 2
Non-scan direction width step
T2 = V / α-T1
T3x2 = (Sx2-((V / α) -T1) × V) / V
Scanning direction width step
T2 = V / α-T1
T3y2 = (Sy2 − ((V / α) −T1) × V) / V
(5)
[0021]
From the above, the exposure stage step time can be obtained by the following equation. Here, C1 is the total number of steps in the non-scan direction of the shot layout in the illumination region 1, R1 is the total number of steps in the scan direction width of the shot layout in the illumination region 1, and C2 is the total step in the non-scan direction width of the shot layout in the illumination region 2. The number R2 indicates the total number of steps in the scan direction width of the shot layout in the illumination area 2.
[0022]
Exposure stage step time for illumination area 1
Tstep1 = (T1 × 4 + T2 × 2) × (C1 + R1) + T3x1 × C1 + T3y1 × R1
Exposure stage step time for illumination area 2
Tstep2 = (T1 × 4 + T2 × 2) × (C2 + R2) + T3x2 × C2 + T3y2 × R2
(6)
[0023]
From the exposure times (Tscan1, Tscan2) and the exposure stage step times (Tstep1, Tstep2) obtained above, the exposure processing times (Te1, Te2) of each exposure illumination area are obtained by the following equations.
[0024]
Exposure processing time for illumination area 1
Te1 = Tscan1 + Tstep1
Exposure processing time for illumination area 2
Te2 = Tscan2 + Tstep2
(7)
[0025]
Through the calculations so far, the throughput (TP1, TP2) of each exposure illumination region can be obtained by the following equation. Where Wafer_LIs wafer supply time (seconds), Wafer_ORepresents an exposed wafer recovery time (second), A1 represents an alignment time (second) of the illumination region 1, and A2 represents an alignment time (second) of the illumination region 2.
[0026]
Throughput of illumination area 1 (number of wafers processed per hour (3600 seconds))
TP1 = 3600 / (Te1 + Wafer_L+ Wafer_O+ A1)
Throughput of illumination area 2
TP2 = 3600 / (Te2 + Wafer_L+ Wafer_O+ A2)
(8)
[0027]
[Determination of throughput size and determination of exposure illumination area with high throughput]
The size of the throughput obtained above is compared. If TP1> TP2, the illumination area 1 is determined as the illumination area with the highest throughput, and the illumination area 1 is selected. If TP1 <TP2, the illumination area 2 is determined to be the illumination area with the highest throughput, and the illumination area 2 is selected.
[0028]
Hereinafter, based on the above example, the exposure illumination area with the highest throughput is determined. An exposure apparatus capable of switching between an exposure illumination area 1 having a non-scan direction width (22 mm) and a scan direction width (33 mm) and an exposure illumination area 2 having a non-scan direction width (26 mm) and a scan direction width (33 mm) is 300 mm in diameter. Consider a case in which a chip having a chip size of a non-scanning direction width (8 mm) and a scanning direction width (8 mm) is exposed on the wafer.
[0029]
[Count of exposure shots]
First, the shot size is obtained. From the equation (1), the shot size of the illumination area 1 is
(Sx1, Sy1) = (16mm, 32mm)
The shot size of the illumination area 2 is
(Sx2, Sy2) = (24mm, 32mm)
It becomes.
[0030]
According to the above example, when the shot size is arranged (Fig. 8) and the number of shots is counted,
Number of exposure shots in illumination area 1 140 shots
Number of exposure shots in illumination area 2 94 shots
It becomes.
[0031]
[Calculation of exposure image surface illuminance]
When the overall system transmittance of the target exposure apparatus is 0.025, the laser frequency is 1000 Hz, the energy per pulse of the laser is 0.01 J, and the scan slit width is 8 mm,
Illuminance of the image area in the illumination area 1
I1 = (0.025 × 1000Hz × 0.01J / m²) / (0.022m × 0.008m)
= 1420.5W / m²
Illuminance of the image plane in the illumination area 2
I2 = (0.025 × 1000Hz × 0.01J / m²) / (0.026m × 0.008m)
= 1201.9W / m²
It becomes.
[0032]
[Enter resist sensitivity]
This time, the resist sensitivity is 60 J / m.²And
[0033]
[Throughput calculation]
First, the scan speed is derived from the equation (3).
Scanning speed of illumination area 1
Vs1 ＝（1420.5W / m²/ 60J / m²) X 8mm
= 189.4mm / sec
Scanning speed of illumination area 2
Vs2 ＝（1201.9W / m²/ 60J / m²) X 8mm
= 160.3mm / sec
[0034]
Next, the exposure time is derived from the equation (4).
Exposure time of illumination area 1
Tscan1 = 32mm / 189.4mm / sec x 140
= 23.7 sec
Exposure time of illumination area 2
Tscan2 = 32mm / 160.3mm / sec x 94
= 18.8 sec
[0035]
Next, in order to obtain the exposure stage step time, first, the step element time is calculated from the equation (5). This time, the jerk time is 30 msec, the maximum step speed of the stage is 400 mm / sec, and the acceleration is 9.81 m / sec.²And
[0036]
Step element time for illumination area 1
Non-scan direction width step
T2 = 400mm / sec / 9810m / sec²−0.03sec
= 0.011 sec
T3x1 = (16mm-((400mm / sec / 9810m / sec²)
−0.03sec) × 400mm / sec) / 400mm / sec
= 0.029 sec
Scanning direction width step
T2 = 0.011sec
T3y1 = (32mm-((400mm / sec / 9810m / sec²)
−0.03sec) × 400mm / sec) / 400mm / sec
= 0.069 sec
[0037]
Step element time of illumination area 2
Non-scan direction width step
T2 = 400mm / sec / 9810m / sec²−0.03sec
= 0.011 sec
T3x2 = (24mm-((400mm / sec / 9810m / sec²)
−0.03sec) × 400mm / sec) / 400mm / sec
= 0.049 sec
Scanning direction width step
T2 = 0.011sec
T3y2 = (32mm-((400mm / sec / 9810m / sec²)
−0.03sec) × 400mm / sec) / 400mm / sec
= 0.069 sec
[0038]
From the above, the stage step time can be obtained from the equation (6) as follows. This time, C1, R1, C2, and R2 are set to C1 = 131, R1 = 8, C2 = 85, and R1 = 8 from FIG.
Exposure stage step time for illumination area 1
Tstep1 = (0.03sec × 4 + 0.011sec × 2) × 139
+ 0.029sec × 131 + 0.069sec × 8
= 24.1 sec
Exposure stage step time for illumination area 2
Tstep2 = (0.03sec × 4 + 0.011sec × 2) × 93
+ 0.049sec × 85 + 0.069sec × 8
= 17.9 sec
[0039]
From the exposure time and exposure stage step time obtained above, the exposure processing time of each exposure illumination area is calculated from the above equation (7).
Exposure processing time for illumination area 1
Te1 = 23.7sec + 24.1sec
= 47.8sec
Exposure processing time for illumination area 2
Te2 = 18.8sec + 17.9sec
= 36.7sec
[0040]
Through the calculations so far, the throughput of each illumination area can be obtained by the above equation (8). This time Wafer_L= 3 sec, Wafer_O= 2 sec, A1 = 10 sec, A2 = 10 sec.
Throughput of lighting area 1
TP1 = 3600sec / (47.8sec + 3sec + 2sec + 10sec)
= 57.3
Throughput of illumination area 2
TP2 = 3600sec / (36.7sec + 3sec + 2sec + 10sec)
= 69.6
[0041]
[Determination of throughput size and determination of exposure illumination area with high throughput]
The above-mentioned throughput size comparison is performed. From TP1 <TP2, the exposure illumination area 1 is selected this time.
[0042]
[Select / change lighting area]
A command is sent to the exposure illumination area variable mechanism to select / change the exposure illumination area according to the discrimination of the throughput. As the exposure illumination region variable system, the one shown in FIG. 7 can be considered. The exposure illumination area can be changed by varying a plurality of optical integration units (such as fly-eye lenses) arranged on the turret in FIG. 7 and the scan slit width (non-scan direction width). In FIG. 7, 1 is a light source, 2 is a projection optical system, 3 is an optical integration unit, 4 is a mask, 5 is a scan slit, and 20 is a turret.
[0043]
[C. O. O. Calculation]
C. O. O. When the exposure illumination area that minimizes the exposure is selected, it is calculated from the throughput value calculated above, the fixed cost (Fi) per hour calculated from the exposure device and peripheral device price, and the maintenance and personnel costs. The flow cost per hour (Fl), the factory operating cost per hour (U) calculated from the power and gas used by the exposure apparatus, and the number of laser pulses determined by each exposure image plane area From the laser cost (L) per wafer, the chemical cost (Ch) per wafer, and the reticle cost (M) per wafer, which are proportional to O. O. Is obtained from the following equation for each exposure illumination area. Here, let L1 and L2 be laser costs required to expose one wafer in the illumination areas 1 and 2.
[0044]
C. of illumination area 1 O. O.
C.O.O.1 = (Fi + Fl + U) / (TP1) + L1 + Ch + M
C. of illumination area 2 O. O.
C.O.O.2 = (Fi + Fl + U) / (TP2) + L2 + Ch + M
[0045]
[C. O. O. Size discrimination and C.I. O. O. Of low exposure illumination area]
C. obtained above. O. O. Compare the size of. If C.O.O.1 <C.O.O.2, illumination area 1 is the most O. O. Therefore, the illumination area 1 is selected. On the other hand, if C.O.O.1> C.O.O.2, the illumination area 2 is the most C.O.O.1. O. O. Therefore, the illumination area 2 is selected.
[0046]
[Exposure illumination area selection method using database]
As shown in the embodiment 6 described later, the throughput is maximized using a database or C.I. O. O. When the exposure illumination area that minimizes the exposure is selected, a database as shown in FIG. 10 is used. This is because the exposure image plane illuminance, exposure chip size, resist sensitivity and throughput for each exposure illumination area or C.I. O. O. And the exposure image plane illuminance, the exposure chip size, and the resist sensitivity are input for each illumination area, so that the throughput of each illumination area or C.I. O. O. To derive. By comparing this value, the throughput is maximized or C.I. O. O. The exposure illumination area that minimizes is selected.
[0047]
[Method for selecting exposure illumination area that maximizes exposure image plane illuminance]
As shown in an embodiment 7 to be described later, the exposure illumination areas 17A and 17B (see FIG. 11) are selected and changed so that exposure is maximized with respect to the chip drawing range of the mask and the exposure image plane illuminance is maximized. In the case where the exposure illumination area is selectable, the area of the chip drawing area 16 on the mask 14 is larger than or equal to the area of the chip drawing area 16 on the mask 14 from the area of the exposure illumination areas 17A and 17B. The exposure illumination area that minimizes the value 18 obtained by subtracting is selected.
[0048]
[Method for determining the number of chips to be drawn on the mask and the chip direction]
As shown in embodiment 13 to be described later, the throughput is maximized, or C.I. O. O. When determining the number of chips to be drawn on the mask and the chip direction so as to minimize the number of chips, the throughput is maximized or C.I. O. O. The number of chips to be drawn on the mask and the chip direction are determined so that the exposure shot size of the exposure illumination area in which the exposure is minimized, the arrangement of chips in the exposure illumination area can be applied (FIG. 12). In FIG. 12, 9 is a chip, 14 is a mask, 16 is a chip drawing area, 19 is a maximum throughput or C.I. O. O. Is the exposure shot size of the exposure illumination area where the minimum is.
[0049]
[Determining the non-scan direction width of the optical integration unit]
As shown in Embodiment 11 described later, the non-scanning direction width of the optical integration unit is determined as follows.
[0050]
There are various exposure chip sizes, and the throughput varies greatly depending on the size of the exposure chip size in the non-scan direction and the size of the exposure illumination area in the non-scan direction. Now, consider an exposure illumination region having a non-scanning direction width of 30 mm and a scanning direction width of 33 mm. In this exposure illumination area, when exposing a chip (A) having a non-scanning direction width of 15 mm and a scanning direction width of 16 mm and a non-scanning direction width of 15.1 mm and a chip (B) having a scanning direction width of 16 mm, the number of exposure shots ( For how to calculate the number of exposure shots, see the above example)
Chip (A) 72 shots
Chip (B) 132 shots
Therefore, the number of exposure shots varies greatly with a slight difference in chip size. This is because the chip (A) has two chips in the non-scanning direction of the exposure illumination area, and the chip (B) only has one chip in the exposure illumination area (FIG. 13). The influence of the number of exposure shots on the throughput is the same as in the above embodiment. If the number of exposure shots is greatly increased, the throughput is greatly reduced. In FIG. 13, 21 is an exposure illumination area having a non-scan direction width of 30 mm and a scan direction width of 33 mm, 22 is a chip (A) having an exposure chip size of 15 mm × 16 mm, and 23 is a chip having an exposure chip size of 15.1 mm × 16 mm ( B).
[0051]
Considering the above, the number of exposure shots, that is, the point at which the throughput changes greatly, is that the non-scan direction width of the chip size is 1/2, 1/3, 1 / 4 and 1/5..., And the amount of change in throughput at each point decreases in this order.
[0052]
When two optical integration units are provided (the scanning direction width is the same), the non-scanning direction width of one exposure illumination area is L_MAX(Exposure Illumination Area A) and the other is L with reference to the above example._MAXGreater than 1/2 of L_MAXA smaller value (exposure illumination area B) is used. The exposure illumination area A and the exposure illumination area B are L_MAXFor exposure of a chip having a non-scan direction width that is larger than ½ of the exposure illumination area (B) and smaller than the non-scan direction width, the number of exposure shots is the same as described above. By switching from the exposure illumination area (A) to the exposure illumination area (B) from (4), it is possible to aim at an increase in throughput by increasing the exposure image plane illuminance.
[0053]
For example, it is assumed that the exposure illumination area includes an optical integration unit (A) having a non-scanning direction width of 30 mm and a scanning direction width of 33 mm, and an optical integration unit (B) having a non-scanning direction width of 16 mm and a scanning direction width of 33 mm. At this time, considering the case of exposing a chip having a non-scanning direction width of 15.1 mm and a scanning direction width of 16 mm, the number of exposure shots of each optical integration unit is 132 shots in the optical integration unit (A), and the optical integration unit (B). However, since the number of exposure shots is the same as 132 shots, switching the optical integration unit from (A) to (B) having a high exposure image surface illuminance can improve the exposure image surface illuminance by a factor of about 2, and a good throughput can be expected.
[0054]
Based on the same idea as above, the non-scan direction width of the exposure illumination area of the optical integration unit is equal to the non-scan direction width of the exposure illumination area of the first optical integration unit._MAX, Exposure illumination area non-scanning direction width L of the second optical integration unit₂Is
(1/2) x L_MAX<L₂<L_MAX
When three optical integration units are mounted, the above L₂In addition to the width, exposure illumination area non-scanning direction width L of the third optical integration unit_ThreeBut
(2/3) × L_MAX<L_Three<L_MAX
Is selected (FIG. 14).
[0055]
As above
((n-1) / n) × L_MAX<L_n<L_MAX(9)
Based on the above, it is possible to construct a system with efficient means of increasing the illuminance corresponding to various chip sizes. If the exposure chip size is known to some extent, it is also possible to select an optimum value within the range of the equation (9). In FIG. 14, 24A and 24B are exposure illumination area 1 and exposure illumination areas 2, 25A, 25B and 25C when there are two optical integration units, and exposure illumination area 1 and exposure illumination area 2 when there are three optical integration units. This is the exposure illumination area 3.
[0056]
In the present embodiment, a device for displaying the selection and change results is provided, and this display device has a maximum throughput or C.I. O. O. Optical integration unit, shot layout, throughput, C. O. O. One or more of them may be displayed to encourage the operator's judgment.
[0057]
As described above, the present embodiment eliminates waste of exposure light when masking the gap between the exposure illumination area and the exposure shot size in the semiconductor exposure apparatus, and does not reduce the exposure image plane illuminance. Equipped with a fly-eye lens and switching between them reduces throughput and C.I. O. O. I try to suppress soaring. Therefore, the exposure apparatus according to the present embodiment uses a light source unit such as an excimer laser for projecting and exposing a pattern drawn on a mask, and an illumination unit for introducing the light source to the projection lens. An exposure area selection algorithm or database having a plurality of optical integration units with different condensing ranges for condensing light on the mask and switching the optical integration units is provided.
[0058]
That is, in this embodiment, a plurality of optical integration units are owned and the throughput is maximized by selecting and changing the exposure illumination area by each optical integration unit. O. O. Is minimized. In addition, the optical integration unit is a fly-eye lens and is cheaper than the integration zoom optical system. Further, by using the exposure illumination area selection algorithm, the exposure illumination area by the optical integration unit is selected and changed according to the exposure chip size, exposure image surface illuminance, and resist sensitivity, and the throughput is maximized or C.I. O. O. Is minimized. Further, for each exposure illumination area that can be selected, the exposure chip size, exposure image surface illuminance, resist sensitivity, throughput, C.I. O. O. By using the database showing the relationship, the exposure illumination area by the optical integration unit is selected and changed according to the exposure chip size, the exposure image surface illuminance, and the resist sensitivity, and the throughput is maximized or C.I. O. O. Is minimized.
[0059]
In addition, when the exposure illumination area by the optical integration unit is selected and changed, the exposure image plane illuminance becomes maximum when the exposure is maximized with respect to the chip drawing range of the mask. Further, the number of chips to be drawn on the mask and the direction of the chip are determined according to the exposure chip size, the exposure image surface illuminance, and the resist sensitivity. O. O. Is determined to be minimized. In addition, it has a device for displaying the result of selection and change. O. O. Optical integration unit, shot layout, throughput, C. O. O. By displaying one or more of them, the operator's judgment is urged. In addition, by defining the width in the non-scanning direction in the exposure illumination area of the optical integration unit, and determining the width in the non-scanning direction within this rule, an efficient means to increase the illuminance corresponding to various chip sizes is provided. It is characterized by building a system with it.
[0060]
Embodiment
Examples of embodiments of the present invention are listed as follows.
[Embodiment 1] In an exposure apparatus having illumination means for introducing a light beam emitted from a light source unit into an original plate,
An exposure apparatus comprising switching means for switching an exposure illumination area in which the original is illuminated by the illumination means.
[Embodiment 2] The exposure apparatus according to Embodiment 1, further comprising means for defining an exposure angle of view in a part of the exposure illumination area.
[Embodiment 3] The illuminating means has two or more optical integration units with different exposure illumination areas, which uniformize the exposure illuminance on the original and determine the exposure illumination area, and the switching means switches between these integration units. The exposure apparatus according to Embodiment 1 or 2, wherein the exposure apparatus is characterized in that
According to this embodiment, the maximum throughput or C.I. O. O. It is possible to switch the integration unit to select an exposure illumination area that minimizes the throughput, thus maximizing throughput or C.I. O. O. Can be minimized.
Embodiment 4 Throughput or C.I. O. O. The switching means has a maximum throughput based on the calculation result or C.I. O. O. The exposure apparatus according to claim 3, wherein the optical integration unit is switched so that the exposure illumination area that minimizes the exposure illumination area is selected.
[Embodiment 5] The calculation means calculates the throughput or C.I. based on the exposure chip size, the exposure image surface illuminance, and the resist sensitivity. O. O. The exposure apparatus according to Embodiment 4, which calculates
By using the exposure illumination area selection algorithm, the exposure illumination area by the above-mentioned optical integration unit is selected and changed according to the exposure chip size, exposure image plane illuminance, and resist sensitivity. O. O. Has the effect of minimizing.
[Embodiment 6] For each exposure illumination area that can be selected, the exposure chip size, exposure image surface illuminance, resist sensitivity, and throughput or C.I. O. O. A database showing the relationship between the O. O. The exposure apparatus according to the third embodiment, wherein an exposure illumination area that minimizes the exposure is selected.
The exposure chip size, the exposure image plane illuminance, the resist sensitivity, the throughput, C.I. O. O. By using the database showing the relationship, the throughput can be maximized by selecting and changing the exposure illumination area by the optical integration unit according to the exposure chip size, the exposure image surface illuminance, and the resist sensitivity. O. O. Has the effect of minimizing.
[Embodiment 7] By selecting and changing the optical integration unit, the exposure illumination area is selected so that the exposure image plane illuminance is maximized when the chip drawing range on the original is exposed to the maximum extent, The exposure apparatus according to Embodiment 3, wherein the exposure apparatus is changed.
Thus, by selectively changing the exposure illumination area by the optical integration unit, there is an effect that the exposure image plane illuminance is maximized when the mask drawing area of the mask is exposed to the maximum extent.
[0061]
[Embodiment 8] Depending on the exposure chip size, exposure image surface illuminance, and resist sensitivity, the throughput is maximized, or C.I. O. O. Selected to minimize, optical integration unit, shot layout, throughput, C.I. O. O. The exposure apparatus according to any one of Embodiments 3 to 7, further comprising display means capable of displaying one or more of them.
[Embodiment 9] The exposure apparatus according to any one of Embodiments 3 to 8, wherein the optical integration unit is a fly-eye lens.
By using a fly-eye lens that is less expensive than the integration zoom optical system as the optical integration unit, the apparatus can be configured at low cost.
[Embodiment 10] An exposure method in which exposure is performed using a projection exposure apparatus having a light source unit such as an excimer for projecting and exposing a pattern drawn on an original and illumination means for introducing the light source to a projection lens. At least two or more optical integration units with different exposure illumination areas for uniformizing the exposure illuminance on the original plate and determining the exposure illumination area, and switching the integration units to maximize throughput or C.I. O. O. An exposure method characterized by selecting an exposure illumination area that minimizes the exposure.
[Embodiment 11] The width L in the non-scan direction in the exposure illumination area of each of the optical integration units (number n, where n = 1, 2,...)._nL is the maximum non-scanning direction width in the exposure illumination area._MAXAs
For n = 1
L₁= L_MAX
For n> 1
(N-1) / n × L_MAX<L_n<L_MAX
The exposure apparatus or the exposure method according to any one of Embodiments 3 to 10, wherein the exposure apparatus is determined so as to satisfy the above relationship.
In this way, by defining the width in the non-scanning direction in the exposure illumination area of the optical integration unit, and determining the width in the non-scanning direction within this rule, it is possible to efficiently increase the illuminance corresponding to various chip sizes. There is an effect that a system with means can be constructed.
[Embodiment 12] The display apparatus further includes a device for displaying the selection / change result. O. O. Optical integration unit, shot layout, throughput, C. O. O. The exposure apparatus or exposure method according to any one of Embodiments 3 to 11, wherein one or more of them are displayed.
As described above, the exposure apparatus or the exposure method has an apparatus for displaying the selection / change result, and the display apparatus has the maximum throughput or C.I. O. O. Optical integration unit, shot layout, throughput, C. O. O. By displaying one or more of them, there is an effect of prompting the operator's judgment.
[Embodiment 13] When exposure is performed using the exposure apparatus or the exposure method according to any one of Embodiments 3 to 12, the throughput is maximized according to the exposure image surface illuminance and resist sensitivity, or C . O. O. A method of manufacturing a mask, comprising: determining a number of chips and a chip direction to be drawn on a mask which is the original plate so as to minimize the mask.
According to this mask manufacturing method, the number of chips to be drawn on the mask and the chip direction are determined according to the exposure chip size, the exposure image surface illuminance, and the resist sensitivity. O. O. Can be determined to be minimal. Further, the throughput is maximum or C.I. O. O. Since drawing is performed on the mask in accordance with the exposure illumination area where the minimum is, there is no need for unnecessary drawing of the mask, and there is an effect of reducing the mask cost.
[0062]
【The invention's effect】
As described above, according to the present invention, by selecting and changing the exposure illumination area of the illumination means, the throughput can be maximized or C.I. O. O. Can be minimized.
[Brief description of the drawings]
FIG. 1 shows the maximum throughput or C.I. O. O. It is a flowchart which shows the selection algorithm of the exposure illumination area | region where becomes small.
FIG. 2 is a diagram illustrating an exposure illumination area and an exposure shot size for each exposure illumination area when exposing a chip of a certain size.
FIG. 3 is a diagram showing a wafer to be exposed and a chip layout exposed on the wafer.
FIG. 4 is a diagram showing an origin of an exposure shot layout determined from a wafer to be exposed and a chip layout exposed on the wafer.
FIG. 5 is a view showing an exposure shot layout.
FIG. 6 is a diagram showing a profile of a step operation at the time of exposure.
FIG. 7 is a view schematically showing an exposure apparatus to which the present invention is applied as viewed from the side, and shows an optical system to which the present invention is applied.
FIG. 8 is a diagram showing the number of exposure shots when the exposure illumination area is 26 mm × 33 mm and the number of exposure shots when the exposure illumination area is 22 mm × 33 mm in the case of the exposure chip size of 8 mm × 8 mm.
FIG. 9 is a diagram showing a mask to which the present invention is applied, a chip drawn on the mask, and an alignment mark.
FIG. 10 shows exposure chip size, exposure image surface illuminance, resist sensitivity and throughput, and C.I. O. O. It is the figure which showed the database showing the relationship.
FIG. 11 is a view showing a method for selecting an exposure illumination area in which the exposure image plane illuminance is maximum.
FIG. 12 is a diagram showing a method for determining the number of chips to be drawn on a mask and the chip direction.
FIG. 13 is a view showing how to insert chips with non-scanning direction widths of 15 mm and 15.1 mm in the exposure illumination region with non-scanning direction width of 30 mm.
FIG. 14 is a diagram showing a method for determining a non-scan direction width in an exposure illumination area of an optical integration unit.
[Explanation of symbols]
1: Light source, 2: Projection optical system, 3: Optical integrator unit, 4: Mask, 5: Scan slit, 6A, 6B: Exposure illumination area, 7A, 7B: Chip size, 8A, 8B: Exposure shot size, 9: Chip: 10: Wafer, 11: Exposure shot layout origin, 12: Exposure shot size, 13: Alignment mark on mask, 14: Mask, 15: Chip drawn on mask, 16: Chip drawing area, 17A, 17B : Exposure illumination area, 18: area obtained by subtracting chip drawing area from exposure illumination area, 19: maximum throughput or C.I. O. O. Exposure shot size of the exposure illumination area where the minimum is 20: Turret, 21: Exposure illumination area (30 mm × 33 mm), 22: Chip size (15 mm × 16 mm), 23: Chip size (15.1 mm × 16 mm), 24A , 24B: exposure illumination area when there are two optical integration units, 25A, 25B, 25C: exposure illumination area when there are three optical integration units.

Claims

Illuminating means having two or more optical integration units having different exposure illumination areas for introducing a light beam emitted from a light source unit into the original, uniforming an exposure illuminance on the original and determining an exposure illumination area, and the integration unit In an exposure apparatus having switching means for switching,
Throughput or cost of ownership (COO: COST based on exposure chip size, exposure image surface illuminance and resist sensitivity
OF OWNNERSHIP), and the optical integration unit is selected so that the exposure illumination area where the calculated throughput is the maximum or the cost of ownership (COO OF OWNSHIP) is the minimum is selected. An exposure apparatus characterized by switching.

Illuminating means having two or more optical integration units having different exposure illumination areas for introducing a light beam emitted from a light source unit into the original, uniforming an exposure illuminance on the original and determining an exposure illumination area, and the integration unit In an exposure apparatus having switching means for switching,
For each exposure illumination area that can be selected, exposure chip size, exposure image surface illuminance, resist sensitivity, and throughput or cost of ownership (COO: COST)
A database showing a relationship with OF OWNERSHIP), and the throughput is maximum or cost of ownership (COO: COST)
An exposure apparatus that selects an exposure illumination area that minimizes OF OWNERSHIP) .

3. The exposure apparatus according to claim 1, further comprising means for demarcating an exposure angle of view in a part of the exposure illumination area.

Means for calculating a throughput or a cost of ownership (COO: COST OF OWNNERSHIP), and the switching means is configured to determine whether the throughput is maximum or the cost of ownership (C.O. .O: COST
4. The exposure apparatus according to claim 3, wherein the optical integration unit is switched so that the exposure illumination area that minimizes OF OWNERSHIP) is selected.

By selecting and changing the optical integration unit, the exposure illumination area is selected and changed so that the exposure image plane illuminance is maximized when the chip drawing range on the original is exposed to the maximum. The exposure apparatus according to claim 1 or 2.

Depending on exposure chip size, exposure image surface illuminance, and resist sensitivity, throughput is maximized or cost of ownership (COO: COST
Optical integration unit, shot layout, throughput, cost of ownership (COO: COST ) selected to minimize OF OWNERSIP
The exposure apparatus according to claim 1, further comprising display means capable of displaying one or more of OF OWNERSHIP .

The exposure apparatus according to claim 1, wherein the optical integration unit is a fly-eye lens.

The width L _n in the non-scanning direction in the exposure illumination area of each of the optical integration units (number n, where n = 1, 2,...) Is set to L _MAX as the maximum non-scanning direction width in the exposure illumination area.
For n = 1, L ₁ = L _MAX
For n> 1, (n−1) / n × L _MAX <L _n <L _MAX
The exposure apparatus according to claim 1, wherein the exposure apparatus is determined so as to satisfy the above relationship.

The apparatus further includes a device for displaying the selection / change result, and the display device has the maximum throughput or the cost of ownership (COO: COST).
OF OWNNERSHIP selected to minimize optical shot unit, shot layout, throughput, cost of ownership (COO: COST
The exposure apparatus according to any one of claims 1 to 8, wherein one or more of OF OWNERSHIP) are displayed.

A light source unit for projecting and exposing a pattern drawn on an original plate, and a light beam from the light source unit is introduced to a projection lens to uniformize the exposure illuminance on the original plate and determine the exposure illumination region. In an exposure method of performing exposure using a projection exposure apparatus having an illumination unit including at least two optical integration units,
Throughput or cost of ownership (COO: COST based on exposure chip size, exposure image surface illuminance and resist sensitivity
OF OWNNERSHIP and the optical integration unit is selected such that the calculated throughput is the maximum or the exposure illumination area where the cost of ownership (COO: COST OF OWNSHIP) is minimum is selected. An exposure method characterized by switching between.

The width L _n in the non-scanning direction in the exposure illumination area of each of the optical integration units (number n, where n = 1, 2,...) Is set to L _MAX as the maximum non-scanning direction width in the exposure illumination area.
For n = 1, L ₁ = L _MAX
For n> 1, (n−1) / n × L _MAX <L _n <L _MAX
The exposure method according to claim 10, wherein the exposure method is determined so as to satisfy the relationship.

A device for displaying the selection / change result is further provided, and the display device has a maximum throughput or a cost of ownership (COO: COST).
OF OWNNERSHIP selected to minimize optical shot unit, shot layout, throughput, cost of ownership (COO: COST
The exposure method according to claim 10 or 11, wherein one or more of OF OWNERSHIP) are displayed.

In a method for producing an original plate used in a projection exposure apparatus,
A light source unit for projecting and exposing a pattern drawn on an original plate, and an optical integration unit with different exposure illumination regions for introducing the light source up to a projection lens and uniformizing the exposure illuminance on the original plate to determine the exposure illumination region The illumination unit having at least two or more and the integration unit are switched to maximize throughput or cost of ownership (COO: COST
When exposure is performed using a projection exposure apparatus having a switching means for selecting an exposure illumination area that minimizes OF OWNERSHIP), the throughput is maximized or the cost of ownership depends on the exposure image plane illuminance and resist sensitivity. (COO: COST
A method of manufacturing an original plate, wherein the number of chips and the chip direction to be drawn on the original plate are determined so that OF OWNERSHIP is minimized.