JP4319937B2 - 送信機 - Google Patents

Description

本発明は、送信機に係り、特に、電力増幅器の最適負荷ずれをなくし、信頼性を向上させることができる送信機に関する。

従来の送信機において、特にＳＳＢ（Single Side Band：片側波帯）方式の短波固定化送信機について図５を参照しながら説明する。図５は、従来の短波固定化送信機の構成ブロック図である。
図５に示すように、従来の短波固定化送信機は、増幅・分配器１′と、複数の電力増幅器（ＰＡ）２と、合成器３と、同調・整合器４と、アンテナ５とから基本的に構成されている。

各部を具体的に説明する。
増幅・分配器１′は、ＳＳＢ信号を入力し、増幅して各ＰＡ２に出力を分配する。
各ＰＡ２は、電力増幅を行う。
合成器３は、各ＰＡ２で増幅された出力を合成し、同調・整合器４に出力する。
同調・整合器４は、高調波フィルタ及び空中線インピーダンスに同調・整合させる動作を行う。
アンテナ５は、同調・整合器４で同調・整合された信号を送信出力する。

図５における送信機の動作は、ＳＳＢ信号が増幅・分配器１′に入力されて増幅され、各ＰＡ２に分配出力される。
各ＰＡ２では、信号の増幅が各々行われ、合成器３に出力される。合成器３では、信号の合成を行い、合成された信号が同調・整合器４に入力される。
同調・整合器４では、高調波フィルタ及び空中線インピーダンスに同調・整合させ、アンテナ５から送信出力されるようになっている。

また、図５における同調・整合器４を制御するための具体的構成について、図６を参照しながら説明する。図６は、送信機における同調・整合器の制御を行う構成ブロック図である。
図６に示すように、同調・整合を行う構成の送信機は、分配器１と、電力増幅器（ＰＡ）２と、合成器３と、同調・整合器４と、電圧検出器６と、ＣＰＵ制御部７と、モータ制御部８とから基本的に構成されている。

各部を具体的に説明する。
分配器１は、入力信号を分配して複数のＰＡ２に出力する。
電力増幅器（ＰＡ）２は、入力信号を電力増幅して合成器３に出力する。
合成器３は、複数のＰＡ２から出力された信号を合成して電圧検出器６に出力する。
電圧検出器６は、合成器３から出力された信号について、進行波電圧Ｖf と反射波電圧Ｖr を検出してＣＰＵ制御部７に出力すると共に、合成器３からの信号を同調・整合器４に出力する。

ＣＰＵ制御部７は、電圧検出器６で検出された進行波電圧Ｖf と反射波電圧Ｖr に基づいてＶＳＷＲ（Voltage Standing Wave Ratio：電圧定在波比）を算出し、当該ＶＳＷＲが最小となるよう同調・整合器４を制御する制御信号をモータ制御部８に出力する。

ＶＳＷＲは、インピーダンス不整合により、反射波が発生している伝送線路上に発生する電圧振幅分布の山と谷の比であり、ＶＳＷＲをＳとすると、
Ｓ＝（１＋｜Г｜）／（１−｜Г｜）で求めることができる。
ここで、Гは電圧反射係数であり、Г＝Ｖr ／Ｖf で定義される。
尚、Ｖf は進行波電圧で、Ｖr は反射波電圧である。

モータ制御部８は、ＣＰＵ制御部７からの制御信号に基づいて同調・整合器４の可変素子（コイル又はコンデンサ）を調整するための駆動信号を出力する。

同調・整合器４は、モータ制御部８からＶＳＷＲを最小とする駆動信号を入力し、当該駆動信号に従って可変素子を動作させて調整（最適化）し、電圧検出器６からの入力された信号の同調・整合を行う。

通信機器に用いられる電力分配合成器については、以下の特許文献１に記載されており、合成器における標準的なウィルキンソン型の合成器は、以下の特許文献２，３に記載されている。

特開平９−１８２７１号公報 特開２００３−８４５２号公報 特開平６−３１４９４５号公報

しかしながら、上記従来の短波固定化送信機では、合成器３の出力と同調・整合器４の整合（例えば５０Ω）はとれるものの、以下の理由により電力増幅器（ＰＡ）２の負荷として最適にはなっていないという問題点があった。

つまり、ＰＡ２の出力が複数合成器３に接続されるため、同調・整合器４で入力を５０Ωで最適化しても、ＰＡ２からの出力は５０Ωになっていないことが多い。
特に、大電力を得るために、ＰＡ２を多段とした場合などに、最適化できないことがある。
従って、ＰＡ２での負荷が最適化できないとめ、送信機の特性が悪化し、更にＰＡ２の焼損につながることがあるという問題点があった。

本発明は上記実情に鑑みて為されたもので、電力増幅器の最適負荷ずれを防止し、送信機特性の向上を図り、電力増幅器の最適負荷で運用可能とすることができる送信機を提供することを目的とする。

上記従来例の問題点を解決するための本発明は、送信信号を分配し、複数の電力増幅器で増幅し、増幅された信号を合成して同調・整合器で最適化を行う送信機であって、電力増幅器で検出された進行波電圧と反射波電圧から電圧定在波比を求め、当該電圧定在波に基づいて同調・整合器の最適化を制御する制御手段を有することを特徴とする。

本発明によれば、送信信号を分配し、複数の電力増幅器で増幅し、増幅された信号を合成して同調・整合器で最適化を行う送信機であって、電力増幅器で検出された進行波電圧と反射波電圧から電圧定在波比を求め、当該電圧定在波に基づいて同調・整合器の最適化を制御する制御手段を有する送信機としているので、電力増幅器の最適負荷ずれを防止し、送信機特性の向上を図り、電力増幅器の負荷を最適にできる効果がある。

本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。

本発明の実施の形態に係る送信機の構成について図１を参照しながら説明する。図１は、本発明の実施の形態に係る送信機の構成ブロック図である。尚、図６と同様の構成をとる部分については同一の符号を付して説明する。
本実施の形態の送信機（本送信機）は、図１に示すように、分配器１と、電力増幅器（ＰＡ）２と、合成器３と、同調・整合器４と、ＣＰＵ制御部７と、モータ制御部８とから基本的に構成されている。
尚、請求項における制御手段とは、例えば、ＣＰＵ制御部７とモータ制御部８によって実現されるものである。

本送信機の各部を具体的に説明する。
分配器１は、入力信号を分配して複数のＰＡ２に出力する。
電力増幅器（ＰＡ）２は、入力信号を電力増幅して合成器３に出力する。
また、各ＰＡ２は、進行波電圧Ｖf と反射波電圧Ｖr を検出して外部端子に出力する。尚、ＰＡ２における進行波電圧Ｖf と反射波電圧Ｖr を検出する具体的な回路については、後述する。
合成器３は、複数のＰＡ２から出力された信号を合成して同調・整合器４に出力する。

ＣＰＵ制御部７は、ＰＡ２から出力された進行波電圧Ｖf と反射波電圧Ｖr に基づいてＶＳＷＲ（Voltage Standing Wave Ratio：電圧定在波比）を算出し、当該ＶＳＷＲが最小となるよう同調・整合器４を制御する制御信号をモータ制御部８に出力する。ＣＰＵ制御部７は、マイコン等で実現できるものである。
モータ制御部８は、ＣＰＵ制御部７からの制御信号に基づいて同調・整合器４の可変素子（コイル又はコンデンサ）を調整するための駆動信号を出力する。

同調・整合器４は、モータ制御部８からＶＳＷＲを最小とする駆動信号を入力し、当該駆動信号に従って可変素子を動作させて調整（最適化）し、合成器３からの入力された信号の同調・整合を行う。

電力増幅器（ＰＡ）２における進行波電圧Ｖf と反射波電圧Ｖr を検出する具体的な回路は、図２に示すように、一番上のラインに送信信号が流れると、中央に設けられたコイルに電流が流れ、コイルの右側の回路で進行波電圧Ｖf が、コイルの左側の回路で反射波電圧Ｖr が検出されるものとなっている。図２は、進行波電圧Ｖf と反射波電圧Ｖr を検出する回路の概略図である。

次に、本送信機のＣＰＵ制御部７と同調・整合器４について具体的に図３を参照しながら説明する。図３は、本発明の実施の形態に係る送信機のＣＰＵ制御部と同調・整合器４の概要を示す構成ブロック図である。
図３に示すように、ＰＡ２で検出された進行波電圧Ｖf と反射波電圧Ｖr をデジタル信号に変換するＡ／Ｄ変換器９ａ，９ｂと、入力された検出電圧を基にＶＳＷＲを導き出すＣＰＵ制御部７と、ＶＳＷＲの値を導き出すために必要なデータを記憶する記憶部１０と、ＣＰＵ制御部７からの制御信号に従い、同調・整合器４に駆動信号を出力するモータドライブ８ａ，８ｂと、同調・整合器４と、アンテナ５とから基本的に構成されている。

Ａ／Ｄ変換器９ａ，９ｂは、電圧値等のアナログ信号をデジタル信号に変換するために、ＣＰＵ制御部７の前段に設けられるものである。尚、図１において図示していないが、必要な構成である。

記憶部１０は、検出された進行波電圧Ｖf のデジタル値と反射波電圧Ｖr のデジタル値に対応するＶＳＷＲの値をテーブル形式で格納し、ＶＳＷＲの値を容易に導き出せるようになっている。
更に、記憶部１０には、導き出されたＶＳＷＲの値に対するモータドライブ８の制御量もテーブル形式で格納するようにしてもよい。

ＣＰＵ制御部７は、Ａ／Ｄ変換器９から出力されたデジタル値を入力し、記憶部１０のテーブルを参照し、進行波電圧Ｖf のデジタル値と反射波電圧Ｖr のデジタル値に対応するＶＳＷＲの値を読み取り、更にそのＶＳＷＲの値に対応するモータドライブ８の制御量を読み込んで、制御信号としてモータドライブ８に出力する。

モータドライブ８ａ，８ｂは、ＣＰＵ制御部７から出力された制御信号に従って同調・整合器４の可変素子を駆動する駆動信号を出力する。
同調・整合器４は、図３に示すように、２つの可変コイルＬ1 ，Ｌ2 と、３つのコンデンサＣ1 ，Ｃ2 ，Ｃ3 から基本的に構成され、モータドライブ８ａからの駆動信号によって、コイルＬ1 を調整し、モータドライブ８ｂからの駆動信号によって、コイルＬ2 を調整する。

この実施例では、同調・整合器４の可変素子として可変コイルを用い、当該可変コイルを調整するようにしているが、可変素子としてコンデンサを可変コンデンサとし、コンデンサの容量を調整するようにしてもよく、また、可変素子として可変コイルと可変コンデンサの両方を用い、両方を調整するようにしてもよい。
また、図３では、コンデンサを３つ描画しているが、もっと多くのコンデンサが実際は接続されるものとなっている。

次に、図３の送信機において、自動整合動作が正しく動作し、確実に整合がとれる構成及び動作について、図７を参照しながら説明する。図７は、アンテナとの整合がとれていない状態で音声等で変調を行った場合の進行波電圧Ｖf ，反射波電圧Ｖr ，ＶＳＷＲの関係を実測した図である。
図３の送信機において、音声等（可変入力）をＳＳＢ変調した場合、図７のように送信出力（進行波電圧Ｖf ）に応じてＶＳＷＲ置が変化してしまうため、同調・整合器４の動作前と動作後のＶＳＷＲ置の変化が整合器の動作による変化か、音声等による変化か判断できないため、自動整合の動作が正しく行われない場合がある。

図７を参照するに、変調入力が小さく、進行波電圧Ｖf が低い（Ｖf2以下の）場合、反射波Ｖr のばらつきが大きくＶＳＷＲの精度が悪い。変調入力が大きくなる（Ｖf2以上）になるにつれ、反射波Ｖr のばらつきは小さくなり、ＶＳＷＲの精度が高くなることがわかる。
また、図には示されていないが、進行波電圧Ｖf に対するＶＳＷＲと反射波Ｖr の曲線は、整合が悪いときには、図７の上の方に位置し、整合が良くなるに従い下方に下がってくることが分かる。よって、図７におけるＶＳＷＲ曲線の下側の包絡線に近似したＶＳＷＲの値によって制御されるのが望ましいことになる。

上記制御方法を実現するに必要なテーブルの構成について図４を参照しながら説明する。図４は、記憶部内のＶＳＷＲ値を記憶する２つのテーブルの構成図である。
図４に示すように、２つのテーブルは、コイルＬ1 ，Ｌ2 を動作させる前のＶＳＷＲの値を記憶する基準値記憶テーブルと、コイルＬ1 ，Ｌ2 を動作させた後のＶＳＷＲの値を記憶する比較値記憶テーブルである。

２つのテーブルは、進行波電圧Ｖf がＶf1以上の時のＶＳＷＲ値を記憶するもので、Ｖf 値を一定値間隔に小さなブロックに区切り、測定したＶf 値の該当するブロックに計算で求めたＶＳＷＲ値を記憶する。既にＶＳＷＲ値を記憶したブロックに更にＶＳＷＲ値を記憶する場合は、ＶＳＷＲ値の小さい方を選択して記憶するようにしている。
ＶＳＷＲのサンプル数を多くすることで、各テーブルには図７のＶＳＷＲ曲線の下側の包絡線に近似した値が記憶される。

次に、上記２つのテーブルを用いた自動整合処理を説明する。
図７に示すように、Ｖf ，Ｖr ，ＶＳＷＲの関係からＶf1，Ｖf2，ＶＳＷＲ1 ，ＶＳＷＲ2 を決定し、ＣＰＵ制御部７に設定しておく。
ＣＰＵ制御部７は、入力（検出）されたＶf 及び算出されたＶＳＷＲ値に基づいて以下の処理を行う。
「自動整合開始判定処理」として、入力されたＶf ≧Ｖf2であり、かつ、算出されたＶＳＷＲ≧ＶＳＷＲ2 である時に、処理を開始する。

次に、「ＶＳＷＲ基準値サンプル処理」として、まず、基準値記憶テーブルを空にし、Ｖf ≧Ｖf1であれば、ＶＳＷＲをサンプルし、図４のブロックに対応する箇所に記憶する。精度を増すために、当該条件でサンプルをＮ個記憶する。

「整合器可変動作処理」として、整合器の可変素子を可変モードに従い、１可変単位分だけ可変にする。図３の例では、「可変モード１」として、コイルＬ1 をインピーダンス増加方向に１可変単位分変化させ、「可変モード２」として、コイルＬ2 をインピーダンス増加方向に１可変単位分変化させ、「可変モード３」として、コイルＬ1 をインピーダンス減少方向に１可変単位分変化させ、「可変モード４」として、コイルＬ2 をインピーダンス減少方向に１可変単位分変化させる可変モードが考えられる。

次に、「ＶＳＷＲ比較値サンプル処理」として、まず、比較値記憶テーブルを空にし、Ｖf ≧Ｖf1であれば、ＶＳＷＲをサンプルし、図４のブロックに対応する箇所に記憶する。精度を増すために、当該条件でサンプルをＮ個記憶する。

更に、「自動整合終了判定処理」として、ＶＳＷＲ≦ＶＳＷＲ1 であれば、「終了」と判定する。
ＶＳＷＲ≦ＶＳＷＲ1 でなければ、「ＶＳＷＲサンプル値比較処理」として、基準値記憶テーブルと比較値記憶テーブルに記憶されたＶＳＷＲ値の比較を行い、どちらのＶＳＷＲ値が良好（低い）かを判定する。

具体的には、両テーブルで、同一Ｖf ブロックに各々ＶＳＷＲ値が記憶されており、ＶＳＷＲ値の低いブロックを多く含むテーブル側を「良好」と判定する。
上記判定において、同一Ｖf ブロックの両方又は片方にＶＳＷＲ値が記憶されておらず、判定ができない場合は、各々のテーブルをＶf 値が高いブロック側からＶＳＷＲ値が記憶されているブロックを検索し、最初に見つかったＶＳＷＲ値同士を比較し、ＶＳＷＲ値が低いテーブル側を「良好」と判定する。

次に、「整合器戻し動作処理」として、整合器の可変素子を可変モードに従い１可変単位分だけ戻す。「整合器可変動作処理」に対応させると、「可変モード１」として、コイルＬ1 をインピーダンス減少方向に１可変単位分変化させ、「可変モード２」として、コイルＬ2 をインピーダンス減少方向に１可変単位分変化させ、「可変モード３」として、コイルＬ1 をインピーダンス増加方向に１可変単位分変化させ、「可変モード４」として、コイルＬ2 をインピーダンス増加方向に１可変単位分変化させるものとなる。

次に、「整合器可変モード更新処理」として、「整合器可変動作処理」及び「整合器戻し動作処理」で採用した可変モードを１つ先に進める。具体的には、現在の可変モードが、可変モード１であれば可変モード２に、可変モード２であれば可変モード３に、可変モード３であれば可変モード４に、可変モード４であれば可変モード１に設定する。

上述したように、記憶部に２つのテーブルを設け、整合器の動作前と動作後のＶＳＷＲ値を多数サンプルして図７に示すＶＳＷＲ曲線の下側の包絡線の近似値を記憶させ、その曲線の優劣（上下関係）でＶＳＷＲ値の良否を判定し、整合器動作を決定するようにしているので、送信出力が変動する送信機で、自動整合動作を正確に行うことができるものである。

上記本発明の実施の形態においては、進行波電圧Ｖf と反射波電圧Ｖr を検出してＶＳＷＲを最小にするように制御するものとなっているが、それに代えてφ−Ｒ制御方式を用いることも考えられる。
φ−Ｒ制御方式は、送信信号の位相がどっちにどれだけずれているかを検出することができ、より精度の高い同調・整合の制御が可能となるものである。

φ−Ｒ制御方式における位相検出方法は、一例として、特公平７−１００４１号公報の従来技術に記載されているように、電流ベクトルと９０度シフトした電圧ベクトルとのベクトル和及びベクトル差の各々の絶対値の差を求め、その値の正負により位相の進み又は遅れを検出するものがある。

原理的には、電圧若しくは電流のどちらかを９０度移相して両者の直交度を検出するものであり、上記両者をダブルバランストミキサに入力することで、直交度が検出される。

尚、φ−Ｒ制御方式については、特開２００１−４４７８０号公報、特開２００１−２７４６５１号公報、特開２００３−２０４２３７号公報、特開平１１−３３０８９２号公報、特公平７−１００４１号公報等に記載がある。

本発明の実施の形態に係る受信機によれば、複数設けられた電力増幅器（ＰＡ）２の一つから取り出された進行波電圧Ｖf と反射波電圧Ｖr からＶＳＷＲ値を求めて、同調・正号器４を制御するようにしているので、従来のように、合成器３の後段に電圧検出器６を設ける構成に比べて、電力増幅器２の負荷を常に最適に保持し、送信機特性の向上を図ることができる効果がある。
特に、電力増幅器を多段として大電力を得ような場合に、電力増幅器の負荷ずれを防止して、電力増幅器の負荷を最適化できる効果がある。

尚、本受信機において、一つの電力増幅器２から進行波電圧Ｖf と反射波電圧Ｖr を出力させるようにしているが、複数の電力増幅器２から進行波電圧Ｖf と反射波電圧Ｖr を出力させるリード線を設け、スイッチ等でいずれかを選択する構成としてもよい。このような構成とすると、選択された電力増幅器２から出力された電圧Ｖf ，Ｖr が異常な値なものであった場合に、容易に正常な電力増幅器からのものに切り替えることができる効果がある。

本発明の一実施例は以上に詳細に説明した通りであるが、当業者（発明の属する技術分野における通常の知識を有する者）が、この発明の新規な示唆及び有用性を実質的に離れることなく、実施例において可能な変更・修正・応用を容易に認識することが可能であるから、そのような全ての変更・修正・応用は、本発明の範囲内に含まれるものである。

本発明は、大電力の増幅を行う受信機で、電力増幅器の負荷を最適化するのに好適である。

本発明の実施の形態に係る送信機の構成ブロック図である。 進行波電圧Ｖf と反射波電圧Ｖr を検出する回路の概略図である。 本発明の実施の形態に係る送信機のＣＰＵ制御部と同調・整合器４の概要を示す構成ブロック図である。 記憶部内のＶＳＷＲ値を記憶する２つのテーブルの構成図である。 従来の短波固定化送信機の構成ブロック図である。 送信機における同調・整合器の制御を行う構成ブロック図である。 アンテナとの整合がとれていない状態で音声等で変調を行った場合の進行波電圧Ｖf ，反射波電圧Ｖr ，ＶＳＷＲの関係を実測した図である。

符号の説明

１…分配器、 １′…増幅・分配器、 ２…電力増幅部（ＰＡ）、 ３…合成器、 ４…同調・整合器、 ５…アンテナ、 ６…電圧検出器、 ７…ＣＰＵ制御部、 ８…モータ制御部（モータドライバ）、 ９…Ａ／Ｄ変換器、 １０…記憶部

Claims (1)

1. 送信信号を分配し、複数の電力増幅器で増幅し、増幅された信号を合成して同調・整合器で最適化を行う送信機であって、
   前記電力増幅器で検出された進行波電圧と反射波電圧から電圧定在波比を求め、当該電圧定在波に基づいて前記同調・整合器の最適化を制御する制御手段を有することを特徴とする送信機。

Images