JP4317589B2 - 符号化装置、復号化装置、符号化プログラム及び復号化プログラム - Google Patents

符号化装置、復号化装置、符号化プログラム及び復号化プログラム Download PDF

Info

Publication number
JP4317589B2
JP4317589B2 JP2003114797A JP2003114797A JP4317589B2 JP 4317589 B2 JP4317589 B2 JP 4317589B2 JP 2003114797 A JP2003114797 A JP 2003114797A JP 2003114797 A JP2003114797 A JP 2003114797A JP 4317589 B2 JP4317589 B2 JP 4317589B2
Authority
JP
Japan
Prior art keywords
memory buffer
encoding
block
memory
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003114797A
Other languages
English (en)
Other versions
JP2004320650A (ja
Inventor
修二 舘野
正也 寺岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nomura Research Institute Ltd
Original Assignee
Nomura Research Institute Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nomura Research Institute Ltd filed Critical Nomura Research Institute Ltd
Priority to JP2003114797A priority Critical patent/JP4317589B2/ja
Priority to PCT/JP2004/004553 priority patent/WO2004095712A1/ja
Publication of JP2004320650A publication Critical patent/JP2004320650A/ja
Application granted granted Critical
Publication of JP4317589B2 publication Critical patent/JP4317589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes

Description

【0001】
【発明の属する技術分野】
この発明は符号化技術及び復号化技術に係り、特に、デジタルデータを伝送するに際し、ブロック符号化及び畳み込み符号化による誤り訂正符号化を施す符号化技術と、このようにして符号化された伝送データに対して畳み込み復号化及びブロック復号化を施してデータを復元する技術に関する。
【0002】
【従来の技術】
デジタル通信における誤り訂正符号技術の1つとして、フォーワードエラーコレクション(FEC)がある。
これは、入力デジタルデータを所定のサイズに分割し、誤り訂正符号化をするブロック符号と、各ブロック符号化データを多重化する畳み込み符号との組み合わせで実現されるのが一般的である。
【0003】
畳み込み符号化は、時刻tにおける符号化シンボルを時刻t−k+1から時刻tまでのk個の情報を使って多重化する符号化方式であり、ここでkを拘束長、出力符号数をnとしたときのk/nを符号化率と呼ぶ。
畳み込み符号化において、入力となるそれぞれの符号化シンボルを別々の符号化ブロックに割り当てることにより、伝送パケットのバースト(局所集中的な)誤りに対応することができる。
【0004】
このようなブロック符号や畳み込み符号の方式としては種々の方法が知られており、リードソロモン符号やビタビ符号はその代表例である。
また、米国特許6373406に代表されるようなチェーンリアクション符号と呼ばれる方式では、少ない計算量で符号化範囲を広げることが可能であり、大きなブロックサイズを実現できる方式として知られている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の技術はいずれも、複数の符号化ブロックがプロセッサのレジスタ内またはメモリバッファ内に配置されていることを前提としており、メモリバッファ量を超える符号化ブロックの符号化および復号化をすることができない、という問題点がある。
例えば、畳み込み符号において拘束長kを別々の符号化ブロックから取得する場合、各符号化ブロックのサイズをbとすれば、(k*b)のメモリバッファが必要になる。
すなわちkを小さく設定しても、ブロック符号のブロックサイズが増大するにつれて、少ないメモリ実装の処理装置では畳み込み符号を処理することができない。
【0006】
この発明は、このような従来の問題点を解決するために案出されたものであり、メモリサイズに制約のある環境下においても、任意のブロックサイズの符号化シンボルを畳み込み符号化したり、ブロック復号化することが可能な技術を提供することを目的としている。
【0007】
【課題を解決するための手段】
上記の目的を達成するため、請求項1に記載した符号化装置は、入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段と、畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、メモリバッファに転送するメモリ転送手段と、メモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段とを備えた符号化装置において、上記メモリ転送手段が、以下の要件を満たすことを特徴としている。
k/v≦b≦(M/s)/v
ただし、k:拘束長
v:ブロック数
b:ブロック毎の出力シンボル数
M:メモリバッファの大きさ
s:シンボルサイズ
また、請求項に記載した符号化プログラムは、コンピュータを、入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段、畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、メモリバッファに転送するメモリ転送手段、メモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段として機能させる符号化プログラムにおいて、上記メモリ転送手段が、以下の要件を満たすことを特徴としている。
k/v≦b≦(M/s)/v
ただし、k:拘束長
v:ブロック数
b:ブロック毎の出力シンボル数
M:メモリバッファの大きさ
s:シンボルサイズ
【0008】
このように、ブロック符号化されたデータ(チェーンリアクション符号化データを含む)を一時的に外部記憶装置内に蓄積した後、これらの中から伝送データを作成するために畳み込み演算が必要な入力シンボル部分のみを順次メモリに配置し、演算済み入力シンボルはメモリから削除することにより、メモリバッファ量を超えるブロック符号化データの畳み込み符号化が可能となる。
【0009】
なお、この発明は特定の畳み込み符号化方式に限定されるものではく、あらゆる畳み込み符号化方式を採用可能である(以下同様)。
また、この発明における「畳み込み符号化」は、冗長度を付加することなく単にブロック符号を接合させる場合(単純な順次出力方式)をも含む概念である(以下同様)。
【0010】
請求項2に記載した符号化装置は、入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段と、畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、最前段のメモリバッファに転送するメモリ転送手段と、各メモリバッファ内に配置された符号化シンボルを、次段のメモリバッファにシフトする手段と、最後段のメモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段とを備えた符号化装置において、上記メモリ転送手段が、以下の要件を満たすことを特徴としている。
k/v≦b≦{(M/q)/s}/v
ただし、k:拘束長
v:ブロック数
b:ブロック毎の出力シンボル数
M:メモリバッファの大きさ
q:メモリバッファの数
s:シンボルサイズ
また、請求項に記載した符号化プログラムは、コンピュータを、入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段、畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、最前段のメモリバッファに転送するメモリ転送手段、各メモリバッファ内に配置された符号化シンボルを、次段のメモリバッファにシフトする手段、最後段のメモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段として機能させる符号化プログラムにおいて、上記メモリ転送手段が、以下の要件を満たすことを特徴としている。
k/v≦b≦{(M/q)/s}/v
ただし、k:拘束長
v:ブロック数
b:ブロック毎の出力シンボル数
M:メモリバッファの大きさ
q:メモリバッファの数
s:シンボルサイズ
【0011】
上記「最前段のメモリバッファ」とは、外部記憶装置から符号化シンボルが転送されるメモリバッファを意味し、「最後段のメモリバッファ」とは、畳み込み符号化手段に符号化シンボルを供給するためのメモリバッファを意味する。
ここで、メモリバッファが3つ以上設けられている場合には、外部記憶装置から最前段のメモリバッファに転送された符号化シンボルは、途中に介装されたメモリバッファを経由し、最後段のメモリバッファにシフトされる。その間に、最前段のメモリバッファには、次の畳み込み符号化に必要な符号化シンボルが外部記憶装置から転送される。
これに対し、メモリバッファの数が2つの場合には、第1のメモリバッファが「最前段のメモリバッファ」に、また第2のメモリバッファが「最後段のメモリバッファ」に該当し、第1のメモリバッファ内の符号化シンボルが第2のメモリバッファにシフトされることとなる。
【0012】
このように、外部記憶装置と畳み込み符号化手段との間に複数のメモリバッファを設け、外部記憶装置内の符号化シンボルを一のメモリバッファに一旦転送した後、他のメモリバッファにシフトさせ、最後段のメモリバッファから畳み込み符号化手段に符号化シンボルを供給することにより、メモリバッファ量を超えるブロック符号化データの畳み込み符号化が可能となると共に、外部記憶装置を介装させたことによるデータ転送速度の低下を補うことが可能となる。
【0013】
請求項3に記載した復号化装置は、入力データを畳み込み復号化し、ブロック単位の符号化シンボルを生成する手段と、メモリバッファ内に、ブロック数に対応した数のシンボルセットを形成し、各シンボルセットに符号化シンボルをブロック毎に配列させる手段と、所定数の符号化シンボルが上記シンボルセット配列された時点で、各符号化シンボルを外部記憶装置の1つのファイルに書き込む手段と、上記ファイル内の符号化シンボルを、ブロック単位で復号化する手段とを備えたことを特徴としている。
また、請求項6に記載した復号化プログラムは、コンピュータを、入力データを畳み込み復号化し、ブロック単位の符号化シンボルを生成する手段、メモリバッファ内に、ブロック数に対応した数のシンボルセットを形成し、各シンボルセットに符号化シンボルをブロック毎に配列させる手段、所定数の符号化シンボルが上記シンボルセット配列された時点で、各符号化シンボルを外部記憶装置の1つのファイルに書き込む手段、上記ファイル内の符号化シンボルを、ブロック単位で復号化する手段として機能させることを特徴としている。
【0014】
このように、畳み込み符号化された伝送データを畳み込み復号化した後、ディスク等の外部記憶装置に出力した上でブロック復号化処理を順次行うことにより、メモリ量を超える符号化ブロック(チェーンリアクション符号化データを含む)の集合の復号化処理が可能となる。
しかも、畳み込み復号化された符号化シンボルをディスク等の外部記憶装置に蓄積する前に、一旦メモリバッファ内に所定数の符号化シンボルが配列されたシンボルセットをブロック数分形成した上で、外部記憶装置上の1つのファイルにまとめて書き込むようにしているため、外部記憶装置へのアクセス回数および出力ファイル数を削減することが可能となり、復号化処理の高速化と外部記憶装置のファイル数制約の回避が可能となる。
【0015】
【発明の実施の形態】
図1は、この発明に係る符号化装置10を示すブロック図である。この符号化装置10は、複数のブロック符号化手段12と、ハードディスク等の外部記憶装置14と、メモリ転送手段16と、メモリバッファ18と、畳み込み符号化手段20とを備えている。
【0016】
この場合、入力データは任意のv個のブロックに分割され、ブロック符号化手段12に入力される。畳み込み符号拘束長kのそれぞれのシンボルを、別々のブロック符号化シンボルに割り当てた場合を想定すれば、v=kとなる。
各ブロック符号化手段12は、出力シンボルを外部記憶装置14に書き出す。
メモリ転送手段16は、外部記憶装置14内に蓄積された各ブロックの符号化シンボルをbずつ取り出し、メモリバッファ18に転送する。
畳み込み符号化手段20は、伝送回路22から入力される伝送速度(r)に基づき、メモリバッファ18内の各符号化シンボルを順次畳み込み符号化し、伝送回路22へ出力する。
【0017】
メモリ転送手段16が以下で述べる要件を満たすことにより、図1の符号化装置10は、所定のメモリバッファ量で任意のブロック長で符号化されたシンボルを畳み込み符号化できる。
メモリ転送手段16に要求される要件は、ブロック毎の出力シンボル数bで示すことができる。
【0018】
ここで、1つのブロック符号化手段12に要求されるメモリ消費量をc、符号化装置10がブロック符号化に割り当てられるメモリサイズをmとすると、各ブロック符号化手段12が同時に動作できる数は m/c で示すことができる。
メモリバッファ18の大きさをMとすれば、シンボルサイズsのとき、bの最大値max(b)は(M/s)/vとなる。
一方で、一回の畳み込み符号化に必要なシンボルはメモリバッファ18内に配置されている必要があるため、bの最低必要量min(b)はk/vである。従ってbは、
k/v≦b≦(M/s)/v
を満たすことが要件となる。
【0019】
一般に、外部記憶装置14の入出力速度はメモリよりも遅いため、畳み込み符号手段20へのシンボル供給が遅延する可能性が考えられる。
この問題を回避するためには、外部記憶装置14と畳み込み符号化手段20との間に複数のメモリバッファを設けると共に、一のメモリバッファ内のデータを他のメモリバッファにシフトする手段を設けることが有効である。
図2はその一例を示すものであり、第1のメモリバッファ18aと、第2のメモリバッファ18bと、バッファシフト手段24とを備えている。
【0020】
この場合、メモリ転送手段16は、まずシンボルb個をvブロック分だけ第1のメモリバッファ18aに転送する。
つぎにメモリ転送手段16は、畳み込み符号化手段20からシンボル要求を受けた時点で、バッファシフト手段24を使用して第1のメモリバッファ18a内のシンボルをシフトして第2のメモリバッファ18b内に配置し、第1のメモリバッファ18aに再びシンボルb個をvブロック分転送する。
【0021】
畳み込み符号化手段20は、第2のメモリバッファ18b内の各符号化シンボルを順次畳み込み符号化し、全てのシンボルを符号化し終わると、メモリ転送手段16にシンボル要求を行う。
このとき、max(b)は{(M/2)/s}/v、min(b)はk/vとなり、bは、
k/v≦b≦{(M/2)/s}/v
を満たすことが要件となる。
【0022】
3つ以上のメモリバッファを用いることにより、符号化シンボルの供給効率をさらに向上させることができる。
図3の実施形態にあっては、q個(q≧3)のメモリバッファを外部記憶装置14と畳み込み符号化手段20との間に設けている。
この場合、メモリ転送手段16は、最前段に位置する第1のメモリバッファ18aにシンボルb個をvブロック分転送する。また、畳み込み符号化手段20からのシンボル要求に呼応し、バッファシフト手段24を通じて符号化シンボルを次段のメモリバッファに順次シフトさせる。
そして、畳み込み符号化手段20は、最後段に位置する第qのメモリバッファ18q内の符号化シンボルに対して畳み込み符号化処理を施す。
【0023】
畳み込み符号化手段20がメモリからシンボルを入力する速度Rは、伝送速度rと符号化率k/nからR=r*k/nとなる。
【0024】
図4は、この発明に係る第1の復号化装置30を示すブロック図である。この第1の復号化装置30は、畳み込み復号化手段32と、外部記憶装置34と、複数のブロック復号化手段36とを備えている。
この場合、伝送回路38から入力された誤り訂正符号化済みのデジタルデータは、畳み込み復号化手段32において復号化され、各ブロック毎の符号化シンボルが生成される。これらの符号化シンボルは、外部記憶装置34に出力される。
そして、外部記憶装置34内に所定数の符号化シンボルが蓄積された後、ブロック復号化手段36によって復号化処理が実行される。
この際、畳み込み復号化手段32は、外部記憶装置34にブロック毎の出力チャネルを作成する。ディスクファイルは、出力チャネルの実施形態の一例である。
【0025】
ディスクファイルの例で説明すると、畳み込み復号化手段32は、図1の入力ブロック数vに相当するディスクファイルを同時に作成し、拘束長kのシンボルを復号化する毎に、各ディスクファイルに該当シンボルを出力する。
各ディスクファイルに出力するシンボル数は、それぞれk/vである。
ブロック復号化手段36は、畳み込み復号化手段32からの通知または自己検出により、必要量の符号化シンボルがディスクファイルに蓄積されたことを受けて、復号処理を行う。
【0026】
1つのブロック復号化手段36に要求されるメモリ消費量をc、復号化装置30がブロック復号に割り当てられるメモリサイズをmとすると、各ブロック復号化手段36が同時に動作できる数は m/c で示すことができる。
したがって、当該復号化装置30がm≧cを満たしていれば、任意の拘束長kとブロック数を処理することが可能となる。
【0027】
ここで、ディスクファイル等の外部記憶装置34は、一般に性能面および機能面で下記の制約をうけることが多い。
(1)同時にオープンできるファイル数に上限がある。
(2)書き込み回数が多くなるほどシーク時間が増大し、性能が劣化する。
これに対処するため、図5に示すように、この発明に係る第2の復号化装置40は、畳み込み復号化手段32と外部記憶装置34との間に、メモリバッファ42と外部記憶出力手段44を設けている。
【0028】
この結果、畳み込み復号化手段32で復号された各ブロックの符号化シンボルは、メモリバッファ42に出力された後、外部記憶出力手段44によって適切なタイミングで外部記憶装置34に出力される。
ブロック復号化手段36は、外部記憶装置34に所定数の符号化シンボルが蓄積された後、復号化処理を実行する。
【0029】
つぎに、この場合におけるメモリバッファ42及び外部記憶装置34内のデータ構造の一例を説明する。
すなわち、図6に示すように、メモリバッファ42内には、それぞれp個の符号化シンボル46が配列されたシンボルセット48が、入力ブロック数に対応したv個分形成されている。
ここで、メモリバッファ42の許容量をMとすると、シンボルの配列数pはM/(v*シンボルサイズs)で与えられる。
【0030】
外部記憶出力手段44は、各シンボルセット48にp個のシンボルが配置されたことを受けて、このデータ構造を外部記憶装置34の1つの出力チャネルに順次書き出す。
出力チャネルがディスクファイルの場合、外部記憶出力手段44は1つのファイル50を外部記憶装置34に作成し、シンボルセット48の配列が完成する度にメモリバッファ42内のデータ構造を当該ファイル50に順次書き出す。
この結果、外部記憶装置34には、メモリバッファ42内に形成されたデータ構造全体の配列が形成される。
各ブロック復号化手段36(#1〜#v)は、ファイル50内の該当するシンボルセットを順次読み込み、ブロック復号化処理を実行する。
【0031】
このように、一旦メモリバッファ42内に所定数の符号化シンボルからなるデータ構造を形成した後、外部記憶出力手段44を介してまとめて外部記憶装置34に書き出すようにすることで、外部記憶装置34に対する書き込み回数を減らすことができ、全体の処理時間を短縮化することが可能となる。因みに、図6に示したデータ構造の例によれば、図4の実施形態のように畳み込み復号化手段32から外部記憶装置34に直接書き出す場合に比べ、書き込み回数は1/(p*v)回に減少する。
また、外部記憶装置34内に作成される出力ファイル数は、上記のように入力ブロック数にかかわらず1つで済むため、外部記憶装置34のファイル数制約を考慮する必要がなくなる。
【0032】
上記のブロック符号化手段12、メモリ転送手段16、畳み込み符号化手段20、バッファシフト手段24、畳み込み復号化手段32、ブロック復号化手段36、外部記憶出力手段44は、コンピュータのCPUが専用のアプリケーションプログラムを実行することによって実現される。
ただし、上記の各手段の機能を備えたICを用意し、符号化装置10、第1の復号化装置30及び第2の復号化装置40をハードウェア的に実現することも当然に可能である。
【0033】
【発明の効果】
以上説明したように、請求項1の符号化装置及び請求項の符号化プログラムによれば、少ないメモリ実装量の符号化装置であっても、任意のサイズのデジタルデータを畳み込み符号化することが可能となる。
また、請求項の符号化装置及び請求項の符号化プログラムによれば、メモリバッファ量を超えるブロック符号化データの畳み込み符号化が可能となると共に、外部記憶装置を介装させたことによるデータ転送速度の低下を補うことが可能となる。
請求項3の復号化装置及び請求項の復号化プログラムによれば、比較的少量のメモリ使用にて復号化処理が可能となる。また、外部記憶装置へのアクセス回数を減らして性能向上の効果が期待できると共に、外部記憶装置に生成するファイル数を減らすことにより、処理装置のファイル数制約を回避することができる。
【図面の簡単な説明】
【図1】 この発明に係る符号化装置を示すブロック図である。
【図2】 上記符号化装置の変形例を示すブロック図である。
【図3】 上記符号化装置の他の変形例を示すブロック図である。
【図4】 この発明に係る第1の復号化装置を示すブロック図である。
【図5】 この発明に係る第2の復号化装置を示すブロック図である。
【図6】 第2の復号化装置におけるメモリバッファ及び外部記憶装置内のデータ構造を示す概念図である。
【符号の説明】
10 符号化装置
12 ブロック符号化手段
14 外部記憶装置
16 メモリ転送手段
18 メモリバッファ
18a 第1のメモリバッファ
18b 第2のメモリバッファ
18q 第qのメモリバッファ
20 畳み込み符号化手段
24 バッファシフト手段
30 第1の復号化装置
32 畳み込み復号化手段
34 外部記憶装置
36 ブロック復号化手段
40 第2の復号化装置
42 メモリバッファ
44 外部記憶出力手段
46 符号化シンボル
48 シンボルセット
50 ファイル

Claims (6)

  1. 入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段と、
    畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、メモリバッファに転送するメモリ転送手段と、
    メモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段とを備えた符号化装置において、
    上記メモリ転送手段が、以下の要件を満たすことを特徴とする符号化装置。
    k/v≦b≦(M/s)/v
    ただし、k:拘束長
    v:ブロック数
    b:ブロック毎の出力シンボル数
    M:メモリバッファの大きさ
    s:シンボルサイズ
  2. 入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段と、
    畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、最前段のメモリバッファに転送するメモリ転送手段と、
    各メモリバッファ内に配置された符号化シンボルを、次段のメモリバッファにシフトする手段と、
    最後段のメモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段とを備えた符号化装置において、
    上記メモリ転送手段が、以下の要件を満たすことを特徴とする符号化装置。
    k/v≦b≦{(M/q)/s}/v
    ただし、k:拘束長
    v:ブロック数
    b:ブロック毎の出力シンボル数
    M:メモリバッファの大きさ
    q:メモリバッファの数
    s:シンボルサイズ
  3. 入力データを畳み込み復号化し、ブロック単位の符号化シンボルを生成する手段と、
    メモリバッファ内に、ブロック数に対応した数のシンボルセットを形成し、各シンボルセットに符号化シンボルをブロック毎に配列させる手段と、
    所定数の符号化シンボルが上記シンボルセット配列された時点で、各符号化シンボルを外部記憶装置の1つのファイルに書き込む手段と、
    上記ファイル内の符号化シンボルを、ブロック単位で復号化する手段と、
    を備えたことを特徴とする復号化装置。
  4. コンピュータを、
    入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段、
    畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、メモリバッファに転送するメモリ転送手段、
    メモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段として機能させる符号化プログラムにおいて、
    上記メモリ転送手段が、以下の要件を満たすことを特徴とする符号化プログラム。
    k/v≦b≦(M/s)/v
    ただし、k:拘束長
    v:ブロック数
    b:ブロック毎の出力シンボル数
    M:メモリバッファの大きさ
    s:シンボルサイズ
  5. コンピュータを、
    入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置に蓄積する手段、
    畳み込み符号化に必要な符号化シンボルを、上記外部記憶装置からブロック毎に所定数ずつ取り出し、最前段のメモリバッファに転送するメモリ転送手段、
    各メモリバッファ内に配置された符号化シンボルを、次段のメモリバッファにシフトする手段、
    最後段のメモリバッファ内に配置された符号化シンボルを、畳み込み符号化する手段として機能させる符号化プログラムにおいて、
    上記メモリ転送手段が、以下の要件を満たすことを特徴とする符号化プログラム。
    k/v≦b≦{(M/q)/s}/v
    ただし、k:拘束長
    v:ブロック数
    b:ブロック毎の出力シンボル数
    M:メモリバッファの大きさ
    q:メモリバッファの数
    s:シンボルサイズ
  6. コンピュータを、
    入力データを畳み込み復号化し、ブロック単位の符号化シンボルを生成する手段、
    メモリバッファ内に、ブロック数に対応した数のシンボルセットを形成し、各シンボルセットに符号化シンボルをブロック毎に配列させる手段、
    所定数の符号化シンボルが上記シンボルセット配列された時点で、各符号化シンボルを外部記憶装置の1つのファイルに書き込む手段、
    上記ファイル内の符号化シンボルを、ブロック単位で復号化する手段、
    として機能させることを特徴とする復号化プログラム。
JP2003114797A 2003-04-18 2003-04-18 符号化装置、復号化装置、符号化プログラム及び復号化プログラム Expired - Fee Related JP4317589B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003114797A JP4317589B2 (ja) 2003-04-18 2003-04-18 符号化装置、復号化装置、符号化プログラム及び復号化プログラム
PCT/JP2004/004553 WO2004095712A1 (ja) 2003-04-18 2004-03-30 符号化装置、復号化装置、符号化プログラム及び復号化プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003114797A JP4317589B2 (ja) 2003-04-18 2003-04-18 符号化装置、復号化装置、符号化プログラム及び復号化プログラム

Publications (2)

Publication Number Publication Date
JP2004320650A JP2004320650A (ja) 2004-11-11
JP4317589B2 true JP4317589B2 (ja) 2009-08-19

Family

ID=33307939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003114797A Expired - Fee Related JP4317589B2 (ja) 2003-04-18 2003-04-18 符号化装置、復号化装置、符号化プログラム及び復号化プログラム

Country Status (2)

Country Link
JP (1) JP4317589B2 (ja)
WO (1) WO2004095712A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69829847T2 (de) * 1997-05-30 2006-02-23 Qualcomm Inc., San Diego Fehlerschutzverfahren und vorrichtung für über-funk-dateiübertragung
JP3239870B2 (ja) * 1998-12-28 2001-12-17 日本電気株式会社 データ誤り訂正システム
JP3515519B2 (ja) * 2000-12-28 2004-04-05 三洋電機株式会社 データ受信装置

Also Published As

Publication number Publication date
JP2004320650A (ja) 2004-11-11
WO2004095712A1 (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
US20210342223A1 (en) Systems and methods for adaptive error-correction coding
JP5791161B2 (ja) 環状バッファにリダンダンシバージョンを割当てる方法
CN101075857B (zh) 一种turbo码的块交织及HARQ包生成方法
CN102096609B (zh) 可编程循环冗余校验(crc)计算的指令集架构
JP3256517B2 (ja) 符号化回路、回路、パリティ生成方法及び記憶媒体
CA2519588C (en) Error-correcting code interleaver
WO2008003094A2 (en) Efficient representation of symbol-based transformations with application to encoding and decoding of forward error correction codes
US20080092023A1 (en) Parallel convolutional encoder
JP2000068862A (ja) 誤り訂正符号化装置
WO2003085842A2 (en) Method for iterative hard-input forward error correction
US20070283209A1 (en) Loading the input memory of an ldpc decoder with data for decoding
US20150236723A1 (en) Parallel VLSI architectures for constrained turbo block convolutional decoding
JP4420924B2 (ja) 情報ビット系列を符号化する方法および符号化器
JP2002176366A (ja) 通信の復号化の際に用いられるバタフライプロセッサ装置
JP2002152057A (ja) トレリス処理装置の適切なパスメトリックアドレスを計算する装置と方法。
KR20110037953A (ko) 데이터 복호화 방법, 데이터 인터리브 방법, 데이터 복호화 장치, 인터리버 테이블 생성 장치 및 데이터 인터리브 장치
JP2005522139A (ja) 繰り返し硬判定順方向誤り訂正復号化用の装置
US7743287B2 (en) Using SAM in error correcting code encoder and decoder implementations
US7594156B2 (en) High-efficiency compact turbo-decoder
JP4317589B2 (ja) 符号化装置、復号化装置、符号化プログラム及び復号化プログラム
TWI520528B (zh) 增壓碼
US9208083B2 (en) System and method to interleave memory
WO2019029238A1 (zh) 一种对数据进行交织的方法和交织器
JP2004312348A (ja) インターリーブ/デインターリーブ方法及び装置
CN114598420A (zh) 一种编码方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees