JP4316551B2 - 電子装置及び電子機器 - Google Patents

Description

この発明は、電子装置、電子装置の駆動方法、及び電子機器の技術に関する。

近年、有機ＥＬ素子（Organic ElectroLuminescent element）を用いた電気光学装置が開発されている。有機ＥＬ素子は、自発光素子であり、バックライトが不要なので、低消費電力、高視野角、高コントラスト比の表示装置を達成できるものと期待されている。なお、本明細書において、「電気光学装置」とは、電気信号を光に変換する装置を意味している。電気光学装置の最も普通の形態は、画像を表す電気信号を画像を表す光に変換する装置であり、特に表示装置として好適である。

有機ＥＬ素子の画素回路としては、電圧値に応じて発光階調を設定する電圧プログラミング方式の画素回路と、電流値に応じて発光階調を設定する電流プログラミング方式の画素回路とが存在する。なお、「プログラミング」とは、画素回路に発光階調を設定する処理を意味している。電圧プログラミング方式は、比較的高速であるが、発光階調の設定精度があまり良くない場合がある。一方、電流プログラミング方式は、発光階調の設定精度は比較的良好であるが、設定に比較的長時間を要する場合がある。

そこで、従来とは異なる方式の画素回路が望まれていた。このような要望は、有機ＥＬ素子を用いた表示装置に限らず、有機ＥＬ素子以外の電流駆動型発光素子を用いた表示装置や電気光学装置に共通する問題であった。

本発明は、上述した従来の課題を解決に寄与することができる。

本発明の一形態による電子装置は、
第１ないし第３の走査線と、
電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
単位回路と、
を備え、
前記単位回路は、
発光ダイオードと、
前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
前記第１の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
前記第２の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのソース又はドレインが接続された第１と第２の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第１と第２の電流供給制御用トランジスタと、
前記第１の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第１のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン／オフ状態を取る第１のトランジスタと、
前記第３の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第２のトランジスタと、
を有し、
前記電圧信号用データ線に対する電圧信号の出力が開始されるとともに開始する第１の期間に、前記電圧供給制御用トランジスタがオン状態になるとともに前記第１と第２の電流供給制御用トランジスタ及び前記第２のトランジスタがオフ状態になり、前記単位回路に対して一定の電圧値を有する電圧信号が供給され、
前記第１の期間の後の第２の期間に、前記電圧供給制御用トランジスタがオフ状態に切り替わるとともに前記第１と第２の電流供給制御用トランジスタがオン状態に切り替わって、前記単位回路に対して前記発光ダイオードの発光階調に応じた電流値の電流信号が供給され、
前記第２の期間の後の第３の期間に、前記第１と第２の電流供給制御用トランジスタが再びオフ状態に切り替わるとともに前記第２のトランジスタがオン状態に切り替わって、前記駆動電流は前記発光ダイオードに供給され、
前記第３の期間に前記駆動電流は、前記駆動トランジスタと第２のトランジスタとを通過し、
前記第１の期間は、前記第２のトランジスタがオフ状態であるときに開始されること、
を特徴とする。

上記の電子装置において、前記データ信号は電流信号として供給されるようにしてもよい。

上記の電子装置において、第１の期間に、前記電圧信号は前記データ線に出力され、第２の期間に、前記電流信号は前記単位回路に供給されるようにしてもよい。

上記の電子装置において、前記電圧信号及び前記電流信号は、前記データ線を介して前記単位回路に供給されることが好ましい。

上記の電子装置において、前記単位回路はさらに保持キャパシタと、前記保持キャパシタと前記データ線との間に接続された第１のスイッチングトランジスタを備え、前記データ信号及び前記電圧信号は、前記第１のスイッチングトランジスタを介して供給されることが好ましい。

上記の電子装置において、前記データ信号はプログラム電流として供給され、前記プログラム電流は前記駆動トランジスタを通過し、前記駆動トランジスタのゲート‐ソース間の電圧は、前記プログラム電流の電流値に対応して設定されるようにしてもよい。

本発明に係る他の電子装置は、走査線と、データ線と、ダイオードと、前記ダイオードに供給される駆動電流の電流値を制御する駆動トランジスタと、を含む単位回路と、を含み、第１の期間に少なくとも前記データ線のプリチャージが行われ、第２の期間に前記単位回路に対して電流信号が供給されることにより、前記駆動トランジスタのソース-ゲート電圧が設定されることを特徴とする。

上記の電子装置において、前記プリチャージに用いられる電圧信号は複数の電圧値を有していることが好ましい。

上記の電子装置において、前記単位回路は、さらに保持キャパシタと、前記保持キャパシタと前記データ線との間に接続された第１のスイッチングトランジスタを含み、前記電圧信号は、前記第１のスイッチングトランジスタを介して前記保持キャパシタを介して供給されるようにしてもよい。

上記の電子装置において、前記ダイオードの階調レベルの全てに対応して前記電圧信号の電圧値が設定されていてもよい。

上記の電子装置において、前記ダイオードの階調レベルの所定の範囲毎に前記複数の電圧値のうち一つの電圧値が対応付けられていてもよい。

上記の電子装置において、前記ダイオードは発光素子であってもよい。

本発明に係る他の電子装置は、走査線と、データ線と、発光素子と、前記発光素子に供給される駆動電流の電流値を制御する駆動トランジスタと、を含む単位回路と、データ信号により前記駆動トランジスタのソース-ゲート電圧が設定され、前記データ信号が供給される前に少なくとも前記データ線に対するプリチャージが行われ、前記プリチャージは複数の電圧値を有する電圧信号によりなされることを特徴とする。

上記の電子装置は電子機器に搭載することができる。

本発明に係る電子装置の駆動方法は、走査線と、データ線と、駆動トランジスタを含む単位回路と、を含備えた電子装置の駆動方法であって、プリチャージを行う第１のステップと、データ信号により前記駆動トランジスタのソース-ゲート電圧を設定する第２のステップと、を含み、前記プリチャージに用いられる電圧信号は、複数の電圧値を有することを特徴とする。

本発明に係る電気光学装置は、アクティブマトリクス駆動法によって駆動される電気光学装置であって、発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、前記画素回路マトリクスの行方向に沿って配列された画素回路群にそれぞれ接続された複数の走査線と、前記画素回路マトリクスの列方向に沿って配列された画素回路群にそれぞれ接続された複数のデータ線と、前記複数の走査線に接続され、前記画素回路マトリクスの１つの行を選択するための走査線駆動回路と、前記発光素子の発光の階調に応じたデータ信号を生成して、前記複数のデータ線のうちの少なくとも１つのデータ線上に出力することが可能なデータ信号生成回路と、を備える。前記データ信号生成回路は、前記データ線上に出力される第１のデータ信号としての電流信号を生成するための電流生成回路と、前記データ線上に出力される第２のデータ信号としての電圧信号を生成するための電圧生成回路と、を含んでいる。前記画素回路は、（ｉ）電流駆動型の発光素子と、（ｉｉ）前記発光素子に流れる電流の経路に設けられた駆動トランジスタと、（ｉｉｉ）前記駆動トランジスタの制御電極に接続されており、前記電流生成回路から供給される電流信号の電流値に応じた電荷量を保持することによって、前記駆動トランジスタに流れる電流値を設定するための保持キャパシタと、（ｉｖ）前記保持キャパシタと前記データ線との間に接続されており、前記電流信号を前記保持キャパシタに供給するか否かを制御するための第１のスイッチングトランジスタと、を含み、前記電流信号の電流値に応じて前記発光素子の発光の階調が調節される電流プログラミング回路と、前記保持キャパシタに接続されており、前記電圧生成回路から供給される電圧信号を、前記保持キャパシタに供給するか否かを制御するための第２のスイッチングトランジスタと、を備える。

このような電気光学装置では、第２のスイッチングトランジスタを介して保持キャパシタに電圧信号を供給して電圧プログラミングを行い、その後、第１のスイッチングトランジスタを介して保持キャパシタに電流信号を供給して電流プログラミングを行うことができる。この結果、比較的高速で精度良く発光階調の設定を行うことが可能である。

１列分の画素回路群のためのデータ線は、前記電流信号を伝送するための電流信号線と、前記電圧信号を伝送するための電圧信号線と、を含んでいても良い。

この構成によれば、電圧信号と電流信号が異なる信号線を介して供給されるので、これらの２つの信号の供給タイミングの調整が容易である。

なお、上記電気光学装置は、さらに、前記保持キャパシタと前記第１のスイッチングトランジスタとの間に直列に接続された第３のスイッチングトランジスタを備えるようにしてもよい。

この構成によれば、電圧プログラミング時と電流プログラミング時で第３のスイッチングトランジスタのオン／オフを適切に制御することによって、より高速で精度良い発光階調の設定を行うことが可能である。

なお、前記保持キャパシタへの電荷の供給は、前記電圧信号による電荷の供給が完了した後に前記電流信号による電荷の供給が完了するように実行されることが好ましい。

この構成によれば、最終的に電流プログラミングによって発光素子に流れる電流が設定されるので、発光階調をより精度良く設定することが可能である。

なお、前記保持キャパシタへの前記電流信号による電荷の供給は、前記電圧信号による電荷の供給が完了した後に開始されるようにしてもよい。

本発明による電気光学装置の第１の駆動方法は、電流駆動型の発光素子と、前記発光素子に流れる電流の経路に設けられた駆動トランジスタと、前記駆動トランジスタの制御電極に接続されて前記駆動トランジスタの駆動状態を設定する保持キャパシタと、含む画素回路を備えた電気光学装置の駆動方法であって、（ａ）前記保持キャパシタに電圧信号を供給することによって、前記保持キャパシタに電荷を供給するステップと、（ｂ）少なくとも前記電圧信号による電荷の供給が完了した後の期間において、前記発光素子の発光の階調に応じた電流値を有する電流信号を利用して、前記保持キャパシタに前記発光の階調に応じた電荷を保持させるステップと、を備えることを特徴とする。

この方法によれば、電圧信号による保持キャパシタへの電荷の供給が行われた後に、電流信号を利用して発光階調が最終的に設定されるので、高速かつ正確に発光階調を設定することが可能である。

本発明による電気光学装置の第２の駆動方法は、電流駆動型の発光素子と、前記発光素子に流れる電流の経路に設けられた駆動トランジスタと、前記駆動トランジスタの制御電極に接続されて前記駆動トランジスタの駆動状態を設定する保持キャパシタと、含む画素回路と、前記画素回路に接続されたデータ線と、を備えた電気光学装置の駆動方法であって、（ａ）前記データ線を介して前記保持キャパシタに電圧信号を供給することによって、前記保持キャパシタと前記データ線との双方を充電または放電させるステップと、（ｂ）少なくとも前記電圧信号の供給が完了した後の期間において、前記発光素子の発光の階調に応じた電流値を有する電流信号を利用して、前記保持キャパシタに前記発光の階調に応じた電荷を保持させるステップと、を備えることを特徴とする。

この方法によれば、電圧信号による保持キャパシタおよびデータ線の双方の充電または放電が行われた後に、電流信号を利用して発光階調が最終的に設定されるので、さらに高速かつ正確に発光階調を設定することが可能である。

なお、本発明は、種々の形態で実現することが可能であり、例えば、画素回路、この画素回路を用いた電気光学装置や表示装置、その電気光学装置や表示装置を備えた電子装置や電子機器、それらの装置や機器の駆動方法、その方法の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１実施例：
Ｂ．第２実施例：
Ｃ．第３実施例：
Ｄ．第４実施例：
Ｅ．第５実施例：
Ｆ．他の変形例：

Ａ．第１実施例：
図１は、本発明の第１実施例としての表示装置の概略構成を示すブロック図である。この表示装置は、コントローラ１００と、表示マトリクス部２００（「画素領域」とも呼ぶ）と、ゲートドライバ３００と、データ線ドライバ４００とを有している。コントローラ１００は、表示マトリクス部２００に表示を行わせるためのゲート線駆動信号とデータ線駆動信号を生成して、ゲートドライバ３００とデータ線ドライバ４００にそれぞれ供給する。

図２は、表示マトリクス部２００とデータ線ドライバ４００の内部構成を示している。表示マトリクス部２００は、マトリクス状に配列された複数の画素回路２１０を有しており、各画素回路２１０は有機ＥＬ素子２２０をそれぞれ有している。画素回路２１０のマトリクスには、その列方向に沿って伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ）と、行方向に沿って伸びる複数のゲート線Ｙｎ（ｎ＝１〜Ｎ）とがそれぞれ接続されている。なお、データ線は「ソース線」とも呼ばれ、また、ゲート線は「走査線」とも呼ばれる。また、本明細書では、画素回路２１０を「単位回路」あるいは単に「画素」とも呼ぶ。画素回路２１０内のトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成される。

ゲートドライバ３００は、複数のゲート線Ｙｎの中の１本を選択的に駆動して１行分の画素回路群を選択する。データ線ドライバ４００は、各データ線Ｘｍをそれぞれ駆動するための複数の単一ラインドライバ４１０を有している。これらの単一ラインドライバ４１０は、各データ線Ｘｍを介して画素回路２１０にデータ信号を供給する。このデータ信号に応じて画素回路２１０の内部状態（後述する）が設定されると、これに応じて有機ＥＬ素子２２０に流れる電流値が制御され、この結果、有機ＥＬ素子２２０の発光の階調が制御される。

図３は、第１実施例の画素回路２１０と単一ラインドライバ４１０の内部構成を示す回路図である。この画素回路２１０は、ｍ番目のデータ線とｎ番目のゲート線Ｙｎとの交点に配置されている回路である。なお、１組のデータ線Ｘｍは２本のサブデータ線Ｕ１，Ｕ２を含んでおり、１組のゲート線Ｙｎは３本のサブゲート線Ｖ１〜Ｖ３を含んでいる。

単一ラインドライバ４１０は、電圧生成回路４１１と電流生成回路４１２とを有している。電圧生成回路４１１は、第１のサブデータ線Ｕ１を介して画素回路２１０に電圧信号Ｖout を供給する。また、電流生成回路４１２は、第２のサブデータ線Ｕ２を介して画素回路２１０に電流信号Ｉout を供給する。

画素回路２１０は、電流プログラミング回路２４０に、２つのスイッチングトランジスタ２５１，２５２が追加された構成を有している。電流プログラミング回路２４０は、第２のサブデータ線Ｕ２に流れる電流値に応じて有機ＥＬ素子２２０の階調を調節する回路である。

図４は、トランジスタ２５１がオン状態で他のトランジスタ２５２がオフ状態である場合の画素回路２１０の等価回路（すなわち電流プログラミング回路２４０の等価回路）を示している。この電流プログラミング回路２４０は、有機ＥＬ素子２２０の他に、４つのトランジスタ２１１〜２１４と、保持キャパシタ２３０（「保持コンデンサ」あるいは「記憶キャパシタ」とも呼ぶ）とを有している。保持キャパシタ２３０は、第２のサブデータ線Ｕ２を介して供給された電流信号Ｉout の電流値に応じた電荷を保持し、これによって、有機ＥＬ素子２２０の発光の階調を調節するためのものである。この例では、第１ないし第３のトランジスタ２１１〜２１３はｎチャンネル型ＦＥＴであり、第４のトランジスタ２１４はｐチャンネル型ＦＥＴである。有機ＥＬ素子２２０は、フォトダイオードと同様の電流注入型（電流駆動型）の発光素子なので、ここではダイオードの記号で描かれている。

第１のトランジスタ２１１のドレインは、第２のトランジスタ２１２のソースと、第３のトランジスタ２１３のドレインと、第４のトランジスタ２１４のドレインと、にそれぞれ接続されている。第２のトランジスタ２１２のドレインは、第４のトランジスタ２１４のゲートに接続されている。保持キャパシタ２３０は、第４のトランジスタ２１４のソース／ゲート間に接続されている。また、第４のトランジスタ２１４のソースは、電源電位Ｖｄｄにも接続されている。第１のトランジスタ２１２のソースは、第２のサブデータ線Ｕ２を介して電流生成回路４１２に接続されている。有機ＥＬ素子２２０は、第３のトランジスタ２１３のソースと接地電位との間に接続されている。第１と第２のトランジスタ２１１，２１２のゲートは、第２のサブゲート線Ｖ２に共通に接続されている。また、第３のトランジスタ２１３のゲートは、第３のサブゲート線Ｖ３に接続されている。

第１と第２のトランジスタ２１１，２１２は、第２のサブデータ線Ｕ２を介して保持キャパシタ２３０に電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ２１３は、有機ＥＬ素子２２０の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ２１４は、有機ＥＬ素子２２０に流れる電流値を制御するための駆動トランジスタである。第４のトランジスタ２１４の電流値は、保持キャパシタ２３０に保持される電荷量（蓄積電荷量）によって制御される。

図３に示す画素回路２１０と図４に示す等価回路との差異は以下の点である。
（１）第２のトランジスタ２１２のドレインと第４のトランジスタのゲートとの接続点ＣＰ１（図４）と、保持キャパシタ２３０との間に、スイッチングトランジスタ２５１が追加されている。
（２）保持キャパシタ２３０とスイッチングトランジスタ２５１との接続点ＣＰ２と、第１のサブデータ線Ｕ１との間に、スイッチングトランジスタ２５２が追加されている。
（３）追加された２つのトランジスタ２５１，２５２のゲートに共通に接続されたサブゲート線Ｖ１が追加されている。
（４）保持キャパシタ２３０には、第１のサブデータ線Ｕ１を介して電圧生成回路４１１からの電圧信号Ｖout が供給可能であり、また、第２のサブデータ線Ｕ２を介して電流生成回路４１２からの電流信号Ｉout が供給可能である。

なお、以下では、追加されたトランジスタ２５１，２５２を、「電圧プログラミング用トランジスタ２５１，２５２」と呼ぶ。図３の例では、第１の電圧プログラミング用トランジスタ２５１はｐチャンネル型ＦＥＴであり、第２の電圧プログラミング用トランジスタ２５２はｎチャンネル型ＦＥＴである。

電流プログラミング回路２４０の第１と第２のトランジスタ２１１，２１２は、電流信号Ｉout によって保持キャパシタ２３０に電荷を供給するか否かを制御する機能を有しており、本発明における「第１のスイッチングトランジスタ」に相当する。また、第２の電圧プログラミング用トランジスタ２５２は、電圧信号Ｖout によって保持キャパシタ２３０に電荷を供給するか否かを制御する機能を有しており本発明における「第２のスイッチングトランジスタ」に相当する。さらに、第１の電圧プログラミング用トランジスタ２５１は、本発明における「第３のスイッチングトランジスタ」に相当する。なお、第１の電圧プログラミング用トランジスタ２５１は省略することも可能である。

図５は、画素回路２１０の動作を示すタイミングチャートである。ここでは、サブゲート線Ｖ１〜Ｖ３の電圧値（以下、「ゲート信号Ｖ１〜Ｖ３」も呼ぶ）と、第２のサブデータ線Ｕ２の電流値Ｉout と、有機ＥＬ素子２２０に流れる電流値ＩＥＬとが示されている。

駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとに分かれている。ここで、「駆動周期Ｔｃ」とは、表示マトリクス部２００内のすべての有機ＥＬ素子２２０の発光の階調が１回ずつ更新される周期を意味しており、いわゆるフレーム周期と同じものである。階調の更新は、１行分の画素回路群毎に行われ、駆動周期Ｔｃの間にＮ行分の画素回路群の階調が順次更新される。例えば、３０Ｈｚで全画素回路の階調が更新される場合には、駆動周期Ｔｃは約３３ｍｓである。

プログラミング期間Ｔｐｒは、有機ＥＬ素子２２０の発光の階調を画素回路２１０内に設定する期間である。本明細書では、画素回路２１０への階調の設定を「プログラミング」と呼んでいる。例えば、駆動周期Ｔｃが約３３ｍｓであり、ゲート線Ｙｎの総数Ｎ（すなわち画素回路マトリクスの行数）が４８０本である場合には、プログラミング周期Ｔｐｒは約６９μｓ（＝３３ｍｓ／４８０）以下になる。

プログラミング期間Ｔｐｒでは、まず、第２と第３のゲート信号Ｖ２，Ｖ３をＬレベルに設定して第１と第３のトランジスタ２１１，２１３をオフ状態（閉状態）に保つ。そして、第１のゲート信号Ｖ１をＨレベルに設定して、第１の電圧プログラミング用トランジスタ２５１をオフ状態（閉状態）に設定するとともに、第２の電圧プログラミング用トランジスタ２５２をオン状態（開状態）に設定する。このとき、電圧生成回路４１１（図３）は、発光階調に応じた所定の電圧値の電圧信号Ｖout を生成する。但し、電圧信号Ｖout としては、発光階調に依らずに常に一定の電圧値を有する信号を利用することも可能である。この電圧信号Ｖout が、第２の電圧プログラミング用トランジスタ２５２を介して保持キャパシタ２３０に供給されると、保持キャパシタ２３０には電圧信号Ｖout の電圧値に応じた電荷が蓄積される。

こうして電圧信号Ｖout によるプログラミングが終了すると、第１のゲート信号Ｖ１をＬレベルに立ち下げて、第１の電圧プログラミング用トランジスタ２５１をオン状態に設定するとともに、第２の電圧プログラミング用トランジスタ２５２をオフ状態に設定する。このとき、画素回路２１０は図４に示した等価回路になる。この状態において、第２のサブデータ線Ｕ２上に発光階調に応じた電流値Ｉｍを流しながら、第２のゲート信号Ｖ２をＨレベルに設定して第１と第２のトランジスタ２１１，２１２をオン状態にする（図５（ｂ），（ｅ））。このとき、電流生成回路４１２（図３）は、発光階調に応じた一定の電流値Ｉｍを流す定電流源として機能する。図５（ｅ）に示されているように、この電流値Ｉｍは、所定の電流値の範囲ＲＩ内において、有機ＥＬ素子２２０の発光の階調に応じた値に設定されている。

この電流値Ｉｍによるプログラミングの結果、保持キャパシタ２３０は、第４のトランジスタ２１４（駆動トランジスタ）を流れる電流値Ｉｍに対応した電荷を保持した状態となる。このとき、第４のトランジスタ２１４のソース／ゲート間には、保持キャパシタ２３０に記憶された電圧が印加される。なお、本明細書では、プログラミングに用いられるデータ信号の電流値Ｉｍを「プログラミング電流値Ｉｍ」と呼ぶ。

電流信号Ｉout によるプログラミングが終了すると、ゲートドライバ３００が第２のゲート信号Ｖ２をＬレベルに設定して第１と第２のトランジスタ２１１，２１２をオフ状態とし、また、電流生成回路４１２は電流信号Ｉout を停止する。

発光期間Ｔｅｌでは、第１のゲート信号Ｖ１をＬレベルに維持して画素回路２１０を図４の等価回路の状態に設定する。また、第２のゲート信号Ｖ２もＬレベルに維持し、第１と第２のトランジスタ２１１，２１２をオフ状態に保ったまま、第３のゲート信号Ｖ３をＨレベルに設定して第３のトランジスタ２１３をオン状態に設定する。保持キャパシタ２３０には、プログラミング電流値Ｉｍに対応した電圧が予め記憶されているので、第４のトランジスタ２１４にはプログラミング電流値Ｉｍとほぼ同じ電流が流れる。従って、有機ＥＬ素子２２０にもプログラミング電流値Ｉｍとほぼ同じ電流が流れ、この電流値Ｉｍに応じた階調で発光する。

以上のように、第１実施例の画素回路２１０は、電圧信号Ｖout によるプログラミングを行った後に、電流信号Ｉout によるプログラミングを行うので、電圧信号Ｖout のみによるプログラミングに比べて正確に発光階調を設定できる。また、電流信号Ｉout のみによるプログラミングに比べて高速に発光階調を設定できる。すなわち、この画素回路２１０は、従来に比べて高速で高精度な発光階調の設定を実現することが可能である。

Ｂ．第２実施例：
図６は、第２実施例の画素回路２１０ａと単一ラインドライバ４１０の内部構成を示す回路図である。この画素回路２１０ａは、第１実施例の画素回路２１０に、第２の保持キャパシタ２３２を追加したものであり、他の構成は第１実施例と同じである。この第２の保持キャパシタ２３２は、第２のトランジスタ２１２のドレインと第４のトランジスタのゲートの接続点ＣＰ１と、電源電位Ｖｄｄとの間に介挿されている。

図７は、第２実施例の画素回路２１０ａの動作を示すタイミングチャートである。第２実施例では、プログラミング期間Ｔpcにおいて、第１のゲート信号Ｖ１と第２のゲート信号Ｖ２が共にＨレベルである期間が存在する。第１のゲート信号Ｖ１がＨレベルにある期間では、第２の電圧プログラミング用トランジスタ２５２がオン状態となり、電圧信号Ｖout によって第１の保持キャパシタ２３０のプログラミングが実行される。一方、第２のゲート信号Ｖ２がＨレベルにある期間では、電流プログラミング回路２４０ａ内の第１と第２のスイッチングトランジスタ２１１，２１２がオン状態となり、電流信号Ｉout によって第２の保持キャパシタ２３２のプログラミングが実行される。なお、第１と第２のゲート信号Ｖ１，Ｖ２が共にＨレベルである期間では、第１の電圧プログラミング用トランジスタ２５１はオフ状態に保たれているので、第１の保持キャパシタ２３０の電圧プログラミングと第２の保持キャパシタ２３２の電流プログラミングとが並行して行われる。

その後、第１のゲート信号Ｖ１が第２のゲート信号Ｖ２に先だってＬレベルに立ち下がると、電圧プログラミングが完了し、２つの保持キャパシタ２３０，２３２へのプログラミング（電流プログラミング）が続行される。このとき、第１の保持キャパシタ２３０は予め電圧プログラミングされているので、２つの保持キャパシタ２３０，２３２に適切な電荷量を保持させるのに要する時間を短縮することが可能である。

この第２実施例から理解できるように、電圧信号Ｖout によるプログラミングと、電流信号Ｉout によるプログラミングとを同時に実行するようにしてもよい。但し、この場合に、図７のように、電圧プログラミングが完了した後に電流プログラミングを完了するようにすれば、発光の階調をより精度良く設定できるという利点がある。換言すれば、電流プログラミングは、少なくとも電圧プログラミングが完了した後の期間において実行されることが好ましい。

Ｃ．第３実施例：
図８は、第３実施例の画素回路２１０ｂと単一ラインドライバ４１０ｂの内部構成を示す回路図である。この単一ラインドライバ４１０ｂの電圧生成回路４１１ｂと電流生成回路４１２ｂは、電源電位Ｖｄｄに接続されている。

第３実施例の画素回路２１０ｂは、いわゆるサーノフ型の電流プログラミング回路２４０ｂと、２つの電圧プログラミング用トランジスタ２５１ｂ，２５２ｂとを備えている。電流プログラミング回路２４０ｂは、有機ＥＬ素子２２０ｂと、４つのトランジスタ２１１ｂ〜２１４ｂと、保持キャパシタ２３０ｂとを有している。なお、この実施例の４つのトランジスタ２１１ｂ〜２１４ｂは、ｐチャンネル型ＦＥＴである。

第２のサブデータ線Ｕ２には、第２のトランジスタ２１２ｂと、保持キャパシタ２３０ｂと、第１の電圧プログラミング用トランジスタ２５１ｂと、第１のトランジスタ２１１ｂと、有機ＥＬ素子２２０ｂとがこの順に直列に接続されている。第１のトランジスタ２１１ｂのドレインは、有機ＥＬ素子２２０ｂに接続されている。第１と第２のトランジスタ２１１ｂ，２１２ｂのゲートには、第２のサブゲート線Ｖ２が共通に接続されている。

電源電位Ｖｄｄと接地電位との間には、第３のトランジスタ２１３ｂと、第４のトランジスタ２１４ｂと、有機ＥＬ素子２２０ｂとの直列接続が介挿されている。第３のトランジスタ２１３ｂのドレインと第４のトランジスタ２１４ｂのソースは、第２のトランジスタ２１２ｂのドレインにも接続されている。第３のトランジスタ２１３ｂのゲートには、第３のゲート線Ｖ３が接続されている。また、第４のトランジスタ２１４ｂのゲートは、第１のトランジスタ２１１ｂのソースに接続されている。

第４のトランジスタ２１４ｂのソース／ゲート間には、保持キャパシタ２３０ｂと第１の電圧プログラミング用トランジスタ２５１ｂとの直列接続が介挿されている。有機ＥＬ素子２２０ｂの発光時には、第１の電圧プログラミング用トランジスタ２５１ｂはオン状態に保たれるので、第４のトランジスタ２１４ｂのソース／ゲート間の電圧は、保持キャパシタ２３０ｂの蓄積電荷量に応じて決定される。

第１と第２のトランジスタ２１１ｂ，２１２ｂは、保持キャパシタ２３０ｂに所望の電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ２１３ｂは、有機ＥＬ素子２２０ｂの発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ２１４ｂは、有機ＥＬ素子２２０ｂに流れる電流値を制御するための駆動トランジスタである。

電流プログラミング回路２４０ｂの第１と第２のトランジスタ２１１ｂ，２１２ｂは、電流信号Ｉout によって保持キャパシタ２３０ｂに電荷を供給するか否かを制御する機能を有しており、本発明における「第１のスイッチングトランジスタ」に相当する。また、第２の電圧プログラミング用トランジスタ２５２ｂは、電圧信号Ｖout によって保持キャパシタ２３０ｂに電荷を供給するか否かを制御する機能を有しており本発明における「第２のスイッチングトランジスタ」に相当する。さらに、第１の電圧プログラミング用トランジスタ２５１ｂは、本発明における「第３のスイッチングトランジスタ」に相当する。なお、第１の電圧プログラミング用トランジスタ２５１ｂは省略することも可能である。

図９は、第３実施例の画素回路２１０ｂの動作を示すタイミングチャートである。この動作では、図５に示した第１実施例の動作から、第２と第３のゲート信号Ｖ２，Ｖ３の論理が反転している。また、第３実施例では、図８の回路構成から理解できるように、プログラミング期間Ｔｐｒにおいて、第２と第４のトランジスタ２１２ｂ，２１４ｂを経由して有機ＥＬ素子２２０ｂにプログラミング電流Ｉｍが流れる。従って、第３実施例では、プログラミング期間Ｔｐｒにおいても有機ＥＬ素子２２０が発光する。このように、プログラミング期間Ｔｐｒでは、有機ＥＬ素子２２０が発光しても良く、あるいは、第１実施例や第２実施例のように発光しなくてもよい。

この第３実施例も、第１実施例や第２実施例と同様の効果を有する。すなわち、電圧プログラミングと電流プログラミングとを併用しているので、電圧プログラミングのみの場合に比べて正確に発光階調を設定でき、また、電流プログラミングのみの場合に比べて高速に発光階調を設定できる。

Ｄ．第４実施例：
図１０は、第４実施例の画素回路２１０ｃと単一ラインドライバ４１０ｃの内部構成を示す回路図である。単一ラインドライバ４１０ｃの電圧生成回路４１１ｃと電流生成回路４１２ｃは、マイナスの電源電位−Ｖeeに接続されている。

第４実施例の画素回路２１０ｃは、電流プログラミング回路２４０ｃと、２つの電圧プログラミング用トランジスタ２５１ｃ，２５２ｃとを備えている。電流プログラミング回路２４０ｃは、有機ＥＬ素子２２０ｃと、４つのトランジスタ２１１ｃ〜２１４ｃと、保持キャパシタ２３０ｃとを有している。なお、この例では第１と第２のトランジスタ２１１ｃ，２１２ｃはｎチャンネル型ＦＥＴであり、第３と第４のトランジスタ２１３ｃ，２１４ｃは、ｐチャンネル型ＦＥＴである。

第２のサブデータ線Ｕ２には、第１と第２のトランジスタ２１１ｃ，２１２ｃがこの順に直列に接続されている。第２のトランジスタ２１２ｃのドレインは、第３と第４のトランジスタ２１３ｃ，２１４ｃのゲートに共通に接続されている。また、第１のトランジスタ２１１ｃのドレインと第２のトランジスタ２１２ｃのソースとが、第３のトランジスタのドレインに共通に接続されている。第４のトランジスタ２１４ｃのドレインは、有機ＥＬ素子２２０ｂを介して電源電位−Ｖeeに接続されている。第３と第４のトランジスタ２１３ｃ，２１４ｃのソースは接地されている。第３と第４のトランジスタ２１３ｃ，２１４ｃのゲート／ソース間には、第１の電圧プログラミング用トランジスタ２５１ｃと保持キャパシタ２３０ｃとの直列接続が介挿されている。第１の電圧プログラミング用トランジスタ２５１ｃがオン状態の時には、保持キャパシタ２３０ｃは、有機ＥＬ素子２２０ｃの駆動トランジスタである第４のトランジスタ２１４ｂのソース／ゲート間の電圧を設定する。従って、有機ＥＬ素子２２０ｃの発光階調は、保持キャパシタ２３０ｃの蓄積電荷量に応じて決定される。保持キャパシタ２３０ｃの一方の端子と、第１のサブデータ線Ｕ１との間には、第２の電圧プログラミング用トランジスタ２５２ｃが接続されている。

２つの電圧プログラミング用トランジスタ２５１ｃ，２５２ｃのゲートには、第１のサブゲート線Ｖ１が共通に接続されている。また、第１と第２のトランジスタ２１１ｃ，２１２ｃのゲートには、第２と第３のサブゲート線Ｖ２，Ｖ３がそれぞれ接続されている。

第１と第２のトランジスタ２１１ｃ，２１２ｃは、保持キャパシタ２３０ｃに所望の電荷を蓄積する際に使用されるスイッチングトランジスタである。第４のトランジスタ２１４ｃは、有機ＥＬ素子２２０に流れる電流値を制御するための駆動トランジスタである。なお、第３と第４のトランジスタ２１３ｃ，２１４ｃはいわゆるカレントミラー回路を構成しており、第３のトランジスタ２１３ｃを流れる電流値と、第４のトランジスタ２１４ｃを流れる電流値は所定の比例関係にある。従って、第２のサブデータ線Ｕ２を介して第３のトランジスタ２１３ｃのプログラミング電流Ｉｍを流すと、これに比例した電流が第４のトランジスタ２１４ｃと有機ＥＬ素子２２０ｃとを流れる。これらの２つの電流値の比は、２つのトランジスタ２１３ｃ，２１４ｃの利得係数βの比に等しい。なお、利得係数βは、良く知られているように、β＝（μＣ₀ Ｗ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ｃ₀ はゲート容量、Ｗはチャンネル幅、Ｌはチャンネル長である。

この電流プログラミング回路２４０ｃの第１と第２のトランジスタ２１１ｃ，２１２ｃは、電流信号Ｉout によって保持キャパシタ２３０ｃに電荷を供給するか否かを制御する機能を有しており、本発明における「第１のスイッチングトランジスタ」に相当する。また、第２の電圧プログラミング用トランジスタ２５２ｃは、電圧信号Ｖout によって保持キャパシタ２３０ｃに電荷を供給するか否かを制御する機能を有しており本発明における「第２のスイッチングトランジスタ」に相当する。さらに、第２の電圧プログラミング用トランジスタ２５１ｃは、本発明における「第３のスイッチングトランジスタ」に相当する。なお、第１の電圧プログラミング用トランジスタ２５１ｃは省略することも可能である。

図１０は、第４実施例の画素回路２１０ｃの動作を示すタイミングチャートである。プログラミング期間Ｔprでは、まず、第１のゲート信号Ｖ１のみがＨレベルとなり、第１と第２の電圧プログラミング用トランジスタ２５１ｃ，２５２ｃがオフ状態とオン状態にそれぞれ設定される。このとき、電圧生成回路４１１ｃが、第１のサブデータ線Ｕ１を介して電圧信号Ｖout を保持キャパシタ２３０ｃに供給して、電圧プログラミングを行う。次に、第１のゲート信号Ｖ１がＬレベルに立ち下がり、第２と第３のゲート信号Ｖ２，Ｖ３がＨレベルとなる。第２と第３のゲート信号Ｖ２，Ｖ３がＨレベルにある期間では、電流プログラミング回路２４０ｃ内の第１と第２のスイッチングトランジスタ２１１ｃ，２１２ｃがオン状態となり、電流信号Ｉout によって保持キャパシタ２３０ｃのプログラミングが実行される。このとき、第４のトランジスタ２１４ｃおよび有機ＥＬ素子２２０ｃにも、電流信号Ｉout の電流値Ｉｍ（図１１（ｅ））に比例した電流値Ｉｍａが流れる（図１１（ｆ））。このとき、第３と第４のトランジスタ２１３ｃ，２１４ｃの駆動状態に応じた電荷が保持キャパシタ２３０ｃに蓄積される。従って、第２と第３のゲート信号Ｖ２，Ｖ３がＬレベルに立ち下がった後も、第４のトランジスタ２１４ｃと有機ＥＬ素子２２０ｃには、保持キャパシタ２３０ｃの蓄積電荷量に応じた電流値Ｉｍａが流れる。

この第４実施例も、上述した他の実施例と同様の効果を有する。すなわち、電圧プログラミングと電流プログラミングとを併用しているので、電圧プログラミングのみの場合に比べて正確に発光階調を設定でき、また、電流プログラミングのみの場合に比べて高速に発光階調を設定できる。

Ｅ．第５実施例：
図１２は、第５実施例の画素回路２１０ｄと単一ラインドライバ４１０ｄの内部構成を示す回路図である。この画素回路２１０ｄは、図４に示した回路と同じものである。すなわち、第５実施例では、第１実施例（図３）に設けられていた２つのスイッチングトランジスタ２５１，２５２を有していない。また、これらのトランジスタ２５１，２５２のためのサブゲート線Ｖ１も省略されている。単一ラインドライバ４１０ｄや、その内部の回路４１１ｄ，４１２ｄは、図３に示した第１実施例におけるこれらの回路と同じものである。但し、第５実施例では、電圧生成回路４１１ｄと電流生成回路４１２ｄとが、１本のデータ信号線Ｘｍに共通に接続されている点で第１実施例と異なる。

図１３は、第５実施例の画素回路２１０ｄの動作を示すタイミングチャートである。プログラミング期間Ｔｐｒの前半では電圧生成回路４１１ｄから電圧信号Ｖout （図１３（ｃ））がデータ線Ｘｍに供給されて電圧プログラミングが実行され、このとき、データ線Ｘｍの充電または放電と、保持キャパシタ２３０の充電または放電とが行われる。後半では電流生成回路４１２ｄから電流信号Ｉout （図１３（ｄ））が供給されて、保持キャパシタ２３０が正確にプログラミングされる。第５実施例では、電圧プログラミングと電流プログラミングの両方においてスイッチングトランジスタ２１１がオン状態に設定されるので、これらの両方においてゲート信号Ｖ２がＨレベルに保たれる。

このように、従来と同じ画素回路を用いた場合にも、電圧プログラミングと電流プログラミングとを併用するようにすれば、電圧プログラミングのみの場合に比べて正確に発光階調を設定でき、また、電流プログラミングのみの場合に比べて高速に発光階調を設定できる。特に、第５実施例では、１つのデータ線Ｘｍを用いて電圧プログラミングが行われた後に、同じデータ線Ｘｍを用いて電流プログラミングが実施される。電圧プログラミングでは、データ線Ｘｍと保持キャパシタ２３０の両方に対して一種のプリチャージが行われ、その後、電流プログラミングが実施される。従って、従来に比べて高速にかつ正確に発光階調を設定することが可能である。

なお、第５実施例のように、同一のデータ線Ｘｍを用いて電圧プログラミングと電流プログラミングを行う場合に、電圧プログラミング期間と電流プログラミング期間とが部分的に重なり合っていても良い。発光階調を正確に設定するためには、少なくとも電圧プログラミング（電圧信号の供給）が完了した後の期間において、電流プログラミング（電流信号の供給）が行われるように、電圧信号と電流信号のタイミングが調整されていることが好ましい。

Ｆ．他の変形例：
Ｆ１：
上述した各種の実施例では、１行分の画素回路群毎に（すなわち、線順次に）プログラミングを行っていたが、この代わりに、１画素回路毎に（すなわち、点順次に）プログラミングを行うようにしてもよい。点順次にプログラミングを行う場合には、１組のデータ線Ｘｍ（Ｕ１，Ｕ２）毎に１つの単一ラインドライバ４１０（データ信号生成回路）を設ける必要はなく、画素回路マトリクスの全体に対して、１つの単一ラインドライバ４１０のみを設けておけばよい。このとき、１つの単一ラインドライバ４１０は、プログラミング対象となる画素回路を含む１組のデータ線上に、データ信号（電圧信号Ｖout と電流信号Ｉout ）を出力できるように構成されていればよい。これを実現するために、例えば、単一ラインドライバ４１０と複数組のデータ線との接続関係を切り換えるスイッチ回路を設けるようにしてもよい。

Ｆ２：
上述した各種の実施例では、すべてのトランジスタがＦＥＴで構成されているものとしていたが、一部または全部のトランジスタをバイポーラトランジスタや他の種類のスイッチング素子で置き換えることも可能である。ＦＥＴのゲート電極と、バイポーラトランジスタのベース電極は、本発明における「制御電極」に相当する。これらの各種のトランジスタとしては、薄膜トランジスタ（ＴＦＴ）に加えて、シリコンベースのトランジスタも採用可能である。

Ｆ３：
上述した各種の実施例で用いた画素回路では、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとが分かれていたが、プログラミング期間Ｔｐｒが発光期間Ｔｅｌの一部に重なるような画素回路を用いることも可能である。例えば、図９や図１１の動作では、プログラム期間Ｔｐｒ中にも有機ＥＬ素子に電流ＩＥＬが流れており、発光している。従って、これらの動作では、プログラム期間Ｔｐｒと発光期間Ｔｅｌとが一部重なっていると考えることも可能である。

Ｆ４：
上述した各種の実施例においては、アクティブマトリクス駆動法を利用するものとしていたが、本発明は、パッシブマトリクス駆動法を用いて有機ＥＬ素子を駆動する場合にも適用可能である。但し、多階調の調整が可能な表示装置や、アクティブマトリクス駆動法を用いる表示装置に対しては、駆動の高速化への要求がより強いので、本発明の効果もより顕著である。さらに、本発明は、画素回路をマトリクス状に配列した表示装置に限らず、他の配列を採用した場合にも適用することが可能である。

Ｆ５：
上述した実施例や変形例では、有機ＥＬ素子を用いた表示装置の例を説明したが、本発明は、有機ＥＬ素子以外の発光素子を用いた表示装置や電子装置にも適用可能である。例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子（ＬＥＤやＦＥＤ（Field Emission Display）など）を有する装置にも適用することができる。

Ｆ６：
上述した各実施例で説明した動作は単なる一例であり、画素回路に異なる動作を行わせるようにしてもよい。例えば、ゲート信号Ｖ１〜Ｖ３の変化のパターンを上述の例とは異なるパターンに設定することも可能である。また、電圧プログラミングが必要か否かを判断して、必要とされる場合にのみ電圧プログラミングを実行するようにしてもよい。例えば、電圧信号として供給されるデータ信号が、発光素子のすべての階調に対応する電圧値を取り得るようにしてもよい。また、データ信号の電圧値の数は、発光素子の階調の数よりも少なくても良い。後者の場合には、発光素子の階調のある範囲毎に、データ信号の１つの電圧値が対応付けられる。

Ｆ７：
上述した各実施例の画素回路は、種々の電子機器の表示装置に適用可能であり、例えば、パーソナルコンピュータや、携帯電話、ディジタルスチルカメラ、テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等に適用可能である。

本発明の第１実施例としての表示装置の概略構成を示すブロック図。 表示マトリクス部２００とデータ線ドライバ４００の内部構成を示すブロック図。 第１実施例の画素回路２１０と単一ラインドライバ４１０の内部構成を示す回路図。 トランジスタ２５１がオン状態で他のトランジスタ２５２がオフ状態の場合の画素回路２１０の等価回路を示す回路図。 第１実施例の画素回路２１０の通常の動作を示すタイミングチャート。 第２実施例の画素回路２１０ａと単一ラインドライバ４１０の内部構成を示す回路図。 第２実施例の画素回路２１０ａの動作を示すタイミングチャート。 第３実施例の画素回路２１０ｂと単一ラインドライバ４１０ｂの内部構成を示す回路図。 第３実施例の画素回路２１０ｂの動作を示すタイミングチャート。 第４実施例の画素回路２１０ｃと単一ラインドライバ４１０ｃの内部構成を示す回路図。 第４実施例の画素回路２１０ｃの動作を示すタイミングチャート。 第５実施例の画素回路２１０ｄと単一ラインドライバ４１０ｄの内部構成を示す回路図。 第５実施例の画素回路２１０ｄの動作を示すタイミングチャート。

符号の説明

２００…表示マトリクス部
２１０…画素回路
２１１，２１２…スイッチングトランジスタ（第１のスイッチングトランジスタ）
２１３…トランジスタ
２１４…駆動トランジスタ
２２０…有機ＥＬ素子
２３０，２３２…保持キャパシタ
２４０…電流プログラミング回路
２５１…電圧プログラミング用トランジスタ（第３のスイッチングトランジスタ）
２６１…電圧プログラミング用トランジスタ（第２のスイッチングトランジスタ）
３００…ゲートドライバ
４００…データ線ドライバ
４１０…単一ラインドライバ
４１１…電圧生成回路
４１２…電流生成回路

Claims (2)

1. 第１ないし第３の走査線と、
   電圧信号を伝送するための電圧信号用データ線と、電流信号を伝送するための電流信号用データ線と、
   単位回路と、
   を備え、
   前記単位回路は、
   発光ダイオードと、
   前記発光ダイオードに流れる電流の経路にソース並びにドレインが接続された駆動トランジスタと、
   前記駆動トランジスタのゲートに接続され、前記電流信号用データ線から供給される電流信号の電流値に応じた電荷量を保持する保持キャパシタと、
   前記第１の走査線にゲートが接続されているとともに、前記電圧信号用データ線と前記保持キャパシタとの間の配線上にソース並びにドレインが接続された電圧供給制御用トランジスタと、
   前記第２の走査線にそれぞれのゲートが接続されるとともに一方のソースと他方のドレインとが互いに接続され、該接続に前記駆動トランジスタのソース又はドレインが接続された第１と第２の電流供給制御用トランジスタであって、前記駆動トランジスタのゲートと前記電流信号用データ線との間に配置された第１と第２の電流供給制御用トランジスタと、
   前記第１の走査線にゲートが接続されているとともに、前記保持キャパシタと前記駆動トランジスタのゲートとの間にソース並びにドレインが接続された第１のトランジスタであって、前記電圧供給制御用トランジスタとは逆のオン／オフ状態を取る第１のトランジスタと、
   前記第３の走査線にゲートが接続されているとともに、前記駆動トランジスタと前記発光ダイオードとの間の配線上にソース並びにドレインが接続された第２のトランジスタと、
   を有し、
   前記電圧信号用データ線に対する電圧信号の出力が開始されるとともに開始する第１の期間に、前記電圧供給制御用トランジスタがオン状態になるとともに前記第１と第２の電流供給制御用トランジスタ及び前記第２のトランジスタがオフ状態になり、前記単位回路に対して一定の電圧値を有する電圧信号が供給され、
   前記第１の期間の後の第２の期間に、前記電圧供給制御用トランジスタがオフ状態に切り替わるとともに前記第１と第２の電流供給制御用トランジスタがオン状態に切り替わって、前記単位回路に対して前記発光ダイオードの発光階調に応じた電流値の電流信号が供給され、
   前記第２の期間の後の第３の期間に、前記第１と第２の電流供給制御用トランジスタが再びオフ状態に切り替わるとともに前記第２のトランジスタがオン状態に切り替わって、前記駆動電流は前記発光ダイオードに供給され、
   前記第３の期間に前記駆動電流は、前記駆動トランジスタと第２のトランジスタとを通過し、
   前記第１の期間は、前記第２のトランジスタがオフ状態であるときに開始されること、
   を特徴とする電子装置。
2. 請求項１に記載の電子装置を備えた電子機器。

Images