JP4316322B2 - Interlayer dielectric film dry etching method - Google Patents
Interlayer dielectric film dry etching method Download PDFInfo
- Publication number
- JP4316322B2 JP4316322B2 JP2003288169A JP2003288169A JP4316322B2 JP 4316322 B2 JP4316322 B2 JP 4316322B2 JP 2003288169 A JP2003288169 A JP 2003288169A JP 2003288169 A JP2003288169 A JP 2003288169A JP 4316322 B2 JP4316322 B2 JP 4316322B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- etching
- frequency
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011229 interlayer Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 22
- 238000001312 dry etching Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 26
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 19
- 150000002500 ions Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000002305 electric material Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007348 radical reaction Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 244000132059 Carica parviflora Species 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
本発明は、層間絶縁膜をドライエッチングする方法に関し、特に、比誘電率が低い層間絶縁膜をドライエッチングする方法に関する。 The present invention relates to a method for dry etching an interlayer insulating film, and more particularly to a method for dry etching an interlayer insulating film having a low relative dielectric constant.
一般に、例えば層間絶縁膜を構成するSiO2を異方性エッチングするには、イオンの注入エネルギが必要となる。このため、第1高周波電源を介して主放電用の電力を供給すると共に、第2高周波電源を介して主放電により生成されたイオン種を基板へ入射させる基板バイアス用の電力を供給するようにした装置が利用される(特許文献1)。この場合、層間絶縁膜へのイオン入射エネルギが高いと、エッチングによってトレンチ底面にはマイクロトレンチが発生する。このマイクロトレンチの発生はオーバーエッチングを行うことで解消できるものの、トレンチとビアとの間の中間層を有しないデュアルダマシン構造の場合、トレンチをエッチングするとき層間絶縁膜の途中でエッチングを止める必要がある。このため、マイクロトレンチを伴うエッチングでは、バリメタ成膜や電気特性に大きな影響が生じ得る。他方で、一旦マイクロトレンチが発生すると、深さ方向にエッチングを行っても解消は困難である。 In general, for example, in order to anisotropically etch SiO2 constituting an interlayer insulating film, ion implantation energy is required. For this reason, power for main discharge is supplied via the first high-frequency power source, and power for substrate bias for supplying the ion species generated by the main discharge to the substrate is supplied via the second high-frequency power source. The device is used (Patent Document 1). In this case, when the ion incident energy to the interlayer insulating film is high, a micro trench is generated on the bottom surface of the trench by etching. Although this micro-trench generation can be eliminated by over-etching, in the case of a dual damascene structure that does not have an intermediate layer between the trench and the via, it is necessary to stop etching in the middle of the interlayer insulating film when etching the trench. is there. For this reason, etching involving micro-trenching can have a significant effect on varimeta film formation and electrical characteristics. On the other hand, once the micro-trench is generated, it is difficult to eliminate it even if etching is performed in the depth direction.
このような問題を解決する目的で、エッチングプロセス実行時の作動圧力を高めてプラズマ密度を高めることによって、実行的なイオン入射エネルギを下げる方法や、第2高周波電源を介して供給される基板バイアスに供給される電力を低くしてマイクロトレンチの発生を抑制する方法が考えられる。 In order to solve such problems, a method of reducing the effective ion incident energy by increasing the operating pressure during the execution of the etching process to increase the plasma density, or a substrate bias supplied via the second high frequency power source. A method of suppressing the generation of micro-trench by reducing the power supplied to the substrate is conceivable.
しかしながら、上記のように、エッチングプロセス実行時の作動圧力を高めると、プロセス雰囲気が変化することによって、電気特性などのエッチング特性が変化することが考えられる。その上、低誘電率の層間絶縁膜(Low-K)をエッチングする場合、トレンチのサイドウォールへの反応原子や分子の衝突確立が高くなるためにサイドウォールがダメージを受ける場合がある。他方で、バイアス用の電力を小さくしたのでは、エッチング速度が大幅に低下してエッチング処理時間が長くなり、場合によっては完全にトレンチをエッチングできない場合が生じる。 However, as described above, when the operating pressure at the time of executing the etching process is increased, it is considered that the etching characteristics such as electrical characteristics change due to the change in the process atmosphere. In addition, when etching a low dielectric constant interlayer insulating film (Low-K), the side walls may be damaged because the collision of reactive atoms and molecules to the side walls of the trench becomes higher. On the other hand, if the bias power is reduced, the etching rate is greatly reduced and the etching process time is increased, and in some cases, the trench cannot be completely etched.
そこで、本発明は、上記点に鑑み、層間絶縁膜をドライエッチングする場合に、エッチング特性が変化することなく高いエッチングレートが得られ、層間絶縁膜にダメージを与えることがないようにした層間絶縁膜のドライエッチング方法を提供することを課題とするものである。 Therefore, in view of the above points, the present invention provides an interlayer insulating film in which when an interlayer insulating film is dry-etched, a high etching rate is obtained without changing etching characteristics and the interlayer insulating film is not damaged. It is an object of the present invention to provide a dry etching method for a film.
上記課題を解決するために、本発明の層間絶縁膜のドライエッチング方法は、第1高周波電源を介して主放電用の電力を供給し、第2高周波電源を介して主放電により生成されたイオン種を基板へ入射させる基板バイアス用の電力を供給すると共に、エッチングガスを導入して層間絶縁膜をドライエッチングし、配線用のホール、トレンチを微細加工する層間絶縁膜のドライエッチング方法であって、前記第2高周波電源の周波数を3MHzから6MHzの範囲内の所定値に設定して前記ドライエッチングを行うようにしたものにおいて、前記第2高周波電源の周波数を所定周波数に設定して層間絶縁膜を一旦エッチングし、マイクロトレンチの発生を抑制するのに最適な層間絶縁膜へのイオン入射エネルギ分布となるエッチング条件を見出し、このエッチング条件で、前記第2高周波電源の周波数を前記所定値に変更することを特徴とする。 In order to solve the above-described problem, the method for dry etching an interlayer insulating film according to the present invention supplies power for main discharge through a first high frequency power supply and ions generated by main discharge through the second high frequency power supply. A method for dry-etching an interlayer insulating film that supplies substrate bias power for making seeds incident on the substrate, introduces an etching gas to dry-etch the interlayer insulating film, and finely processes wiring holes and trenches. The dry etching is performed by setting the frequency of the second high-frequency power source to a predetermined value within a range of 3 MHz to 6 MHz, and the frequency of the second high-frequency power source is set to a predetermined frequency and the interlayer insulating film Once etching is performed, the optimum etching conditions for the ion incident energy distribution on the interlayer insulating film are found to suppress the generation of micro-trench. In this etching condition, and changing the frequency of the second high frequency power source to the predetermined value.
本発明によれば、前記第2高周波電源の周波数を3MHzから6MHzの範囲内の所定値に設定することで、基板上でのプラズマ生成に寄与する割合を大きくなってエッチャントがより多く生成されることで、エッチング特性を変化させることなく、エッチング速度を高めることができる。尚、前記第2高周波電源の周波数が3MHzより低いか、または6MHzより高いと、従来のものと比較して高いエッチングレート及び高度な形状制御性が得られない。 According to the present invention, by setting the frequency of the second high-frequency power source to a predetermined value within the range of 3 MHz to 6 MHz, the ratio that contributes to plasma generation on the substrate is increased and more etchants are generated. Thus, the etching rate can be increased without changing the etching characteristics. When the frequency of the second high frequency power source is lower than 3 MHz or higher than 6 MHz, a high etching rate and high shape controllability cannot be obtained as compared with the conventional one.
また、前記ドライエッチングを1.5Pa以下の作動圧力下で行うようにすれば、ラジカル反応が抑制されて層間絶縁膜にダメージを与えることが防止できる。 If the dry etching is performed under an operating pressure of 1.5 Pa or less, radical reaction can be suppressed and damage to the interlayer insulating film can be prevented.
尚、前記層間絶縁膜には、比誘電率の低い低誘電率層間絶縁膜を含まれる。 The interlayer insulating film includes a low dielectric constant interlayer insulating film having a low relative dielectric constant.
これにより、本発明の層間絶縁膜のエッチング方法は、、層間絶縁膜をドライエッチングする場合に、エッチング特性が変化することなく高いエッチングレートが得られ、層間絶縁膜にダメージを与えることがないという効果を奏する。 As a result, according to the method for etching an interlayer insulating film of the present invention, when the interlayer insulating film is dry-etched, a high etching rate is obtained without changing the etching characteristics, and the interlayer insulating film is not damaged. There is an effect.
図1を参照して、1は、本発明の低誘電率層間絶縁膜をドライエッチングして配線用のホール、トレンチの微細加工を実行するエッチング装置を示す。このエッチング装置1は、低温、高密度プラズマによるエッチングが可能なものであり、ターボ分子ポンプなどの真空排気手段11aを備えた真空チャンバー11を有する。その上部には、誘電体円筒状壁により形成されたプラズマ発生部12が、その下部には基板電極部13が設けられている。プラズマ発生部12を区画する壁(誘電体側壁)14の外側には、三つの磁場コイル15、16、17が設けられ、この磁場コイル15,16、17によって、プラズマ発生部12内に環状磁気中性線(図示せず)が形成される。中間の磁場コイル16と誘電体側壁14の外側との間にはプラズマ発生用高周波アンテナコイル19が配置され、この高周波アンテナコイル18は、第1高周波電源19に接続され、三つの磁場コイル15、16、17によって形成された磁気中性線に沿って交番電場を加えてこの磁気中性線に放電プラズマを発生するように構成されている。
Referring to FIG. 1,
磁気中性線の作る面と対向させて基板電極部13内には、処理基板Sが載置される基板電極20が絶縁体20aを介して設けられている。この基板電極20は、コンデンサー21を介して第2高周波電源22に接続され、電位的に浮遊電極となって負のバイアス電位となる。また、プラズマ発生部12の天板23は、誘電体側壁14の上部フランジに密封固着され、電位的に浮遊状態とし対向電極を形成する。この天板23の内面には、真空チャンバ11内にエッチングガスを導入するガス導入ノズル24が設けられ、このガス導入ノズル24が、ガス流量制御手段(図示せず)を介してガス源に接続されている。
A
上記エッチング装置を用いて、処理基板S上に形成され、トレンチの微細加工される低誘電率層間絶縁膜としては、スピンコートによって形成されたHSQやMSQのようなSiOCH系材料、或いはCVDによって形成されるSiOC系材料で比誘電率2.0〜3.0のLowーk材料であり、多孔質材料であってもよい。塗布系であってSiOCH系材料としては、例えば、商品名NCS/触媒化成工業社製、商品名LKD5109r5/JSR社製、商品名HSG−7000/日立化成社製、商品名HOSP/Honeywell Electric Materials社製、商品名Nanoglass/Honeywell Electric Materials社製、商品名OCD T−12/東京応化社製、商品名OCD T−32/東京応化社製、商品名IPS2.4/触媒化成工業社製、商品名IPS2.2/触媒化成工業社製、商品名ALCAP−S5100/旭化成社製、商品名ISM/ULVAC社製がある。 As the low dielectric constant interlayer insulating film formed on the processing substrate S and finely processed in the trench using the etching apparatus, a SiOCH material such as HSQ or MSQ formed by spin coating, or CVD is used. It is a low-k material having a relative dielectric constant of 2.0 to 3.0, and may be a porous material. Examples of the coating system and SiOCH-based material include, for example, trade name NCS / catalyst chemical industry, trade name LKD5109r5 / JSR, trade name HSG-7000 / Hitachi Chemical, trade name HOSP / Honeywell Electric Materials Product name: Nanoglass / Honeywell Electric Materials, trade name: OCD T-12 / Tokyo Ohkasha, trade name: OCD T-32 / Tokyo Ohkasha, trade name: IPS 2.4 / Catalyst Chemical Industries, trade name There are IPS2.2 / catalyst chemical industry, trade name ALCAP-S5100 / Asahi Kasei, trade name ISM / ULVAC.
SiOC系材料としては、例えば、商品名Aurola2.7/日本ASM社製、商品名Aurola2.4/日本ASM社製、商品名Orion2.7/TRIKON社製、商品名Coral/Novellf社製、商品名Black Diamond/AMAT社製がある。また、商品名SiLK/Dow Chemical社製、商品名Porous-SiLK/Dow Chemical社製、商品名FLARE/Honeywell Electric Materials社製、商品名 Porous FLARE/Honeywell Electric Materials社製、商品名 GX‐3P/Honeywell Electric Materials社製などの有機系の低誘電率層間絶縁膜でもでもよい。尚、低誘電率層間絶縁膜上には、レジストを塗布した後、フォトリソグラフ法で所定のパターンが形成される。レジストとしては、公知のものが用いられる。 Examples of the SiOC material include trade name Aurola 2.7 / manufactured by ASM Japan, trade name Aurola 2.4 / made by ASM Japan, trade name Orion 2.7 / TRIKON, trade name Coral / Novellf, trade name Available from Black Diamond / AMAT. Also, trade name SiLK / Dow Chemical, trade name Porous-SiLK / Dow Chemical, trade name FLARE / Honeywell Electric Materials, trade name Porous FLARE / Honeywell Electric Materials, trade name GX-3P / Honeywell An organic low dielectric constant interlayer insulating film such as that manufactured by Electric Materials may also be used. A predetermined pattern is formed on the low dielectric constant interlayer insulating film by photolithography after applying a resist. A known resist is used as the resist.
ドライエッチングプロセスに用いるエッチングガスとしては、フッ化炭素ガスをエッチングガスとし、このフッ化炭素ガスに希ガスを添加した混合ガスを用いる。この場合、フッ化炭素ガスとして、CF4、C2F6、C3F8、C4F8、C5F8、CF3I、C3F7Iなどを用い、希ガスとして、Ar、Kr、Xeなどを用いる。また、エッチングする場合の作動圧力は、ラジカル反応を抑制するため1.5Pa以下に設定する。 As an etching gas used in the dry etching process, a mixed gas obtained by using a fluorocarbon gas as an etching gas and adding a rare gas to the fluorocarbon gas is used. In this case, CF 4 , C 2 F 6 , C 3 F 8 , C 4 F 8 , C 5 F 8 , CF 3 I, C 3 F 7 I, or the like is used as the fluorocarbon gas, and Ar is used as the rare gas. , Kr, Xe, etc. are used. Moreover, the operating pressure in the case of etching is set to 1.5 Pa or less in order to suppress radical reaction.
そして、第1高周波電源19を介して主放電用の電力を供給し、第2高周波電源22を介して主放電により生成されたイオン種を処理基板Sへ入射させる基板バイアス用の電力を供給すると共に、エッチングガスを導入して層間絶縁膜のドライエッチングを行う。第2高周波電源22の周波数は、3MHzから6MHzの範囲内の所定値、好ましくは4MHzに設定する。この場合、第2高周波電源22の周波数を従来のエッチング処理で使用されていた周波数(例えば、2MHz)に設定して層間絶縁膜を一旦エッチングし、その際、マイクロトレンチの発生を抑制するのに最適な層間絶縁膜へのイオン入射エネルギ分布となるように、例えば第2高周波電源22の投入電力などを変化させてSiO2またはLow−K材料の異方性エッチング条件を見出す。次に、処理基板S上でのプラズマ生成に寄与する割合を大きくしてエッチャントが多く生成されるように、上記範囲で第2高周波電源22の周波数を変更し、同じエッチング条件の下で層間絶縁膜をエッチングする。これにより、マイクロトレンチの発生及びエッチング特性の変化が防止されると共に、高いエッチングレートが得られる。
Then, power for main discharge is supplied via the first high-
本実施例では、SiOCH系材料として、比誘電率(k)2.5のMSQを用い、スピンコータを使用して処理基板S上に、500nmの膜厚で低誘電率層間絶縁膜を形成した。そして、この低誘電率層間絶縁膜上に、スピンコータによりレジストを塗布し、フォトリソグラフ法で所定のパターンを形成した。この場合、レジストとしては、例えばUV−IIを使用し、レジスト層の厚さを500nmとした。 In this example, MSQ having a relative dielectric constant (k) of 2.5 was used as the SiOCH material, and a low dielectric constant interlayer insulating film having a thickness of 500 nm was formed on the processing substrate S using a spin coater. Then, a resist was applied on the low dielectric constant interlayer insulating film by a spin coater, and a predetermined pattern was formed by photolithography. In this case, for example, UV-II was used as the resist, and the thickness of the resist layer was 500 nm.
次に、図1に示すエッチング装置1を用いて、CF4をエッチングガスとし、CF4にアルゴンを添加した混合ガスを真空チャンバ11内に導入して低誘電率層間絶縁膜をエッチングした。この場合、CF4とアルゴンとの混合ガスのガス流量を400sccmとした。また、プラズマ発生用高周波アンテナコイル18に接続した高周波電源19の出力を1.2KW(周波数13.56MHz)、基板電極21に接続した基板バイアス用の高周波電源22の出力を80W、基板温度0℃、真空チャンバ11の圧力を0.7Paに設定して行った。尚、基板バイアス用の第2高周波電源22の周波数について2MHz、4MHz、13.56MHz及び27MHzにそれぞれ設定してエッチングを行った。
Next, using the
図2は、上記条件での各トレンチパターンサイズに対するエッチング深さを示し、図3は、そのときの各周波数でエッチングした場合のエッチングレートを示す。図4は、上記条件で低誘電率層間絶縁膜及びレジストマスクをエッチングしたときのSEM写真である。これによれば、2MHz及び4MHzでは、入射イオンエネルギの分布が適切になってそれぞれマイクロトレンチの発生が抑制されていることが判る(図4参照)。また、第2高周波電源22の周波数を4MHzに設定すると、2MHzに設定したときより、エッチングレートが約30%向上している。これは、処理基板S上でのプラズマ生成に寄与する割合が最適になることでエッチャントがより多く生成されるためである。尚、第2高周波電源22の周波数を13.56MHz及び27MHzに設定すれば、2MHzに設定した場合と比較してエッチングレートが低下し、実用的でなく、また、マイクロローディングが発生した。 FIG. 2 shows the etching depth for each trench pattern size under the above conditions, and FIG. 3 shows the etching rate when etching is performed at each frequency at that time. FIG. 4 is an SEM photograph when the low dielectric constant interlayer insulating film and the resist mask are etched under the above conditions. According to this, it can be seen that at 2 MHz and 4 MHz, the distribution of incident ion energy is appropriate and the generation of micro-trench is suppressed (see FIG. 4). Further, when the frequency of the second high-frequency power source 22 is set to 4 MHz, the etching rate is improved by about 30% compared to when the frequency is set to 2 MHz. This is because more etchant is generated by optimizing the ratio that contributes to plasma generation on the processing substrate S. If the frequency of the second high-frequency power source 22 was set to 13.56 MHz and 27 MHz, the etching rate decreased compared to the case where it was set to 2 MHz, which was not practical and microloading occurred.
1 エッチング装置
11 真空チャンバ
12 プラズマ発生部
13 基板電極部
S 処理基板
DESCRIPTION OF
Claims (3)
前記第2高周波電源の周波数を所定周波数に設定して層間絶縁膜を一旦エッチングし、マイクロトレンチの発生を抑制するのに最適な層間絶縁膜へのイオン入射エネルギ分布となるエッチング条件を見出し、このエッチング条件で、前記第2高周波電源の周波数を前記所定値に変更することを特徴とする層間絶縁膜のドライエッチング方法。 The main discharge power is supplied via the first high-frequency power supply, and the substrate bias power for causing the ion species generated by the main discharge to enter the substrate is supplied via the second high-frequency power supply, and the etching gas is introduced. In this method, the interlayer insulating film is dry etched, and the wiring holes and trenches are finely processed. The method of dry etching the interlayer insulating film sets the frequency of the second high frequency power source to a predetermined value within a range of 3 MHz to 6 MHz. Then, in what is to perform the dry etching,
The frequency of the second high frequency power supply is set to a predetermined frequency, the interlayer insulating film is once etched, and an etching condition that provides an ion incident energy distribution to the interlayer insulating film optimal for suppressing the generation of the microtrench is found. A dry etching method for an interlayer insulating film, wherein the frequency of the second high-frequency power source is changed to the predetermined value under etching conditions .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288169A JP4316322B2 (en) | 2003-08-06 | 2003-08-06 | Interlayer dielectric film dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288169A JP4316322B2 (en) | 2003-08-06 | 2003-08-06 | Interlayer dielectric film dry etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057141A JP2005057141A (en) | 2005-03-03 |
JP4316322B2 true JP4316322B2 (en) | 2009-08-19 |
Family
ID=34366934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288169A Expired - Fee Related JP4316322B2 (en) | 2003-08-06 | 2003-08-06 | Interlayer dielectric film dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4316322B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071223A (en) * | 2009-09-24 | 2011-04-07 | Ulvac Japan Ltd | Dry etching method |
JP2012142495A (en) * | 2011-01-05 | 2012-07-26 | Ulvac Japan Ltd | Plasma etching method and plasma etching apparatus |
-
2003
- 2003-08-06 JP JP2003288169A patent/JP4316322B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005057141A (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101029947B1 (en) | A method for plasma etching performance enhancement | |
JP6049871B2 (en) | Side wall protection of low dielectric constant materials during etching and ashing | |
JP4657458B2 (en) | Techniques for etching low-capacity dielectric layers | |
JP4579611B2 (en) | Dry etching method | |
KR101880831B1 (en) | Method for deep silicon etching using gas pulsing | |
US8592327B2 (en) | Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage | |
KR20120132693A (en) | Mask pattern formation method and manufacturing method for semiconductor device | |
WO2012109159A1 (en) | Method of etching features in silicon nitride films | |
KR20050042018A (en) | Method of etching high aspect ratio features | |
KR101075045B1 (en) | A method for plasma etching performance enhancement | |
JP2008198659A (en) | Plasma etching method | |
JP4316322B2 (en) | Interlayer dielectric film dry etching method | |
JP4681217B2 (en) | Interlayer dielectric film dry etching method | |
JP4144795B2 (en) | Dry etching method for low dielectric constant interlayer insulating film | |
JP4651956B2 (en) | Interlayer dielectric film dry etching method | |
JP4643916B2 (en) | Method and apparatus for dry etching of interlayer insulating film | |
JP4500023B2 (en) | Interlayer dielectric film dry etching method | |
CN113035708A (en) | Substrate processing method and substrate processing apparatus | |
JP4889199B2 (en) | Dry etching method for low dielectric constant interlayer insulating film | |
JP2008243918A (en) | Dry etching method | |
JP7498367B2 (en) | Plasma treatment method | |
JP4500029B2 (en) | Dry etching method for low dielectric constant interlayer insulating film | |
JP2005033027A (en) | Method of dry etching low-dielectric constant interlayer insulating film | |
JP4681215B2 (en) | Dry etching method for low dielectric constant interlayer insulating film | |
JP4990551B2 (en) | Dry etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4316322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |