JP4681217B2 - Interlayer dielectric film dry etching method - Google Patents

Interlayer dielectric film dry etching method Download PDF

Info

Publication number
JP4681217B2
JP4681217B2 JP2003305146A JP2003305146A JP4681217B2 JP 4681217 B2 JP4681217 B2 JP 4681217B2 JP 2003305146 A JP2003305146 A JP 2003305146A JP 2003305146 A JP2003305146 A JP 2003305146A JP 4681217 B2 JP4681217 B2 JP 4681217B2
Authority
JP
Japan
Prior art keywords
etching
insulating film
interlayer insulating
gas
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003305146A
Other languages
Japanese (ja)
Other versions
JP2005079191A (en
Inventor
泰宏 森川
紅コウ 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2003305146A priority Critical patent/JP4681217B2/en
Publication of JP2005079191A publication Critical patent/JP2005079191A/en
Application granted granted Critical
Publication of JP4681217B2 publication Critical patent/JP4681217B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、層間絶縁膜のドライエッチング方法に関し、特に、デュアルダマシン構造形成の際にＳＬＡＭなどの犠牲層を有する比誘電率の低い層間絶縁膜をドライエッチングする方法に関する。   The present invention relates to a dry etching method for an interlayer insulating film, and more particularly to a method for dry etching an interlayer insulating film having a low relative dielectric constant having a sacrificial layer such as SLAM when forming a dual damascene structure.

近年、ＬＳＩの高集積化及び高速化に伴い、半導体基板の配線の微細化と多層化が進むと共に、相互接続部の数も増加している。このことから、配線溝やホールなどを完全に埋込んだ後、ＣＭＰ処理を行って基板表面を平坦化する方法を繰り返すダマシンプロセスが開発されている。配線層と下層配線接続用のビアホールとを一括して形成したデュアルダマシン構造は次の工程を経て形成される。   In recent years, along with higher integration and higher speed of LSIs, the miniaturization and multilayering of wiring on a semiconductor substrate have progressed, and the number of interconnections has also increased. For this reason, a damascene process has been developed that repeats a method of flattening a substrate surface by performing a CMP process after completely embedding wiring trenches and holes. A dual damascene structure in which a wiring layer and a via hole for connecting a lower layer wiring are collectively formed is formed through the following steps.

即ち、Ｃｕ等の第１配線上にビア層間として用いられる第１絶縁膜（ＳｉＯ）を所定膜厚で形成した基板上に、Ｌｏｗ−ｋ材料から構成される第１層間絶縁膜と溝エッチングの際にエッチングストップ膜として機能するＳｉＮ膜とを順次積層する。次いで、このストップ膜上にＬｏｗ−ｋ材料から構成される第２層間絶縁膜を形成し、この第２層間絶縁膜上にレジストを塗布してフォトリソグラフィ工程でレジストパターンを形成し、異方性エッチングによってビアホールを形成する。次いで、一旦レジストを剥離、除去した後、再度、フォトリソグラフィ工程で所定のレジストパターンを形成した後、異方性エッチングにより配線用のトレンチを形成する。   That is, on a substrate in which a first insulating film (SiO) used as a via layer is formed on a first wiring such as Cu with a predetermined film thickness, a first interlayer insulating film made of a low-k material and trench etching are performed. At this time, a SiN film functioning as an etching stop film is sequentially laminated. Next, a second interlayer insulating film made of a low-k material is formed on the stop film, a resist is applied on the second interlayer insulating film, and a resist pattern is formed by a photolithography process. A via hole is formed by etching. Next, after removing and removing the resist once, a predetermined resist pattern is formed again by a photolithography process, and then a trench for wiring is formed by anisotropic etching.

ところで、フォトリソグラフィ工程において高精度なパターニングを行う場合、例えば波長の短いＫｒＦエキシマレーザを用いたＫｒＦリソグラフィが利用される。ＫｒＦリソグラフィでは基板反射率が高くなり、ハレーションが生じ易い。このため、近年のデュアルダマシンプロセスでは、フォトリソグラフィ工程時の基板反射を防止する目的で、エッチングによって層間絶縁膜に形成したビアホールの内部を含む全面に犠牲層としてＢＡＲＣ（反射防止膜）を形成している（例えば、特許文献１参照）。   By the way, when performing highly accurate patterning in the photolithography process, for example, KrF lithography using a KrF excimer laser with a short wavelength is used. In KrF lithography, the substrate reflectivity is high and halation is likely to occur. For this reason, in the recent dual damascene process, a BARC (antireflection film) is formed as a sacrificial layer on the entire surface including the inside of the via hole formed in the interlayer insulating film by etching for the purpose of preventing substrate reflection during the photolithography process. (For example, refer to Patent Document 1).

このＢＡＲＣを有する層間絶縁膜をトレンチエッチングすると、ビアホールの周囲に残渣（一般に、「フェンス」或いは「シェル」と呼ばれる）が生じる。このような問題を解決するために、ビアホールの内部を含む全面に、例えば顔料にシロキサンベースのポリマーを添加した合成物質（ＳＬＡＭ（Sacrificial Light Absorbing Material)）から構成される犠牲層を形成することが提案されている。   When the interlayer insulating film having BARC is subjected to trench etching, a residue (generally called “fence” or “shell”) is generated around the via hole. In order to solve such a problem, a sacrificial layer composed of a synthetic material (SLAM (Sacrificial Light Absorbing Material)) in which, for example, a siloxane-based polymer is added to a pigment is formed on the entire surface including the inside of the via hole. Proposed.

この犠牲層を有する層間絶縁膜をトレンチエッチングする場合、犠牲層を、比誘電率の低い層間絶縁膜（Ｌｏｗ−ｋ膜）よりも掘り下げてエッチングする必要がある。この場合、エッチング速度の関係として犠牲層のエッチング速度が層間絶縁膜のエッチング速度以上となることが要求されるが（ＳＬＡＭ≧Ｌｏｗ−ｋ）、犠牲層と層間絶縁膜とは材質が類似しているため、エッチングガスとして、例えばフロロカーボンガスを用いてトレンチエッチングすると、膜密度の低い層間絶縁膜の方がエッチング速度が速くなる。このことから、例えばフロロカーボンガスに酸素を添加したエッチングガスを用いて犠牲層のエッチング速度を向上させることが考えられる。
特開２００１−１７６９６３号公報（例えば、請求項１の記載。） When trench etching is performed on the interlayer insulating film having the sacrificial layer, it is necessary to etch the sacrificial layer by digging down the interlayer insulating film (Low-k film) having a low relative dielectric constant. In this case, it is required that the etching rate of the sacrificial layer is equal to or higher than the etching rate of the interlayer insulating film (SLAM ≧ Low-k), but the material of the sacrificial layer and the interlayer insulating film is similar. Therefore, when trench etching is performed using, for example, a fluorocarbon gas as an etching gas, an interlayer insulating film having a lower film density has a higher etching rate. From this, it can be considered that the etching rate of the sacrificial layer is improved using, for example, an etching gas obtained by adding oxygen to a fluorocarbon gas.
Japanese Patent Laid-Open No. 2001-176963 (for example, claim 1)

しかしながら、フロロカーボンガスに酸素を添加したエッチングガスを使用すると、酸素そのものの高い反応性によって層間絶縁膜中のＣＨｘ基が引抜かれて層間絶縁膜がダメージを受けるという問題が生じる。   However, when an etching gas in which oxygen is added to a fluorocarbon gas is used, there is a problem in that the CHx group in the interlayer insulating film is pulled out due to the high reactivity of oxygen and the interlayer insulating film is damaged.

そこで、本発明は、上記点に鑑み、犠牲層を有する比誘電率の低い層間絶縁膜をドライエッチングする場合、犠牲層のエッチング速度が層間絶縁膜のエッチング速度以上になり、その上、層間絶縁膜がダメージを受けないようにした層間絶縁膜のドライエッチング方法を提供することを課題とするものである。   Therefore, in view of the above points, the present invention provides a sacrificial layer having a low relative dielectric constant and having a low dielectric constant when the dry etching is performed. It is an object of the present invention to provide a dry etching method for an interlayer insulating film in which the film is not damaged.

上記課題を解決するために、本発明の層間絶縁膜のドライエッチング方法は、デュアルダマシン構造形成の際に、ＳｉＯＣＨ系材料からなり、ビアホールに犠牲層を形成した比誘電率の低い層間絶縁膜をエッチングし、配線用のホール、トレンチを微細加工する層間絶縁膜のドライエッチング方法であって、エッチングガスとして、ＮＦ３、Ｆ２Ｎ２、Ｆ４Ｎ２、ＳＦ６、Ｆ２、ＸｅＦ２、ＳｉＦ４の中から選択されたフッ素生成ガスと、エッチング速度を制御する不活性ガスとを含み、酸素ガスを含まない混合ガスを用い、このエッチングガスの総流量に対してフッ素生成ガスの比率を１０％以下とし、このエッチングガスを１．７Ｐａ以下の作動圧力下で導入してエッチングを行うことを特徴とする。 In order to solve the above problems, the dry etching method for an interlayer insulating film according to the present invention includes an interlayer insulating film having a low relative dielectric constant, which is made of a SiOCH-based material and a sacrificial layer is formed in a via hole when a dual damascene structure is formed. A method of dry etching an interlayer insulating film that etches and finely processes wiring holes and trenches, and includes NF 3 , F 2 N 2 , F 4 N 2 , SF 6 , F 2 , XeF 2 , A mixed gas containing a fluorine generating gas selected from SiF 4 and an inert gas for controlling the etching rate and not containing oxygen gas is used, and the ratio of the fluorine generating gas to the total flow rate of the etching gas is set. to 10% or less, and performing etching by introducing the etching gas under the following operating pressure 1.7 Pa.

本発明によれば、エッチングガスとして炭素結合のないフッ素生成ガスを用い、このエッチングガスを、１．７Ｐａ以下の圧力で導入してエッチングを行うことで、犠牲層のエッチング速度を殆ど低下させることなく層間絶縁膜のエッチング速度を選択的に低下させることが可能になり、犠牲層に対する層間絶縁膜の選択比は１以下にできる。この場合、高い反応性を有する酸素を用いないので、層間絶縁膜中のＣＨｘ基が引抜かれて層間絶縁膜がダメージを受けることはない。また、１．７Ｐａ以下でエッチングを行うため、サイドウォール方向に対する反応が抑制されることで多孔質構造を有する低誘電率層間絶縁膜であってもアンダーカット形状の発生がない。尚、圧力が１．７Ｐａより高いと、犠牲層に対する層間絶縁膜の選択比が１を超える。   According to the present invention, the etching rate of the sacrificial layer is substantially reduced by using a fluorine-producing gas having no carbon bond as an etching gas and introducing the etching gas at a pressure of 1.7 Pa or less. Therefore, the etching rate of the interlayer insulating film can be selectively reduced, and the selection ratio of the interlayer insulating film to the sacrificial layer can be made 1 or less. In this case, since oxygen having high reactivity is not used, CHx groups in the interlayer insulating film are not extracted and the interlayer insulating film is not damaged. Further, since the etching is performed at 1.7 Pa or less, the reaction in the side wall direction is suppressed, so that an undercut shape does not occur even in a low dielectric constant interlayer insulating film having a porous structure. When the pressure is higher than 1.7 Pa, the selection ratio of the interlayer insulating film to the sacrificial layer exceeds 1.

また、前記フッ素生成ガスの混合比として、エッチングガスの総流量に対してフッ素生成ガスの比率を１０％以下とすればよい。この場合、フッ素生成ガスの比率が１０％を超えると、犠牲層のエッチング速度が層間絶縁膜のエッチング速度より遅くなると共に、フッ素供給量が多くなり、サイドウォールにおいて反応が起こってボーイング形状が生じる。   Further, as a mixing ratio of the fluorine generating gas, the ratio of the fluorine generating gas to the total flow rate of the etching gas may be 10% or less. In this case, when the ratio of the fluorine-producing gas exceeds 10%, the etching rate of the sacrificial layer becomes slower than the etching rate of the interlayer insulating film, and the fluorine supply amount increases, and a reaction occurs in the sidewall to produce a bowing shape. .

前記犠牲層は、シロキサンベースの有機材料を含む。   The sacrificial layer includes a siloxane-based organic material.

以上説明したように、本発明の層間絶縁膜のエッチング方法は、デュアルダマシン構造形成の際に、犠牲層を有する比誘電率の低い層間絶縁膜をドライエッチングする場合、層間絶縁膜がダメージを受けることがなく、犠牲層のエッチング速度が層間絶縁膜のエッチング速度以上になるという効果を奏する。   As described above, the interlayer insulating film etching method of the present invention is damaged when dry etching a low dielectric constant interlayer insulating film having a sacrificial layer in forming a dual damascene structure. In other words, the etching rate of the sacrificial layer becomes higher than the etching rate of the interlayer insulating film.

図１を参照して、１は、本発明の犠牲層を有する比誘電率の低い層間絶縁膜をドライエッチングして配線用のホール、トレンチの微細加工を実行するエッチング装置を示す。このエッチング装置１は、低温、高密度プラズマによるエッチングが可能なものであり、ターボ分子ポンプなどの真空排気手段１１ａを備えた真空チャンバ１１を有する。その上部には、誘電体円筒状壁により形成されたプラズマ発生部１２が、その下部には基板電極部１３が設けられている。プラズマ発生部１２を区画する壁（誘電体側壁）１４の外側には、三つの磁場コイル１５、１６、１７が設けられ、この磁場コイル１５，１６、１７によって、プラズマ発生部１２内に環状磁気中性線（図示せず）が形成される。中間の磁場コイル１６と誘電体側壁１４の外側との間にはプラズマ発生用高周波アンテナコイル１８が配置され、この高周波アンテナコイル１８は、第１高周波電源１９に接続され、三つの磁場コイル１５、１６、１７によって形成された磁気中性線に沿って交番電場を加えてこの磁気中性線に放電プラズマを発生するように構成されている。   Referring to FIG. 1, reference numeral 1 denotes an etching apparatus for performing fine processing of wiring holes and trenches by dry etching an interlayer insulating film having a sacrificial layer and having a low relative dielectric constant. This etching apparatus 1 is capable of etching with low temperature and high density plasma, and has a vacuum chamber 11 provided with a vacuum exhaust means 11a such as a turbo molecular pump. A plasma generator 12 formed of a dielectric cylindrical wall is provided at the upper part, and a substrate electrode part 13 is provided at the lower part. Three magnetic field coils 15, 16, and 17 are provided outside the wall (dielectric side wall) 14 that partitions the plasma generation unit 12, and the magnetic field coils 15, 16, and 17 provide an annular magnetism in the plasma generation unit 12. A neutral line (not shown) is formed. A high frequency antenna coil 18 for plasma generation is disposed between the intermediate magnetic field coil 16 and the outer side of the dielectric side wall 14, and this high frequency antenna coil 18 is connected to a first high frequency power source 19, and three magnetic field coils 15, An alternating electric field is applied along the magnetic neutral line formed by 16 and 17 to generate discharge plasma in the magnetic neutral line.

磁気中性線の作る面と対向させて基板電極部１３内には、処理基板Ｓが載置される基板電極２０が絶縁体２０ａを介して設けられている。この基板電極２０は、コンデンサー２１を介して第２高周波電源２２に接続され、電位的に浮遊電極となって負のバイアス電位となる。また、プラズマ発生部１２の天板２３は、誘電体側壁１４の上部フランジに密封固着され、電位的に浮遊状態とし対向電極を形成する。この天板２３の内面には、真空チャンバ１１内にエッチングガスを導入するガス導入ノズル２４が設けられ、このガス導入ノズル２４が、ガス流量制御手段（図示せず）を介してガス源に接続されている。   A substrate electrode 20 on which the processing substrate S is placed is provided via an insulator 20a in the substrate electrode portion 13 so as to face the surface formed by the magnetic neutral line. The substrate electrode 20 is connected to the second high-frequency power source 22 via the capacitor 21 and becomes a floating electrode in terms of potential and has a negative bias potential. The top plate 23 of the plasma generator 12 is hermetically fixed to the upper flange of the dielectric side wall 14 and is in a floating state in potential to form a counter electrode. A gas introduction nozzle 24 for introducing an etching gas into the vacuum chamber 11 is provided on the inner surface of the top plate 23, and this gas introduction nozzle 24 is connected to a gas source via a gas flow rate control means (not shown). Has been.

上記エッチング装置を用いてエッチングによりトレンチを微細加工するデュアルダマシン構造を形成の際の比誘電率の低い層間絶縁膜（Ｌｏｗ−ｋ膜）としては、スピンコートによって形成されたＨＳＱやＭＳＱのようなＳｉＯＣＨ系材料、或いはＣＶＤによって形成されるＳｉＯＣ系材料で比誘電率２．０〜３．０のＬｏｗーｋ材料であり、多孔質材料であってもよい。塗布系のＳｉＯＣＨ系材料としては、例えば、商品名NCS／触媒化成工業社製、商品名ＬＫＤ５１０９ｒ５／ＪＳＲ社製、商品名HSG−７０００／日立化成社製、商品名HOSP／Honeywell Electric Materials社製、商品名Nanoglass／Honeywell Electric Materials社製、商品名OCD T−１２／東京応化社製、商品名OCD T−３２／東京応化社製、商品名IPS２．４／触媒化成工業社製、商品名IPS２．２／触媒化成工業社製、商品名ALCAP−S５１００／旭化成社製、商品名ＩＳＭ／ＵＬＶＡＣ社製がある。   As an interlayer insulating film (Low-k film) having a low relative dielectric constant when forming a dual damascene structure in which a trench is finely processed by etching using the above etching apparatus, an HSQ or MSQ formed by spin coating is used. It is a low-k material having a relative dielectric constant of 2.0 to 3.0, which is a SiOCH material or a SiOC material formed by CVD, and may be a porous material. Examples of the coating-type SiOCH-based material include, for example, trade name NCS / catalyst chemical industry, trade name LKD5109r5 / JSR, trade name HSG-7000 / Hitachi Chemical, trade name HOSP / Honeywell Electric Materials, Trade name Nanoglass / Honeywell Electric Materials, trade name OCD T-12 / Tokyo Ohkasha, trade name OCD T-32 / Tokyo Ohka, trade name IPS2.4 / catalyst chemical industry, trade name IPS2. 2 / manufactured by Catalyst Kasei Kogyo Co., Ltd., trade name ALCAP-S5100 / Asahi Kasei Co., Ltd., trade name ISM / ULVAC

ＳｉＯＣ系材料としては、例えば、商品名Aurola２．７／日本ＡＳＭ社製、商品名Aurola２．４／日本ＡＳＭ社製、商品名Orion２．７／TRIKON社製、商品名Coral／Novellf社製、商品名Black Diamond／AMAT社製がある。また、商品名SiLK／Dow Chemical社製、商品名Porous-SiLK／Dow Chemical社製、商品名FLARE／Honeywell Electric Materials社製、商品名 Porous FLARE／Honeywell Electric Materials社製、商品名 GX‐3P／Honeywell Electric Materials社製などの有機系の低誘電率層間絶縁膜でもでもよい。   Examples of the SiOC material include trade name Aurola 2.7 / Japan ASM Co., trade name Aurola 2.4 / Japan ASM Co., trade name Orion 2.7 / TRIKON, trade name Coral / Novellf, trade name Available from Black Diamond / AMAT. Also, trade name SiLK / Dow Chemical, trade name Porous-SiLK / Dow Chemical, trade name FLARE / Honeywell Electric Materials, trade name Porous FLARE / Honeywell Electric Materials, trade name GX-3P / Honeywell An organic low dielectric constant interlayer insulating film such as that manufactured by Electric Materials may also be used.

層間絶縁膜は次のように形成されたものである。即ち、図２を参照して、エッチングの際にエッチングストップ膜として機能するＳｉＮ（またはＳｉＣ）膜３１上に、上記層間絶縁膜３２を積層し、この低誘電率層間絶縁膜３２上にレジストを塗布してフォトリソグラフィ工程でレジストパターン３３を形成し（図２（ａ)参照）、異方性エッチングによってビアホール３４を形成し（図２（ｂ）参照）、一旦レジスト３３を剥離、除去する。そして、フォトリソグラフィ工程で配線用のレジストパターンを形成するとき基板反射を防止する目的で、塗布によってビアホール３４の内部を含む全面に犠牲層３５を形成し（図２（ｃ）参照）、この犠牲層３５上に、レジストを塗布してフォトリソグラフィ工程で配線用のレジストパターン３６を形成したものである（図２（ｄ）参照）。犠牲層３５としては、顔料にシロキサンベースのポリマーを添加した合成物質（ＳＬＡＭ）から構成されるものであり、例えば、商品名Ｄｕｏ２４８／Honeywell Electronic Materials社製、Ｄｕｏ１９３／Honeywell Electronic Materials社製がある。レジストとしては、公知のものが用いられる。そして、エッチングによって低誘電率層間絶縁膜３２にトレンチ３７が形成される。   The interlayer insulating film is formed as follows. That is, referring to FIG. 2, the interlayer insulating film 32 is laminated on a SiN (or SiC) film 31 that functions as an etching stop film during etching, and a resist is formed on the low dielectric constant interlayer insulating film 32. Then, a resist pattern 33 is formed by a photolithography process (see FIG. 2A), a via hole 34 is formed by anisotropic etching (see FIG. 2B), and the resist 33 is once removed and removed. Then, a sacrificial layer 35 is formed on the entire surface including the inside of the via hole 34 by coating for the purpose of preventing substrate reflection when forming a resist pattern for wiring in a photolithography process (see FIG. 2C). A resist is applied on the layer 35, and a resist pattern 36 for wiring is formed by a photolithography process (see FIG. 2D). The sacrificial layer 35 is composed of a synthetic material (SLAM) in which a siloxane-based polymer is added to a pigment, and examples thereof include trade names Duo248 / Honeywell Electronic Materials and Duo193 / Honeywell Electronic Materials. A known resist is used as the resist. Then, a trench 37 is formed in the low dielectric constant interlayer insulating film 32 by etching.

ところで、犠牲層３５を有する層間絶縁膜３２をトレンチエッチングする際、犠牲層３５を層間絶縁膜３２よりも掘り下げてエッチングする必要があるため、エッチング速度の関係として犠牲層３５のエッチング速度が層間絶縁膜３２のエッチング速度以上になることが要求され、また、層間絶縁膜３２がダメージを受けないようにする必要がある。   By the way, when the interlayer insulating film 32 having the sacrificial layer 35 is trench-etched, it is necessary to etch the sacrificial layer 35 deeper than the interlayer insulating film 32. It is required to be higher than the etching rate of the film 32, and it is necessary to prevent the interlayer insulating film 32 from being damaged.

そこで、本実施の形態では、エッチングガスとして、炭素結合のないフッ素生成ガスとエッチング速度制御ガスとの混合ガスを用い、このエッチングガスを１．７Ｐａ以下の作動圧力下で真空チャンバ１１内に導入してエッチングを行うようにした。この場合、フッ素生成ガスの混合比としては、エッチングガスの総流量に対してフッ素生成ガスの比率を１０％以下とする。これにより、犠牲層３５のエッチング速度を殆ど低下させることなく層間絶縁膜３２のエッチング速度を選択的に低下させることが可能になり、犠牲層３５に対する層間絶縁膜３２の選択比を１以下にできる（図２（ｅ）及び（ｆ）参照）。この場合、高い反応性を有する酸素を用いないので、層間絶縁膜３２中のＣＨｘ基が引抜かれて層間絶縁膜３２がダメージを受けることはない。フッ素生成ガスとしては、ＮＦ３、Ｆ２Ｎ２、Ｆ４Ｎ２、ＳＦ６、Ｆ２、ＸｅＦ２、ＳｉＦ４の中から選択される。また、エッチング速度制御ガスとしては、例えば、Ｎ２、Ａｒ、Ｈｅの不活性ガスである。上記エッチングにより層間絶縁膜３２へのトレンチエッチングが終了した後（図２（ｇ）参照）、ＳｉＮ膜３１がエッチングにより除去される（図２（ｈ）参照）。尚、図２（ｅ）は、Ｎ２にＮＦ３を添加した混合ガスでのトレンチエッチングを模式的に示し、図２（ｆ）は、ＣＦ４、Ａｒ及びＮ２の混合ガス（例えば、ＣＦ４：Ａｒ：Ｎ２＝１５０：１５０：１００ｓｃｃｍ）でのトレンチエッチングを模式的に示す。 Therefore, in this embodiment, a mixed gas of a fluorine generating gas without carbon bonds and an etching rate control gas is used as an etching gas, and this etching gas is introduced into the vacuum chamber 11 under an operating pressure of 1.7 Pa or less. Then, etching was performed. In this case, as a mixing ratio of the fluorine generating gas, the ratio of the fluorine generating gas is set to 10% or less with respect to the total flow rate of the etching gas. As a result, the etching rate of the interlayer insulating film 32 can be selectively reduced without substantially reducing the etching rate of the sacrificial layer 35, and the selection ratio of the interlayer insulating film 32 to the sacrificial layer 35 can be made 1 or less. (See FIGS. 2 (e) and (f)). In this case, since oxygen having high reactivity is not used, the CHx group in the interlayer insulating film 32 is not extracted and the interlayer insulating film 32 is not damaged. The fluorine generating gas is selected from NF 3 , F 2 N 2 , F 4 N 2 , SF 6 , F 2 , XeF 2 , and SiF 4 . The etching rate control gas is, for example, an inert gas of N 2 , Ar, or He. After the trench etching to the interlayer insulating film 32 is completed by the above etching (see FIG. 2G), the SiN film 31 is removed by etching (see FIG. 2H). FIG. 2 (e) schematically shows trench etching with a mixed gas in which NF 3 is added to N 2 , and FIG. 2 (f) shows a mixed gas of CF 4 , Ar, and N 2 (for example, CF 4 : Ar: N 2 = 150: 150: 100 sccm) schematically shows trench etching.

本実施例では、ＳｉＯＣＨ系材料として、比誘電率（ｋ）２．５のＭＳＱを用い、スピンコータを使用して処理基板Ｓに形成したＳｉＮのストップ層３１上に、６００ｎｍの膜厚で層間絶縁膜３２を形成した。そして、この層間絶縁膜３２上に、スピンコータによりレジストを塗布し、フォトリソグラフィ工程でレジストパターン３３を形成してビアホール３４をエッチングした。次いで、ビアホール３４の内部を含む全面に、スピンコータにより犠牲層３５を形成した後、この犠牲層３５上にスピンコータによりレジストを塗布してフォトリソグラフィ工程で配線用のレジストパターン３６を形成した。この場合、各レジストしては、例えばＵＶ−IIを使用し、レジスト層の厚さを５００ｎｍとした。また、犠牲層としてはＤｕｏ２４８を用い、犠牲層３５の厚さを２００ｎｍとした。   In this embodiment, MSQ having a relative dielectric constant (k) of 2.5 is used as the SiOCH-based material, and the interlayer insulation is formed with a film thickness of 600 nm on the SiN stop layer 31 formed on the processing substrate S using a spin coater. A film 32 was formed. Then, a resist was applied on the interlayer insulating film 32 by a spin coater, a resist pattern 33 was formed by a photolithography process, and the via hole 34 was etched. Next, after a sacrificial layer 35 was formed on the entire surface including the inside of the via hole 34 by a spin coater, a resist was applied on the sacrificial layer 35 by a spin coater, and a resist pattern 36 for wiring was formed by a photolithography process. In this case, for example, UV-II was used as each resist, and the thickness of the resist layer was 500 nm. Further, Duo248 was used as the sacrificial layer, and the thickness of the sacrificial layer 35 was 200 nm.

次に、図１に示すエッチング装置１を用いてトレンチエッチングを行った。エッチングガスとしては、Ｎ２とＮＦ３との混合ガスを用いた。Ｎ２とＮＦ３との混合比は、混合ガスの総流量に対してＮＦ３の比率を１０％とした。この場合、エッチングガスを２００ｓｃｃｍ、プラズマ発生用高周波アンテナコイル１８に接続した高周波電源１９の出力を２ＫＷ、基板電極２０に接続した高周波電源２２の出力を１００Ｗ、基板温度２５℃、真空チャンバ１１の圧力を０．７Ｐａに設定して層間絶縁膜をエッチングした。比較例として、ＮＦ３に代えて、混合ガスの総流量に対して１０％の比率でフロロカーボン（ＣＦ４及びＣ３Ｆ４）を添加してエッチングを行った。 Next, trench etching was performed using the etching apparatus 1 shown in FIG. As the etching gas, a mixed gas of N 2 and NF 3 was used. The mixing ratio of N 2 and NF 3 was 10% of the ratio of NF 3 with respect to the total flow rate of the mixed gas. In this case, the etching gas is 200 sccm, the output of the high frequency power source 19 connected to the plasma generating high frequency antenna coil 18 is 2 kW, the output of the high frequency power source 22 connected to the substrate electrode 20 is 100 W, the substrate temperature is 25 ° C., and the pressure in the vacuum chamber 11 Was set to 0.7 Pa, and the interlayer insulating film was etched. As a comparative example, etching was performed by adding fluorocarbon (CF 4 and C 3 F 4 ) at a ratio of 10% with respect to the total flow rate of the mixed gas instead of NF 3 .

図３に示すように、フロロカーボンを添加したエッチングガスでは、犠牲層３５のエッチング速度が、層間絶縁膜３２のエッチング速度より小さくなった。それに対して、ＮＦ３を添加したエッチングガスでは、犠牲層３５のエッチング速度が、層間絶縁膜３２のエッチング速度より大きくなり、犠牲層３５に対する層間絶縁膜３２の選択比が１より小さくなった。また、図４には、上記エッチング条件で、真空チャンバ１１の圧力を変化させたときの層間絶縁膜３２のエッチングレート（線Ａ）、犠牲層３５のエッチングレート（線Ｂ）及び犠牲層３５に対する層間絶縁膜の選択比（線Ｃ）を示す。この場合、真空チャンバの圧力が約１．７Ｐａ（１３ｍＴｏｒｒ）より高くなると、犠牲層３５に対する層間絶縁膜の選択比が１より大きくなった。 As shown in FIG. 3, the etching rate of the sacrificial layer 35 is lower than the etching rate of the interlayer insulating film 32 with the etching gas added with fluorocarbon. On the other hand, with the etching gas added with NF 3 , the etching rate of the sacrificial layer 35 is higher than the etching rate of the interlayer insulating film 32, and the selection ratio of the interlayer insulating film 32 to the sacrificial layer 35 is lower than 1. 4 shows the etching rate (line A) of the interlayer insulating film 32, the etching rate (line B) of the sacrificial layer 35, and the sacrificial layer 35 when the pressure of the vacuum chamber 11 is changed under the above etching conditions. The selectivity of the interlayer insulating film (line C) is shown. In this case, when the pressure in the vacuum chamber was higher than about 1.7 Pa (13 mTorr), the selection ratio of the interlayer insulating film to the sacrificial layer 35 was higher than 1.

本実施例では、ＳｉＯＣＨ系材料として、比誘電率（ｋ）２．５のＭＳＱを用い、スピンコータを使用して処理基板Ｓに形成したＳｉＮのストップ層３１上に、６００ｎｍの膜厚で層間絶縁膜３２を形成した。そして、この層間絶縁膜３２上に、スピンコータによりレジストを塗布し、フォトリソグラフィ工程でレジストパターン３３を形成してビアホール３４をエッチングした。次いで、ビアホール３４の内部を含む全面に、スピンコータにより犠牲層３５を形成した後、この犠牲層３５上にスピンコータによりレジストを塗布してフォトリソグラフィ工程で配線用のレジストパターン３６を形成した。この場合、各レジストしては、例えばＵＶ−IIを使用し、レジスト層の厚さを５００ｎｍとした。また、犠牲層としてはＤｕｏ２４８を用い、犠牲層３５の厚さを２００ｎｍとした。   In this embodiment, MSQ having a relative dielectric constant (k) of 2.5 is used as the SiOCH-based material, and the interlayer insulation is formed with a film thickness of 600 nm on the SiN stop layer 31 formed on the processing substrate S using a spin coater. A film 32 was formed. Then, a resist was applied on the interlayer insulating film 32 by a spin coater, a resist pattern 33 was formed by a photolithography process, and the via hole 34 was etched. Next, after a sacrificial layer 35 was formed on the entire surface including the inside of the via hole 34 by a spin coater, a resist was applied on the sacrificial layer 35 by a spin coater, and a resist pattern 36 for wiring was formed by a photolithography process. In this case, for example, UV-II was used as each resist, and the thickness of the resist layer was 500 nm. Further, Duo248 was used as the sacrificial layer, and the thickness of the sacrificial layer 35 was 200 nm.

次に、図１に示すエッチング装置１を用いてトレンチエッチングを行った。この場合、エッチングガスとしては、Ｎ２とＮＦ３との混合ガスを用い、ＮＦ３の比率を、混合ガスの総流量に対して０から１００％の範囲で変化させた。図４は、ＮＦ３の比率を変化させたときの層間絶縁膜３２及び犠牲層３５のエッチングレート（線Ｄ及び線Ｅ）と、犠牲層３５に対する層間絶縁膜３２の選択比（線Ｆ）が示されている。これによれば、フッ素生成ガスの比率が１０％を超えると、犠牲層３５のエッチング速度が層間絶縁膜３２のエッチング速度より遅くなることが判る。 Next, trench etching was performed using the etching apparatus 1 shown in FIG. In this case, a mixed gas of N 2 and NF 3 was used as the etching gas, and the ratio of NF 3 was changed in the range of 0 to 100% with respect to the total flow rate of the mixed gas. FIG. 4 shows the etching rate (line D and line E) of the interlayer insulating film 32 and the sacrificial layer 35 when the ratio of NF 3 is changed, and the selection ratio (line F) of the interlayer insulating film 32 to the sacrificial layer 35. It is shown. According to this, it can be seen that the etching rate of the sacrificial layer 35 becomes slower than the etching rate of the interlayer insulating film 32 when the ratio of the fluorine generating gas exceeds 10%.

本発明の比誘電率の低い層間絶縁膜のエッチング方法を実施するエッチング装置を概略的に示す図。The figure which shows schematically the etching apparatus which enforces the etching method of the interlayer insulation film with a low relative dielectric constant of this invention. デュアルダマシン構造形成の際に層間絶縁膜のエッチングを説明する図。6A and 6B illustrate etching of an interlayer insulating film when forming a dual damascene structure. エッチングガスを変えて層間絶縁膜をエッチングをした場合のエッチングレート及び選択比を示すグラフ。The graph which shows the etching rate and selectivity when an etching gas is changed and an interlayer insulation film is etched. 真空チャンバ内の圧力を変化させたときのエッチングレート及び選択比を示すグラフ。The graph which shows the etching rate and selectivity when changing the pressure in a vacuum chamber. フッ素生成ガスの比率を変化させたときの、層間絶縁膜及び犠牲層のエッチングレートと、選択比とを示すグラフ。The graph which shows the etching rate and selectivity of an interlayer insulation film and a sacrificial layer when changing the ratio of fluorine production gas.

符号の説明Explanation of symbols

１ エッチング装置
３１ ストップ層
３２ 低誘電率層間絶縁膜
３４ ビアホール
３５ 犠牲層 DESCRIPTION OF SYMBOLS 1 Etching apparatus 31 Stop layer 32 Low dielectric constant interlayer insulation film 34 Via hole 35 Sacrificial layer

Claims (2)

デュアルダマシン構造形成の際に、ＳｉＯＣＨ系材料からなり、ビアホールに犠牲層を形成した比誘電率の低い層間絶縁膜をエッチングし、配線用のホール、トレンチを微細加工する層間絶縁膜のドライエッチング方法であって、
エッチングガスとして、ＮＦ３、Ｆ２Ｎ２、Ｆ４Ｎ２、ＳＦ６、Ｆ２、ＸｅＦ２、ＳｉＦ４の中から選択されたフッ素生成ガスと、エッチング速度を制御する不活性ガスとを含み、酸素ガスを含まない混合ガスを用い、このエッチングガスの総流量に対してフッ素生成ガスの比率を１０％以下とし、このエッチングガスを１．７Ｐａ以下の作動圧力下で導入してエッチングを行うことを特徴とする層間絶縁膜のドライエッチング方法。 A method of dry etching an interlayer insulating film, in which an interlayer insulating film made of a SiOCH material and having a sacrificial layer formed in a via hole and having a low relative dielectric constant is etched and a hole and a trench for wiring are finely processed in forming a dual damascene structure Because
Etching gas includes fluorine generating gas selected from NF 3 , F 2 N 2 , F 4 N 2 , SF 6 , F 2 , XeF 2 , SiF 4 and an inert gas for controlling the etching rate. Etching is performed using a mixed gas not containing oxygen gas, with the ratio of the fluorine-producing gas to 10% or less of the total flow rate of the etching gas, and introducing the etching gas under an operating pressure of 1.7 Pa or less An interlayer insulating film dry etching method characterized by the above. 前記犠牲層は、シロキサンベースの有機材料を含むことを特徴とする請求項１記載の層間絶縁膜のドライエッチング方法。   The method of claim 1, wherein the sacrificial layer includes a siloxane-based organic material.
JP2003305146A 2003-08-28 2003-08-28 Interlayer dielectric film dry etching method Expired - Lifetime JP4681217B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003305146A JP4681217B2 (en) 2003-08-28 2003-08-28 Interlayer dielectric film dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305146A JP4681217B2 (en) 2003-08-28 2003-08-28 Interlayer dielectric film dry etching method

Publications (2)

Publication Number Publication Date
JP2005079191A JP2005079191A (en) 2005-03-24
JP4681217B2 true JP4681217B2 (en) 2011-05-11

Family

ID=34408641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305146A Expired - Lifetime JP4681217B2 (en) 2003-08-28 2003-08-28 Interlayer dielectric film dry etching method

Country Status (1)

Country Link
JP (1) JP4681217B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442649B2 (en) * 2005-03-29 2008-10-28 Lam Research Corporation Etch with photoresist mask
JP5186086B2 (en) * 2005-04-11 2013-04-17 アイメック Dual damascene patterning approach
JP4754374B2 (en) * 2006-03-16 2011-08-24 東京エレクトロン株式会社 Plasma etching method and computer-readable storage medium
JP4827567B2 (en) * 2006-03-16 2011-11-30 東京エレクトロン株式会社 Plasma etching method and computer-readable storage medium
US8124516B2 (en) * 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
US20080206991A1 (en) * 2007-02-22 2008-08-28 Nadia Rahhal-Orabi Methods of forming transistor contacts and via openings
KR101993389B1 (en) * 2012-11-05 2019-06-27 엘지디스플레이 주식회사 Method of manufacturing Flexible Display Device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188330A (en) * 1998-12-21 2000-07-04 Nec Corp Formation of dual-damascene wire

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307629A (en) * 1998-04-16 1999-11-05 Toshiba Corp Manufacture of semiconductor device
JPH11307630A (en) * 1998-04-17 1999-11-05 Toshiba Corp Semiconductor device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188330A (en) * 1998-12-21 2000-07-04 Nec Corp Formation of dual-damascene wire

Also Published As

Publication number Publication date
JP2005079191A (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US7235478B2 (en) Polymer spacer formation
US6670278B2 (en) Method of plasma etching of silicon carbide
KR101029947B1 (en) A method for plasma etching performance enhancement
KR101476435B1 (en) Method for multi-layer resist plasma etch
US20030100190A1 (en) Process for forming a damascene structure
JP2006013190A (en) Method of manufacturing semiconductor device
JP2007537602A (en) Carbon doped silicon oxide etching using H2 additive in fluorocarbon chemical etching
WO2000014793A2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
CN1543672A (en) Use of ammonia for etching organic low-K dielectrics
JP2013030778A (en) Method for bilayer resist plasma etch
KR101075045B1 (en) A method for plasma etching performance enhancement
JP2006165558A (en) Dielectric etching method by high supply low impact plasma giving high etching rate
JP4681217B2 (en) Interlayer dielectric film dry etching method
KR20030081052A (en) Method for manufacturing semiconductor device
CN1661799B (en) Semiconductor device
JP4651956B2 (en) Interlayer dielectric film dry etching method
JP4761502B2 (en) Interlayer dielectric film dry etching method
US6969685B1 (en) Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
JP2007508697A (en) Etchback method using dinitrogen monoxide
JP4067357B2 (en) Etching method
JP4643916B2 (en) Method and apparatus for dry etching of interlayer insulating film
JP2000021864A (en) Method of removing org. film
JP4144795B2 (en) Dry etching method for low dielectric constant interlayer insulating film
JP4889199B2 (en) Dry etching method for low dielectric constant interlayer insulating film
JP2005005697A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100326

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4681217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term