JP4312944B2 - Image processing device - Google Patents

Image processing device Download PDF

Info

Publication number
JP4312944B2
JP4312944B2 JP2000320199A JP2000320199A JP4312944B2 JP 4312944 B2 JP4312944 B2 JP 4312944B2 JP 2000320199 A JP2000320199 A JP 2000320199A JP 2000320199 A JP2000320199 A JP 2000320199A JP 4312944 B2 JP4312944 B2 JP 4312944B2
Authority
JP
Japan
Prior art keywords
pixel
horizontal
pixels
vertical
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000320199A
Other languages
Japanese (ja)
Other versions
JP2002135569A (en
Inventor
利之 山内
耕一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000320199A priority Critical patent/JP4312944B2/en
Publication of JP2002135569A publication Critical patent/JP2002135569A/en
Application granted granted Critical
Publication of JP4312944B2 publication Critical patent/JP4312944B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、特に文字や図形などが多く含まれるパソコン画像などを対象とし、入力画像の水平及び垂直画素数を他の水平及び垂直画素数に縮小又は拡大変換する解像度変換手段に特徴を有する画像処理装置に関する。
【０００２】
【従来の技術】
近年、マルチメディア関連機器を中心に、ディジタルスチルカメラ，ＤＶＤといったディジタル画像・映像機器が急速に普及している。又、表示装置においても液晶ディスプレイ、プラズマディスプレイといったドットマトリックスタイプの表示装置が広がっている。そこで、画像データの画素数と表示装置の画素数が異なる場合、画像データの画素数を表示装置の画素数に合わせる処理、つまり画像データの解像度変換処理が必要になる。
【０００３】
固有の画素数を有する表示デバイスに映像信号を表示させる従来の表示装置において、縮小解像度変換を行って映像を表示させる場合には、線形補間処理や平均値縮小法が一般的に用いられているが、解像度変換後の映像がぼけることになる。そこでＰＣＴ／ＪＰ９９／０１５１１の画像処理装置のように間引き画素前後の画素からの情報をもとに画素データを補正することが考えられた。以下、従来の画像処理として、ＰＣＴ／ＪＰ９９／０１５１１の画像処理装置について、図９，図１０を用いて動作を説明する。
【０００４】
図９はＰＣＴ／ＪＰ９９／０１５１１の画像処理装置における画像縮小回路３０の基本構成図である。このＰＣＴ／ＪＰ９９／０１５１１の画像処理装置における画像縮小回路３０は、第１の遅延回路３１、第２の遅延回路３２、第３の遅延回路３３、係数決定回路３４、演算回路３５、画像再編成回路３６、間引きパルス発生回路３７を含んで構成される。なお、第１の遅延回路３１、第２の遅延回路３２、第３の遅延回路３３はいずれもフリップフロップ等から構成され、水平方向に画像縮小を行う場合は画素単位の遅延を行い、垂直方向に画像縮小を行う場合はライン単位の遅延を行う回路とする。
【０００５】
入力信号であるディジタル原画像１０１は先ず第１の遅延回路３１に入力され、第１の遅延回路３１から１段遅延信号３１ａが出力され、１段遅延信号３１ａは第２の遅延回路３２に入力され、第２の遅延回路３２から２段遅延信号３２ａが出力され、２段遅延信号３２ａは第３の遅延回路３３に入力され、第３の遅延回路３３から３段遅延信号３３ａが出力される。
【０００６】
そして、レジスタ、セレクタ、コンパレータ等から構成される係数決定回路３４では、１段遅延信号３１ａと２段遅延信号３２ａの連続する２画素の信号レベルからその相関の濃度差に応じた係数を決定し、補正係数α信号３４ａを演算回路３５に供給する。セレクタ、レジスタ、加算器等から構成される演算回路３５は、間引きパルス３７ａのタイミングで連続する２画素を抜き取り、代わりに補間画素１画素を挿入して間引き画像信号３５ａを出力する。代わりに挿入される補間画素１画素は、抜き取られる連続する２画素とその前後の２画素の合計４画素と係数決定回路３４で得られる補正係数α信号３４ａとから演算された画素である。抜き取られる連続する２画素は、１段遅延信号３１ａと２段遅延信号３２ａから、その前後の２画素はディジタル原画像信号１０１と３段遅延信号３３ａから同時に得られる。画像再編成回路３６は演算回路３５によって得られた間引き処理後の間引き画像信号３５ａを画像として再編成し、縮小画像信号１０３として出力する。
【０００７】
係数発生回路３４での補正係数αは、隣り合う２画素の相関の濃淡差に基づいて決定する。濃淡差がほぼ等しい場合は出力する補正係数αは０とし、隣り合う２画素の相関の濃淡の差が等しくないときは、濃度の差の検出を何段階かに分けてその差に応じて補間係数αを決定し、係数決定回路３４より補間係数α信号３４ａとして出力する。又その相関の濃度差の検出にはある程度幅を持たせてある。
【０００８】
又、演算回路３５では連続する４画素信号となる３段遅延信号３３ａ，２段遅延信号３２ａ，１段遅延信号３１ａ、ディジタル原画像１０１の画素値を夫々ａ，ｂ，ｃ，ｄとして、補間係数αが補間係数α信号３４ａにより入力された場合、（１＋２α）×（ｂ＋ｃ）÷２−ａ×α−ｄ×αの計算式で補間画素１画素を生成する。補間係数αが０なら演算式は（ｂ＋ｃ）÷２となり、補間画素は抜き取られる連続する２画素の単なる平均値になる。
【０００９】
なお、間引きパルス発生回路３７による間引きパルス３７ａは画像の縮小率に合わせて出力される。例えば４／５に縮小するのであれば５画素に１回の間引きパルス、２／３に縮小するのであれば３画素に１回の間引きパルスが出力される。
【００１０】
図１０を用いてＰＣＴ／ＪＰ９９／０１５１１の画像処理装置の縮小解像度変換について具体的に説明する。図１０上段は入力されるディジタル原画像信号１０１の波形例である。図示の範囲では低レベル中に高レベルの太さや輝度などが異なるストライプが存在するパターンと、画素値が連続する高レベルから連続する低レベルへと変化するパターンと、画素値が低レベル〜高レベルへと変化するパターンなどが存在する。いずれのパターンも、輝度値が大きく変化するコントラストの高い部分を含む画像である。
【００１１】
このような部分画像を上記した従来の解像度変換であるＰＣＴ／ＪＰ９９／０１５１１の画像処理装置によって３／４に縮小解像度変換を行うと、図１０下段に示すような縮小画像信号１０３が出力される。ここで補間係数αは隣り合う２画素ｂ，ｃの濃淡差がほぼ等しい場合は０とし、隣り合う２画素ｂ，ｃ濃淡の差が等しくないときは０．２５としている。
【００１２】
ディジタル原画像信号１０１の１０１ａの部分を見ると隣り合う２画素ｂ，ｃの値は５０と１００であり、濃淡差があると判断され補間係数αは０．２５になる。そして得られる縮小画像信号１０３の１０３ａでは、挿入された補間画素Ｂは（１＋２α）×（ｂ＋ｃ）÷２−ａ×α−ｄ×αの計算式に値を代入して（１＋２×０．２５）×（５０＋１００）÷２−５０×０．２５−５０×０．２５で、その結果は１００となる。つまりグレーに白のラインがあるディジタル原画像１０１を縮小して縮小画像信号１０３に変換しても同じグレーに白のラインの画像になる。
【００１３】
ディジタル原画像信号１０１の１０１ｆの部分を見ると隣り合う２画素ｂ，ｃの値は５０と１００であり、濃淡差があると判断され補間係数αは０．２５になる。そして得られる縮小画像信号１０３の１０３ｆでは置き換えられた補間画素Ｂは（１＋２α）×（ｂ＋ｃ）÷２−ａ×α−ｄ×αの計算式に値を代入して（１＋２×０．２５）×（５０＋１００）÷２−０×０．２５−１５０×０．２５で、結果は７５となる。つまり黒から白に徐々に変化する部分のディジタル原画像１０１を縮小して縮小画像信号１０３に変換しても、同じ黒から白へ徐々に変化する画像になる。ただ変化の角度が大きくなるだけである。
【００１４】
ところが、ディジタル原画像信号１０１の１０１ｂの部分を見ると隣り合う２画素ｂ，ｃの値は１００と１５０であり、濃淡差があると判断され補間係数αは０．２５になる。そして得られる縮小画像信号１０３の１０３ｂでは挿入された補間画素Ｂは、（１＋２α）×（ｂ＋ｃ）÷２−ａ×α−ｄ×αの計算式に値を代入して（１＋２×０．２５）×（１００＋１５０）÷２−５０×０．２５−５０×０．２５で、結果は１６５．５となる。つまりグレーに白のラインがあるディジタル原画像１０１を縮小して縮小画像信号１０３に変換すると、同じグレーに元の輝度より高い輝度のラインに変換されてしまうことになる。
【００１５】
又、ディジタル原画像信号１０１の１０１ｄの部分を見ると隣り合う２画素ｂ，ｃの値は１５０と５０であり、濃淡差があると判断され補間係数αは０．２５になる。そして得られる縮小画像信号１０３の１０３ｄでは挿入された補間画素Ｂは、（１＋２α）×（ｂ＋ｃ）÷２−ａ×α−ｄ×αの計算式に値を代入して（１＋２×０．２５）×（１５０＋５０）÷２−１５０×０．２５−５０×０．２５で、結果は１００となる。つまり白から黒に変化する部分のディジタル原画像１０１を縮小して縮小画像信号１０３に変換すると、同じ白から黒に変化する部分に中間調のレベルが現れぼけたような信号に変換されてしまうことになる。
【００１６】
ＰＣＴ／ＪＰ９９／０１５１１の画像処理装置の縮小解像度変換によってディジタル原画像信号１０１の信号は１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ，１０１ｅ，１０１ｆが夫々縮小画像１０３に変換すると、１０３ａ，１０３ｃ，１０３ｆのように縮小による画質劣化を大幅に改善できる。しかし１０３ｄのように信号レベルが変化してエッジ部がぼけたり、１０３ｂ，１０３ｅのように、元々同じ輝度であるべきドット又はストライプに輝度むらが生じたりする。
【００１７】
【発明が解決しようとする課題】
このように、図１０で示されたＰＣＴ／ＪＰ９９／０１５１１の画像処理装置の縮小解像度変換を用いて解像度変換を行うと、ＰＣのテキスト画面や図形画像などにおいてはストライプやドットは輝度値が変化する事があり、エッジ部では中間調の階調が生じてしまう。このように縮小解像度では見難い表示画像になる部分が発生するという問題点があった。又これと同様の手法を用いて画像を拡大する場合にも同様の欠点があった。
【００１８】
本発明は、このような従来の問題点に鑑みてなされたものであって、ディジタル画像の解像度を変換する際に、画像の先鋭度の劣化や輝度むらの発生を防ぎ、より原画に近い鮮明な画像を得ることのできる画像処理装置を実現することを目的とする。
【００１９】
【課題を解決するための手段】
本願の請求項１の発明は、指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、前記ディジタル原画像に対して指定された縮小変換倍率に応じて間引きパルスを発生し出力する間引きパルス発生手段と、前記ディジタル原画像の画素信号のレベルを所定の画素数範囲に渡って監視し、所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して間引きパルスによる画素間引きの補間画素生成方式を決定するための波形情報を出力する波形監視手段と、前記波形監視手段で得られた波形情報を元に、間引きパルス入力時に連続する２画素を置き換える補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する補間画素選択手段と、を具備することを特徴とするものであり、ディジタル原画像の縮小解像度変換をする際に画像の先鋭度の劣化や輝度むらの発生を防ぐことができる。
【００２０】
本願の請求項２の発明は、指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、前記ディジタル原画像に対して指定された拡大変換倍率に応じて画素挿入パルスを発生し出力する画素挿入パルス発生手段と、前記ディジタル原画像の画素信号のレベルを所定の画素数範囲に渡って監視し、所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して画素挿入パルスによる画素挿入の補間画素生成方式を決定するための波形情報を出力する波形監視手段と、前記波形監視手段で得られた波形情報を元に、画素挿入パルス入力時に連続する２画素間に挿入する補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する補間画素選択手段と、を具備することを特徴とするものであり、ディジタル原画像の拡大解像度変換をする際に画像の先鋭度の劣化や輝度むらの発生を防ぐことができる。
【００２１】
本願の請求項３の発明は、請求項１の画像処理装置において、前記縮小変換倍率は、水平方向の縮小変換倍率と垂直方向の縮小変換倍率を指定するものとし、前記間引きパルス発生手段は、指定された水平方向の縮小変換倍率に基づいて前記水平方向についての水平方向間引きパルスを発生する水平方向間引きパルス発生手段と、指定された垂直方向の縮小変換倍率に基づいて前記垂直方向に付いての垂直方向間引きパルスを発生する垂直方向間引きパルス発生手段と、を有し、前記波形監視手段は、前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向間引きパルスによる水平方向画素間引きの水平方向補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段と、前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向間引きパルスによる垂直方向画素間引きの垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、を有し、前記補間画素選択手段は、前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向間引きパルス入力時に水平方向で連続する２画素を置き換える水平方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する水平方向補間画素選択手段と、前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向間引きパルス入力時に垂直方向で連続する２画素を置き換える垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とするものであり、ディジタル原画像を水平方向と垂直方向に個別に縮小解像度変換をする際に画像の先鋭度の劣化や輝度むらの発生を防ぐことができる。
【００２２】
本願の請求項４の発明は、請求項２の画像処理装置において、前記拡大変換倍率は、水平方向の拡大変換倍率と垂直方向の拡大変換倍率を指定するものとし、前記画素挿入パルス発生手段は、指定された水平方向の拡大変換倍率に基づいて前記水平方向についての水平方向画素挿入パルスを発生する水平方向画素挿入パルス発生手段と、指定された垂直方向の拡大変換倍率に基づいて前記垂直方向に付いての垂直方向画素挿入パルスを発生する垂直方向画素挿入パルス発生手段と、を有し、前記波形監視手段は、前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向画素挿入パルスによる水平方向画素挿入の水平方向補間画素生成方式を決定のための水平方向波形情報を出力する水平方向波形監視手段と、前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向画素挿入パルスによる垂直方向画素挿入の垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、を有し、前記補間画素選択手段は、前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向画素挿入パルス入力時に水平方向で連続する２画素間に挿入する水平方向補間画素としして、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する水平方向補間画素選択手段と、前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向画素挿入パルス入力時に垂直方向で連続する２画素間に挿入する垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とするものであり、ディジタル原画像を水平方向と垂直方向に個別に拡大解像度変換をする際に画像の先鋭度の劣化や輝度むらの発生を防ぐことができる。
【００２３】
本願の請求項５の発明は、指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、指定された水平方向の縮小変換倍率に基づいて前記水平方向についての水平方向画素間引きパルスを発生する水平方向画素間引きパルス発生手段と、指定された垂直方向の拡大変換倍率に基づいて前記垂直方向についての垂直方向画素挿入パルスを発生する垂直方向画素挿入パルス発生手段と、前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向画素間引きパルスによる水平方向画素間引きの水平方向補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段と、前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向画素挿入パルスによる垂直方向画素挿入の垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向画素間引きパルス入力時に水平方向で連続する２画素を置き換える水平方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する水平方向補間画素選択手段と、前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向画素挿入パルス入力時に垂直方向で連続する２画素間に挿入する垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちのいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とするものであり、ディジタル原画像を水平方向に縮小解像度変換を行い、垂直方向に拡大解像度変換をする際に画像の先鋭度の劣化や輝度むらの発生を防ぐことができる。
【００２４】
本願の請求項６の発明は、指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、指定された水平方向の拡大変換倍率に基づいて前記水平方向についての水平方向画素挿入パルスを発生する水平方向画素挿入パルス発生手段と、指定された垂直方向の縮小変換倍率に基づいて前記垂直方向に付いての垂直方向画素間引きパルスを発生する垂直方向画素間引きパルス発生手段と、前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向画素挿入パルスによる水平方向画素挿入の水平方向補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段と、前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向画素間引きパルスによる垂直方向画素間引きの垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向画素挿入パルス入力時に水平方向で連続する２画素間に挿入する水平方向補間画素として、前記２画素と前記２画素の平均値の３つのうちのいずれかを選択する水平方向補間画素選択手段と、前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向画素間引きパルス入力時に垂直方向で連続する２画素を置き換える垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちのいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とするものであり、ディジタル原画像を水平方向に拡大解像度変換を行い、垂直方向に縮小解像度変換をする際に画像の先鋭度の劣化や輝度むらの発生を防ぐことができる。
【００２５】
本願の請求項７の発明は、請求項１の画像処理装置において、前記波形監視手段は、前記ディジタル原画像の画素信号を夫々１画素，２画素，３画素分遅延した出力を出す第１，第２，第３の遅延回路と、前記ディジタル原画像の画像信号と前記第１の遅延回路の出力とを比較する第１の比較器と、前記第２，第３の遅延回路の出力を比較する第２の比較器と、を具備するものであり、前記補間画素選択手段は、前記第１，第２の比較器の出力が実質的に等しい場合には、夫々前記第１又は第２の遅延回路出力を選択し、前記第１の比較器により前記第１の遅延回路出力が大きい場合には、前記第２の比較器により前記第３の遅延回路出力が小さければ前記第１，第２の遅延回路出力のより大きい方を選択出力とし、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力の平均値を選択出力とし、前記第１の比較器より前記原ディジタル信号の出力が大きい場合には、第２の比較器より第３の遅延回路出力が小さければその平均値を選択出力し、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力のうち小さい方を選択し、前記第１，第２の遅延回路の出力に代えて補間画素とすることを特徴とするものである。
【００２６】
本願の請求項８の発明は、請求項２の画像処理装置において、前記波形監視手段は、前記ディジタル原画像の画素信号を夫々１画素，２画素，３画素分遅延した出力を出す第１，第２，第３の遅延回路と、前記ディジタル原画像の画像信号と前記第１の遅延回路の出力とを比較する第１の比較器と、前記第２，第３の遅延回路の出力を比較する第２の比較器と、を具備するものであり、前記補間画素選択手段は、前記第１，第２の比較器の出力が実質的に等しい場合には、夫々前記第１又は第２の遅延回路出力を選択し、前記第１の比較器により前記第１の遅延回路出力が大きい場合には、前記第２の比較器により前記第３の遅延回路出力が小さければ前記第１，第２の遅延回路出力のより大きい方を選択出力とし、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力の平均値を選択出力とし、前記第１の比較器より前記原ディジタル信号の出力が大きい場合には、第２の比較器より第３の遅延回路出力が小さければその平均値を選択出力し、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力のうち小さい方を選択し、前記第１，第２の遅延回路の出力の間に挿入して補間画素とすることを特徴とするものである。
【００２７】
【発明の実施の形態】
本発明の実施の形態１における画像処理装置について図１〜図５を用いて説明する。図１は本実施の形態における画像の縮小をする画像処理装置の基本構成図である。この画像処理装置は、第１の遅延回路１０、第２の遅延回路１１、第３の遅延回路１２、波形監視回路１３、間引きパルス発生回路１４、平均値化回路１５、補間選択回路１６、画像再編成回路１７を含んで構成される。
【００２８】
遅延回路１０，１１，１２はフリップフロップ等で構成され、直列接続されており、水平方向に画像縮小を行う場合は夫々１画素単位の遅延を行い、垂直方向に画像縮小を行う場合は夫々１ライン単位の遅延を行う回路である。波形監視回路１３はディジタル原画像１０１、遅延回路１０の出力する１段遅延信号１０ａ、遅延回路１１の出力する２段遅延信号１１ａ、遅延回路１２の出力する３段遅延信号１２ａを入力し、水平方向又は垂直方向に波形監視を行い、波形情報信号１３ａを生成する回路である。遅延回路１０、遅延回路１１、遅延回路１２、及び波形監視回路１３は、ディジタル原画像１０１の画素信号のレベルを所定の画素数範囲に渡って監視し、画素信号レベルを隣り合う画素間で大小判定を行いこれを波形情報信号１３ａとして出力する波形監視手段の機能を有している。
【００２９】
間引きパルス発生回路１４は、入力された縮小率に応じて、入力される同期信号１０２（水平方向に画像縮小を行う場合は水平同期信号、垂直方向に画像縮小を行う場合は垂直同期信号）を基準として間引きパルス１４ａを発生する間引きパルス発生手段であり、例えば水平方向に４／５に画像縮小するのであれば５画素に１画素分の間引きパルス、垂直方向に２／３に画像縮小するのであれば３ラインに１ライン分の間引きパルスが出力される。
【００３０】
平均値化回路１５は連続する２画素、即ち遅延回路１１，１２の出力の平均値を算出して平均値補間画素データ１５ａを出力するものである。補間選択回路１６は、間引きパルス発生回路１４からの間引きパルス１４ａの入力時において、連続する２画素を補間画素１画素に置き換えて間引き画像信号１６ａを出力する回路である。ここで連続する２画素を置き換える補間画素１画素は、波形監視回路１３の出力である波形情報信号１３ａに基づいて、連続する２画素のどちらか一方あるいはその平均値のいずれかを選択して出力するものである。画像再編成回路１７は、遅延回路１０，１１の出力１０ａ，１１ａと補間選択回路１６の出力とが入力され、間引き画像信号１６ａでの抜き取られた画素部分の時間補正などを含めて、画像として再編成し表示デバイスの各画素に対応したタイミングで表示デバイスへデータを出力する機能を有している。
【００３１】
図２に波形監視回路１３の一例を示す。第１の比較回路１３１はディジタル原画像１０１と１段遅延信号１０ａの大小比較を行い、第２の比較回路１３２は２段遅延信号１１ａと３段遅延信号１２ａの大小比較を行い、この結果を波形情報信号１３ａとして出力する。
【００３２】
このように構成された画像処理装置の動作について説明する。ディジタル原画像１０１の信号は遅延回路１０に入力される。遅延回路１０から出力された１段遅延信号１０ａは遅延回路１１に入力される。又遅延回路１１で遅延された信号は２段遅延信号１１ａとして遅延回路１２に入力される。遅延回路１２で遅延された信号は３段遅延信号１２ａとして出力される。波形監視回路１３は、ディジタル原画像１０１の信号、１段遅延信号１０ａ、２段遅延信号１１ａ、３段遅延信号１２ａを入力し、ディジタル原画像１０１における信号レベルでディジタル原画像１０１と１段遅延信号１０ａの大小比較と、２段遅延信号１１ａと３段遅延信号１２ａの大小比較を常時行う。
【００３３】
図３は波形監視回路１３の動作の一例を説明するタイムチャートである。波形監視回路１３は、ディジタル原画像１０１と１段遅延信号１０ａと２段遅延信号１１ａと３段遅延信号１２ａとの連続する４画素を入力し、ディジタル原画像１０１と一段遅延信号１０ａの大小比較と、２段遅延信号１１ａと３段遅延信号１２ａの大小比較とを行い、波形情報信号１３ａとする。この例では３段遅延信号１２ａが２段遅延信号１１ａより小さいと判定される。比較画素間のレベル差が任意に設定された大小比較基準判定レベルαより差が大きく２段遅延信号１１ａが大きいからである。そして１段遅延信号１０ａはディジタル原画像１０１と等しいと判定される。ディジタル原画像１０１の方がやや大きいが、比較画素間のレベル差が任意に設定された大小比較基準判定レベルαより差が小さく実質的に等しいと判断できるからである。
【００３４】
ここで大小比較基準判定レベルαを最適値に設定することによって、あるレベル以上の差がないと、大小判定の結果が有効にされないようにしている。これは、大小判定基準レベルαを設定せずに、僅かな信号レベル差を用いて大小判定を行うと、単なるノイズの信号をも大小判定の対象にしてしまい、誤判別を起こす可能性が大きくなるからである。いずれにしても、画質をよくするために最適な大小比較基準判定レベルαを設定することが望ましい。
【００３５】
さて図１において、補間選択回路１６は間引きパルス発生回路１４からの間引きパルス１４ａのパルスが入力された時点で波形情報信号１３ａを元に、連続する２画素（１段遅延信号１０ａ、２段遅延信号１１ａ）を補間画素に置き換えて間引き画像信号１６ａを出力する。又、補間画素は図４に示すテーブルによって決定される。ここでａは３段遅延信号１２ａ、ｂは２段遅延信号１１ａ、ｃは１段遅延信号１０ａ、ｄはディジタル原画像１０１とする。例えば、図４のテーブルよりａ＜ｂでｃ＞ｄの場合は、夫々ｂとｃが判定レベルαを超えて大きい方としており、これは間引きパルス１４ａのパルスが入力された時点で、３段遅延信号１２ａと２段遅延信号１１ａの大小比較で２段遅延信号１１ａが大きく、１段遅延信号１０ａとディジタル原画像１０１の大小比較で１段遅延信号１０ａが大きいとの波形情報信号１３ａが入力されると、補間選択回路１６では２段遅延信号１１ａと１段遅延信号１０ａの信号レベルが大きい方を補間画素として選択して間引き画像信号１６ａを出力することを表す。又、図４のテーブルよりａ＜ｂでｃ＜ｄの場合は（ｂ＋ｃ）／２としており、これは間引きパルス１４ａが入力された時点で、３段遅延信号１２ａと２段遅延信号１１ａの大小比較で２段遅延信号１１ａが大きく、１段遅延信号１０ａとディジタル原画像１０１の大小比較でディジタル原画像信号１０１が大きいとの波形情報信号１３ａが入力されると、補間選択回路１６では２段遅延信号１１ａと１段遅延信号１０ａの平均値を補間画素に選択する。即ち平均値化回路１５の出力である平均値補間画素データ１５ａを間引き画像信号１６ａとして出力することを表す。
【００３６】
次に画像再編成回路１７は、ディジタル原画像信号１０１を遅延した１段又は遅延信号１０ａ，１１ａと補間選択回路１６の出力である間引き画像信号１６ａでの抜き取られた画素部分の時間補正などを含めて、画像として再編成し表示デバイスの各画素に対応したタイミングで表示デバイスへ縮小画像信号１０４を出力する。
【００３７】
以上の解像度変換処理について、図５を用いて説明する。図５はディジタル画像信号の波形例である。図示の範囲では低レベル中に高レベルの太さや輝度などが異なるストライプが存在するパターンと、画素値が連続する高レベルから連続する低レベルへと変化するパターンと、画素値が低レベル〜高レベルへと変化するパターンなどが存在する。いずれのパターンも、輝度値が大きく変化するコントラストの高い部分を含む画像である。図５の上段に示すディジタル原画像信号１０１（１０１ａ、１０１ｂ，１０１ｃ，１０１ｄ，１０１ｅ，１０１ｆ）を本実施の形態１による解像度変換処理によって３／４に解像度を変換すると、図５の下段に示す画像縮小信号１０４（１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ，１０４ｅ，１０４ｆ）が得られることを示す。ここでのディジタル原画像１０１は従来の解像度変換の説明で示した図１０と同じものである。
【００３８】
図５でディジタル原画像信号１０１ａが縮小画像信号１０４ａになることを説明する。ディジタル原画像信号１０１ａでａ点は３段遅延信号１２ａであり、ｂ点は２段遅延信号１１ａであり、ｃ点は１段遅延信号１０ａであり、ｄ点はディジタル原画像信号１０１である。波形監視回路１３でａ点とｂ点の大小比較を行いａ＝ｂであると判定し、ｃ点とｄ点の大小比較でｃ＞ｄと判定する。この波形情報信号１３ａをもとにして、図４のテーブルにより補間選択回路１６では縮小画像信号１０４ａとして出力するための補間画素Ｂとして、ｃ点の画素を選択して出力する。つまり４画素ａ，ｂ，ｃ，ｄを３画素ａ，Ｂ（＝ｃ），ｄに縮小して縮小画像信号１０４ａが得られることになる。
【００３９】
次に、ディジタル原画像信号１０１ｂが縮小画像信号１０４ｂになることを説明する。ディジタル原画像信号１０１ａでａ点は３段遅延信号１２ａであり、ｂ点は２段遅延信号１１ａであり、ｃ点は１段遅延信号１０ａであり、ｄ点はディジタル原画像信号１０１である。波形監視回路１３でａ点とｂ点の大小比較を行いａ＜ｂであると判定し、ｃ点とｄ点の大小比較でｃ＞ｄと判定する。この波形情報信号１３ａをもとにして、図４のテーブルにより補間選択回路１６では縮小画像信号１０４ｂとして出力するための補間画素Ｂとして、ｂ点とｃ点の画素レベルの大きい方つまりｃ点を選択して出力する。つまり４画素ａ，ｂ，ｃ，ｄを３画素ａ，Ｂ＝ｃ，ｄに縮小した縮小画像信号１０４ａが得られることになる。
【００４０】
ディジタル原画像１０１を本実施の形態によって縮小解像度変換することにより、図５に示すように１０１ａは１０４ａに変換され、１０１ｃは１０４ｃに変換され、１０１ｆは１０４ｆに変換される。これは従来の解像度変換を用いた図１０の結果と同じ結果が得られることになり、画像のドット部又はストライプ部において間引かれた場所の各画素信号のレベルのばらつきが無くなり、１０４ｆのようにエッジではない信号についてはほぼ自然な中間調が得られ、表示された縮小画像は非常に見やすい。
【００４１】
そして、ディジタル原画像１０１を本実施の形態によって縮小解像度変換することにより、図５に示すように１０１ｂは１０４ｂに変換され、１０１ｅは１０４ｅに変換される。これはディジタル原画像１０１の１０１ｂと１０４ｅ部分の最高輝度のレベルが保持され、元の輝度より高い輝度のラインに変換される従来の解像度変換にはない見やすい縮小画像が得られる。
【００４２】
又、ディジタル原画像１０１を本実施の形態によって縮小解像度変換することにより、図５に示すように１０１ｄは１０４ｄに変換される。これは画素値が連続する高レベルから連続する低レベルへと急に変化するパターンのエッジ部を保持することができる。
【００４３】
以上の説明では画像における水平方向の処理を基本に説明してきたが、垂直方向の縮小においても同様の処理を行うことが可能である。
【００４４】
次に実施の形態２について説明する。前述した実施の形態１では、ディジタル原画像１０１を縮小する画像処理装置について説明したが、実施の形態２はディジタル原画像１０１を拡大する画像処理装置である。図６はその構成を示すブロック図である。この画像処理装置は、第１の遅延回路２０、第２の遅延回路２１、第３の遅延回路２２、波形監視回路２３、挿入パルス発生回路２４、平均値化回路２５、補間選択回路２６、画像再編成回路２７を含んで構成される。
【００４５】
遅延回路２０，２１，２２はフリップフロップ等で構成され、水平方向に画像縮小を行う場合は夫々１画素単位の遅延を行い、垂直方向に画像縮小を行う場合は夫々１ライン単位の遅延を行う回路である。波形監視回路２３はディジタル原画像１０１、遅延回路２０の出力する１段遅延信号２０ａ、遅延回路２１の出力する２段遅延信号２１ａ、遅延回路２２の出力する３段遅延信号２２ａを入力し、水平方向又は垂直方向に波形監視を行い、波形情報信号２３ａを生成する回路であって、図２と同様の構成を有している。遅延回路２０、遅延回路２１、遅延回路２２、及び波形監視回路２３は、ディジタル原画像１０１の画素信号のレベルを所定の画素数範囲に渡って監視し、画素信号レベルを隣り合う画素間で大小判定を行いこれを波形情報信号２３ａとして出力する波形監視手段の機能を有している。
【００４６】
挿入パルス発生回路２４は、入力された拡大率に応じて、入力される同期信号１０２（水平方向に画像拡大を行う場合は水平同期信号、垂直方向に画像拡大を行う場合は垂直同期信号）を基準として挿入パルス２４ａを発生する挿入パルス発生手段であり、例えば水平方向に５／４に画像拡大するのであれば４画素に１画素分の画素挿入パルス、垂直方向に３／２に画像縮小するのであれば２ラインに１ライン分の画素挿入パルスが出力される。
【００４７】
平均値化回路２５は連続する２画素、即ち遅延回路２１，２２の出力の平均値を算出して平均値補間画素データ２５ａを出力するものである。補間選択回路２６は、挿入パルス発生回路２４からの挿入パルス２４ａの入力時において、連続する２画素の間に補間画素１画素を挿入する挿入画像信号２６ａを出力する回路である。ここで連続する２画素に挿入する補間画素１画素は、波形監視回路２３の出力である波形情報信号２３ａに基づいて連続する２画素のどちらか一方あるいはその平均値のいずれかを選択して出力するものである。選択方法は図４のテーブルと同様とする。画像再編成回路２７は、遅延回路２０，２１の出力２０ａ，２１ａと補間選択回路２６の出力２６ａとが入力され、挿入画像信号２６ａで挿入された画素部分の時間補正などを含めて、画像として再編成し表示デバイスの各画素に対応したタイミングで表示デバイスへデータを出力する機能を有している。
【００４８】
次に２次元の縮小変換を行う本発明の実施の形態３による画像処理装置について説明する。図７はこの画像処理装置の構成を示すブロック図である。この画像処理装置では水平方向の画像縮小を行う処理ブロックＤＨに加え、水平方向に縮小した画像を入力として垂直方向に画像の縮小変換を行う画像処理ブロックＤＶの構成が付加されている。即ち図７の水平処理ブロックＤＨは図１に示すブロックと同一であり、遅延回路（Ｄ）１０〜１２は１画素分の画素信号を遅延するものとする。画像再編成回路１７の出力１０４ｈは画像処理ブロックＤＶに加えられる。画像処理ブロックＤＶは垂直方向の遅延回路１０ｖ，１１ｖ，１２ｖを有しており、これらは一垂直走査ライン分を遅延を行うものである。又波形監視回路１３ｖについては波形監視回路１３と同一であり、間引きパルス発生回路１４ｖには垂直同期信号１０２ｖが入力される。間引きパルス発生回路１４，１４ｖには夫々水平方向の縮小変換倍率と垂直方向の縮小変換倍率を指定するものとする。
【００４９】
間引きパルス発生回路１４は水平方向について間引きパルスを出力する水平方向間引きパルス発生手段であり、間引きパルス発生回路１４ｖは垂直方向について間引きパルスを出力する垂直方向間引きパルス発生手段である。又遅延回路１０，１１，１２、波形監視回路１３はディジタル原画像の画素信号のレベルを水平方向の所定の画素数範囲に渡って監視し、水平方向の所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して、水平間引きパルスによる画素間引きの補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段を構成している。又遅延回路１０ｖ，１１ｖ，１２ｖ、波形監視回路１３ｖはディジタル原画像の画素信号のレベルを垂直方向の所定の画素数範囲に渡って監視し、垂直方向の所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して、垂直間引きパルスによる画素間引きの補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段を構成している。
【００５０】
又補間選択回路１６は、水平方向波形監視手段で得られた水平波形情報をもとに水平方向間引きパルス入力時に連続する２画素を置き換える水平補間画素を、前記２画素自体とその平均値の３つのうちどれかを選択する水平補間画素選択手段を構成している。更に補間選択回路１６ｖは、垂直方向波形監視手段で得られた垂直波形情報をもとに垂直方向間引きパルス入力時に連続する２画素を置き換える垂直補間画素を、前記２画素自体、あるいは前記２画素の平均値の３つのうちどれかを選択する垂直補間画素選択手段を構成している。選択方法は図４のテーブルの通りとする。こうすれば間引きパルス発生回路１４，１４ｖに夫々水平方向，垂直方向の縮小率を設定することによって画像を２次元で縮小することができる。
【００５１】
次に本発明の実施の形態４について説明する。この実施の形態では水平及び垂直方向の２次元の画像拡大を行う画像処理装置である。図８はこの画像処理装置の構成を示すブロック図である。この画像処理装置では図６に示す水平方向の拡大を行う処理装置に加え、水平方向に拡大した画像を入力として垂直方向に画像の拡大変換を行う画像処理装置の構成が付加されている。即ち図８の水平処理ブロックＥＨは図６に示すブロックと同一であり、遅延回路（Ｄ）１０〜１２は１画素分の画素信号を遅延するものとする。画像再編成回路１７の出力１０５ｈは画像処理ブロックＥＶに加えられる。画像処理ブロックＥＶは垂直方向の遅延回路２０ｖ，２１ｖ，２２ｖを有しており、これらは一垂直走査ライン分の遅延を行うものである。又波形監視回路２３ｖについては波形監視回路２３と同一であり、挿入パルス発生回路２４ｖには垂直同期信号１０２ｖが入力される。挿入パルス発生回路２４，２４ｖには水平方向の拡大変換倍率と垂直方向の拡大変換倍率を指定するものとする。
【００５２】
挿入パルス発生回路２４は水平方向について画素挿入パルス出力を行う水平方向画素挿入パルス発生手段であり、挿入パルス発生回路２４ｖは垂直方向について画素挿入パルス出力を行う垂直方向画素挿入パルス発生手段である。遅延回路２０，２１，２２と波形監視回路２３はディジタル原画像の画素信号のレベルを水平方向の所定の画素数範囲に渡って監視し、水平方向の所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して、水平画素挿入パルスによる画素挿入の補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段を構成している。又遅延回路２０ｖ，２１ｖ，２２ｖと波形監視回路２３ｖはディジタル原画像の画素信号のレベルを垂直方向の所定の画素数範囲に渡って監視し、垂直方向の所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して、垂直画素挿入パルスによる画素挿入の補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段を構成している。
【００５３】
又補間選択回路２６は、水平方向波形監視手段で得られた水平波形情報をもとに水平方向画素挿入パルス入力時に連続する２画素間に挿入する水平補間画素を、前記２画素自体とその平均値の３つのうちどれかを選択する水平補間画素選択手段を構成している。更に補間選択回路２６ｖは、垂直方向波形監視手段で得られた垂直波形情報をもとに垂直方向間画素挿入パルス入力時に連続する２画素間に挿入する垂直補間画素を、前記２画素自体との平均値の３つのうちどれかを選択する垂直補間画素選択手段を構成している。
【００５４】
又前述した実施の形態３，４では、２次元の縮小及び拡大をする画像処理装置について説明したが、水平方向の縮小回路ＤＨと垂直方向の拡大回路ＤＶを組み合わせたり、水平方向の拡大回路ＥＨと垂直方向の縮小回路ＥＶとを組み合わせて画像の倍率を変換することができる。
【００５５】
【発明の効果】
以上詳述したように本願の請求項１，３，７の画像処理装置によれば、間引きを行う画素とその周辺の画素で大小比較判定を行い、その結果を基に補間画素のデータを選択する手法により、従来よりも鮮明な画像を縮小して表示することができる。又本願の請求項２，４，８の画像処理装置によれば、挿入する画素とその周辺の画素とで大小比較判定を行い、その結果を基に挿入画素のデータを選択することにより、従来よりも鮮明な画像を拡大して表示することが可能となる。更に請求項５の発明では、水平方向に縮小し、垂直方向に拡大することができ、請求項６の発明では、水平方向に拡大し、垂直方向に縮小する画像を鮮明に表示することができる。特に文字や図形などが多く含まれるパソコン画像などに適した解像度変換ができる。又、従来の解像度変換に比べて演算回路が非常に少ない構成で、上記の機能を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における画像処理装置の全体構成を示すブロック図である。
【図２】本発明の実施の形態における画像処理装置の波形監視回路のブロック図である。
【図３】本実施の形態の画像処理装置に用いられる波形監視回路の動作説明図である。
【図４】本実施の形態の画像処理装置に用いられる補間選択回路の動作テーブルである。
【図５】本発明の実施の形態１における画像処理装置を用いて解像度変換したときの信号波形図である。
【図６】本発明の実施の形態２における画像処理装置の全体構成を示すブロック図である。
【図７】本発明の実施の形態３における画像処理装置の全体構成を示すブロック図である。
【図８】本発明の実施の形態４における画像処理装置の全体構成を示すブロック図である。
【図９】従来の形態における画像処理装置の全体構成を示すブロック図である。
【図１０】従来の画像処理装置を用いて解像度変換したときの信号波形図である。
【符号の説明】
１０，１１，１２，１０ｖ，１１ｖ，１２ｖ，２０，２１，２２，２０ｖ，２１ｖ，２２ｖ，３１，３２，３３ 遅延回路
１３，１３ｖ，２３，２３ｖ 波形監視回路
１４，１４ｃ，２４，２４ｖ，３７ｖ 間引きパルス発生回路
１５，１５ｖ，２５，２５ｖ 平均値化回路
１６ 補間選択回路
１７，１７ｖ，２７，２７ｖ，３６ 画像再編成回路
３４ 係数決定回路
３５ 演算回路
１０１ ディジタル原画像
１０４ 縮小画像
１０５ 拡大画像[0001]
BACKGROUND OF THE INVENTION
The present invention is an image characterized by resolution conversion means for reducing or enlarging the horizontal and vertical pixel numbers of an input image to other horizontal and vertical pixel numbers, especially for personal computer images that contain a lot of characters and graphics. The present invention relates to a processing apparatus.
[0002]
[Prior art]
In recent years, digital image / video devices such as digital still cameras and DVDs have been rapidly spread mainly in multimedia related devices. In addition, dot matrix type display devices such as liquid crystal displays and plasma displays are also widespread in display devices. Therefore, when the number of pixels of the image data and the number of pixels of the display device are different, processing for matching the number of pixels of the image data with the number of pixels of the display device, that is, resolution conversion processing of the image data is necessary.
[0003]
In a conventional display device that displays a video signal on a display device having a unique number of pixels, linear interpolation processing and an average value reduction method are generally used when video is displayed by performing reduced resolution conversion. However, the video after resolution conversion will be blurred. Therefore, it has been considered to correct the pixel data based on information from pixels before and after the thinned-out pixel as in the case of an image processing apparatus of PCT / JP99 / 01511. Hereinafter, as conventional image processing, an operation of an image processing apparatus of PCT / JP99 / 01511 will be described with reference to FIGS.
[0004]
FIG. 9 is a basic configuration diagram of an image reduction circuit 30 in the image processing apparatus of PCT / JP99 / 01511. The image reduction circuit 30 in the PCT / JP99 / 01511 image processing apparatus includes a first delay circuit 31, a second delay circuit 32, a third delay circuit 33, a coefficient determination circuit 34, an arithmetic circuit 35, and an image reorganization. A circuit 36 and a thinning pulse generation circuit 37 are included. Note that the first delay circuit 31, the second delay circuit 32, and the third delay circuit 33 are all formed of flip-flops and the like, and when performing image reduction in the horizontal direction, the delay is performed in units of pixels and the vertical direction. When performing image reduction, a circuit for delaying in units of lines is used.
[0005]
The digital original image 101 as an input signal is first input to the first delay circuit 31, the one-stage delay signal 31 a is output from the first delay circuit 31, and the one-stage delay signal 31 a is input to the second delay circuit 32. Then, the two-stage delay signal 32a is output from the second delay circuit 32, the two-stage delay signal 32a is input to the third delay circuit 33, and the three-stage delay signal 33a is output from the third delay circuit 33. .
[0006]
A coefficient determination circuit 34 including a register, a selector, a comparator, and the like determines a coefficient corresponding to the density difference of the correlation from the signal levels of two consecutive pixels of the first stage delay signal 31a and the second stage delay signal 32a. The correction coefficient α signal 34a is supplied to the arithmetic circuit 35. The arithmetic circuit 35 including a selector, a register, an adder, and the like extracts two consecutive pixels at the timing of the thinning pulse 37a, inserts one interpolation pixel instead, and outputs a thinned image signal 35a. Instead, one interpolated pixel to be inserted is a pixel calculated from a total of four pixels of two consecutive pixels to be extracted and two pixels before and after that, and a correction coefficient α signal 34 a obtained by the coefficient determination circuit 34. Two consecutive pixels to be extracted are obtained simultaneously from the 1-stage delay signal 31a and the 2-stage delay signal 32a, and the 2 pixels before and after that are simultaneously obtained from the digital original image signal 101 and the 3-stage delay signal 33a. The image reorganization circuit 36 reorganizes the thinned image signal 35 a obtained by the arithmetic circuit 35 after the thinning process as an image and outputs it as a reduced image signal 103.
[0007]
The correction coefficient α in the coefficient generation circuit 34 is determined on the basis of the contrast difference between two adjacent pixels. When the difference in density is almost equal, the output correction coefficient α is set to 0. When the difference in density of the correlation between two adjacent pixels is not equal, the detection of the difference in density is divided into several stages and interpolated according to the difference. The coefficient α is determined, and output from the coefficient determination circuit 34 as an interpolation coefficient α signal 34a. In addition, the detection of the density difference of the correlation has a certain range.
[0008]
In the arithmetic circuit 35, the three-stage delay signal 33a, the two-stage delay signal 32a, the one-stage delay signal 31a, and the pixel values of the digital original image 101, which are continuous four-pixel signals, are interpolated as a, b, c, and d, respectively. When the coefficient α is input by the interpolation coefficient α signal 34a, one interpolated pixel is generated using the formula (1 + 2α) × (b + c) ÷ 2-a × α−d × α. If the interpolation coefficient α is 0, the calculation formula is (b + c) / 2, and the interpolation pixel is simply an average value of two consecutive pixels to be extracted.
[0009]
Note that the thinning pulse 37a by the thinning pulse generation circuit 37 is output in accordance with the reduction ratio of the image. For example, if it is reduced to 4/5, a thinning pulse is output once every 5 pixels, and if it is reduced to 2/3, a thinning pulse is output once every 3 pixels.
[0010]
The reduction resolution conversion of the PCT / JP99 / 01511 image processing apparatus will be specifically described with reference to FIG. The upper part of FIG. 10 shows a waveform example of the input digital original image signal 101. In the range shown in the figure, there is a pattern in which stripes with different thicknesses and brightness at different levels exist in the low level, a pattern in which the pixel value changes from a continuous high level to a continuous low level, and a pixel value from low to high There are patterns that change to levels. Each pattern is an image including a high-contrast portion where the luminance value greatly changes.
[0011]
When such partial images are reduced to 3/4 by the above-described conventional resolution conversion PCT / JP99 / 01511 image processing apparatus, a reduced image signal 103 as shown in the lower part of FIG. 10 is output. . Here, the interpolation coefficient α is 0 when the shade differences between the adjacent two pixels b and c are substantially equal, and is 0.25 when the shade differences between the adjacent two pixels b and c are not equal.
[0012]
When the portion 101a of the digital original image signal 101 is viewed, the values of the two adjacent pixels b and c are 50 and 100, and it is determined that there is a difference in shading, and the interpolation coefficient α is 0.25. Then, in the obtained reduced image signal 103a 103a, the inserted interpolation pixel B substitutes a value into the calculation formula of (1 + 2α) × (b + c) ÷ 2-a × α−d × α (1 + 2 × 0.25). ) × (50 + 100) ÷ 2-50 × 0.25-50 × 0.25, and the result is 100. That is, even if the digital original image 101 having a white line in gray is reduced and converted into the reduced image signal 103, an image having a white line in the same gray is obtained.
[0013]
When the portion 101f of the digital original image signal 101 is viewed, the values of the two adjacent pixels b and c are 50 and 100, and it is determined that there is a difference in shading, and the interpolation coefficient α is 0.25. Then, in 103f of the obtained reduced image signal 103, the replaced interpolation pixel B is substituted for a value of (1 + 2α) × (b + c) ÷ 2-a × α−d × α (1 + 2 × 0.25). X (50 + 100) ÷ 2-0 × 0.25−150 × 0.25, and the result is 75. That is, even if the digital original image 101 of the portion that gradually changes from black to white is reduced and converted to the reduced image signal 103, the same black image gradually changes from white to white. It just increases the angle of change.
[0014]
However, when the portion 101b of the digital original image signal 101 is viewed, the values of the two adjacent pixels b and c are 100 and 150, and it is determined that there is a difference in density, and the interpolation coefficient α is 0.25. Then, in the obtained reduced image signal 103b 103b, the inserted interpolation pixel B substitutes a value into the calculation formula of (1 + 2α) × (b + c) ÷ 2−a × α−d × α (1 + 2 × 0.25). ) × (100 + 150) ÷ 2-50 × 0.25−50 × 0.25, and the result is 165.5. That is, if the digital original image 101 having a white line in gray is reduced and converted into the reduced image signal 103, it is converted into a line having higher luminance than the original luminance in the same gray.
[0015]
When the 101d portion of the digital original image signal 101 is viewed, the values of the adjacent two pixels b and c are 150 and 50, and it is determined that there is a difference in shading, and the interpolation coefficient α is 0.25. Then, in 103d of the obtained reduced image signal 103, the interpolated pixel B inserted is assigned a value to the calculation formula of (1 + 2α) × (b + c) ÷ 2−a × α−d × α (1 + 2 × 0.25). ) × (150 + 50) ÷ 2-150 × 0.25−50 × 0.25, and the result is 100. In other words, if the digital original image 101 of the portion that changes from white to black is reduced and converted to the reduced image signal 103, it is converted into a signal that appears to have a halftone level appearing in the same portion that changes from white to black. It will be.
[0016]
When the signals 101a, 101b, 101c, 101d, 101e, and 101f are converted into the reduced images 103 by the reduction resolution conversion of the PCT / JP99 / 01511 image processing apparatus, the digital original image signal 101 becomes 103a, 103c, and 103f, respectively. Image quality degradation due to reduction can be greatly improved. However, the signal level changes as shown by 103d and the edge portion is blurred, or the dots or stripes that should originally have the same luminance as shown by 103b and 103e may have uneven brightness.
[0017]
[Problems to be solved by the invention]
As described above, when the resolution conversion is performed using the reduced resolution conversion of the image processing apparatus of PCT / JP99 / 01511 shown in FIG. 10, the brightness value of stripes and dots changes in the text screen or graphic image of the PC. This may cause halftone gradation at the edge. As described above, there is a problem that a portion that becomes a display image that is difficult to see at a reduced resolution occurs. Further, when the image is enlarged by using the same method as this, there is a similar drawback.
[0018]
The present invention has been made in view of such conventional problems, and when converting the resolution of a digital image, the sharpness of the image and the occurrence of uneven brightness are prevented, and the image is sharper than the original image. An object of the present invention is to realize an image processing apparatus capable of obtaining a clear image.
[0019]
[Means for Solving the Problems]
The invention of claim 1 of the present application is an image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels in accordance with a designated conversion magnification, wherein the reduction conversion designated for the digital original image is performed. Decimation pulse generating means for generating and outputting decimation pulses according to the magnification, and monitoring the pixel signal level of the digital original image over a predetermined pixel number range, and the pixel signal level within the predetermined pixel number range is adjacent to the pixel Waveform monitoring means for comparing and detecting between them and outputting waveform information for determining an interpolated pixel generation method for pixel thinning by a thinning pulse, and continuously when a thinning pulse is input based on the waveform information obtained by the waveform monitoring means Interpolation pixel selection means for selecting any one of the two pixels and an average value of the two pixels as an interpolation pixel for replacing the two pixels Preparative which is characterized, it is possible to prevent the occurrence of deterioration and luminance unevenness image sharpness when reduced resolution conversion of the digital original image.
[0020]
According to a second aspect of the present invention, there is provided an image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels in accordance with a designated conversion magnification, wherein the enlargement conversion designated for the digital original image is performed. A pixel insertion pulse generating means for generating and outputting a pixel insertion pulse in accordance with the magnification; and a pixel signal level of the digital original image is monitored over a predetermined pixel number range, and the pixel signal level in the predetermined pixel number range is adjacent to the pixel signal level. Waveform monitoring means for comparing and detecting matching pixels and outputting waveform information for determining an interpolation pixel generation method for pixel insertion by a pixel insertion pulse, and pixel insertion based on the waveform information obtained by the waveform monitoring means Interpolation pixel selection means for selecting any one of the two pixels and an average value of the two pixels as an interpolation pixel to be inserted between two consecutive pixels at the time of pulse input. That which is characterized, it is possible to prevent the occurrence of deterioration and luminance unevenness image sharpness when the enlargement resolution conversion of the digital original image.
[0021]
According to a third aspect of the present invention, in the image processing apparatus according to the first aspect, the reduction conversion magnification specifies a horizontal reduction conversion magnification and a vertical reduction conversion magnification, and the thinning pulse generation means includes: Horizontal decimation pulse generating means for generating a horizontal decimation pulse for the horizontal direction based on a designated horizontal reduction conversion magnification, and the vertical direction based on a designated vertical demagnification conversion magnification Vertical direction decimation pulse generating means for generating a vertical direction decimation pulse, and the waveform monitoring means monitors the level of the pixel signal of the digital original image over a plurality of horizontal pixel ranges. Horizontal pixel interpolation method for horizontal pixel decimation using horizontal decimation pulses by comparing and detecting pixel signal levels of multiple pixel ranges between adjacent pixels Horizontal waveform monitoring means for outputting horizontal waveform information for determination, and monitoring the level of the pixel signal of the digital original image over a plurality of vertical pixel ranges, and the pixel signal level of the plurality of vertical pixel ranges Vertical direction waveform monitoring means for comparing and detecting adjacent pixels and outputting vertical direction waveform information for determining a vertical direction interpolation pixel generation method of vertical direction pixel thinning by a vertical direction thinning pulse, and Interpolation pixel selection means, as the horizontal direction interpolation pixels that replace two consecutive pixels in the horizontal direction when a horizontal direction thinning pulse is input based on the horizontal direction waveform information obtained by the horizontal direction waveform monitoring means, Based on the vertical direction waveform information obtained by the horizontal direction interpolation pixel selection means for selecting any one of the three average values of the pixels and the vertical direction waveform monitoring means. Vertical interpolation pixel selection means for selecting one of the two pixels and an average value of the two pixels as a vertical interpolation pixel that replaces two consecutive pixels in the vertical direction when a vertical thinning pulse is input. This makes it possible to prevent deterioration of sharpness of the image and occurrence of luminance unevenness when the digital original image is subjected to reduction resolution conversion separately in the horizontal and vertical directions.
[0022]
According to a fourth aspect of the present invention, in the image processing apparatus of the second aspect, the enlargement conversion magnification specifies a horizontal enlargement conversion magnification and a vertical enlargement conversion magnification, and the pixel insertion pulse generating means includes: Horizontal pixel insertion pulse generating means for generating a horizontal pixel insertion pulse for the horizontal direction based on a designated horizontal enlargement conversion magnification, and the vertical direction based on a designated vertical enlargement conversion magnification Vertical direction pixel insertion pulse generating means for generating a vertical direction pixel insertion pulse attached to the waveform, and the waveform monitoring means sets the level of the pixel signal of the digital original image over a plurality of horizontal pixel ranges. Monitor and detect the pixel signal level of multiple pixel ranges in the horizontal direction between adjacent pixels and perform horizontal pixel interpolation by horizontal pixel insertion pulse by horizontal pixel insertion pulse Horizontal waveform monitoring means for outputting horizontal waveform information for determining a generation method; and monitoring the level of pixel signals of the digital original image over a plurality of vertical pixel ranges; Vertical direction waveform monitoring means for comparing and detecting a pixel signal level between adjacent pixels and outputting vertical direction waveform information for determining a vertical direction interpolation pixel generation method of vertical direction pixel insertion by a vertical direction pixel insertion pulse; And the interpolation pixel selection means is a horizontal interpolation pixel that is inserted between two consecutive pixels in the horizontal direction when a horizontal pixel insertion pulse is input based on the horizontal waveform information obtained by the horizontal waveform monitoring means. And a vertical direction obtained by the horizontal direction interpolation pixel selection means for selecting one of the two pixels and the average value of the two pixels, and the vertical waveform monitoring means. A vertical direction in which one of the two pixels and an average value of the two pixels is selected as a vertical direction interpolation pixel to be inserted between two consecutive pixels in the vertical direction when a vertical direction pixel insertion pulse is input based on shape information Interpolation pixel selection means, which prevents deterioration of sharpness of the image and occurrence of uneven brightness when converting an original digital image to enlargement and resolution separately in the horizontal and vertical directions Can do.
[0023]
The invention of claim 5 of the present application is an image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels in accordance with a designated conversion magnification, based on a designated horizontal reduction conversion magnification. Horizontal pixel thinning pulse generating means for generating a horizontal pixel thinning pulse for the horizontal direction, and a vertical pixel for generating a vertical pixel insertion pulse for the vertical direction based on a specified vertical magnification conversion factor Insertion pulse generation means and the pixel signal level of the digital original image are monitored over a plurality of pixel ranges in the horizontal direction, and the pixel signal levels of the plurality of pixel ranges in the horizontal direction are compared and detected between adjacent pixels in the horizontal direction. Horizontal method to output horizontal waveform information to determine horizontal interpolation pixel generation method for horizontal pixel decimation by pixel decimation pulse A waveform monitoring means for monitoring the level of the pixel signal of the digital original image over a plurality of vertical pixel ranges, and comparing and detecting the pixel signal level of the plurality of vertical pixel ranges between adjacent pixels, Based on vertical waveform monitoring means for outputting vertical waveform information for determining a vertical interpolation pixel generation method for vertical pixel insertion by an insertion pulse, and horizontal waveform information obtained by the horizontal waveform monitoring means A horizontal direction interpolation pixel selection means for selecting any one of the two pixels and an average value of the two pixels as a horizontal direction interpolation pixel that replaces two consecutive pixels in the horizontal direction when a horizontal direction pixel thinning pulse is input; Vertical direction inserted between two consecutive pixels in the vertical direction when a vertical direction pixel insertion pulse is input based on the vertical direction waveform information obtained by the vertical direction waveform monitoring means And a vertical direction interpolation pixel selection means for selecting any one of the two pixels and an average value of the two pixels as an inter-pixel, and the digital original image is horizontally aligned When the reduced resolution conversion is performed and the enlarged resolution conversion is performed in the vertical direction, it is possible to prevent the deterioration of the sharpness of the image and the occurrence of uneven brightness.
[0024]
The invention of claim 6 of the present application is an image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels in accordance with a designated conversion magnification, based on a designated horizontal enlargement conversion magnification. Horizontal pixel insertion pulse generating means for generating a horizontal pixel insertion pulse for the horizontal direction, and vertical for generating a vertical pixel thinning pulse for the vertical direction based on a specified reduction conversion magnification in the vertical direction A direction pixel decimation pulse generating means, and monitoring the level of the pixel signal of the digital original image over a plurality of horizontal pixel ranges, and comparing and detecting the pixel signal level of the plurality of horizontal pixel ranges between adjacent pixels. A horizontal wave that outputs horizontal waveform information to determine a horizontal interpolation pixel generation method for horizontal pixel insertion by a horizontal pixel insertion pulse And monitoring means for monitoring the pixel signal level of the digital original image over a plurality of vertical pixel ranges, and comparing and detecting the pixel signal level of the plurality of vertical pixel ranges between adjacent pixels to perform vertical pixel thinning. Vertical waveform monitoring means for outputting vertical direction waveform information for determining a vertical direction interpolation pixel generation method for vertical direction pixel thinning by pulses, and horizontal direction based on the horizontal direction waveform information obtained by the horizontal direction waveform monitoring means Horizontal direction interpolation pixel selection means for selecting one of the two pixels and an average value of the two pixels as a horizontal direction interpolation pixel to be inserted between two consecutive pixels in the horizontal direction when a direction pixel insertion pulse is input; Based on the vertical direction waveform information obtained by the vertical direction waveform monitoring means, the vertical direction replaces two consecutive pixels in the vertical direction when the vertical direction pixel thinning pulse is input. And a vertical direction interpolation pixel selection unit that selects any one of the two pixels and an average value of the two pixels as an interpolation pixel. It is possible to prevent the deterioration of the sharpness of the image and the occurrence of uneven brightness when converting the enlarged resolution and converting the reduced resolution in the vertical direction.
[0025]
According to a seventh aspect of the present invention, in the image processing apparatus according to the first aspect, the waveform monitoring means outputs first and second outputs of the pixel signal of the digital original image delayed by one pixel, two pixels, and three pixels, respectively. The second and third delay circuits, the first comparator that compares the image signal of the digital original image and the output of the first delay circuit, and the outputs of the second and third delay circuits are compared. A second comparator, wherein the interpolation pixel selection means is configured to output the first and second comparators when the outputs of the first and second comparators are substantially equal to each other. When the first delay circuit output is selected by the first comparator and the first delay circuit output is large by the first comparator, if the third delay circuit output is small by the second comparator, the first and second The larger one of the delay circuit outputs is selected output, and the third delay circuit output If it is larger, the average value of the first and second delay circuit outputs is used as a selected output. If the output of the original digital signal is larger than that of the first comparator, a third delay circuit is produced by the second comparator. If the output is small, the average value is selected and output. If the third delay circuit output is large, the smaller one of the first and second delay circuit outputs is selected. Instead of output, an interpolation pixel is used.
[0026]
According to an eighth aspect of the present invention, in the image processing apparatus according to the second aspect, the waveform monitoring means includes a first output for outputting a pixel signal of the digital original image delayed by one pixel, two pixels, and three pixels, respectively. The second and third delay circuits, the first comparator that compares the image signal of the digital original image and the output of the first delay circuit, and the outputs of the second and third delay circuits are compared. A second comparator, wherein the interpolation pixel selection means is configured to output the first and second comparators when the outputs of the first and second comparators are substantially equal to each other. When the first delay circuit output is selected by the first comparator and the first delay circuit output is large by the first comparator, if the third delay circuit output is small by the second comparator, the first and second The larger one of the delay circuit outputs is selected output, and the third delay circuit output If it is larger, the average value of the first and second delay circuit outputs is used as a selected output. If the output of the original digital signal is larger than that of the first comparator, a third delay circuit is produced by the second comparator. If the output is small, the average value is selected and output. If the third delay circuit output is large, the smaller one of the first and second delay circuit outputs is selected. It is characterized in that it is inserted between outputs to make an interpolation pixel.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
An image processing apparatus according to Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a basic configuration diagram of an image processing apparatus for reducing an image according to the present embodiment. This image processing apparatus includes a first delay circuit 10, a second delay circuit 11, a third delay circuit 12, a waveform monitoring circuit 13, a thinning pulse generation circuit 14, an averaging circuit 15, an interpolation selection circuit 16, an image The reorganization circuit 17 is included.
[0028]
The delay circuits 10, 11, and 12 are formed of flip-flops and are connected in series. When image reduction is performed in the horizontal direction, a delay is performed in units of one pixel, and when image reduction is performed in the vertical direction, 1 is used. This is a circuit that performs delay in line units. The waveform monitoring circuit 13 receives the digital original image 101, the one-stage delay signal 10a output from the delay circuit 10, the two-stage delay signal 11a output from the delay circuit 11, and the three-stage delay signal 12a output from the delay circuit 12. This is a circuit that performs waveform monitoring in a vertical direction or a vertical direction and generates a waveform information signal 13a. The delay circuit 10, the delay circuit 11, the delay circuit 12, and the waveform monitoring circuit 13 monitor the level of the pixel signal of the digital original image 101 over a predetermined range of the number of pixels, and the pixel signal level is increased or decreased between adjacent pixels. It has a function of waveform monitoring means for making a determination and outputting it as a waveform information signal 13a.
[0029]
The thinning pulse generation circuit 14 receives an input synchronization signal 102 (a horizontal synchronization signal when performing image reduction in the horizontal direction and a vertical synchronization signal when performing image reduction in the vertical direction) according to the input reduction ratio. This is a decimation pulse generation means for generating a decimation pulse 14a as a reference. For example, if the image is reduced to 4/5 in the horizontal direction, the decimation pulse for one pixel is reduced to 5 pixels, and the image is reduced to 2/3 in the vertical direction. If there is, a thinning pulse for one line is output to three lines.
[0030]
The average value circuit 15 calculates an average value of the outputs of two consecutive pixels, that is, the delay circuits 11 and 12, and outputs average value interpolation pixel data 15a. The interpolation selection circuit 16 is a circuit that outputs a thinned image signal 16a by replacing two consecutive pixels with one interpolated pixel when the thinned pulse 14a is input from the thinned pulse generating circuit 14. Here, one interpolated pixel that replaces two consecutive pixels is selected based on the waveform information signal 13a output from the waveform monitoring circuit 13, and either one of the two consecutive pixels or an average value thereof is selected and output. To do. The image reorganization circuit 17 receives the outputs 10a and 11a of the delay circuits 10 and 11 and the output of the interpolation selection circuit 16, and as an image including time correction of the extracted pixel portion in the thinned image signal 16a. It has a function of reorganizing and outputting data to the display device at a timing corresponding to each pixel of the display device.
[0031]
An example of the waveform monitoring circuit 13 is shown in FIG. The first comparison circuit 131 compares the magnitudes of the digital original image 101 and the one-stage delay signal 10a, and the second comparison circuit 132 compares the magnitudes of the two-stage delay signal 11a and the three-stage delay signal 12a. Output as waveform information signal 13a.
[0032]
The operation of the image processing apparatus configured as described above will be described. The signal of the digital original image 101 is input to the delay circuit 10. The one-stage delay signal 10 a output from the delay circuit 10 is input to the delay circuit 11. The signal delayed by the delay circuit 11 is input to the delay circuit 12 as a two-stage delay signal 11a. The signal delayed by the delay circuit 12 is output as a three-stage delay signal 12a. The waveform monitoring circuit 13 receives the signal of the digital original image 101, the one-stage delay signal 10a, the two-stage delay signal 11a, and the three-stage delay signal 12a, and the digital original image 101 and the one-stage delay at the signal level in the digital original image 101. The magnitude comparison of the signal 10a and the magnitude comparison of the two-stage delay signal 11a and the three-stage delay signal 12a are always performed.
[0033]
FIG. 3 is a time chart for explaining an example of the operation of the waveform monitoring circuit 13. The waveform monitoring circuit 13 inputs four consecutive pixels of the digital original image 101, the one-stage delay signal 10a, the two-stage delay signal 11a, and the three-stage delay signal 12a, and compares the magnitudes of the digital original image 101 and the one-stage delay signal 10a. Then, the two-stage delay signal 11a and the three-stage delay signal 12a are compared in size to obtain a waveform information signal 13a. In this example, it is determined that the three-stage delay signal 12a is smaller than the two-stage delay signal 11a. This is because the level difference between the comparison pixels is larger than the arbitrarily set magnitude comparison reference determination level α and the two-stage delay signal 11a is large. Then, it is determined that the one-stage delay signal 10a is equal to the digital original image 101. This is because the digital original image 101 is slightly larger, but it can be determined that the level difference between the comparison pixels is smaller than the arbitrarily set magnitude comparison reference determination level α and substantially equal.
[0034]
Here, by setting the magnitude comparison reference determination level α to an optimum value, the result of the magnitude determination is not validated unless there is a difference of a certain level or more. This is because, if the size determination is performed using a slight signal level difference without setting the size determination reference level α, a mere noise signal is also subject to the size determination, and there is a high possibility of erroneous determination. Because it becomes. In any case, it is desirable to set an optimum size comparison reference determination level α in order to improve the image quality.
[0035]
In FIG. 1, the interpolation selection circuit 16 receives two consecutive pixels (one-stage delay signal 10a, two-stage delay) based on the waveform information signal 13a when the pulse of the thinning pulse 14a is input from the thinning pulse generation circuit 14. The thinned image signal 16a is output by replacing the signal 11a) with the interpolation pixel. The interpolated pixels are determined by the table shown in FIG. Here, a is a three-stage delay signal 12a, b is a two-stage delay signal 11a, c is a one-stage delay signal 10a, and d is a digital original image 101. For example, in the case of a <b and c> d from the table of FIG. 4, b and c are larger than the determination level α, respectively, which is the third stage when the pulse of the thinning pulse 14a is input. A waveform information signal 13a indicating that the two-stage delay signal 11a is large by comparing the size of the delay signal 12a and the two-stage delay signal 11a and that the one-stage delay signal 10a is large by comparing the size of the one-stage delay signal 10a and the digital original image 101 is input. Then, the interpolation selection circuit 16 indicates that the higher one of the two-stage delay signal 11a and the one-stage delay signal 10a is selected as an interpolation pixel and outputs the thinned image signal 16a. Further, in the table of FIG. 4, when a <b and c <d, (b + c) / 2 is set, and this is the magnitude of the three-stage delay signal 12a and the two-stage delay signal 11a when the thinning pulse 14a is input. When the waveform information signal 13a indicating that the two-stage delay signal 11a is large by comparison and the digital original image signal 101 is large by comparing the size of the one-stage delay signal 10a and the digital original image 101 is input, the interpolation selection circuit 16 has two stages. An average value of the delay signal 11a and the one-stage delay signal 10a is selected as an interpolation pixel. That is, the average value interpolation pixel data 15a, which is the output of the average value circuit 15, is output as the thinned image signal 16a.
[0036]
Next, the image reorganization circuit 17 performs time correction of the extracted pixel portion in the one-stage or delayed signals 10a and 11a obtained by delaying the digital original image signal 101 and the thinned image signal 16a output from the interpolation selection circuit 16. In addition, the image is reorganized as an image, and the reduced image signal 104 is output to the display device at a timing corresponding to each pixel of the display device.
[0037]
The above resolution conversion process will be described with reference to FIG. FIG. 5 is a waveform example of a digital image signal. In the range shown in the figure, there is a pattern in which stripes with different thicknesses and brightness at different levels exist in the low level, a pattern in which the pixel value changes from a continuous high level to a continuous low level, and a pixel value from low to high There are patterns that change to levels. Each pattern is an image including a high-contrast portion where the luminance value greatly changes. When the digital original image signal 101 (101a, 101b, 101c, 101d, 101e, 101f) shown in the upper part of FIG. 5 is converted to 3/4 by the resolution conversion process according to the first embodiment, the lower part of FIG. It shows that the image reduction signal 104 (104a, 104b, 104c, 104d, 104e, 104f) is obtained. The digital original image 101 here is the same as that shown in FIG. 10 in the description of the conventional resolution conversion.
[0038]
It will be described with reference to FIG. 5 that the original digital image signal 101a becomes the reduced image signal 104a. In the digital original image signal 101a, point a is a three-stage delay signal 12a, point b is a two-stage delay signal 11a, point c is a one-stage delay signal 10a, and point d is the digital original image signal 101. The waveform monitoring circuit 13 compares the points a and b to determine that a = b, and determines c> d by comparing the points c and d. Based on the waveform information signal 13a, the interpolation selection circuit 16 selects and outputs a pixel at point c as the interpolation pixel B to be output as the reduced image signal 104a according to the table of FIG. That is, the reduced image signal 104a is obtained by reducing the four pixels a, b, c, and d to three pixels a, B (= c), and d.
[0039]
Next, it will be described that the digital original image signal 101b becomes the reduced image signal 104b. In the digital original image signal 101a, point a is a three-stage delay signal 12a, point b is a two-stage delay signal 11a, point c is a one-stage delay signal 10a, and point d is the digital original image signal 101. The waveform monitoring circuit 13 compares the points a and b to determine that a <b, and determines c> d by comparing the points c and d. Based on this waveform information signal 13a, the interpolation pixel B to be output as the reduced image signal 104b in the interpolation selection circuit 16 according to the table of FIG. Select and output. That is, a reduced image signal 104a obtained by reducing the four pixels a, b, c, d to three pixels a, B = c, d is obtained.
[0040]
By converting the original digital image 101 into a reduced resolution according to this embodiment, 101a is converted into 104a, 101c is converted into 104c, and 101f is converted into 104f as shown in FIG. As a result, the same result as that of FIG. 10 using the conventional resolution conversion is obtained, and there is no variation in the level of each pixel signal at the thinned-out place in the dot or stripe portion of the image, as shown by 104f. For signals that are not edges, an almost natural halftone is obtained, and the displayed reduced image is very easy to see.
[0041]
Then, by reducing the resolution of the original digital image 101 according to the present embodiment, 101b is converted to 104b and 101e is converted to 104e as shown in FIG. This maintains the highest luminance levels of the 101b and 104e portions of the original digital image 101, and a reduced image that is easy to see, which is not found in conventional resolution conversion, which is converted into a line with higher luminance than the original luminance.
[0042]
Further, by converting the original digital image 101 to a reduced resolution according to the present embodiment, 101d is converted to 104d as shown in FIG. This can hold an edge portion of a pattern in which the pixel value changes suddenly from a continuous high level to a continuous low level.
[0043]
In the above description, the processing in the horizontal direction in the image has been basically described. However, the same processing can be performed in the reduction in the vertical direction.
[0044]
Next, a second embodiment will be described. In the first embodiment described above, the image processing apparatus that reduces the digital original image 101 has been described. However, the second embodiment is an image processing apparatus that enlarges the digital original image 101. FIG. 6 is a block diagram showing the configuration. This image processing apparatus includes a first delay circuit 20, a second delay circuit 21, a third delay circuit 22, a waveform monitoring circuit 23, an insertion pulse generation circuit 24, an averaging circuit 25, an interpolation selection circuit 26, an image A reorganization circuit 27 is included.
[0045]
The delay circuits 20, 21, and 22 are configured by flip-flops or the like. When the image is reduced in the horizontal direction, a delay is performed in units of one pixel. When the image is reduced in the vertical direction, the delay is performed in units of one line. Circuit. The waveform monitoring circuit 23 receives the digital original image 101, the one-stage delay signal 20a output from the delay circuit 20, the two-stage delay signal 21a output from the delay circuit 21, and the three-stage delay signal 22a output from the delay circuit 22. This is a circuit that monitors the waveform in the vertical direction or the vertical direction and generates the waveform information signal 23a, and has the same configuration as in FIG. The delay circuit 20, the delay circuit 21, the delay circuit 22, and the waveform monitoring circuit 23 monitor the pixel signal level of the digital original image 101 over a predetermined number of pixels range, and the pixel signal level is increased or decreased between adjacent pixels. It has a function of waveform monitoring means for making a determination and outputting it as a waveform information signal 23a.
[0046]
The insertion pulse generation circuit 24 receives an input synchronization signal 102 (a horizontal synchronization signal when performing image enlargement in the horizontal direction and a vertical synchronization signal when performing image enlargement in the vertical direction) according to the input enlargement ratio. Insertion pulse generation means for generating an insertion pulse 24a as a reference. For example, if the image is enlarged to 5/4 in the horizontal direction, the pixel insertion pulse for one pixel is reduced to 4 pixels, and the image is reduced to 3/2 in the vertical direction. In this case, a pixel insertion pulse for one line is output for two lines.
[0047]
The average value circuit 25 calculates an average value of the outputs of two consecutive pixels, that is, the delay circuits 21 and 22, and outputs average value interpolation pixel data 25a. The interpolation selection circuit 26 is a circuit that outputs an insertion image signal 26 a for inserting one interpolation pixel between two consecutive pixels when the insertion pulse 24 a is input from the insertion pulse generation circuit 24. Here, one interpolated pixel to be inserted into two consecutive pixels is selected and output based on the waveform information signal 23a, which is the output of the waveform monitoring circuit 23, either one of the two consecutive pixels or an average value thereof. To do. The selection method is the same as in the table of FIG. The image reorganization circuit 27 receives the outputs 20a and 21a of the delay circuits 20 and 21 and the output 26a of the interpolation selection circuit 26, and includes an image including time correction of the pixel portion inserted by the insertion image signal 26a. It has a function of reorganizing and outputting data to the display device at a timing corresponding to each pixel of the display device.
[0048]
Next, an image processing apparatus according to Embodiment 3 of the present invention that performs two-dimensional reduction conversion will be described. FIG. 7 is a block diagram showing the configuration of this image processing apparatus. In this image processing apparatus, in addition to a processing block DH that performs image reduction in the horizontal direction, a configuration of an image processing block DV that performs image reduction conversion in the vertical direction using an image reduced in the horizontal direction as an input is added. That is, the horizontal processing block DH in FIG. 7 is the same as the block shown in FIG. 1, and the delay circuits (D) 10 to 12 delay the pixel signal for one pixel. The output 104h of the image reorganization circuit 17 is applied to the image processing block DV. The image processing block DV has vertical delay circuits 10v, 11v, and 12v, which delay one vertical scanning line. The waveform monitoring circuit 13v is the same as the waveform monitoring circuit 13, and the vertical synchronization signal 102v is input to the thinning pulse generation circuit 14v. It is assumed that the thinning pulse generation circuits 14 and 14v designate a horizontal reduction conversion magnification and a vertical reduction conversion magnification, respectively.
[0049]
The decimation pulse generation circuit 14 is a horizontal decimation pulse generation means for outputting decimation pulses in the horizontal direction, and the decimation pulse generation circuit 14v is a vertical decimation pulse generation means for outputting decimation pulses in the vertical direction. The delay circuits 10, 11, 12 and the waveform monitoring circuit 13 monitor the pixel signal level of the digital original image over a predetermined range of the number of pixels in the horizontal direction, and the pixel signal levels in the range of the predetermined number of pixels in the horizontal direction are adjacent to each other. A horizontal direction waveform monitoring means for comparing and detecting matching pixels and outputting horizontal direction waveform information for determining a pixel thinning interpolation pixel generation method using a horizontal thinning pulse is configured. The delay circuits 10v, 11v, 12v and the waveform monitoring circuit 13v monitor the pixel signal level of the digital original image over a predetermined range of the number of pixels in the vertical direction, and the pixel signal levels in the predetermined range of the number of pixels in the vertical direction are adjacent to each other. The vertical waveform monitoring means is configured to output the vertical waveform information for comparing and detecting the matching pixels and determining the interpolation pixel generation method of the pixel thinning by the vertical thinning pulse.
[0050]
Also, the interpolation selection circuit 16 replaces the two consecutive pixels when the horizontal direction thinning pulse is input based on the horizontal waveform information obtained by the horizontal direction waveform monitoring means with respect to the two pixels themselves and an average value thereof. Horizontal interpolation pixel selection means for selecting one of them is configured. Further, the interpolation selecting circuit 16v replaces the two pixels itself or the two pixels with a vertical interpolation pixel that replaces two consecutive pixels when the vertical direction thinning pulse is input based on the vertical waveform information obtained by the vertical direction waveform monitoring means. Vertical interpolation pixel selection means for selecting one of the three average values is configured. The selection method is as shown in the table of FIG. In this way, the image can be reduced in two dimensions by setting the reduction ratios in the horizontal direction and the vertical direction in the thinning pulse generation circuits 14 and 14v, respectively.
[0051]
Next, a fourth embodiment of the present invention will be described. In this embodiment, the image processing apparatus performs two-dimensional image enlargement in the horizontal and vertical directions. FIG. 8 is a block diagram showing the configuration of the image processing apparatus. In addition to the horizontal enlargement processing apparatus shown in FIG. 6, this image processing apparatus has a configuration of an image processing apparatus that performs an enlargement conversion of an image in the vertical direction with an image enlarged in the horizontal direction as an input. That is, the horizontal processing block EH in FIG. 8 is the same as the block shown in FIG. 6, and the delay circuits (D) 10 to 12 delay the pixel signal for one pixel. The output 105h of the image reorganization circuit 17 is applied to the image processing block EV. The image processing block EV has vertical delay circuits 20v, 21v, and 22v, which delay one vertical scanning line. The waveform monitoring circuit 23v is the same as the waveform monitoring circuit 23, and the vertical synchronizing signal 102v is input to the insertion pulse generating circuit 24v. The insertion pulse generation circuits 24 and 24v are designated with a horizontal enlargement conversion magnification and a vertical enlargement conversion magnification.
[0052]
The insertion pulse generation circuit 24 is horizontal pixel insertion pulse generation means for outputting pixel insertion pulses in the horizontal direction, and the insertion pulse generation circuit 24v is vertical direction pixel insertion pulse generation means for outputting pixel insertion pulses in the vertical direction. The delay circuits 20, 21 and 22 and the waveform monitoring circuit 23 monitor the pixel signal level of the digital original image over a predetermined range of pixel numbers in the horizontal direction, and the pixel signal levels in the predetermined range of pixel numbers in the horizontal direction are adjacent to each other. A horizontal waveform monitoring unit is configured to output horizontal waveform information for comparison and detection between pixels and to determine an interpolation pixel generation method for pixel insertion by a horizontal pixel insertion pulse. The delay circuits 20v, 21v, 22v and the waveform monitoring circuit 23v monitor the level of the pixel signal of the digital original image over a predetermined range of the number of pixels in the vertical direction, and the pixel signal level in the predetermined range of the number of pixels in the vertical direction. A vertical waveform monitoring means for comparing and detecting matching pixels and outputting vertical waveform information for determining an interpolation pixel generation method for pixel insertion by a vertical pixel insertion pulse is configured.
[0053]
Further, the interpolation selection circuit 26 determines the horizontal interpolation pixels to be inserted between two consecutive pixels when the horizontal pixel insertion pulse is input based on the horizontal waveform information obtained by the horizontal direction waveform monitoring means and the average of the two pixels. Horizontal interpolation pixel selection means for selecting one of the three values is configured. Further, the interpolation selection circuit 26v determines a vertical interpolation pixel to be inserted between two consecutive pixels when the inter-vertical direction pixel insertion pulse is input based on the vertical waveform information obtained by the vertical direction waveform monitoring means. Vertical interpolation pixel selection means for selecting one of the three average values is configured.
[0054]
In the third and fourth embodiments, the two-dimensional reduction and enlargement image processing apparatus has been described. However, the horizontal reduction circuit DH and the vertical enlargement circuit DV are combined, or the horizontal enlargement circuit EH. And the vertical reduction circuit EV can be combined to convert the magnification of the image.
[0055]
【The invention's effect】
As described in detail above, according to the image processing apparatus of claims 1, 3, and 7 of the present application, the comparison is performed between the pixel to be thinned out and the surrounding pixels, and the interpolation pixel data is selected based on the result. By this method, a clearer image than the conventional one can be reduced and displayed. According to the image processing device of claims 2, 4 and 8 of the present application, the size of the inserted pixel and the surrounding pixels are compared and selected, and the data of the inserted pixel is selected based on the result, thereby making it possible to perform conventional processing. A clearer image can be enlarged and displayed. Further, in the invention of claim 5, the image can be reduced in the horizontal direction and enlarged in the vertical direction. In the invention of claim 6, the image enlarged in the horizontal direction and reduced in the vertical direction can be clearly displayed. . In particular, resolution conversion suitable for personal computer images containing a lot of characters and figures can be performed. In addition, the above functions can be realized with a configuration having very few arithmetic circuits as compared with conventional resolution conversion.
[Brief description of the drawings]
FIG. 1 is a block diagram showing the overall configuration of an image processing apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a block diagram of a waveform monitoring circuit of the image processing apparatus according to the embodiment of the present invention.
FIG. 3 is an operation explanatory diagram of a waveform monitoring circuit used in the image processing apparatus according to the present embodiment.
FIG. 4 is an operation table of an interpolation selection circuit used in the image processing apparatus according to the present embodiment.
FIG. 5 is a signal waveform diagram when resolution conversion is performed using the image processing apparatus according to Embodiment 1 of the present invention;
FIG. 6 is a block diagram showing an overall configuration of an image processing apparatus according to Embodiment 2 of the present invention.
FIG. 7 is a block diagram showing an overall configuration of an image processing apparatus according to Embodiment 3 of the present invention.
FIG. 8 is a block diagram showing an overall configuration of an image processing apparatus according to Embodiment 4 of the present invention.
FIG. 9 is a block diagram illustrating an overall configuration of an image processing apparatus according to a conventional embodiment.
FIG. 10 is a signal waveform diagram when resolution conversion is performed using a conventional image processing apparatus.
[Explanation of symbols]
10, 11, 12, 10v, 11v, 12v, 20, 21, 22, 20v, 21v, 22v, 31, 32, 33 delay circuit
13, 13v, 23, 23v waveform monitoring circuit
14, 14c, 24, 24v, 37v thinning pulse generation circuit
15, 15v, 25, 25v averaging circuit
16 Interpolation selection circuit
17, 17v, 27, 27v, 36 Image reorganization circuit
34 Coefficient determination circuit
35 Arithmetic circuit
101 Digital original image
104 Reduced image
105 Enlarged image

Claims (8)

指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、
前記ディジタル原画像に対して指定された縮小変換倍率に応じて間引きパルスを発生し出力する間引きパルス発生手段と、
前記ディジタル原画像の画素信号のレベルを所定の画素数範囲に渡って監視し、所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して間引きパルスによる画素間引きの補間画素生成方式を決定するための波形情報を出力する波形監視手段と、
前記波形監視手段で得られた波形情報を元に、間引きパルス入力時に連続する２画素を置き換える補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する補間画素選択手段と、を具備することを特徴とする画像処理装置。An image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels according to a designated conversion magnification,
Thinning pulse generating means for generating and outputting a thinning pulse in accordance with a reduction conversion magnification designated for the digital original image;
A pixel signal level of the digital original image is monitored over a predetermined pixel number range, and a pixel signal level in the predetermined pixel number range is compared and detected between adjacent pixels, and an interpolated pixel generation method for pixel thinning by a thinning pulse is provided. Waveform monitoring means for outputting waveform information for determination;
Interpolation pixel selection that selects either one of the two pixels or the average value of the two pixels as an interpolation pixel that replaces two consecutive pixels when a thinning pulse is input based on the waveform information obtained by the waveform monitoring means And an image processing apparatus. 指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、
前記ディジタル原画像に対して指定された拡大変換倍率に応じて画素挿入パルスを発生し出力する画素挿入パルス発生手段と、
前記ディジタル原画像の画素信号のレベルを所定の画素数範囲に渡って監視し、所定画素数範囲の画素信号レベルを隣り合う画素間で比較検出して画素挿入パルスによる画素挿入の補間画素生成方式を決定するための波形情報を出力する波形監視手段と、
前記波形監視手段で得られた波形情報を元に、画素挿入パルス入力時に連続する２画素間に挿入する補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する補間画素選択手段と、を具備することを特徴とする画像処理装置。An image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels according to a designated conversion magnification,
Pixel insertion pulse generating means for generating and outputting a pixel insertion pulse in accordance with a magnification conversion magnification designated for the digital original image;
An interpolated pixel generation method for pixel insertion by a pixel insertion pulse by monitoring the pixel signal level of the digital original image over a predetermined pixel number range and comparing and detecting the pixel signal level of the predetermined pixel number range between adjacent pixels Waveform monitoring means for outputting waveform information for determining
Based on the waveform information obtained by the waveform monitoring means, one of the two pixels and the average value of the two pixels is selected as an interpolation pixel to be inserted between two consecutive pixels when a pixel insertion pulse is input. An image processing apparatus comprising: an interpolation pixel selection unit. 前記縮小変換倍率は、
水平方向の縮小変換倍率と垂直方向の縮小変換倍率を指定するものとし、
前記間引きパルス発生手段は、
指定された水平方向の縮小変換倍率に基づいて前記水平方向についての水平方向間引きパルスを発生する水平方向間引きパルス発生手段と、
指定された垂直方向の縮小変換倍率に基づいて前記垂直方向に付いての垂直方向間引きパルスを発生する垂直方向間引きパルス発生手段と、を有し、
前記波形監視手段は、
前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向間引きパルスによる水平方向画素間引きの水平方向補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段と、
前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向間引きパルスによる垂直方向画素間引きの垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、を有し、
前記補間画素選択手段は、
前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向間引きパルス入力時に水平方向で連続する２画素を置き換える水平方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する水平方向補間画素選択手段と、
前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向間引きパルス入力時に垂直方向で連続する２画素を置き換える垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とする請求項１記載の画像処理装置。The reduction conversion magnification is
Specify the horizontal reduction conversion ratio and the vertical reduction conversion ratio.
The thinning pulse generating means includes
Horizontal decimation pulse generating means for generating a horizontal decimation pulse for the horizontal direction based on a specified horizontal reduction conversion magnification;
Vertical direction decimation pulse generating means for generating a vertical decimation pulse for the vertical direction based on a specified vertical reduction conversion magnification, and
The waveform monitoring means includes
The pixel signal level of the digital original image is monitored over a plurality of pixel ranges in the horizontal direction, and the pixel signal levels in the plurality of pixel ranges in the horizontal direction are compared and detected between adjacent pixels, and the pixels in the horizontal direction by a horizontal decimation pulse Horizontal waveform monitoring means for outputting horizontal waveform information for determining a horizontal interpolation pixel generation method for thinning; and
The pixel signal level of the digital original image is monitored over a plurality of vertical pixel ranges, and the pixel signal level of the plurality of vertical pixel ranges is compared and detected between adjacent pixels, and a vertical pixel is generated by a vertical thinning pulse. Vertical direction waveform monitoring means for outputting vertical direction waveform information for determining a thinned vertical direction interpolation pixel generation method, and
The interpolation pixel selection means includes
Based on the horizontal waveform information obtained by the horizontal waveform monitoring means, a horizontal direction interpolation pixel that replaces two consecutive pixels in the horizontal direction when a horizontal direction thinning pulse is input is 3 of the average value of the two pixels and the two pixels. Horizontal direction interpolation pixel selection means for selecting one of the two,
Based on the vertical direction waveform information obtained by the vertical direction waveform monitoring means, as a vertical direction interpolation pixel that replaces two consecutive pixels in the vertical direction when a vertical direction thinning pulse is input, the average value of 3 of the two pixels and the two pixels is 3 The image processing apparatus according to claim 1, further comprising: a vertical direction interpolation pixel selection unit that selects one of the two. 前記拡大変換倍率は、
水平方向の拡大変換倍率と垂直方向の拡大変換倍率を指定するものとし、
前記画素挿入パルス発生手段は、
指定された水平方向の拡大変換倍率に基づいて前記水平方向についての水平方向画素挿入パルスを発生する水平方向画素挿入パルス発生手段と、
指定された垂直方向の拡大変換倍率に基づいて前記垂直方向に付いての垂直方向画素挿入パルスを発生する垂直方向画素挿入パルス発生手段と、を有し、
前記波形監視手段は、
前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向画素挿入パルスによる水平方向画素挿入の水平方向補間画素生成方式を決定のための水平方向波形情報を出力する水平方向波形監視手段と、
前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向画素挿入パルスによる垂直方向画素挿入の垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、を有し、
前記補間画素選択手段は、
前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向画素挿入パルス入力時に水平方向で連続する２画素間に挿入する水平方向補間画素としして、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する水平方向補間画素選択手段と、
前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向画素挿入パルス入力時に垂直方向で連続する２画素間に挿入する垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とする請求項２記載の画像処理装置。The magnification conversion magnification is
Suppose that you specify the horizontal scaling factor and the vertical scaling factor,
The pixel insertion pulse generating means includes
Horizontal pixel insertion pulse generating means for generating a horizontal pixel insertion pulse for the horizontal direction based on a specified horizontal magnification conversion factor;
Vertical pixel insertion pulse generating means for generating a vertical pixel insertion pulse for the vertical direction based on a specified vertical magnification conversion factor,
The waveform monitoring means includes
The pixel signal level of the digital original image is monitored over a plurality of horizontal pixel ranges, and the pixel signal level of the plurality of horizontal pixel ranges is compared and detected between adjacent pixels. Horizontal waveform monitoring means for outputting horizontal waveform information for determining a horizontal interpolation pixel generation method of pixel insertion; and
The pixel signal level of the digital original image is monitored over a plurality of vertical pixel ranges, and the pixel signal level in the vertical pixel range is compared and detected between adjacent pixels, and the vertical direction by the vertical pixel insertion pulse is detected. Vertical waveform monitoring means for outputting vertical waveform information for determining a vertical interpolation pixel generation method of pixel insertion, and
The interpolation pixel selection means includes
Based on the horizontal waveform information obtained by the horizontal waveform monitoring means, horizontal interpolation pixels to be inserted between two consecutive pixels in the horizontal direction when a horizontal pixel insertion pulse is input, the two pixels and the two pixels Horizontal direction interpolation pixel selection means for selecting any one of the three average values;
Based on the vertical direction waveform information obtained by the vertical direction waveform monitoring means, an average of the two pixels and the two pixels is used as a vertical direction interpolation pixel to be inserted between two consecutive pixels in the vertical direction when a vertical direction pixel insertion pulse is input. The image processing apparatus according to claim 2, further comprising: a vertical direction interpolation pixel selection unit that selects any one of three values. 指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、
指定された水平方向の縮小変換倍率に基づいて前記水平方向についての水平方向画素間引きパルスを発生する水平方向画素間引きパルス発生手段と、
指定された垂直方向の拡大変換倍率に基づいて前記垂直方向についての垂直方向画素挿入パルスを発生する垂直方向画素挿入パルス発生手段と、
前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向画素間引きパルスによる水平方向画素間引きの水平方向補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段と、
前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向画素挿入パルスによる垂直方向画素挿入の垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、
前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向画素間引きパルス入力時に水平方向で連続する２画素を置き換える水平方向補間画素として、前記２画素と前記２画素の平均値の３つのうちいずれかを選択する水平方向補間画素選択手段と、
前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向画素挿入パルス入力時に垂直方向で連続する２画素間に挿入する垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちのいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とする画像処理装置。An image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels according to a designated conversion magnification,
Horizontal pixel decimation pulse generating means for generating a horizontal pixel decimation pulse for the horizontal direction based on a specified horizontal reduction conversion magnification;
Vertical pixel insertion pulse generating means for generating a vertical pixel insertion pulse for the vertical direction based on a specified vertical magnification conversion factor;
The level of the pixel signal of the digital original image is monitored over a plurality of horizontal pixel ranges, and the pixel signal level of the plurality of horizontal pixel ranges is compared and detected between adjacent pixels, and the horizontal direction by horizontal pixel thinning pulses Horizontal waveform monitoring means for outputting horizontal waveform information for determining a horizontal interpolation pixel generation method of pixel thinning;
The pixel signal level of the digital original image is monitored over a plurality of vertical pixel ranges, and the pixel signal level in the vertical pixel range is compared and detected between adjacent pixels, and the vertical direction by the vertical pixel insertion pulse is detected. Vertical waveform monitoring means for outputting vertical waveform information for determining a vertical interpolation pixel generation method of pixel insertion;
Based on the horizontal waveform information obtained by the horizontal waveform monitoring means, horizontal interpolation pixels that replace two consecutive pixels in the horizontal direction when a horizontal pixel thinning pulse is input are used as an average value of the two pixels and the two pixels. Horizontal direction interpolation pixel selection means for selecting one of the three,
Based on the vertical direction waveform information obtained by the vertical direction waveform monitoring means, an average of the two pixels and the two pixels is used as a vertical direction interpolation pixel to be inserted between two consecutive pixels in the vertical direction when a vertical direction pixel insertion pulse is input. An image processing apparatus comprising: a vertical direction interpolation pixel selection unit that selects any one of three values. 指定された変換倍率に応じてディジタル原画像を異なる画素数のディジタル画像に解像度変換する画像処理装置であって、
指定された水平方向の拡大変換倍率に基づいて前記水平方向についての水平方向画素挿入パルスを発生する水平方向画素挿入パルス発生手段と、
指定された垂直方向の縮小変換倍率に基づいて前記垂直方向に付いての垂直方向画素間引きパルスを発生する垂直方向画素間引きパルス発生手段と、
前記ディジタル原画像の画素信号のレベルを水平方向の複数画素範囲に渡って監視し、水平方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して水平方向画素挿入パルスによる水平方向画素挿入の水平方向補間画素生成方式を決定するための水平方向波形情報を出力する水平方向波形監視手段と、
前記ディジタル原画像の画素信号のレベルを垂直方向の複数画素範囲に渡って監視し、垂直方向の複数画素範囲の画素信号レベルを隣り合う画素間で比較検出して垂直方向画素間引きパルスによる垂直方向画素間引きの垂直方向補間画素生成方式を決定するための垂直方向波形情報を出力する垂直方向波形監視手段と、
前記水平方向波形監視手段で得られた水平方向波形情報を元に水平方向画素挿入パルス入力時に水平方向で連続する２画素間に挿入する水平方向補間画素として、前記２画素と前記２画素の平均値の３つのうちのいずれかを選択する水平方向補間画素選択手段と、
前記垂直方向波形監視手段で得られた垂直方向波形情報を元に垂直方向画素間引きパルス入力時に垂直方向で連続する２画素を置き換える垂直方向補間画素として、前記２画素と前記２画素の平均値の３つのうちのいずれかを選択する垂直方向補間画素選択手段と、を有することを特徴とする画像処理装置。An image processing apparatus for converting the resolution of a digital original image into a digital image having a different number of pixels according to a designated conversion magnification,
Horizontal pixel insertion pulse generating means for generating a horizontal pixel insertion pulse for the horizontal direction based on a specified horizontal magnification conversion factor;
Vertical pixel decimation pulse generating means for generating a vertical pixel decimation pulse for the vertical direction based on a specified vertical reduction conversion magnification;
The pixel signal level of the digital original image is monitored over a plurality of horizontal pixel ranges, and the pixel signal level of the plurality of horizontal pixel ranges is compared and detected between adjacent pixels. Horizontal waveform monitoring means for outputting horizontal waveform information for determining a horizontal interpolation pixel generation method of pixel insertion;
The pixel signal level of the digital original image is monitored over a plurality of vertical pixel ranges, and the pixel signal level in the vertical pixel range is compared and detected between adjacent pixels, and the vertical direction by the vertical pixel thinning pulse is detected. Vertical waveform monitoring means for outputting vertical waveform information for determining a vertical interpolation pixel generation method of pixel thinning;
Based on the horizontal direction waveform information obtained by the horizontal direction waveform monitoring means, an average of the two pixels and the two pixels is used as a horizontal direction interpolation pixel to be inserted between two consecutive pixels in the horizontal direction when a horizontal direction pixel insertion pulse is input. Horizontal direction interpolation pixel selection means for selecting one of three values;
Based on the vertical waveform information obtained by the vertical waveform monitoring means, a vertical interpolation pixel that replaces two consecutive pixels in the vertical direction when a vertical pixel thinning pulse is input is used as an average value of the two pixels and the two pixels. An image processing apparatus comprising: a vertical direction interpolation pixel selection unit that selects any one of the three. 前記波形監視手段は、
前記ディジタル原画像の画素信号を夫々１画素，２画素，３画素分遅延した出力を出す第１，第２，第３の遅延回路と、
前記ディジタル原画像の画像信号と前記第１の遅延回路の出力とを比較する第１の比較器と、
前記第２，第３の遅延回路の出力を比較する第２の比較器と、を具備するものであり、
前記補間画素選択手段は、
前記第１，第２の比較器の出力が実質的に等しい場合には、夫々前記第１又は第２の遅延回路出力を選択し、
前記第１の比較器により前記第１の遅延回路出力が大きい場合には、前記第２の比較器により前記第３の遅延回路出力が小さければ前記第１，第２の遅延回路出力のより大きい方を選択出力とし、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力の平均値を選択出力とし、
前記第１の比較器より前記原ディジタル信号の出力が大きい場合には、第２の比較器より第３の遅延回路出力が小さければその平均値を選択出力し、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力のうち小さい方を選択し、前記第１，第２の遅延回路の出力に代えて補間画素とするものであることを特徴とする請求項１記載の画像処理装置。The waveform monitoring means includes
First, second and third delay circuits for outputting outputs obtained by delaying pixel signals of the digital original image by 1 pixel, 2 pixels and 3 pixels, respectively;
A first comparator for comparing the image signal of the digital original image and the output of the first delay circuit;
A second comparator for comparing the outputs of the second and third delay circuits,
The interpolation pixel selection means includes
When the outputs of the first and second comparators are substantially equal, the first or second delay circuit output is selected respectively.
When the output of the first delay circuit is large by the first comparator, if the output of the third delay circuit is small by the second comparator, the output of the first and second delay circuits is larger. If the third delay circuit output is large, the average value of the first and second delay circuit outputs is the selection output.
When the output of the original digital signal is larger than that of the first comparator, if the output of the third delay circuit is smaller than that of the second comparator, the average value is selected and output, and the output of the third delay circuit is 2. If larger, the smaller one of the first and second delay circuit outputs is selected, and an interpolation pixel is used instead of the first and second delay circuit outputs. Image processing apparatus. 前記波形監視手段は、
前記ディジタル原画像の画素信号を夫々１画素，２画素，３画素分遅延した出力を出す第１，第２，第３の遅延回路と、
前記ディジタル原画像の画像信号と前記第１の遅延回路の出力とを比較する第１の比較器と、
前記第２，第３の遅延回路の出力を比較する第２の比較器と、を具備するものであり、
前記補間画素選択手段は、
前記第１，第２の比較器の出力が実質的に等しい場合には、夫々前記第１又は第２の遅延回路出力を選択し、
前記第１の比較器により前記第１の遅延回路出力が大きい場合には、前記第２の比較器により前記第３の遅延回路出力が小さければ前記第１，第２の遅延回路出力のより大きい方を選択出力とし、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力の平均値を選択出力とし、
前記第１の比較器より前記原ディジタル信号の出力が大きい場合には、第２の比較器より第３の遅延回路出力が小さければその平均値を選択出力し、前記第３の遅延回路出力が大きければ前記第１，第２の遅延回路出力のうち小さい方を選択し、前記第１，第２の遅延回路の出力の間に挿入して補間画素とするものであることを特徴とする請求項２記載の画像処理装置。The waveform monitoring means includes
First, second and third delay circuits for outputting outputs obtained by delaying pixel signals of the digital original image by 1 pixel, 2 pixels and 3 pixels, respectively;
A first comparator for comparing the image signal of the digital original image and the output of the first delay circuit;
A second comparator for comparing the outputs of the second and third delay circuits,
The interpolation pixel selection means includes
When the outputs of the first and second comparators are substantially equal, the first or second delay circuit output is selected respectively.
When the output of the first delay circuit is large by the first comparator, if the output of the third delay circuit is small by the second comparator, the output of the first and second delay circuits is larger. If the third delay circuit output is large, the average value of the first and second delay circuit outputs is the selection output.
When the output of the original digital signal is larger than that of the first comparator, if the output of the third delay circuit is smaller than that of the second comparator, the average value is selected and output, and the output of the third delay circuit is If larger, the smaller one of the outputs of the first and second delay circuits is selected and inserted between the outputs of the first and second delay circuits to form an interpolation pixel. Item 3. The image processing apparatus according to Item 2.
JP2000320199A 2000-10-20 2000-10-20 Image processing device Expired - Fee Related JP4312944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000320199A JP4312944B2 (en) 2000-10-20 2000-10-20 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000320199A JP4312944B2 (en) 2000-10-20 2000-10-20 Image processing device

Publications (2)

Publication Number Publication Date
JP2002135569A JP2002135569A (en) 2002-05-10
JP4312944B2 true JP4312944B2 (en) 2009-08-12

Family

ID=18798517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000320199A Expired - Fee Related JP4312944B2 (en) 2000-10-20 2000-10-20 Image processing device

Country Status (1)

Country Link
JP (1) JP4312944B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154759A (en) * 2004-10-29 2006-06-15 Fujitsu Ten Ltd Image interpolation device and display device
JP2006154756A (en) * 2004-11-02 2006-06-15 Fujitsu Ten Ltd Video signal processing method, video signal processing device and display device
JP5874721B2 (en) 2013-12-25 2016-03-02 コニカミノルタ株式会社 Image processing apparatus, image correction method, and program

Also Published As

Publication number Publication date
JP2002135569A (en) 2002-05-10

Similar Documents

Publication Publication Date Title
US6421090B1 (en) Motion and edge adaptive deinterlacing
US8189941B2 (en) Image processing device, display device, image processing method, and program
US6788353B2 (en) System and method for scaling images
CN102006397B (en) Video field synchronizing signal generating circuit
JP2006203884A (en) Method for edge-based pixel location, and interpolation
KR0184314B1 (en) Generation device for character and picture data
US8270750B2 (en) Image processor, display device, image processing method, and program
US20030099410A1 (en) Image processing method and image processing apparatus
JP3492083B2 (en) Image display device
KR100239357B1 (en) Character processing method and apparatus of image display device
JP2007324763A (en) Television receiver and television reception method
JP4312944B2 (en) Image processing device
JPH08305330A (en) Error diffusion method, error diffusion device and halftone processing method
JP2006308665A (en) Image processing apparatus
JP4258976B2 (en) Image processing apparatus and processing method
JP2008139828A (en) Image processing apparatus, image processing method, electro-optical device and electronic device
JP4024643B2 (en) Image signal processing device
JP2004236012A (en) Image processing method and device thereof
JP2007060512A (en) Scanning line interpolating circuit, scanning line interpolating method used therein, and image displaying apparatus
JP4272504B2 (en) Scan line interpolation method
JP2000115720A (en) Scanning line interpolation device and scanning line interpolation method
JP2005253030A (en) Method and device for generating segmented and composited image
JP4460359B2 (en) Video signal processing apparatus and video signal processing method
JPH07200810A (en) Image handling device
JPH06337662A (en) Generation device for character and picture data

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees