JP4308882B2 - 2周波整合回路及びそれを具備する携帯端末 - Google Patents
2周波整合回路及びそれを具備する携帯端末 Download PDFInfo
- Publication number
- JP4308882B2 JP4308882B2 JP2008531457A JP2008531457A JP4308882B2 JP 4308882 B2 JP4308882 B2 JP 4308882B2 JP 2008531457 A JP2008531457 A JP 2008531457A JP 2008531457 A JP2008531457 A JP 2008531457A JP 4308882 B2 JP4308882 B2 JP 4308882B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- matching circuit
- antenna
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
- H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
- H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
- H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
- H01Q9/42—Resonant antennas with feed to end of elongated active element, e.g. unipole with folded element, the folded parts being spaced apart a small fraction of the operating wavelength
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Details Of Aerials (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Transmitters (AREA)
- Transceivers (AREA)
Description
第1セット:
第1素子; 5.168nHのインダクタンスを有するインダクタ、
第2素子; 3.633nHのインダクタンスを有するインダクタ、
第3素子; 1.779pFのキャパシタンスを有するキャパシタ、
第4素子; 1.207pFのキャパシタンスを有するキャパシタ、
第2セット:
第1素子; 1.951nHのインダクタンスを有するインダクタ、
第2素子; 7.335pFのキャパシタンスを有するキャパシタ、
第3素子; 14.190pFのキャパシタンスを有するキャパシタ、
第4素子; 15.834nHのインダクタンスを有するインダクタ、
第3セット:
第1素子; 15.059nHのインダクタンスを有するインダクタ、
第2素子; 1.286pFのキャパシタンスを有するキャパシタ、
第3素子; 12.071nHのインダクタンスを有するインダクタ、
第4素子; 5.602pFのキャパシタンスを有するキャパシタ、
第4セット:
第1素子; 4.355nHのインダクタンスを有するインダクタ、
第2素子; 1.005pFのキャパシタンスを有するキャパシタ、
第3素子; 6.195nHのインダクタンスを有するインダクタ、
第4素子; 5.308pFのキャパシタンスを有するキャパシタ。
図1は、本発明の実施形態における2周波整合回路の回路構成を示す回路ブロック図である。図1に示すように、本実施形態の2周波整合回路1は、第1の入力端子2aと第2の入力端子2bとからなる入力端子2、および、第1の出力端子3aと第2の出力子3bとからなる出力端子3の端子を備えている。入力端子2には高周波回路(不図示)が、そして、出力端子3には負荷5がそれぞれ接続される。
以下では、本発明による2周波整合回路の具体的実施例について述べる。本実施例の基本的構成は、図1に示す実施形態の構成と同一である。
第1セット:
第1素子; 5.168nHのインダクタンスを有するインダクタ、
第2素子; 3.633nHのインダクタンスを有するインダクタ、
第3素子; 1.779pFのキャパシタンスを有するキャパシタ、
第4素子; 1.207pFのキャパシタンスを有するキャパシタ、
第2セット:
第1素子; 1.951nHのインダクタンスを有するインダクタ、
第2素子; 7.335pFのキャパシタンスを有するキャパシタ、
第3素子; 14.190pFのキャパシタンスを有するキャパシタ、
第4素子; 15.834nHのインダクタンスを有するインダクタ、
第3セット:
第1素子; 15.059nHのインダクタンスを有するインダクタ、
第2素子; 1.286pFのキャパシタンスを有するキャパシタ、
第3素子; 12.071nHのインダクタンスを有するインダクタ、
第4素子; 5.602pFのキャパシタンスを有するキャパシタ、
第4セット:
第1素子; 4.355nHのインダクタンスを有するインダクタ、
第2素子; 1.005pFのキャパシタンスを有するキャパシタ、
第3素子; 6.195nHのインダクタンスを有するインダクタ、
第4素子; 5.308pFのキャパシタンスを有するキャパシタ。
{(手のある場合の帯域)−(手の無い場合の帯域)}/(手の無い場合の帯域)×100
2 入力端子
3 出力端子
4a、4b、4c、4d 素子
5 負荷
6 アンテナ
7 携帯端末筐体
8 モデル化された手
101 負荷
102 出力端子
103 第1の整合回路
104 第2の整合回路
105 第3の整合回路
106 入力端子
107 電源
108 従来の2周波整合回路
121a、121b 単周波整合回路
131 梯子回路
f 周波数
α1(f) 素子4aのインピーダンスの実部
α2(f) 素子4bのインピーダンスの実部
α3(f) 素子4cのインピーダンスの実部
α4(f) 素子4dのインピーダンスの実部
Zr(f) 負荷5のインピーダンスの実部
Zi(f) 負荷5のインピーダンスの虚部
Z0 入力端子2に接続される高周波回路のインピーダンス
Lj αj(f)(j=1、2、3、4)がインダクタである時のインダクタ値
Cj αj(f)(j=1、2、3、4)がキャパシタである時のキャパシタ値
A(f)、B(f)、C(f)、D(f) (式2)の上から3〜6式で定義される関数
f1、f2 2つの整合周波数
α、β、a、b 図9に示した従来技術を用いて構成された2周波整合回路を構成する集中定数素子のインピーダンス値の実部
Claims (3)
- 50オームのインピーダンスを有する高周波回路から0.88GHzの周波数を有する第1高周波信号および1.86GHzの周波数を有する第2高周波信号を受け取る第1および第2の入力端子と、
アンテナに接続される第1および第2の出力端子と、
第1素子と、
第2素子と、
第3素子と、
第4素子と
を備える2周波整合回路であって、
前記第1素子および前記第4素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続され、かつ、前記第2の入力端子は前記第2の出力端子に短絡されており、
前記第2素子は、前記第1の入力端子と前記第1の出力端子との間に接続され、
前記第3素子は、前記第1素子と前記第4素子との間の接続ノードと前記第1の出力端子との間に接続され、
前記第1素子、第2素子、第3素子、および第4素子は、以下の4つのセットのいずれか1つによって構成される、2周波整合回路。
第1セット:
第1素子; 5.168nHのインダクタンスを有するインダクタ、
第2素子; 3.633nHのインダクタンスを有するインダクタ、
第3素子; 1.779pFのキャパシタンスを有するキャパシタ、
第4素子; 1.207pFのキャパシタンスを有するキャパシタ、
第2セット:
第1素子; 1.951nHのインダクタンスを有するインダクタ、
第2素子; 7.335pFのキャパシタンスを有するキャパシタ、
第3素子; 14.190pFのキャパシタンスを有するキャパシタ、
第4素子; 15.834nHのインダクタンスを有するインダクタ、
第3セット:
第1素子; 15.059nHのインダクタンスを有するインダクタ、
第2素子; 1.286pFのキャパシタンスを有するキャパシタ、
第3素子; 12.071nHのインダクタンスを有するインダクタ、
第4素子; 5.602pFのキャパシタンスを有するキャパシタ、
第4セット:
第1素子; 4.355nHのインダクタンスを有するインダクタ、
第2素子; 1.005pFのキャパシタンスを有するキャパシタ、
第3素子; 6.195nHのインダクタンスを有するインダクタ、
第4素子; 5.308pFのキャパシタンスを有するキャパシタ。 - アンテナと
高周波回路と
2周波整合回路と
を備えた携帯端末であって、
前記2周波整合回路は、前記アンテナと前記高周波回路との間に挿入されており、
前記2周波整合回路は請求項1に記載の2周波整合回路であって、
前記アンテナのインピーダンスは、
0.88GHzの周波数において32.9−13.2i(iは虚数単位である)Ωであり、
1.86GHzの周波数において90.6+20.9i(iは虚数単位である)Ωである、携帯端末。 - 前記アンテナが逆Fアンテナである請求項2に記載の携帯端末。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101504 | 2007-04-09 | ||
JP2007101504 | 2007-04-09 | ||
PCT/JP2008/000826 WO2008126385A1 (ja) | 2007-04-09 | 2008-03-31 | 2周波整合回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4308882B2 true JP4308882B2 (ja) | 2009-08-05 |
JPWO2008126385A1 JPWO2008126385A1 (ja) | 2010-07-22 |
Family
ID=39863545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008531457A Expired - Fee Related JP4308882B2 (ja) | 2007-04-09 | 2008-03-31 | 2周波整合回路及びそれを具備する携帯端末 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7564321B2 (ja) |
JP (1) | JP4308882B2 (ja) |
CN (1) | CN101558560A (ja) |
WO (1) | WO2008126385A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008024482B4 (de) * | 2008-05-21 | 2016-10-06 | Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) | Schaltungsanordnung zur Impedanzanpassung, elektronisches Bauelement und Mobilfunkgerät |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5746384A (en) | 1980-08-21 | 1982-03-16 | Ibm | Magnetic bubble domain memory |
JPS5746385A (en) | 1980-09-03 | 1982-03-16 | Fujitsu Ltd | Address discrimination method of semiconductor memory |
JP2826433B2 (ja) * | 1993-02-26 | 1998-11-18 | 日本電気株式会社 | アンテナ用二周波整合回路 |
JP3883707B2 (ja) * | 1998-08-28 | 2007-02-21 | 三菱電機株式会社 | 2周波整合回路 |
TW486861B (en) * | 2001-07-04 | 2002-05-11 | Ind Tech Res Inst | Impedance matching circuit for a multi-band power amplifier |
JP4216124B2 (ja) | 2002-12-12 | 2009-01-28 | 三菱電機株式会社 | 2周波整合回路 |
US7326872B2 (en) * | 2004-04-28 | 2008-02-05 | Applied Materials, Inc. | Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks |
JP4838536B2 (ja) * | 2005-05-20 | 2011-12-14 | 株式会社エヌ・ティ・ティ・ドコモ | 整合回路 |
-
2008
- 2008-03-31 WO PCT/JP2008/000826 patent/WO2008126385A1/ja active Application Filing
- 2008-03-31 CN CNA2008800010862A patent/CN101558560A/zh active Pending
- 2008-03-31 JP JP2008531457A patent/JP4308882B2/ja not_active Expired - Fee Related
- 2008-10-30 US US12/261,576 patent/US7564321B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101558560A (zh) | 2009-10-14 |
JPWO2008126385A1 (ja) | 2010-07-22 |
US20090128251A1 (en) | 2009-05-21 |
WO2008126385A1 (ja) | 2008-10-23 |
US7564321B2 (en) | 2009-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4308886B2 (ja) | 2周波整合回路及びそれを具備する携帯端末 | |
EP3188313A1 (en) | Multi-band antenna and communication terminal | |
JP4308883B2 (ja) | 2周波整合回路及びそれを具備する携帯端末 | |
JP4308885B2 (ja) | 2周波整合回路及びそれを具備する携帯端末 | |
JP4308882B2 (ja) | 2周波整合回路及びそれを具備する携帯端末 | |
KR100876414B1 (ko) | 멀티 레이어 칩 인덕터의 시뮬레이션 장치 및 방법 | |
Yıldız et al. | Quad-band matching network design with real frequency technique employing frequency transformation | |
Hamidkhani et al. | Dual‐Band High Q‐Factor Complementary Split‐Ring Resonators Using Substrate Integrated Waveguide Method and Their Applications | |
Lu et al. | A Miniaturize Bandpass Filter with Harmonic Suppression Using Meandered Quarter‐Wavelength Resonators | |
CN113296806B (zh) | 一种服务器板卡cpld烧录装置 | |
Yildiz et al. | Design of multiband matching ladders without mutual coupling using parametric representation of Brune functions | |
Zhang et al. | A fully tunable filter based on the improved tubular structure | |
TWM617079U (zh) | 寬頻濾波式晶片天線 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4308882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |