JP4302795B2

JP4302795B2 - Field frequency converter

Info

Publication number: JP4302795B2
Application number: JP21154598A
Authority: JP
Inventors: 一彦渋谷; 亮一矢島; 達郎山内; 浩之島野
Original assignee: Oki Electric Industry Co Ltd; Japan Broadcasting Corp
Current assignee: Oki Electric Industry Co Ltd; Japan Broadcasting Corp
Priority date: 1998-07-27
Filing date: 1998-07-27
Publication date: 2009-07-29
Anticipated expiration: 2018-07-27
Also published as: JP2000050211A

Description

【０００１】
【発明の属する技術分野】
本発明は、テレビジョン信号のフィールド周波数を変換する際に使用されるフィールド周波数変換装置に係わり、特に動画中のフレームまたはフィールドのスキップ／挿入時に動きベクトルを用いた動き補償フィールド内挿を行い、スキップ／挿入時の画質劣化を防止するフィールド周波数変換装置に関する。
【０００２】
［発明の概要］
本発明は、テレビジョン信号の方式を変換する際に使用されるフィールド周波数変換装置に関し、特に５９．９４Ｈｚのフィールド周波数を持つテレビジョン信号、６０Ｈｚのフィールド周波数を持つテレビジョン信号のように、フィールド周波数が接近している映像信号間の相互変換を行うとき、動画中のフレームまたはフィールドのスキップ／挿入時に動きベクトルを用いた動き補償フィールド内挿を行い、スキップ／挿入時の画質劣化を防止するとともに、動画が連続しても、バッファメモリがメモリフル、メモリエンプティにならないようにするものである。
【０００３】
【従来の技術】
５９．９４Ｈｚのテレビジョン信号、６０Ｈｚのテレビジョン信号のように、フィールド周波数が接近している映像信号間の相互変換を行う際に使用されるフィールド周波数変換装置では、数フレーム分の容量と、非同期入出力機能とを持つバッファメモリに変換元の映像信号を入力して、これを記憶させながら、変換先のフィールド周波数に対応して、バッファメモリに記憶されている映像信号を読み出し、この映像信号の内容が予め設定されている一定の映像、例えばシーンチェンジ時の映像、あるいは静止画映像であるときには、フレーム単位またはフィールド単位で、映像信号のスキップまたは挿入を行って、変換元のフィールド数と、変換先のフィールド数とのずれを補償し、バッファメモリに記憶される映像信号が適切な量になるようにしている。
【０００４】
そして、動画が連続したときなどのように、映像信号のスキップまたは挿入のタイミングが無いときには、バッファメモリから１フィールド分の映像信号を読み出し、次の１フィールド分の映像信号を読み出す前に、フレーム単位またはフィールド単位で、強制的に映像信号のスキップまたは挿入を行って、バッファメモリがメモリフルになったり、メモリエンプティになったりするのを防止している。
【０００５】
また、５９．９４Ｈｚのテレビジョン信号、６０Ｈｚのテレビジョン信号のように、フィールド周波数が接近している映像信号間の相互変換を行う変換方法として、走査線数が１１２５本、フィールド周波数が６０Ｈｚの映像信号と、走査線数が１２５０本、フィールド周波数が５０Ｈｚの映像信号とを変換するときに使用されるフィールド周波数変換方法、すなわち映像信号で示される各映像の動きベクトルを使用したフィールド周波数変換方法を使用することも検討されている。
【０００６】
【発明が解決しようとする課題】
ところで、上述した各フィールド周波数変換方法のうち、バッファメモリを使用するフィールド周波数変換方法では、スキップまたは挿入を行う映像として、線形加算による直線内挿を使用して得られる映像を使用して、映像の不連続に起因する違和感を緩和するようにしているので、動きが少ない映像を処理したとき、解像度が低下してしまい、また動きが早い映像を処理したとき、二重像を生じてしまうことから、画質の劣化が著しいという問題があった。
【０００７】
そこで、このような画質の劣化を生じさせる動画中でのフレーム単位またはフィールド単位の映像のスキップまたは挿入を行う回数を低減させるために、バッファメモリの容量を大きくすることも考えられているが、バッファメモリの容量を大きくすると、出力映像の遅延量が大きく変動して、音声信号を伴う映像信号を扱う場合に映像信号のみフィールド周波数変換処理を行うことにより、映像信号のタイミングと、音声信号のタイミングとがずれてしまい、多大な違和感を与えてしまうという問題がある。
【０００８】
また、動きベクトルを使用してフィールド周波数が異なる映像信号を変換する方法では、２つの映像信号のフィールド周波数間にある程度の差がある場合には、映像信号の変換を行うことができるものの、５９．９４Ｈｚの映像信号、６０Ｈｚの映像信号のように、フィールド周波数が接近している映像信号を変換すると、出力映像の遅延量変動を所定範囲内に収めることができるものの、動きベクトルの検出誤差が画質に大きな影響を与えることから、良好な画質を得ることができるフィールド周波数変換装置を製作するのが難しいという問題があった。
【０００９】
本発明は上記の事情に鑑み、実時間で、画質を劣化させることなく、例えば走査線数が１１２５本、フィールド周波数が６０Ｈｚの映像信号と、走査線数が１１２５本、フィールド周波数が５９．９４Ｈｚの映像信号とを相互に変換することかできるフィールド周波数変換装置を提供することを目的としている。
【００１０】
上記の目的を達成するために本発明は、入力された映像信号のフィールド周波数を、所望のフィールド周波数を持つ映像信号に変換するフィールド周波数変換装置において、入力された映像信号を一時記憶するバッファメモリ回路と、このバッファメモリ回路から出力される時間前後する映像信号をフィールド単位で記憶する第１、第２フィールドメモリ回路とを備え、第２フィールドメモリ回路に記憶されている映像信号を指定された速度で出力する映像バッファ部と、前記第１、第２フィールドメモリ回路に記憶されている時間前後する映像信号間の動きベクトルを求め、求められた動きベクトルに基づいて動き補償型内挿処理によりベクトル内挿された補間フィールド信号を生成する動きベクトル処理部と、前記バッファメモリ回路に一時記憶されている映像信号中にシーンチェンジまたは静止画があるか否かのシーン判定を実行し、シーンチェンジまたは静止画が検出された場合にシーンチェンジ／静止画検出信号を生成するシーンチェンジ／静止画検出回路と、このシーンチェンジ／静止画検出回路からシーンチェンジ／静止画検出信号が出力されているときには、前記映像バッファ部から出力される映像信号に対して高いフィールド周波数から低いフィールド周波数への変換においてはスキップ処理、低いフィールド周波数から高いフィールド周波数への変換においては挿入処理を行って、それぞれ出力映像信号を生成し、前記シーンチェンジ／静止画検出回路からシーンチェンジ／静止画検出信号が出力されていないときには、前記映像バッファ部から出力される映像信号に対して低いフィールド周波数から高いフィールド周波数への変換においては前記バッファメモリ回路に記憶されている映像信号が無くなる前に、または高いフィールド周波数から低いフィールド周波数への変換においては前記バッファメモリ回路の全てのメモリが使用されて新しい映像信号を記憶できなくなる前に、それぞれ前記動きベクトル処理部で動き補償型内挿処理されたベクトル内挿補間フィールド信号を使用して出力映像信号を生成する映像生成部と、を備えたことを特徴としている。
【００１２】
上記の構成の本発明では、映像バッファ部によって、変換するために入力された映像信号を一時記憶しながら、指定された速度で、記憶している映像信号を出力するとともに、動きベクトル処理部にとって、映像バッファ部に一時記憶されている映像信号を用いて動きベクトルを求め、求められた動きベクトルに基づいて動き補償型内挿処理によりベクトル内挿された補間フィールド信号を生成し、前記映像生成部によって、映像バッファ部に一時記憶されている映像信号の内容が静止画またはシーンチェンジであるときには、映像信号に対して高いフィールド周波数から低いフィールド周波数への変換においてはスキップ処理、低いフィールド周波数から高いフィールド周波数への変換においては挿入処理を行い、映像バッファ部に一時記憶されている映像信号が動画像であり、加えて前記映像バッファ部のバッファメモリ回路に記憶されている映像信号が無くなるとき、または前記映像バッファ部のバッファメモリ回路の全てのメモリが使用されて新しい映像信号を記憶できなくなるときに、前記ベクトル処理部で動き補償型内挿処理されたベクトル内挿補間フィールド信号を使用して映像信号を生成する。これにより、映像中にシーンチェンジ、静止画がないときでも、実時間で、画質を劣化させることなく、例えば走査線数が１１２５本、フィールド周波数が６０Ｈｚの映像信号と、走査線数が１１２５本、フィールド周波数が５９．９４Ｈｚとを相互に変換する。
【００１４】
【発明の実施の形態】
《発明の基本原理》
まず、本発明によるフィールド周波数変換装置の詳細な説明に先だって、本発明によるフィールド周波数変換装置で使用されるフィールド周波数変換方法について説明する。
【００１５】
バッファメモリを使用する従来のフィールド周波数変換装置では、近接するフィールド周波数へと変換する場合において、フレーム単位で映像をスキップまたは挿入を行うときには画質が劣化する。特に動画中にフレーム単位で映像のスキップまたは挿入を行うときには映像の劣化が顕著になる一方、フレーム単位で映像のスキップまたは挿入を行わないときには画質の劣化が発生しないという特性を持っている。
【００１６】
そこで、本発明によるフィールド周波数変換装置では、フレーム単位で、映像のスキップまたは挿入を行わないとき、および静止画およびシーンチェンジ時に、フレーム単位で映像のスキップまたは挿入を行うときには、バッファメモリを使用して従来のフィールド周波数変換方法と同じフィールド周波数変換方法を使用し、また動画中にフレーム単位で映像のスキップまたは挿入を行うときのみ、動きベクトルを用いた動き補償フィールド内挿を行うことにより画質の劣化を防止する。
【００１７】
これにより、動画中にフレーム単位で映像のスキップまたは挿入を行う確率が低く、内挿フィールドが出力される時間率も低いことから、動きベクトルの誤検出に起因する画質劣化の発生率を極めて低くすることができるとともに、動画中に映像を挿入またはスキップする際の画質劣化を極めて小さくして、映像のスキップ頻度、挿入頻度をある程度大きくしても、画質劣化を許容範囲内に収め、これによってバッファメモリの容量を小さくして、出力映像の遅延量変動を小さく抑えることができる。
【００１８】
また、動画中に、フレーム単位で、映像をスキップまたは挿入したとき、限られた一定の期間内でのフィールド数変換を行うため、フィールド周波数変換比率が５９.９４Ｈｚと６０Ｈｚとの比(１０００:１００１)より、はるかに大きくなることから、動きベクトル検出に要求される精度を軽減させて、ハードウェアの実現を容易にすることができる。
【００１９】
《実施の形態の構成》
図１は、上述したフィールド周波数変換方法を使用した、本発明によるフィールド周波数変換装置の実施の形態を示すブロック図である。なお、以下の説明では、説明を簡単にするために、コンポーネント方式の映像信号を構成するＹ信号、Ｐｂ信号、Ｐｒ信号のうち、１つの信号のみについて、説明する。
【００２０】
この図に示すフィールド周波数変換装置１は、指定された周波数で映像信号を取り込んで記憶するとともに、指定された周波数で記憶している映像信号を出力する映像バッファ部２と、フィールド周波数変換内容に応じた書き込み制御信号、読み出し制御信号を生成して、映像バッファ部２の記憶動作、読み出し動作を制御するととともに、映像バッファ部２に記憶されている映像信号のシーン内容に基づき、シーンチェンジ、静止画、動画などを検出し、この検出結果に応じて、内挿制御信号、切換信号を生成する制御部３と、映像バッファ部２に記憶されている各映像信号に基づき、動きベクトルを検出するとともに、この検出結果、制御部３から出力される内挿制御信号に基づき、動きベクトルを用いてベクトル内挿信号を生成する動きベクトル処理部４と、制御部３から出力される切換信号に基づき、映像バッファ部２から出力される映像信号を選択する処理または動きベクトル処理部４から出力されるベクトル内挿補間フィールド信号を選択する処理を行って、出力映像信号を生成する切換部５とを備えている。
【００２１】
そして、このフィールド周波数変換装置１は、入力されたフィールド周波数で、映像信号を取り込んで記憶するとともに、所望のフィールド周波数で、記憶している映像信号を読み出しながら、この映像信号をそのまま出力するとき、および静止画中に映像のスキップまたは挿入を行うとき、バッファメモリを使用した従来のフィールド周波数変換方法と同じフィールド周波数変換方法で、映像のスキップまたは挿入を行い、動画中に、映像のスキップまたは挿入を行うとき、動きベクトルを用いた動き補償型内挿処理を行い、これによって得られた映像信号を出力映像信号として出力する。
【００２２】
映像バッファ部２は、３フレーム程度の容量を持ち、制御部３から出力される書き込み制御信号に応じたクロック周波数で、フィールド周波数変換対象となっている映像信号、例えばアナログ信号形式の映像信号をＡ／Ｄ変換して得られたデジタル信号形式の映像信号を取り込んで記憶しながら、制御部３から出力される読み出し制御信号に応じたクロック周波数で、記憶している映像信号を読み出すバッファメモリ回路６と、このバッファメモリ回路６から出力される映像信号をフィールド単位で記憶しながら、記憶している映像信号を読み出す第１フィールドメモリ回路７と、この第１フィールドメモリ回路７から出力される映像信号をフィールド単位で記憶しながら、記憶している映像信号を読み出す第２フィールドメモリ回路８と、この第２フィールドメモリ回路８から出力される映像信号を動きベクトル処理部４の処理時間に対応する時間だけ遅延させる遅延回路９とを備えている。
【００２３】
制御部３は、バッファメモリ回路６から出力される映像信号と第２フィールドメモリ回路８から出力される映像信号とを比較して、各映像信号で示される映像中にシーンチェンジ、静止画があるときには、これを検出して、シーンチェンジ／静止画検出信号を生成するシーンチェンジ／静止画検出回路１０と、フィールド周波数変換指示に応じた書き込み制御信号、読み出し制御信号を生成して、これをバッファメモリ回路６に供給するとともに、シーンチェンジ／静止画検出回路１０からシーンチェンジ／静止画検出信号が出力されたとき、内挿制御信号、切換信号を生成し、シーンチェンジ／静止画検出回路１０からシーンチェンジ／静止画検出信号が出力されないときには、バッファメモリ回路６から出力される映像信号、第２フィールドメモリ回路８から出力される映像信号で示される映像が動画であっても、バッファメモリ回路６がメモリフルまたはメモリエンプティになる前に、内挿制御信号、切換信号を生成し、これを切換部５に供給する制御回路１１を備えている。
【００２４】
動きベクトル処理部４は、第１フィールドメモリ回路７から出力される映像信号と第２フィールドメモリ回路８から出力される映像信号とに対し、反復勾配法、ブロックマッチング法、位相相関法などを使用して、動きベクトルを検出し、この検出結果に基づき、ベクトル信号を生成する動きベクトル検出回路１２と、第２フィールドメモリ回路８から出力される映像信号を取り込み、指定された時間（動きベクトル検出回路１２で生じる遅延時間と同じ時間）だけ遅延させる遅延回路１３と、第１フィールドメモリ回路７から出力される映像信号を取り込み、指定された時間（遅延回路１３の遅延時間と同じ時間）だけ遅延させる遅延回路１４と、制御回路１１からシーンチェンジまたは静止画を示す内挿制御信号が出力されているとき、各遅延回路１３、１４から出力される各映像信号に対してスキップ処理または挿入処理を行い、また制御回路１１から動画を示す内挿制御信号が出力されているとき、動きベクトル検出回路１２から出力されるベクトル信号に基づき、各遅延回路１３、１４から出力される各映像信号を処理して、スキップ時用のベクトル内挿補間フィールド信号または挿入用のベクトル内挿補間フィールド信号を生成し、これを切換部５に供給する動きベクトル内挿回路１５とを備えている。
【００２５】
切換部５は、制御部３から切換信号が出力されていないときには、映像バッファ部２の遅延回路９から出力される映像信号を選択し、また制御部３から切換信号が出力されたときには、動きベクトル内挿回路１５から出力されるスキップ時用、挿入時用の映像信号またはスキップ時用、挿入時用のベクトル内挿補間フィールド信号を選択する切換器１６を備えている。
【００２６】
《実施の形態の動作》
次に、図１に示すブロック図を参照しながら、この実施の形態のフィールド周波数変換動作について説明する。
【００２７】
＜５９．９４Ｈｚを６０Ｈｚに変換する場合＞
まず、５９．９４Ｈｚの映像信号を６０Ｈｚの映像信号に変換するときには、フィールド周波数が５９．９４Ｈｚの映像信号が入力される毎に、これがＡ／Ｄ変換回路（図示は省略する）によってＡ／Ｄ変換され、デジタル信号形式の映像信号が生成されて映像バッファ部２のバッファメモリ回路６に供給される。そして、この映像信号は、制御回路１１から出力される書き込み制御信号に応じて、映像信号のフィールド周波数５９．９４Ｈｚに対応するクロック周波数、例えばハイビジョン映像信号であれば、７４．１７５８２ＭＨｚ（２２００サンプル×１１２５本×２９．９７フレーム＝７４．１７５８２ＭＨｚ）のクロック周波数でバッファメモリ回路６に順次、記憶される。
【００２８】
また、この動作と並行して、制御回路１１から出力される読み出し制御信号に基づき、フィールド周波数６０Ｈｚに対応するクロック信号、例えばフィールド周波数変換後の映像信号がハイビジョン映像信号であれば、７４．２５ＭＨｚ（２２００サンプル×１１２５本×３０フレーム＝７４．２５ＭＨｚ）のクロック周波数で、バッファメモリ回路６に記憶されている映像信号が読み出されて第１フィールドメモリ回路７に記憶される。また、この第１フィールドメモリ回路７に記憶されている映像信号が読み出されて第２フィールドメモリ回路８に記憶される。さらにこの第２フィールドメモリ回路８に記憶されている映像信号が読み出され、遅延回路９によって動きベクトル処理部４で生じる遅延時間だけ遅延されて切換部５に供給され、出力映像信号として出力される。
【００２９】
また、これらの動作と並行し、第１フィールドメモリ回路７から出力される映像信号と、第２フィールドメモリ回路８から出力される映像信号とに基づき、動きベクトル検出回路１２によって、各映像信号の動きが検出されて、ベクトル信号が生成される。また、各遅延回路１３、１４によって、第１フィールドメモリ回路７から出力される映像信号と、第２フィールドメモリ回路８から出力される映像信号とがそれぞれ遅延されて、これの各映像信号と、動きベクトル検出回路１２から出力されるベクトル信号との遅延が合わせられる。
【００３０】
さらに、これらの動作と並行し、バッファメモリ回路６から出力される映像信号と、第２フィールドメモリ回路８から出力される映像信号とに基づき、シーンチェンジ／静止画検出回路１０によって、各映像信号で示される映像がシーンチェンジまた静止画であるかどうかが判定される。判定の結果、各映像信号で示される映像がシーンチェンジまたは静止画であるときには、制御回路１１の読み出し制御信号によって、バッファメモリ回路６に記憶されている映像信号の読み出しが１フレーム期間中断される。
【００３１】
読み出しが中断されることで、バッファメモリ回路６に記憶されている映像信号が０になるメモリエンプティになる前に、シーンチェンジまたは静止画で、映像バッファ部２の遅延回路９から出力される映像信号が１フレームまたは１フィールド分繰り返され、これが映像出力信号として出力される。
【００３２】
また、長時間にわたり、シーンチェンジ／静止画検出回路１０によって、シーンチェンジまたは静止画が検出されないときには、１フレーム当たり約３３秒で、バッファメモリ回路６内の映像信号が０になるメモリエンプティになってしまうことから、バッファメモリ回路６がメモリエンプティになる前に制御回路１１によって、挿入期間が設定されて、内挿用のベクトル内挿補間フィールド信号生成を指示する内挿制御信号が生成され、これが動きベクトル内挿回路１５に供給される。また、切替信号が生成されて切替部５に供給され、さらに挿入期間を構成する各フィールドのうち、特定のフィールドで、読み出し制御信号の出力が一時的に中断され、バッファメモリ回路６に記憶されている映像信号の読み出しが一時的に中断される。
【００３３】
これにより、動きベクトル検出回路１２から出力されるベクトル信号と、各遅延回路１３、１４から出力される２つの映像信号とに基づき、動きベクトル内挿回路１５によって、図２に示すように、入力された数フレーム分または数フィールド分の映像信号と、各映像信号の間に出力される出力映像信号とのタイミング差（時間軸上の距離ａと、時間軸上の距離ｂとの差）に応じた、ベクトル内挿処理が行われて、ベクトル内挿補間フィールド信号が生成され、これが切換部５に供給される。
【００３４】
この際、ベクトル内挿補間フィールド信号の時間間隔を一定にして、各ベクトル内挿フィールドを直線的に発生させるため、次式に示すように、時間軸上における前後のフィールドと、内挿フィールドとの距離ａ、ｂが“ａ＋ｂ＝１”を満たすように、これら距離ａ、ｂが規定され、さらに各距離ａ、ｂの比に応じて、前後各フィールドを重み付け加算した内挿フィールドを作成するとき、前後のフィールドの動きベクトルを使用した動き補償が併用されて、ボケが少ない内挿フィールドが作成される。
【００３５】
【数１】
Ｌ（ｋ）＝｛（ｎ−１）／（ｍ−１）｝・ｋ …（１）
ａ＝Ｌ（ｋ）−［Ｌ（ｋ）］ …（２）
ｂ＝［Ｌ（ｋ）］＋１−Ｌ（ｋ） …（３）
但し、ｎ：挿入期間中における入力フィールド数
ｍ：挿入期間中における出力フィールド数
ｋ：ｋ＝０〜（ｍ−１）で表わされる変数
［Ｌ（ｋ）］：Ｌ（ｋ）に対するガウス関数を示すガウス記号
【００３６】
これにより、映像バッファ部２の遅延回路９から出力される映像信号中にシーンチェンジ部分または静止画部分が無いときでも、バッファメモリ回路６がメモリエンプティになる前に、所定のフィールド数分の挿入期間を構成する特定のフィールドを処理するとき、バッファメモリ回路６の読み出し動作が中断されて、新たな映像信号が蓄積されるとともに、動きベクトルを使用したベクトル内挿処理が行われ、前後の映像信号に対応する違和感が無く１フレーム分または１フィールド分の映像が挿入されたベクトル内挿補間フィールド信号に置き換えられ、これが出力映像信号として出力される。
【００３７】
この結果、例えば、図３に示すように、８フィールドの挿入期間に、８フィールド分の映像信号を１０フィールド分の映像信号に変換する場合には、図４に示すように、動きベクトル内挿回路１５から第５フィールドの映像信号が出力される時点、第９フィールドの映像信号が出力される時点で、バッファメモリ回路６の読み出し動作が中断されて、新たな映像信号が蓄積されるとともに、動きベクトルを使用したベクトル内挿処理が行われ、前後の映像信号に対応する違和感が無く１フレーム分または１フィールド分の映像が挿入されたベクトル内挿補間フィールド信号に置き換えられ、これが出力映像信号として出力される。
【００３８】
この際、図３に示すように、直線１７の傾斜が小さくなると、切換部５から出力される映像信号で示される映像の進行速度が遅くなり、スローモーション状態になることから、１つの挿入期間で処理されるフィールド数がある程度の値に設定されて、直線１７の傾斜の変化が十分に小さな値に収められる。
【００３９】
＜６０Ｈｚを５９．９４Ｈｚに変換する場合＞
また、６０Ｈｚの映像信号を５９．９４Ｈｚの映像信号に変換するときには、フィールド周波数が６０Ｈｚの映像信号が入力される毎に、これがＡ／Ｄ変換回路（図示は省略する）によってＡ／Ｄ変換されて、デジタル信号形式の映像信号が生成されて、映像バッファ部２のバッファメモリ回路６に供給されるとともに、制御回路３から出力される書き込み制御信号に応じて、映像信号のフィールド周波数６０Ｈｚに対応するクロック周波数、例えば映像信号がハイビジョン映像信号であれば、７４．２５ＭＨｚ（２２００サンプル×１１２５本×３０フレーム＝７４．２５ＭＨｚ）のクロック周波数で、バッファメモリ回路６に順次、記憶される。
【００４０】
また、この動作と並行し、制御回路１１から出力される読み出し制御信号に基づき、フィールド周波数５９．９４Ｈｚに対応するクロック信号、例えばフィールド周波数変換後の映像信号がハイビジョン映像信号であれば、７４．１７５８２ＭＨｚ（２２００サンプル×１１２５本×２９．９７フレーム＝７４．１７５８２ＭＨｚ）のクロック周波数で、バッファメモリ回路６に記憶されている映像信号が読み出されて、第１フィールドメモリ回路７に記憶されるとともに、この第１フィールドメモリ回路７に記憶されている映像信号が読み出されて、第２フィールドメモリ回路８に記憶され、さらにこの第２フィールドメモリ回路８に記憶されている映像信号が読み出され、遅延回路９によって動きベクトル処理部４で生じる遅延時間だけ、遅延されて、切換部５に供給され、出力映像信号として出力される。
【００４１】
また、これらの動作と並行し、第１フィールドメモリ回路７から出力される映像信号と、第２フィールドメモリ回路８から出力される映像信号とに基づき、動きベクトル検出回路１２によって、各映像信号の動きが検出されてベクトル信号が生成される。これとともに、各遅延回路１３、１４によって、第１フィールドメモリ回路７から出力される映像信号と、第２フィールドメモリ回路８から出力される映像信号とがそれぞれ遅延されて、各映像信号と、動きベクトル検出回路１２から出力されるベクトル信号との遅延が合わせられる。
【００４２】
さらに、これらの動作と並行し、バッファメモリ回路６から出力される映像信号と、第２フィールドメモリ回路８から出力される映像信号とに基づき、シーンチェンジ／静止画検出回路１０によって、各映像信号で示される映像がシーンチェンジまたは静止画であるかどうかが判定され、各映像信号で示される映像がシーンチェンジまたは静止画であるときには、制御回路１１の読み出し制御信号によって、バッファメモリ回路６への書き込みを１フィールド分または１フレーム分停止する。
【００４３】
これにより、バッファメモリ回路６がメモリフルになる前に、シーンチェンジまたは静止画の場合に、入力映像信号のうち、１フレーム分の映像信号または１フィールド分の映像信号がスキップされ、これが出力映像信号として出力される。
【００４４】
また、長時間にわたり、シーンチェンジ／静止画検出回路１０によって、シーンチェンジまたは静止画が検出されないときには、入力された映像信号のフィールド数と、出力される映像信号のフィールド数との差に対応してバッファメモリ回路６がメモリフルになってしまうことから、バッファメモリ回路６がメモリフルになる前に、制御回路１１によって、スキップ期間が設定されて、スキップ時用のベクトル内挿補間フィールド信号生成を指示する内挿制御信号が生成され、これが動きベクトル内挿回路１５に供給されるとともに、切換信号が生成され、これが切換部１５に供給され、さらにスキップ期間を構成する各フィールドのうち、特定のフィールドで、読み出し制御信号が切り換えられて、バッファメモリ回路６に記憶されている映像信号が１フィールドずつ、多く読み出される。
【００４５】
そして、動きベクトル検出回路１２から出力されるベクトル信号と、各遅延回路１３、１４から出力される２つの映像信号とに基づき、動きベクトル内挿回路１５によって、図５に示すように、入力された数フレーム分または数フィールド分の映像信号と、各映像信号の間に出力される出力映像信号とのタイミング差に応じた、ベクトル内挿処理が行われて、ベクトル内挿補間フィールド信号が生成され、これが切換部５に供給される。
【００４６】
これにより、映像バッファ部２の遅延回路９から出力される映像信号中にシーンチェンジ部分または静止画部分が無いときでも、バッファメモリ回路６がメモリフルになる前に、所定のフィールド数分のスキップ期間を構成する特定のフィールドを処理するとき、バッファメモリ回路６に記憶されている映像信号が連続的に、読み出しされ、バッファメモリ回路６に空エリアが形成されるとともに、動きベクトルを使用したベクトル内挿処理が行われ、前後の映像信号に対応する違和感が無く１フレーム分または１フィールド分の映像がスキップされたベクトル内挿補間フィールド信号に置き換えられ、これが出力映像信号として出力される。
【００４７】
この結果、例えば、図６に示すように、８フィールドの挿入期間に、１０フィールド分の映像信号を８フィールド分の映像信号に変換する場合には、図７に示すように、動きベクトル内挿回路１５から第４フィールドの映像信号が出力される時点、第７フィールドの映像信号が出力される時点で、バッファメモリ回路６に記憶されている映像信号が連続的に、読み出しされ、バッファメモリ回路６に空エリアが形成されるとともに、動きベクトルを使用したベクトル内挿処理が行われ、前後の映像信号に対応する違和感が無く１フレーム分または１フィールド分の映像がスキップされたベクトル内挿補間フィールド信号に置き換えられ、これが出力映像信号として出力される。
【００４８】
この際、図６に示すように、直線１８の傾斜が大きくなると、切換部５から出力される映像信号で示される映像が進行速度が早くなり、早回し再生状態になることから、１つのスキップ期間で処理されるフィールド数がある程度の値に設定されて、直線１８の傾斜の変化が十分に小さな値に収められる。
【００４９】
《実施の形態の効果》
このように、この実施の形態では、入力されたフィールド周波数で、映像信号を取り込んで記憶するとともに、所望のフィールド周波数で、記憶している映像信号を読み出しながら、この映像信号をそのまま出力するとき、および静止画またはシーンチェンジ時に映像のスキップまたは挿入を行うとき、バッファメモリを使用した従来のフィールド周波数変換方法と同じフィールド周波数変換方法で、映像のスキップまたは挿入を行い、また動画中に、映像のスキップまたは挿入を行うとき、動きベクトルを用いた動き補償型内挿処理を行い、これによって得られた映像信号を出力映像信号として出力するようにしているので、実時間で、画質を劣化させることなく、走査線数が１１２５本、フィールド周波数が６０Ｈｚの映像信号と、走査線数が１１２５本、フィールド周波数が５９.９４Ｈｚの映像信号とを相互に変換することができる。
【００５０】
また、この実施の形態では、映像中にシーンチェンジまたは静止画がないときでも、動きベクトルを用いた動き補償型内挿処理を行うようにしているので、バッファメモリの容量を小さくして、映像の遅延量変動を小さくしながら、実時間で、画質を劣化させることなく、走査線数が１１２５本、フィールド周波数６０Ｈｚの映像信号と、走査線数が１１２５本、フィールド周波数が５９.９４Ｈｚの映像信号とを相互に変換することができる。
【００５１】
【発明の効果】
以上説明したように本発明のフィールド周波数変換装置では、映像中にシーンチェンジまたは静止画がないときでも、実時間で、画質を劣化させることなく、例えば走査線数が１１２５本、フィールド周波数が６０Ｈｚの映像信号と、走査線数が１１２５本、フィールド周波数が５９．９４Ｈｚの映像信号とを相互に変換することかできる。
【００５２】
また、請求項２のフィールド周波数変換装置では、映像中にシーンチェンジまたは静止画がないときでも、実時間で、画質を劣化させることなく、例えば走査線数が１１２５本、フィールド周波数が６０Ｈｚの映像信号と、走査線数が１１２５本、フィールド周波数が５９．９４Ｈｚの映像信号とを相互に変換することかできる。
【図面の簡単な説明】
【図１】本発明によるフィールド周波数変換を使用した、本発明によるフィールド周波数変換装置の実施の形態を示すブロック図である。
【図２】図１に示すフィールド周波数変換装置において、動画中に挿入されるベクトル内挿補間フィールド信号の入力映像信号と、出力映像信号との関係例を示す説明図である。
【図３】図１に示すフィールド周波数変換装置において、動画中にベクトル内挿補間フィールド信号を挿入するときの入力フィールド数と、出力フィールド数との関係例を示す説明図である。
【図４】図１に示すフィールド周波数変換装置において、動画中にベクトル内挿補間フィールド信号を挿入するときのバッファメモリ回路、第１フィールドメモリ回路、第２フィールドメモリ回路、動きベクトル内挿回路の各動作例を示す説明図である。
【図５】図１に示すフィールド周波数変換装置において、動画中に挿入されるベクトル内挿補間フィールド信号の入力映像信号と、出力映像信号との関係例を示す説明図である。
【図６】図１に示すフィールド周波数変換装置において、動画中にベクトル内挿補間フィールド信号を挿入するときの入力フィールド数と、出力フィールド数との関係例を示す説明図である。
【図７】図１に示すフィールド周波数変換装置において、動画中にベクトル内挿補間フィールド信号を挿入するときのバッファメモリ回路、第１フィールドメモリ回路、第２フィールドメモリ回路、動きベクトル内挿回路の各動作例を示す説明図である。
【符号の説明】
１：フィールド周波数変換装置
２：映像バッファ部
３：制御部（映像生成部）
４：動きベクトル処理部
５：切換部（映像生成部）
６：バッファメモリ回路
７：第１フィールドメモリ回路
８：第２フィールドメモリ回路
９、１３、１４：遅延回路
１０：シーンチェンジ／静止画検出回路
１１：制御回路
１２：動きベクトル検出回路
１５：動きベクトル内挿回路
１６：切換器
１７、１８：直線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field frequency converter used for converting a field frequency of a television signal, and in particular, performs motion compensation field interpolation using a motion vector when skipping / inserting a frame or field in a moving image, The present invention relates to a field frequency conversion device that prevents image quality deterioration during skip / insertion.
[0002]
[Summary of Invention]
The present invention relates to a field frequency conversion device used for converting a television signal system, and more particularly to a field signal such as a television signal having a field frequency of 59.94 Hz and a television signal having a field frequency of 60 Hz. When performing mutual conversion between video signals that are close in frequency, motion compensation field interpolation using motion vectors is performed when skipping / inserting frames or fields in a moving image to prevent image quality degradation during skip / insertion. At the same time, even if the moving image continues, the buffer memory does not become memory full or memory empty.
[0003]
[Prior art]
In a field frequency conversion device used when performing mutual conversion between video signals with close field frequencies, such as a 59.94 Hz television signal and a 60 Hz television signal, a capacity for several frames, The video signal of the conversion source is input to a buffer memory having an asynchronous input / output function and stored, and the video signal stored in the buffer memory is read out in correspondence with the field frequency of the conversion destination. When the signal content is a preset video, such as a video at the time of a scene change or a still video, the number of fields from which conversion is performed by skipping or inserting the video signal in frame units or field units And the number of fields to be converted are compensated, and the video signal stored in the buffer memory becomes an appropriate amount. It is way.
[0004]
When there is no timing for skipping or inserting the video signal, such as when the video is continuous, the video signal for one field is read from the buffer memory, and the frame is read before the video signal for the next one field is read. The video signal is forcibly skipped or inserted in units or fields to prevent the buffer memory from becoming full or memory empty.
[0005]
Further, as a conversion method for performing mutual conversion between video signals having close field frequencies such as 59.94 Hz television signals and 60 Hz television signals, the number of scanning lines is 1125 and the field frequency is 60 Hz. Field frequency conversion method used when converting a video signal and a video signal having 1250 scanning lines and a field frequency of 50 Hz, that is, a field frequency conversion method using a motion vector of each video indicated by the video signal The use of is also being considered.
[0006]
[Problems to be solved by the invention]
By the way, among the field frequency conversion methods described above, in the field frequency conversion method using a buffer memory, an image obtained by using linear interpolation by linear addition is used as an image to be skipped or inserted, and an image is obtained. Since the discomfort caused by the discontinuity of the image is reduced, resolution of the video is reduced when video with low motion is processed, and double images are generated when video with fast motion is processed. Therefore, there is a problem that the image quality is significantly deteriorated.
[0007]
Therefore, it is considered to increase the capacity of the buffer memory in order to reduce the number of times of skipping or inserting video in frame units or field units in a video that causes such image quality degradation. When the capacity of the buffer memory is increased, the delay amount of the output video greatly fluctuates, and when the video signal accompanied by the audio signal is handled, only the video signal is subjected to the field frequency conversion process, so that the video signal timing and the audio signal There is a problem that the timing is shifted and a feeling of strangeness is given.
[0008]
In the method of converting video signals having different field frequencies using motion vectors, the video signal can be converted if there is a certain difference between the field frequencies of the two video signals. When a video signal with a close field frequency, such as a .94 Hz video signal or a 60 Hz video signal, is converted, the delay variation of the output video can be kept within a predetermined range, but the motion vector detection error is small. There is a problem that it is difficult to manufacture a field frequency converter capable of obtaining a good image quality because it greatly affects the image quality.
[0009]
In the present invention, in view of the above circumstances, for example, a video signal having a scanning line number of 1125 and a field frequency of 60 Hz, a scanning line number of 1125 and a field frequency of 59.94 Hz without degrading image quality in real time. It is an object of the present invention to provide a field frequency conversion device capable of mutually converting video signals.
[0010]
  To achieve the above object, the present inventionIsTemporary storage of an input video signal in a field frequency converter that converts the field frequency of the input video signal into a video signal having a desired field frequencyA buffer memory circuit; and first and second field memory circuits for storing video signals output from the buffer memory circuit that are before and after the time in field units.A video buffer unit that outputs a stored video signal at a specified speed;A motion vector between video signals which are stored in the first and second field memory circuits and which are around the time is obtained, and based on the obtained motion vectorA motion vector processing unit that generates an interpolated field signal interpolated by motion compensation type interpolation processing;Temporarily stored in the buffer memory circuitA scene change / still image detection circuit that performs a scene determination of whether there is a scene change or still image in the video signal and generates a scene change / still image detection signal when the scene change or still image is detected; ,When a scene change / still image detection signal is output from the scene change / still image detection circuit, skip processing is performed in conversion from a high field frequency to a low field frequency for the video signal output from the video buffer unit. In the conversion from the low field frequency to the high field frequency, insertion processing is performed to generate output video signals, respectively. When the scene change / still image detection signal is not output from the scene change / still image detection circuit, In the conversion from the low field frequency to the high field frequency for the video signal output from the video buffer unit, before the video signal stored in the buffer memory circuit disappears, or from the high field frequency to the low field frequency. Before conversion of Before all the memories of the buffer memory circuit are used and a new video signal cannot be stored, an output video signal is obtained by using the vector interpolation field signal subjected to the motion compensation type interpolation processing by the motion vector processing unit. A video generation unit to generate,It is characterized by having.
[0012]
  The above configurationThe present inventionThe video buffer unit temporarily stores the video signal input for conversion, outputs the stored video signal at a designated speed, and temporarily stores the video signal in the video buffer unit for the motion vector processing unit. A motion vector is obtained using the stored video signal,Based on the calculated motion vectorGenerate an interpolated field signal interpolated by vector by motion compensation type interpolation processing,When the content of the video signal temporarily stored in the video buffer unit is a still image or a scene change by the video generation unit, skip processing is low in conversion from a high field frequency to a low field frequency for the video signal. In the conversion from the field frequency to the higher field frequency, an insertion process is performed, and the video signal temporarily stored in the video buffer unit is a moving image, and in addition, the video signal stored in the buffer memory circuit of the video buffer unit Or when all the memories of the buffer memory circuit of the video buffer unit are used and a new video signal cannot be stored, the vector interpolation field signal subjected to motion compensation type interpolation processing by the vector processing unit Is used to generate a video signal. As a result, even when there is no scene change or still image in the video, for example, 1125 scanning lines, a video signal with a field frequency of 60 Hz, and 1125 scanning lines without degrading image quality in real time. The field frequency is converted to 59.94 Hz.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
<< Basic Principle of Invention >>
First, prior to detailed description of the field frequency conversion device according to the present invention, a field frequency conversion method used in the field frequency conversion device according to the present invention will be described.
[0015]
  In a conventional field frequency converter using a buffer memory,When converting to a nearby field frequency, frame by frameImage quality deteriorates when video is skipped or inserted. Especially in the videoIn framesWhile skipping or inserting video, video degradation is noticeable,In framesWhen the video is not skipped or inserted, the image quality is not deteriorated.
[0016]
  Therefore, in the field frequency converter according to the present invention,Frame by frameWhen skipping or inserting video, and when still images and scene changesIn framesWhen skipping or inserting video, use the same field frequency conversion method as the conventional field frequency conversion method using buffer memoryAnd frame by frame in the videoDeterioration of image quality is prevented by performing motion compensation field interpolation using motion vectors only when video is skipped or inserted.
[0017]
  As a result,Skip video or frame by frameSince the probability of insertion is low and the time rate at which the interpolation field is output is also low, the occurrence rate of image quality degradation due to false detection of motion vectors can be made extremely low, and video can be inserted or Even if the skipping frequency and insertion frequency of the video are increased to some extent by reducing the image quality degradation when skipping, the image quality degradation is within the allowable range, thereby reducing the buffer memory capacity and delaying the output video. Quantity fluctuation can be kept small.
[0018]
  Also in the video,Frame by frameWhen skipping or inserting video, in order to convert the number of fields within a limited period,Field frequency conversion ratio is 59.94HzSince it is much larger than the ratio with respect to 60 Hz (1000: 1001), it is possible to reduce the accuracy required for motion vector detection and facilitate hardware implementation.
[0019]
<< Configuration of Embodiment >>
FIG. 1 is a block diagram showing an embodiment of a field frequency conversion apparatus according to the present invention using the above-described field frequency conversion method. In the following description, only one signal among the Y signal, Pb signal, and Pr signal constituting the component-type video signal will be described in order to simplify the description.
[0020]
The field frequency conversion device 1 shown in this figure captures and stores a video signal at a specified frequency, and outputs a video signal stored at a specified frequency, and the field frequency conversion content. A write control signal and a read control signal corresponding to each other are generated to control the storage operation and the read operation of the video buffer unit 2, and based on the scene contents of the video signal stored in the video buffer unit 2, A motion vector is detected based on each video signal stored in the video buffer unit 2 and a control unit 3 that generates an interpolation control signal and a switching signal according to the detection result. In addition, based on the detection result and the interpolation control signal output from the control unit 3, a motion for generating a vector interpolation signal using a motion vector is generated. Based on the switching signal output from the vector processing unit 4 and the control unit 3, the process for selecting the video signal output from the video buffer unit 2 or the vector interpolation field signal output from the motion vector processing unit 4 is selected. And a switching section 5 for generating an output video signal.
[0021]
  And this field frequencyconversionThe apparatus 1 captures and stores a video signal at an input field frequency, and outputs the video signal as it is while reading out the stored video signal at a desired field frequency, or in a still image. When skipping or inserting video, the same field frequency conversion method as the conventional field frequency conversion method using the buffer memory is used to skip or insert video, and when video is skipped or inserted during motion A motion compensation type interpolation process using a vector is performed, and a video signal obtained thereby is output as an output video signal.
[0022]
The video buffer unit 2 has a capacity of about 3 frames, and receives a video signal subject to field frequency conversion, for example, an analog signal format video signal, at a clock frequency corresponding to the write control signal output from the control unit 3. A buffer memory circuit that reads out a stored video signal at a clock frequency corresponding to a read control signal output from the control unit 3 while capturing and storing a digital signal format video signal obtained by A / D conversion 6, a first field memory circuit 7 for reading out the stored video signal while storing the video signal output from the buffer memory circuit 6 in field units, and a video output from the first field memory circuit 7 A second field memory circuit 8 for reading out the stored video signal while storing the signal in field units; And a delay circuit 9 for delaying by a time corresponding to the processing time of the second field vector processing unit 4 motion video signal outputted from the memory circuit 8.
[0023]
  The control unit 3 compares the video signal output from the buffer memory circuit 6 with the video signal output from the second field memory circuit 8, and there is a scene change or still image in the video indicated by each video signal. Sometimes, this is detected and a scene change / still image detection circuit 10 for generating a scene change / still image detection signal, and a write control signal and a read control signal corresponding to a field frequency conversion instruction are generated, and this is buffered. A scene change / still image detection signal is output from the scene change / still image detection circuit 10 while being supplied to the memory circuit 6.When, insideGenerates insertion control signals and switching signalsAndWhen the scene change / still image detection signal is not output from the scene change / still image detection circuit 10, the video signal output from the buffer memory circuit 6 and the video signal output from the second field memory circuit 8 are moving images. Even if it exists, before the buffer memory circuit 6 becomes memory full or memory empty, the control circuit 11 which generates an interpolation control signal and a switching signal and supplies them to the switching unit 5 is provided.
[0024]
The motion vector processing unit 4 uses an iterative gradient method, a block matching method, a phase correlation method, and the like for the video signal output from the first field memory circuit 7 and the video signal output from the second field memory circuit 8. Then, a motion vector is detected, and based on the detection result, a motion vector detection circuit 12 that generates a vector signal and a video signal output from the second field memory circuit 8 are fetched and specified time (motion vector detection) A delay circuit 13 that delays by the same time as the delay time generated in the circuit 12, and the video signal output from the first field memory circuit 7 is fetched and delayed by a specified time (the same time as the delay time of the delay circuit 13). When an interpolation control signal indicating a scene change or a still image is output from the delay circuit 14 and the control circuit 11, When each video signal output from the delay circuits 13 and 14 is skipped or inserted, and when an interpolation control signal indicating a moving image is output from the control circuit 11, it is output from the motion vector detection circuit 12. On the basis of the vector signal, the video signals output from the delay circuits 13 and 14 are processed to generate a vector interpolation field signal for skipping or a vector interpolation field signal for insertion. And a motion vector interpolation circuit 15 for supplying to the switching unit 5.
[0025]
The switching unit 5 selects the video signal output from the delay circuit 9 of the video buffer unit 2 when the switching signal is not output from the control unit 3, and moves when the switching signal is output from the control unit 3. A switch 16 is provided for selecting a video signal for skipping and insertion or a vector interpolation field signal for skipping and insertion output from the vector interpolation circuit 15.
[0026]
<< Operation of Embodiment >>
Next, the field frequency conversion operation of this embodiment will be described with reference to the block diagram shown in FIG.
[0027]
<When converting 59.94 Hz to 60 Hz>
First, when a 59.94 Hz video signal is converted into a 60 Hz video signal, every time a video signal having a field frequency of 59.94 Hz is input, this is converted into an A / D by an A / D conversion circuit (not shown). The converted video signal is generated and supplied to the buffer memory circuit 6 of the video buffer unit 2. The video signal is a clock frequency corresponding to the field frequency of 59.94 Hz of the video signal, for example, 74.17582 MHz (2200 samples × 2) in the case of a high-definition video signal in accordance with the write control signal output from the control circuit 11. 1125 lines × 29.97 frames = 74.17582 MHz) are sequentially stored in the buffer memory circuit 6.
[0028]
In parallel with this operation, based on the read control signal output from the control circuit 11, if the clock signal corresponding to the field frequency of 60 Hz, for example, the video signal after the field frequency conversion is a high-definition video signal, it is 74.25 MHz. The video signal stored in the buffer memory circuit 6 is read out and stored in the first field memory circuit 7 at a clock frequency of (2200 samples × 1125 lines × 30 frames = 74.25 MHz). Further, the video signal stored in the first field memory circuit 7 is read out and stored in the second field memory circuit 8. Further, the video signal stored in the second field memory circuit 8 is read out, delayed by a delay time generated by the motion vector processing unit 4 by the delay circuit 9, supplied to the switching unit 5, and output as an output video signal. The
[0029]
Further, in parallel with these operations, the motion vector detection circuit 12 performs each video signal based on the video signal output from the first field memory circuit 7 and the video signal output from the second field memory circuit 8. Motion is detected and a vector signal is generated. Further, the video signals output from the first field memory circuit 7 and the video signals output from the second field memory circuit 8 are respectively delayed by the delay circuits 13 and 14, respectively. The delay with the vector signal output from the motion vector detection circuit 12 is matched.
[0030]
  Further, in parallel with these operations, a video signal output from the buffer memory circuit 6;Second field memory circuit 8The scene change / still image detection circuit 10 determines whether the video indicated by each video signal is a scene change or a still image. As a result of the determination, when the video indicated by each video signal is a scene change or a still image, reading of the video signal stored in the buffer memory circuit 6 is interrupted for one frame period by the read control signal of the control circuit 11. .
[0031]
  Before reading out is interrupted, the video signal stored in the buffer memory circuit 6 becomes 0 before the memory empty state is reached.The video signal output from the delay circuit 9 of the video buffer unit 2 is repeated for one frame or one field in a scene change or still image, and this is output as a video output signal.
[0032]
  When no scene change or still image is detected by the scene change / still image detection circuit 10 over a long period of time, the video signal in the buffer memory circuit 6 is displayed in about 33 seconds per frame.0 memory emptyTherefore, before the buffer memory circuit 6 becomes memory empty, an insertion period is set by the control circuit 11, and an interpolation control signal for generating a vector interpolation field signal for interpolation is generated. This is supplied to the motion vector interpolation circuit 15. In addition, a switching signal is generated and supplied to the switching unit 5, and the output of the read control signal is temporarily interrupted and stored in the buffer memory circuit 6 in a specific field among the fields constituting the insertion period. The video signal being read is temporarily interrupted.
[0033]
As a result, based on the vector signal output from the motion vector detection circuit 12 and the two video signals output from the delay circuits 13 and 14, the motion vector interpolation circuit 15 performs input as shown in FIG. The timing difference (the difference between the distance a on the time axis and the distance b on the time axis) between the video signal for several frames or several fields and the output video signal output between the video signals. In response, vector interpolation processing is performed to generate a vector interpolation field signal, which is supplied to the switching unit 5.
[0034]
At this time, in order to generate each vector interpolation field linearly while keeping the time interval of the vector interpolation field signal constant, as shown in the following equation, the fields before and after on the time axis, the interpolation field, The distances a and b are defined so that the distances a and b satisfy “a + b = 1”, and an interpolation field is created by weighting and adding the preceding and succeeding fields according to the ratio of the distances a and b. When the motion compensation using the motion vectors of the preceding and following fields is used together, an interpolation field with less blur is created.
[0035]
[Expression 1]
L (k) = {(n−1) / (m−1)} · k (1)
a = L (k)-[L (k)] (2)
b = [L (k)] + 1−L (k) (3)
Where n is the number of input fields during the insertion period
m: Number of output fields during insertion period
k: variable represented by k = 0 to (m−1)
[L (k)]: Gaussian symbol indicating a Gaussian function for L (k)
[0036]
As a result, even when there is no scene change portion or still image portion in the video signal output from the delay circuit 9 of the video buffer unit 2, a predetermined number of fields are inserted before the buffer memory circuit 6 becomes memory empty. When processing a specific field constituting a period, the reading operation of the buffer memory circuit 6 is interrupted, a new video signal is accumulated, and a vector interpolation process using a motion vector is performed, so There is no sense of incongruity corresponding to the signal, and it is replaced with a vector interpolation field signal into which one frame or one field of video is inserted, and this is output as an output video signal.
[0037]
As a result, for example, as shown in FIG. 3, when converting a video signal for 8 fields into a video signal for 10 fields in an insertion period of 8 fields, motion vector interpolation is performed as shown in FIG. When the video signal of the fifth field is output from the circuit 15 and the video signal of the ninth field is output, the read operation of the buffer memory circuit 6 is interrupted and a new video signal is accumulated. A vector interpolation process using a motion vector is performed, and there is no sense of incongruity corresponding to the preceding and succeeding video signals, and this is replaced with a vector interpolation field signal into which one frame or one field of video has been inserted. Is output as
[0038]
At this time, as shown in FIG. 3, when the inclination of the straight line 17 is reduced, the moving speed of the video indicated by the video signal output from the switching unit 5 is slowed down, so that a slow motion state is entered. Is set to a certain value, and the change in the slope of the straight line 17 is kept to a sufficiently small value.
[0039]
<When converting 60 Hz to 59.94 Hz>
When a 60 Hz video signal is converted to a 59.94 Hz video signal, each time a video signal with a field frequency of 60 Hz is input, it is A / D converted by an A / D conversion circuit (not shown). Thus, a video signal in a digital signal format is generated and supplied to the buffer memory circuit 6 of the video buffer unit 2 and corresponds to the field frequency of 60 Hz of the video signal according to the write control signal output from the control circuit 3. For example, if the video signal is a high-definition video signal, it is sequentially stored in the buffer memory circuit 6 at a clock frequency of 74.25 MHz (2200 samples × 1125 lines × 30 frames = 74.25 MHz).
[0040]
In parallel with this operation, based on the read control signal output from the control circuit 11, if the clock signal corresponding to the field frequency 59.94 Hz, for example, the video signal after the field frequency conversion is a high-definition video signal, 74. The video signal stored in the buffer memory circuit 6 is read out at a clock frequency of 17582 MHz (2200 samples × 1125 lines × 29.97 frames = 74.17582 MHz) and stored in the first field memory circuit 7. The video signal stored in the first field memory circuit 7 is read out, stored in the second field memory circuit 8, and further the video signal stored in the second field memory circuit 8 is read out. , Only the delay time generated in the motion vector processing unit 4 by the delay circuit 9, Delayed and supplied to the switching unit 5 and output as an output video signal.
[0041]
Further, in parallel with these operations, the motion vector detection circuit 12 performs each video signal based on the video signal output from the first field memory circuit 7 and the video signal output from the second field memory circuit 8. Motion is detected and a vector signal is generated. At the same time, the video signals output from the first field memory circuit 7 and the video signals output from the second field memory circuit 8 are delayed by the delay circuits 13 and 14, respectively. The delay with the vector signal output from the vector detection circuit 12 is matched.
[0042]
  Further, in parallel with these operations, the scene change / still image detection circuit 10 based on the video signal output from the buffer memory circuit 6 and the video signal output from the second field memory circuit 8eachIt is determined whether or not the video indicated by the video signal is a scene change or a still image. When the video indicated by each video signal is a scene change or a still image, the buffer memory circuit 6 is controlled by a read control signal from the control circuit 11. Write to is stopped for one field or one frame.
[0043]
Thereby, before the buffer memory circuit 6 becomes full, in the case of a scene change or a still image, a video signal for one frame or a video signal for one field is skipped from the input video signal, and this is output video. Output as a signal.
[0044]
When no scene change or still image is detected by the scene change / still image detection circuit 10 for a long time, it corresponds to the difference between the number of fields of the input video signal and the number of fields of the output video signal. Since the buffer memory circuit 6 becomes full, before the buffer memory circuit 6 becomes full, a skip period is set by the control circuit 11 to generate a vector interpolation field signal for skipping. Is generated and supplied to the motion vector interpolation circuit 15, and a switching signal is generated and supplied to the switching unit 15, and is further specified among the fields constituting the skip period. In this field, the read control signal is switched and stored in the buffer memory circuit 6. Video signal by one field, read many.
[0045]
Then, based on the vector signal output from the motion vector detection circuit 12 and the two video signals output from the delay circuits 13 and 14, the motion vector interpolation circuit 15 inputs the signal as shown in FIG. Vector interpolation processing is performed according to the timing difference between the video signal for several frames or several fields and the output video signal output between each video signal to generate a vector interpolation field signal This is supplied to the switching unit 5.
[0046]
Thus, even when there is no scene change portion or still image portion in the video signal output from the delay circuit 9 of the video buffer unit 2, a predetermined number of fields are skipped before the buffer memory circuit 6 becomes full. When a specific field constituting a period is processed, the video signal stored in the buffer memory circuit 6 is continuously read out to form an empty area in the buffer memory circuit 6, and a vector using a motion vector Interpolation processing is performed, and there is no sense of incongruity corresponding to the preceding and succeeding video signals, and one frame or one field of video is replaced with a skipped vector interpolation field signal, which is output as an output video signal.
[0047]
As a result, for example, when a video signal for 10 fields is converted into a video signal for 8 fields in an insertion period of 8 fields as shown in FIG. 6, motion vector interpolation is performed as shown in FIG. When the video signal of the fourth field is output from the circuit 15 and when the video signal of the seventh field is output, the video signal stored in the buffer memory circuit 6 is continuously read out, and the buffer memory circuit 6 is a vector interpolation process in which an empty area is formed and vector interpolation processing using a motion vector is performed, and there is no sense of incongruity corresponding to the preceding and following video signals, and one frame or one field of video is skipped. This is replaced with a field signal, which is output as an output video signal.
[0048]
At this time, as shown in FIG. 6, when the inclination of the straight line 18 is increased, the video indicated by the video signal output from the switching unit 5 has a faster speed and is in a fast-playing state. The number of fields processed in the period is set to a certain value, and the change in the slope of the straight line 18 is kept to a sufficiently small value.
[0049]
    << Effects of Embodiment >>
  As described above, in this embodiment, when the video signal is captured and stored at the input field frequency and the stored video signal is read out at the desired field frequency, the video signal is output as it is. , And when skipping or inserting video during a still image or scene change, video is skipped or inserted using the same field frequency conversion method as the conventional field frequency conversion method using a buffer memory. When skipping or inserting a video, motion compensation interpolation using motion vectors is performed, and the resulting video signal is output as an output video signal, which degrades the image quality in real time. Without scanning, a video signal with 1125 scanning lines and a field frequency of 60 Hz is scanned. Number 1125, can be field frequency is converted to each other and the video signal of 59.94HzThe
[0050]
  In this embodiment, even when there is no scene change or still image in the video, the motion compensation type interpolation process using the motion vector is performed. The video signal having the scanning line number of 1125 and the field frequency of 60 Hz and the video signal of the scanning line number of 1125 and the field frequency of 59.94 Hz are obtained in real time without deteriorating the image quality while reducing the fluctuation of the delay amount. Can convert signals to and from each otherThe
[0051]
【The invention's effect】
  As described above,Akira FuIn the field frequency converter,Even when there are no scene changes or still images in the video, in real time, without degrading the image quality,For example, a video signal having 1125 scanning lines and a field frequency of 60 Hz and a video signal having 1125 scanning lines and a field frequency of 59.94 Hz can be mutually converted.
[0052]
Further, in the field frequency conversion device of claim 2, even when there is no scene change or still image in the image, for example, an image having 1125 scanning lines and a field frequency of 60 Hz without degrading the image quality in real time. A signal and a video signal having 1125 scanning lines and a field frequency of 59.94 Hz can be converted into each other.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an embodiment of a field frequency conversion apparatus according to the present invention using field frequency conversion according to the present invention.
2 is an explanatory diagram showing an example of a relationship between an input video signal and an output video signal of a vector interpolation field signal inserted into a moving image in the field frequency conversion device shown in FIG. 1;
FIG. 3 is an explanatory diagram showing an example of the relationship between the number of input fields and the number of output fields when a vector interpolation field signal is inserted into a moving image in the field frequency conversion device shown in FIG. 1;
4 shows a buffer memory circuit, a first field memory circuit, a second field memory circuit, and a motion vector interpolation circuit when a vector interpolation field signal is inserted into a moving image in the field frequency conversion device shown in FIG. It is explanatory drawing which shows each operation example.
5 is an explanatory diagram showing an example of the relationship between an input video signal and an output video signal of a vector interpolation field signal inserted into a moving image in the field frequency conversion device shown in FIG. 1;
6 is an explanatory diagram showing an example of the relationship between the number of input fields and the number of output fields when a vector interpolation field signal is inserted into a moving image in the field frequency conversion device shown in FIG. 1;
7 shows a buffer memory circuit, a first field memory circuit, a second field memory circuit, and a motion vector interpolation circuit when a vector interpolation field signal is inserted in a moving image in the field frequency conversion device shown in FIG. It is explanatory drawing which shows each operation example.
[Explanation of symbols]
1: Field frequency converter
2: Video buffer
3: Control unit (video generation unit)
4: Motion vector processing unit
5: Switching unit (video generation unit)
6: Buffer memory circuit
7: First field memory circuit
8: Second field memory circuit
9, 13, 14: delay circuit
10: Scene change / still image detection circuit
11: Control circuit
12: Motion vector detection circuit
15: Motion vector interpolation circuit
16: Switcher
17, 18: Straight line

Claims

In a field frequency converter for converting a field frequency of an input video signal into a video signal having a desired field frequency,
A buffer memory circuit that temporarily stores an input video signal; and first and second field memory circuits that store the video signal output from the buffer memory circuit and that is about the time before and after the field unit. a video buffer unit outputting at the rate specified video signals stored in,
A motion vector between the video signals before and after the time stored in the first and second field memory circuits is obtained, and an interpolation field signal interpolated by a motion compensation type interpolation process based on the obtained motion vector is obtained. A motion vector processing unit to be generated;
When a scene change or still image is detected in the video signal temporarily stored in the buffer memory circuit, a scene change / still image detection signal is output when a scene change or still image is detected. A scene change / still image detection circuit to be generated;
When a scene change / still image detection signal is output from the scene change / still image detection circuit, skip processing is performed in conversion from a high field frequency to a low field frequency for the video signal output from the video buffer unit. In the conversion from a low field frequency to a high field frequency, an insertion process is performed to generate an output video signal,
When a scene change / still image detection signal is not output from the scene change / still image detection circuit, the buffer is used for conversion from a low field frequency to a high field frequency for the video signal output from the video buffer unit. Before there is no video signal stored in the memory circuit, or in the conversion from a high field frequency to a low field frequency, before all the memory of the buffer memory circuit is used and no new video signal can be stored, respectively. A video generation unit that generates an output video signal using a vector interpolation field signal that has undergone motion compensation type interpolation processing in the motion vector processing unit;
A field frequency conversion device comprising: