JP4301015B2 - Discharge lamp lighting device - Google Patents

Discharge lamp lighting device Download PDF

Info

Publication number
JP4301015B2
JP4301015B2 JP2004018947A JP2004018947A JP4301015B2 JP 4301015 B2 JP4301015 B2 JP 4301015B2 JP 2004018947 A JP2004018947 A JP 2004018947A JP 2004018947 A JP2004018947 A JP 2004018947A JP 4301015 B2 JP4301015 B2 JP 4301015B2
Authority
JP
Japan
Prior art keywords
voltage
time
circuit
switching element
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004018947A
Other languages
Japanese (ja)
Other versions
JP2005216540A (en
Inventor
俊朗 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2004018947A priority Critical patent/JP4301015B2/en
Publication of JP2005216540A publication Critical patent/JP2005216540A/en
Application granted granted Critical
Publication of JP4301015B2 publication Critical patent/JP4301015B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、直流電源の出力を、放電灯を安定点灯させるために必要な電力に変換して供給する放電灯点灯装置に関するものである。   The present invention relates to a discharge lamp lighting device that converts and supplies the output of a direct current power source into electric power necessary for stably lighting a discharge lamp.

電池や直流電源装置等の直流出力を電源として放電灯を安定に点灯させるためには、直流電源の出力を放電灯が必要とする電力へと変換するDC−DC変換回路を備えた放電灯点灯装置が必要となる。図13は従来の放電灯点灯装置の構成を示しており、放電灯点灯装置は、直流電源1と、DC−DCコンバータ回路2と、インバータ回路3と、始動回路4と、放電灯5と、制御回路6とから構成される。   To steadily turn on a discharge lamp using a direct current output from a battery or a direct current power supply as a power source, the discharge lamp is equipped with a DC-DC conversion circuit that converts the output of the direct current power into the power required by the discharge lamp. A device is required. FIG. 13 shows a configuration of a conventional discharge lamp lighting device. The discharge lamp lighting device includes a DC power source 1, a DC-DC converter circuit 2, an inverter circuit 3, a starting circuit 4, a discharge lamp 5, And a control circuit 6.

DC−DC変換回路2はフライバックコンバータの構成を有する。直流電源1の正極はトランス21の1次巻線の一端に接続されており、該1次巻線の他端はスイッチング素子22の一端に接続されている。スイッチング素子22の他端は1次側電流検出手段を介して直流電源1の負極に接続されている。直流電源1の負極は回路グランドに接続されている。トランス21の2次巻線の一端は、ダイオード23のアノードに接続されており、ダイオード23のカソードはコンデンサ24の正極に接続されている。コンデンサ24の負極は2次側電流検出手段を介してトランス21の2次巻線の他端に接続されている。トランス21の1次巻線と2次巻線は図中の黒丸で示される極性に巻回されている。スイッチング素子22がオンして、1次側電流I1が流れているオン期間にはトランス21にエネルギーが蓄積される。スイッチング素子22がオフすると、トランス21の蓄積エネルギーによる逆起電力によりダイオード23がオンとなり、2次側電流I2が流れる。これにより、平滑コンデンサ24が充電される。そして、スイッチング素子22をオン・オフすることで、トランス21の2次巻線に誘起した電圧をダイオード23で整流し、平滑コンデンサ24を介して出力するもので、直流電源1の出力を放電灯5が必要な電力に変換している。   The DC-DC conversion circuit 2 has a configuration of a flyback converter. The positive electrode of the DC power source 1 is connected to one end of the primary winding of the transformer 21, and the other end of the primary winding is connected to one end of the switching element 22. The other end of the switching element 22 is connected to the negative electrode of the DC power source 1 via the primary side current detection means. The negative electrode of the DC power supply 1 is connected to the circuit ground. One end of the secondary winding of the transformer 21 is connected to the anode of the diode 23, and the cathode of the diode 23 is connected to the positive electrode of the capacitor 24. The negative electrode of the capacitor 24 is connected to the other end of the secondary winding of the transformer 21 via the secondary current detection means. The primary winding and the secondary winding of the transformer 21 are wound in the polarity indicated by the black circles in the drawing. Energy is stored in the transformer 21 during the ON period when the switching element 22 is turned on and the primary current I1 is flowing. When the switching element 22 is turned off, the diode 23 is turned on by the back electromotive force generated by the energy stored in the transformer 21, and the secondary current I2 flows. Thereby, the smoothing capacitor 24 is charged. The voltage induced in the secondary winding of the transformer 21 is rectified by the diode 23 by turning on and off the switching element 22 and is output through the smoothing capacitor 24. The output of the DC power source 1 is discharged to the discharge lamp. 5 is converted to the required power.

次に、インバータ回路3はDC−DC変換回路2のコンデンサ24に充電された直流電圧を交流電圧に変換するためのフルブリッジインバータ回路であり、4個のスイッチング素子31〜34とそのドライブ回路35とを備えている。コンデンサ24の正極に接続されたスイッチング素子31,33は、コンデンサ24の負極に接続されたスイッチング素子32,34とそれぞれ直列に接続され、それらの接続点の間に数百Hz程度の交流電圧が生じるように、スイッチング素子31,34がオンする期間とスイッチング素子32,33がオンする期間とが交番するように制御される。   Next, the inverter circuit 3 is a full bridge inverter circuit for converting a DC voltage charged in the capacitor 24 of the DC-DC conversion circuit 2 into an AC voltage, and includes four switching elements 31 to 34 and a drive circuit 35 thereof. And. The switching elements 31 and 33 connected to the positive electrode of the capacitor 24 are connected in series with the switching elements 32 and 34 connected to the negative electrode of the capacitor 24, respectively, and an AC voltage of about several hundred Hz is applied between these connection points. As generated, the period during which the switching elements 31, 34 are turned on and the period during which the switching elements 32, 33 are turned on are controlled to alternate.

次に、始動回路4はインバータ回路3の出力電圧を受けて、放電灯5が無負荷状態のときには、放電灯5を起動するための高電圧パルスを発生させるものであり、放電灯5が点灯した後は、高電圧パルスの発生を停止させるように構成されている。   Next, the starting circuit 4 receives the output voltage of the inverter circuit 3 and generates a high voltage pulse for starting the discharge lamp 5 when the discharge lamp 5 is in a no-load state. After that, the generation of the high voltage pulse is stopped.

次に、制御回路6について説明する。この放電灯点灯装置は、放電灯5に与える電力をDC−DC変換回路2の動作により制御しており、制御回路6はDC−DCコンバータ回路2の動作を制御している。まず、電力指令値発生回路601は、DC−DC変換回路2の出力電力(すなわち放電灯5に供給するランプ電力)を決定するためのランプ電力指令Wla’を発生する。電流指令値演算部602は電力指令値発生回路601から与えられたランプ電力指令Wla’と放電灯5のランプ電圧とからDC−DC変換回路2の出力電流の制御目標となるランプ電流指令Ila’を演算する。そのために、出力電圧検出手段により検出したDC−DC変換回路2の出力電圧Vout(コンデンサ24の電圧)からランプ電圧Vlaを等価的に検出し、ランプ電圧Vlaはアンプ607を介して電流指令値演算部602に入力される。電流指令値演算部602で演算されたランプ電流指令Ila’は、誤差増幅器603の一方の入力となる。誤差増幅器603の他方の入力には、DC−DC変換回路2の出力とインバータ回路3の入力の間に設けられた出力電流検出手段により等価的に検出されたランプ電流Ilaがアンプ606を介して入力されている。誤差増幅器603では、電流指令値演算部602から与えられたランプ電流指令Ila’とアンプ606を介して入力されたランプ電流Ilaの検出値とが入力され、比例積分演算器PIを介してPWM信号指令値として作用する1次側ピーク電流指令Uipk(オン時間調整信号)を作成し、コンパレータ610の反転入力端子に入力する。   Next, the control circuit 6 will be described. In this discharge lamp lighting device, the power supplied to the discharge lamp 5 is controlled by the operation of the DC-DC conversion circuit 2, and the control circuit 6 controls the operation of the DC-DC converter circuit 2. First, the power command value generation circuit 601 generates a lamp power command Wla ′ for determining the output power of the DC-DC conversion circuit 2 (that is, the lamp power supplied to the discharge lamp 5). The current command value calculation unit 602 uses the lamp power command Wla ′ given from the power command value generation circuit 601 and the lamp voltage of the discharge lamp 5 as a lamp current command Ila ′ that is a control target for the output current of the DC-DC conversion circuit 2. Is calculated. For this purpose, the lamp voltage Vla is equivalently detected from the output voltage Vout (voltage of the capacitor 24) of the DC-DC conversion circuit 2 detected by the output voltage detection means, and the lamp voltage Vla is calculated by the current command value via the amplifier 607. This is input to the unit 602. The lamp current command Ila ′ calculated by the current command value calculation unit 602 becomes one input of the error amplifier 603. At the other input of the error amplifier 603, the lamp current Ila detected equivalently by the output current detection means provided between the output of the DC-DC conversion circuit 2 and the input of the inverter circuit 3 is passed through the amplifier 606. Have been entered. In the error amplifier 603, the lamp current command Ila ′ given from the current command value computing unit 602 and the detected value of the lamp current Ila inputted via the amplifier 606 are inputted, and the PWM signal is sent via the proportional-integral computing unit PI. A primary-side peak current command Uipk (ON time adjustment signal) that acts as a command value is created and input to the inverting input terminal of the comparator 610.

DC−DC変換回路2のトランス21の1次側電流I1の検出値と2次側電流I2の検出値とは、制御回路6に入力されている。1次側電流I1の検出値は、コンパレータ610の非反転入力端子に入力されており、その検出値が1次側ピーク電流指令Uipkよりも大きくなると、発振回路608HのReset端子に強制オフ信号を送る。また、2次側電流I2の検出値は、コンパレータ609の反転入力端子に入力されている。コンパレータ609の非反転入力端子は回路グランドに接続されている。したがって、2次側電流I2の検出値がゼロになると、コンパレータ609から発振回路608IのSet端子に強制オン信号が送られる。発振回路608Iはセット・リセットフリップフロップを含んで構成されており、そのQ出力によりDC−DC変換回路2のスイッチング素子22をオン・オフ制御する。また、発振回路608Iには最大オフ時間可変信号発生回路690が接続されている。   The detection value of the primary current I1 and the detection value of the secondary current I2 of the transformer 21 of the DC-DC conversion circuit 2 are input to the control circuit 6. The detected value of the primary side current I1 is inputted to the non-inverting input terminal of the comparator 610. When the detected value becomes larger than the primary side peak current command Uipk, a forced OFF signal is sent to the Reset terminal of the oscillation circuit 608H. send. The detected value of the secondary current I2 is input to the inverting input terminal of the comparator 609. The non-inverting input terminal of the comparator 609 is connected to circuit ground. Therefore, when the detection value of the secondary side current I2 becomes zero, a compulsory ON signal is sent from the comparator 609 to the Set terminal of the oscillation circuit 608I. The oscillation circuit 608I is configured to include a set / reset flip-flop, and the switching element 22 of the DC-DC conversion circuit 2 is on / off controlled by the Q output. Further, a maximum off time variable signal generation circuit 690 is connected to the oscillation circuit 608I.

なお、DC−DCコンバータ回路2は、図13ではフライバックコンバータを用いているが、直流電源1の出力を放電灯5が必要な電力に変換できるものであれば、チョークコンバータ、チョッパ回路等でもよい。   The DC-DC converter circuit 2 uses a flyback converter in FIG. 13, but a choke converter, a chopper circuit, or the like can be used as long as the output of the DC power source 1 can be converted into necessary power by the discharge lamp 5. Good.

上記従来の放電灯点灯装置では、DC−DCコンバータ回路2のスイッチング素子22を駆動するために発振回路608Iが出力するPWM信号は、所定のオン時間と、所定のオフ時間とを有しており、発振回路608IはPWM信号の強制オン・オフ機能を備えている。まず、スイッチング素子22がオンして、スイッチング素子22を流れる1次電流I1が1次側ピーク電流指令Uipkに達したことをコンパレータ610で検出すると、コンパレータ610は強制オフ信号を発振回路608Iへ出力して、発振回路608Iはスイッチング素子22をオンからオフへ強制的に切り換える。スイッチング素子22がオンからオフへ切り換わった後、トランス21の2次電流I2が流れ出し、ダイオード23を介して負荷側へ電力を供給する。そして、スイッチング素子22のオン期間にトランス21に蓄えられた磁気エネルギーが負荷側へ全て放出されると、2次電流I2がゼロになる。2次電流I2がゼロに達したことをコンパレータ609で検出すると、コンパレータ6109は強制オン信号を発振回路608Iへ出力して、発振回路608Iはスイッチング素子22をオフからオンへ強制的に切り換える。   In the above conventional discharge lamp lighting device, the PWM signal output from the oscillation circuit 608I for driving the switching element 22 of the DC-DC converter circuit 2 has a predetermined on-time and a predetermined off-time. The oscillation circuit 608I has a PWM signal forced on / off function. First, when the switching element 22 is turned on and the comparator 610 detects that the primary current I1 flowing through the switching element 22 has reached the primary peak current command Uipk, the comparator 610 outputs a forced-off signal to the oscillation circuit 608I. The oscillation circuit 608I forcibly switches the switching element 22 from on to off. After the switching element 22 is switched from on to off, the secondary current I2 of the transformer 21 flows out and supplies power to the load side via the diode 23. When the magnetic energy stored in the transformer 21 is released to the load side during the ON period of the switching element 22, the secondary current I2 becomes zero. When the comparator 609 detects that the secondary current I2 has reached zero, the comparator 6109 outputs a forced on signal to the oscillation circuit 608I, and the oscillation circuit 608I forcibly switches the switching element 22 from off to on.

ただし、発振回路608Iでは、誤動作防止、および安定で適切なスイッチング動作の確保のために、所定の最小オン時間Tonminの間はオン状態を継続し、所定の最小オフ時間Toffminの間はオフ状態を継続して、最小オン時間Tonmin、または最小オフ時間Toffminの間にコンパレータ609,610からの強制切換信号が入力されたとしても、最小オン時間Tonminまたは最小オフ時間Toffminが経過するまでは強制切換信号を無視する。   However, in the oscillation circuit 608I, in order to prevent malfunction and to ensure a stable and appropriate switching operation, the oscillation circuit 608I keeps the on state for a predetermined minimum on-time Tonmin, and keeps the off-state for a predetermined minimum off-time Toffmin. Even if the forcible switching signal is input from the comparators 609 and 610 during the minimum on-time Tonmin or the minimum off-time Toffmin, the forcible switching signal until the minimum on-time Tonmin or the minimum off-time Toffmin elapses. Is ignored.

また、発振回路608Iは所定の最大オン時間Tonmax、および所定の最大オフ時間Toffmaxで発振しており、前記強制切換信号がなくても発振動作を行っている。ここで最大オン時間Tonmaxは、電源インピーダンスが何らかの要因で高くなった場合や、出力の急変によって1次側ピーク電流指令Uipkが、電流が供給できないほどに瞬時的に過大な値となった場合に、スイッチング動作を可能とするために設けられている。   The oscillation circuit 608I oscillates with a predetermined maximum on-time Tonmax and a predetermined maximum off-time Toffmax, and performs an oscillating operation without the forcible switching signal. Here, the maximum on-time Tonmax is when the power source impedance becomes high for some reason or when the primary peak current command Uipk becomes an excessively large value so that current cannot be supplied due to a sudden change in output. , Provided to enable switching operation.

さらに、HIDランプのような放電灯5の場合、ランプが冷えている条件では、ランプ電圧が低いため、スイッチング素子22のオン時に、トランス21に蓄えられたエネルギーを負荷側に供給する時間が長くなり、スイッチング周波数が大幅に低下する。スイッチング周波数の低下は、DC−DCコンバータ回路2の大型化を招くため、スイッチング周波数が過度に低下しないように、最大オフ時間可変信号発生回路690で最大オフ時間Toffmaxが設定されている。したがって、最大オフ時間Toffmaxが経過してもオフである場合は、オンに移行し、このとき、トランス21の2次電流I2が略ゼロにならないうちに再びオンする電流連続モードで動作する。   Further, in the case of the discharge lamp 5 such as an HID lamp, since the lamp voltage is low when the lamp is cold, it takes a long time to supply the energy stored in the transformer 21 to the load side when the switching element 22 is turned on. Thus, the switching frequency is significantly reduced. Since the decrease in the switching frequency causes the DC-DC converter circuit 2 to be enlarged, the maximum off-time variable signal generation circuit 690 sets the maximum off-time Toffmax so that the switching frequency does not decrease excessively. Accordingly, when the maximum OFF time Toffmax has elapsed, if it is OFF, it is turned ON, and at this time, it operates in a current continuous mode in which it is turned ON again before the secondary current I2 of the transformer 21 becomes substantially zero.

また、最大オフ時間可変信号発生回路690で設定される最大オフ時間Toffmaxは、入出力条件、例えば出力指令である1次側ピーク電流指令Uipkによって可変とされる。これは、電源電圧範囲が広い場合や、HIDランプのように広範囲でランプ電圧が変動する場合、特にHIDランプが冷えている場合に初期光束が低いため光束立上げ速度を上げるため一時的に過大なランプ電力を供給する場合に、最大オフ時間Toffmaxを大きい値に固定していると、低電源電圧、低ランプ電圧の条件下でのスイッチング周波数の低下が大きくなり、逆に最大オフ時間Toffmaxを小さい値に固定していると、低ランプ電圧、高ランプ電力の条件下でスイッチング周波数が上昇し、スイッチング損失の増大を招くためである。(例えば、特許文献1参照)
特開2000−340385号公報(段落番号[0017]〜[0036]、図1,図2)
Further, the maximum off time Toffmax set by the maximum off time variable signal generation circuit 690 is made variable by an input / output condition, for example, a primary peak current command Uipk which is an output command. This is because the initial luminous flux is low when the power supply voltage range is wide, or when the lamp voltage fluctuates over a wide range such as an HID lamp, especially when the HID lamp is cold, and the initial luminous flux is low. If the maximum off time Toffmax is fixed to a large value when supplying a large lamp power, the decrease in the switching frequency under the conditions of the low power supply voltage and the low lamp voltage becomes large, and conversely the maximum off time Toffmax is reduced. This is because if the value is fixed to a small value, the switching frequency increases under the conditions of a low lamp voltage and a high lamp power, resulting in an increase in switching loss. (For example, see Patent Document 1)
JP 2000-340385 A (paragraph numbers [0017] to [0036], FIGS. 1 and 2)

上記従来例の最大オフ時間可変信号発生回路690は、スイッチング素子22のオン時間によらず、所定の最大オフ時間Toffmaxを設定しているため、スイッチング周波数が最も低くなると考えられる低電源電圧時、低ランプ電圧時の電流連続モード等において、その最低スイッチング周波数を一義的に決定することが難しい。スイッチングノイズやリプル等を除去するフィルタは、スイッチングの最低周波数を考慮して設計するが、応答性や、フィルタ部品の大型化等の問題があって過度に低い最低周波数に設定することは望ましくない。また、トランスやインダクタ等のインダクタンス素子の最大電流にも影響するため、最低周波数が規定されないと設計は難しく、コア等が必要以上に大きくなる場合がある。このように、最低スイッチング周波数が決定されなければ、フィルタや、インダクタンス素子の設計が難しいものとなっていた。   Since the maximum off-time variable signal generation circuit 690 of the conventional example sets a predetermined maximum off-time Toffmax regardless of the on-time of the switching element 22, at the time of a low power supply voltage that is considered to have the lowest switching frequency, It is difficult to uniquely determine the minimum switching frequency in a continuous current mode at a low lamp voltage. Filters that remove switching noise, ripples, etc. are designed in consideration of the minimum switching frequency. However, it is not desirable to set the frequency to an excessively low minimum due to problems such as responsiveness and enlargement of filter parts. . In addition, since it affects the maximum current of inductance elements such as transformers and inductors, the design is difficult unless the minimum frequency is specified, and the core and the like may be larger than necessary. As described above, unless the minimum switching frequency is determined, it is difficult to design a filter and an inductance element.

本発明は、上記事由に鑑みてなされたものであり、その目的は、DC−DCコンバータ回路のスイッチングのオン時間およびオフ時間を個別に調整できるとともに、最低スイッチング周波数を制御回路によって規定できる放電灯点灯装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a discharge lamp capable of individually adjusting the switching on time and the off time of the DC-DC converter circuit and defining the minimum switching frequency by the control circuit. It is to provide a lighting device.

請求項1の発明は、直流電源と、少なくともスイッチング素子とインダクタンス素子とを具備して、スイッチング素子のオン時には少なくともインダクタンス素子に直流電源からのエネルギーを蓄積し、スイッチング素子のオフ時には少なくともインダクタンス素子に蓄えたエネルギーを放出することで、直流電源の出力を少なくとも放電灯が必要とする電力に変換するDC−DC変換回路と、前記DC−DC変換回路の出力状態を検出する出力状態検出手段と、出力状態検出手段が出力する出力検出信号と所定の指令値とを入力とする誤差増幅手段と、誤差増幅手段の出力に応じて前記スイッチング素子のオン時間の調整を行い、前記スイッチング素子がオンからオフに切り換わった後で前記インダクタンス素子を流れる電流が略ゼロに達したときに前記スイッチング素子をオンさせ、前記スイッチング素子のオフ時間が少なくとも第1の時間継続し且つ第2の時間を超えないように制御し、前記スイッチング素子のオン時間が少なくとも第3の時間継続し且つ第4の時間を超えないように制御するスイッチング制御手段とを具備して前記スイッチング素子の動作を制御する制御回路とを備え、前記制御回路は、前記スイッチング素子のオン時に前記インダクタンス素子に印加される第1の電圧と、前記スイッチング素子のオフ時に前記インダクタンス素子に生じる第2の電圧とを変数とする最大オフ時間調整関数によって第2の時間を調整することを特徴とする。   The invention of claim 1 comprises a DC power source, at least a switching element and an inductance element, and stores energy from the DC power source at least in the inductance element when the switching element is on, and at least in the inductance element when the switching element is off. A DC-DC conversion circuit that converts the output of the DC power source into at least power required by the discharge lamp by discharging the stored energy; and an output state detection unit that detects an output state of the DC-DC conversion circuit; An error amplifying means that receives an output detection signal output from the output state detecting means and a predetermined command value, and adjusting the on-time of the switching element according to the output of the error amplifying means. After switching off, the current through the inductance element reaches approximately zero. The switching element is turned on, and the switching element is controlled so that the OFF time of the switching element continues for at least the first time and does not exceed the second time, and the ON time of the switching element continues for at least the third time. And a control circuit for controlling the operation of the switching element, the switching control means for controlling so as not to exceed a fourth time, the control circuit to the inductance element when the switching element is on The second time is adjusted by a maximum off-time adjustment function having a variable of a first voltage applied and a second voltage generated in the inductance element when the switching element is turned off.

この発明によれば、DC−DCコンバータ回路のスイッチングのオン時間およびオフ時間を個別に調整できるとともに、スイッチング周波数が最も低くなる低電源電圧時、低ランプ電圧時の電流連続モードにおけるスイッチング周波数を制御回路によって規定することができ、DC−DCコンバータ回路の各定数や、フィルタ、インダクタンス素子の設計を容易にすることができる。   According to the present invention, the switching on time and the off time of the DC-DC converter circuit can be individually adjusted, and the switching frequency in the current continuous mode at the time of the low power supply voltage and the low lamp voltage at which the switching frequency is the lowest is controlled. It can be defined by the circuit, and the design of each constant, filter, and inductance element of the DC-DC converter circuit can be facilitated.

請求項2の発明は、請求項1において、前記制御回路は、第1の電圧を第1の電圧と第2の電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする。   According to a second aspect of the present invention, in the first aspect, the control circuit multiplies a value obtained by dividing the first voltage by the sum of the first voltage and the second voltage by the maximum switching period of the switching element. The value is the second time.

この発明によれば、最大オフ時間調整関数を具体的に表すことができる。   According to the present invention, the maximum off-time adjustment function can be expressed specifically.

請求項3の発明は、請求項1において、前記インダクタンス素子はトランスであり、前記制御回路は、第1の電圧にトランスの昇圧比を乗じた値を第1の電圧にトランスの昇圧比を乗じた値と第2の電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする。   According to a third aspect of the present invention, in the first aspect, the inductance element is a transformer, and the control circuit multiplies the first voltage by a boost ratio of the transformer and a value obtained by multiplying the first voltage by the boost ratio of the transformer. A value obtained by multiplying the value obtained by dividing the sum by the sum of the second value and the second voltage by the maximum switching period of the switching element is defined as the second time.

この発明によれば、インダクタンス素子にトランスを用いた場合でも、最大オフ時間調整関数を具体的に表すことができる。   According to the present invention, even when a transformer is used as the inductance element, the maximum off-time adjustment function can be expressed specifically.

請求項4の発明は、請求項2または3において、第1の電圧を、第1の電圧を等価的に求めることができる前記DC−DC変換回路内の電圧に置き換え、第2の電圧を、第2の電圧を等価的に求めることができる前記DC−DC変換回路内の電圧に置き換えることを特徴とする。   According to a fourth aspect of the present invention, in the second or third aspect, the first voltage is replaced with a voltage in the DC-DC conversion circuit capable of obtaining the first voltage equivalently, and the second voltage is The second voltage is replaced with a voltage in the DC-DC conversion circuit which can be obtained equivalently.

この発明によれば、検出が容易な電圧信号を用いて最大オフ時間調整関数を具体的に表すことができる。   According to the present invention, the maximum off-time adjustment function can be specifically expressed using a voltage signal that is easy to detect.

請求項5の発明は、請求項4において、第1の電圧および第2の電圧を等価的に求めることができる前記DC−DC変換回路内の電圧は、前記DC−DC変換回路の入力電圧および出力電圧であることを特徴とする。   According to a fifth aspect of the present invention, in the fourth aspect, the voltage in the DC-DC conversion circuit capable of obtaining the first voltage and the second voltage equivalently is the input voltage of the DC-DC conversion circuit and It is an output voltage.

この発明によれば、検出が容易なDC−DC変換回路の入力電圧および出力電圧を用いて最大オフ時間調整関数を具体的に表すことができる。   According to the present invention, the maximum off-time adjustment function can be specifically expressed using the input voltage and output voltage of the DC-DC conversion circuit that can be easily detected.

請求項6の発明は、請求項5において、前記DC−DC変換回路は昇降圧コンバータで構成され、前記制御回路は、前記DC−DC変換回路の入力電圧を前記DC−DC変換回路の入力電圧と前記DC−DC変換回路の出力電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする。   According to a sixth aspect of the present invention, in the fifth aspect, the DC-DC conversion circuit includes a step-up / down converter, and the control circuit converts the input voltage of the DC-DC conversion circuit to the input voltage of the DC-DC conversion circuit. And a value obtained by multiplying the sum of the output voltage of the DC-DC conversion circuit by the maximum switching period of the switching element is defined as the second time.

この発明によれば、前記DC−DC変換回路が昇降圧コンバータで構成される場合に、検出が容易なDC−DC変換回路の入力電圧および出力電圧を用いて最大オフ時間調整関数を具体的に表すことができる。   According to the present invention, when the DC-DC conversion circuit is configured by a buck-boost converter, the maximum off-time adjustment function is specifically set using the input voltage and output voltage of the DC-DC conversion circuit that are easy to detect. Can be represented.

請求項7の発明は、請求項5において、前記DC−DC変換回路は前記インダクタンス素子としてトランスを備える昇降圧コンバータまたはフライバックコンバータで構成され、前記制御回路は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値を前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値と前記DC−DC変換回路の出力電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする。   A seventh aspect of the present invention is that, in the fifth aspect, the DC-DC conversion circuit is configured by a buck-boost converter or a flyback converter including a transformer as the inductance element, and the control circuit is an input of the DC-DC conversion circuit. The value obtained by multiplying the voltage multiplied by the step-up ratio of the transformer by the sum of the value obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer and the output voltage of the DC-DC conversion circuit A value obtained by multiplying the maximum switching period of the element is defined as the second time.

この発明によれば、前記DC−DC変換回路がトランスを備える昇降圧コンバータまたはフライバックコンバータで構成される場合に、検出が容易なDC−DC変換回路の入力電圧および出力電圧を用いて最大オフ時間調整関数を具体的に表すことができる。   According to the present invention, when the DC-DC conversion circuit is composed of a step-up / down converter or a flyback converter including a transformer, the DC-DC conversion circuit can be easily turned off using the input voltage and output voltage of the DC-DC conversion circuit that are easy to detect. The time adjustment function can be expressed specifically.

請求項8の発明は、請求項1乃至7いずれかにおいて、前記制御回路は、アナログ演算回路で構成されて前記第2の時間を求める関数回路と、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路とを備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせることを特徴とする。   According to an eighth aspect of the present invention, in any one of the first to seventh aspects, the control circuit is configured by an analog arithmetic circuit to obtain the second time, and charging the first capacitor and the first capacitor An off-timer circuit that includes a comparator that compares the voltage with a first voltage that is set according to a second time, and that measures a second time, and immediately after the switching element is turned off, The first capacitor whose charging voltage is substantially zero is charged, and the switching element is turned on when the comparator detects that the charging voltage of the first capacitor has reached the first voltage.

この発明によれば、関数回路で求めたスイッチング素子の最大オフ時間を計測可能なオフタイマ回路を構成することができる。   According to the present invention, it is possible to configure an off-timer circuit capable of measuring the maximum off-time of the switching element obtained by the function circuit.

請求項9の発明は、請求項1乃至7いずれかにおいて、前記制御回路は、マイコンを用いて求めた前記第2の時間をアナログ変換して出力する関数回路と、第1のコンデンサおよび第1のコンデンサの充電電圧とアナログ変換された第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路とを備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせることを特徴とする。   According to a ninth aspect of the present invention, in any one of the first to seventh aspects, the control circuit analog-converts and outputs the second time obtained using a microcomputer, a first capacitor, and a first An off-timer circuit that includes a comparator that compares a charging voltage of the capacitor with a first voltage that is set in accordance with the analog-converted second time, and that measures the second time, Immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and if the comparator detects that the charging voltage of the first capacitor has reached the first voltage, the switching element is It is characterized by being turned on.

この発明によれば、関数回路で求めたスイッチング素子の最大オフ時間を計測可能なオフタイマ回路を構成することができる。   According to the present invention, it is possible to configure an off-timer circuit capable of measuring the maximum off-time of the switching element obtained by the function circuit.

請求項10の発明は、請求項1乃至7いずれかにおいて、前記制御回路は、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路を備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせるもので、第1のコンデンサの充電電流は、分数で表される前記最大オフ時間調整関数の分母を構成する要素によって調整され、第1の電圧は、分数で表される前記最大オフ時間調整関数の分子を構成する要素のうち少なくとも変動する要素によって調整されることを特徴とする。   A tenth aspect of the present invention is the control device according to any one of the first to seventh aspects, wherein the control circuit generates a first capacitor, a charging voltage of the first capacitor, and a first voltage set according to a second time. An off-timer circuit that includes a comparator for comparison and measures a second time is provided, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and the first capacitor When the comparator detects that the charging voltage of the first capacitor reaches the first voltage, the switching element is turned on, and the charging current of the first capacitor is the denominator of the maximum off-time adjustment function expressed in fractions. The first voltage is adjusted by at least a variable element among the elements constituting the numerator of the maximum off-time adjustment function expressed in fractions. That.

この発明によれば、最大オフ時間調整関数によって、第1のコンデンサの充電電流および第1の電圧を設定することができる。   According to the present invention, the charging current and the first voltage of the first capacitor can be set by the maximum off-time adjustment function.

請求項11の発明は、請求項7において、前記制御回路は、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路を備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせるもので、第1のコンデンサの充電電流は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値と前記DC−DC変換回路の出力電圧とを加算した値に比例した電流であり、第1の電圧は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した電圧であることを特徴とする。   The invention according to claim 11 is the comparator according to claim 7, wherein the control circuit compares the first capacitor and the charging voltage of the first capacitor with the first voltage set according to the second time. And an off-timer circuit for measuring the second time, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and the charging voltage of the first capacitor is If the comparator detects that the first voltage has been reached, the switching element is turned on. The charging current of the first capacitor is obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer. The first voltage is proportional to the value obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer. Voltage And wherein the Rukoto.

この発明によれば、前記DC−DC変換回路がトランスを備える昇降圧コンバータまたはフライバックコンバータで構成される場合に、第1のコンデンサの充電電流および第1の電圧を設定することができる。   According to this invention, when the DC-DC conversion circuit is configured by a step-up / down converter or a flyback converter including a transformer, the charging current and the first voltage of the first capacitor can be set.

請求項12の発明は、請求項7において、前記制御回路は、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路を備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせるもので、第1のコンデンサの充電電流は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した値と前記DC−DC変換回路の出力電圧に比例した値とを加算した電流であり、第1の電圧は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した電圧であることを特徴とする。   The invention according to claim 12 is the comparator according to claim 7, wherein the control circuit compares the first capacitor and a charging voltage of the first capacitor with a first voltage set according to a second time. And an off-timer circuit for measuring the second time, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and the charging voltage of the first capacitor is If the comparator detects that the first voltage has been reached, the switching element is turned on. The charging current of the first capacitor is obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer. A current obtained by adding a value proportional to the value and a value proportional to the output voltage of the DC-DC conversion circuit, and the first voltage is obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer. Ratio to value Characterized in that the a voltage.

この発明によれば、前記DC−DC変換回路がトランスを備える昇降圧コンバータまたはフライバックコンバータで構成される場合に、第1のコンデンサの充電電流および第1の電圧を設定することができる。   According to this invention, when the DC-DC conversion circuit is configured by a step-up / down converter or a flyback converter including a transformer, the charging current and the first voltage of the first capacitor can be set.

請求項13の発明は、請求項12において、前記制御回路は、第2のコンデンサおよび第2のコンデンサの充電電圧と第3の時間または第4の時間に応じて設定される第2の電圧とを比較する比較器を具備して第3の時間または第4の時間を計測するオンタイマ回路とを備えており、前記スイッチング素子がオンした直後から、充電電圧が略ゼロである第2のコンデンサを充電し、第2のコンデンサの充電電圧が第2の電圧に達したことを比較器が検出することで、第3の時間または第4の時間が経過したことを検知するもので、第2のコンデンサの充電電流は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した電流であることを特徴とする。   According to a thirteenth aspect of the present invention, in the twelfth aspect, the control circuit includes: a second capacitor; a charging voltage of the second capacitor; a second voltage set according to the third time or the fourth time; And an on-timer circuit for measuring the third time or the fourth time, and a second capacitor whose charging voltage is substantially zero immediately after the switching element is turned on. The comparator detects that the charging voltage of the second capacitor has reached the second voltage, and detects that the third time or the fourth time has passed. The capacitor charging current is a current proportional to a value obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer.

この発明によれば、前記DC−DC変換回路がトランスを備える昇降圧コンバータまたはフライバックコンバータで構成される場合に、第2のコンデンサの充電電流を設定することができる。   According to the present invention, when the DC-DC conversion circuit includes a step-up / down converter or a flyback converter including a transformer, the charging current of the second capacitor can be set.

請求項14の発明は、請求項1乃至13いずれかにおいて、前記制御回路は、前記DC−DC変換回路の出力電圧が第3の電圧を超えている間、前記スイッチング素子のオフ時間を前記第2の時間に設定し、前記DC−DC変換回路の出力電圧が第3の電圧より高い第4の電圧を超えている間、前記スイッチング素子のオン時間を前記第3の時間に設定することを特徴とする。 A fourteenth aspect of the present invention is the control device according to any one of the first to thirteenth aspects, wherein the control circuit sets an off time of the switching element while the output voltage of the DC-DC conversion circuit exceeds a third voltage. And setting the on-time of the switching element to the third time while the output voltage of the DC-DC conversion circuit exceeds the fourth voltage higher than the third voltage. Features.

この発明によれば、DC−DC変換回路の出力電圧が過電圧時にスイッチング素子のスイッチング周波数が高くならないように制御できる。さらに、DC−DC変換回路の出力電圧が過電圧時にスイッチング素子のオフ時間が最大となった場合でも、スイッチング素子のオン時間を最小とすることで、過電圧時にスイッチング素子のスイッチング周波数が高くならないように制御できる。 According to the present invention, it is possible to control so that the switching frequency of the switching element does not increase when the output voltage of the DC-DC conversion circuit is overvoltage. Further, even when the output voltage of the DC-DC converter circuit is overvoltage, the switching element has a maximum off time so that the switching element has a minimum on time so that the switching frequency of the switching element does not increase at the time of overvoltage. Can be controlled.

請求項15の発明は、請求項14において、前記制御回路は、放電灯が点灯しているか否かを判別する点灯判別回路の判別結果によって、前記DC−DC変換回路の出力電圧が第3の電圧を超えたか否かを判断することを特徴とする。 According to a fifteenth aspect of the present invention, in the fourteenth aspect, the control circuit determines whether the output voltage of the DC-DC conversion circuit is a third value based on a determination result of a lighting determination circuit that determines whether or not the discharge lamp is lit. It is characterized by determining whether or not the voltage has been exceeded.

この発明によれば、点灯判別回路を用いることで、DC−DC変換回路の出力電圧が第3の電圧を超えたか否かを判断する手段を別に設ける必要がなく、構成の簡略化を図ることができる。   According to the present invention, by using the lighting determination circuit, it is not necessary to separately provide a means for determining whether or not the output voltage of the DC-DC conversion circuit exceeds the third voltage, and the configuration can be simplified. Can do.

請求項16の発明は、請求項1乃至13いずれかにおいて、前記制御回路は、前記DC−DC変換回路の出力電圧が第3の電圧を超えている間、前記スイッチング素子のオフ時間を前記第2の時間より短い第5の時間に設定し、前記DC−DC変換回路の出力電圧が第3の電圧より高い第4の電圧を超えている間、前記スイッチング素子のオン時間を前記第3の時間に設定することを特徴とする。 According to a sixteenth aspect of the present invention, in any one of the first to thirteenth aspects, the control circuit sets the off time of the switching element while the output voltage of the DC-DC conversion circuit exceeds a third voltage. And setting the on-time of the switching element to the third time while the output voltage of the DC-DC converter circuit exceeds the fourth voltage higher than the third voltage . It is set to time.

この発明によれば、DC−DC変換回路の出力電圧が所定値を超えている場合に、スイッチング素子のオフ時間を一定に制御できる。   According to the present invention, when the output voltage of the DC-DC conversion circuit exceeds a predetermined value, the off time of the switching element can be controlled to be constant.

請求項17の発明は、請求項1乃至13いずれかにおいて、前記制御回路は、前記スイッチング素子のオン時間を調整するオン時間調整信号がオン時間を減少させる方向に変動したとき、オン時間調整信号が第1のレベル以下に達すると、前記スイッチング素子のオン時間を前記第3の時間に固定し、オン時間調整信号が第1のレベル以下である第2のレベル以下に達すると、オン時間調整信号と第2のレベルとの差に応じて前記第2の時間を増加させることを特徴とする。 According to a seventeenth aspect of the present invention, in any one of the first to thirteenth aspects, the control circuit controls the on-time adjustment signal when the on-time adjustment signal for adjusting the on-time of the switching element fluctuates in a direction to decrease the on-time. When the ON time of the switching element reaches the first level or less, the ON time of the switching element is fixed to the third time, and when the ON time adjustment signal reaches the second level or less which is the first level or less, the ON time adjustment is performed. The second time is increased according to a difference between the signal and the second level.

この発明によれば、負荷短絡時にスイッチング素子の最大オフ時間を増加させることで短絡電流を制御することができる。   According to the present invention, the short-circuit current can be controlled by increasing the maximum OFF time of the switching element when the load is short-circuited.

請求項18の発明は、請求項1乃至13いずれかにおいて、前記DC−DC変換回路は、前記スイッチング素子を流れる電流を検出する電流検出手段を備え、前記制御回路は、電流検出手段の検出出力に第1の信号をオフセット量として重畳させ、前記第1の信号を重畳させた検出出力が、前記スイッチング素子のオン時間を調整するオン時間調整信号に達するまでの時間を前記スイッチング素子のオン時間に設定し、オン時間調整信号の大きさが所定レベル以下に達すると、オン時間調整信号と所定レベルとの差に応じて前記第2の時間を増加させることを特徴とする。 According to an eighteenth aspect of the present invention, in any one of the first to thirteenth aspects, the DC-DC conversion circuit includes a current detection unit that detects a current flowing through the switching element, and the control circuit includes a detection output of the current detection unit. The time until the detection output in which the first signal is superimposed as the offset amount and the first signal is superimposed reaches the on-time adjustment signal for adjusting the on-time of the switching element is the on-time of the switching element. When the magnitude of the on-time adjustment signal reaches a predetermined level or less, the second time is increased according to the difference between the on-time adjustment signal and the predetermined level .

この発明によれば、負荷短絡時にスイッチング素子の最大オフ時間を増加させることで短絡電流を制御することができる。   According to the present invention, the short-circuit current can be controlled by increasing the maximum OFF time of the switching element when the load is short-circuited.

請求項19の発明は、請求項18において、前記第1の信号の大きさは、前記所定レベル以上であることを特徴とする。 The invention of claim 19 is characterized in that, in claim 18 , the magnitude of the first signal is equal to or greater than the predetermined level .

この発明によれば、負荷短絡時にスイッチング素子のオン時間が最大となった場合でも、スイッチング素子の最大オフ時間を増加させることで短絡電流を制御することができる。   According to this invention, even when the on-time of the switching element becomes maximum when the load is short-circuited, the short-circuit current can be controlled by increasing the maximum off-time of the switching element.

請求項20の発明は、請求項8乃至12いずれかにおいて、前記DC−DC変換回路は、前記スイッチング素子を流れる電流を検出する電流検出手段を備え、前記制御回路は、電流検出手段の電流検出信号に第1の信号をオフセット量として重畳させ、前記第1の信号を重畳させた電流検出信号が、前記スイッチング素子のオン時間を調整するオン時間調整信号に達するまでの時間を前記スイッチング素子のオン時間に設定し、オン時間調整信号の大きさが所定レベル以下に達すると、オン時間調整信号と所定レベルとの差に応じて、前記第2の時間を計測するオフタイマ回路が備える前記第1のコンデンサの充電電流を減少させることを特徴とする。 According to a twentieth aspect of the present invention, in any one of the eighth to twelfth aspects, the DC-DC conversion circuit includes a current detection unit that detects a current flowing through the switching element, and the control circuit includes a current detection unit configured to detect a current. The first signal is superimposed on the signal as an offset amount, and the time until the current detection signal on which the first signal is superimposed reaches the on-time adjustment signal for adjusting the on-time of the switching element is determined by the switching element. When the on-time adjustment signal is set to an on-time and the magnitude of the on-time adjustment signal reaches a predetermined level or less, the first timer includes an off-timer circuit that measures the second time according to a difference between the on-time adjustment signal and the predetermined level . The charging current of the capacitor is reduced.

この発明によれば、負荷短絡時にスイッチング素子の最大オフ時間を増加させることで短絡電流を制御することができる。   According to the present invention, the short-circuit current can be controlled by increasing the maximum OFF time of the switching element when the load is short-circuited.

請求項21の発明は、請求項18乃至20いずれかにおいて、前記第1の信号を生成する手段は、電流検出手段の検出出力に一端を接続した抵抗と、該抵抗の他端に所定電流を供給する電流源とを備えることを特徴とする。 According to a twenty-first aspect of the invention, in any one of the eighteenth to twentieth aspects, the means for generating the first signal includes a resistor having one end connected to the detection output of the current detecting means, and a predetermined current at the other end of the resistor. And a current source to be supplied.

この発明によれば、第1の信号生成手段を簡易な構成とすることができる。   According to the present invention, the first signal generating means can have a simple configuration.

以上説明したように、本発明では、DC−DCコンバータ回路のスイッチングのオン時間およびオフ時間を個別に調整できるとともに、スイッチング周波数が最も低くなる低電源電圧時、低ランプ電圧時の電流連続モードにおけるスイッチング周波数を制御回路によって規定することができ、DC−DCコンバータ回路の各定数や、フィルタ、インダクタンス素子の設計を容易にすることができるという効果がある。   As described above, according to the present invention, the on-time and off-time of switching of the DC-DC converter circuit can be individually adjusted, and in the current continuous mode at the time of the low power supply voltage and the low lamp voltage at which the switching frequency is lowest. The switching frequency can be defined by the control circuit, and there is an effect that each constant of the DC-DC converter circuit, the filter, and the inductance element can be easily designed.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施形態1)
図1は本発明の放電灯点灯装置の基本構成を示しており、放電灯点灯装置は、直流電源1と、直流電源1の出力を所望の出力に変換するDC−DCコンバータ回路2と、DC−DCコンバータ回路2の動作を制御する制御回路6と、DC−DCコンバータ回路2から必要な電力を供給される放電灯を含む負荷回路10とから構成される。DC−DCコンバータ回路2は少なくとも、トランスやインダクタ等のインダクタンス素子211と、スイッチング素子22と、ダイオード23と、負荷回路10に並列接続したコンデンサ24とを備え、制御回路6がスイッチング素子22をPWM駆動する。図2(a)〜(c)に示すように、スイッチング素子22のオン時には、少なくとも直流電源1と、スイッチング素子22と、インダクタンス素子211とからなる閉回路中のインダクタンス素子211に電圧VL1が印加され、インダクタンス素子211に電流I1が流れてエネルギーが蓄積される。次に、スイッチング素子22のオフ時には、インダクタンス素子211に蓄積されたエネルギーが電流I2として負荷回路10側に放出され、少なくとも負荷回路10とコンデンサ24との並列回路と、インダクタンス素子211とからなる閉回路中のインダクタンス素子211に電圧VL2が発生する。
(Embodiment 1)
FIG. 1 shows a basic configuration of a discharge lamp lighting device according to the present invention. The discharge lamp lighting device includes a DC power supply 1, a DC-DC converter circuit 2 for converting the output of the DC power supply 1 into a desired output, and a DC. A control circuit 6 that controls the operation of the DC converter circuit 2 and a load circuit 10 that includes a discharge lamp to which necessary power is supplied from the DC-DC converter circuit 2. The DC-DC converter circuit 2 includes at least an inductance element 211 such as a transformer or an inductor, a switching element 22, a diode 23, and a capacitor 24 connected in parallel to the load circuit 10, and the control circuit 6 PWMs the switching element 22. To drive. As shown in FIGS. 2A to 2C, when the switching element 22 is turned on, the voltage VL1 is applied to the inductance element 211 in the closed circuit including at least the DC power source 1, the switching element 22, and the inductance element 211. Then, the current I1 flows through the inductance element 211 and energy is accumulated. Next, when the switching element 22 is turned off, the energy accumulated in the inductance element 211 is released to the load circuit 10 side as a current I2, and is closed by at least a parallel circuit of the load circuit 10 and the capacitor 24 and the inductance element 211. A voltage VL2 is generated in the inductance element 211 in the circuit.

制御回路6は、上記のようにスイッチング素子22をオン・オフ駆動するときに、スイッチング素子22の最大オフ時間Toffmaxを、最大オフ時間調整関数 Toffmax=Tmax×{VL1/(VL1+VL2)}で算出される結果に基づいて可変とする。なお、Tmax:スイッチング素子22の最大スイッチング周期である。ここで、インダクタンス素子211の両端電圧をスイッチング素子22のオン時およびオフ時に測定することは難しいので、等価的な方法で電圧VL1,VL2を求めて、演算してもよい。すなわち、DC−DCコンバータ回路2の構成が決まれば、スイッチング素子22のオン時およびオフ時のインダクタンス素子211の両端電圧VL1,VL2は、DC−DCコンバータ回路2の入力電圧Vin、DC−DCコンバータ回路2の出力電圧Vout等の比較的測定が容易な値を用いて等価的に置き換えることが可能である。   When the control circuit 6 drives the switching element 22 on and off as described above, the maximum off time Toffmax of the switching element 22 is calculated by the maximum off time adjustment function Toffmax = Tmax × {VL1 / (VL1 + VL2)}. Variable based on the result. Tmax is the maximum switching period of the switching element 22. Here, since it is difficult to measure the voltage across the inductance element 211 when the switching element 22 is on and off, the voltages VL1 and VL2 may be obtained and calculated by an equivalent method. That is, if the configuration of the DC-DC converter circuit 2 is determined, the voltages VL1 and VL2 across the inductance element 211 when the switching element 22 is on and off are the input voltage Vin of the DC-DC converter circuit 2, the DC-DC converter. It is possible to replace equivalently using a value that is relatively easy to measure, such as the output voltage Vout of the circuit 2.

例えば図1において、DC−DCコンバータ回路2が昇圧チョッパ構成である場合、スイッチング素子22オン時には、VL1=Vin、スイッチング素子22オフ時には、VL2=Vout−Vinとなり、電圧VL1,VL2を電圧Vin,Voutに等価的に置き換えることが可能となる。   For example, in FIG. 1, when the DC-DC converter circuit 2 has a step-up chopper configuration, when the switching element 22 is on, VL1 = Vin, and when the switching element 22 is off, VL2 = Vout−Vin, and the voltages VL1 and VL2 are the voltages Vin, It becomes possible to replace it with Vout equivalently.

次に図1において、DC−DCコンバータ回路2が昇降圧チョッパ構成である場合、スイッチング素子22オン時には、VL1=Vin、スイッチング素子22オフ時には、VL2=Voutとなり、電圧VL1,VL2を電圧Vin,Voutに等価的に置き換えることが可能となる。   Next, in FIG. 1, when the DC-DC converter circuit 2 has a step-up / step-down chopper configuration, when the switching element 22 is on, VL1 = Vin, and when the switching element 22 is off, VL2 = Vout, and the voltages VL1 and VL2 become the voltages Vin, It becomes possible to replace it with Vout equivalently.

次に図1において、DC−DCコンバータ回路2が降圧チョッパ構成である場合、スイッチング素子22オン時には、VL1=Vin−Vout、スイッチング素子22オフ時には、VL2=Voutとなり、電圧VL1,VL2を電圧Vin,Voutに等価的に置き換えることが可能となる。   Next, in FIG. 1, when the DC-DC converter circuit 2 has a step-down chopper configuration, when the switching element 22 is on, VL1 = Vin−Vout, and when the switching element 22 is off, VL2 = Vout and the voltages VL1 and VL2 become the voltage Vin. , Vout can be equivalently replaced.

また、インダクタンス素子211がトランス構造である場合は、トランスの1次側から2次側への昇圧比をNとすると、2次側電圧を1次側電圧に変換、あるいは1次側電圧を2次側電圧に変換することで対応する。例えば、図1において、DC−DCコンバータ回路2が昇圧比Nのトランスを用いたフライバックコンバータである場合、フライバックコンバータは昇降圧チョッパ回路をトランス構成にしたものと等価であると考えられ、2次側電圧を1次側電圧に変換して、スイッチング素子22オン時には、VL1=Vin、スイッチング素子22オフ時には、VL2=Vout/Nとなり、あるいは1次側電圧を2次側電圧に変換して、スイッチング素子22オン時には、VL1=N・Vin、スイッチング素子22オフ時には、VL2=Voutとなる。いずれの変換を用いても、スイッチング素子22の最大オフ時間Toffmaxは同じ値となり、最大オフ時間調整関数 Toffmax=Tmax×{N・Vin/(N・Vin+Vout)}で算出される結果に基づいて可変となる。   When the inductance element 211 has a transformer structure, if the step-up ratio from the primary side to the secondary side of the transformer is N, the secondary side voltage is converted to the primary side voltage, or the primary side voltage is set to 2 It corresponds by converting to the secondary voltage. For example, in FIG. 1, when the DC-DC converter circuit 2 is a flyback converter using a transformer having a step-up ratio N, the flyback converter is considered to be equivalent to a step-up / down chopper circuit having a transformer configuration. By converting the secondary side voltage to the primary side voltage, when the switching element 22 is on, VL1 = Vin, and when the switching element 22 is off, VL2 = Vout / N, or the primary side voltage is converted to the secondary side voltage. Thus, when the switching element 22 is on, VL1 = N · Vin, and when the switching element 22 is off, VL2 = Vout. Regardless of which conversion is used, the maximum off time Toffmax of the switching element 22 becomes the same value, and is variable based on the result calculated by the maximum off time adjustment function Toffmax = Tmax × {N · Vin / (N · Vin + Vout)}. It becomes.

このように本実施形態では、DC−DCコンバータ回路2のスイッチング22のオン時間およびオフ時間を個別に調整できるとともに、スイッチング周波数が最も低くなる低電源電圧時、低ランプ電圧時の電流連続モードにおけるスイッチング周波数を制御回路6によって規定することができ、DC−DCコンバータ回路2の各定数や、フィルタ、インダクタンス素子の設計を容易にすることができる。   As described above, in this embodiment, the ON time and the OFF time of the switching 22 of the DC-DC converter circuit 2 can be individually adjusted, and in the current continuous mode at the time of the low power supply voltage and the low lamp voltage at which the switching frequency is the lowest. The switching frequency can be defined by the control circuit 6, and the design of each constant, filter, and inductance element of the DC-DC converter circuit 2 can be facilitated.

なお、スイッチング素子22オン時にトランスやインダクタ等のインダクタンス素子にエネルギーを蓄積し、スイッチング素子22オフ時にインダクタンス素子に蓄積されたエネルギーを負荷側に放出する方式のDC−DCコンバータ回路2であれば、前記チョッパ回路や、前記フライバックコンバータの回路方式に限定されるものではなく、スイッチング素子22のオン時およびオフ時のインダクタンス素子の両端電圧VL1,VL2を等価的に置き換えることができる電圧値であれば、スイッチング素子22の最大オフ時間Toffmaxを算出する最大オフ時間調整関数は前記同様に変換することができる。   If the DC-DC converter circuit 2 is of a type that stores energy in an inductance element such as a transformer or an inductor when the switching element 22 is on, and releases the energy accumulated in the inductance element to the load side when the switching element 22 is off, It is not limited to the circuit system of the chopper circuit or the flyback converter, and may be a voltage value that can equivalently replace both-end voltages VL1 and VL2 of the inductance element when the switching element 22 is on and off. For example, the maximum off time adjustment function for calculating the maximum off time Toffmax of the switching element 22 can be converted in the same manner as described above.

(実施形態2)
図3は本実施形態の放電灯点灯装置の構成を示しており、放電灯点灯装置は、直流電源1と、DC−DCコンバータ回路2と、インバータ回路3と、始動回路4と、放電灯5と、DC−DCコンバータ回路2の動作を制御する制御回路6とから構成され、従来例の図13と同様の構成には同一の符号を付して説明は省略する。
(Embodiment 2)
FIG. 3 shows the configuration of the discharge lamp lighting device of the present embodiment. The discharge lamp lighting device includes a DC power source 1, a DC-DC converter circuit 2, an inverter circuit 3, a starting circuit 4, and a discharge lamp 5. And a control circuit 6 for controlling the operation of the DC-DC converter circuit 2, and the same components as those in the conventional example shown in FIG.

本実施形態では、DC−DCコンバータ回路2が昇圧比Nのトランスを用いたフライバックコンバータであり、DC−DCコンバータ回路2の動作を制御する制御回路6が備える関数回路613に、DC−DCコンバータ回路2の入力電圧Vinと、DC−DCコンバータ回路2の出力電圧Voutと、スイッチング素子22の最低スイッチング周波数を設定する最大周期信号指令Tmaxとが入力されて、実施形態1で説明したフライバックコンバータのスイッチング素子22の最大オフ時間調整関数 Toffmax=Tmax×{N・Vin/(N・Vin+Vout)}を適用したものである。そして、関数回路613は、算出した最大オフ時間Toffmaxに応じて最大オフ時間調整信号を発振回路608Aへ出力する。   In the present embodiment, the DC-DC converter circuit 2 is a flyback converter using a transformer with a step-up ratio N, and the function circuit 613 included in the control circuit 6 that controls the operation of the DC-DC converter circuit 2 includes the DC-DC converter. The flyback described in the first embodiment is inputted with the input voltage Vin of the converter circuit 2, the output voltage Vout of the DC-DC converter circuit 2, and the maximum periodic signal command Tmax for setting the minimum switching frequency of the switching element 22. The maximum off-time adjustment function Toffmax = Tmax × {N · Vin / (N · Vin + Vout)} of the switching element 22 of the converter is applied. Then, the function circuit 613 outputs a maximum off time adjustment signal to the oscillation circuit 608A according to the calculated maximum off time Toffmax.

また、コンパレータ609の反転入力端子にはスイッチング素子22の両端電圧Vswが入力され、コンパレータ609の非反転入力端子にはしきい値電圧Vref1が入力されている。   The voltage Vsw across the switching element 22 is input to the inverting input terminal of the comparator 609, and the threshold voltage Vref1 is input to the non-inverting input terminal of the comparator 609.

次に、関数回路613および発振回路608Aの具体的な回路構成を図4に示す。発振回路608Aは、電流源JsによってコンデンサCsを充電し、コンデンサCsの両端電圧が所定値に達したことをコンパレータComp1で検出することでスイッチング素子22のオフ時間を計測するオフタイマ回路608aと、電流源JrによってコンデンサCrを充電し、コンデンサCrの両端電圧が所定値に達したことをコンパレータComp2で検出することでスイッチング素子22のオン時間を計測するオンタイマ回路608bと、オフタイマ回路608aの出力をセット端子に入力し、オンタイマ回路608bの出力をリセット端子に入力して、スイッチング素子22のオン・オフ信号を出力するセット・リセットフリップフロップ608cとを備える。   Next, specific circuit configurations of the function circuit 613 and the oscillation circuit 608A are shown in FIG. The oscillation circuit 608A charges the capacitor Cs with the current source Js, and the comparator Comp1 detects that the voltage across the capacitor Cs has reached a predetermined value, thereby measuring the off-timer circuit 608a that measures the off-time of the switching element 22. The capacitor Cr is charged by the source Jr, and the comparator Comp2 detects that the voltage across the capacitor Cr has reached a predetermined value, thereby setting the on-timer circuit 608b for measuring the on-time of the switching element 22 and the output of the off-timer circuit 608a. A set / reset flip-flop 608c that inputs to the terminal, inputs the output of the on-timer circuit 608b to the reset terminal, and outputs an on / off signal of the switching element 22.

そして、発振回路608Aの外部から強制オフ信号がオンタイマ回路608bに入力されなければ、オンタイマ回路608bでは、コンデンサCrの両端電圧が電圧Vr2に達したときにコンパレータComp2の出力はHレベルとなり、セット・リセットフリップフロップ608cをリセットし、スイッチング素子22をオフさせる。これが最大オン時間Tonmaxとなる。対して、発振回路608Aの外部から強制オフ信号がオンタイマ回路608bに入力されると、コンパレータComp2のしきい値電圧が電圧Vr2から電圧Vr1に切換わり(Vr1<Vr2)、コンデンサCrの両端電圧が電圧Vr1に達したときにコンパレータComp2の出力はHレベルとなり、セット・リセットフリップフロップ608cを強制的にリセットし、スイッチング素子22を強制オフさせる。強制オフ信号が入力されても、コンデンサCrの両端電圧が電圧Vr1に達するまではスイッチング素子22はオン状態を維持する。すなわち、これが最小オン時間Tonminとなる。コンデンサCrは、スイッチSWr1を並列接続しており、セット・リセットフリップフロップ608cの反転出力によってスイッチSWr1をオンして充電電荷を放電する。   If the forced-off signal is not input to the on-timer circuit 608b from the outside of the oscillation circuit 608A, the output of the comparator Comp2 becomes H level when the voltage across the capacitor Cr reaches the voltage Vr2 in the on-timer circuit 608b. The reset flip-flop 608c is reset, and the switching element 22 is turned off. This is the maximum on-time Tonmax. On the other hand, when a forced-off signal is input to the on-timer circuit 608b from the outside of the oscillation circuit 608A, the threshold voltage of the comparator Comp2 is switched from the voltage Vr2 to the voltage Vr1 (Vr1 <Vr2), and the voltage across the capacitor Cr is changed. When the voltage Vr1 is reached, the output of the comparator Comp2 becomes H level, the set / reset flip-flop 608c is forcibly reset, and the switching element 22 is forcibly turned off. Even when the forced off signal is input, the switching element 22 remains on until the voltage across the capacitor Cr reaches the voltage Vr1. That is, this is the minimum on-time Tonmin. The capacitor Cr connects the switch SWr1 in parallel, and turns on the switch SWr1 by the inverted output of the set / reset flip-flop 608c to discharge the charge.

また、発振回路608Aの外部から強制オン信号がオフタイマ回路608aに入力されなければ、オフタイマ回路608aでは、コンデンサCsの両端電圧が、関数回路613から最大オフ時間調整信号として入力された電圧に達したときにコンパレータComp1の出力はHレベルとなり、セット・リセットフリップフロップ608cをセットし、スイッチング素子22をオンさせる。これが最大オフ時間Toffmaxを計測、規定しており、最大オフ時間調整信号の電圧に比例した最大オフ時間Toffmaxとなる。対して、発振回路608Aの外部から強制オン信号がオフタイマ回路608aに入力されると、コンパレータComp1のしきい値電圧が最大オフ時間調整信号から電圧Vs1に切換わり(Vs1<最大オフ時間調整信号)、コンデンサCsの両端電圧が電圧Vs1に達したときにコンパレータComp1の出力はHレベルとなり、セット・リセットフリップフロップ608cを強制的にセットし、スイッチング素子22を強制オンさせる。強制オン信号が入力されても、コンデンサCsの両端電圧が電圧Vs1に達するまではスイッチング素子22はオフ状態を維持する。すなわち、これが最小オフ時間Toffminとなる。コンデンサCsは、スイッチSWs1を並列接続しており、セット・リセットフリップフロップ608cの出力によってスイッチSWs1をオンして充電電荷を放電する。なお、オフタイマ回路608a、オンタイマ回路608bの回路構成は、上記と同様の機能を有するものであればよい。   If the forced on signal is not input to the off timer circuit 608a from the outside of the oscillation circuit 608A, the voltage across the capacitor Cs reaches the voltage input as the maximum off time adjustment signal from the function circuit 613 in the off timer circuit 608a. Sometimes, the output of the comparator Comp1 becomes H level, the set / reset flip-flop 608c is set, and the switching element 22 is turned on. This measures and defines the maximum off time Toffmax, and becomes the maximum off time Toffmax proportional to the voltage of the maximum off time adjustment signal. On the other hand, when a forced on signal is input to the off timer circuit 608a from the outside of the oscillation circuit 608A, the threshold voltage of the comparator Comp1 is switched from the maximum off time adjustment signal to the voltage Vs1 (Vs1 <maximum off time adjustment signal). When the voltage across the capacitor Cs reaches the voltage Vs1, the output of the comparator Comp1 becomes H level, forcibly sets the set / reset flip-flop 608c, and forcibly turns on the switching element 22. Even when the forced on signal is input, the switching element 22 remains off until the voltage across the capacitor Cs reaches the voltage Vs1. That is, this is the minimum off time Toffmin. The capacitor Cs has the switch SWs1 connected in parallel, and the switch SWs1 is turned on by the output of the set / reset flip-flop 608c to discharge the charge. Note that the circuit configurations of the off-timer circuit 608a and the on-timer circuit 608b may have any functions similar to those described above.

最大オフ時間調整信号を出力する関数回路613は、フライバックコンバータのスイッチング素子22の最大オフ時間調整関数 Toffmax=Tmax×{N・Vin/(N・Vin+Vout)}によって求めた最大オフ時間Toffmaxに応じた最大オフ時間調整信号を出力するもので、基本的に除算機能が必要となるため、図4ではトランジスタのVbe(ベース−エミッタ間電圧)−Ie(エミッタ電流)特性を利用した乗除算回路613aと、DC−DCコンバータ回路2の入力電圧Vinの検出信号をN倍して電圧−電流変換した{k・N・Vin}で表される電流Ivinを供給するV−I変換器613bと、DC−DCコンバータ回路2の出力電圧Voutの検出信号を電圧−電流変換した{k・N・Vout}で表される電流Ivoutを供給するV−I変換器613cと、V−I変換器613bの供給電流Ivinを入力とする電流ミラー回路613dと、最大オフ時間調整信号を発生させるI−V変換器613eとを備える。ここで、kは電圧−電流変換の変換係数である。   The function circuit 613 that outputs the maximum off-time adjustment signal corresponds to the maximum off-time Toffmax obtained by the maximum off-time adjustment function Toffmax = Tmax × {N · Vin / (N · Vin + Vout)} of the switching element 22 of the flyback converter. 4 outputs a maximum off-time adjustment signal and basically requires a division function. Therefore, in FIG. 4, a multiplication / division circuit 613a using the Vbe (base-emitter voltage) -Ie (emitter current) characteristics of the transistor. A V-I converter 613b that supplies a current Ivin represented by {k · N · Vin} obtained by multiplying the detection signal of the input voltage Vin of the DC-DC converter circuit 2 by N and performing voltage-current conversion; -The detection signal of the output voltage Vout of the DC converter circuit 2 is represented by {k · N · Vout} obtained by voltage-current conversion. A V-I converter 613c that supplies a current Ivout to be generated, a current mirror circuit 613d that receives the supply current Ivin of the V-I converter 613b, and an I-V converter 613e that generates a maximum off-time adjustment signal. Prepare. Here, k is a conversion coefficient of voltage-current conversion.

乗除算回路613aは、制御電源Vccに各コレクタを接続したNPN型トランジスタTr1〜Tr5を備え、トランジスタTr1のエミッタは、スイッチング素子22の最大スイッチング周期Tmaxに応じた電流を供給する電流源J1を介して回路グランドに接続しており、電流I1が流れる。トランジスタTr2は、ベースをトランジスタTr1のエミッタに接続し、エミッタをV−I変換器613bの出力を介して回路グランドに接続しており、電流I2=k・N・Vinが流れる。トランジスタTr3のエミッタは、トランジスタTr2のエミッタをベースに接続したNPN型トランジスタTr6および電流源J2を介して回路グランドに接続している。トランジスタTr4のエミッタは、NPN型トランジスタTr7および電流源J2を介して回路グランドに接続して、電流I4が流れており、電流I4はI−V変換器613eによって最大オフ時間調整信号に変換される。トランジスタTr5は、ベースをトランジスタTr3のエミッタに接続し、エミッタをV−I変換器613cの出力を介して回路グランドに接続するとともに、電流ミラー回路613dの出力を介して回路グランドに接続して、電流I3が流れており、電流I3はV−I変換器613cおよび電流ミラー回路613dの各出力電流の和となっている。また、トランジスタTr1,Tr3,Tr4の各ベースにはしきい値電圧Vref2が接続され、トランジスタTr7のベースはトランジスタTr5のエミッタに接続されている。   The multiplier / divider circuit 613a includes NPN transistors Tr1 to Tr5 having collectors connected to a control power supply Vcc. The emitter of the transistor Tr1 is supplied via a current source J1 that supplies a current corresponding to the maximum switching period Tmax of the switching element 22. Are connected to the circuit ground, and a current I1 flows. The transistor Tr2 has a base connected to the emitter of the transistor Tr1 and an emitter connected to the circuit ground via the output of the VI converter 613b, and a current I2 = k · N · Vin flows. The emitter of the transistor Tr3 is connected to the circuit ground via an NPN transistor Tr6 connected to the emitter of the transistor Tr2 and a current source J2. The emitter of the transistor Tr4 is connected to the circuit ground via the NPN transistor Tr7 and the current source J2, and the current I4 flows. The current I4 is converted into a maximum OFF time adjustment signal by the IV converter 613e. . The transistor Tr5 has a base connected to the emitter of the transistor Tr3, an emitter connected to the circuit ground via the output of the VI converter 613c, and also connected to the circuit ground via the output of the current mirror circuit 613d. A current I3 flows, and the current I3 is the sum of the output currents of the VI converter 613c and the current mirror circuit 613d. A threshold voltage Vref2 is connected to each base of the transistors Tr1, Tr3, Tr4, and a base of the transistor Tr7 is connected to an emitter of the transistor Tr5.

上記乗除算回路613aでは、I4=I1・I2/I3の関係であり、I−V変換器613eでは、この電流I4に電流−電圧変換を施して、最大オフ時間調整信号を出力しており、DC−DCコンバータ回路2のスイッチング周波数の下限を規定している。なお、関数回路613は上記構成に限定されるものではなく、他の乗算回路、除算回路を用いたものであっても同様の演算を行うものであればよい。また、DC−DCコンバータ回路2の回路方式の違いによって最大オフ時間調整関数が変われば、最大オフ時間調整関数に応じて乗除算回路613aの回路構成を変える必要がある。   In the multiplication / division circuit 613a, the relationship is I4 = I1 · I2 / I3, and the IV converter 613e performs current-voltage conversion on the current I4 and outputs a maximum off-time adjustment signal. The lower limit of the switching frequency of the DC-DC converter circuit 2 is defined. Note that the function circuit 613 is not limited to the above-described configuration, and any function circuit that performs the same calculation may be used even if another multiplication circuit or division circuit is used. Further, if the maximum off-time adjustment function changes due to the difference in the circuit system of the DC-DC converter circuit 2, it is necessary to change the circuit configuration of the multiplication / division circuit 613a according to the maximum off-time adjustment function.

また、図4に示す関数回路613はアナログ演算回路を用いているが、図5に示すように、DC−DCコンバータ回路2の入力電圧Vin、出力電圧Voutの各検出信号をA/Dコンバータ613fでA/D変換してデジタル化して、マイコン613gに取り込み、マイコン613g内で乗算、加算、除算等の数値演算を行った結果をD/Aコンバータ613hでD/A変換して、最大オフ時間調整信号として出力してもよい。あるいは、最大オフ時間Toffmaxの計測のみを高速のデジタルカウンタで行うことで、マイコンでの数値演算値を直接設定する構成でもよい。   The function circuit 613 shown in FIG. 4 uses an analog arithmetic circuit. However, as shown in FIG. 5, the detection signals of the input voltage Vin and output voltage Vout of the DC-DC converter circuit 2 are converted into A / D converters 613f. The A / D conversion is digitized and taken into the microcomputer 613g, and the results of numerical operations such as multiplication, addition, and division in the microcomputer 613g are D / A converted by the D / A converter 613h, and the maximum off time You may output as an adjustment signal. Alternatively, it may be configured such that the numerical calculation value in the microcomputer is directly set by performing only the measurement of the maximum off time Toffmax with a high-speed digital counter.

(実施形態3)
実施形態2では、乗除算回路を具備した関数回路613によって最大オフ時間調整信号を生成していたが、本実施形態では関数回路613を削除して、図6に示す発振回路608Bに最大オフ時間調整機能を組み込んだものである。
(Embodiment 3)
In the second embodiment, the maximum off-time adjustment signal is generated by the function circuit 613 provided with the multiplication / division circuit. However, in this embodiment, the function circuit 613 is deleted and the maximum off-time is added to the oscillation circuit 608B shown in FIG. It incorporates an adjustment function.

以下、発振回路608Bについて説明する。発振回路608Bが具備するオフタイマ回路608aにおいては、コンデンサCsを充電する電流源Jsの電流値を、DC−DCコンバータ回路2の入力電圧Vinの検出信号をN倍した信号と、DC−DCコンバータ回路2の出力電圧Voutの検出信号との和、すなわち最大オフ時間調整関数 Toffmax=Tmax×{N・Vin/(N・Vin+Vout)}の分母を構成する{N・Vin+Vout}によってコントロールする。さらに発振回路608Bの外部から強制オン信号がオフタイマ回路608aに入力されていないときにコンパレータComp1でコンデンサCsの両端電圧と比較するしきい値電圧を、DC−DCコンバータ回路2の入力電圧Vinの検出信号をN倍した信号、すなわち最大オフ時間調整関数 Toffmax=Tmax×{N・Vin/(N・Vin+Vout)}の分子を構成する変動量{N・Vin}によってコントロールする。このようにオフタイマ回路608aを構成することによって、発振回路608Bに最大オフ時間調整機能を組み込むことができる。   Hereinafter, the oscillation circuit 608B will be described. In the off-timer circuit 608a included in the oscillation circuit 608B, a signal obtained by multiplying the current value of the current source Js that charges the capacitor Cs by N times the detection signal of the input voltage Vin of the DC-DC converter circuit 2, and the DC-DC converter circuit 2 and the detection signal of the output voltage Vout, that is, the maximum off-time adjustment function Toffmax = Tmax × {N · Vin / (N · Vin + Vout)}. Further, when the forced on signal is not input to the off timer circuit 608a from the outside of the oscillation circuit 608B, the threshold voltage to be compared with the voltage across the capacitor Cs by the comparator Comp1 is detected as the input voltage Vin of the DC-DC converter circuit 2. Control is performed by a signal obtained by multiplying the signal by N, that is, a variation amount {N · Vin} constituting a numerator of a maximum off-time adjustment function Toffmax = Tmax × {N · Vin / (N · Vin + Vout)}. By configuring the off-timer circuit 608a in this manner, the maximum off-time adjusting function can be incorporated in the oscillation circuit 608B.

本実施形態では、DC−DCコンバータ回路2にフライバックコンバータを用いているが、DC−DCコンバータ回路2に他の回路方式を用いた場合は、その回路方式に対応する最大オフ時間調整関数の分母によって、電流源Jsの電流を制御し、その回路方式に対応する最大オフ時間調整関数の分子を構成する変動量によって、コンパレータComp1でコンデンサCsの両端電圧と比較する上記しきい値電圧をコントロールする。   In the present embodiment, a flyback converter is used for the DC-DC converter circuit 2. However, when another circuit system is used for the DC-DC converter circuit 2, the maximum off-time adjustment function corresponding to the circuit system is used. The current of the current source Js is controlled by the denominator, and the threshold voltage to be compared with the voltage across the capacitor Cs by the comparator Comp1 is controlled by the amount of variation constituting the numerator of the maximum off-time adjustment function corresponding to the circuit system. To do.

なお、他の構成は実施形態2と同様であり、説明は省略する。   Other configurations are the same as those in the second embodiment, and a description thereof will be omitted.

(実施形態4)
実施形態3の発振回路608Bでは、コンデンサCsの充電電流を、{N・Vin+Vout}によってコントロールしたが、図7に示す本実施形態での発振回路608Cは、DC−DCコンバータ回路2の入力電圧Vinの検出信号をN倍した信号を電圧−電流変換して、{k・N・Vin}で表される電流Ivinを供給するV−I変換器608dと、DC−DCコンバータ回路2の出力電圧Voutの検出信号を電圧−電流変換した{k・N・Vout}で表される電流Ivoutを供給するV−I変換器608eと、V−I変換器608dの供給電流Ivinを入力とする電流ミラー回路608fとを備えて、電流Ivinと電流Ivoutとの和をコンデンサCsの充電電流Isとしている。電流信号の加減算は配線の接続のみで行うことができるので、加減算回路を別途用いる必要がなく、簡易な構成とすることができる。
(Embodiment 4)
In the oscillation circuit 608B of the third embodiment, the charging current of the capacitor Cs is controlled by {N · Vin + Vout}. However, the oscillation circuit 608C in the present embodiment shown in FIG. The signal obtained by multiplying the detection signal of N by N is subjected to voltage-current conversion to supply a current Ivin represented by {k · N · Vin}, and an output voltage Vout of the DC-DC converter circuit 2 Voltage-to-current converted from the detection signal of V−I, a V-I converter 608e that supplies a current Ivout represented by {V · N · Vout}, and a current mirror circuit that inputs a supply current Ivin of the V-I converter 608d 608f, and the sum of the current Ivin and the current Ivout is the charging current Is of the capacitor Cs. Since addition / subtraction of current signals can be performed only by wiring connection, it is not necessary to separately use an addition / subtraction circuit, and a simple configuration can be achieved.

また、実施形態3の発振回路608Bでは、オフタイマ回路608a、オンタイマ回路608bにおいて、強制オン信号、強制オフ信号が外部から各々入力されると、コンパレータComp1,Comp2がコンデンサCs,Crの各充電電圧と比較する各しきい値電圧は、スイッチング素子22の最大オフ時間Toffmaxを規定するための電圧、スイッチング素子22の最大オン時間Tonmaxを規定するための電圧から、最小オフ時間Toffminを規定するための電圧、最小オン時間Tonminを規定するための電圧に切換わるように設定されている。   In the oscillation circuit 608B of the third embodiment, when the forced on signal and the forced off signal are respectively input from the outside in the off timer circuit 608a and the on timer circuit 608b, the comparators Comp1 and Comp2 are connected to the charging voltages of the capacitors Cs and Cr. Each threshold voltage to be compared is a voltage for defining the minimum off time Toffmin from a voltage for defining the maximum off time Toffmax of the switching element 22 and a voltage for defining the maximum on time Tonmax of the switching element 22. The voltage is set to be switched to a voltage for defining the minimum on-time Tonmin.

対して、本実施形態の発振回路608Cは、DC−DCコンバータ回路2の入力電圧Vinの検出信号をN倍した信号を入力とする抵抗Rs1,Rs2、スイッチSWs2の直列回路、および電圧Vr2を入力とする抵抗Rr1,Rr2、スイッチSWr2の直列回路を備えており、抵抗Rs1,Rs2の接続点電圧が、コンパレータComp1でコンデンサCsの両端電圧と比較されるしきい値電圧となり、抵抗Rr1,Rr2の接続点電圧が、コンパレータComp2でコンデンサCrの両端電圧と比較されるしきい値電圧となる。そして、スイッチSWs2,SWr2は強制オン信号、強制オフ信号によって各々オンされるもので、最大オフ時間Toffmaxを規定するための電圧N・Vin、最大オン時間Tonmaxを規定するための電圧Vr2を、スイッチSWs2,SWr2オン時に各々抵抗分圧することで、最小オフ時間Toffminを規定するためのしきい値電圧、最小オン時間Tonminを規定するためのしきい値電圧を生成するとともに、コンパレータComp1,Comp2の各しきい値電圧を切換えている。   On the other hand, the oscillation circuit 608C of the present embodiment inputs resistors Rs1 and Rs2, a series circuit of switches SWs2, and a voltage Vr2 that receive a signal obtained by multiplying the detection signal of the input voltage Vin of the DC-DC converter circuit 2 by N. The resistor Rr1, Rr2 and the switch SWr2 are connected in series. The voltage at the connection point of the resistors Rs1, Rs2 becomes a threshold voltage compared with the voltage across the capacitor Cs by the comparator Comp1, and the resistors Rr1, Rr2 The connection point voltage becomes a threshold voltage that is compared with the voltage across the capacitor Cr by the comparator Comp2. The switches SWs2 and SWr2 are turned on by a forced on signal and a forced off signal, respectively. A voltage N · Vin for defining the maximum off time Toffmax and a voltage Vr2 for defining the maximum on time Tonmax are switched By dividing each of the resistors when SWs2 and SWr2 are turned on, a threshold voltage for defining the minimum off time Toffmin and a threshold voltage for defining the minimum on time Tomin are generated, and each of the comparators Comp1 and Comp2 The threshold voltage is switched.

さらに、実施形態3の発振回路608Bでは、オンタイマ回路608bで規定される最大オン時間Tonmax、最小オン時間Tonminは、各々固定時間であった。ここで、オンタイマ回路608bは通常、オン時間が過大にならないように最大オン時間Tonmaxを設け、安定した連続発振が得られるように最小オン時間Tonminを設けるが、DC−DCコンバータ回路2ではオン時間が長いほど、あるいは直流電源1の電源電圧が高いほど、オン状態のスイッチング素子22に流れる電流が大きくなる。そのため、上記最大オン時間Tonmax、最小オン時間Tonminは、直流電源1の電源電圧に反比例するように可変とすることが望ましい。   Further, in the oscillation circuit 608B of the third embodiment, the maximum on-time Tonmax and the minimum on-time Tonmin defined by the on-timer circuit 608b are fixed times. Here, the on-timer circuit 608b normally has a maximum on-time Tonmax so that the on-time does not become excessive, and a minimum on-time Tonmin so as to obtain a stable continuous oscillation. In the DC-DC converter circuit 2, the on-time Is longer or the power supply voltage of the DC power supply 1 is higher, the current flowing through the switching element 22 in the ON state becomes larger. Therefore, it is desirable that the maximum on-time Tonmax and the minimum on-time Tonmin are variable so as to be inversely proportional to the power supply voltage of the DC power supply 1.

そこで、本実施形態の発振回路608Cは、DC−DCコンバータ回路2の入力電圧Vinに比例した電流信号Ivinを入力とする電流ミラー回路608fの出力を、コンデンサCrの充電電流Irとすることで、直流電源1の電源電圧に反比例するように最大オン時間Tonmax、最小オン時間Tonminを可変としており、1次電流I1の保護機能として有効に働く。   Therefore, the oscillation circuit 608C of the present embodiment sets the output of the current mirror circuit 608f that receives the current signal Ivin proportional to the input voltage Vin of the DC-DC converter circuit 2 as the charging current Ir of the capacitor Cr. The maximum on-time Tonmax and the minimum on-time Tonmin are variable so as to be inversely proportional to the power supply voltage of the DC power supply 1, and work effectively as a protection function for the primary current I1.

なお、他の構成は実施形態3と同様であり、説明は省略する。   Other configurations are the same as those of the third embodiment, and a description thereof will be omitted.

(実施形態5)
図8に構成を示す本実施形態の発振回路608Dは、実施形態4の発振回路608Cに、DC−DCコンバータ回路2の出力過電圧の保護回路を設けたものである。発振回路608Dは、DC−DCコンバータ回路2の出力電圧Voutの検出信号が所定のしきい値電圧Vn2に達したことを検出するコンパレータComp4と、コンパレータComp4の出力と強制オフ信号とが入力されるOR素子608iとを備え、電圧Voutの検出信号が所定のしきい値電圧Vn2を超えている間は、オンタイマ回路608bのスイッチSWr2がオンして、スイッチング素子22が常に最小オン時間Tonminで動作するように制御し、DC−DCコンバータ回路2の出力電圧Voutが低下するように制御する。また、このような過電圧保護制御においてスイッチング素子22が最小オン時間Tonminで動作したときは、DC−DCコンバータ回路2の出力が図3のインバータ回路3、始動回路4、放電灯5からなる負荷回路の最低消費電力より小さくなるように設定されている。
(Embodiment 5)
The oscillation circuit 608D of the present embodiment whose configuration is shown in FIG. 8 is obtained by providing an output overvoltage protection circuit of the DC-DC converter circuit 2 in the oscillation circuit 608C of the fourth embodiment. The oscillation circuit 608D receives the comparator Comp4 that detects that the detection signal of the output voltage Vout of the DC-DC converter circuit 2 has reached a predetermined threshold voltage Vn2, and the output of the comparator Comp4 and the forced off signal. An OR element 608i, and while the detection signal of the voltage Vout exceeds a predetermined threshold voltage Vn2, the switch SWr2 of the on-timer circuit 608b is turned on, and the switching element 22 always operates with the minimum on-time Tonmin. The output voltage Vout of the DC-DC converter circuit 2 is controlled so as to decrease. Further, in such overvoltage protection control, when the switching element 22 operates with the minimum on-time Tonmin, the output of the DC-DC converter circuit 2 is a load circuit comprising the inverter circuit 3, the starting circuit 4, and the discharge lamp 5 in FIG. Is set to be smaller than the minimum power consumption.

また、DC−DCコンバータ回路2の出力過電圧時は、定常時に比べてスイッチング素子22のオン時にトランス21(インダクタンス素子)に蓄えられたエネルギーを、スイッチング素子22のオフ時に放出する時間が短くなる。そのため、トランス21の2次側電流I2が略ゼロになったことを検出して発振回路608Dに入力される強制オン信号は、スイッチング素子22の短いオフ期間後に入力されるため、スイッチング素子22のスイッチング周波数が高くなる。スイッチング周波数が高いと、上記過電圧保護制御時にDC−DCコンバータ回路2の出力電圧Voutが大きくなるので、過電圧保護には不利となる。そこで、発振回路608Dは、DC−DCコンバータ回路2の出力電圧Voutの検出信号が所定のしきい値電圧Vn1に達したことを検出するコンパレータComp3と、コンパレータComp3の出力と強制オン信号とが入力されるAND素子608hとを備え、電圧Voutの検出信号が所定のしきい値電圧Vn1を超えている間は、強制オン信号がオフタイマ回路608aのスイッチSWs2に伝達されず、スイッチSWs2はオフ状態を維持し、スイッチング素子22が常に最大オフ時間Toffmaxで動作するように制御する。ここでは、Vn1≦Vn2に設定している。   Further, when the output overvoltage of the DC-DC converter circuit 2 is exceeded, the time for releasing the energy stored in the transformer 21 (inductance element) when the switching element 22 is turned on is shorter than when the switching element 22 is turned off. Therefore, the forced on signal detected when the secondary current I2 of the transformer 21 becomes substantially zero and input to the oscillation circuit 608D is input after a short OFF period of the switching element 22, The switching frequency is increased. If the switching frequency is high, the output voltage Vout of the DC-DC converter circuit 2 becomes large during the overvoltage protection control, which is disadvantageous for overvoltage protection. Therefore, the oscillation circuit 608D receives the comparator Comp3 that detects that the detection signal of the output voltage Vout of the DC-DC converter circuit 2 has reached a predetermined threshold voltage Vn1, the output of the comparator Comp3, and the forced on signal. When the detection signal of the voltage Vout exceeds the predetermined threshold voltage Vn1, the forced on signal is not transmitted to the switch SWs2 of the off timer circuit 608a, and the switch SWs2 is in the off state. The switching element 22 is controlled so as to always operate at the maximum off time Toffmax. Here, Vn1 ≦ Vn2 is set.

さらに、DC−DCコンバータ回路2として図8のようなフライバックコンバータを用いている場合、最大オフ時間調整関数 Toffmax=Tmax×{N・Vin/(N・Vin+Vout)}であり、その分母にDC−DCコンバータ回路2の出力電圧Voutがあり、過電圧時のように出力電圧Voutが大きい場合、最大オフ時間Toffmaxが短くなり、最大オフ時間Toffmaxで動作していてもスイッチング素子22のスイッチング周波数は上昇してしまう。そこで本実施形態の発振回路608Dは、実施形態4の発振回路608Cに対して、DC−DCコンバータ回路2の出力電圧Voutの検出信号を電圧−電流変換した{k・N・Vout}で表される電流Ivoutを供給するV−I変換器608eの前段に、出力電圧Voutの検出信号に対して最大制限値を設定して、V−I変換器608eが供給する電流Ivoutが一定値以上とならないように制限を設ける最大値制限回路608gを備えて、出力電圧Voutの過電圧時に、スイッチング素子22のスイッチング周波数が過度に高くならないようにしている。したがって、出力電圧Voutの過電圧保護を安定して制御することができる。   Further, when a flyback converter as shown in FIG. 8 is used as the DC-DC converter circuit 2, the maximum off-time adjustment function Toffmax = Tmax × {N · Vin / (N · Vin + Vout)}, and the denominator is DC -When the output voltage Vout of the DC converter circuit 2 is present and the output voltage Vout is large as in the case of an overvoltage, the maximum off time Toffmax is shortened, and the switching frequency of the switching element 22 is increased even when operating at the maximum off time Toffmax. Resulting in. Therefore, the oscillation circuit 608D of the present embodiment is represented by {k · N · Vout} obtained by performing voltage-current conversion on the detection signal of the output voltage Vout of the DC-DC converter circuit 2 with respect to the oscillation circuit 608C of the fourth embodiment. The maximum limit value is set for the detection signal of the output voltage Vout before the VI converter 608e that supplies the current Ivout to be supplied, and the current Ivout supplied by the VI converter 608e does not exceed a certain value. Thus, the maximum value limiting circuit 608g is provided to limit the switching frequency of the switching element 22 when the output voltage Vout is overvoltage. Therefore, the overvoltage protection of the output voltage Vout can be stably controlled.

なお、放電灯点灯装置の場合、DC−DCコンバータ回路2の出力電圧Voutが過電圧となる条件は、点灯直前のように、放電灯5が消灯している状態でDC−DCコンバータ回路2を動作させる場合等である。また、点灯状態を維持する最高電圧と、上記消灯時の過電圧との差は比較的大きく、上記しきい値電圧Vn1を、点灯時の最高電圧に対応する電圧以上、且つ上記しきい値電圧Vn2未満に設定し、出力電圧Voutが想定値以上の領域では、上記最大値制限回路608gによって、V−I変換器608eが供給する電流Ivoutが一定値以上とならないように制限を設けることが望ましい。   In the case of a discharge lamp lighting device, the condition that the output voltage Vout of the DC-DC converter circuit 2 becomes an overvoltage is that the DC-DC converter circuit 2 operates with the discharge lamp 5 turned off just before lighting. For example. Further, the difference between the maximum voltage for maintaining the lighting state and the overvoltage at the time of turn-off is relatively large, and the threshold voltage Vn1 is equal to or higher than the voltage corresponding to the maximum voltage at the time of lighting and the threshold voltage Vn2 In a region where the output voltage Vout is set to be lower than the expected value, it is desirable that the maximum value limiting circuit 608g provides a limit so that the current Ivout supplied by the VI converter 608e does not exceed a certain value.

なお、他の構成は実施形態4と同様であり、説明は省略する。   Other configurations are the same as those of the fourth embodiment, and a description thereof will be omitted.

(実施形態6)
実施形態5の発振回路608Dは、コンパレータComp3を備えて、DC−DCコンバータ回路2の出力電圧Voutの検出信号がしきい値電圧Vn1に達したことを検出し、電圧Voutの検出信号が所定のしきい値電圧Vn1を超えている間はスイッチング素子22が常に最大オフ時間Toffmaxで動作するように制御するが、本実施形態では図9に構成を示すように、発振回路608Eと、コンパレータComp3の代わりに制御回路6に設けた点灯判別回路615とを用いる。点灯判別回路615は、DC−DCコンバータ回路2の出力電圧Voutの検出信号としきい値電圧VLGTとを比較して、点灯判別信号を出力するヒステリシスコンパレータComp5で構成され、出力電圧Voutの検出信号がしきい値電圧VLGTより大きい場合、Lレベルの点灯判別信号を出力し、出力電圧Voutの検出信号がしきい値電圧VLGTより小さい場合、Hレベルの点灯判別信号を出力する。そして、放電灯5の消灯時にDC−DCコンバータ回路2を動作させれば、DC−DCコンバータ回路2の出力電圧Voutは放電灯5が点灯状態を維持する最高電圧を超えてしまうため、点灯判別回路615はLレベルの点灯判別信号をAND素子608hへ出力し、発振回路608Eでは強制オン信号がオフタイマ回路608aのスイッチSWs2に伝達されず、スイッチSWs2がオフ状態を維持して、スイッチング素子22が常に最大オフ時間Toffmaxで動作するように制御する。
(Embodiment 6)
The oscillation circuit 608D of the fifth embodiment includes the comparator Comp3, detects that the detection signal of the output voltage Vout of the DC-DC converter circuit 2 has reached the threshold voltage Vn1, and the detection signal of the voltage Vout is a predetermined signal. While the threshold voltage Vn1 is exceeded, the switching element 22 is controlled to always operate at the maximum off time Toffmax. In this embodiment, as shown in FIG. 9, the oscillation circuit 608E and the comparator Comp3 are controlled. Instead, a lighting determination circuit 615 provided in the control circuit 6 is used. The lighting determination circuit 615 includes a hysteresis comparator Comp5 that compares the detection signal of the output voltage Vout of the DC-DC converter circuit 2 with the threshold voltage VLGT and outputs a lighting determination signal. The detection signal of the output voltage Vout is When it is larger than the threshold voltage VLGT, an L level lighting determination signal is output, and when the output voltage Vout detection signal is lower than the threshold voltage VLGT, an H level lighting determination signal is output. If the DC-DC converter circuit 2 is operated when the discharge lamp 5 is extinguished, the output voltage Vout of the DC-DC converter circuit 2 exceeds the maximum voltage at which the discharge lamp 5 maintains the lighting state. The circuit 615 outputs an L level lighting determination signal to the AND element 608h. In the oscillation circuit 608E, the forced on signal is not transmitted to the switch SWs2 of the off timer circuit 608a, the switch SWs2 maintains the off state, and the switching element 22 Control is performed so as to always operate with the maximum off time Toffmax.

なお、点灯判別回路615は、上記のようにランプ電圧と略等価であると考えられる出力電圧Voutの検出信号を用いる構成だけでなく、DC−DCコンバータ回路2の出力電流を用いる構成や、DC−DCコンバータ回路2の出力電圧および出力電流を複合的に用いる構成や、放電灯5の光出力を検知する構成でもよい。   The lighting determination circuit 615 is not only configured to use the detection signal of the output voltage Vout considered to be substantially equivalent to the lamp voltage as described above, but also to a configuration using the output current of the DC-DC converter circuit 2, -The structure which uses the output voltage and output current of the DC converter circuit 2 in combination, or the structure which detects the light output of the discharge lamp 5 may be used.

さらに実施形態5の発振回路608Dは、最大値制限回路608gによって、V−I変換器608eが供給する電流Ivoutが一定値以上とならないように制限を設けているが、本実施形態では最大値制限回路608gを削除し、点灯判別回路615が点灯直前の消灯状態であると判別してLレベルの点灯判別信号を出力すると、発振回路608Eは、V−I変換器608eの出力経路に直列接続されたスイッチ608jをオフして、オフタイマ回路608aが備えるコンデンサCsへの電流Ivoutの充電経路を遮断する。   Furthermore, in the oscillation circuit 608D of the fifth embodiment, the maximum value limiting circuit 608g provides a limit so that the current Ivout supplied by the VI converter 608e does not exceed a certain value. When the circuit 608g is deleted and the lighting determination circuit 615 determines that the light is turned off immediately before lighting and outputs an L level lighting determination signal, the oscillation circuit 608E is connected in series to the output path of the VI converter 608e. The switch 608j is turned off, and the charging path of the current Ivout to the capacitor Cs provided in the off timer circuit 608a is cut off.

また、抵抗Rs2とスイッチSWs2との直列回路に対して、抵抗Rs3とスイッチSWs3の直列回路が並列接続されており、スイッチSWs3は、点灯判別回路615が出力するLレベルの点灯判別信号によってオンし、Hレベルの点灯判別信号によってオフする。そして、点灯判別回路615が点灯直前の消灯状態であると判別してLレベルの点灯判別信号を出力した場合にスイッチSWs3はオンし、コンパレータComp1がコンデンサCsの両端電圧と比較する電圧は、DC−DCコンバータ回路2の入力電圧Vinの検出信号をN倍した電圧をm倍(m<1)した電圧m・N・Vinとなるように構成される。したがって、点灯判別回路615が点灯直前の消灯状態であると判別したときのスイッチング素子22のオフ時間は、m・Tmaxとなる。   In addition, a series circuit of the resistor Rs3 and the switch SWs3 is connected in parallel to the series circuit of the resistor Rs2 and the switch SWs2, and the switch SWs3 is turned on by an L level lighting determination signal output from the lighting determination circuit 615. , And turned off by an H level lighting determination signal. The switch SWs3 is turned on when the lighting determination circuit 615 determines that it is in the extinguished state immediately before lighting and outputs an L level lighting determination signal, and the voltage that the comparator Comp1 compares with the voltage across the capacitor Cs is DC A voltage m · N · Vin is obtained by multiplying a voltage obtained by multiplying the detection signal of the input voltage Vin of the DC converter circuit 2 by N times (m <1). Therefore, the OFF time of the switching element 22 when the lighting determination circuit 615 determines that the light is off before lighting is m · Tmax.

本実施形態は、DC−DCコンバータ回路2の出力電圧Voutが所定電圧を超えて、点灯直前の消灯状態であると点灯判別回路615が判別したときは、DC−DCコンバータ回路2のスイッチング素子22のオフ時間をm・Tmaxとするものであるが、DC−DCコンバータ回路2の回路方式が異なる場合でも、最大オフ時間調整関数の分母と分子とを相殺して定数となるようにオフタイマ回路608aを構成すればよく、コンデンサへの充電電流やしきい値電圧に対して信号の加減算を行うことでも同様の効果を得ることができる。   In this embodiment, when the lighting determination circuit 615 determines that the output voltage Vout of the DC-DC converter circuit 2 exceeds a predetermined voltage and is in the extinguished state immediately before lighting, the switching element 22 of the DC-DC converter circuit 2 is used. The off-timer circuit 608a is set so that the denominator and the numerator of the maximum off-time adjustment function cancel each other and become a constant even when the circuit system of the DC-DC converter circuit 2 is different. The same effect can be obtained by adding / subtracting a signal to / from the charging current and threshold voltage of the capacitor.

なお、他の構成は実施形態5と同様であり、説明は省略する。   Other configurations are the same as those of the fifth embodiment, and a description thereof will be omitted.

(実施形態7)
実施形態1〜6の放電灯点灯装置において、負荷(インバータ回路3、始動回路4、放電灯5)が短絡した場合、DC−DCコンバータ回路2の出力電流が増加するが、電流指令値演算部602から出力される電流指令値には上限値が設定されており、一定値以上には増加しない。そのため、短絡電流が増加しても、誤差演算増幅器603の出力である1次側ピーク電流指令Uipk(オン時間調整信号)を低減していき、DC−DCコンバータ回路2のスイッチング素子22のオン時間を短くしていくようにフィードバック制御される。
(Embodiment 7)
In the discharge lamp lighting device of Embodiments 1 to 6, when the load (inverter circuit 3, starter circuit 4, discharge lamp 5) is short-circuited, the output current of the DC-DC converter circuit 2 increases, but the current command value calculation unit An upper limit value is set for the current command value output from 602 and does not increase beyond a certain value. Therefore, even if the short-circuit current increases, the primary-side peak current command Uipk (ON time adjustment signal) that is the output of the error operational amplifier 603 is reduced, and the ON time of the switching element 22 of the DC-DC converter circuit 2 is reduced. Feedback control is performed so as to shorten the time.

しかし上述のように、発振回路は所定の最小オン時間Tonminを決めてスイッチング素子22を駆動しており、スイッチング素子22のオン時間は最小オン時間Tonminより小さくできない。DC−DCコンバータ回路2に接続されるインバータ回路3や始動回路4の損失が大きければ、短絡電流をある程度制御できるが、損失が小さい場合は、短絡電流を目標値、例えば電流指令値の上限値にまで制御できない可能性がある。   However, as described above, the oscillation circuit determines the predetermined minimum on-time Tonmin and drives the switching element 22, and the on-time of the switching element 22 cannot be smaller than the minimum on-time Tonmin. If the loss of the inverter circuit 3 or the start circuit 4 connected to the DC-DC converter circuit 2 is large, the short-circuit current can be controlled to some extent, but if the loss is small, the short-circuit current is set to the target value, for example, the upper limit value of the current command value. There is a possibility that it is not possible to control until.

そこで図10の構成を示す本実施形態の放電灯点灯装置では、制御回路6のコンパレータ610に入力する1次電流検出信号にオフセット量Vdo1を重畳する。そして、オフセット量Vdo1を重畳させた1次電流検出信号が、1次側ピーク電流指令Uipkに達するまでの時間をスイッチング素子22のオン時間に設定する。この場合、誤差演算増幅器603の出力である1次側ピーク電流指令Uipkは、コンパレータ610に入力された1次電流検出信号がオフセット量Vdo1以上であるときに、スイッチング素子22のオン時間を可変可能で、負荷短絡時の出力制御が可能となる。   Therefore, in the discharge lamp lighting device of the present embodiment having the configuration of FIG. 10, the offset amount Vdo1 is superimposed on the primary current detection signal input to the comparator 610 of the control circuit 6. Then, the time until the primary current detection signal on which the offset amount Vdo1 is superimposed reaches the primary peak current command Uipk is set as the ON time of the switching element 22. In this case, the primary peak current command Uipk, which is the output of the error operational amplifier 603, can change the ON time of the switching element 22 when the primary current detection signal input to the comparator 610 is equal to or greater than the offset amount Vdo1. Thus, output control when the load is short-circuited becomes possible.

しかし、負荷短絡時に1次側ピーク電流指令Uipkがオフセット量Vdo1以下となり、スイッチング素子22のオン時間が最小となっても、1次側ピーク電流指令Uipkに応じた出力電流に制御できない場合、誤差増幅器603の作用で1次ピーク電流指令Uipkがさらに低下していく。   However, if the primary-side peak current command Uipk is equal to or less than the offset amount Vdo1 when the load is short-circuited and the on-time of the switching element 22 is minimized, the output current corresponding to the primary-side peak current command Uipk cannot be controlled. The primary peak current command Uipk is further lowered by the action of the amplifier 603.

そこで本実施形態の制御回路6では、関数回路614を設けており、関数回路614は、1次側ピーク電流指令Uipkからオフセット量Vdo2を減算した信号に、負の係数−Kstを乗じた値を算出し、この算出値が正であれば(すなわち1次側ピーク電流指令Uipkがオフセット量Vdo2より小さければ)、その大きさに比例した信号を出力する。そして、関数回路613が出力する最大オフ時間調整信号に関数回路614が出力する上記信号を加算する。すなわち、1次側ピーク電流指令Uipkがオフセット量Vdo2を下回るほど、最大オフ時間Toffmaxが長くなるように制御される。ここでは、Vdo1≧Vdo2とし、さらに、回路のバラツキによってVdo1<Vdo2とならないように設定しておく。   Therefore, in the control circuit 6 of the present embodiment, a function circuit 614 is provided. The function circuit 614 multiplies the signal obtained by subtracting the offset amount Vdo2 from the primary peak current command Uipk by a negative coefficient -Kst. If the calculated value is positive (that is, if the primary peak current command Uipk is smaller than the offset amount Vdo2), a signal proportional to the magnitude is output. Then, the signal output from the function circuit 614 is added to the maximum OFF time adjustment signal output from the function circuit 613. That is, the maximum off time Toffmax is controlled to increase as the primary peak current command Uipk falls below the offset amount Vdo2. Here, Vdo1 ≧ Vdo2 is set, and further, Vdo1 <Vdo2 is not set due to circuit variations.

したがって、スイッチング素子22のオン時間が最小オン時間Tonminにまで短くなったとしても、オフ時間を調整することで短絡電流を指令値にまで制御可能となり、負荷短絡時においても、電流制限を安定して行い、過大な出力電流を防止して、回路保護を実現している。   Therefore, even if the on-time of the switching element 22 is shortened to the minimum on-time Tonmin, the short-circuit current can be controlled to the command value by adjusting the off-time, and the current limit is stabilized even when the load is short-circuited. Circuit protection is achieved by preventing excessive output current.

また、本実施形態では、出力制御のために、制御回路6が出力するPWM信号幅を1次側ピーク電流指令Uipkによって調整しているが、三角波比較によってスイッチング素子22のオン時間調整を行う構成であっても、上記同様に、出力指令が所定値より低下すると、スイッチング素子22の最大オフ時間Toffmaxを延長する構成を用いることが可能である。   In the present embodiment, for output control, the PWM signal width output from the control circuit 6 is adjusted by the primary peak current command Uipk. However, the on-time adjustment of the switching element 22 is performed by triangular wave comparison. However, similarly to the above, it is possible to use a configuration in which the maximum off time Toffmax of the switching element 22 is extended when the output command falls below a predetermined value.

(実施形態8)
実施形態5の放電灯点灯装置では、負荷短絡時の出力電流制御を、フィードバックされる1次側ピーク電流指令Uipkがオフセット値Vdo2より小さくなると、最大オフ時間調整量を増加させる構成としていたが、図11に示す本実施形態の発振回路608Gおよびその周辺回路では、発振回路608Gのオフタイマ回路608aが有するコンデンサCsの充電電流Isを低減させることで最大オフ時間Toffmaxを延長する構成によって、短絡電流制御を行うものである。
(Embodiment 8)
In the discharge lamp lighting device of the fifth embodiment, the output current control when the load is short-circuited is configured to increase the maximum off-time adjustment amount when the primary peak current command Uipk to be fed back becomes smaller than the offset value Vdo2, In the oscillation circuit 608G of this embodiment shown in FIG. 11 and its peripheral circuits, the short-circuit current control is performed by extending the maximum off time Toffmax by reducing the charging current Is of the capacitor Cs included in the off-timer circuit 608a of the oscillation circuit 608G. Is to do.

本実施形態の制御回路6は、1次側ピーク電流指令Uipkを電圧−電流変換して電流Iuを供給するV−I変換器616と、オフセット量Vdo2を電圧−電流変換して電流Ido2を供給するV−I変換器617と、コンパレータ610に入力する1次電流検出信号の経路に挿入した抵抗Ripと、抵抗Ripとコンパレータ610との接続点に電流Iipを供給する電流源J3とを備え、V−I変換器616の電流出力はV−I変換器617の電流入力に接続される。そして、オフセット量Vdo1=Rip・Iipが、1次電流検出信号に重畳され、コンパレータ610は、1次電流検出信号とオフセット量Vdo1との加算値と、1次側ピーク電流指令Uipkとを比較して、強制オフ信号を出力する。   The control circuit 6 according to the present embodiment converts the primary peak current command Uipk into voltage-current and supplies the current Iu, and supplies the current Ido2 by converting the offset amount Vdo2 into voltage-current. A V-I converter 617, a resistor Rip inserted in a path of a primary current detection signal input to the comparator 610, and a current source J3 that supplies a current Iip to a connection point between the resistor Rip and the comparator 610, The current output of the VI converter 616 is connected to the current input of the VI converter 617. Then, the offset amount Vdo1 = Rip · Iip is superimposed on the primary current detection signal, and the comparator 610 compares the added value of the primary current detection signal and the offset amount Vdo1 with the primary-side peak current command Uipk. To output a forced-off signal.

本実施形態の発振回路608Gは、実施形態4に示す発振回路608CのV−I変換器608dの電流出力とV−I変換器608eの電流出力との接続点から、V−I変換器616の電流出力に向かって順方向に接続されたダイオードDs1と、V−I変換器608dの電流出力とV−I変換器608eの電流出力との接続点から、コンデンサCsに向かって順方向に接続したダイオードDs2とを備え、ダイオードDs1を介して電流Itfxが流れ、ダイオードDs2を介して電流Isが流れる。   The oscillation circuit 608G of the present embodiment is configured so that the V-I converter 616 has a connection point between the current output of the VI converter 608d and the current output of the VI converter 608e of the oscillation circuit 608C shown in the fourth embodiment. The diode Ds1 connected in the forward direction toward the current output and the connection point between the current output of the VI converter 608d and the current output of the VI converter 608e were connected in the forward direction toward the capacitor Cs. A diode Ds2, a current Itfx flows through the diode Ds1, and a current Is flows through the diode Ds2.

そして上記回路では、V−I変換器616が供給する電流IuからV−I変換器617が供給する電流Ido2との差Iu−Ido2をとり、Vdo2<Uipkの場合、電流Iuと電流Ido2との差は正となり、この差電流Iu−Ido2はコンデンサCs方向へ流れようとしてコンデンサCsへの充電電流Isを増加させようとするが、V−I変換器616からコンデンサCsへ向かう電流はダイオードDs1によって阻止され、回路動作に影響は及ぼさない。対して、DC−DCコンバータ回路2の出力が短絡して電圧Vdo2>電圧Uipkとなった場合、電流Iuと電流Ido2との差Iu−Ido2は負となり、コンデンサCsの充電電流Isの一部が電流Itfxとして、ダイオードDs1を介してV−I変換器617に流れ込むことで、充電電流Isが減少し、スイッチング素子22の最大オフ時間Toffmaxが増加するように制御される。   In the above circuit, the difference Iu-Ido2 between the current Iu supplied from the VI converter 616 and the current Ido2 supplied from the VI converter 617 is calculated. If Vdo2 <Uipk, the current Iu and the current Ido2 are The difference becomes positive, and this difference current Iu-Ido2 tries to increase the charging current Is to the capacitor Cs in an attempt to flow in the direction of the capacitor Cs, but the current from the VI converter 616 to the capacitor Cs is caused by the diode Ds1. It is blocked and does not affect circuit operation. On the other hand, when the output of the DC-DC converter circuit 2 is short-circuited and the voltage Vdo2> the voltage Uipk, the difference Iu-Ido2 between the current Iu and the current Ido2 is negative, and a part of the charging current Is of the capacitor Cs is As the current Itfx flows into the V-I converter 617 via the diode Ds1, the charging current Is is decreased, and the maximum OFF time Toffmax of the switching element 22 is controlled to increase.

このように本実施形態では、オフタイマ回路608aを構成するコンデンサCsの充電電流Isを出力短絡時に減少させて、最大オフ時間Toffmaxを延長する構成としているが、オフタイマ回路608aを構成するコンパレータComp1でコンデンサCsの両端電圧と比較するしきい値電圧を、出力短絡時に増加させて、最大オフ時間Toffmaxを延長する構成としてもよい。   As described above, in this embodiment, the charging current Is of the capacitor Cs constituting the off-timer circuit 608a is reduced when the output is short-circuited, and the maximum off-time Toffmax is extended. However, the comparator Comp1 constituting the off-timer circuit 608a uses the capacitor Comp1. The threshold voltage to be compared with the voltage across Cs may be increased when the output is short-circuited to extend the maximum off time Toffmax.

また、1次電流検出信号へのオフセット量の重畳手段は、1次電流検出信号の入力経路に直列に接続された抵抗Ripと、抵抗Ripの出力側に電流Iipを供給する電流源J3とで構成される。このような構成とすることで、オフセット量の重畳時に、1次電流検出信号のレベルを下げることがなく、応答性を悪化させることはない。この構成でのオフセット電圧は、Rip・Iipで決まる。   Further, the means for superimposing the offset amount on the primary current detection signal includes a resistor Rip connected in series to the input path of the primary current detection signal and a current source J3 that supplies the current Iip to the output side of the resistor Rip. Composed. By adopting such a configuration, the level of the primary current detection signal is not lowered when the offset amount is superimposed, and the responsiveness is not deteriorated. The offset voltage in this configuration is determined by Rip · Iip.

(実施形態9)
図12は本実施形態の発振回路608H、およびその周辺回路である点灯判別回路615、短絡制御回路618、オフセット重畳回路619、出力電圧検出回路620、入力電圧検出回路621の具体例を示している。発振回路608は、オフタイマ回路608a、オンタイマ回路608b、セット・リセットフリップフロップ608c、V−I変換回路608d、V−I変換回路608e、過電圧制御回路608k、下限周波数規定回路608mを有している。
(Embodiment 9)
FIG. 12 shows specific examples of the oscillation circuit 608H of this embodiment and the lighting determination circuit 615, the short circuit control circuit 618, the offset superimposing circuit 619, the output voltage detection circuit 620, and the input voltage detection circuit 621 that are peripheral circuits thereof. . The oscillation circuit 608 includes an off timer circuit 608a, an on timer circuit 608b, a set / reset flip-flop 608c, a VI conversion circuit 608d, a VI conversion circuit 608e, an overvoltage control circuit 608k, and a lower limit frequency defining circuit 608m.

オフタイマ回路608aは、制御電源Vccに各エミッタを接続するとともに互いのベースを接続したPNP型トランジスタTrs1,Trs2と、トランジスタTrs2のコレクタ−回路グランド間に接続したコンデンサCsと、コンデンサCsに並列接続した抵抗Rs4とNPN型トランジスタTrs3との直列回路と、トランジスタTrs2のコレクタを反転入力端子に接続し、セット・リセットフリップフロップ608cのセット端子に出力を接続したコンパレータComp1と、コンパレータComp1の非反転入力端子−回路グランド間に接続した抵抗Rs5とNPN型トランジスタTrs4との直列回路と、コンパレータComp1の非反転入力端子に各一端を接続した抵抗Rs6,Rs7と、トランジスタTrs4のベース抵抗Rs8と、抵抗Rs8を介してトランジスタTrs4を駆動するAND素子ICs1と、セット・リセットフリップフロップ608cの出力−AND素子ICs1の一方の入力間に接続したNOT素子ICs2とを備えて、トランジスタTrs3のベースは、セット・リセットフリップフロップ608cの出力に抵抗Rs9を介して接続され、AND素子ICs1の他方の入力にはコンパレータ610が出力する強制オン信号がアンド素子608nを介して入力され、トランジスタTrs1のベース−コレクタ間は短絡される。   The off-timer circuit 608a is connected in parallel to the capacitor Cs, with PNP transistors Trs1 and Trs2 having their emitters connected to the control power supply Vcc and their bases connected, a capacitor Cs connected between the collector of the transistor Trs2 and circuit ground. A comparator Comp1 in which a series circuit of a resistor Rs4 and an NPN transistor Trs3, a collector of the transistor Trs2 is connected to an inverting input terminal, and an output is connected to a set terminal of the set / reset flip-flop 608c, and a non-inverting input terminal of the comparator Comp1 A series circuit of a resistor Rs5 and an NPN transistor Trs4 connected between circuit grounds, resistors Rs6 and Rs7 each having one end connected to the non-inverting input terminal of the comparator Comp1, and a base of the transistor Trs4 An anti-Rs8, an AND element ICs1 that drives the transistor Trs4 via the resistor Rs8, and a NOT element ICs2 connected between the output of the set / reset flip-flop 608c and one input of the AND element ICs1, and the transistor Trs3 The base is connected to the output of the set / reset flip-flop 608c via the resistor Rs9, and the forced ON signal output from the comparator 610 is input to the other input of the AND element ICs1 via the AND element 608n. The base and collector are short-circuited.

オンタイマ回路608bは、制御電源Vccに各エミッタを接続するとともに互いのベースを接続したPNP型トランジスタTrr1,Trr2と、トランジスタTrr2のコレクタ−回路グランド間に接続したコンデンサCrと、コンデンサCrに並列接続した抵抗Rr4とNPN型トランジスタTrr3との直列回路と、トランジスタTrr2のコレクタを反転入力端子に接続し、セット・リセットフリップフロップ608cのリセット端子に出力を接続したコンパレータComp2と、コンパレータComp2の非反転入力端子−回路グランド間に接続した抵抗Rr5とNPN型トランジスタTrr4との直列回路と、5V電源−コンパレータComp1の非反転入力端子間に接続した抵抗Rr6と、トランジスタTrr4のベース抵抗Rr8と、抵抗Rr8を介してトランジスタTrr4を駆動するAND素子ICr1と、セット・リセットフリップフロップ608cの反転出力−トランジスタTrr3のベース間に接続した抵抗Rr9と、セット・リセットフリップフロップ608cの反転出力−AND素子ICr1の一方の入力間に接続したNOT素子ICr2とを備え、AND素子ICr1の他方の入力にはコンパレータ609が出力する強制オフ信号が入力され、トランジスタTrr1のエミッタはトランジスタTr40のコレクタに接続し、トランジスタTrr1のベース−コレクタ間は短絡される。   The on-timer circuit 608b is connected in parallel to the capacitor Cr, PNP transistors Trr1 and Trr2 having their emitters connected to the control power supply Vcc and their bases connected to each other, a capacitor Cr connected between the collector of the transistor Trr2 and circuit ground. A comparator Comp2 in which a series circuit of a resistor Rr4 and an NPN transistor Trr3, a collector of the transistor Trr2 is connected to an inverting input terminal, and an output is connected to a reset terminal of the set / reset flip-flop 608c, and a non-inverting input terminal of the comparator Comp2 A series circuit of a resistor Rr5 and an NPN transistor Trr4 connected between circuit grounds, a resistor Rr6 connected between a non-inverting input terminal of the 5V power supply and the comparator Comp1, and a base resistance of the transistor Trr4 Rr8, AND element ICr1 driving transistor Trr4 via resistor Rr8, inverted output of set / reset flip-flop 608c, resistor Rr9 connected between the base of transistor Trr3, and inverted output of set / reset flip-flop 608c A NOT element ICr2 connected between one input of the AND element ICr1, and the other input of the AND element ICr1 is input with a forced OFF signal output from the comparator 609. The emitter of the transistor Trr1 is connected to the collector of the transistor Tr40. The base and collector of the transistor Trr1 are short-circuited.

V−I変換回路608dは、入力電圧検出回路621が出力するDC−DCコンバータ回路2の入力電圧Vinの検出信号を電圧−電流変換するもので、制御電源Vccに各エミッタを接続するとともに互いのベースを接続したPNP型トランジスタTr10,Tr11と、トランジスタTr11のコレクタ−回路グランド間に接続したNPN型トランジスタTr12と抵抗Rviとの直列回路とを備え、トランジスタTr11のベース−コレクタ間は短絡され、トランジスタTr12のベースに入力電圧検出回路621の出力が接続され、トランジスタTr12に電圧−電流変換された電流Ivinが流れる。   The VI conversion circuit 608d performs voltage-current conversion on the detection signal of the input voltage Vin of the DC-DC converter circuit 2 output from the input voltage detection circuit 621, and connects each emitter to the control power supply Vcc and PNP transistors Tr10 and Tr11 having bases connected thereto, and a series circuit of an NPN transistor Tr12 and a resistor Rvi connected between a collector of the transistor Tr11 and circuit ground, and the base and collector of the transistor Tr11 are short-circuited. The output of the input voltage detection circuit 621 is connected to the base of Tr12, and a voltage-current converted current Ivin flows through the transistor Tr12.

V−I変換回路608eは、出力電圧検出回路620が出力するDC−DCコンバータ回路2の出力電圧Voutの検出信号を電圧−電流変換するもので、制御電源Vccに各エミッタを接続するとともに互いのベースを接続したPNP型トランジスタTr13,Tr14と、トランジスタTr14のコレクタに接続したNPN型トランジスタTr15とを備え、トランジスタTr14のベース−コレクタ間は短絡され、トランジスタTr15のベースに出力電圧検出回路620の出力が接続され、トランジスタTr13に電圧−電流変換された電流Ivoutが流れる。   The VI conversion circuit 608e performs voltage-current conversion on the detection signal of the output voltage Vout of the DC-DC converter circuit 2 output from the output voltage detection circuit 620, and connects each emitter to the control power supply Vcc and PNP type transistors Tr13 and Tr14 having bases connected thereto and an NPN type transistor Tr15 connected to the collector of the transistor Tr14, the base and collector of the transistor Tr14 are short-circuited, and the output of the output voltage detection circuit 620 is connected to the base of the transistor Tr15. Are connected, and the current Ivout subjected to voltage-current conversion flows through the transistor Tr13.

過電圧制御回路608kは、実施形態6と同様の構成を有する点灯判別回路615が出力する点灯判別信号を入力されるNOT素子IC1と、NOT素子IC1の出力によって駆動されるNPN型トランジスタTr16,Tr18と、トランジスタTr16のベース抵抗R1と、トランジスタTr18のベース抵抗R3と、V−I変換回路608eのトランジスタTr15のエミッタが非反転入力端子に接続され、しきい値電圧Vn2が反転入力端子に接続されたコンパレータComp4と、コンパレータComp4の出力によって駆動されるトランジスタTr17と、トランジスタTr17のベース抵抗R2とを備え、V−I変換回路608eのトランジスタTr13のコレクタはトランジスタTr18のコレクタに接続され、トランジスタTr16のコレクタはオフタイマ回路608aの抵抗Rs6に接続される。   The overvoltage control circuit 608k includes a NOT element IC1 that receives a lighting determination signal output from the lighting determination circuit 615 having the same configuration as that of the sixth embodiment, and NPN transistors Tr16 and Tr18 that are driven by the output of the NOT element IC1. The base resistance R1 of the transistor Tr16, the base resistance R3 of the transistor Tr18, the emitter of the transistor Tr15 of the VI conversion circuit 608e are connected to the non-inverting input terminal, and the threshold voltage Vn2 is connected to the inverting input terminal. Comparator Comp4, transistor Tr17 driven by the output of comparator Comp4, and base resistance R2 of transistor Tr17 are provided. The collector of transistor Tr13 of VI conversion circuit 608e is connected to the collector of transistor Tr18, and the transistor The collector of Tr16 is connected to the off-timer circuit resistance 608a Rs6.

下限周波数規定回路608mは、オフタイマ回路608aのトランジスタTrs1のコレクタ−回路グランド間に接続したNPN型トランジスタTr19,Tr21と、トランジスタTr19とベース同士を接続し、トランジスタTr13とコレクタ同士を接続するとともにベース−コレクタ間を短絡したNPN型トランジスタTr20と、トランジスタTr21とベース同士を接続したNPN型トランジスタTr22と、トランジスタTr22のコレクタにベースを接続し、制御電源Vccにコレクタを接続し、トランジスタTr21,Tr22の各ベースにエミッタを接続したNPN型トランジスタTr23と、入力電圧検出回路621の出力をベースに接続し、制御電源Vccをコレクタに接続し、抵抗Rs7の他端にエミッタを接続したNPN型トランジスタTr24とを備え、トランジスタTr21,22の各ベースはトランジスタTr40のベースに接続される。   The lower limit frequency defining circuit 608m connects NPN transistors Tr19 and Tr21 connected between the collector of the transistor Trs1 of the off-timer circuit 608a and the circuit ground, the transistor Tr19 and the base, the transistor Tr13 and the collector, and the base − An NPN transistor Tr20 having a short-circuited collector, an NPN transistor Tr22 having a base connected to the transistor Tr21, a base connected to the collector of the transistor Tr22, a collector connected to the control power source Vcc, and each of the transistors Tr21 and Tr22 An NPN transistor Tr23 whose emitter is connected to the base and the output of the input voltage detection circuit 621 are connected to the base, the control power supply Vcc is connected to the collector, and the emitter is connected to the other end of the resistor Rs7. And a NPN type transistor Tr24, the base of the transistor Tr21,22 is connected to the base of the transistor Tr40.

次に短絡制御回路618は、制御電源Vccに各エミッタを接続するとともに互いのベースを接続したPNP型トランジスタTr25,Tr26、PNP型トランジスタTr29,Tr30、PNP型トランジスタTr33,Tr34と、トランジスタTr25のコレクタ−回路グランド間に接続した抵抗Rsc1とPNP型トランジスタTr27との直列回路と、トランジスタTr26のコレクタ−回路グランド間に接続したNPN型トランジスタTr28と、トランジスタTr29のコレクタ−回路グランド間に接続した抵抗Rsc2とPNP型トランジスタTr31との直列回路と、トランジスタTr30のコレクタ−回路グランド間に接続したNPN型トランジスタTr32と、トランジスタTr34に直列接続したPNP型トランジスタTr35と、一端から1次側ピーク電流指令Uipkを入力して、他端をトランジスタTr27のベースに接続した抵抗Rsc3とを備え、トランジスタTr25,Tr28,Tr29,Tr34の各ベース−コレクタ間は短絡し、トランジスタTr31のベースはオフセット電圧Vdo2に接続し、トランジスタTr30,Tr33の各コレクタはトランジスタTr35のベースに接続される。   Next, the short-circuit control circuit 618 has PNP transistors Tr25 and Tr26, PNP transistors Tr29 and Tr30, PNP transistors Tr33 and Tr34, and collectors of the transistors Tr25, each emitter connected to the control power supply Vcc and the bases connected to each other. A series circuit of a resistor Rsc1 connected between the circuit ground and the PNP transistor Tr27, an NPN transistor Tr28 connected between the collector of the transistor Tr26 and the circuit ground, and a resistor Rsc2 connected between the collector of the transistor Tr29 and the circuit ground And a PNP transistor Tr31, a NPN transistor Tr32 connected between the collector of the transistor Tr30 and the circuit ground, and a PNP transistor Tr32 connected in series to the transistor Tr34. The transistor Tr35 is provided with a resistor Rsc3 which receives the primary peak current command Uipk from one end and is connected to the base of the transistor Tr27 at the other end, and the bases and collectors of the transistors Tr25, Tr28, Tr29 and Tr34 are short-circuited. The base of the transistor Tr31 is connected to the offset voltage Vdo2, and the collectors of the transistors Tr30 and Tr33 are connected to the base of the transistor Tr35.

オフセット重畳回路619は、制御電源Vccに各エミッタを接続するとともに互いのベースを接続したPNP型トランジスタTr36〜Tr39と、トランジスタTr36のコレクタに一端を接続して、他端から1次電流検出信号を入力される抵抗Ripと、トランジスタTr37のコレクタに一端を接続して、他端から1次側ピーク電流指令Uipkを入力される抵抗Rip1と、トランジスタTr37のコレクタ−回路グランド間に接続された抵抗Rip2と、トランジスタTr39のコレクタ−回路グランド間に接続されて電流Iipを供給する電流源J4とを備え、トランジスタTr39のベース−コレクタ間は短絡し、トランジスタTr38のコレクタにはスイッチング素子22両端の電圧検出信号が入力される。このスイッチング素子電圧検出信号はコンパレータ610の反転入力端子にも入力され、コンパレータ610の非反転入力端子は5V電源に接続される。また、コンパレータ609の非反転入力端子にはトランジスタTr36のコレクタが接続し、コンパレータ609の反転入力端子にはトランジスタTr37のコレクタが接続する。   The offset superimposing circuit 619 has one end connected to the collector of the transistor Tr36, and PNP-type transistors Tr36 to Tr39 having their emitters connected to the control power supply Vcc and their bases connected to each other. One end is connected to the input of the resistor Rip and the collector of the transistor Tr37, the resistor Rip1 to which the primary peak current command Uipk is input from the other end, and the resistor Rip2 connected between the collector of the transistor Tr37 and the circuit ground And a current source J4 connected between the collector of the transistor Tr39 and the circuit ground to supply the current Iip, the base and the collector of the transistor Tr39 are short-circuited, and the voltage detection across the switching element 22 is detected at the collector of the transistor Tr38. A signal is input. This switching element voltage detection signal is also input to the inverting input terminal of the comparator 610, and the non-inverting input terminal of the comparator 610 is connected to a 5V power source. The collector of the transistor Tr36 is connected to the non-inverting input terminal of the comparator 609, and the collector of the transistor Tr37 is connected to the inverting input terminal of the comparator 609.

出力電圧検出回路620は、オペアンプOP1と、オペアンプOP1の非反転入力端子に一端を接続した抵抗Ro1と、オペアンプOP1の反転入力端子に一端を接続して、点灯判別回路615のコンパレータComp5の反転入力端子およびV−I変換回路608eのトランジスタTr15のエミッタに他端を接続した抵抗Ro2と、オペアンプOP1の反転入力端子−回路グランド間に接続した抵抗Ro3とを備え、抵抗Ro1の他端には、DC−DCコンバータ回路2の出力電圧Voutを抵抗Ro4,Ro5で抵抗分圧した電圧が入力される。   The output voltage detection circuit 620 has an operational amplifier OP1, a resistor Ro1 having one end connected to the non-inverting input terminal of the operational amplifier OP1, and one end connected to the inverting input terminal of the operational amplifier OP1, and the inverting input of the comparator Comp5 of the lighting determination circuit 615. A resistor Ro2 having the other end connected to the terminal and the emitter of the transistor Tr15 of the V-I conversion circuit 608e, and a resistor Ro3 connected between the inverting input terminal of the operational amplifier OP1 and the circuit ground, and the other end of the resistor Ro1 has A voltage obtained by dividing the output voltage Vout of the DC-DC converter circuit 2 by resistors Ro4 and Ro5 is input.

入力電圧検出回路621は、DC−DCコンバータ回路2の入力電圧Vinを抵抗分圧する抵抗Ri1,Ri2の直列回路と、抵抗Ri1,Ri2の接続点を非反転入力端子に接続したオペアンプOP2とを備え、オペアンプOP2の反転入力端子はV−I変換回路608dのトランジスタTr12のエミッタに接続し、オペアンプOP2の出力はトランジスタTr12,Tr24の各ベースに接続する。   The input voltage detection circuit 621 includes a series circuit of resistors Ri1 and Ri2 that resistance-divides the input voltage Vin of the DC-DC converter circuit 2, and an operational amplifier OP2 in which a connection point of the resistors Ri1 and Ri2 is connected to a non-inverting input terminal. The inverting input terminal of the operational amplifier OP2 is connected to the emitter of the transistor Tr12 of the VI conversion circuit 608d, and the output of the operational amplifier OP2 is connected to the bases of the transistors Tr12 and Tr24.

次に本実施形態の動作について説明する。まず、発振回路608Hのオフタイマ回路608aは、コンデンサCsの充電電圧をコンパレータComp1でしきい値と比較することでスイッチング素子22のオフ時間が所定時間に達したことを検知し、発振回路608Hのオンタイマ回路608bは、コンデンサCrの充電電圧をコンパレータComp2でしきい値と比較することでスイッチング素子22のオン時間が所定時間に達したことを検知する。コンデンサCrへの充電電流Irは、DC−DCコンバータ回路2の入力電圧Vinすなわち直流電源1の電圧によって決まる電流Ivinとなり、コンデンサCsへの充電電流Isは、電流Ivinと、DC−DCコンバータ回路2の出力電圧Voutによって決まる電流Ivoutとの和となる。実施形態8との違いは、オフタイマ回路608aおよびオンタイマ回路608bへの電流信号Ivin,Ivoutが、オフタイマ回路608aおよびオンタイマ回路608b内部の各電流ミラー回路によって、コンデンサCs,Crへの充電電流Is,Irに変換されている点である。   Next, the operation of this embodiment will be described. First, the off-timer circuit 608a of the oscillation circuit 608H detects that the off-time of the switching element 22 has reached a predetermined time by comparing the charging voltage of the capacitor Cs with a threshold value by the comparator Comp1, and the on-timer of the oscillation circuit 608H. The circuit 608b detects that the ON time of the switching element 22 has reached a predetermined time by comparing the charging voltage of the capacitor Cr with a threshold value by the comparator Comp2. The charging current Ir to the capacitor Cr is a current Ivin determined by the input voltage Vin of the DC-DC converter circuit 2, that is, the voltage of the DC power supply 1, and the charging current Is to the capacitor Cs is the current Ivin and the DC-DC converter circuit 2 And the current Ivout determined by the output voltage Vout. The difference from the eighth embodiment is that the current signals Ivin and Ivout to the off-timer circuit 608a and the on-timer circuit 608b are charged by the current mirror circuits inside the off-timer circuit 608a and the on-timer circuit 608b to charge currents Is and Ir to the capacitors Cs and Cr. It is a point that has been converted to.

入力電圧検出回路621は、オペアンプOP2が抵抗Rviの電圧を帰還電圧とすることでバッファアンプを構成しており、抵抗Rviに流れる電流、すなわちトランジスタTr12のコレクタ電流を電流信号Ivinとしている。このとき、電流信号Ivin=RVin・{Ri2/(Rvi・(Ri1+Ri2))}となる。   The input voltage detection circuit 621 constitutes a buffer amplifier by the operational amplifier OP2 using the voltage of the resistor Rvi as a feedback voltage, and the current flowing through the resistor Rvi, that is, the collector current of the transistor Tr12 is used as the current signal Ivin. At this time, the current signal Ivin = RVin · {Ri2 / (Rvi · (Ri1 + Ri2))}.

出力電圧検出回路620も、入力電圧検出回路621と同様に、オペアンプOP1と、オペアンプOP1の出力端に接続されたトランジスタTr15と、トランジスタTr15のエミッタ抵抗Ro2,Ro3によって電圧−電流変換するが、抵抗Ro2をオペアンプOP1の帰還抵抗と兼用させたものである。なお、出力電圧検出回路620、入力電圧検出回路621の回路構成は上記構成に限定されるものではない。   Similarly to the input voltage detection circuit 621, the output voltage detection circuit 620 performs voltage-current conversion by the operational amplifier OP1, the transistor Tr15 connected to the output terminal of the operational amplifier OP1, and the emitter resistors Ro2 and Ro3 of the transistor Tr15. Ro2 is also used as the feedback resistor of the operational amplifier OP1. Note that the circuit configurations of the output voltage detection circuit 620 and the input voltage detection circuit 621 are not limited to the above configurations.

また、スイッチング素子22のオン時間の調整信号である1次側ピーク電流指令Uipkが、オフセット電圧Vdo2以下である場合、短絡制御回路618のトランジスタTr35のコレクタから調整信号Itfxがオフタイマ回路608aへ出力され、コンデンサCsへの充電電流Is、すなわち電流Ivinと電流Ivoutとの和電流を減少させる作用を及ぼし、充電電流Isを低減させて、スイッチング素子22の最大オフ時間Toffmaxを長くする。   When the primary peak current command Uipk, which is an adjustment signal for the on-time of the switching element 22, is equal to or less than the offset voltage Vdo2, the adjustment signal Itfx is output from the collector of the transistor Tr35 of the short-circuit control circuit 618 to the off-timer circuit 608a. The charging current Is to the capacitor Cs, that is, the sum current of the current Ivin and the current Ivout is reduced, the charging current Is is reduced, and the maximum off time Toffmax of the switching element 22 is lengthened.

短絡制御回路618において、1次側ピーク電流指令Uipkから得られてトランジスタTr32を流れる電流信号Iu’は、Iu’={(Vcc−2・Vbe)/Rsc}−(Uipk/Rsc)となる。また、オフセット電圧Vdo2から得られてトランジスタTr30を流れる電流信号Ido2’は、Ido2’={(Vcc−2・Vbe)/Rsc}−{Vdo2/Rsc}となる。ここで、Vbeは短絡制御回路618を構成する各トランジスタのベース−エミッタ間電圧であり、Rscは抵抗Rsc1,Rsc2の抵抗値である。そして、電流信号Iu’と電流信号Ido2’との差信号が電流ミラー回路を介して調整信号Itfxとして出力される。短絡制御回路618を構成する各トランジスタ,および抵抗の各特性が略同一であるとすれば、Itfx=(Vdo2−Uipk)/Rscとなる。短絡制御回路618を構成する終段の電流ミラー回路は、Iu’<Ido2’である場合、すなわちUipk>Vdo2である場合は、調整信号Itfxは略ゼロとなり、実施形態8と同様の動作となる。   In the short-circuit control circuit 618, the current signal Iu ′ obtained from the primary peak current command Uipk and flowing through the transistor Tr32 is Iu ′ = {(Vcc−2 · Vbe) / Rsc} − (Uipk / Rsc). The current signal Ido2 'obtained from the offset voltage Vdo2 and flowing through the transistor Tr30 is Ido2' = {(Vcc-2 · Vbe) / Rsc}-{Vdo2 / Rsc}. Here, Vbe is a base-emitter voltage of each transistor constituting the short circuit control circuit 618, and Rsc is a resistance value of the resistors Rsc1 and Rsc2. Then, a difference signal between the current signal Iu 'and the current signal Ido2' is output as the adjustment signal Itfx via the current mirror circuit. If the characteristics of the transistors and resistors constituting the short-circuit control circuit 618 are substantially the same, Itfx = (Vdo2-Uipk) / Rsc. The final-stage current mirror circuit constituting the short-circuit control circuit 618 has an adjustment signal Itfx of substantially zero when Iu ′ <Ido2 ′, that is, when Uipk> Vdo2, and operates in the same manner as in the eighth embodiment. .

オフセット重畳回路619においては、1次電流検出信号は抵抗Ripを介して入力され、さらに電流Iipが電流ミラー回路を介して供給されることで、オフセット電圧Vdo1=Rip・Iipを1次電流検出信号に重畳させている。   In the offset superimposing circuit 619, the primary current detection signal is input through the resistor Rip, and the current Iip is supplied through the current mirror circuit, whereby the offset voltage Vdo1 = Rip · Iip is set to the primary current detection signal. It is superimposed on.

さらに、コンパレータ609で1次電流検出信号と比較される1次側ピーク電流指令Uipkにもオフセット電圧を重畳させており、1次側ピーク電流指令Uipkが上記オフセット電圧Vdo1であるとき、コンパレータ609の非反転入力端子に入力される信号がオフセット電圧Vdo1となるように、抵抗Rip1,Rip2の各抵抗値を設定することが望ましい。また、抵抗Rip1,Rip2は1次側ピーク電流指令Uipkを分圧するため、1次電流検出信号が小さい場合には、制御ゲインの設定や耐ノイズ性を向上させることができる。   Further, the offset voltage is also superimposed on the primary-side peak current command Uipk that is compared with the primary current detection signal by the comparator 609. When the primary-side peak current command Uipk is the offset voltage Vdo1, the comparator 609 It is desirable to set each resistance value of the resistors Rip1 and Rip2 so that the signal input to the non-inverting input terminal becomes the offset voltage Vdo1. Further, since the resistors Rip1 and Rip2 divide the primary peak current command Uipk, when the primary current detection signal is small, the setting of the control gain and the noise resistance can be improved.

そして、放電灯5が点灯直前の消灯状態では、DC−DCコンバータ回路2の出力電圧Voutが通常より高くなり、点灯判別回路615において、出力電圧検出回路620が出力する検出信号が電圧VLGTを超えたことをコンパレータComp5が検出すると、コンパレータComp5はLレベルの信号を出力し、過電圧制御回路608kにおいては、NOT素子IC1を介してトランジスタTr18をオンさせることで、V−I変換回路608eから電流Ivoutが流れる経路を回路グランドに短絡し、オフタイマ回路608aのコンデンサCsの充電電流Isから電流Ivout分を削除する。さらに、AND素子608nの一方の入力にもLレベルの信号が入力され、強制オン信号がオフタイマ回路608aに伝達されないようにする。また、コンパレータComp5が出力するLレベルの信号はNOT素子IC1を介してトランジスタTr16をオンさせて、オフタイマ回路608aのコンパレータComp1がコンデンサCsの充電電圧と比較するしきい値電圧を所定値に固定する。さらには、過電圧制御回路608kにおいて、出力電圧検出回路620が出力する検出信号が電圧Vn2を超えたことをコンパレータComp4が検出すると、トランジスタTR17がオンし、オンタイマ回路608bのコンパレータComp2がコンデンサCrの充電電圧と比較するしきい値電圧を最小にして、スイッチング素子22のオン時間を最小オン時間Tonminに固定する。   When the discharge lamp 5 is turned off immediately before lighting, the output voltage Vout of the DC-DC converter circuit 2 becomes higher than normal, and the detection signal output from the output voltage detection circuit 620 exceeds the voltage VLGT in the lighting determination circuit 615. When the comparator Comp5 detects this, the comparator Comp5 outputs an L level signal. In the overvoltage control circuit 608k, the transistor Tr18 is turned on via the NOT element IC1, thereby causing the current Ivout from the VI conversion circuit 608e. Is short-circuited to the circuit ground, and the current Ivout is deleted from the charging current Is of the capacitor Cs of the off-timer circuit 608a. Further, an L level signal is also input to one input of the AND element 608n so that the forced on signal is not transmitted to the off timer circuit 608a. The L level signal output from the comparator Comp5 turns on the transistor Tr16 via the NOT element IC1, and the threshold voltage that the comparator Comp1 of the off-timer circuit 608a compares with the charging voltage of the capacitor Cs is fixed to a predetermined value. . Further, in the overvoltage control circuit 608k, when the comparator Comp4 detects that the detection signal output from the output voltage detection circuit 620 exceeds the voltage Vn2, the transistor TR17 is turned on, and the comparator Comp2 of the on-timer circuit 608b charges the capacitor Cr. The on-time of the switching element 22 is fixed to the minimum on-time Tonmin by minimizing the threshold voltage to be compared with the voltage.

なお、本発明は上記実施形態に示された構成に限定されるものではなく、同様の動作をする構成であればよい。   The present invention is not limited to the configuration shown in the above-described embodiment, and any configuration that performs the same operation may be used.

本発明の実施形態1の放電灯点灯装置の構成を示す図である。It is a figure which shows the structure of the discharge lamp lighting device of Embodiment 1 of this invention. 同上の動作を示す図であり、(a)はスイッチング素子の状態、(b)はインダクタンス素子を流れる電流波形、(c)はインダクタンス素子の電圧波形を示す。It is a figure which shows operation | movement same as the above, (a) shows the state of a switching element, (b) shows the current waveform which flows through an inductance element, (c) shows the voltage waveform of an inductance element. 本発明の実施形態2の放電灯点灯装置の構成を示す図である。It is a figure which shows the structure of the discharge lamp lighting device of Embodiment 2 of this invention. 同上の関数回路および発振回路の構成を示す図である。It is a figure which shows the structure of a function circuit and an oscillation circuit same as the above. 同上のマイコンを用いた関数回路の構成を示す図である。It is a figure which shows the structure of the functional circuit using the microcomputer same as the above. 本発明の実施形態3の発振回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of Embodiment 3 of this invention. 本発明の実施形態4の発振回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of Embodiment 4 of this invention. 本発明の実施形態5の発振回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of Embodiment 5 of this invention. 本発明の実施形態6の発振回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of Embodiment 6 of this invention. 本発明の実施形態7の放電灯点灯装置の構成を示す図である。It is a figure which shows the structure of the discharge lamp lighting device of Embodiment 7 of this invention. 本発明の実施形態8の発振回路、およびその周辺回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of Embodiment 8 of this invention, and its peripheral circuit. 本発明の実施形態9の発振回路、およびその周辺回路の構成を示す図である。It is a figure which shows the structure of the oscillation circuit of Embodiment 9 of this invention, and its peripheral circuit. 従来の放電灯点灯装置の構成を示す図である。It is a figure which shows the structure of the conventional discharge lamp lighting device.

符号の説明Explanation of symbols

1 直流電源
2 DC−DCコンバータ回路
6 制御回路
10 負荷回路
22 スイッチング素子
23 ダイオード
24 コンデンサ
211 インダクタンス素子
VL1,VL2 インダクタンス素子電圧
I1,I2 インダクタンス素子電流
DESCRIPTION OF SYMBOLS 1 DC power supply 2 DC-DC converter circuit 6 Control circuit 10 Load circuit 22 Switching element 23 Diode 24 Capacitor 211 Inductive element VL1, VL2 Inductive element voltage I1, I2 Inductive element current

Claims (21)

直流電源と、
少なくともスイッチング素子とインダクタンス素子とを具備して、スイッチング素子のオン時には少なくともインダクタンス素子に直流電源からのエネルギーを蓄積し、スイッチング素子のオフ時には少なくともインダクタンス素子に蓄えたエネルギーを放出することで、直流電源の出力を少なくとも放電灯が必要とする電力に変換するDC−DC変換回路と、
前記DC−DC変換回路の出力状態を検出する出力状態検出手段と、出力状態検出手段が出力する出力検出信号と所定の指令値とを入力とする誤差増幅手段と、誤差増幅手段の出力に応じて前記スイッチング素子のオン時間の調整を行い、前記スイッチング素子がオンからオフに切り換わった後で前記インダクタンス素子を流れる電流が略ゼロに達したときに前記スイッチング素子をオンさせ、前記スイッチング素子のオフ時間が少なくとも第1の時間継続し且つ第2の時間を超えないように制御し、前記スイッチング素子のオン時間が少なくとも第3の時間継続し且つ第4の時間を超えないように制御するスイッチング制御手段とを具備して前記スイッチング素子の動作を制御する制御回路とを備え、
前記制御回路は、前記スイッチング素子のオン時に前記インダクタンス素子に印加される第1の電圧と、前記スイッチング素子のオフ時に前記インダクタンス素子に生じる第2の電圧とを変数とする最大オフ時間調整関数によって第2の時間を調整することを特徴とする放電灯点灯装置。
DC power supply,
A DC power supply comprising at least a switching element and an inductance element, storing energy from a DC power source at least in the inductance element when the switching element is ON, and discharging at least energy stored in the inductance element when the switching element is OFF. A DC-DC conversion circuit that converts at least the output of power into power required by the discharge lamp;
Output state detection means for detecting an output state of the DC-DC conversion circuit, error amplification means for receiving an output detection signal output from the output state detection means and a predetermined command value, and depending on the output of the error amplification means Adjusting the ON time of the switching element, and when the current flowing through the inductance element reaches approximately zero after the switching element is switched from ON to OFF, the switching element is turned ON, Switching for controlling the off-time to last at least a first time and not to exceed a second time, and to control the on-time of the switching element to last at least a third time and not to exceed a fourth time A control circuit comprising a control means and controlling the operation of the switching element,
The control circuit uses a maximum off-time adjustment function having a variable of a first voltage applied to the inductance element when the switching element is on and a second voltage generated at the inductance element when the switching element is off. A discharge lamp lighting device characterized by adjusting a second time.
前記制御回路は、第1の電圧を第1の電圧と第2の電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする請求項1記載の放電灯点灯装置。 The control circuit uses the value obtained by dividing the first voltage by the sum of the first voltage and the second voltage multiplied by the maximum switching period of the switching element as the second time. The discharge lamp lighting device according to claim 1. 前記インダクタンス素子はトランスであり、前記制御回路は、第1の電圧にトランスの昇圧比を乗じた値を第1の電圧にトランスの昇圧比を乗じた値と第2の電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする請求項1記載の放電灯点灯装置。 The inductance element is a transformer, and the control circuit divides a value obtained by multiplying the first voltage by the transformer boost ratio by a sum of a value obtained by multiplying the first voltage by the transformer boost ratio and the second voltage. The discharge lamp lighting device according to claim 1, wherein a value obtained by multiplying the calculated value by a maximum switching period of the switching element is used as the second time. 第1の電圧を、第1の電圧を等価的に求めることができる前記DC−DC変換回路内の電圧に置き換え、第2の電圧を、第2の電圧を等価的に求めることができる前記DC−DC変換回路内の電圧に置き換えることを特徴とする請求項2または3記載の放電灯点灯装置。 The first voltage is replaced with a voltage in the DC-DC conversion circuit capable of obtaining the first voltage equivalently, and the second voltage is replaced with the DC capable of obtaining the second voltage equivalently. 4. The discharge lamp lighting device according to claim 2, wherein the voltage is replaced with a voltage in a DC conversion circuit. 第1の電圧および第2の電圧を等価的に求めることができる前記DC−DC変換回路内の電圧は、前記DC−DC変換回路の入力電圧および出力電圧であることを特徴とする請求項4記載の放電灯点灯装置。 5. The voltage in the DC-DC conversion circuit capable of obtaining the first voltage and the second voltage equivalently is an input voltage and an output voltage of the DC-DC conversion circuit. The discharge lamp lighting device described. 前記DC−DC変換回路は昇降圧コンバータで構成され、前記制御回路は、前記DC−DC変換回路の入力電圧を前記DC−DC変換回路の入力電圧と前記DC−DC変換回路の出力電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする請求項5記載の放電灯点灯装置。 The DC-DC conversion circuit includes a step-up / down converter, and the control circuit converts an input voltage of the DC-DC conversion circuit between an input voltage of the DC-DC conversion circuit and an output voltage of the DC-DC conversion circuit. 6. The discharge lamp lighting device according to claim 5, wherein a value obtained by multiplying the sum divided by the maximum switching period of the switching element is used as the second time. 前記DC−DC変換回路は前記インダクタンス素子としてトランスを備える昇降圧コンバータまたはフライバックコンバータで構成され、前記制御回路は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値を前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値と前記DC−DC変換回路の出力電圧との和で除した値に、前記スイッチング素子の最大スイッチング周期を乗じた値を前記第2の時間とすることを特徴とする請求項5記載の放電灯点灯装置。 The DC-DC conversion circuit includes a step-up / step-down converter or a flyback converter including a transformer as the inductance element, and the control circuit multiplies the input voltage of the DC-DC conversion circuit by a boost ratio of the transformer. A value obtained by multiplying the value obtained by multiplying the input voltage of the DC-DC conversion circuit by the sum of the step-up ratio of the transformer and the output voltage of the DC-DC conversion circuit is multiplied by the maximum switching period of the switching element. 6. The discharge lamp lighting device according to claim 5, wherein the time is two. 前記制御回路は、アナログ演算回路で構成されて前記第2の時間を求める関数回路と、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路とを備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせることを特徴とする請求項1乃至7いずれか記載の放電灯点灯装置。 The control circuit is composed of an analog arithmetic circuit and obtains the second time, a first capacitor, a charging voltage of the first capacitor, and a first voltage set in accordance with the second time And an off-timer circuit for measuring a second time, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, 8. The discharge lamp lighting device according to claim 1, wherein the switching element is turned on when the comparator detects that the charging voltage of one capacitor has reached the first voltage. 前記制御回路は、マイコンを用いて求めた前記第2の時間をアナログ変換して出力する関数回路と、第1のコンデンサおよび第1のコンデンサの充電電圧とアナログ変換された第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路とを備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせることを特徴とする請求項1乃至7いずれか記載の放電灯点灯装置。 The control circuit responds to the function circuit that analog-converts and outputs the second time obtained using a microcomputer, and the first capacitor and the charging voltage of the first capacitor and the second time subjected to analog conversion. And an off-timer circuit that measures a second time with a comparator that compares the first voltage set to the first voltage, and the charging voltage is substantially zero immediately after the switching element is turned off. 8. The capacitor according to claim 1, wherein the capacitor is charged and the switching element is turned on when the comparator detects that the charging voltage of the first capacitor has reached the first voltage. Discharge lamp lighting device. 前記制御回路は、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路を備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせるもので、第1のコンデンサの充電電流は、分数で表される前記最大オフ時間調整関数の分母を構成する要素によって調整され、第1の電圧は、分数で表される前記最大オフ時間調整関数の分子を構成する要素のうち少なくとも変動する要素によって調整されることを特徴とする請求項1乃至7いずれか記載の放電灯点灯装置。 The control circuit includes a first capacitor and a comparator that compares a charging voltage of the first capacitor and a first voltage set according to a second time, and an off timer that measures a second time. A circuit is provided, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and the comparator indicates that the charging voltage of the first capacitor has reached the first voltage. If detected, the switching element is turned on, and the charging current of the first capacitor is adjusted by an element constituting the denominator of the maximum off-time adjustment function expressed in fraction, and the first voltage is expressed in fraction The discharge lamp lighting device according to any one of claims 1 to 7, wherein the discharge lamp lighting device is adjusted by at least a variable element among elements constituting the numerator of the maximum off-time adjustment function expressed. 前記制御回路は、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路を備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせるもので、第1のコンデンサの充電電流は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値と前記DC−DC変換回路の出力電圧とを加算した値に比例した電流であり、第1の電圧は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した電圧であることを特徴とする請求項7記載の放電灯点灯装置。 The control circuit includes a first capacitor and a comparator that compares a charging voltage of the first capacitor and a first voltage set according to a second time, and an off timer that measures a second time. A circuit is provided, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and the comparator indicates that the charging voltage of the first capacitor has reached the first voltage. If detected, the switching element is turned on. The charging current of the first capacitor is obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer and the output voltage of the DC-DC conversion circuit. 8. The current according to claim 7, wherein the first voltage is a voltage proportional to a value obtained by multiplying an input voltage of the DC-DC conversion circuit by a step-up ratio of a transformer. Discharge Lighting device. 前記制御回路は、第1のコンデンサおよび第1のコンデンサの充電電圧と第2の時間に応じて設定される第1の電圧とを比較する比較器を具備して第2の時間を計測するオフタイマ回路を備えており、前記スイッチング素子がオフした直後から、充電電圧が略ゼロである第1のコンデンサを充電し、第1のコンデンサの充電電圧が第1の電圧に達したことを比較器が検出すれば前記スイッチング素子をオンさせるもので、第1のコンデンサの充電電流は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した値と前記DC−DC変換回路の出力電圧に比例した値とを加算した電流であり、第1の電圧は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した電圧であることを特徴とする請求項7記載の放電灯点灯装置。 The control circuit includes a first capacitor and a comparator that compares a charging voltage of the first capacitor and a first voltage set according to a second time, and an off timer that measures a second time. A circuit is provided, and immediately after the switching element is turned off, the first capacitor whose charging voltage is substantially zero is charged, and the comparator indicates that the charging voltage of the first capacitor has reached the first voltage. If detected, the switching element is turned on. The charging current of the first capacitor is proportional to the value obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer, and the DC-DC conversion circuit. The first voltage is a voltage proportional to a value obtained by multiplying the input voltage of the DC-DC conversion circuit by the step-up ratio of the transformer. Claim The discharge lamp lighting device according. 前記制御回路は、第2のコンデンサおよび第2のコンデンサの充電電圧と第3の時間または第4の時間に応じて設定される第2の電圧とを比較する比較器を具備して第3の時間または第4の時間を計測するオンタイマ回路とを備えており、前記スイッチング素子がオンした直後から、充電電圧が略ゼロである第2のコンデンサを充電し、第2のコンデンサの充電電圧が第2の電圧に達したことを比較器が検出することで、第3の時間または第4の時間が経過したことを検知するもので、第2のコンデンサの充電電流は、前記DC−DC変換回路の入力電圧にトランスの昇圧比を乗じた値に比例した電流であることを特徴とする請求項12記載の放電灯点灯装置。 The control circuit includes a comparator that compares the second capacitor and a charging voltage of the second capacitor with a second voltage set according to the third time or the fourth time. An on-timer circuit that measures time or a fourth time, and immediately after the switching element is turned on, the second capacitor having a charging voltage of approximately zero is charged, and the charging voltage of the second capacitor is The comparator detects that the voltage of 2 has been reached, thereby detecting that the third time or the fourth time has elapsed. The charging current of the second capacitor is the DC-DC conversion circuit. 13. The discharge lamp lighting device according to claim 12, wherein the current is proportional to a value obtained by multiplying the input voltage by a step-up ratio of the transformer. 前記制御回路は、前記DC−DC変換回路の出力電圧が第3の電圧を超えている間、前記スイッチング素子のオフ時間を前記第2の時間に設定し、前記DC−DC変換回路の出力電圧が第3の電圧より高い第4の電圧を超えている間、前記スイッチング素子のオン時間を前記第3の時間に設定することを特徴とする請求項1乃至13いずれか記載の放電灯点灯装置。 The control circuit sets the OFF time of the switching element to the second time while the output voltage of the DC-DC conversion circuit exceeds the third voltage, and outputs the output voltage of the DC-DC conversion circuit. 14. The discharge lamp lighting device according to claim 1, wherein an ON time of the switching element is set to the third time while the voltage exceeds a fourth voltage higher than the third voltage. . 前記制御回路は、放電灯が点灯しているか否かを判別する点灯判別回路の判別結果によって、前記DC−DC変換回路の出力電圧が第3の電圧を超えたか否かを判断することを特徴とする請求項14記載の放電灯点灯装置。The control circuit determines whether or not an output voltage of the DC-DC conversion circuit exceeds a third voltage based on a determination result of a lighting determination circuit that determines whether or not the discharge lamp is lit. The discharge lamp lighting device according to claim 14. 前記制御回路は、前記DC−DC変換回路の出力電圧が第3の電圧を超えている間、前記スイッチング素子のオフ時間を前記第2の時間より短い第5の時間に設定し、前記DC−DC変換回路の出力電圧が第3の電圧より高い第4の電圧を超えている間、前記スイッチング素子のオン時間を前記第3の時間に設定することを特徴とする請求項1乃至13いずれか記載の放電灯点灯装置。The control circuit sets the OFF time of the switching element to a fifth time shorter than the second time while the output voltage of the DC-DC conversion circuit exceeds the third voltage, and the DC− The on-time of the switching element is set to the third time while the output voltage of the DC conversion circuit exceeds a fourth voltage higher than the third voltage. The discharge lamp lighting device described. 前記制御回路は、前記スイッチング素子のオン時間を調整するオン時間調整信号がオン時間を減少させる方向に変動したとき、オン時間調整信号が第1のレベル以下に達すると、前記スイッチング素子のオン時間を前記第3の時間に固定し、オン時間調整信号が第1のレベル以下である第2のレベル以下に達すると、オン時間調整信号と第2のレベルとの差に応じて前記第2の時間を増加させることを特徴とする請求項1乃至13いずれか記載の放電灯点灯装置。When the on-time adjustment signal reaches a first level or less when the on-time adjustment signal for adjusting the on-time of the switching element fluctuates in the direction of decreasing the on-time, the control circuit detects the on-time of the switching element. Is fixed at the third time, and when the on-time adjustment signal reaches a second level that is less than or equal to the first level, the second time depends on the difference between the on-time adjustment signal and the second level. The discharge lamp lighting device according to claim 1, wherein the time is increased. 前記DC−DC変換回路は、前記スイッチング素子を流れる電流を検出する電流検出手段を備え、前記制御回路は、電流検出手段の検出出力に第1の信号をオフセット量として重畳させ、前記第1の信号を重畳させた検出出力が、前記スイッチング素子のオン時間を調整するオン時間調整信号に達するまでの時間を前記スイッチング素子のオン時間に設定し、オン時間調整信号の大きさが所定レベル以下に達すると、オン時間調整信号と所定レベルとの差に応じて前記第2の時間を増加させることを特徴とする請求項1乃至13いずれか記載の放電灯点灯装置。The DC-DC conversion circuit includes current detection means for detecting a current flowing through the switching element, and the control circuit superimposes a first signal as an offset amount on a detection output of the current detection means, and The time until the detection output on which the signal is superimposed reaches the on-time adjustment signal for adjusting the on-time of the switching element is set to the on-time of the switching element, and the magnitude of the on-time adjustment signal is below a predetermined level. 14. The discharge lamp lighting device according to any one of claims 1 to 13, wherein when it reaches, the second time is increased in accordance with a difference between an on-time adjustment signal and a predetermined level. 前記第1の信号の大きさは、前記所定レベル以上であることを特徴とする請求項18記載の放電灯点灯装置。The discharge lamp lighting device according to claim 18, wherein the magnitude of the first signal is equal to or greater than the predetermined level. 前記DC−DC変換回路は、前記スイッチング素子を流れる電流を検出する電流検出手段を備え、前記制御回路は、電流検出手段の電流検出信号に第1の信号をオフセット量として重畳させ、前記第1の信号を重畳させた電流検出信号が、前記スイッチング素子のオン時間を調整するオン時間調整信号に達するまでの時間を前記スイッチング素子のオン時間に設定し、オン時間調整信号の大きさが所定レベル以下に達すると、オン時間調整信号と所定レベルとの差に応じて、前記第2の時間を計測するオフタイマ回路が備える前記第1のコンデンサの充電電流を減少させることを特徴とする請求項8乃至12いずれか記載の放電灯点灯装置。The DC-DC conversion circuit includes current detection means for detecting a current flowing through the switching element, and the control circuit superimposes a first signal as an offset amount on a current detection signal of the current detection means, and Is set to the ON time of the switching element, and the magnitude of the ON time adjustment signal is a predetermined level. 9. The charging current of the first capacitor included in the off-timer circuit for measuring the second time is decreased according to a difference between an on-time adjustment signal and a predetermined level when the following is reached: The discharge lamp lighting device of any one of thru | or 12. 前記第1の信号を生成する手段は、電流検出手段の検出出力に一端を接続した抵抗と、該抵抗の他端に所定電流を供給する電流源とを備えることを特徴とする請求項18乃至20いずれか記載の放電灯点灯装置。The means for generating the first signal includes a resistor having one end connected to the detection output of the current detecting unit, and a current source for supplying a predetermined current to the other end of the resistor. 20. The discharge lamp lighting device according to any one of 20.
JP2004018947A 2004-01-27 2004-01-27 Discharge lamp lighting device Expired - Fee Related JP4301015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004018947A JP4301015B2 (en) 2004-01-27 2004-01-27 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018947A JP4301015B2 (en) 2004-01-27 2004-01-27 Discharge lamp lighting device

Publications (2)

Publication Number Publication Date
JP2005216540A JP2005216540A (en) 2005-08-11
JP4301015B2 true JP4301015B2 (en) 2009-07-22

Family

ID=34903303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018947A Expired - Fee Related JP4301015B2 (en) 2004-01-27 2004-01-27 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP4301015B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106100342A (en) * 2016-06-22 2016-11-09 成都启臣微电子股份有限公司 A kind of main control chip exporting dynamic load fast-response control circuit and there is this circuit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807021B2 (en) * 2005-09-26 2011-11-02 オンキヨー株式会社 Switching amplifier
JP4877771B2 (en) * 2006-03-07 2012-02-15 ローム株式会社 Capacitor charging device and light emitting device and electronic apparatus using the same
JP4877755B2 (en) * 2006-03-07 2012-02-15 ローム株式会社 Capacitor charging device, control circuit thereof, control method, and light emitting device and electronic apparatus using the same
JP2012099353A (en) * 2010-11-02 2012-05-24 Minebea Co Ltd Lighting device of discharge lamp and lighting control method thereof
JP2014030316A (en) * 2012-07-31 2014-02-13 Ricoh Co Ltd Insulated switching power supply device and control method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106100342A (en) * 2016-06-22 2016-11-09 成都启臣微电子股份有限公司 A kind of main control chip exporting dynamic load fast-response control circuit and there is this circuit
CN106100342B (en) * 2016-06-22 2018-08-28 成都启臣微电子股份有限公司 A kind of output dynamic load fast-response control circuit and main control chip with the circuit

Also Published As

Publication number Publication date
JP2005216540A (en) 2005-08-11

Similar Documents

Publication Publication Date Title
JP3829534B2 (en) Discharge lamp lighting device
JP4774987B2 (en) Switching power supply
JP5796175B2 (en) LED lighting circuit
JP2014131380A (en) Switching power supply device
JP5347637B2 (en) Switching power supply
JP2009278797A (en) Step-up converter
JP4301015B2 (en) Discharge lamp lighting device
JP3494403B2 (en) Switching power supply
JP4534438B2 (en) Discharge lamp lighting device
JP4051899B2 (en) Power supply circuit and control method of power supply circuit
JP3488116B2 (en) Switching power supply
JP2006158103A (en) Charging device
JP3829532B2 (en) Discharge lamp lighting device
JP5289597B2 (en) Power supply device and lighting fixture
JP3267730B2 (en) Automatic voltage switching power supply circuit
JPH10333760A (en) Power circuit
JP4438264B2 (en) Discharge lamp lighting control circuit, method, and discharge lamp lighting device
JP6692168B2 (en) Power storage device having UPS function and method of controlling power storage device having UPS function
JP3829533B2 (en) Discharge lamp lighting device
JP4114047B2 (en) Switching power supply circuit
JP4100940B2 (en) DC-DC converter
JP5732614B2 (en) Discharge lamp lighting device, lamp and vehicle using the same
JP7207840B2 (en) LED lighting device and LED lighting device
JP4937035B2 (en) Discharge lamp lighting device and lighting fixture
JP2842941B2 (en) Pre-regulated output variable power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4301015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees