JP4299260B2 - Multilayer NTC thermistor - Google Patents
Multilayer NTC thermistor Download PDFInfo
- Publication number
- JP4299260B2 JP4299260B2 JP2005084387A JP2005084387A JP4299260B2 JP 4299260 B2 JP4299260 B2 JP 4299260B2 JP 2005084387 A JP2005084387 A JP 2005084387A JP 2005084387 A JP2005084387 A JP 2005084387A JP 4299260 B2 JP4299260 B2 JP 4299260B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- internal electrode
- thermistor layer
- layer
- ntc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
本発明は、積層型NTCサーミスタに関する。 The present invention relates to a stacked NTC thermistor.
一般的に、所定のB定数を有するNTCサーミスタにおいては、温度に対して出力電圧が曲線的に変化するので、その出力電圧を処理するためにはマイクロコンピュータが必要になるなど、回路が複雑化するという問題があった。 In general, in an NTC thermistor having a predetermined B constant, the output voltage changes in a curve with respect to temperature, so that a microcomputer is required to process the output voltage, and the circuit becomes complicated. There was a problem to do.
このような問題を解決するために、第1のB定数を有するNTCサーミスタと、第1のB定数と異なる第2のB定数を有するNTCサーミスタとが並列又は直列に接続されて構成された複合型NTCサーミスタが提案されている(例えば、特許文献1参照)。このような複合型NTCサーミスタによれば、温度に対して出力電圧が直線的に変化するので、回路を単純化することが可能になる。
ところで、近時、上述したような複合型NTCサーミスタを一素子で具現化することが要請されていた。 By the way, recently, it has been required to implement the composite NTC thermistor as described above with a single element.
そこで、本発明は、このような事情に鑑みてなされたものであり、温度に対して直線的に変化する出力電圧を得ることができる積層型NTCサーミスタを提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and an object of the present invention is to provide a stacked NTC thermistor capable of obtaining an output voltage that changes linearly with respect to temperature.
上記目的を達成するために、本発明に係る積層型NTCサーミスタは、複数のサーミスタ層が積層されてなる積層型NTCサーミスタであって、第1のB定数を有する第1のサーミスタ層と、第1のサーミスタ層の両側に配置され、第1のB定数より低い第2のB定数を有する第2のサーミスタ層と、一方の第2のサーミスタ層内に配置された第1の内部電極と、第1の内部電極と接続された第1の外部電極と、第1のサーミスタ層内、他方の第2のサーミスタ層内、又は第1のサーミスタ層と他方の第2のサーミスタ層との界面に配置された第2の内部電極と、第2の内部電極と接続された第2の外部電極と、を備え、サーミスタ層の積層方向で第1の内部電極と第2の内部電極とに挟まれた領域において、第2のサーミスタ層の厚さは、第1のサーミスタ層の厚さより厚くなっていることを特徴とする。また、本発明に係る積層型NTCサーミスタは、複数のサーミスタ層が積層されてなる積層型NTCサーミスタであって、第1のB定数を有する第1のサーミスタ層と、第1のサーミスタ層の両側に配置され、第1のB定数より高い第2のB定数を有する第2のサーミスタ層と、一方の第2のサーミスタ層内に配置された第1の内部電極と、第1の内部電極と接続された第1の外部電極と、第1のサーミスタ層内、他方の第2のサーミスタ層内、又は第1のサーミスタ層と他方の第2のサーミスタ層との界面に配置された第2の内部電極と、第2の内部電極と接続された第2の外部電極と、を備え、サーミスタ層の積層方向で第1の内部電極と第2の内部電極とに挟まれた領域において、第2のサーミスタ層の厚さは、第1のサーミスタ層の厚さより薄くなっていることを特徴とする。 In order to achieve the above object, a stacked NTC thermistor according to the present invention is a stacked NTC thermistor in which a plurality of thermistor layers are stacked, and includes a first thermistor layer having a first B constant, A second thermistor layer disposed on both sides of the one thermistor layer and having a second B constant lower than the first B constant; a first internal electrode disposed in one second thermistor layer; At the interface between the first external electrode connected to the first internal electrode and the first thermistor layer, the other second thermistor layer, or the first thermistor layer and the other second thermistor layer. And a second external electrode connected to the second internal electrode, and sandwiched between the first internal electrode and the second internal electrode in the stacking direction of the thermistor layer. The thickness of the second thermistor layer is Characterized in that it is thicker than the thickness of one of the thermistor layer. The multilayer NTC thermistor according to the present invention is a multilayer NTC thermistor formed by laminating a plurality of thermistor layers, and includes a first thermistor layer having a first B constant and both sides of the first thermistor layer. A second thermistor layer having a second B constant higher than the first B constant, a first internal electrode disposed in one second thermistor layer, and a first internal electrode, A second external electrode disposed at the interface between the connected first external electrode and the first thermistor layer, the other second thermistor layer, or the first thermistor layer and the other second thermistor layer. An internal electrode and a second external electrode connected to the second internal electrode, and in a region sandwiched between the first internal electrode and the second internal electrode in the stacking direction of the thermistor layer, The thermistor layer thickness of the first thermistor layer Characterized in that it is thinner than is.
この積層型NTCサーミスタにおいては、第2のサーミスタ層が第1のサーミスタ層の両側に配置されている。そして、第1の外部電極と接続された第1の内部電極は、一方の第2のサーミスタ層内に配置されており、第2の外部電極と接続された第2の内部電極は、第1のサーミスタ層内、他方の第2のサーミスタ層内、又は第1のサーミスタ層と他方の第2のサーミスタ層との界面に配置されている。これにより、第1の外部電極と第2の外部電極との間では、少なくとも、第1の内部電極、一方の第2のサーミスタ層の一部、第1のサーミスタ層の一部及び第2の内部電極が直列に接続されることになる。ここで、第1のサーミスタ層の第1のB定数と第2のサーミスタ層の第2のB定数とは、互いに異なっている。従って、この積層型NTCサーミスタによれば、温度に対して出力電圧を直線的に変化させることが可能になる。しかも、第2のサーミスタ層が第1のサーミスタ層の両側に配置されているため、焼成による変形の抑制が可能になる。 In this stacked NTC thermistor, the second thermistor layer is disposed on both sides of the first thermistor layer. The first internal electrode connected to the first external electrode is disposed in one second thermistor layer, and the second internal electrode connected to the second external electrode is the first In the other thermistor layer, or in the interface between the first thermistor layer and the other second thermistor layer. Accordingly, at least the first internal electrode, a part of one second thermistor layer, a part of the first thermistor layer, and the second part between the first external electrode and the second external electrode. The internal electrodes are connected in series. Here, the first B constant of the first thermistor layer and the second B constant of the second thermistor layer are different from each other. Therefore, according to this stacked NTC thermistor, the output voltage can be linearly changed with respect to the temperature. In addition, since the second thermistor layer is disposed on both sides of the first thermistor layer, deformation due to firing can be suppressed.
また、第2のサーミスタ層は、第1のサーミスタ層の中心を基準として点対称となるように、第1のサーミスタ層の両側に配置されていることが好ましい。更に、第2の内部電極は他方の第2のサーミスタ層内に配置されていることが好ましい。そして、このとき、第1の内部電極と第2の内部電極とは、第1のサーミスタ層の中心を基準として点対称となるように、第1のサーミスタ層の両側に配置されていることが好ましい。これらにより、焼成による変形のより一層の抑制が可能になる。 The second thermistor layer is preferably arranged on both sides of the first thermistor layer so as to be point-symmetric with respect to the center of the first thermistor layer. Further, the second internal electrode is preferably disposed in the other second thermistor layer. At this time, the first internal electrode and the second internal electrode may be disposed on both sides of the first thermistor layer so as to be point-symmetric with respect to the center of the first thermistor layer. preferable. As a result, deformation due to firing can be further suppressed.
また、第1のサーミスタ層と第2のサーミスタ層との界面には、第1の内部電極と第2の内部電極との間に位置するように第3の内部電極が配置されていることが好ましい。これにより、第1の内部電極と第2の内部電極との間において、第1のサーミスタ層と第2のサーミスタ層との境界部での拡散(一方のサーミスタ層の成分が他方のサーミスタ層に拡散すること)を防止することができ、温度に対して直線的に変化する出力電圧を確実に得ることが可能になる。 In addition, a third internal electrode may be disposed at the interface between the first thermistor layer and the second thermistor layer so as to be positioned between the first internal electrode and the second internal electrode. preferable. Accordingly, diffusion at the boundary between the first thermistor layer and the second thermistor layer between the first internal electrode and the second internal electrode (the component of one thermistor layer is transferred to the other thermistor layer). Diffusion), and an output voltage that changes linearly with respect to temperature can be obtained with certainty.
本発明に係る積層型NTCサーミスタによれば、温度に対して直線的に変化する出力電圧を得ることができる。 According to the multilayer NTC thermistor according to the present invention, an output voltage that changes linearly with respect to temperature can be obtained.
以下、本発明に係る積層型NTCサーミスタの好適な実施形態について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。
[第1実施形態]
Hereinafter, a preferred embodiment of a multilayer NTC thermistor according to the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted.
[First Embodiment]
図1に示されるように、積層型NTCサーミスタ1Aは、複数のセラミック層が積層されてなる直方体状のサーミスタ素体2を具備している。このサーミスタ素体2は、B定数(第1のB定数)B1を有する複数のセラミック層が積層されてなるサーミスタ層(第1のサーミスタ層)3と、B定数B1より低いB定数(第2のB定数)B2を有する複数のセラミック層が積層されてなるサーミスタ層(第2のサーミスタ層)4とを備えている。なお、サーミスタ層3を構成するセラミック層は、例えば、Mn、Coを主成分とし、更に、Ni、Ca、Zr、Al、Cu、Feの少なくとも1種以上を含有するペロブスカイト型金属酸化物により形成されており、サーミスタ層4を構成するセラミック層は、例えば、Mn、Caを主成分とし、更に、Zn、Co、Ti、Sm、Mg、Al、Ni、Zr、Nb、Sn、La、Taの少なくとも1種以上を含有するペロブスカイト型金属酸化物により形成されている。
As shown in FIG. 1, the stacked NTC thermistor 1 </ b> A includes a rectangular parallelepiped
サーミスタ層4は、サーミスタ層3の中心を基準として点対称となるように、サーミスタ層3の両側に積層されている。つまり、サーミスタ層3,4の積層方向(以下、単に「積層方向」という)におけるサーミスタ層4の厚さは、サーミスタ層3の両側で略同一となっている。
The
一方のサーミスタ層4内には、矩形状の内部電極(第1の内部電極)5が形成されており、他方のサーミスタ層4内には、矩形状の内部電極(第2の内部電極)6が形成されている。これらの内部電極5と内部電極6とは、サーミスタ層3の中心を基準として点対称となるように、サーミスタ層3の両側に積層された各サーミスタ層4内に形成されている。なお、内部電極5,6は、例えば、Ag、Pd又はAg−Pd合金により形成されている。
A rectangular internal electrode (first internal electrode) 5 is formed in one
内部電極5の内側端部5aは、積層方向と直交する方向において対向するサーミスタ素体2の側面2a,2bのうちの側面2bに達しておらず、内部電極5の外側端部5bは、サーミスタ素体2の側面2aに達している。一方、内部電極6の内側端部6aは、サーミスタ素体2の側面2aに達しておらず、内部電極6の外側端部6bは、サーミスタ素体2の側面2bに達している。また、内部電極5の内側端部5a側の一部5cと内部電極6の内側端部6a側の一部6cとは、一方のサーミスタ層4の一部、サーミスタ層3の一部、及び他方のサーミスタ層4の一部を挟んで積層方向において対向している。
The
内部電極5の一部5cと内部電極6の一部6cとで挟まれた領域Aにおいては、積層方向における一方のサーミスタ層4の一部の厚さと、積層方向における他方のサーミスタ層4の一部の厚さとは略同一であり、積層方向におけるサーミスタ層3の一部の厚さより厚くなっている。
In a region A sandwiched between a part 5c of the
サーミスタ素体2の側面2aには、内部電極5の外側端部5bと接続された外部電極(第1の外部電極)7が形成されており、サーミスタ素体2の側面2bには、内部電極6の外側端部6bと接続された外部電極(第2の外部電極)8が形成されている。これらの外部電極7,8は端子電極として機能する。なお、外部電極7,8は、例えば、Ag、Pd又はAg−Pd合金により形成されている。
An external electrode (first external electrode) 7 connected to the
次に、積層型NTCサーミスタ1Aの製造方法について説明する。
Next, a manufacturing method of the stacked
まず、金属元素比率でMn、Co、Niがそれぞれ45モル%、45モル%、10モル%となるように、酸化物又は炭酸塩の原料を湿式混合し、均一に混合されたセラミック材料を乾燥させ、更に仮焼成して仮焼成粉とする。この仮焼成粉を湿式粉砕し、粉砕された仮焼成粉末にバインダを加えてスラリーとする。そして、このスラリーをドクターブレード法又はスクリーン印刷法等によってシート状に成形した後、乾燥させて、サーミスタ層3を構成するセラミック層となるグリーンシートを得る。同様に、金属元素比率でMn、Ca、Coをそれぞれ45モル%、45モル%、10モル%含有する材料を含むグリーンシートを用いて、サーミスタ層4を構成するセラミック層となるグリーンシートを得る。そして、サーミスタ層4を構成するセラミック層となる所定のグリーンシート上には、Pdを主成分とする導電ペーストをスクリーン印刷して内部電極5,6となる電極を形成する。
First, the oxide or carbonate raw materials are wet mixed so that the metal element ratios of Mn, Co, and Ni are 45 mol%, 45 mol%, and 10 mol%, respectively, and the uniformly mixed ceramic material is dried. And further calcined to obtain a calcined powder. The calcined powder is wet pulverized, and a binder is added to the pulverized calcined powder to form a slurry. Then, the slurry is formed into a sheet shape by a doctor blade method or a screen printing method, and then dried to obtain a green sheet that becomes a ceramic layer constituting the
このようにして得られたグリーンシートを所定の順序で積層し、圧力を加えて各グリーンシートを互いに圧着させてグリーンシート積層体とする。このグリーンシート積層体を乾燥させた後、ダイシングソー等によって所定の寸法に切断して積層体チップとする。そして、この積層体チップを1100℃〜1200℃の温度で焼成して、内部電極5,6が形成されたサーミスタ素体2を得る。続いて、積層方向と直交する方向において対向するサーミスタ素体2の側面2a,2bに、Agを主成分とする導電ペーストを転写法により塗布し、焼付けて外部電極7,8を形成し、積層型NTCサーミスタ1Aを完成させる。
The green sheets thus obtained are laminated in a predetermined order, and pressure is applied to press the green sheets together to form a green sheet laminate. After the green sheet laminate is dried, it is cut into a predetermined size by a dicing saw or the like to obtain a laminate chip. And this laminated body chip | tip is baked at the temperature of 1100 degreeC-1200 degreeC, and the
以上説明したように、積層型NTCサーミスタ1Aにおいては、サーミスタ層4がサーミスタ層3の両側に配置されている。そして、外部電極7と接続された内部電極5は、一方のサーミスタ層4内に配置されており、外部電極8と接続された内部電極6は、他方のサーミスタ層4内に配置されている。これにより、外部電極7と外部電極8との間では、内部電極5、一方のサーミスタ層4の一部、サーミスタ層3の一部、他方のサーミスタ層4の一部及び内部電極6が直列に接続されることになる。ここで、サーミスタ層4のB定数B2は、サーミスタ層3のB定数B1より低くなっている。従って、積層型NTCサーミスタ1Aによれば、温度に対して出力電圧を直線的に変化させることが可能になる。
As described above, the
また、内部電極5の一部5cと内部電極6の一部6cとで挟まれた領域Aにおいては、積層方向における一方のサーミスタ層4の一部の厚さと、積層方向における他方のサーミスタ層4の一部の厚さとは略同一であり、積層方向におけるサーミスタ層3の一部の厚さより厚くなっている。ここで、B定数B2がB定数B1より低いため、一般的に、サーミスタ層4の比抵抗はサーミスタ層3の比抵抗より低くなる。しかしながら、上述した構成によれば、内部電極5の一部5cと内部電極6の一部6cとの間におけるサーミスタ層4の電気抵抗を高くすることができるので、温度に対して直線的に変化する出力電圧を確実に得ることが可能になる。
In a region A sandwiched between the part 5c of the
また、サーミスタ層4は、サーミスタ層3の中心を基準として点対称となるように、サーミスタ層3の両側に積層されている。しかも、内部電極5と内部電極6とは、サーミスタ層3の中心を基準として点対称となるように、サーミスタ層3の両側に積層された各サーミスタ層4内に形成されている。このような構成により、焼成による変形の抑制が可能になる。
The
また、一般的に、サーミスタ素体2の表面層では特性が変化してしまっているが、積層型NTCサーミスタ1Aでは、内部電極5、一方のサーミスタ層4の一部、サーミスタ層3の一部、他方のサーミスタ層4の一部及び内部電極6というようにサーミスタ素体2の内部において温度に対する出力電圧特性がとられるため、特性が変化してしまった表面層からの影響が防止される。
In general, the characteristics of the surface layer of the
積層型NTCサーミスタ1Aは上述した実施形態に限定されない。
The
例えば、サーミスタ層4のB定数B2は、サーミスタ層3の両側で完全同一ではなく、サーミスタ層3の両側で略同一であってもよい。また、サーミスタ層3のB定数B1は、サーミスタ層4のB定数B2より低くてもよい。この場合には、内部電極5の一部5cと内部電極6の一部6cとで挟まれた領域Aにおいて、積層方向における一方のサーミスタ層4の一部の厚さと、積層方向における他方のサーミスタ層4の一部の厚さとが、積層方向におけるサーミスタ層3の一部の厚さより薄くなることが好ましい。
For example, the B constant B2 of the
また、積層方向におけるサーミスタ層4の厚さは、図2及び図3に示されるように、サーミスタ層3の両側で互いに異なっていてもよい。この場合にも、サーミスタ層3の片側のみにサーミスタ層4を積層する場合に比べれば、焼成による変形の抑制が可能になる。また、各サーミスタ層3,4は、一層のセラミック層からなるものであってもよい。
Moreover, the thickness of the
更に、内部電極6は、図2に示されるように、サーミスタ層3と他方のサーミスタ層4との界面に形成されていてもよいし、図3に示されるように、サーミスタ層3内に形成されていてもよい。これらの場合にも、外部電極7と外部電極8との間では、内部電極5、一方のサーミスタ層4の一部、サーミスタ層3の一部及び内部電極6が直列に接続されることになるため、温度に対して出力電圧を直線的に変化させることが可能になる。
[第2実施形態]
Furthermore, the
[Second Embodiment]
図4に示されるように、積層型NTCサーミスタ1Bは、サーミスタ層3とその両側に積層された各サーミスタ層4との界面に、内部電極5と内部電極6との間に位置するように内部電極(第3の内部電極)9が形成されている点で、上述した積層型NTCサーミスタ1Aと異なっている。具体的には、内部電極5の一部5cと内部電極6の一部6cとを遮るように、サーミスタ層3と各サーミスタ層4との界面に内部電極9が形成されている。
As shown in FIG. 4, the stacked NTC thermistor 1 </ b> B has an internal structure that is positioned between the
このように構成された積層型NTCサーミスタ1Bにおいても、上述した積層型NTCサーミスタ1Aと同様の理由により、温度に対して出力電圧を直線的に変化させることが可能になる。
Also in the
また、内部電極5の一部5cと内部電極6の一部6cとの間において、サーミスタ層3と各サーミスタ層4との境界部での拡散(一方のサーミスタ層の成分が他方のサーミスタ層に拡散すること)を防止することができ、温度に対して直線的に変化する出力電圧を確実に得ることが可能になる。
Further, diffusion at the boundary between the
本発明は、上述した第1及び第2実施形態に限定されない。 The present invention is not limited to the first and second embodiments described above.
例えば、図5に示される積層型NTCサーミスタ1Cのように、サーミスタ層3内に内部電極6が形成されており、サーミスタ層3の両側に積層された各サーミスタ層4内に内部電極5が形成されていてもよい。
For example, like the
また、図6に示される積層型NTCサーミスタ1Cのように、複数のサーミスタ層3のそれぞれの両側にサーミスタ層4が積層されている場合において、隣り合うサーミスタ層3,3間に積層されたサーミスタ層4内に内部電極6が形成されており、隣り合うサーミスタ層3,3の各サーミスタ層3とその外側に積層されたサーミスタ層4との界面に内部電極5が形成されていてもよい。
Further, in the case where the thermistor layers 4 are laminated on both sides of each of the plurality of
更に、図7に示される積層型NTCサーミスタ1Cのように、一方のサーミスタ層4内に形成された内部電極5と、他方のサーミスタ層4内に形成された内部電極6とが対向する方向は、積層方向と直交する方向に限定されず、積層方向と直交する方向及び積層方向のいずれとも交差する方向であってもよい。そして、積層方向と直交する方向及び積層方向のいずれとも交差する方向において対向する内部電極5と内部電極6とは、サーミスタ素体2内に複数対形成されていてもよい。また、積層方向と直交する方向及び積層方向のいずれとも交差する方向において対向する内部電極5と内部電極6との間に位置するように、内部電極11がサーミスタ層3内に形成されていてもよい。
Further, as in the
1A,1B,1C…積層型NTCサーミスタ、3…サーミスタ層(第1のサーミスタ層)、4…サーミスタ層(第2のサーミスタ層)、5…内部電極(第1の内部電極)、6…内部電極(第2の内部電極)、7…外部電極(第1の外部電極)、8…外部電極(第2の外部電極)、9…内部電極(第3の内部電極)。
1A, 1B, 1C ... stacked NTC thermistor, 3 ... thermistor layer (first thermistor layer), 4 ... thermistor layer (second thermistor layer), 5 ... internal electrode (first internal electrode), 6 ... internal Electrode (second internal electrode), 7 ... external electrode (first external electrode), 8 ... external electrode (second external electrode), 9 ... internal electrode (third internal electrode).
Claims (6)
第1のB定数を有する第1のサーミスタ層と、
前記第1のサーミスタ層の両側に配置され、前記第1のB定数より低い第2のB定数を有する第2のサーミスタ層と、
一方の前記第2のサーミスタ層内に配置された第1の内部電極と、
前記第1の内部電極と接続された第1の外部電極と、
前記第1のサーミスタ層内、他方の前記第2のサーミスタ層内、又は前記第1のサーミスタ層と他方の前記第2のサーミスタ層との界面に配置された第2の内部電極と、
前記第2の内部電極と接続された第2の外部電極と、を備え、
前記サーミスタ層の積層方向で前記第1の内部電極と前記第2の内部電極とに挟まれた領域において、前記第2のサーミスタ層の厚さは、前記第1のサーミスタ層の厚さより厚くなっていることを特徴とする積層型NTCサーミスタ。 A laminated NTC thermistor in which a plurality of thermistor layers are laminated,
A first thermistor layer having a first B constant;
A second thermistor layer disposed on both sides of the first thermistor layer and having a second B constant lower than the first B constant;
A first internal electrode disposed in one of the second thermistor layers;
A first external electrode connected to the first internal electrode;
A second internal electrode disposed in the first thermistor layer, in the other second thermistor layer, or at the interface between the first thermistor layer and the other second thermistor layer;
A second external electrode connected to the second internal electrode ,
In the region sandwiched between the first internal electrode and the second internal electrode in the stacking direction of the thermistor layer, the thickness of the second thermistor layer is thicker than the thickness of the first thermistor layer. and laminated NTC thermistor, characterized in that are.
第1のB定数を有する第1のサーミスタ層と、A first thermistor layer having a first B constant;
前記第1のサーミスタ層の両側に配置され、前記第1のB定数より高い第2のB定数を有する第2のサーミスタ層と、A second thermistor layer disposed on both sides of the first thermistor layer and having a second B constant higher than the first B constant;
一方の前記第2のサーミスタ層内に配置された第1の内部電極と、A first internal electrode disposed in one of the second thermistor layers;
前記第1の内部電極と接続された第1の外部電極と、A first external electrode connected to the first internal electrode;
前記第1のサーミスタ層内、他方の前記第2のサーミスタ層内、又は前記第1のサーミスタ層と他方の前記第2のサーミスタ層との界面に配置された第2の内部電極と、A second internal electrode disposed in the first thermistor layer, in the other second thermistor layer, or at the interface between the first thermistor layer and the other second thermistor layer;
前記第2の内部電極と接続された第2の外部電極と、を備え、A second external electrode connected to the second internal electrode,
前記サーミスタ層の積層方向で前記第1の内部電極と前記第2の内部電極とに挟まれた領域において、前記第2のサーミスタ層の厚さは、前記第1のサーミスタ層の厚さより薄くなっていることを特徴とする積層型NTCサーミスタ。In the region sandwiched between the first internal electrode and the second internal electrode in the stacking direction of the thermistor layer, the thickness of the second thermistor layer is smaller than the thickness of the first thermistor layer. Multilayer NTC thermistor characterized by
A third internal electrode is disposed at the interface between the first thermistor layer and the second thermistor layer so as to be positioned between the first internal electrode and the second internal electrode. The multilayer NTC thermistor according to any one of claims 1 to 5 , wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084387A JP4299260B2 (en) | 2005-03-23 | 2005-03-23 | Multilayer NTC thermistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084387A JP4299260B2 (en) | 2005-03-23 | 2005-03-23 | Multilayer NTC thermistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006269661A JP2006269661A (en) | 2006-10-05 |
JP4299260B2 true JP4299260B2 (en) | 2009-07-22 |
Family
ID=37205317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005084387A Active JP4299260B2 (en) | 2005-03-23 | 2005-03-23 | Multilayer NTC thermistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4299260B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6644457B2 (en) * | 2014-03-26 | 2020-02-12 | Tdk株式会社 | Piezo device |
-
2005
- 2005-03-23 JP JP2005084387A patent/JP4299260B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006269661A (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6835561B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
JP2018037492A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
JP6342245B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP2005136132A (en) | Laminated capacitor | |
JP2011238724A (en) | Electronic component | |
JP2020053577A (en) | Electronic component | |
JP5324390B2 (en) | Laminated electronic components | |
JP2016013955A (en) | Ceramic sintered compact and electronic component | |
JP4296159B2 (en) | Multilayer NTC thermistor | |
JP5585453B2 (en) | Multilayer inductor | |
JP5920537B2 (en) | Multilayer thermoelectric conversion element | |
JP6374237B2 (en) | Multilayer capacitor | |
US9281121B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP7484046B2 (en) | Ceramic electronic components and their manufacturing method | |
JPH10312933A (en) | Laminated ceramic electronic parts | |
JP2018056600A (en) | Multilayer capacitor and method for manufacturing the same | |
JP4299260B2 (en) | Multilayer NTC thermistor | |
JP4302054B2 (en) | PTC component and manufacturing method thereof | |
JP2019161235A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
JP2006041393A (en) | Multilayer ceramic capacitor | |
JP2006269654A (en) | Multilayer ntc thermistor | |
JP2009176829A (en) | Electronic component | |
JP4287832B2 (en) | Multilayer NTC thermistor | |
JP4492216B2 (en) | Multilayer positive temperature coefficient thermistor | |
JP2006196717A (en) | Laminated piezoelectric ceramics element, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4299260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |