JP4295327B2 - Dc−dcコンバータ、電子機器、および消費電力の低減方法 - Google Patents

Dc−dcコンバータ、電子機器、および消費電力の低減方法 Download PDF

Info

Publication number
JP4295327B2
JP4295327B2 JP2007003040A JP2007003040A JP4295327B2 JP 4295327 B2 JP4295327 B2 JP 4295327B2 JP 2007003040 A JP2007003040 A JP 2007003040A JP 2007003040 A JP2007003040 A JP 2007003040A JP 4295327 B2 JP4295327 B2 JP 4295327B2
Authority
JP
Japan
Prior art keywords
period
voltage
converter
sense resistor
main switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007003040A
Other languages
English (en)
Other versions
JP2008172909A (ja
Inventor
昭夫 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2007003040A priority Critical patent/JP4295327B2/ja
Priority to CNA2008100034271A priority patent/CN101222178A/zh
Publication of JP2008172909A publication Critical patent/JP2008172909A/ja
Application granted granted Critical
Publication of JP4295327B2 publication Critical patent/JP4295327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、センス抵抗を有するDC−DCコンバータの消費電力を低減する技術に関する。
パーソナル・コンピュータ(以下PCという。)、携帯電話、デジタル・カメラ、またはテレビなどの電子機器では液晶ディスプレイが採用されている。液晶ディスプレイに使用される液晶素子は背後にバックライトが設けられている。そして、画面の表示内容に対応した位置にある液晶素子に電圧が印加されて偏光状態が変化すると、バックライトからの光の透過量が変化して表示画面を形成する。
液晶ディスプレイのバックライトに求められる性質は、一定以上の明るさを提供できる白色光であること、明るさが表示面全体に対して均一であること、明るさが時間の経過に対して安定していること、および長寿命であることなどが挙げられる。それらの条件を満たすバックライトの光源として、現在は主に冷陰極蛍光ランプ(以下CCFLという。)および白色発光ダイオード(以下LEDという。)が使用されている。CCFLによるバックライトは大型の画面に適しているが、交流の動作電圧を発生させるためにインバーターを設ける必要がある。これに対して白色LEDは点光源であるため大型の表示画面には適していないが、直流電圧で駆動することができそれ自体は半導体素子であるため小型の電子機器に組み込むことができる。したがって、現在のところ、携帯電話、デジタル・カメラなどに搭載される小型液晶ディスプレイには白色LEDが使用され、PC、液晶テレビなどに搭載される大型液晶ディスプレイにはCCFLが使用されている。白色LEDは適切に使用すれば寿命が長く、電力から光へのエネルギー変換効率が高いので、今後、白色LEDの改良が進むことで大型液晶ディスプレイのバックライトもCCFLから白色LEDへの置換が進むであろうと予測されている。
液晶ディスプレイに使用するLEDは、長時間安定した発光量で駆動することが望まれる。LEDは、素子温度が変化すると順方向降下電圧が変化して電流が変化する。したがって、LEDを一定の電圧で駆動した場合には素子温度の変化により発光量が変化することになる。よって、白色LEDをバックライトの光源として使用する場合は、電流を制御して発光量を安定させることが一般的である。
図8は、白色LEDに電力を供給するDC−DCコンバータ423の従来の回路構成を示すブロック図である。バックライト用のDC−DCコンバータ423は、ACアダプタもしくはバッテリー・パックなどのDC電源21から電力の供給を受ける。DC−DCコンバータ423は、FET101、FET103、インダクタ105、キャパシタ107、FETドライバ109、エラー・アンプ113、およびセンス抵抗115などで構成され、同期整流方式で動作する。DC−DCコンバータ423からの出力は、複数の白色LEDによって構成されたバックライト25に供給される。
バックライト25とセンス抵抗115は直列に接続されている。そして、バックライト25を流れる負荷電流はセンス抵抗115の両端の電圧として検出される。エラー・アンプ113は、基準電圧Vrefとセンス抵抗115から検出した電圧を比較してFETドライバ109に両者の差をフィードバック信号として出力する。FETドライバ109は、エラー・アンプ113からのフィードバック信号に基づいて、バックライト25を流れる電流が設定された値となるようにFET101よびFET103のオン・オフ動作を制御する。
なお、センス抵抗により電流を測定する方法において消費電力を低減する技術として、たとえば以下のような文献がある。特許文献1はテレビジョン受像器の過電流保護回路に採用する電流検出抵抗にバイパス回路を設けて、垂直帰線期間に電流検出抵抗に電流を流さないようにし、電流検出抵抗の抵抗ロスを軽減する技術を開示する。特許文献2はスイッチング回路の電流の測定において、スイッチング・トランジスタのオン状態において電圧降下を測定する回路を開示する。
特開2001−211542号公報 特開平07−198758号公報
FETドライバ109は、フィードバック信号に基づいてFET101およびFET103がオン・オフする期間を制御している。FETドライバ109はたとえばパルス周波数変調方式(以下、PFM方式という。)で制御を行う場合、FET101がオフになっている期間に負荷電流をセンス抵抗115によって検出し、負荷電流が所定値以下になったらFET101をオンにする。しかし、PFM方式ではFET101をオンする期間は一定であり、その間はセンス抵抗で負荷電流を検出してFET101およびFET103の動作を制御する必要はない。
またFETドライバ109がパルス幅変調方式(以下、PWM方式という。)で制御を行う場合、FET101がオンになっている期間に負荷電流をセンス抵抗115によって検出し、負荷電流が所定値以上になったらFET101をオフにする。しかし、PWM方式では終期が一定であり、FET101がオフになっている間はセンス抵抗で負荷電流を検出してFET101およびFET103の動作を制御する必要はない。
つまり、PFM方式であってもPWM方式であっても、FET101およびFET103の動作を制御するために、負荷電流の値を利用しない期間が存在しているが、DC−DCコンバータ423ではセンス抵抗115に電流が流れ続けている。したがって、その間はセンス抵抗によって無駄に電力が消費されることになる。
たとえば白色LEDの定格電圧が約3Vであるとすると、そこに流れる電流を測定するには、両端の電圧が約0.33V程度となるセンス抵抗が必要である。この場合、DC−DCコンバータ423から出力された電力のうち、約10%がセンス抵抗115によって消費されることになる。そのときのFET101およびFET103のスイッチングのデューティ比を50%とすると、センス抵抗115によって消費される電力の50%、つまりDC−DCコンバータ423から出力された電力の約5%は、DC−DCコンバータ423およびバックライト25の動作に何ら寄与しないで無駄に消費されることになる。
しかし、センス抵抗115の抵抗値を小さくしてそこで消費される電力を低減することにも限界がある。センス抵抗115の抵抗値を小さくすると、その両端の電圧が小さくなり、それによってエラー・アンプ113による電流の検出精度が悪化して、フィードバックの動作に悪影響が出るからである。
そこで本発明の目的は、センス抵抗によって消費される電力を低減することが可能なDC−DCコンバータを提供することにある。さらに本発明の目的は、そのようなDC−DCコンバータを搭載した電子機器と、DC−DCコンバータにおける消費電力の低減方法を提供することにある。
本発明は、直流の入力電圧をスイッチングして出力電圧に変換するDC−DCコンバータにおいて実現される。DC−DCコンバータは、出力電流または出力電圧がフィードバックされて、メイン・スイッチのオン期間またはオフ期間の終期が決定される。出力電流および出力電圧はセンス抵抗に電流が流れることで発生するセンス電圧として検出されるため、センス抵抗では電力が消費される。
本発明の原理は、オン期間またはオフ期間のいずれか一方の期間のうちで、終期をセンス電圧に基づくフィードバック信号により決定する必要のない期間にセンス抵抗に流れる電流を阻止する点にある。オン期間またはオフ期間の終期をセンス電圧に基づくフィードバックにより決定する必要のない期間であっても、これまでセンス抵抗で無駄な電力が消費されていたが、本発明によりその無駄を省くことができる。
本発明の第1の態様では、電流制御型のDC−DCコンバータを提供する。電流制御型の場合は、負荷電流を設定された値に設定するためにセンス抵抗に負荷電流が流れセンス抵抗で消費する電力は大きい。本態様ではセンス抵抗にバイパス回路を設け、制御回路が、オン期間またはオフ期間のいずれか一方の期間の終期をフィードバック回路の出力で決定してメイン・スイッチの動作を制御し、他方の期間に負荷電流を迂回させるようにバイパス回路の動作を制御する。
DC−DCコンバータは、オン期間にエネルギーを蓄積するインダクタとオフ期間にインダクタに蓄積したエネルギーを負荷に供給する転流回路を含むことができる。インダクタと転流回路により、オン期間からオフ期間に渡って平滑された電流を負荷に供給することができる。転流回路はショットキー・バリア・ダイオードのようなダイオードで構成してもよく、あるいは、FETやバイポーラ・トランジスタなどで構成して同期整流方式で制御するようにしてもよい。
制御回路はメイン・スイッチの制御方式に応じて、センス電圧が所定値を超えたときにオン期間を終了したり、センス電圧が所定値より低下したときにオフ期間を終了したりして、負荷に流れる平均電流を一定の値に維持することができる。電流制御型のDC−DCコンバータは、温度により順方向電圧が変化する発光ダイオードの駆動電力源として適している。制御回路は、所定の周期間隔ごとに負荷電流がセンス抵抗に流れるようにバイパス回路の動作を制御すると、一層センス抵抗での消費電力を低減することができる。
本発明の第2の態様では、電圧制御型のDC−DCコンバータを提供する。電圧制御型形の場合は、出力電圧を検出するためにセンス抵抗を使用する。本態様では、センス抵抗に流れる電流を阻止する節電回路を設けることで、オン期間またはオフ期間のうちで、メイン・スイッチの制御に必要のない期間はセンス抵抗に流れる電流を制限する。節電回路は、センス抵抗を回路から切り離すスイッチで構成してもよい。
本発明により、センス抵抗によって消費される電力を低減することが可能なDC−DCコンバータを提供することができた。さらに本発明により、そのようなDC−DCコンバータを搭載した電子機器と、DC−DCコンバータにおける消費電力の低減方法を提供することができた。
図1は、本発明の実施の形態にかかる電子機器の一例であるノート型パーソナル・コンピュータ(以下、ノートPCという。)10の外形図で、図2はノートPC10に実装されている電源系統の構成を示すブロック図である。ノートPC10は、表面にキーボードを搭載し内部に多くのデバイスを収納した筐体13と、液晶ディスプレイ(LCD)11とで構成されている。ACアダプタもしくはバッテリー・パックなどのDC電源21から供給される約8〜20V前後の直流電圧は、4つのDC−DCコンバータに供給される。
バックライト用DC−DCコンバータ23は、定電流制御によって、液晶ディスプレイ11のバックライト25に直流電流を供給するステップ・ダウン・スイッチング・レギュレータである。5.0V用DC−DCコンバータ27は、5.0Vシステム負荷33に対して定電圧制御で5.0Vの直流電圧を供給する。5.0Vシステム負荷33は、ハードディスク・ドライブ、光学ディスク・ドライブ、USBコネクタなど、5.0Vの直流電圧で動作する各デバイスの総称である。
3.3V用DC−DCコンバータ29は、3.3Vシステム負荷35に対して定電圧制御で3.3Vの直流電圧を供給する。3.3Vシステム負荷35は、チップセット、バスなど、3.3Vの直流電圧で動作する各デバイスの総称である。CPU用DC−DCコンバータ31は、定電圧制御で、CPU37に対するパフォーマンスの要求に応じて設定された約1.0〜1.5V程度の直流電圧をCPU37に供給する。
DC−DCコンバータ23の唯一の負荷であるバックライト25は、単数または直列接続された複数の白色LEDによって構成される。バックライト25を構成する白色LEDは、所定値の電流を流すように駆動するのに適しているのに対して、ノートPC10を構成する他のデバイスは所定値の電圧を印加して動作させるのに適している。したがって、図2に示したように、バックライト25に対しては電流制御型のバックライト用DC−DCコンバータ23が電力を供給するのに対して、他のデバイスに対しては動作電圧に対応した電圧制御型の5.0V用DC−DCコンバータ27、3.3V用DC−DCコンバータ29、およびCPU用DC−DCコンバータ31が電力を供給する。
図3は、本発明の実施の形態にかかる電流制御型のバックライト用DC−DCコンバータ23の構成を示すブロック図である。DC−DCコンバータ23は、ハイ・サイドのFET101、ロー・サイドのFET103、インダクタ105、キャパシタ107、FETドライバ109、エラー・アンプ113、センス抵抗115、およびFET111で構成されている。DC−DCコンバータ23は、直列接続された複数の白色LEDによって構成された負荷としてのバックライト25に直流電流を供給する。
FET101、FET103、およびFET111はともにNチャネル型MOSFETで構成され、それぞれゲートがFETドライバ109に接続されている。FET101はドレインがDC電源21に接続され、ソースがFET103のドレインに接続されている。FET103のソースは接地117に接続されている。インダクタ105は、一端がFET101のソースに接続され他端がキャパシタ107の一端とバックライト25の一端に接続されている。キャパシタ107の他端は接地117に接続されている。
バックライト25の他端にはセンス抵抗115の一端が接続され、センス抵抗115の他端は接地117に接続されている。エラー・アンプ113の一方の入力端子にはセンス抵抗115の一端が接続され、エラー・アンプ113の他方の入力端子には基準電圧Vrefが入力される。基準電圧Vrefは接地117を基準にした電圧であり、他のDC−DCコンバータで生成される。エラー・アンプ113の出力端子はFETドライバ109に接続される。
エラー・アンプ113は、2つの入力端子に供給された電圧の差をフィードバック信号としてFETドライバ109に出力する。センス電圧と基準電圧Vrefの値は、負荷電流が所定の平均電流の値になるときにフィードバック信号がゼロになるように設定されている。したがって、FETドライバ109は、フィードバック信号がゼロになるようにFET101およびFET103の動作を制御することができる。
FET111のドレインはセンス抵抗115の一端に接続され、ソースが接地117に接続される。FET111はセンス抵抗115を迂回させるバイパス回路を構成する。図3に示したDC−DCコンバータ23は電流制御型であり、PWM方式またはPFM方式のいずれかで動作する。
図1〜図3は本実施の形態を説明するために、主要なハードウェアの構成および接続関係を簡素化して記載したに過ぎないものである。ノートPC10、もしくはDC−DCコンバータ23を構成するためには、これら以外にも多くのデバイスが使われるが、それらは当業者には周知であるので詳しく言及しない。もちろん、図1〜図3で記載した複数のブロックを1個の集積回路としたり、逆に1個のブロックを複数の集積回路に分割して構成したりすることも、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。本願に添付されたその他の図についても同様である。
つぎに、DC−DCコンバータ23をPFM方式で動作させる場合の制御方法について説明する。図4は、DC−DCコンバータ23がPFM方式で動作する場合の、各FETの動作と、バックライト25を流れる負荷電流の変化を示す図である。PFM方式で定電流制御を行う場合は、FETドライバ109はFET101がオンになりFET103がオフになる期間(以後、この期間をオン期間という。)を一定にするように制御する。また、FETドライバ109はFET101がオフになりFET103がオンになる期間(以後、この期間をオフ期間という。)の終期をエラー・アンプ113から受け取ったフィードバック信号に基づいて制御する。FETドライバ109には、あらかじめオン期間が設定されている。
FETドライバ109は動作を開始すると、FET101およびFET103のゲートに信号を送ってこれらを動作させる。FETドライバ109はFET101とFET103を一方がオンのときには他方がオフになるように同期させて動作させるいわゆる同期整流方式で制御する。インダクタ105は、オン期間にバックライト25に流れる負荷電流を磁気的エネルギーとして蓄積し、オフ期間に蓄積した磁気的エネルギーを負荷電流としてバックライト25に供給する。キャパシタ107は、DC−DCコンバータ23の出力からリップルを低減するために設けているが、負荷がリップルを許容する場合は除去することも可能である。
バックライト25とセンス抵抗115は直列に接続されているため、センス抵抗115にはバックライト25と同一の値の負荷電流が流れる。そして、負荷電流はセンス抵抗115の両端の電圧(以後、センス電圧という。)として検出され、センス電圧はエラー・アンプ113の一方の入力端子に供給される。エラー・アンプ113は、基準電圧Vrefとセンス電圧を比較してFETドライバ109に両者の差をフィードバック信号として出力する。FETドライバ109は、エラー・アンプ113から受け取ったフィードバック信号がゼロになるようにオフ期間の終期を決定して、バックライト25を流れる平均電流があらかじめ設定された値になるようにFET101およびFET103の動作を制御する。
オン期間は、FET101がDC電源21の直流電圧を通過させるので、インダクタ105を経由してバックライト25に負荷電流が流れる。負荷電流は、インダクタ105に発生する逆起電力の影響で徐々に増大する。負荷電流は、あらかじめ定められたオン期間の終期まで増大し続けるか、あるいはバックライト25のインピーダンスで定まる飽和電流に到達する。FETドライバ109は、オン期間にFET111をオンにしてセンス抵抗115に流れていた負荷電流を迂回させる。したがって、オン期間は、バックライト25を流れた負荷電流はFET111を通過して接地117に流れるので、センス抵抗115には電流が流れず、エラー・アンプ113にはセンス電圧が入力されない。FETドライバ109は、オン期間の終期を決定するためにフィードバック信号を必要としないので、エラー・アンプ113から送られたフィードバック信号を無視する。
オフ期間は、インダクタ105に蓄積された磁気的エネルギーが負荷電流としてバックライト25に供給されるので、磁気的エネルギーの消耗とともにバックライト25に流れる電流値が低下する。オフ期間の終期は、バックライト25に供給する平均電流を所定の値にするために負荷電流が所定の閾値まで低下したことで判断する必要がある。
エラー・アンプ113は、オフ期間の終期を判断するためのフィードバック信号をFETドライバ109に出力する。よって、FETドライバ109は、オフ期間にFET111をオフにしてセンス抵抗115に負荷電流を流し、エラー・アンプ113がセンス電圧を受け取ってフィードバック信号をFETドライバ109に出力できるようにしている。この制御方式によれば、オン期間にはセンス抵抗115に電流は流れないので、そこで無駄に消費されていた電力を低減することができる。
つぎに、DC−DCコンバータ23をPWM方式で動作させる場合の制御方法について説明する。図5は、DC−DCコンバータ23がPWM方式で動作する場合の、各FETの動作と、バックライト25を流れる負荷電流の変化を示す図である。PWM方式の場合は、各素子の機能はPFM方式とほぼ同一であるとして説明できるので、ここではその相違点のみを説明する。PWM方式では、オン期間とオフ期間の合計である1周期の長さを一定として、1周期の中でオン期間の長さを調整することにより、出力される電流の平均値が設定された値になるようにする。
したがって、オン期間中にバックライト25に流れる負荷電流の平均値を設定された値にするための負荷電流の上限値が閾値となるようにセンス電圧と基準電圧Vrefが設定され、エラー・アンプ113はそれらに基づいてフィードバック信号をFETドライバ109に出力する。FETドライバ109はフィードバック信号に基づいて負荷電流が閾値に到達したと判断したときに、それまでオンだったFET101をオフに、オフだったFET103をオンにしてオフ期間に移行するように制御を行う。
つまり、オン期間は、フィードバック信号の生成にセンス電圧が必要であるためセンス抵抗115に負荷電流を流す必要があるが、オフ期間の終期は、オン期間とオフ期間の合計からなる周期の長さが一定なので制御する必要はなく、エラー・アンプ113はセンス電圧を検出してFETドライバ109にフィードバック信号を出力する必要がない。そこで、オン期間はFET111をオフにしてセンス抵抗115に負荷電流を流し、オフ期間はFET111をオンにしてセンス抵抗115に電流を流さないようにする。その結果、オン期間もオフ期間もセンス抵抗115に負荷電流を流していた従来のDC−DCコンバータよりもセンス抵抗115で無駄に消費されていた電力を低減することができる。
図6は、DC−DCコンバータ23を構成する各FETのオン・オフの別のパターンと、バックライト25を流れる負荷電流の変化について説明する図である。この例では、FET101およびFET103は図5と同じPWM方式で動作しているが、FETドライバ109は、FET111を5周期に1回の割合で発生するオン期間にオフにするように制御して、そのときだけセンス抵抗115に電流を流し、エラー・アンプ113がセンス電圧の検出を行うように制御する。FETドライバ109は、フィードバック信号がゼロになったらそれまでオンだったFET101をオフにし、オフだったFET103およびFET111をオンにするように制御を行う。このようにして5周期に1回だけ発生するオン期間の終期がフィードバック信号に基づいて決定され、残りの4周期のオン期間はFETドライバが直前に記憶しておいたオン期間の長さと同一期間になるように設定される。
この制御方式によれば、FET111をオンにしてセンス抵抗115に負荷電流を流さない期間をさらに長くできるので、センス抵抗115によって無駄に消費される電力をさらに低減することができる。この例では、オン期間の終期が5周期中の1周期でしか変化しないことになるが、バックライト用に使用されるDC−DCコンバータ23の動作周波数は通常数百kHz〜数MHz程度であるので、負荷の電流−電圧特性の変動が激しい場合などを除いては実用上支障がない。なお、フィードバック信号によりオン期間の終期の制御を決定する周期は5周期ごとに限らない。また、PFM方式の場合も、PWM方式の例と同様に複数の周期中の1周期のみFET111をオフにしてセンス抵抗115に電流を流して出力電流の制御を行うようにすることができる。
図7は、本発明の実施の形態にかかる電圧制御型のDC−DCコンバータ223を示すブロック図である。DC−DCコンバータ223は、図3に示した電流制御型のDC−DCコンバータ23と共通する要素が多いので、ここではそれと相違する構成についてのみ説明し、共通する要素については参照番号も同一として説明を省略する。DC−DCコンバータ223では、FET211、センス抵抗225、およびセンス抵抗226が直列に接続されて直列回路を形成し、その直列回路が負荷25bに対して並列に接続される。
センス抵抗225、226は、負荷25bに対するDC−DCコンバータ223の出力電圧を分圧した電圧を、エラー・アンプ213の一方の入力端子に供給する。エラー・アンプ213の他方の入力端子には基準電圧Vrefが入力され、その両者の差がフィードバック信号としてFETドライバ109に出力される。なお、センス抵抗225および226の抵抗値および基準電圧Vrefの電圧値は、DC−DCコンバータ223の出力電圧の平均値が定格値であるときにエラー・アンプ213のフィードバック信号がゼロになるように設定されている。このことによってFETドライバ109は、エラー・アンプ113から入力されるフィードバック信号がゼロになるよう、オン期間またはオフ期間を変化させ出力電圧の平均値が定格値となるように制御を行う。
PWM方式では、オン期間にFET211がオンになり、負荷25bに印加される負荷電圧がセンス抵抗225および226によって分圧され、エラー・アンプ113へセンス電圧が入力される。オフ期間にはFET211がオフになり、センス抵抗225および226には電流は流れないので、そこで電力が消費されることはない。PFM方式では、オン期間にFET211がオフになり、オフ期間にFET211がオンになる。
つまり、電圧制御型のDC−DCコンバータにおいてもオン期間またはオフ期間のうちで出力電圧を検出する必要のない期間は、FET211をオフにして、センス抵抗225および226に電流が流れないようにすれば、そこで電力が無駄に消費されないようにすることができる。電圧制御型のDC−DCコンバータでは、出力電圧を検出してFETドライバ109にフィードバック信号を送ることでオン期間の終期またはオフ期間の終期を制御することを除けば、図3〜図6に示した電流制御型のDC−DCコンバータ23についての動作の説明を参照して理解できるので、回路の詳細な説明は省略する。
これまで、ステップ・ダウン型のDC−DCコンバータを例にして説明してきたが、本発明はステップ・アップ型のDC−DCコンバータに適用することもできる。液晶ディスプレイが大きくなると、そのバックライトとして使用される白色LEDが直列接続される個数が多くなる。したがって、それらの白色LEDに電力を供給するには、より高い電圧が必要である。ノートPCのDC電源から供給される電圧は約8〜20V前後であるが、たとえば定格電圧が約3Vの白色LEDを8個直列に接続して駆動するには、約24Vの電圧が必要である。このような場合、ステップ・アップ型のDC−DCコンバータを採用することによって、ノートPCでもより多くの白色LEDを直列に接続したバックライトを採用することができる。
ステップ・アップ型DC−DCコンバータには、ステップ・ダウンDC−DCコンバータのように、センス抵抗に流れる電流をセンス電圧として検出してオン期間またはオフ期間の終期を決定して出力電流または出力電圧を設定された値に維持するような動作をするものが存在する。そのようなステップ・アップ型DC−DCコンバータにおいても、オン期間またはオフ期間のうち出力のフィードバック信号でその終期を決定する必要がない期間にセンス抵抗に電流を流さないことで、センス抵抗が無駄な電力を消費しないようにすることができる。
前述のように、従来のDC−DCコンバータ423で、白色LEDの定格電圧を約3V、センス抵抗115の両端の電圧を約0.33V、FET101およびFET103のスイッチングのデューティ比を50%とすると、DC−DCコンバータ423から出力された電力のうち約5%はセンス抵抗115によって無駄に消費されることになる。しかし本発明のDC−DCコンバータ23では、従来は無駄に消費されていた約5%の電力を、センス抵抗115を流れる電流をバイパスすることによって消費されないようにしている。本発明のために新しく追加するデバイスはFET111だけであり、しかもFET111はFET101またはFET103と同じタイミングで駆動されるので、FETドライバ109は従来のものとほぼ同一でよい。
つまり、本発明の実施によってFETの駆動にかかる消費電力の増加はごく僅かである。したがって、センス抵抗115で無駄に消費されていた約5%の電力がほぼそのまま、従来のDC−DCコンバータ423と比べて本発明のDC−DCコンバータ23で節電できる量となる。なお、所定の周期をスキップしながらセンス抵抗に電流を流して出力電流の制御を行う方法を採用すれば、センス抵抗で消費される電力をさらに低減することができる。
本発明は、出力電流または出力電圧をセンス抵抗のセンス電圧として検出してフィードバック信号を生成することによって、オン期間またはオフ期間の終期を決定するDC−DCコンバータで、フィードバック信号に基づく制御が行われない期間が存在しているものに対して適用できる。フィードバック値に基づく制御が行われない期間にはセンス抵抗に電流を流さないようにするという本発明の原則を理解していれば、当業者はさらに多くの種類のDC−DCコンバータに対して本発明を適用することができるであろう。
その用途も白色LED用光源に限定されず、DC−DCコンバータを有する電子機器に対して幅広く適用可能である。また、使用される素子も、たとえばFETをパワー・トランジスタもしくはファスト・リカバリ・ダイオードなどに適宜置換することも可能である。
これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることは言うまでもないことである。
DC−DCコンバータを有する電子機器において利用可能である。
本発明の実施の形態にかかるノートPCの外形図である。 本発明の実施の形態にかかるノートPCの電源系統の構成を示すブロック図である。 本発明の実施の形態にかかる電流制御型のバックライト用DC−DCコンバータの構成を示すブロック図である。 DC−DCコンバータがPFM方式で動作する場合の、図3の回路中の各々のFETのオン/オフのタイミング、および負荷電流の変化を示す図である。 DC−DCコンバータがPWM方式で動作する場合の、図3の回路中の各々のFETのオン/オフのタイミング、および負荷電流の変化を示す図である。 図3の回路中の各々のFETのオン/オフのタイミングの別のパターン、および電流の変化を示す図である。 本発明の実施の形態にかかる電圧制御型のDC−DCコンバータの構成を示すブロック図である。 従来のバックライト用DC−DCコンバータおよびバックライトの構成を示すブロック図である。
符号の説明
10…ノートPC
11…液晶ディスプレイ
21…DC電源
23、223、423…DC−DCコンバータ
25、225…バックライト
25b…負荷
105…インダクタ
107…キャパシタ
109、309…FETドライバ
113、213…エラー・アンプ
115、215、216…センス抵抗
117…接地

Claims (15)

  1. 入力電圧を変換して負荷に負荷電流を供給する電流制御型のDC−DCコンバータであって、
    オン期間に前記入力電圧を通過させオフ期間に前記入力電圧を阻止するメイン・スイッチと、
    前記負荷電流が流れたときにセンス電圧を発生させるセンス抵抗と、
    前記センス電圧を検出し基準電圧と比較した結果を出力するフィードバック回路と、
    前記センス抵抗に流れる電流を迂回させるバイパス回路と、
    前記オン期間と前記オフ期間で構成される周期ごとに、前記オン期間または前記オフ期間のいずれか一方の期間の終期を前記フィードバック回路の出力で決定して前記メイン・スイッチの動作を制御し、他方の期間に前記負荷電流を迂回させるように前記バイパス回路の動作を制御する制御回路と
    を有するDC−DCコンバータ。
  2. 前記オン期間にエネルギーを蓄積するインダクタと、
    前記オフ期間に前記インダクタに蓄積したエネルギーを前記負荷に供給する転流回路と
    を有する請求項1記載のDC−DCコンバータ。
  3. 前記制御回路は前記センス電圧が所定値を超えたときに前記オン期間を終了する請求項1記載のDC−DCコンバータ。
  4. 前記制御回路は前記センス電圧が所定値より低下したときに前記オフ期間を終了する請求項1記載のDC−DCコンバータ。
  5. 前記負荷が発光ダイオードである請求項1記載のDC−DCコンバータ。
  6. 前記制御回路は所定の周期間隔ごとに前記負荷電流が前記センス抵抗に流れるように前記バイパス回路の動作を制御する請求項1記載のDC−DCコンバータ。
  7. 前記制御回路はパルス幅変調方式で前記メイン・スイッチの動作を制御する請求項1記載のDC−DCコンバータ。
  8. 前記制御回路はパルス周波数変調方式で前記メイン・スイッチの動作を制御する請求項1記載のDC−DCコンバータ。
  9. 入力電圧を変換して負荷に負荷電圧を供給する電圧制御型のDC−DCコンバータであって、
    オン期間に前記入力電圧を通過させオフ期間に前記入力電圧を阻止するメイン・スイッチと、
    前記負荷電圧が印加されたときにセンス電圧を発生させるセンス抵抗と、
    前記センス電圧を検出し基準電圧と比較した結果を出力するフィードバック回路と、
    前記センス抵抗に流れる電流を阻止する節電回路と、
    前記オン期間と前記オフ期間で構成される周期ごとに、前記オン期間または前記オフ期間のいずれか一方の期間の終期を前記フィードバック回路の出力で決定して前記メイン・スイッチの動作を制御し、他方の期間に前記センス抵抗に流れる電流を阻止するように前記節電回路の動作を制御する制御回路と
    を有するDC−DCコンバータ。
  10. 1次側に供給された入力電圧を変換して2次側に出力電圧を供給するDC−DCコンバータであって、
    オン期間またはオフ期間のいずれか一方の期間の終期が出力に応じて決定されてオン・オフすることにより前記入力電圧を前記出力電圧に変換するメイン・スイッチと、
    前記メイン・スイッチの2次側に接続されるセンス抵抗と、
    前記センス抵抗に流れる電流を制限する節電回路と、
    前記オン期間と前記オフ期間で構成される周期ごとに、前記オン期間または前記オフ期間のうちで終期を出力電圧に基づいて決定する必要のない期間に前記センス抵抗に流れる電流を制限するように前記節電回路の動作を制御する制御回路と
    を有するDC−DCコンバータ。
  11. 直流電圧源と、
    ディスプレイと、
    前記ディスプレイのバックライトに使用される発光ダイオードと、
    前記発光ダイオードに電力を供給するDC−DCコンバータとを有し、
    前記DC−DCコンバータは、
    オン期間に前記入力電圧を通過させオフ期間に前記入力電圧を阻止するメイン・スイッチと、
    前記発光ダイオードに負荷電流が流れたときにセンス電圧を発生させるセンス抵抗と、
    前記センス電圧を検出し基準電圧と比較した結果を出力するフィードバック回路と、
    前記センス抵抗に流れる負荷電流を迂回させるバイパス回路と、
    前記オン期間と前記オフ期間で構成される周期ごとに、前記オン期間または前記オフ期間のいずれか一方の期間の終期を前記フィードバック回路の出力で決定して前記メイン・スイッチの動作を制御し、他方の期間に前記負荷電流を迂回させるように前記バイパス回路の動作を制御する制御回路と
    を有する電子機器。
  12. 前記DC−DCコンバータが入力電圧より高い出力電圧を生成するステップ・アップ形である請求項11記載の電子機器。
  13. センス抵抗が検出したセンス電圧をフィードバックしてメイン・スイッチをパルス幅変調方式で制御するDC−DCコンバータにおいて消費電力を低減する方法であって、
    前記メイン・スイッチをオンにして前記センス抵抗に電流を流すステップと、
    前記センス抵抗に流れる電流が所定値を超えたときに前記メイン・スイッチをオフにするステップと、
    前記パルス幅変調方式での動作の周期ごとに、前記メイン・スイッチがオフになっている期間に前記センス抵抗に流れる電流を迂回させるステップと
    を有する消費電力の低減方法。
  14. 前記センス抵抗に電流を流すステップを、前記メイン・スイッチが所定の回数オンになるごとに実行する請求項13記載の消費電力の低減方法。
  15. センス抵抗が検出したセンス電圧をフィードバックしてメイン・スイッチを周波数変調方式で制御するDC−DCコンバータにおいて消費電力を低減する方法であって、
    前記メイン・スイッチをオフにして前記センス抵抗に電流を流すステップと、
    前記センス抵抗に流れる電流が所定値より低下したときに前記メイン・スイッチをオンにするステップと、
    前記周波数変調方式での動作の周期ごとに、前記メイン・スイッチがオンになっている期間に前記センス抵抗に流れる電流を迂回させるステップと
    を有する消費電力の低減方法。
JP2007003040A 2007-01-11 2007-01-11 Dc−dcコンバータ、電子機器、および消費電力の低減方法 Active JP4295327B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007003040A JP4295327B2 (ja) 2007-01-11 2007-01-11 Dc−dcコンバータ、電子機器、および消費電力の低減方法
CNA2008100034271A CN101222178A (zh) 2007-01-11 2008-01-11 Dc-dc变换器、电子设备以及消耗电力的降低方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007003040A JP4295327B2 (ja) 2007-01-11 2007-01-11 Dc−dcコンバータ、電子機器、および消費電力の低減方法

Publications (2)

Publication Number Publication Date
JP2008172909A JP2008172909A (ja) 2008-07-24
JP4295327B2 true JP4295327B2 (ja) 2009-07-15

Family

ID=39631815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003040A Active JP4295327B2 (ja) 2007-01-11 2007-01-11 Dc−dcコンバータ、電子機器、および消費電力の低減方法

Country Status (2)

Country Link
JP (1) JP4295327B2 (ja)
CN (1) CN101222178A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373861B1 (ko) * 2008-11-19 2014-03-13 엘지디스플레이 주식회사 액정표시장치
TWI396956B (zh) * 2009-09-18 2013-05-21 Richtek Technology Corp 平均電流調節器及其驅動電路與平均電流調節方法
US8716995B2 (en) 2010-11-24 2014-05-06 Rohm Co., Ltd. Control circuit for switching power supply
CN102478606A (zh) * 2010-11-26 2012-05-30 鸿富锦精密工业(深圳)有限公司 降压式变换电路的过流保护阻值侦测电路
JP5785814B2 (ja) 2011-08-18 2015-09-30 ローム株式会社 スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器
JP6004772B2 (ja) * 2012-06-20 2016-10-12 キヤノン株式会社 充電回路及びその制御方法
KR102217689B1 (ko) * 2014-09-03 2021-02-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 열화 검출 방법
US9461543B2 (en) 2014-12-01 2016-10-04 Endura Technologies LLC DC-DC converter with digital current sensing
CN106026633A (zh) * 2016-07-15 2016-10-12 昆山龙腾光电有限公司 电源转换器
CN107196521A (zh) * 2017-07-19 2017-09-22 上海仁机仪器仪表有限公司 盖革米勒探测器用的低功耗高压电源模块
CN110308781A (zh) * 2019-03-26 2019-10-08 深圳大锄科技有限公司 一种可容差高功率密度串联供电装置及其方法
CN111951721B (zh) * 2020-08-24 2021-11-02 上海天马微电子有限公司 驱动背板、发光面板、显示装置以及成型方法

Also Published As

Publication number Publication date
JP2008172909A (ja) 2008-07-24
CN101222178A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4295327B2 (ja) Dc−dcコンバータ、電子機器、および消費電力の低減方法
JP4060840B2 (ja) 発光ダイオード駆動用半導体回路、及びそれを有する発光ダイオード駆動装置
US8569975B2 (en) Control circuit for switching power supply
EP1860922B1 (en) Method and apparatus to power light emitting diode arrays
US20080225563A1 (en) Method and apparatus to control voltage conversion mode
JP5211699B2 (ja) 直流電源装置、led駆動用電源装置および電源駆動用半導体集積回路
US20060261752A1 (en) DC-DC converter having protective function of over-voltage and over-current and led driving circuit using the same
WO2011039899A1 (ja) 電流駆動回路
KR100833247B1 (ko) 광원 점등 구동장치
JP2009044779A (ja) 電源装置及びこれを備えた電子機器
US20070262763A1 (en) Power supply circuit device and electronic apparatus provided therewith
US20110134155A1 (en) Display device and driving method thereof
KR20110120623A (ko) 전기적부하의 구동회로 및 그 구동방법
EP2584867A1 (en) LED driving apparatus, method for driving LED, and display apparatus thereof
EP3213602B1 (en) Dual control led driver
US8093877B2 (en) Transient voltage compensation apparatus and power supply using the same
TWI683595B (zh) Led背光驅動雙控制器級聯的系統和方法
EP2555590A1 (en) Backlight unit and apparatus and method for controlling LED driving circuit
KR100725499B1 (ko) Led 구동회로
US20110181266A1 (en) Switching power supply circuit
JP4558001B2 (ja) 電源回路
KR101304436B1 (ko) Led 구동 시스템 및 그 구동 제어방법
KR101034899B1 (ko) 출력단의 전압/전류의 직접적인 검출이 가능한 승강압형 컨버터방식의 발광 다이오드 구동 회로
KR101056420B1 (ko) 출력단의 전압/전류의 직접적인 검출이 가능한 강압형 컨버터방식의 발광 다이오드 구동 회로
KR101282072B1 (ko) Led 패널의 과전압 보호장치 및 그 보호방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4295327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250