JP4294422B2 - 直流電源回路及び光ディスク装置 - Google Patents

直流電源回路及び光ディスク装置 Download PDF

Info

Publication number
JP4294422B2
JP4294422B2 JP2003313440A JP2003313440A JP4294422B2 JP 4294422 B2 JP4294422 B2 JP 4294422B2 JP 2003313440 A JP2003313440 A JP 2003313440A JP 2003313440 A JP2003313440 A JP 2003313440A JP 4294422 B2 JP4294422 B2 JP 4294422B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
reset
power supply
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003313440A
Other languages
English (en)
Other versions
JP2005086853A (ja
Inventor
孝 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi LG Data Storage Inc
Original Assignee
Hitachi LG Data Storage Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi LG Data Storage Inc filed Critical Hitachi LG Data Storage Inc
Priority to JP2003313440A priority Critical patent/JP4294422B2/ja
Publication of JP2005086853A publication Critical patent/JP2005086853A/ja
Application granted granted Critical
Publication of JP4294422B2 publication Critical patent/JP4294422B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、光ディスク装置等に用いられる電源の低電圧化に好適な直流電源回路、特に、DC−DCコンバータICとリセットICとを組合せた複合ICを容易に実現できる直流電源回路に関する。
直流電源回路の従来技術としては、特開平10−232722号公報(従来技術1)及び特開2003−134808号公報(従来技術2)が知られていた。
従来技術1には、直流供給電源、遅延リセット回路、遅延スタートストップ回路及びDC−DCコンバータを設け、上記遅延リセット回路が上記直流供給電源の瞬断時に上記遅延スタートストップ回路をリセットして瞬断直後の電源再突入の安定化をはかる直流電源回路が記載されている。
また、従来技術2には、DC−DCコンバータの出力電圧の異常検知を行い、遮断状態にする異常検知回路部と、該異常検知回路部から所定の異常検知信号が出力されるとパルスを所定値になるまでカウントして所定のリセット信号を出力して上記異常検知回路部に対して異常検知信号の出力を停止させるリセット信号発生回路部とを備えたことが記載されている。
特開平10−232722号公報
特開2003−134808号公報
近年、ノートPC等の携帯用途の高まりと共に、光ディスク装置の電源に対する低電圧化の要求が高まってきている。
その一方で、電源周りでは、DC−DCコンバータICとリセットICの複合化が進められ、光ディスク装置などを制御するLSIの駆動電圧は、半導体プロセスの微細加工技術の進展によって1.5Vまで低減する一方で、リセットICにおける異常検出電圧は、1.5V以下とすると誤動作が生じることから、供給電源に対してDC−DCコンバータICとリセットICとを独立構成とする電源回路の改良が必要とされるようになってきている。
他方、リセット回路は、過電流や外来ノイズによる異常に対してDC−DCコンバータの出力遮断の後、自動的に電圧出力を再開させると共に、電源やクロックの安定、発振安定、DSP(Digital Signal Processor)内部のレジスタの初期化など回路動作に重要な役割を持っており、リセット出力は必ずDC−DCコンバータの出力より遅くしなければならないので、DC−DCコンバータの出力電圧をリセット回路に入力するのが一般的な手法であった。しかしながら、DC−DCコンバータの出力電圧が1.5V程度以下に低電圧化し、この出力電圧にノイズ等が重畳されるとリセット回路が誤動作してしまうという課題を有していた。
そこで、最近の電源の低電圧化に対応するため、図4に示すように、DC−DCコンバータ31の出力電圧1.5V程度と、リセット回路33の異常検出最適電圧を独立に得ることが必要となり、DC−DCコンバータ31とリセット回路33の各々に第1遅延回路32、第2遅延回路34を設けて、図5に示すように、設計時におけるリセット遅延時定数td3の調整で、DC−DCコンバータの出力タイミングtd1に対してマージンを持ってリセット電圧設定を得るようにしていた。なお、第2遅延回路34は、5V電源を監視し、リセット出力をtd3遅延させている。しかしながら、これらの回路を製造する際、第1遅延回路32における遅延時定数td1及び第2遅延回路34におけるリセット遅延時定数td3がばらつく関係で、常に、リセット遅延時定数td3と遅延時定数td1との差の値(td3−td1)が非常に小さくなってしまう、若しくはマイナスの値になってしまうことを防止するために、製造時の遅延時定数td1のばらつきを考慮して遅延時定数td3を非常に長い時間を設定する必要が生じ、その結果、5V電源が立ち上がってから、クロックの安定、発振安定及びDSP内部のレジスタなどの回路全体が初期化されるまで時間が長時間要してしまうという課題を有していた。
本発明の目的は、上記課題を解決すべく、光ディスク装置などの電源の低電圧化に好適で、DC−DCコンバータICとリセットICを組合せた複合ICを容易に実現でき、しかも回路全体を初期化するリセット時間の短縮を可能にした直流電源回路を提供することにある。
上記目的を達成するために、本発明は、供給電源から入力される直流電圧を、1.5V程度以下の低電圧に変換して出力するDC−DCコンバータと、リセット信号を出力するリセット回路とを備え、該リセット回路から出力される前記リセット信号が、前記DC−DCコンバータの出力遅延時間(出力遅延時定数)td1に第2の遅延時間(第2の遅延時定数)td2を加えたリセット遅延時間(リセット遅延時定数)(td1+td2)を有するように構成したことを特徴とする直流電源回路である。
また、本発明は、前記DC−DCコンバータをDC−DCコンバータ用ICで形成し、前記リセット回路をリセット回路用ICで形成したことを特徴とする。
また、本発明は、供給電源から入力される直流電圧を、1.5V程度以下の低電圧に変換して出力するDC−DCコンバータと、前記供給電源から入力される直流電圧の立ち上がりを基準にして前記DC−DCコンバータから出力する電圧の立ち上がりの出力遅延時間(出力遅延時定数)td1を決める第1遅延回路と、前記供給電源から得られる直流電圧の立ち上がりを基に前記第1遅延回路で決められた前記出力遅延時間に第2の遅延時間(第2の遅延時定数)td2を加えたリセット遅延時間(リセット遅延時定数)(td1+td2)を得る第2遅延回路と、該第2遅延回路で得られたリセット遅延時間でリセット信号を出力するリセット回路とを備えたことを特徴とする直流電源回路である。
また、本発明は、前記DC−DCコンバータおよび前記第1遅延回路によりDC−DCコンバータ用ICを形成し、前記第2遅延回路および前記リセット回路によりリセット回路用ICを形成したことを特徴とする。
以上説明したように、本発明によれば、光ディスク装置などの電源の低電圧化に好適で、DC−DCコンバータICとリセットICを組合せた複合ICを容易に実現でき、しかもDC−DCコンバータの出力タイミングに対して十分マージンを持ったリセット電圧作動を可能にすると共に回路全体を初期化するリセット時間の短縮を可能にした直流電源回路を実現できる効果を奏する。
本発明に係る光ディスク装置などの直流電源回路の実施の形態について図1及び図2を用いて説明する。
本発明に係る直流電源回路は、図1に示すように、光ディスク装置などを制御するLSIの駆動電圧が半導体プロセスの微細加工技術の進展によって1.5V程度、さらにはそれ以下に低電圧化される傾向にあり、リセット回路用ICにおける異常検出電圧が1.5V程度以下とすると誤動作が生じることから、供給直流電源(例えば5V)に対してDC−DCコンバータ11を有するDC−DCコンバータ用ICとリセット回路13を有するリセット回路用ICとを独立構成とする。
そして、DC−DCコンバータ11とリセット回路(第2遅延回路14も含ませてもよい。)13は、供給直流電源(例えば5V)が入力されるように並列に接続される。図1においては、供給直流電源(例えば5V)がDC−DCコンバータ11と第2遅延回路14との各々に入力されるように構成されている。第1遅延回路(DC−DCコンバータ11に含ませてもよい。)12は、DC−DCコンバータ11に接続され、DC−DCコンバータ11の出力1.5V程度以下の出力遅延時定数(出力開始時定数)td1を決定して制御するものである。第2遅延回路14には、供給直流電源(例えば5V)が入力され、該電源を監視するよう構成される。更に、第1遅延回路12と第2遅延回路14とを直列構成とする。その結果、第2遅延回路14において、第2の遅延時定数td2を第1遅延回路12から得られる出力開始時定数td1に加算してリセット遅延時定数(td1+td2)を得てリセット回路13に入力することになるので、図2に示すように、製造時において出力開始時定数td1にばらつきが生じたとしても、リセット回路13から出力されるリセット信号の立ち上がりは、必ず低電圧化された出力電圧(1.5V程度以下)の立ち上がりよりも確実に後になり、製造工程でのばらつきを抑制する必要もなく、コスト低減を実現することができる。
以上説明したように、例えば5V電源が立ち上がってからDC−DCコンバータ11からは出力遅延時定数(出力開始時定数)td1(nsオーダー)経過後、1.5V程度以下の低電圧が立ち上がって光ディスク装置などの全体回路に供給され、さらにその後第2の遅延時定数td2(nsオーダー)経過後、リセット回路13からは全体回路(クロック回路、発振回路、DSP(Digital Signal Processor)内部のレジスタなど)に対してリセット信号により初期化されることになる。即ち、いずれの電源回路においても、リセット回路13から出力されるリセット信号の立ち上がりは、必ず低電圧化された出力電圧(1.5V程度以下)の立ち上がりよりも確実に後にすることが可能となる。その結果、光ディスク装置などにおいて動作が開始されることになる。また、過電流や外来ノイズによる異常に対してDC−DCコンバータの出力遮断後、自動的に電圧出力を再開させるときも同様となる。
次に、本発明に係る直流電源回路を備えた光ディスク装置の一実施の形態について図3を用いて説明する。即ち、光ディスク装置のシステム構成は、DVDドライブ20と、パソコンや端末等のホストコンピュータ30とで構成される。光ディスク1はスピンドルモータ4で駆動されて、光ピックアップ2で情報の再生が行われる。光ピックアップ2は、送りモータ3で光ディスク1の半径方向に移送される。光ピックアップ2で読み取られたディスクのデータは、RFアンプ5で増幅されて、デコーダ6で復調される。復調化されたデータは、メモリ制御部7を介して内部メモリであるバッファメモリ8に一時的に記憶され、内部の基準クロックに従って読み出され、インタフェース部9を介してホストコンピュータ25に送られる。21は、光ピックアップ2、送りモータ3及びスピンドルモータ4を制御するサーボ制御部である。22は、サーボ制御部21、RFアンプ5、デコーダ6、メモリ制御部7及びインターフェース部9を制御するシステム制御部である。
従って、本発明に係る直流電源回路のDC−DCコンバータ11から出力される1.5V以下の直流電源は、LSIを主に駆動する電源として、RFアンプ5、デコーダ6、メモリ制御部7、インタフェース部9、サーボ制御部21及びシステム制御部22などの回路に供給される。
また、本発明に係る直流電源回路のリセット回路13から出力されるリセット信号は、サーボ制御部21、システム制御部22及びメモリ制御部7などの回路(クロック回路、発振回路、DSP(Digital Signal Processor)内部のレジスタなど)に入力されてリセットされて初期化されることになる。
本発明に係る光ディスク装置などの電源の低電圧化に好適で、DC−DCコンバータICとリセットICを組合せた複合ICで構成される直流電源回路の一実施の形態を示すブロック図である。 本発明に係る図1に示す直流電源回路におけるDC−DCコンバータおよびリセット回路の遅延時間タイミングを示す図である。 本発明に係る直流電源回路を備えた光ディスク装置の一実施の形態を示す図である。 比較例である直流電源回路の構成を示した図である。 比較例である図4に示す直流電源回路おけるDC−DCコンバータおよびリセット回路の遅延時間タイミングを示す図である。
符号の説明
7…メモリ制御部、11…DC−DCコンバータ(DC−DCコンバータ用IC)、12…第1遅延回路(DC−DCコンバータ用ICに含まれる。)、13…リセット回路(リセット回路用IC)、14…第2遅延回路(リセット回路用ICに含まれる。)、20…DVDドライブ、21…サーボ制御部、22…システム制御部。

Claims (5)

  1. 供給電源から得られる直流電圧が入力され、該入力される直流電圧の立ち上がりを基準にした出力遅延時間で前記入力される直流電圧を、1.5V程度以下の低電圧に変換してLSIを主に構成される回路を駆動する低電圧直流電源として出力するDC−DCコンバータと、
    前記供給電源から得られる前記直流電圧が入力され、前記LSIを主に構成される回路のうち、少なくともクロック回路、発振回路及びDSP内部のレジスタを有する回路に対して初期化するリセット信号を出力するリセット回路とを備え、
    該リセット回路から出力される前記リセット信号が、前記供給電源から入力される前記直流電圧の立ち上がりを基準にした前記DC−DCコンバータの出力遅延時間に対して第2の遅延時間を加えたリセット遅延時間を有するように構成したことを特徴とする直流電源回路。
  2. 前記DC−DCコンバータをDC−DCコンバータ用ICで形成し、前記リセット回路をリセット回路用ICで形成したことを特徴とする請求項1記載の直流電源回路。
  3. 供給電源から得られる直流電圧を入力し、該入力される直流電圧の立ち上がりを基準にして出力遅延時間を決める第1遅延回路と、
    前記入力される直流電圧の立ち上がりを基準にした前記第1遅延回路で決めた前記出力遅延時間で前記入力される直流電圧を、1.5V程度以下の低電圧に変換してLSIを主に構成される回路を駆動する低電圧直流電源として出力するDC−DCコンバータと、
    前記供給電源から得られる前記直流電圧が入力され、前記供給電源から入力された前記直流電圧の立ち上がりを基準にして前記第1遅延回路で決められた前記出力遅延時間に対して第2の遅延時間を加えたリセット遅延時間を得る第2遅延回路と、
    前記LSIを主に構成される回路のうち、少なくともクロック回路、発振回路及びDSP内部のレジスタを有する回路に対して前記供給電源から入力された前記直流電圧の立ち上がりを基準にした前記第2遅延回路で得られた前記リセット遅延時間で初期化するリセット信号を出力するリセット回路とを備えたことを特徴とする直流電源回路。
  4. 前記DC−DCコンバータおよび前記第1遅延回路によりDC−DCコンバータ用ICを形成し、前記第2遅延回路および前記リセット回路によりリセット回路用ICを形成したことを特徴とする請求項3記載の直流電源回路。
  5. 請求項1乃至4の何れか一つに記載の直流電源回路を備えたことを特徴とする光ディスク装置。
JP2003313440A 2003-09-05 2003-09-05 直流電源回路及び光ディスク装置 Expired - Lifetime JP4294422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003313440A JP4294422B2 (ja) 2003-09-05 2003-09-05 直流電源回路及び光ディスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313440A JP4294422B2 (ja) 2003-09-05 2003-09-05 直流電源回路及び光ディスク装置

Publications (2)

Publication Number Publication Date
JP2005086853A JP2005086853A (ja) 2005-03-31
JP4294422B2 true JP4294422B2 (ja) 2009-07-15

Family

ID=34414362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313440A Expired - Lifetime JP4294422B2 (ja) 2003-09-05 2003-09-05 直流電源回路及び光ディスク装置

Country Status (1)

Country Link
JP (1) JP4294422B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054987A1 (en) 2004-11-18 2006-05-26 Contentguard Holdings, Inc. Method, system, and device for license-centric content consumption
JP6057665B2 (ja) 2012-10-25 2017-01-11 ローム株式会社 半導体装置、電子機器、車両

Also Published As

Publication number Publication date
JP2005086853A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
US20070097773A1 (en) Semiconductor memory device and method of adjusting same
JPH06236686A (ja) 半導体装置
US8325940B2 (en) Power management controller for drivers
US20140300987A1 (en) Motor drive device, magnetic disk storage device, and electronic device
US9142248B2 (en) Motor drive device, magnetic disk storage device, and electronic device
US20080191674A1 (en) Regulator with Automatic Power Output Device Detection
JP2010108411A (ja) ディスクアレイコントロール装置および情報処理装置
JP4294422B2 (ja) 直流電源回路及び光ディスク装置
JP5302235B2 (ja) 半導体集積回路装置
JP4890796B2 (ja) モータ駆動回路およびそれを用いたディスク装置
JP2006309912A (ja) 光ディスク装置および光ディスク装置の記録再生方法
JP5457628B2 (ja) 半導体装置及びそのタイミング制御方法
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
JP2004152441A (ja) ディスク記憶装置及び同装置におけるスピンドルモータの駆動電圧制御方法
US20060294405A1 (en) Magnetic disk drive with efficient power generation
US20140368949A1 (en) Class-ab amplifier, motor device, magnetic disk storage device, and electronic apparatus
KR100408893B1 (ko) 적은 소모 전력과 빠른 응답 속도를 가지는 입력 버퍼 회로
JP2006216147A (ja) 不揮発性メモリ回路
JP4600753B2 (ja) マルチチップモジュール装置及びマルチチップのシャットダウン制御方法
JP2007149256A (ja) ディスク記憶装置及びヘッドアンプ装置
JP2009237712A (ja) 回路システムおよびプログラム
JP2915720B2 (ja) 半導体記憶装置
US20130016595A1 (en) Method of driving optical disc and optical disc drive using the method
JP3921081B2 (ja) 光学的記録再生用のアナログlsi
JP2002034294A (ja) モータ駆動装置及びこれを用いたディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4294422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term