JP4293032B2 - Manufacturing method of electronic component mounting structure - Google Patents
Manufacturing method of electronic component mounting structure Download PDFInfo
- Publication number
- JP4293032B2 JP4293032B2 JP2004091490A JP2004091490A JP4293032B2 JP 4293032 B2 JP4293032 B2 JP 4293032B2 JP 2004091490 A JP2004091490 A JP 2004091490A JP 2004091490 A JP2004091490 A JP 2004091490A JP 4293032 B2 JP4293032 B2 JP 4293032B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- solution
- substrate
- electronic component
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、基板に形成された電極端子同士を直接接合する方法、特に半導体素子等の電極端子と配線基板の電極端子とをフリップチップ方式により接合するための接続パッドの製造方法に関する。 The present invention relates to a method of directly bonding electrode terminals formed on a substrate, and more particularly to a method of manufacturing a connection pad for bonding an electrode terminal of a semiconductor element or the like and an electrode terminal of a wiring substrate by a flip chip method.
近年、半導体素子は機器の高速化および小型化に伴い、高集積化が著しく進んでおり、1つの基板に複数の半導体素子を配置するマルチチップモジュール化が行われるようになってきた。高密度実装されたマルチチップモジュールは高速の信号処理を行うために電極間距離を短くすることが要求されている。また、半導体素子の高機能化に伴い電極端子数は増加しており、半導体素子の小型化のためにも電極端子ピッチを従来の100μm程度から数μm〜数十μmに狭ピッチ化することが要求されている。したがって、半導体素子の電極端子と基板の電極端子とを接合するために形成する接続パッドの狭ピッチ化が必要となってきている。 2. Description of the Related Art In recent years, with the increase in speed and size of devices, semiconductor devices have been highly integrated, and a multichip module in which a plurality of semiconductor devices are arranged on one substrate has been performed. A multichip module mounted with high density is required to shorten the distance between electrodes in order to perform high-speed signal processing. In addition, the number of electrode terminals is increasing with the higher functionality of semiconductor elements, and the electrode terminal pitch can be narrowed from about 100 μm to several μm to several tens μm in order to reduce the size of the semiconductor elements. It is requested. Therefore, it is necessary to reduce the pitch of the connection pads formed for joining the electrode terminals of the semiconductor element and the electrode terminals of the substrate.
従来の製造方法では、このような接続パッドは一般にバンプとよばれる突起電極を半導体素子の電極端子上に半田メッキや金メッキあるいはワイヤバンプ方式により形成していた。このため、電極端子の端子間のピッチは比較的大きくしなければならなかった。また、このようなバンプを用いた接続方法では、検査により不良の半導体素子や接続不良が判明してもリペアが容易ではなく、他の良品の半導体素子や配線基板ごと廃棄することが多く、低コスト化に対する障害となっていた。 In the conventional manufacturing method, such connection pads are generally formed with bump electrodes called bumps on the electrode terminals of the semiconductor element by solder plating, gold plating or wire bump methods. For this reason, the pitch between the electrode terminals had to be relatively large. In addition, with such a connection method using bumps, repair is not easy even if a defective semiconductor element or connection failure is found by inspection, and other good semiconductor elements and wiring boards are often discarded. It was an obstacle to cost.
これに対して、導電性の高分子からなる熱粘性接着剤を用いて基板と半導体素子とを接合する方法がある。この方法では、熱粘性接着剤からなる導電性の高分子はスクリーン印刷により形成することが示されている(例えば、特許文献1)。 On the other hand, there is a method of bonding a substrate and a semiconductor element using a thermoviscous adhesive made of a conductive polymer. In this method, it is shown that a conductive polymer composed of a thermoviscous adhesive is formed by screen printing (for example, Patent Document 1).
一方、基板上にパターン化された導電性有機物の電極を疎水性のマスクを用いて形成する方法もある。これによると、水面上に導電性有機物を有機溶媒に溶解させた溶液を滴下し、この溶液中の溶媒が蒸発した後、水面上に析出した導電性有機物を寄せ集めて稠密な導電性有機物の薄膜を形成し、この薄膜の上にあらかじめ所定の電極パターン形状の開口を設けた基板の表面を疎水性のマスクを介して配置することで、基板表面に導電性有機物の電極を形成する方法である(例えば、特許文献2)。
上記の第1の例では、導電性の高分子を用いることが述べられているが、実施例に記載されている材料は絶縁性の有機高分子に導電性を有する金属フィラーを含むものであり、金属フィラーの粒径等による制約を受けるためスクリーン印刷やインクジェット等の方式でなければ作製しにくい。このため、ファインピッチで作製することが困難である。 In the first example described above, it is stated that a conductive polymer is used. However, the materials described in the examples include a conductive metal filler in an insulating organic polymer. Since it is restricted by the particle size of the metal filler and the like, it is difficult to produce unless a screen printing or ink jet method is used. For this reason, it is difficult to produce at a fine pitch.
また、第2の例では、疎水性のマスクを介して基板上にパターン化された導電性有機物の薄膜を作製しているが、このような方式ではマスクの厚みをあまり薄くすることができないので、開口部もあまり小さくできない。このため、この方法でもファインピッチで作製することは困難である。実際、基板上に作製したパターンの一例では、幅が3mmで、長さが25mmである。また、この方法では、水の表面に析出するような材料でなければならず、使用できる導電性高分子材料に対する制約も生じる。 In the second example, a conductive organic thin film patterned on a substrate is manufactured through a hydrophobic mask. However, in such a method, the mask cannot be made too thin. The opening cannot be made too small. For this reason, it is difficult to produce with fine pitch even by this method. Actually, in the example of the pattern produced on the substrate, the width is 3 mm and the length is 25 mm. In this method, the material must be deposited on the surface of water, and there is a restriction on the conductive polymer material that can be used.
本発明は、このような従来の課題を解決して、ファインピッチでも容易に、低コストで接続パッドを形成することが可能な電子部品実装用構造体の製造方法を提供することを目的とする。 An object of the present invention is to solve such a conventional problem and to provide a method of manufacturing an electronic component mounting structure capable of forming a connection pad easily at a low cost even with a fine pitch. .
上記課題を解決するために本発明の電子部品実装用構造体の製造方法は、少なくとも表面に複数の電極端子が形成された基板面に導電性高分子を含む溶液を、この溶液を付着させたローラーから転写塗布し、電極端子上に溶液をデウエッティング法によって凝集、固着させて導電性高分子からなる接続パッドを電極端子上に選択的に形成する方法からなる。この方法により従来のスクリーン印刷やインクジェット法等では得られなかったファインピッチの接続パッドを簡単な方法で実現することができる。 In order to solve the above-described problems, in the method for manufacturing an electronic component mounting structure according to the present invention, a solution containing a conductive polymer is attached to at least a substrate surface on which a plurality of electrode terminals are formed. It consists of a method of selectively forming a connection pad made of a conductive polymer by transferring and applying from a roller and aggregating and fixing the solution on the electrode terminal by a dewetting method. By this method, it is possible to realize a fine-pitch connection pad, which cannot be obtained by conventional screen printing or ink jet method, by a simple method.
また、溶液を付着させたローラーを介して溶液を基板面上に塗布する際に、ローラーの回転速度、移動速度、ローラーと基板との間隙、溶液の濃度および基板の加熱温度のうちの1つ以上の条件をあらかじめ設定することで、電極端子の表面上に接続パッドを選択的に形成するとともに、接続パッドの高さも調節するようにしてもよい。 In addition, when applying the solution onto the substrate surface through the roller to which the solution is attached, one of the rotation speed of the roller, the moving speed, the gap between the roller and the substrate, the concentration of the solution, and the heating temperature of the substrate. By setting the above conditions in advance, a connection pad may be selectively formed on the surface of the electrode terminal, and the height of the connection pad may be adjusted.
また、デウエッティング法において、電極端子の表面と電極端子以外の表面とで表面自由エネルギーに差を設けることで、電極端子上に溶液が選択的に凝集、固着して導電性高分子からなる接続パッドを形成するようにしてもよい。この場合に、電極端子の表面の方が電極端子以外の表面よりも表面自由エネルギーが小さくなるようにしてもよい。 Further, in the dewetting method, by providing a difference in surface free energy between the surface of the electrode terminal and the surface other than the electrode terminal, the solution is selectively aggregated and fixed on the electrode terminal to be made of a conductive polymer. A connection pad may be formed. In this case, the surface free energy may be smaller on the surface of the electrode terminal than on the surface other than the electrode terminal.
このような方法において、電極端子の表面を保護するマスクを形成する工程と、基板の表面の溶液に対する濡れ性を低下させる薄膜を基板の表面に形成する工程と、薄膜を形成後、電極端子の表面を保護するマスクを剥離する工程とをさらに付加することで、電極端子の表面の方が電極端子以外の表面よりも表面自由エネルギーを小さくするようにしてもよい。または、電極端子が形成された基板の表面をプラズマ処理または紫外線照射処理することで、電極端子の表面の方が電極端子以外の表面よりも表面自由エネルギーを小さくするようにしてもよい。このように表面自由エネルギーに差を設けることで、より確実に電極端子の表面上のみに溶液を凝集、固着させることができる。 In such a method, a step of forming a mask for protecting the surface of the electrode terminal, a step of forming a thin film on the surface of the substrate that reduces wettability to the solution on the surface of the substrate, and after forming the thin film, The surface free energy may be made smaller on the surface of the electrode terminal than on the surface other than the electrode terminal by further adding a step of removing the mask protecting the surface. Alternatively, the surface of the substrate on which the electrode terminal is formed may be subjected to plasma treatment or ultraviolet irradiation treatment so that the surface free energy is smaller on the surface of the electrode terminal than on the surface other than the electrode terminal. By providing a difference in the surface free energy in this way, the solution can be more reliably aggregated and fixed only on the surface of the electrode terminal.
また、電極端子の表面と電極端子以外の表面とで化学吸着エネルギーに差を設けることで電極端子上に溶液が選択的に凝集、固着して導電性高分子からなる接続パッドを形成するようにしてもよい。この場合に、電極端子の表面の方が電極端子以外の表面よりも化学吸着エネルギーが大きくなるようにしてもよい。なお、化学吸着エネルギーの差を設ける方法として、例えば電極端子の表面を金(Au)とし、電極端子以外の表面を酸化物絶縁膜とすればよい。 Further, by providing a difference in chemisorption energy between the surface of the electrode terminal and the surface other than the electrode terminal, the solution is selectively aggregated and fixed on the electrode terminal to form a connection pad made of a conductive polymer. May be. In this case, the chemisorption energy may be greater on the surface of the electrode terminal than on the surface other than the electrode terminal. As a method for providing the difference in chemisorption energy, for example, the surface of the electrode terminal may be gold (Au) and the surface other than the electrode terminal may be an oxide insulating film.
また、電極端子の表面と電極端子以外の表面とで表面形状に差を設けることで電極端子上に溶液が選択的に凝集、固着して導電性高分子からなる接続パッドを形成するようにしてもよい。なお、この表面形状に差を設ける方法として、例えば電極端子の表面と電極端子以外の表面とで微小な高さの差を設ける方法や電極端子以外の表面全体に微小な凹凸を形成する方法等がある。 Further, by providing a difference in surface shape between the surface of the electrode terminal and the surface other than the electrode terminal, the solution is selectively aggregated and fixed on the electrode terminal to form a connection pad made of a conductive polymer. Also good. In addition, as a method of providing a difference in the surface shape, for example, a method of providing a minute height difference between the surface of the electrode terminal and the surface other than the electrode terminal, a method of forming minute irregularities on the entire surface other than the electrode terminal, etc. There is.
さらに、溶液を塗布すべき基板面を鉛直方向で下向きに設置し、ローラーを介して基板面に溶液を下側から塗布する方法としてもよい。この方法において、溶液をローラーに補充する溶液リザーバを有し、溶液リザーバを基板の下部に配置してもよい。このような配置構成によりローラーを介して溶液を塗布すれば不必要に多くの溶液が基板表面に付着することがなくなり、より選択的に電極端子の表面上に溶液が凝集し固着させることができる。 Furthermore, it is good also as a method which installs the substrate surface which should apply | coat a solution downward in the perpendicular direction, and applies a solution to a substrate surface from a lower side via a roller. In this method, a solution reservoir for replenishing the solution to the roller may be provided, and the solution reservoir may be disposed at the bottom of the substrate. If the solution is applied through a roller with such an arrangement, an unnecessarily large amount of solution will not adhere to the substrate surface, and the solution can be more selectively aggregated and fixed on the surface of the electrode terminal. .
さらに、基板面上の電極端子の配列ピッチと形成すべき接続パッドの厚みに応じてローラーの塗布条件をあらかじめ設定し、溶液を付着させたローラーを介して基板面上に溶液を塗布する際に、上記設定した塗布条件にしたがって塗布操作を行うようにしてもよい。なお、塗布条件としては、例えばローラーの直径、回転速度、移動速度、ローラーと基板との間隔、基板の温度および導電性高分子溶液の温度等がある。このような塗布方法とすることにより、電極端子の配列ピッチ等が異なる基板に対しても、位置ズレ等が発生せず電極端子面上に接続パッドを形成することができる。 Furthermore, when applying the solution on the substrate surface via the roller to which the solution is adhered, the roller application conditions are set in advance according to the arrangement pitch of the electrode terminals on the substrate surface and the thickness of the connection pad to be formed. The application operation may be performed according to the application conditions set above. The application conditions include, for example, the diameter of the roller, the rotation speed, the moving speed, the distance between the roller and the substrate, the temperature of the substrate, the temperature of the conductive polymer solution, and the like. By adopting such a coating method, it is possible to form a connection pad on the electrode terminal surface without causing misalignment or the like even with respect to substrates having different arrangement pitches or the like of the electrode terminals.
また、導電性高分子として、硬化後に導電性と光透過性とを有する材料を用いてもよい。この溶液として、溶媒が三塩化メチル(CHCl3)、導電性高分子がヨウ素をドープしたポリイソチアナフテンを用いてもよい。このような材料を用いることで、電気的な接続と光学的な接続を同時に行うこともできる。例えば、LED等の発光素子や受光素子等において、電気的接続のための電極端子だけでなく、発光素子または受光素子と基板との間の光導波路としても使用できる。 Further, as the conductive polymer, a material having conductivity and light transmittance after curing may be used. As this solution, polyisothianaphthene doped with methyl trichloride (CHCl 3 ) as a solvent and iodine doped as a conductive polymer may be used. By using such a material, electrical connection and optical connection can be performed simultaneously. For example, in a light emitting element such as an LED or a light receiving element, it can be used not only as an electrode terminal for electrical connection but also as an optical waveguide between the light emitting element or the light receiving element and the substrate.
また、溶液中に含まれる導電性高分子材料としてポリチオフェン骨格を有する高分子またはこの高分子にドーパントを添加した材料を含む組成としてもよい。具体的には、例えばポリチオフェン、ポリアルキルチオフェン、ポリイソチアナフテン、ポリアルキルイソチアナフテン、ポリアルコキシイソチアナフテン、ポリニトロイソチアナフテン、ポリアミノイソチアナフテン、ポリチェニレンビニレン、ポリレチレンジオキシチオフェン、ポリアルキレンジオキシチオフェン、さらにはポリチオフェンとピロールとのブロック共重合体等、ポリチオフェン骨格を有すればよい。 Alternatively, the conductive polymer material contained in the solution may include a polymer having a polythiophene skeleton or a material obtained by adding a dopant to this polymer. Specifically, for example, polythiophene, polyalkylthiophene, polyisothianaphthene, polyalkylisothianaphthene, polyalkoxyisothianaphthene, polynitroisothianaphthene, polyaminoisothianaphthene, polychenylene vinylene, polyretylene dioxythiophene , Polyalkylenedioxythiophene, or a block copolymer of polythiophene and pyrrole, or the like, as long as it has a polythiophene skeleton.
また、ドナーとなるドーパントとしては、アルカリ金属、例えばリチウム、ナトリウム、カリウム、セシウム、またはアクセプタとなるドーパントとしては、ハロゲン類、例えば臭素、ヨウ素、塩素、またはルイス酸、例えばフッ化ホウ素、フッ化鱗、フッ化砒素、フッ化アンモニウム、フッ化アンチモン、またはプロトン酸、例えば硝酸、硫酸、フッ酸、塩酸、または遷移金属ハライド、例えば塩化鉄、塩化モリブデン、塩化タングステン、フッ化モリブデン、フッ化ルテニウム、または低分子系材料、例えばTCNQ、TCNE、または超分子系材料、例えばポルフィリン、フタロシアニン、あるいはポリマー、例えばポリエステルスルホナート、ポリビニルスルホン酸等を用いることができる。 Further, as a dopant serving as a donor, an alkali metal such as lithium, sodium, potassium, cesium, or a dopant serving as an acceptor, halogens such as bromine, iodine, chlorine, or Lewis acid such as boron fluoride or fluoride. Scales, arsenic fluoride, ammonium fluoride, antimony fluoride, or protonic acids such as nitric acid, sulfuric acid, hydrofluoric acid, hydrochloric acid, or transition metal halides such as iron chloride, molybdenum chloride, tungsten chloride, molybdenum fluoride, ruthenium fluoride Or low molecular weight materials such as TCNQ, TCNE, or supramolecular materials such as porphyrin, phthalocyanine, or polymers such as polyester sulfonate, polyvinyl sulfonic acid, and the like.
上記の溶液を作製する場合の具体的な例を挙げると、上記のドナー材料やアクセプタ材料を添加したポリエチレンジオキシチオフェン(Poly−(3,4−ethylene−dioxy−thiophene))とポリスチレンサルフォネート(Poly−(4−styrene−sulfonate))とを溶媒である水(H2O)またはエチルアルコール(C2H5OH)に溶解した溶液、もしくは三塩化メチル(CHCl3)の溶媒中に金属をドープしたポリヘキシルチオフェン(Poly−(3−hexylthiophene))を溶解した溶液、もしくは溶媒である三塩化メチル(CHCl3)中に金属ナノ粒子の混在するポリスチレン(Poly−styrene)等、種々の溶液を用いることができる。 Specific examples in the case of producing the above solution include polyethylene dioxythiophene (Poly- (3,4-ethylene-dioxy-thiophene)) and polystyrene sulfonate to which the above donor material and acceptor material are added. (Poly- (4-styrene-sulfate)) in a solution of water (H 2 O) or ethyl alcohol (C 2 H 5 OH) as a solvent, or metal in a solvent of methyl trichloride (CHCl 3 ) Various solutions such as a solution in which polyhexylthiophene (Poly- (3-hexylthiophene)) doped with bismuth is dissolved, or polystyrene (Poly-styrene) in which metal nanoparticles are mixed in methyl trichloride (CHCl 3 ) as a solvent Can be used.
このような材料を用いる方法とすることにより、高導電性を有する導電性高分子材料をローラーを用いて、容易に、かつ選択性よく基板の電極端子の表面に形成することができる。なお、導電性高分子材料として、金属ナノ粒子の混在するポリスチレンを用いる場合、金属ナノ粒子としては金(Au)、銀(Ag)、ニッケル(Ni)、銅(Cu)等の比較的導電性の良好な金属を用いることが望ましい。 By using such a material, a conductive polymer material having high conductivity can be easily and selectively formed on the surface of the electrode terminal of the substrate using a roller. When polystyrene containing metal nanoparticles is used as the conductive polymer material, the metal nanoparticles are relatively conductive such as gold (Au), silver (Ag), nickel (Ni), and copper (Cu). It is desirable to use a good metal.
本発明の電子部品実装用構造体の製造方法によれば、例えば半導体素子が形成されている半導体基板の電極端子の表面上に選択的に導電性高分子を含む溶液を塗布することができる。塗布された溶液は加熱または乾燥することで接続パッドとなり、ダイシングして半導体素子チップとした後に配線基板に形成した電極端子とこの接続パッドを介して接続することが可能となる。このため、低コストで量産性のよい接続パッドを製造でき、種々の実装を必要とする分野において大きな効果を奏する。 According to the method for manufacturing an electronic component mounting structure of the present invention, for example, a solution containing a conductive polymer can be selectively applied onto the surface of an electrode terminal of a semiconductor substrate on which a semiconductor element is formed. The applied solution becomes a connection pad by heating or drying, and can be connected to the electrode terminal formed on the wiring board after dicing into a semiconductor element chip via the connection pad. For this reason, it is possible to manufacture a connection pad that is low in cost and high in mass productivity, and has a great effect in a field that requires various mountings.
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており、説明を省略する場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected about the same element and description may be abbreviate | omitted.
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかる電子部品実装用構造体の製造方法を説明するための概念的な構成図である。ローラー1の表面に付着した導電性高分子を含む溶液(以下、導電性高分子溶液とよぶ)4は、ローラー1が矢印方向に回転しながら進むと、基板ホルダー3の表面に固定されている基板2の表面に転写される。
(First embodiment)
FIG. 1 is a conceptual configuration diagram for explaining a method of manufacturing an electronic component mounting structure according to a first embodiment of the present invention. A solution (hereinafter referred to as a conductive polymer solution) 4 containing a conductive polymer adhering to the surface of the
本実施の形態では、基板2として半導体素子が多数形成されている半導体基板を例として説明するので、以下では半導体基板2とする。図2はこの半導体基板の形状を示す図であり、図2(a)はその平面図で、図2(b)は部分拡大図である。図示するように、複数の半導体素子21が規則正しく作り込まれており、それぞれの半導体素子21に対応する電極端子20が表面に露出している。この電極端子20は、図2に示すように規則正しく配列されている。ローラー1の走行方向22に対しては、電極端子20の列はそれぞれ決まった間隔で配列されている。また、それぞれの電極端子20のピッチは一定である。このような電極端子20の配列は、半導体素子21の設計に応じて適宜設定する必要があるが、数μm〜数十μmの範囲が選択的に塗布するためには望ましい。
In the present embodiment, a semiconductor substrate on which a large number of semiconductor elements are formed is described as an example of the
また、図2に示すパターン構成の場合には、電極端子20は半導体素子21の両横に配置しているため、ローラー1の走行方向22に対しては電極端子20の列間の距離は素子のみが形成されている領域やダイシングライン領域をはさむ場合には比較的大きくなる。このため、このような配置に合わせてローラー1の回転速度、移動速度、ローラー1と半導体基板2との間隔を設定する。すなわち、素子のみが形成されている領域等では、ローラー1の回転速度と移動速度を大きくするか、あるいはローラー1と半導体基板2との間隙を大きくすれば、半導体基板2に導電性高分子溶液4がほとんど塗布されなくなり、より選択的な接続パッドの形成が可能となる。
In the case of the pattern configuration shown in FIG. 2, since the
なお、半導体素子21の電極端子20は、半導体素子21を構成する素子形成面上にも設けることが行われているので、その場合には半導体素子21の全面にほぼ等間隔に配列させることができる。またこの場合には、実際に電気的な接続を行う必要がないダミー電極端子も設けることができる。このようなダミー電極端子を設けて、対応する配線基板にもダミー電極端子を設け、これらを接続パッドで接続すると機械的な接続強度を大きくすることもできる。
Since the
図1に示すように、ローラー1がこの半導体基板2上を回転していくと、導電性高分子溶液4は半導体基板2上に薄膜を形成する。しかし、徐々に液相、固相または気相の3相界面で不安定な状態が生じ、その結果、導電性高分子溶液4が規則正しくとぎれて、島状の規則正しいパターンとなる。これを自己組織化現象と呼んでいる。
As shown in FIG. 1, when the
図3は、この自己組織化現象により規則正しいパターンを形成する方法を説明するための原理図である。図3において、基板30が基板搬送ローラー32によって基板搬送方向35に搬送される。このときローラー31の表面には導電性高分子溶液33が塗布されており、この導電性高分子溶液33が基板30に転写される。この導電性高分子溶液33は図示しないディスペンサ等からローラー31上に適宜塗布される。あらかじめ基板30の搬送速度、ローラー31と基板30との間隙、導電性高分子溶液33の濃度およびその温度や基板30の温度を設定しておくと、ローラー31から塗布された導電性高分子溶液33は自己組織化現象によって一定の配列ピッチで凝集して液滴34となる。本発明は、この現象を積極的に応用して半導体基板2の電極端子20上に選択的に導電性高分子溶液4を凝集させて液滴をつくり、これを加熱または乾燥することで接続パッドを形成する。
FIG. 3 is a principle diagram for explaining a method of forming a regular pattern by this self-organization phenomenon. In FIG. 3, the
本実施の形態では、図1および図2に示すような半導体基板2と塗布方法において、電極端子20の配列ピッチに基づいて半導体基板2の搬送速度、ローラー1と半導体基板2との間隙、導電性高分子溶液4の濃度およびその温度や半導体基板2の温度を設定しておき塗布する。この導電性高分子溶液4としては、例えば溶媒がエチルアルコール(C2H5OH)、導電性高分子材料がポリエチレンジオキシチオフェン(Poly−(3,4−ethylene−dioxy−thiophene))とポリスチレンサルフォネート(Poly−(4−styrene−sulfonate))とを用いることができる。
In the present embodiment, in the
なお、図2に示すように半導体素子21の両横部のみに電極端子20が配列されている場合には、電極端子が形成されている領域部と電極端子が形成されていない領域部とでは、ローラー1を走行させる間に、例えばローラー1と半導体基板2との間隙あるいはローラー1の搬送速度を変えると、より選択性を改善できる。このように設定して、ローラー1を搬送させて導電性高分子溶液4を半導体基板2上に塗布すると、電極端子20の表面上に選択的に液滴が形成される。この自己組織化現象は非常に規則正しい微細パターンが形成できるので電極端子のピッチが微細になっても容易に、かつ簡単な方法で接続パッドを形成できる。
In addition, as shown in FIG. 2, when the
このようにして凝集、固着した液滴中の溶剤を蒸発させと導電性高分子からなる接続パッド(図示せず)が電極端子20の表面上に形成される。
A connection pad (not shown) made of a conductive polymer is formed on the surface of the
電極端子20の表面上に導電性高分子からなる接続パッドを形成した後、半導体基板2をダイシングして個辺の半導体素子チップとする。この半導体素子チップを配線基板の電極端子と位置合わせして加圧すると、半導体素子チップ上に形成した接続パッドによりそれぞれの電極端子同士が電気的および機械的に接続される。
After a connection pad made of a conductive polymer is formed on the surface of the
なお、接続パッドの厚みがある程度必要な場合には、一度乾燥させた後、再度同じ塗布工程を繰り返せばよい。 In addition, when the thickness of a connection pad is required to some extent, after drying once, the same application | coating process should just be repeated again.
図4は、本実施の形態にかかる電子部品実装用構造体の製造方法において、電極端子の配列構成が異なる場合の半導体基板25を示した図である。半導体素子41の外周領域部に電極端子42があり、この電極端子42の表面に接続パッドを形成する。塗布する方法としては、図1に示した方法により行う。すなわち、ローラー1の搬送速度、ローラー1と半導体基板25との間隙、導電性高分子溶液4の濃度およびその温度や半導体基板25の温度等をあらかじめ設定する。設定後、基板ホルダー3に半導体基板25を吸着固定してローラー1を搬送させることで導電性高分子溶液4を塗布する。
FIG. 4 is a diagram showing the
半導体基板25上を矢印43の方向にローラー1が移動すると、電極端子42上に導電性高分子溶液4が選択的に凝集し固着する。このときに、図4に示すように領域a、bおよびcで示す領域部でローラー1の塗布条件を変化させる。例えば、領域aではローラー1の搬送速度を遅くし、領域bではローラー1と半導体基板25との間隙を大きく、かつローラー1の速度も遅くする。また、領域cではローラー1と半導体基板25との間隙を大きくして半導体基板25上に導電性高分子溶液4の薄膜が付着しないようにする。このような塗布を可能とするためには、半導体基板25上に形成されている半導体素子41の配列および半導体素子41の電極端子42の配列とに基づき、塗布条件をあらかじめ設定すればよい。例えば、ローラー1の直径、回転速度、移動速度、ローラー1と半導体基板25との間隔、半導体基板25の温度および導電性高分子溶液4の温度等を実験条件等に基づき設定すれば、図4に示すような電極端子42の配置であっても選択的に接続パッドを形成できる。
When the
本実施の形態の製造方法によって、簡単な方法で基板上の所定の箇所に設けた電極端子の表面に選択的に導電性高分子からなる接続パッドを形成できるので、安価で、量産性を大きく改善できる。 According to the manufacturing method of the present embodiment, a connection pad made of a conductive polymer can be selectively formed on the surface of an electrode terminal provided at a predetermined position on a substrate by a simple method, so that it is inexpensive and greatly increases mass productivity. Can improve.
(第2の実施の形態)
図5は、本発明の第2の実施の形態にかかる電子部品実装用構造体の製造方法を説明するための図である。図5(a)は、その斜視図であり、図5(b)はA−A線に沿った断面の一部のみを取り出した図である。本実施の形態においても、基板としては半導体素子が多数配列された半導体基板を例として説明するので、以下では半導体基板52として説明する。
(Second Embodiment)
FIG. 5 is a diagram for explaining a method of manufacturing the electronic component mounting structure according to the second embodiment of the present invention. Fig.5 (a) is the perspective view, FIG.5 (b) is the figure which took out only a part of cross section along the AA line. Also in the present embodiment, a semiconductor substrate in which a large number of semiconductor elements are arranged will be described as an example of the substrate.
半導体基板52は、図示しない真空チャックによって基板ホルダー51に鉛直方向に対して下向きに保持されている。基板ホルダー51を水平方向に搬送する方法として、本実施の形態では搬送ネジ58を回転させることで行っている。なお、基板ホルダー51を搬送させる方法は、この搬送ネジ58による方式に限定されるものではなく、水平方向に所定の速度で移動させる方法であれば公知の技術を用いることができる。
The
半導体基板52の下部には、導電性高分子溶液53を蓄えたリザーバ55が設置されており、ローラー54がこの導電性高分子溶液53に接して回転する。本実施の形態では、導電性高分子溶液53として、溶媒が三塩化メチル(CHCl3)、導電性高分子材料が金属をドープしたポリヘキシルチオフェン(Poly−(3−hexylthiophene)を用いた場合を例として説明する。ローラー54が回転しながら半導体基板52が搬送されると、自己組織化現象によって導電性高分子溶液53による液滴57が半導体基板52の表面に配列された電極端子(図示せず)上に形成される。
A
この塗布時に自己組織化現象をより確実に生じさせ、電極端子のみに選択的に導電性高分子溶液53の液滴57が形成されるように、電極端子以外の半導体基板52の表面の表面自由エネルギーを大きくすることが有効である。
The surface freeness of the surface of the
図6は、電極端子以外の表面の表面自由エネルギーを大きくするための製造方法を示す工程図である。半導体基板52にフォトレジスト62を塗布する。これを図6(a)に示す。その後、露光、現像工程を経て、電極端子60上にフォトレジストパターン64を形成する。これを図6(b)に示す。この状態とした後、撥液性、例えば溶媒が水の場合は撥水性を有する撥液性膜63を全面に塗布する。これを図6(c)に示す。その後、フォトレジストパターン64を剥離する。フォトレジストパターン64を剥離すると、撥液性膜63が電極端子60以外の表面に形成されたパターンが作製される。この状態を図6(d)に示す。このようにして電極端子60の面と、それ以外の表面との表面自由エネルギーの差を設ける。この半導体基板52を図5に示す方法で導電性高分子溶液53を塗布すれば、電極端子60上にのみ液滴57が形成される。この液滴57を加熱または乾燥すれば、接続パッドが得られる。
FIG. 6 is a process diagram showing a manufacturing method for increasing the surface free energy of the surface other than the electrode terminals. A
なお、撥液性膜63としては、フッ化炭素系化学吸着膜、例えばフッ化アルキル基を有するクロロシラン系界面活性剤、特にCF3(CF2)nCH2CH2S半導体素子l3(ただし、式中のnは整数であり、3〜25程度が最も扱いやすい)を用いれば撥水性、撥油性ともに良好な撥液性を得ることができる。
As the
また、図7は、半導体基板52の電極端子60の表面以外の表面の表面自由エネルギーを大きくするための別の方法を示す工程図である。半導体基板52の表面にフォトレジスト62を塗布する。この状態を図7(a)に示す。つぎに、フォトレジスト62の露光、現像工程を経て、電極端子60の表面上にフォトレジストパターン64を形成する。この状態を図7(b)に示す。この後、半導体基板52をプラズマ処理装置中に配置して、フッ化物ガスを含有するガス中でプラズマ処理を行う。このプラズマ処理により、半導体基板52の表面にフッ素を付着させる。この処理により、半導体基板52の表面処理層65は撥液性、例えば溶媒が水の場合は撥水性を有するようになる。この状態を図7(c)に示す。この後、電極端子60上のフォトレジストパターン64を剥離除去する。この状態を図7(d)に示す。このような処理をした半導体基板52を用いて、図5に示す方法で導電性高分子溶液53を塗布すれば、電極端子60上にのみ液滴57が形成される。この液滴57を加熱または乾燥すれば、接続パッドが得られる。
FIG. 7 is a process diagram showing another method for increasing the surface free energy of the surface other than the surface of the
本実施の形態の製造方法では、電極端子60の表面を除いた半導体基板52の表面には撥液性を有する撥液性膜63または表面処理層65が形成されているので、導電性高分子溶液53はこの表面でははじかれて付着しない。したがって、撥液性の効果も加わり自己組織化現象をより確実に生じさせることができる。さらに、半導体基板52を鉛直方向で下向けにして塗布するため、撥液性膜63または表面処理層65の表面に一部付着してもすぐにリザーバ55に落下する。これらの効果により、電極端子60の表面にのみ選択的に導電性高分子溶液53を凝集させて液滴57を形成することができる。
In the manufacturing method of the present embodiment, since the
なお、本実施の形態でも接続パッドの厚みを大きくする場合には液滴を形成し乾燥して後、さらに同じように塗布すれば同様に電極端子の表面にのみ液滴が凝集するので接続パッドの厚みを大きくすることができる。 In this embodiment, when the thickness of the connection pad is increased, the droplets are formed, dried, and then applied in the same manner, so that the droplets agglomerate only on the surface of the electrode terminal. Can be increased in thickness.
本発明の電子部品実装用構造体の製造方法は、微細で高密度な接続パッドを非常に簡単に短時間で作成できるだけでなく、狭ピッチの電極端子上であっても容易に接続パッドを形成することができるので、特に半導体素子チップ等の電極端子と配線基板の電極端子とをフリップチップ方式により接合する分野に有用である。 The manufacturing method of the electronic component mounting structure according to the present invention can not only make a fine and high-density connection pad very easily and in a short time, but also easily form a connection pad even on a narrow pitch electrode terminal. Therefore, the present invention is particularly useful in the field where the electrode terminals of a semiconductor element chip and the like and the electrode terminals of the wiring board are joined by a flip chip method.
1,31,54 ローラー
2,25,52 半導体基板(基板)
3,51 基板ホルダー
4,33,53 (導電性高分子)溶液
20,42,60 電極端子
21,41 半導体素子
30 基板
32 基板搬送ローラー
34,57 液滴
55 リザーバ
58 搬送ネジ
62 フォトレジスト
63 撥液性膜
64 フォトレジストパターン
65 表面処理層
1,31,54
3, 51
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004091490A JP4293032B2 (en) | 2004-03-26 | 2004-03-26 | Manufacturing method of electronic component mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004091490A JP4293032B2 (en) | 2004-03-26 | 2004-03-26 | Manufacturing method of electronic component mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005277277A JP2005277277A (en) | 2005-10-06 |
JP4293032B2 true JP4293032B2 (en) | 2009-07-08 |
Family
ID=35176574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004091490A Expired - Fee Related JP4293032B2 (en) | 2004-03-26 | 2004-03-26 | Manufacturing method of electronic component mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4293032B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008185761A (en) | 2007-01-30 | 2008-08-14 | Seiko Epson Corp | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic device |
US8097497B2 (en) * | 2007-03-30 | 2012-01-17 | Xerox Corporation | Inkjet printed wirebonds, encapsulant and shielding |
JP5982434B2 (en) * | 2014-07-30 | 2016-08-31 | 富士フイルム株式会社 | Method for producing antiglare film |
-
2004
- 2004-03-26 JP JP2004091490A patent/JP4293032B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005277277A (en) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7674362B2 (en) | Method for fabrication of a conductive bump structure of a circuit board | |
EP1880862B1 (en) | Screen printing plate | |
JP5152177B2 (en) | Conductive bump, manufacturing method thereof, and electronic component mounting structure | |
US20080179740A1 (en) | Package substrate, method of fabricating the same and chip package | |
US9153524B2 (en) | Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element | |
US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
US7554131B2 (en) | Chip embedded package structure and fabrication method thereof | |
JP6115008B2 (en) | WIRING MEMBER, ELECTRONIC ELEMENT MANUFACTURING METHOD, WIRING MEMBER, LAMINATED WIRING, ELECTRONIC ELEMENT, ELECTRONIC ELEMENT ARRAY, AND DISPLAY DEVICE USING THE SAME | |
US20080185711A1 (en) | Semiconductor package substrate | |
US20060252248A1 (en) | Method for fabricating electrically connecting structure of circuit board | |
JP4293032B2 (en) | Manufacturing method of electronic component mounting structure | |
JP4293031B2 (en) | Manufacturing method of electronic component mounting structure | |
JP5434510B2 (en) | Circuit board, image display apparatus, circuit board manufacturing method, and image display apparatus manufacturing method | |
WO2015091673A1 (en) | Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies | |
JP4686994B2 (en) | Electronic device mounting structure | |
JP4090954B2 (en) | SUBSTRATE, SUBSTRATE FOR SUBSTRATE, METHOD FOR PRODUCING SUBSTRATE, AND PLATE USED FOR THE MANUFACTURING METHOD | |
KR20110029466A (en) | Solder bump forming method and package substrate manufactured using the same | |
US20080160177A1 (en) | Methods for electroless plating of metal traces on a substrate and devices and systems thereof | |
US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
CN108886019B (en) | Nanoscale interconnection array for stacked dies | |
US7517785B2 (en) | Electronic interconnects and methods of making same | |
US20220336341A1 (en) | Lithographically defined electrical interconnects from conductive pastes | |
JP5887881B2 (en) | Wiring formation method | |
KR101158494B1 (en) | PCB and Fabricating Method of the same | |
CN116504643A (en) | Method for manufacturing circuit layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |