JP4290886B2 - 無線送受信機のロバストな同期を提供する方法及び装置 - Google Patents
無線送受信機のロバストな同期を提供する方法及び装置 Download PDFInfo
- Publication number
- JP4290886B2 JP4290886B2 JP2000566986A JP2000566986A JP4290886B2 JP 4290886 B2 JP4290886 B2 JP 4290886B2 JP 2000566986 A JP2000566986 A JP 2000566986A JP 2000566986 A JP2000566986 A JP 2000566986A JP 4290886 B2 JP4290886 B2 JP 4290886B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- synchronization
- free
- preamble
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Structure Of Receivers (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transceivers (AREA)
Description
【０００１】
（発明が属する技術分野）
本発明は無線通信に関し、特に周波数変調（ＦＭ）無線送受信機における同期及びＤＣオフセット補償に関する。
【０００２】
（発明の背景）
ＦＭ信号は一般的にその時間微分(time derivative)を乗じることによって復調される。これは得られる積の振幅がＦＭ信号の振幅及び角周波数の両方に比例し、角周波数が中間周波数（ＩＦ）及び誘導されたＦＭ周波数偏移を含むという事実に起因する。従って、ＦＭ信号が一定の振幅エンベロープを有するように生成された場合（例えば、ＦＭ信号が自動利得制御（又はＡＧＣ）プロセッサ又はハードリミッタを用いて処理された場合）、得られる積信号は角周波数だけに比例した振幅を有し、ＩＦ周波数の倍数信号成分を除去するローパスフィルタを用いて処理対象の変調信号を復元することが可能である。
【０００３】
この概念を図１に示す。図１において、ＦＭ伝送システム１００は周波数変調プロセッサ１０５及び時間微分プロセッサ１１０、ミクサ１２０及びローパスフィルタ１３０を有する周波数復調プロセッサを有している。図１において、対象のベースバンド信号（例えば、高電圧レベルが論理１を、低電圧レベルが論理０を表すディジタル音声又は他のデータ波形）が周波数変調プロセッサ１０５の入力に接続され、周波数変調プロセッサ１０５は（例えばエアインタフェース間で）伝送するためのＦＭ出力信号を周波数復調プロセッサへ供給する。
【０００４】
周波数復調プロセッサ内において、一定エンベロープのＦＭ信号が時間微分プロセッサ１１０の入力及びミクサ１２０の第１入力に接続され、ミクサ出力はローパスフィルタ１３０の入力に接続される。ローパスフィルタの出力は処理対象のベースバンド信号の復元版を表す。当業者は、以下に説明される図１の構成要素の機能を公知のハードウェア技術を用いて実施可能であることを理解するであろう。
【０００５】
ＦＭ送信機側では、周波数変調プロセッサ１０５はベースバンド信号を例えば周波数シフトキーイングのいくつかの形式（例えばガウス周波数シフトキーイング又はＧＦＳＫ）を用いたＩＦキャリアの周波数変調に用いる。得られたＦＭ出力信号は一般には伝送前に利用可能な無線スペクトルの指定された部分にアップコンバートされる。ＦＭ受信機側において、受信ＦＭ信号はダウンコンバートされ、さらに一定のエンベロープのＦＭ入力信号を供給するためにハードリミットされる。時間微分プロセッサ１１０はＦＭ入力信号の瞬時時間微分を動的に計算し、ミクサ１２０はＦＭ入力信号の瞬時時間微分とＦＭ入力信号そのものを乗じる。上述したように、ミクサ１２０の出力信号はＦＭ入力信号の角周波数に比例し、ＩＦキャリア及び誘導されるＦＭ周波数偏移を含む。そして、ローパスフィルタ１３０はベースバンド信号を復元するためにＩＦ周波数の倍数成分を除去する。
【０００６】
実際には、ＦＭ検波器（例えば、図１における時間微分プロセッサ１１０及びミクサ１２０の組み合わせ）は、時間微分推定を生成するために十分制御された位相特性を有する正確な遅延素子又はフィルタを持つ必要がある。さもないと、過大なＤＣオフセットが検波された信号に導入される可能性があり、そのようなＤＣオフセットは対象となるベースバンド信号の正しい検波及び同期を妨害するおそれがある。さらに、送信及び／又は受信側におけるＩＦフィルタ（例えば、図１のローパスフィルタ１３０）の正しくないチューニング及びＩＦ周波数の生成に用いられる局所基準発振器（ＬＯ）の不正確さもまた、復元されたベースバンド信号に大きなＤＣオフセットを導入し得る。製造時にＦＭ検波器及びＩＦキャリアの実施に用いられる基準発振器及び受動共振器部品を調整することは可能だが、これらの部品は時間及び動作環境の変化によって離調(detune)し、復元された信号におけるＤＣオフセットがやはり問題になりうる。
【０００７】
従って、ＦＭ受信機は一般にＤＣオフセットを動的に補償するように設計される。都合のいいことに、そのようなＩＦストリップ（すなわち、ＦＭ検波器及びＩＦフィルタ）出力の動的なスキューは受動共振器部品の離調のみならず局所及び遠隔の基準周波数ずれを補償し、従ってＦＭ受信機全体の感度を向上させる。従来のＤＣオフセット補償手法においては、ＦＭ信号の少なくとも１部（例えばディジタルデータパケットのプリアンブル）がゼロ平均（例えば、同数の論理”１”及び論理”０”）を有するように設計される。このようにすることにより、ＦＭ受信機における現時点でのＤＣオフセットの動的予測を得るために用いられるアナログ回路を比較的単純な構成にすることが可能になる。しかし、ＤＣオフセット補償及びＦＭ受信機同期のためのゼロ平均信号を供給及び利用するための既知の方法は、送信されるベースバンド信号にかなりのオーバヘッドを付加する。スピードが重要な用途において、そのような信号オーバヘッドは禁止され得る。従って、ＦＭ通信システムにおけるＤＣオフセット補償及び信号同期を提供する改良された方法及び装置に対する需要が存在する。
【０００８】
（発明の概要）
本発明はディジタルデータパケットの送信に用いられるマルチパートのディジタルプリアンブルを提供することによって、上述の、またその他の需要を満たす。好都合なことに、本発明によるプリアンブルはディジタルＦＭシステムにおける個々のデータパケットによって送信されるＤＣフリーシーケンスの全体長を大幅に削減する。典型的な実施例によれば、マルチパートのプリアンブルはＦＭ受信機における現時点でのＤＣレベルを粗く推定することを可能にする、短い、実質的にＤＣフリーの前縁部(leading part)を含む。典型的なプリアンブルはまた、実質的にＤＣフリーである必要が無く、パケット毎に（例えば送信元、送信先、時間帯(time of day)等に応じて）変化しうるタイミング及び／又は他の有用な情報（例えばチャネル識別、送信先アドレス等）を伝送する同期部を含む。本発明によれば、同期語は誤検出の可能性を低減するためにコードによって保護され、その結果プリアンブルの短い前縁部によって与えられる粗いＤＣオフセット訂正のみを用いて正しく検出することが可能である。
【０００９】
同期部に引き続き、又は同期部それ自体の内部に、最終的なＤＣオフセット予測及び補償の実行に用いることが可能な、実質的にＤＣフリーな後縁部(trailing part)を１つかそれより多く含む典型的なプリアンブルが存在する。同期部が検出された後の信号タイミングは良く知られているので、実質的にＤＣフリーな後縁部は非常に短くすることが可能である。さらに、実質的にＤＣフリーな前縁部及び後縁部が短く、また同期部は個々のデータパケットに対して異なってよい有用な情報を伝送するため、本発明によるディジタルデータパケットプリアンブルに関連するオーバヘッドは従来のディジタルデータパケットプリアンブルと比較して大きく削減される。
【００１０】
本発明による典型的な無線送信機は搬送信号を変調することによって連続したディジタルデータパケットを伝送する変調器を含む。実施例において、変調器は伝送されるディジタルデータパケット各々についてのディジタルプリアンブルを供給し、個々のディジタルプリアンブルは同期部及び少なくとも２つの実質的にＤＣフリーな部分を含む。例えば、各ディジタルプリアンブルは実質的にＤＣフリーな前縁部、同期部及び１つかそれより多い実質的にＤＣフリーな後縁部を含むことが可能である。
【００１１】
本発明による典型的な無線受信機は連続するディジタルデータパケット（個々のディジタルデータパケットはディジタルプリアンブルを含み、ここのディジタルプリアンブルは同期部及び少なくとも２つの実質的にＤＣフリーな部分を含む）を受信し復調する検波器と、検波器の出力からＤＣオフセットを予測及び除去し、検波器の出力に同期する予測及び同期プロセッサを含む。実施例において、プロセッサはデータパケットプリアンブルの実質的にＤＣフリーな部分の１つに基づいて個々のディジタルデータパケットについてのＤＣオフセットの粗い推定を提供し、一旦ディジタルパケットについての粗い推定が確立すると、データパケットプリアンブルの同期部に基づいて個々のディジタルデータパケットを同期させる。さらに、プロセッサは、データパケットの同期が確立すると、データパケットプリアンブルの別の実質的にＤＣフリーな部分に基づいて、個々のディジタルデータパケットについての高精度なＤＣオフセット予測を提供する。個々のディジタルプリアンブルは例えば、実質的にＤＣフリーな前縁部、同期部及び１つかそれより多い実質的にＤＣフリーな後縁部とを含むことができる。
【００１２】
本発明による、上述の、又はそれ以外の機能及び利点は添付図面に示される実施例を参照して以下に詳細に説明される。等技術分野の当業者は説明される実施例が説明及び理解を目的として提供され、無数の等価実施例が予期されていることを理解するであろう。
【００１３】
（発明の詳細な説明）
図２はＤＣオフセット補償を含む典型的なＦＭ復調プロセッサ２００を示す。図に示すように、プロセッサ２００はＦＭ検波器２１０、ＤＣ推定プロセッサ２２０及び（スライサとしても知られる）比較器２３０並びに図１のローパスフィルタ１３０を含む。一定振幅のＦＭ信号がＦＭ検波器２１０の入力に接続され、ＦＭ検波器の出力はローパスフィルタ１３０の入力に接続される。ローパスフィルタ１３０の出力はスライサ２３０の加法入力及びＤＣ推定プロセッサ２２０の入力に接続される。ＤＣ推定プロセッサ２２０の出力は比較器２３０の減法入力に接続され、比較器２３０の出力は目的の復元ベースバンド信号を表す。図１とともに、当業者は以下に説明される図２の構成要素の機能が公知のハードウェア技術を用いて実装可能であることを理解するであろう。
【００１４】
動作中、（例えば、図１の時間微分プロセッサ１１０及びミクサ１２０を含む）ＦＭ検波器２１０及びローパスフィルタ１３０は（例えばエアインタフェースを介して受信したＦＭ信号をダウンコンバート及びハードリミットして得られた）一定振幅のＦＭ信号を、（例えば、上述したように、ＦＭ検波器２１０、ローパスフィルタ１３０及び／又は遠隔及び局所ＩＦ発振器の離調によって得られる）ＤＣオフセットを含むベースバンド信号を供給するために処理する。ＤＣ推定プロセッサ２２０は多くの方法において実装可能である。相関プロセッサ３１０、抵抗器３２０、スイッチ３３０及びキャパシタ３４０と、図２のＦＭ検波器２１０、ローパスフィルタ１３０及びスライサ２３０を含むように示された典型的なＦＭ復調プロセッサ３００ロセッサを図３に示す。
【００１５】
図において、一定エンベロープのＦＭ入力信号はＦＭ検波器２１０の入力へ接続され、ＦＭ検波器２１０の出力はローパスフィルタ１３０の入力へ接続される。ローパスフィルタ１３０の出力はスライサ２３０の加法入力及び抵抗器３２０の一端へ接続される。抵抗器３２０の他端はスイッチ３３０の第１接点に接続され、スイッチ３３０の第２接点はスライサ２３０の減法入力へ接続される。スライサ２３０の出力は以下に説明される回復されたＤＣフリーなベースバンド信号であり、相関プロセッサの入力へフィードバックされる。さらに、相関プロセッサの出力はスイッチ３３０の制御入力へ接続され、キャパシタ３４０はスイッチ３３０の第２接点及び回路接地の間に接続される。
【００１６】
動作中、ＦＭ検波器２１０及びローパスフィルタ１３０は一定エンベロープのＦＭ信号を処理し、図２に関して上述した、ＤＣオフセットを含んだベースバンド信号を得る。まず（例えば、入来ディジタルデータパケットの受信開始時）、
【００１７】
スイッチ３３０が閉じられ、ベースバンド信号のＤＣ成分のみがスライサ２３０の減法入力に接続されるよう、抵抗器３２０及びキャパシタ３４０がローパスフィルタもしくは平均化回路として振る舞う。
従って、伝送されたベースバンド信号がＤＣフリーである（例えば、論理”１”及び”０”に対応する高電圧レベル及び低電圧レベルを等しい数ずつ含む）と仮定すると、スライサ２３０の減法入力は検波されたベースバンド信号中のＤＣオフセット推定値（すなわち、ＦＭ検波器２１０、ＩＦフィルタ１３０及び／又は、送信機及び／又は受信機における基準発振器の離調結果として得られる、ローパスフィルタ１３０の出力中のＤＣバイアス推定値）を受信する。その結果、スライサ２３０はＩＦフィルタ出力からＤＣオフセットを除去し、ＤＣ修正された(DC-corrected)所望のベースバンド信号を供給する。
【００１８】
正確なＤＣオフセット推定値が確立されると、ＤＣオフセット推定値をキャパシタ３４０に効果的に格納するためにスイッチ３３０を解放することが可能である。その後はＦＭ信号がＤＣフリーでなくてもスライサ２３０がＤＣオフセットを除去することが可能である。従って、従来のＤＣオフセット補償及び同期方法によれば、ディジタルＦＭシステムにおける各データパケットは、個々のパケットの受信及び実データの復号化よりも前にＤＣオフセットの推定及び記憶を行うための、ＤＣフリーなディジタルプリアンブルから始まっていた。
【００１９】
例えば、よく知られた２部構成のディジタルプリアンブルは１及び０が交互に現れる１６ビットのシーケンス及び、それに続く（交互である必要はないが）同数の１及び０を含むＤＣフリーな同期符号語を含んでいる。このような２部構成のディジタルプリアンブルを図４に示す。図において、３２ビットのディジタルプリアンブル４００は、論理１及び０が交互に現れる１６ビットの先導シーケンス及び、それに続く、論理１及び０を同数含む１６ビットのＤＣフリーな同期語４２０を含む。８つの論理０及びそれに続く８つの論理１を含む同期語４２０が示されるが、本技術の当業者は同期語が同数の論理１及び０を含む任意の１６ビットの組み合わせを含むことが可能であることを理解するであろう。
【００２０】
（スイッチ３３０が閉じた位置にある）図３のシステム３００において、１６ビットの先導シーケンス４１０はキャパシタ３４０に少なくともローパスＩＦフィルタ１３０のベースバンド出力中のＤＣオフセットにほぼ等しいＤＣ電圧を誘導する。その結果、スライサ２３０のベースバンド出力は少なくともＤＣフリーに近く、従って正しい（すなわち、伝送された）ベースバンド信号の合理的な複製物である。よって、周知の同期語とともにプログラミングされた相関プロセッサ３１０は同期語の合致を検出することができる。そのような合致を検出すると、相関プロセッサ３１０は入来ディジタルデータパケット用の有力なＤＣオフセット推定値（この推定値は、同期語もまたＤＣフリーであるため、同期語の受信及び検出の間も有効であり続ける）の格納のためにスイッチ３３０を開く。
【００２１】
上述の、２部構成でＤＣフリーのプリアンブルは上質な同期及びＤＣオフセット補償を提供するけれども、それはかなりの伝送オーバヘッドという代償を払って実現されるものである。より具体的には、全く情報を伝達しない３２ビットが各データパケットともに伝送される。プリアンブル全体はゼロ平均を有する必要があるため、プリアンブルには情報を全く符号化できない（もしくは非常に少量である）。
【００２２】
この問題を緩和するため、本発明はプリアンブル中に同期及び他の情報を含ませることができ、同時に正確なＤＣ推定を可能にするように、戦略的に３つもしくはそれ以上に分割可能なディジタルプリアンブルを開示する。具体的には、プリアンブルを先導する短いＤＣフリー部（例えば、論理１及び論理０の交番もしくは同数の論理１及び論理０を含む他の任意のシーケンス）を最初の、粗いＤＣオフセット推定を提供するために用いることができる。その後、ＤＣフリーである必要はないが、検出エラーを回避するために符号で保護されたプリアンブルの同期部を、データパケットの同期検出のみならずタイミング及び／又は（例えば、チャネルＩＤ、相手先アドレス、時刻、ユーザＩＤ等）他の有用な情報の伝送に用いることが可能である。
【００２３】
同期部に続いて、もしくは同期語そのものの内部に、複数部構成のプリアンブルに続くデータパケット検出前により細かいＤＣオフセット推定を提供するための１つかそれより多い後縁(trailing)ＤＣフリー部（例えば、論理１及び論理０の交番もしくは同数の論理１及び論理０を含む他のシーケンス）を含むことができる。同期部は符号化によって保護されており、また同期部が検出された後、タイミングは正確に知られるため、後縁ＤＣフリー部は前縁ＤＣフリー部のように非常に短くすることができる。結果として、複数部構成のプリアンブルのＤＣフリー部分によって誘導されるオーバヘッドは上述の２部構成プリアンブルと比較して大幅に削減される。
【００２４】
本発明による典型的な複数部構成のプリアンブルを図５に示す。図において、ＤＣフリーな前縁シーケンス５１０と、それに続く複数ビット同期語５２０を含む３部構成のプリアンブル５００が示されている。同期語５２０はＤＣフリーである必要はなく、また個々のデータパケットで異なっていてもよい。同期語５２０はタイミング及び／又は他の情報を含むことができ、また検出エラーに対する保護のため符号化されている。同期語５２０に続いてさらに後縁ＤＣフリーシーケンス５３０がある。図において、前縁及び後縁ＤＣフリーシーケンス５１０及び５３０は論理１及び０が交互に現れる４ビットのシーケンスとして示されるが、実際には、より短くても長くてもよく、また論理１及び論理０を同数有する任意のＤＣフリーシーケンスを含むことが可能であることは本技術分野の当業者が理解するところであろう。
【００２５】
この典型的なプリアンブル５００が図３のシステム３００に受信されると、前縁ＤＣフリーシーケンス５１０がベースバンドＤＣオフセットの粗い推定値をストレージキャパシタ３４０に誘導する。推定値は大まかなものであるが、（例えば相関プロセッサ３１０による）符号化された同期語５２０の正しい検出を実現するには十分である。いくらかのＤＣオフセットの存在下における誤検出から同期語を保護するための符号化方法は当業者に知られている。相関プロセッサ３１０が同期語５２０を検出すると、受信ビット間のタイミングが十分認識される。その結果、相関プロセッサ３１０は後縁ＤＣフリーシーケンス５３０の終わりに正確にスイッチ３３０を開くことが可能であり、それによって入来ディジタルデータパケットの受信及び検出のための正確なＤＣオフセット推定値を記憶することができる。
【００２６】
上述の通り、ＤＣフリーシーケンス５１０及び５３０を非常に短くすることが可能であるという事実及び同期語５２０が有用な情報を伝送することが可能であるという事実とを併せて、典型的な３部構成のプリアンブル５００に関連したオーバヘッドは従来のＤＣフリープリアンブルと比較してかなり削減される。本技術分野の当業者は図５に示されるプリアンブル５００の３つの部分５１０、５２０及び５３０の正確な長さは可変であり、設計事項であることを理解するであろう。さらに、典型的なプリアンブル５００は、さらなる後縁ＤＣフリーシーケンスを含むことができる。このＤＣフリーシーケンスは例えば同期語５２０に埋め込まれてもよい。
【００２７】
ここで、同期符号（例えば、同期語５２０のための符号）は個々の同期語が深刻な符号性能の低下なしにＤＣフリーシーケンスで始まるか、ＤＣフリーシーケンスを含むか、及び／又は終わることを保証することによっても検出可能であることに注意されたい。そのような場合、前縁及び／又は後縁ＤＣフリーシーケンス（例えば、図５の前縁シーケンス５１０及び／又は後縁シーケンス５３０）を省略することができ、プリアンブル全体の長さを削減することができる。替わりに、プリアンブルの前縁及び／又は後縁ＤＣフリー部分の長さを効果的に延ばすために、ＤＣフリーである必要のない前縁及び／又は後縁シーケンスをすでに符号化された同期語の１ビットもしくは複数ビットに基づいて戦略的に選択してもよい。例えば、プリアンブル全体の最初又は最後のｋ＋ｍビットがＤＣフリーとなるように、あるｍビットの前縁もしくは後縁シーケンスを同期語の最初又は最後のｋビットに基づいて選択することができる。
【００２８】
本発明の特に典型的な実施形態によれば、３部構成のディジタルプリアンブルは論理１及び０が交互に現れる前縁４ビットシーケンスと、それに続く可変符号化(varying encoded)された６４ビットの同期及び情報シーケンスと、さらに引き続く４ビットの論理１及び０の交互シーケンスを含む。同期シーケンスは同期ビットの最後の２ビットが論理１０又は論理０１のいずれかであることが保証されるように符号化され、それからプリアンブル全体の最後の６ビット（すなわち、同期ビットの最後２ビット及び４ビットの後縁ＤＣフリーシーケンス）が論理１及び０の交番シーケンスであることが保証されるように後縁シーケンスが選択される。これは例えば、符号化された同期語の最終ビットに応じて記憶されたトレイラー(trailer)を選択的に反転する（例えば１０１０又は０１０１）ことによって実施される。
【００２９】
本技術分野の当業者は、図３の単純なＲＣ平均化回路(averager)、すなわち抵抗器３２０及びキャパシタ３４０との組み合わせが例示目的で示されており、実際にはより洗練された線形予測回路が実装可能であることを理解するであろう。さらに、スイッチ３３０が開かれる際のベースバンドＤＣオフセットの変化を徐々に追従させるためにスイッチ３３０の接点間に高インピーダンスの抵抗器を配置することができる。
【００３０】
また、オーバヘッドを削減する本発明のプリアンブルとともに非線形予測回路もまた良好に機能することに注意すべきである。例えば図３のシステム３００における抵抗器３２０、スイッチ３３０及びキャパシタ３４０と置換可能な典型的な非線形予測回路６００を図６に示す。図６において、図３の保存スイッチ３３０及び保存キャパシタ３４０だけでなく、第１及び第２のダイオード６１０、６２０、第１及び第２の供給抵抗器(supply resistors)６３０、６４０、第１及び第２のピーク記憶キャパシタ６７０、６８０及び第１及び第２の平均化抵抗器６５０、６６０を含むように示されている。
【００３１】
動作時、第１のダイオード６１０、第１の供給抵抗器６３０及び第１のピーク保存キャパシタ６７０は全体として、検波されたベースバンド信号（例えば図３のＩＦフィルタ１３０の出力）の正のエンベロープが第１のピーク保存キャパシタ６７０に保存されるように、正ピーク(positive peak)検出器回路として振る舞う。同時に、第２のダイオード６２０、第２の供給抵抗器６４０及び第２のピーク保存キャパシタ６８０は全体として、検波されたベースバンド信号の負のエンベロープが第２のピーク保存キャパシタ６８０に保存されるように、負ピーク(negative peak)検出器回路として振る舞う。従って、スイッチ３３０が閉じられると、正及び負のエンベロープが第１及び第２の平均化抵抗器６５０、６６０によってそれぞれ平均化され、ベースバンド信号におけるＤＣオフセットの推定値が保存キャパシタ３４０に誘導される。
【００３２】
上述の通り、（例えば、本発明の複数部構成のプリアンブルの受信の終わりにおいて）一旦正確なＤＣオフセット推定値が確立すると、保存スイッチ３３０を開くことが可能になる。さらに、ＤＣオフセット推定値が品質の悪い信号状況によって混乱しないよう、図６に示すように、別のスイッチを推定回路に先立って配置することが可能である。換言すれば、受信信号が十分な信号強度を有する場合のみＤＣオフセット推定値が更新されるよう、受信信号強度インジケータ（ＲＳＳＩ）をフロントエンドスイッチの制御に用いることができる。受信信号強度インジケータを実現する方法は当業者に知られている。
【００３３】
大まかに、本発明はＦＭ伝送システム同期及びＤＣオフセット補償に関連したオーバヘッドを削減するための方法及び装置を開示する。典型的な実施形態によれば、短い前縁ＤＣフリー部及び、符号により保護されたＤＣフリーでなくてもよい同期部を含み、かつタイミング及び／又は有用な情報を伝送する。さらに、１つかそれより多い後縁ＤＣフリー部がＤＣオフセットのきめ細かい調整を提供する。有利なことに、前縁及び後縁ＤＣフリー部が非常に短く、また各データパケットによって異なってもよい有用な情報を同期部が伝達するため、本発明によるディジタルプリアンブルに関するオーバヘッドは従来の全体的にＤＣフリーなディジタルプリアンブルと比較して非常に削減される。
【００３４】
本技術分野の当業者は、本発明が例示目的で説明してきた具体的な実施例に限定されるものではなく、多くの代替実施例が予期されていることを理解するであろう。例えば、本発明による複数部構成のディジタルプリアンブルの前縁及び後縁部は厳密にＤＣフリーであるものとして何度か説明されたが、本技術分野の当業者は、（例えば、前縁及び後縁シーケンスが論理０に比べて若干多い論理１（又はその逆）を含む）実質的にＤＣフリーな前縁及び後縁部が、所定の環境下における、いくらか品質の低い同期及びオフセット補償を満足させることができることを理解するであろう。従って、本発明の範囲は上述の説明ではなく、添付する請求範囲によって規定され、請求範囲の趣旨に合致するすべての均等物が本発明の範囲に包含されることを意図している。
【図面の簡単な説明】
【図１】 本発明による同期及びＤＣオフセット補償方法を実施可能な典型的なＦＭ伝送システムを示す図である。
【図２】 本発明の方法が実施可能なＤＣオフセット補償を含んだＦＭ検波システムを示す図である。
【図３】 本発明の方法が実施可能な典型的な同期及びＤＣオフセット補償プロセッサを含むＦＭ検波システムを示す図である。
【図４】 周波数変調によって送信されるべきディジタルデータパケットのための従来の２部構成(two-part)プリアンブルを示す図である。
【図５】 周波数変調によって送信されるべきディジタルデータパケットのための、本発明による典型的な３部構成プリアンブルを示す図である。
【図６】 本発明の方法を実施可能な別のＤＣオフセット補償プロセッサを示す図である。
（発明が属する技術分野）
本発明は無線通信に関し、特に周波数変調（ＦＭ）無線送受信機における同期及びＤＣオフセット補償に関する。
【０００２】
（発明の背景）
ＦＭ信号は一般的にその時間微分(time derivative)を乗じることによって復調される。これは得られる積の振幅がＦＭ信号の振幅及び角周波数の両方に比例し、角周波数が中間周波数（ＩＦ）及び誘導されたＦＭ周波数偏移を含むという事実に起因する。従って、ＦＭ信号が一定の振幅エンベロープを有するように生成された場合（例えば、ＦＭ信号が自動利得制御（又はＡＧＣ）プロセッサ又はハードリミッタを用いて処理された場合）、得られる積信号は角周波数だけに比例した振幅を有し、ＩＦ周波数の倍数信号成分を除去するローパスフィルタを用いて処理対象の変調信号を復元することが可能である。
【０００３】
この概念を図１に示す。図１において、ＦＭ伝送システム１００は周波数変調プロセッサ１０５及び時間微分プロセッサ１１０、ミクサ１２０及びローパスフィルタ１３０を有する周波数復調プロセッサを有している。図１において、対象のベースバンド信号（例えば、高電圧レベルが論理１を、低電圧レベルが論理０を表すディジタル音声又は他のデータ波形）が周波数変調プロセッサ１０５の入力に接続され、周波数変調プロセッサ１０５は（例えばエアインタフェース間で）伝送するためのＦＭ出力信号を周波数復調プロセッサへ供給する。
【０００４】
周波数復調プロセッサ内において、一定エンベロープのＦＭ信号が時間微分プロセッサ１１０の入力及びミクサ１２０の第１入力に接続され、ミクサ出力はローパスフィルタ１３０の入力に接続される。ローパスフィルタの出力は処理対象のベースバンド信号の復元版を表す。当業者は、以下に説明される図１の構成要素の機能を公知のハードウェア技術を用いて実施可能であることを理解するであろう。
【０００５】
ＦＭ送信機側では、周波数変調プロセッサ１０５はベースバンド信号を例えば周波数シフトキーイングのいくつかの形式（例えばガウス周波数シフトキーイング又はＧＦＳＫ）を用いたＩＦキャリアの周波数変調に用いる。得られたＦＭ出力信号は一般には伝送前に利用可能な無線スペクトルの指定された部分にアップコンバートされる。ＦＭ受信機側において、受信ＦＭ信号はダウンコンバートされ、さらに一定のエンベロープのＦＭ入力信号を供給するためにハードリミットされる。時間微分プロセッサ１１０はＦＭ入力信号の瞬時時間微分を動的に計算し、ミクサ１２０はＦＭ入力信号の瞬時時間微分とＦＭ入力信号そのものを乗じる。上述したように、ミクサ１２０の出力信号はＦＭ入力信号の角周波数に比例し、ＩＦキャリア及び誘導されるＦＭ周波数偏移を含む。そして、ローパスフィルタ１３０はベースバンド信号を復元するためにＩＦ周波数の倍数成分を除去する。
【０００６】
実際には、ＦＭ検波器（例えば、図１における時間微分プロセッサ１１０及びミクサ１２０の組み合わせ）は、時間微分推定を生成するために十分制御された位相特性を有する正確な遅延素子又はフィルタを持つ必要がある。さもないと、過大なＤＣオフセットが検波された信号に導入される可能性があり、そのようなＤＣオフセットは対象となるベースバンド信号の正しい検波及び同期を妨害するおそれがある。さらに、送信及び／又は受信側におけるＩＦフィルタ（例えば、図１のローパスフィルタ１３０）の正しくないチューニング及びＩＦ周波数の生成に用いられる局所基準発振器（ＬＯ）の不正確さもまた、復元されたベースバンド信号に大きなＤＣオフセットを導入し得る。製造時にＦＭ検波器及びＩＦキャリアの実施に用いられる基準発振器及び受動共振器部品を調整することは可能だが、これらの部品は時間及び動作環境の変化によって離調(detune)し、復元された信号におけるＤＣオフセットがやはり問題になりうる。
【０００７】
従って、ＦＭ受信機は一般にＤＣオフセットを動的に補償するように設計される。都合のいいことに、そのようなＩＦストリップ（すなわち、ＦＭ検波器及びＩＦフィルタ）出力の動的なスキューは受動共振器部品の離調のみならず局所及び遠隔の基準周波数ずれを補償し、従ってＦＭ受信機全体の感度を向上させる。従来のＤＣオフセット補償手法においては、ＦＭ信号の少なくとも１部（例えばディジタルデータパケットのプリアンブル）がゼロ平均（例えば、同数の論理”１”及び論理”０”）を有するように設計される。このようにすることにより、ＦＭ受信機における現時点でのＤＣオフセットの動的予測を得るために用いられるアナログ回路を比較的単純な構成にすることが可能になる。しかし、ＤＣオフセット補償及びＦＭ受信機同期のためのゼロ平均信号を供給及び利用するための既知の方法は、送信されるベースバンド信号にかなりのオーバヘッドを付加する。スピードが重要な用途において、そのような信号オーバヘッドは禁止され得る。従って、ＦＭ通信システムにおけるＤＣオフセット補償及び信号同期を提供する改良された方法及び装置に対する需要が存在する。
【０００８】
（発明の概要）
本発明はディジタルデータパケットの送信に用いられるマルチパートのディジタルプリアンブルを提供することによって、上述の、またその他の需要を満たす。好都合なことに、本発明によるプリアンブルはディジタルＦＭシステムにおける個々のデータパケットによって送信されるＤＣフリーシーケンスの全体長を大幅に削減する。典型的な実施例によれば、マルチパートのプリアンブルはＦＭ受信機における現時点でのＤＣレベルを粗く推定することを可能にする、短い、実質的にＤＣフリーの前縁部(leading part)を含む。典型的なプリアンブルはまた、実質的にＤＣフリーである必要が無く、パケット毎に（例えば送信元、送信先、時間帯(time of day)等に応じて）変化しうるタイミング及び／又は他の有用な情報（例えばチャネル識別、送信先アドレス等）を伝送する同期部を含む。本発明によれば、同期語は誤検出の可能性を低減するためにコードによって保護され、その結果プリアンブルの短い前縁部によって与えられる粗いＤＣオフセット訂正のみを用いて正しく検出することが可能である。
【０００９】
同期部に引き続き、又は同期部それ自体の内部に、最終的なＤＣオフセット予測及び補償の実行に用いることが可能な、実質的にＤＣフリーな後縁部(trailing part)を１つかそれより多く含む典型的なプリアンブルが存在する。同期部が検出された後の信号タイミングは良く知られているので、実質的にＤＣフリーな後縁部は非常に短くすることが可能である。さらに、実質的にＤＣフリーな前縁部及び後縁部が短く、また同期部は個々のデータパケットに対して異なってよい有用な情報を伝送するため、本発明によるディジタルデータパケットプリアンブルに関連するオーバヘッドは従来のディジタルデータパケットプリアンブルと比較して大きく削減される。
【００１０】
本発明による典型的な無線送信機は搬送信号を変調することによって連続したディジタルデータパケットを伝送する変調器を含む。実施例において、変調器は伝送されるディジタルデータパケット各々についてのディジタルプリアンブルを供給し、個々のディジタルプリアンブルは同期部及び少なくとも２つの実質的にＤＣフリーな部分を含む。例えば、各ディジタルプリアンブルは実質的にＤＣフリーな前縁部、同期部及び１つかそれより多い実質的にＤＣフリーな後縁部を含むことが可能である。
【００１１】
本発明による典型的な無線受信機は連続するディジタルデータパケット（個々のディジタルデータパケットはディジタルプリアンブルを含み、ここのディジタルプリアンブルは同期部及び少なくとも２つの実質的にＤＣフリーな部分を含む）を受信し復調する検波器と、検波器の出力からＤＣオフセットを予測及び除去し、検波器の出力に同期する予測及び同期プロセッサを含む。実施例において、プロセッサはデータパケットプリアンブルの実質的にＤＣフリーな部分の１つに基づいて個々のディジタルデータパケットについてのＤＣオフセットの粗い推定を提供し、一旦ディジタルパケットについての粗い推定が確立すると、データパケットプリアンブルの同期部に基づいて個々のディジタルデータパケットを同期させる。さらに、プロセッサは、データパケットの同期が確立すると、データパケットプリアンブルの別の実質的にＤＣフリーな部分に基づいて、個々のディジタルデータパケットについての高精度なＤＣオフセット予測を提供する。個々のディジタルプリアンブルは例えば、実質的にＤＣフリーな前縁部、同期部及び１つかそれより多い実質的にＤＣフリーな後縁部とを含むことができる。
【００１２】
本発明による、上述の、又はそれ以外の機能及び利点は添付図面に示される実施例を参照して以下に詳細に説明される。等技術分野の当業者は説明される実施例が説明及び理解を目的として提供され、無数の等価実施例が予期されていることを理解するであろう。
【００１３】
（発明の詳細な説明）
図２はＤＣオフセット補償を含む典型的なＦＭ復調プロセッサ２００を示す。図に示すように、プロセッサ２００はＦＭ検波器２１０、ＤＣ推定プロセッサ２２０及び（スライサとしても知られる）比較器２３０並びに図１のローパスフィルタ１３０を含む。一定振幅のＦＭ信号がＦＭ検波器２１０の入力に接続され、ＦＭ検波器の出力はローパスフィルタ１３０の入力に接続される。ローパスフィルタ１３０の出力はスライサ２３０の加法入力及びＤＣ推定プロセッサ２２０の入力に接続される。ＤＣ推定プロセッサ２２０の出力は比較器２３０の減法入力に接続され、比較器２３０の出力は目的の復元ベースバンド信号を表す。図１とともに、当業者は以下に説明される図２の構成要素の機能が公知のハードウェア技術を用いて実装可能であることを理解するであろう。
【００１４】
動作中、（例えば、図１の時間微分プロセッサ１１０及びミクサ１２０を含む）ＦＭ検波器２１０及びローパスフィルタ１３０は（例えばエアインタフェースを介して受信したＦＭ信号をダウンコンバート及びハードリミットして得られた）一定振幅のＦＭ信号を、（例えば、上述したように、ＦＭ検波器２１０、ローパスフィルタ１３０及び／又は遠隔及び局所ＩＦ発振器の離調によって得られる）ＤＣオフセットを含むベースバンド信号を供給するために処理する。ＤＣ推定プロセッサ２２０は多くの方法において実装可能である。相関プロセッサ３１０、抵抗器３２０、スイッチ３３０及びキャパシタ３４０と、図２のＦＭ検波器２１０、ローパスフィルタ１３０及びスライサ２３０を含むように示された典型的なＦＭ復調プロセッサ３００ロセッサを図３に示す。
【００１５】
図において、一定エンベロープのＦＭ入力信号はＦＭ検波器２１０の入力へ接続され、ＦＭ検波器２１０の出力はローパスフィルタ１３０の入力へ接続される。ローパスフィルタ１３０の出力はスライサ２３０の加法入力及び抵抗器３２０の一端へ接続される。抵抗器３２０の他端はスイッチ３３０の第１接点に接続され、スイッチ３３０の第２接点はスライサ２３０の減法入力へ接続される。スライサ２３０の出力は以下に説明される回復されたＤＣフリーなベースバンド信号であり、相関プロセッサの入力へフィードバックされる。さらに、相関プロセッサの出力はスイッチ３３０の制御入力へ接続され、キャパシタ３４０はスイッチ３３０の第２接点及び回路接地の間に接続される。
【００１６】
動作中、ＦＭ検波器２１０及びローパスフィルタ１３０は一定エンベロープのＦＭ信号を処理し、図２に関して上述した、ＤＣオフセットを含んだベースバンド信号を得る。まず（例えば、入来ディジタルデータパケットの受信開始時）、
【００１７】
スイッチ３３０が閉じられ、ベースバンド信号のＤＣ成分のみがスライサ２３０の減法入力に接続されるよう、抵抗器３２０及びキャパシタ３４０がローパスフィルタもしくは平均化回路として振る舞う。
従って、伝送されたベースバンド信号がＤＣフリーである（例えば、論理”１”及び”０”に対応する高電圧レベル及び低電圧レベルを等しい数ずつ含む）と仮定すると、スライサ２３０の減法入力は検波されたベースバンド信号中のＤＣオフセット推定値（すなわち、ＦＭ検波器２１０、ＩＦフィルタ１３０及び／又は、送信機及び／又は受信機における基準発振器の離調結果として得られる、ローパスフィルタ１３０の出力中のＤＣバイアス推定値）を受信する。その結果、スライサ２３０はＩＦフィルタ出力からＤＣオフセットを除去し、ＤＣ修正された(DC-corrected)所望のベースバンド信号を供給する。
【００１８】
正確なＤＣオフセット推定値が確立されると、ＤＣオフセット推定値をキャパシタ３４０に効果的に格納するためにスイッチ３３０を解放することが可能である。その後はＦＭ信号がＤＣフリーでなくてもスライサ２３０がＤＣオフセットを除去することが可能である。従って、従来のＤＣオフセット補償及び同期方法によれば、ディジタルＦＭシステムにおける各データパケットは、個々のパケットの受信及び実データの復号化よりも前にＤＣオフセットの推定及び記憶を行うための、ＤＣフリーなディジタルプリアンブルから始まっていた。
【００１９】
例えば、よく知られた２部構成のディジタルプリアンブルは１及び０が交互に現れる１６ビットのシーケンス及び、それに続く（交互である必要はないが）同数の１及び０を含むＤＣフリーな同期符号語を含んでいる。このような２部構成のディジタルプリアンブルを図４に示す。図において、３２ビットのディジタルプリアンブル４００は、論理１及び０が交互に現れる１６ビットの先導シーケンス及び、それに続く、論理１及び０を同数含む１６ビットのＤＣフリーな同期語４２０を含む。８つの論理０及びそれに続く８つの論理１を含む同期語４２０が示されるが、本技術の当業者は同期語が同数の論理１及び０を含む任意の１６ビットの組み合わせを含むことが可能であることを理解するであろう。
【００２０】
（スイッチ３３０が閉じた位置にある）図３のシステム３００において、１６ビットの先導シーケンス４１０はキャパシタ３４０に少なくともローパスＩＦフィルタ１３０のベースバンド出力中のＤＣオフセットにほぼ等しいＤＣ電圧を誘導する。その結果、スライサ２３０のベースバンド出力は少なくともＤＣフリーに近く、従って正しい（すなわち、伝送された）ベースバンド信号の合理的な複製物である。よって、周知の同期語とともにプログラミングされた相関プロセッサ３１０は同期語の合致を検出することができる。そのような合致を検出すると、相関プロセッサ３１０は入来ディジタルデータパケット用の有力なＤＣオフセット推定値（この推定値は、同期語もまたＤＣフリーであるため、同期語の受信及び検出の間も有効であり続ける）の格納のためにスイッチ３３０を開く。
【００２１】
上述の、２部構成でＤＣフリーのプリアンブルは上質な同期及びＤＣオフセット補償を提供するけれども、それはかなりの伝送オーバヘッドという代償を払って実現されるものである。より具体的には、全く情報を伝達しない３２ビットが各データパケットともに伝送される。プリアンブル全体はゼロ平均を有する必要があるため、プリアンブルには情報を全く符号化できない（もしくは非常に少量である）。
【００２２】
この問題を緩和するため、本発明はプリアンブル中に同期及び他の情報を含ませることができ、同時に正確なＤＣ推定を可能にするように、戦略的に３つもしくはそれ以上に分割可能なディジタルプリアンブルを開示する。具体的には、プリアンブルを先導する短いＤＣフリー部（例えば、論理１及び論理０の交番もしくは同数の論理１及び論理０を含む他の任意のシーケンス）を最初の、粗いＤＣオフセット推定を提供するために用いることができる。その後、ＤＣフリーである必要はないが、検出エラーを回避するために符号で保護されたプリアンブルの同期部を、データパケットの同期検出のみならずタイミング及び／又は（例えば、チャネルＩＤ、相手先アドレス、時刻、ユーザＩＤ等）他の有用な情報の伝送に用いることが可能である。
【００２３】
同期部に続いて、もしくは同期語そのものの内部に、複数部構成のプリアンブルに続くデータパケット検出前により細かいＤＣオフセット推定を提供するための１つかそれより多い後縁(trailing)ＤＣフリー部（例えば、論理１及び論理０の交番もしくは同数の論理１及び論理０を含む他のシーケンス）を含むことができる。同期部は符号化によって保護されており、また同期部が検出された後、タイミングは正確に知られるため、後縁ＤＣフリー部は前縁ＤＣフリー部のように非常に短くすることができる。結果として、複数部構成のプリアンブルのＤＣフリー部分によって誘導されるオーバヘッドは上述の２部構成プリアンブルと比較して大幅に削減される。
【００２４】
本発明による典型的な複数部構成のプリアンブルを図５に示す。図において、ＤＣフリーな前縁シーケンス５１０と、それに続く複数ビット同期語５２０を含む３部構成のプリアンブル５００が示されている。同期語５２０はＤＣフリーである必要はなく、また個々のデータパケットで異なっていてもよい。同期語５２０はタイミング及び／又は他の情報を含むことができ、また検出エラーに対する保護のため符号化されている。同期語５２０に続いてさらに後縁ＤＣフリーシーケンス５３０がある。図において、前縁及び後縁ＤＣフリーシーケンス５１０及び５３０は論理１及び０が交互に現れる４ビットのシーケンスとして示されるが、実際には、より短くても長くてもよく、また論理１及び論理０を同数有する任意のＤＣフリーシーケンスを含むことが可能であることは本技術分野の当業者が理解するところであろう。
【００２５】
この典型的なプリアンブル５００が図３のシステム３００に受信されると、前縁ＤＣフリーシーケンス５１０がベースバンドＤＣオフセットの粗い推定値をストレージキャパシタ３４０に誘導する。推定値は大まかなものであるが、（例えば相関プロセッサ３１０による）符号化された同期語５２０の正しい検出を実現するには十分である。いくらかのＤＣオフセットの存在下における誤検出から同期語を保護するための符号化方法は当業者に知られている。相関プロセッサ３１０が同期語５２０を検出すると、受信ビット間のタイミングが十分認識される。その結果、相関プロセッサ３１０は後縁ＤＣフリーシーケンス５３０の終わりに正確にスイッチ３３０を開くことが可能であり、それによって入来ディジタルデータパケットの受信及び検出のための正確なＤＣオフセット推定値を記憶することができる。
【００２６】
上述の通り、ＤＣフリーシーケンス５１０及び５３０を非常に短くすることが可能であるという事実及び同期語５２０が有用な情報を伝送することが可能であるという事実とを併せて、典型的な３部構成のプリアンブル５００に関連したオーバヘッドは従来のＤＣフリープリアンブルと比較してかなり削減される。本技術分野の当業者は図５に示されるプリアンブル５００の３つの部分５１０、５２０及び５３０の正確な長さは可変であり、設計事項であることを理解するであろう。さらに、典型的なプリアンブル５００は、さらなる後縁ＤＣフリーシーケンスを含むことができる。このＤＣフリーシーケンスは例えば同期語５２０に埋め込まれてもよい。
【００２７】
ここで、同期符号（例えば、同期語５２０のための符号）は個々の同期語が深刻な符号性能の低下なしにＤＣフリーシーケンスで始まるか、ＤＣフリーシーケンスを含むか、及び／又は終わることを保証することによっても検出可能であることに注意されたい。そのような場合、前縁及び／又は後縁ＤＣフリーシーケンス（例えば、図５の前縁シーケンス５１０及び／又は後縁シーケンス５３０）を省略することができ、プリアンブル全体の長さを削減することができる。替わりに、プリアンブルの前縁及び／又は後縁ＤＣフリー部分の長さを効果的に延ばすために、ＤＣフリーである必要のない前縁及び／又は後縁シーケンスをすでに符号化された同期語の１ビットもしくは複数ビットに基づいて戦略的に選択してもよい。例えば、プリアンブル全体の最初又は最後のｋ＋ｍビットがＤＣフリーとなるように、あるｍビットの前縁もしくは後縁シーケンスを同期語の最初又は最後のｋビットに基づいて選択することができる。
【００２８】
本発明の特に典型的な実施形態によれば、３部構成のディジタルプリアンブルは論理１及び０が交互に現れる前縁４ビットシーケンスと、それに続く可変符号化(varying encoded)された６４ビットの同期及び情報シーケンスと、さらに引き続く４ビットの論理１及び０の交互シーケンスを含む。同期シーケンスは同期ビットの最後の２ビットが論理１０又は論理０１のいずれかであることが保証されるように符号化され、それからプリアンブル全体の最後の６ビット（すなわち、同期ビットの最後２ビット及び４ビットの後縁ＤＣフリーシーケンス）が論理１及び０の交番シーケンスであることが保証されるように後縁シーケンスが選択される。これは例えば、符号化された同期語の最終ビットに応じて記憶されたトレイラー(trailer)を選択的に反転する（例えば１０１０又は０１０１）ことによって実施される。
【００２９】
本技術分野の当業者は、図３の単純なＲＣ平均化回路(averager)、すなわち抵抗器３２０及びキャパシタ３４０との組み合わせが例示目的で示されており、実際にはより洗練された線形予測回路が実装可能であることを理解するであろう。さらに、スイッチ３３０が開かれる際のベースバンドＤＣオフセットの変化を徐々に追従させるためにスイッチ３３０の接点間に高インピーダンスの抵抗器を配置することができる。
【００３０】
また、オーバヘッドを削減する本発明のプリアンブルとともに非線形予測回路もまた良好に機能することに注意すべきである。例えば図３のシステム３００における抵抗器３２０、スイッチ３３０及びキャパシタ３４０と置換可能な典型的な非線形予測回路６００を図６に示す。図６において、図３の保存スイッチ３３０及び保存キャパシタ３４０だけでなく、第１及び第２のダイオード６１０、６２０、第１及び第２の供給抵抗器(supply resistors)６３０、６４０、第１及び第２のピーク記憶キャパシタ６７０、６８０及び第１及び第２の平均化抵抗器６５０、６６０を含むように示されている。
【００３１】
動作時、第１のダイオード６１０、第１の供給抵抗器６３０及び第１のピーク保存キャパシタ６７０は全体として、検波されたベースバンド信号（例えば図３のＩＦフィルタ１３０の出力）の正のエンベロープが第１のピーク保存キャパシタ６７０に保存されるように、正ピーク(positive peak)検出器回路として振る舞う。同時に、第２のダイオード６２０、第２の供給抵抗器６４０及び第２のピーク保存キャパシタ６８０は全体として、検波されたベースバンド信号の負のエンベロープが第２のピーク保存キャパシタ６８０に保存されるように、負ピーク(negative peak)検出器回路として振る舞う。従って、スイッチ３３０が閉じられると、正及び負のエンベロープが第１及び第２の平均化抵抗器６５０、６６０によってそれぞれ平均化され、ベースバンド信号におけるＤＣオフセットの推定値が保存キャパシタ３４０に誘導される。
【００３２】
上述の通り、（例えば、本発明の複数部構成のプリアンブルの受信の終わりにおいて）一旦正確なＤＣオフセット推定値が確立すると、保存スイッチ３３０を開くことが可能になる。さらに、ＤＣオフセット推定値が品質の悪い信号状況によって混乱しないよう、図６に示すように、別のスイッチを推定回路に先立って配置することが可能である。換言すれば、受信信号が十分な信号強度を有する場合のみＤＣオフセット推定値が更新されるよう、受信信号強度インジケータ（ＲＳＳＩ）をフロントエンドスイッチの制御に用いることができる。受信信号強度インジケータを実現する方法は当業者に知られている。
【００３３】
大まかに、本発明はＦＭ伝送システム同期及びＤＣオフセット補償に関連したオーバヘッドを削減するための方法及び装置を開示する。典型的な実施形態によれば、短い前縁ＤＣフリー部及び、符号により保護されたＤＣフリーでなくてもよい同期部を含み、かつタイミング及び／又は有用な情報を伝送する。さらに、１つかそれより多い後縁ＤＣフリー部がＤＣオフセットのきめ細かい調整を提供する。有利なことに、前縁及び後縁ＤＣフリー部が非常に短く、また各データパケットによって異なってもよい有用な情報を同期部が伝達するため、本発明によるディジタルプリアンブルに関するオーバヘッドは従来の全体的にＤＣフリーなディジタルプリアンブルと比較して非常に削減される。
【００３４】
本技術分野の当業者は、本発明が例示目的で説明してきた具体的な実施例に限定されるものではなく、多くの代替実施例が予期されていることを理解するであろう。例えば、本発明による複数部構成のディジタルプリアンブルの前縁及び後縁部は厳密にＤＣフリーであるものとして何度か説明されたが、本技術分野の当業者は、（例えば、前縁及び後縁シーケンスが論理０に比べて若干多い論理１（又はその逆）を含む）実質的にＤＣフリーな前縁及び後縁部が、所定の環境下における、いくらか品質の低い同期及びオフセット補償を満足させることができることを理解するであろう。従って、本発明の範囲は上述の説明ではなく、添付する請求範囲によって規定され、請求範囲の趣旨に合致するすべての均等物が本発明の範囲に包含されることを意図している。
【図面の簡単な説明】
【図１】 本発明による同期及びＤＣオフセット補償方法を実施可能な典型的なＦＭ伝送システムを示す図である。
【図２】 本発明の方法が実施可能なＤＣオフセット補償を含んだＦＭ検波システムを示す図である。
【図３】 本発明の方法が実施可能な典型的な同期及びＤＣオフセット補償プロセッサを含むＦＭ検波システムを示す図である。
【図４】 周波数変調によって送信されるべきディジタルデータパケットのための従来の２部構成(two-part)プリアンブルを示す図である。
【図５】 周波数変調によって送信されるべきディジタルデータパケットのための、本発明による典型的な３部構成プリアンブルを示す図である。
【図６】 本発明の方法を実施可能な別のＤＣオフセット補償プロセッサを示す図である。
Claims (48)
- 連続するディジタルデータパケットを搬送信号で変調して伝送する変調器を有し、
前記変調器が伝送される各ディジタルデータパケットについてディジタルプリアンブルを提供し、
各ディジタルプリアンブルは同期部及び少なくとも２つの実質的にＤＣフリーな部分を有することを特徴とする無線送信機。 - 前記各ディジタルプリアンブルが実質的にＤＣフリーな前縁部、同期部及び１つかそれより多い実質的にＤＣフリーな後縁部とを含むことを特徴とする請求項１記載の無線送信機。
- 前記各同期部が受信機における検出エラーを防止するために符号化されていることを特徴とする請求項２記載の無線送信機。
- 前記各同期部がタイミング情報を含むことを特徴とする請求項２記載の無線送信機。
- 前記各同期部が、自らが含まれるディジタルデータパケットに特有な情報を含むことを特徴とする請求項２記載の無線送信機。
- 前記同期部が、自らが関連づけされたディジタルデータパケットに対するチャネル識別子、相手先アドレス及び受信者識別子の少なくとも１つを有することを特徴とする請求項５記載の無線送信機。
- 各ディジタルデータパケットについてのディジタルプリアンブルを提供するために同期語が生成され、各同期語が実質的にＤＣフリーな前縁シーケンス、同期シーケンス及び１つかそれより多い実質的にＤＣフリーな後縁シーケンスを有することを特徴とする請求項２記載の無線送信機。
- 前記前縁シーケンス、同期シーケンス及び１つかそれより多い後縁シーケンスが別々に生成され、各ディジタルデータパケットのためのディジタルプリアンブルを提供するためにこれらシーケンスを結合する請求項２記載の無線送信機。
- 各ディジタルプリアンブルの前記前縁シーケンスが実質的にＤＣフリーであることを特徴とする請求項８記載の無線送信機。
- 各ディジタルプリアンブルの前記後縁シーケンスが実質的にＤＣフリーであることを特徴とする請求項８記載の無線送信機。
- 各ディジタルプリアンブルの最初のｋ＋ｍビットが実質的にＤＣフリーとなるよう、対応する同期シーケンスの最初のｋビットに基づいてｍビットの前縁シーケンスが選択されることを特徴とする請求項８記載の無線送信機。
- 各ディジタルプリアンブルの最後のｋ＋ｍビットが実質的にＤＣフリーとなるよう、対応する同期シーケンスの最後のｋビットに基づいてｍビットの後縁シーケンスが選択されることを特徴とする請求項８記載の無線送信機。
- 各ディジタルプリアンブルが論理１及び論理０が交互に現れる前縁シーケンス、それに続く同期シーケンス、さらに続く論理１及び論理０が交互に現れる後縁シーケンスとを含むことを特徴とする請求項８記載の無線送信機。
- 各前縁シーケンスが４ビット長、各同期シーケンスが６４ビット長、各後縁シーケンスが４ビット長であり、各後縁シーケンスが、各ディジタルプリアンブルが６ビットのＤＣフリーシーケンスで終わることを保証するために同期シーケンスの最後の１又は複数ビットに基づいて選択されることを特徴とする請求項１３記載の無線送信機。
- 各後縁シーケンスが記憶されたＤＣフリーシーケンスを同期シーケンスの最終ビットに応じて選択的に反転することによって生成されることを特徴とする請求項１４記載の無線送信機。
- 各ディジタルデータパケットが、同期部及び少なくとも２つの実質的ＤＣフリー部を含むディジタルプリアンブルを含む、連続するディジタルデータパケットを受信及び復調する検波器及び、
前記検波器の出力からＤＣオフセットを推定、除去し、前記検波器の出力を同期させる推定及び同期プロセッサを有し、
前記プロセッサが前記データパケットプリアンブルの実質的ＤＣフリー部の１つに基づいて各ディジタルデータパケットの粗いＤＣオフセット推定を規定し、前記粗い推定が確立したデータパケットのデータパケットプリアンブルの同期部に基づいて各ディジタルデータパケットを同期させ、同期が確立した後前記データパケットプリアンブルの他の実質的ＤＣフリー部に基づいて、各ディジタルデータパケットの高精度なＤＣオフセットを規定することを特徴とする無線受信機。 - 各ディジタルプリアンブルが実質的にＤＣフリーな前縁部、同期部及び１つ又は複数の実質的にＤＣフリーな後縁部を含むことを特徴とする請求項１６記載の無線受信機。
- 各同期部が受信機での検出エラーを防ぐために符号化されていることを特徴とする請求項１７記載の無線受信機。
- 各同期部がタイミング情報を含むことを特徴とする請求項１７記載の無線受信機。
- 各同期部が、自らが含まれるディジタルデータパケットに特有の情報を含むことを特徴とする請求項１７記載の無線受信機。
- 各同期部がその同期部が含まれるディジタルデータパケットのチャネル識別子、宛先アドレス及び受取人識別子の少なくとも１つを含むことを特徴とする請求項２０記載の無線受信機。
- 各ディジタルデータパケットの前記ディジタルプリアンブルが同期語を含み、各同期語が実質的にＤＣフリーな前縁シーケンス、同期シーケンス及び１つ又は複数の実質的にＤＣフリーな前縁シーケンスを含むように符号化されることを特徴とする請求項１７記載の無線受信機。
- 前縁シーケンス、同期シーケンス及び、１つ又は複数の後縁シーケンスが各ディジタルデータパケットの前記ディジタルプリアンブル中に組み合わされていることを特徴とする請求項１７記載の無線受信機。
- 各ディジタルプリアンブルの前記前縁シーケンスが実質的にＤＣフリーであることを特徴とする請求項２３記載の無線受信機。
- 各ディジタルプリアンブルの前記後縁シーケンスが実質的にＤＣフリーであることを特徴とする請求項２３記載の無線受信機。
- 各ディジタルプリアンブルの最初のｋ＋ｍビットが実質的にＤＣフリーとなるよう、対応する同期シーケンスの最初のｋビットに基づいてｍビットの前縁シーケンスが選択されることを特徴とする請求項２３記載の無線受信機。
- 各ディジタルプリアンブルの最後のｋ＋ｍビットが実質的にＤＣフリーとなるよう、対応する同期シーケンスの最後のｋビットに基づいてｍビットの後縁シーケンスが選択されることを特徴とする請求項２３記載の無線受信機。
- 各ディジタルプリアンブルが論理１及び論理０が交互に現れる前縁シーケンス、それに続く同期シーケンス、さらに続く論理１及び論理０が交互に現れる後縁シーケンスとを含むことを特徴とする請求項２３記載の無線受信機。
- 各前縁シーケンスが４ビット長、各同期シーケンスが６４ビット長、各後縁シーケンスが４ビット長であり、各後縁シーケンスが、各ディジタルプリアンブルが６ビットのＤＣフリーシーケンスで終わることを保証するために同期シーケンスの最後の１又は複数ビットに基づいて選択されることを特徴とする請求項２８記載の無線受信機。
- 各後縁シーケンスが記憶されたＤＣフリーシーケンスを同期シーケンスの最終ビットに応じて選択的に反転することによって生成されることを特徴とする請求項２９記載の無線受信機。
- 前記推定及び同期プロセッサがフィルタ抵抗、ストレージキャパシタ及び比較器を含むことを特徴とする請求項１６記載の無線受信機。
- さらに相関プロセッサ及びスイッチを含むことを特徴とする請求項３１記載の無線受信機。
- ディジタルデータパケットのディジタルプリアンブルであって、同期部及び少なくとも２つの実質的ＤＣフリー部を含むディジタルプリアンブルを生成するステップ及び、
前記ディジタルプリアンブルを前記ディジタルデータパケットとともに、送信機から受信機へ送信するステップとを有するディジタルデータパケットの通信方法。 - 各ディジタルプリアンブルが実質的にＤＣフリーな前縁部、同期部及び１つ又は複数の実質的にＤＣフリーな後縁部を含むことを特徴とする請求項３３記載の通信方法。
- 各同期部が受信機での検出エラーを防ぐために符号化されていることを特徴とする請求項３４記載の通信方法。
- 各同期部がタイミング情報を含むことを特徴とする請求項３４記載の通信方法。
- 各同期部が、自らが含まれるディジタルデータパケットに特有の情報を含むことを特徴とする請求項３４記載の通信方法。
- 各同期部がその同期部が含まれるディジタルデータパケットのチャネル識別子、宛先アドレス及び受取人識別子の少なくとも１つを含むことを特徴とする請求項３７記載の通信方法。
- 各ディジタルデータパケットの前記ディジタルプリアンブルを提供するために同期語が生成され、各同期語が実質的にＤＣフリーな前縁シーケンス、同期シーケンス及び１つ又は複数の実質的にＤＣフリーな前縁シーケンスを含むように符号化されることを特徴とする請求項３４記載の通信方法。
- 前縁シーケンス、同期シーケンス及び、１つ又は複数の後縁シーケンスが各ディジタルデータパケットの前記ディジタルプリアンブルを提供するため別個に生成され、組み合わされることを特徴とする請求項３４記載の通信方法。
- 各ディジタルプリアンブルの前記前縁シーケンスが実質的にＤＣフリーであることを特徴とする請求項４０記載の通信方法。
- 各ディジタルプリアンブルの前記後縁シーケンスが実質的にＤＣフリーであることを特徴とする請求項４０記載の通信方法。
- 各ディジタルプリアンブルの最初のｋ＋ｍビットが実質的にＤＣフリーとなるよう、対応する同期シーケンスの最初のｋビットに基づいてｍビットの前縁シーケンスが選択されることを特徴とする請求項４０記載の通信方法。
- 各ディジタルプリアンブルの最後のｋ＋ｍビットが実質的にＤＣフリーとなるよう、対応する同期シーケンスの最後のｋビットに基づいてｍビットの後縁シーケンスが選択されることを特徴とする請求項４０記載の通信方法。
- 各ディジタルプリアンブルが論理１及び論理０が交互に現れる前縁シーケンス、それに続く同期シーケンス、さらに続く論理１及び論理０が交互に現れる後縁シーケンスとを含むことを特徴とする請求項４０記載の通信方法。
- 各前縁シーケンスが４ビット長、各同期シーケンスが６４ビット長、各後縁シーケンスが４ビット長であり、各後縁シーケンスが、各ディジタルプリアンブルが６ビットのＤＣフリーシーケンスで終わることを保証するために同期シーケンスの最後の１又は複数ビットに基づいて選択されることを特徴とする請求項４５記載の通信方法。
- 各後縁シーケンスが記憶されたＤＣフリーシーケンスを同期シーケンスの最終ビットに応じて選択的に反転することによって生成されることを特徴とする請求項４６記載の通信方法。
- 受信機において、前記データパケットプリアンブルの実質的ＤＣフリー部の１つに基づいて前記ディジタルデータパケットの粗いＤＣオフセットを規定するステップと、
前記データパケットプリアンブルの同期部及び前記粗い推定に基づき、受信機において前記ディジタルデータパケットを同期させるステップと、
受信機において、前記データパケットの同期が確立した後前記データパケットプリアンブルの他の実質的ＤＣフリー部に基づいて、前記ディジタルデータパケットの高精度なＤＣオフセットを規定するステップをさらに有することを特徴とする請求項３５記載の通信方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9705198P | 1998-08-19 | 1998-08-19 | |
| US60/097,051 | 1998-08-19 | ||
| US09/372,250 | 1999-08-11 | ||
| US09/372,250 US6690740B1 (en) | 1998-08-19 | 1999-08-11 | Methods and apparatus for providing robust synchronization of radio transceivers |
| PCT/SE1999/001384 WO2000011831A2 (en) | 1998-08-19 | 1999-08-17 | Methods and apparatus for providing robust synchronization of radio transceivers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002523972A JP2002523972A (ja) | 2002-07-30 |
| JP4290886B2 true JP4290886B2 (ja) | 2009-07-08 |
Family
ID=26792432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000566986A Expired - Lifetime JP4290886B2 (ja) | 1998-08-19 | 1999-08-17 | 無線送受信機のロバストな同期を提供する方法及び装置 |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US6690740B1 (ja) |
| EP (1) | EP1105995B1 (ja) |
| JP (1) | JP4290886B2 (ja) |
| KR (1) | KR100627218B1 (ja) |
| CN (1) | CN1314039A (ja) |
| AT (1) | ATE364940T1 (ja) |
| AU (1) | AU5665099A (ja) |
| BR (1) | BR9913046A (ja) |
| DE (1) | DE69936309T2 (ja) |
| EE (1) | EE200100101A (ja) |
| HK (1) | HK1041133A1 (ja) |
| IL (1) | IL140957A0 (ja) |
| MY (1) | MY126783A (ja) |
| WO (1) | WO2000011831A2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2368212B (en) * | 2000-10-16 | 2004-07-21 | Ericsson Telefon Ab L M | DC-offset compensation |
| WO2002033920A1 (en) * | 2000-10-16 | 2002-04-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Dc-offset compensation |
| DE10051889A1 (de) | 2000-10-19 | 2002-05-16 | Nokia Mobile Phones Ltd | Verfahren und Vorrichtung zum Erkennen eines Datenpakets in einem Datenstrom |
| EP1271872A1 (en) * | 2001-06-28 | 2003-01-02 | Nokia Corporation | Method and device for estimating the DC offset of a signal |
| US7684519B2 (en) * | 2001-11-14 | 2010-03-23 | Broadcom Corporation | Method and system for adjusting DC offset slice point in an RF receiver |
| US9071417B2 (en) | 2002-02-12 | 2015-06-30 | Broadcom Corporation | Method and system for packet synchronization |
| US7349680B2 (en) * | 2002-04-29 | 2008-03-25 | Broadcom Corporation | Method and system for using PSK sync word for fine tuning frequency adjustment |
| US7599662B2 (en) * | 2002-04-29 | 2009-10-06 | Broadcom Corporation | Method and system for frequency feedback adjustment in digital receivers |
| DE60227198D1 (de) * | 2002-04-15 | 2008-07-31 | Nokia Corp | Verfahren und einrichtung zur behandlung von synchronisationsbezogenen informationen |
| US7190740B2 (en) | 2002-08-19 | 2007-03-13 | Siemens Communications, Inc. | Arrangement for dynamic DC offset compensation |
| US7099774B2 (en) | 2003-01-21 | 2006-08-29 | Byron King | GPS based vehicle warning and location system |
| US7385990B2 (en) | 2003-07-21 | 2008-06-10 | Zarlink Semiconductor Inc. | Method to improve the resolution of time measurements and alignment in packet networks by time modulation |
| US7248624B2 (en) * | 2003-08-28 | 2007-07-24 | Qualcomm Incorporated | Bit synchronization in a communications device |
| US7370531B2 (en) * | 2004-01-20 | 2008-05-13 | Ngk Insulators, Ltd. | Detection circuits, detection method and systems of measuring physical quantities |
| US7912437B2 (en) * | 2007-01-09 | 2011-03-22 | Freescale Semiconductor, Inc. | Radio frequency receiver having dynamic bandwidth control and method of operation |
| KR101365608B1 (ko) * | 2007-10-25 | 2014-02-20 | 엘지전자 주식회사 | 부반송파 시프트 방법이 적용된 신호 매핑 방법 및 신호전송 방법 |
| WO2009109810A2 (en) * | 2007-11-09 | 2009-09-11 | Tamicare Ltd. | Improved disposable undergarment with a front opening panel |
| AU2009290098A1 (en) * | 2008-09-05 | 2010-03-11 | Aegis Mobility, Inc. | Bypassing enhanced services |
| CN102035771B (zh) * | 2010-11-16 | 2013-09-04 | 意法·爱立信半导体（北京）有限公司 | 一种消除直流偏置的方法及装置 |
| WO2021219229A1 (en) * | 2020-04-30 | 2021-11-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Apparatus and method for generating or receiving a synchronization header |
| US10892758B1 (en) * | 2020-09-30 | 2021-01-12 | Nxp B.V. | Tracking voltage reference for single ended receiver |
| CN115333901B (zh) * | 2022-05-09 | 2024-01-30 | 南京金阵微电子技术有限公司 | 收发器芯片及其直流信号平衡方法、tdd系统 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4054754A (en) | 1976-06-07 | 1977-10-18 | Bell Telephone Laboratories, Incorporated | Arrangement for transmitting digital data and synchronizing information |
| US4623886A (en) * | 1983-01-21 | 1986-11-18 | E-Systems, Inc. | Prioritized data packet communication |
| US4905234A (en) * | 1987-06-03 | 1990-02-27 | General Electric Company | Apparatus and method for transmitting digital data over a radio communications channel |
| JPH0716206B2 (ja) | 1988-08-05 | 1995-02-22 | 日本電気株式会社 | 信号検出器 |
| US4873702A (en) | 1988-10-20 | 1989-10-10 | Chiu Ran Fun | Method and apparatus for DC restoration in digital receivers |
| IT1244990B (it) * | 1991-01-11 | 1994-09-13 | Sixtel Spa | Apparecchiatura perfezionata per la radiotrasmissione di dati |
| US5663989A (en) | 1993-10-28 | 1997-09-02 | Plessey Semiconductors Limited | Control arrangements for digital radio receivers |
| FR2726141B1 (fr) | 1994-10-25 | 1997-01-03 | Alcatel Mobile Comm France | Correction d'un decalage de frequence |
| US5566213A (en) | 1995-03-09 | 1996-10-15 | Motorola, Inc. | Selective call receiving device with improved symbol decoding and automatic frequency control |
| US5748681A (en) | 1995-10-27 | 1998-05-05 | Lucent Technologies Inc | Offset correction for a homodyne radio |
| US5790602A (en) * | 1995-12-15 | 1998-08-04 | E-Systems, Inc. | Receiver synchronization using punctured preamble |
| FI103082B1 (fi) * | 1996-05-27 | 1999-04-15 | Nokia Telecommunications Oy | Yhteydenmuodostusmenetelmä ja radiojärjestelmä |
| US6332205B1 (en) * | 1998-12-08 | 2001-12-18 | Stmicroelectronics N.V. | Data recovery system having offset compensation |
-
1999
- 1999-08-11 US US09/372,250 patent/US6690740B1/en not_active Expired - Lifetime
- 1999-08-17 AU AU56650/99A patent/AU5665099A/en not_active Abandoned
- 1999-08-17 AT AT99943582T patent/ATE364940T1/de not_active IP Right Cessation
- 1999-08-17 JP JP2000566986A patent/JP4290886B2/ja not_active Expired - Lifetime
- 1999-08-17 CN CN99809796A patent/CN1314039A/zh active Pending
- 1999-08-17 IL IL14095799A patent/IL140957A0/xx not_active IP Right Cessation
- 1999-08-17 EP EP99943582A patent/EP1105995B1/en not_active Expired - Lifetime
- 1999-08-17 KR KR1020017002082A patent/KR100627218B1/ko not_active IP Right Cessation
- 1999-08-17 DE DE69936309T patent/DE69936309T2/de not_active Expired - Lifetime
- 1999-08-17 EE EEP200100101A patent/EE200100101A/xx unknown
- 1999-08-17 BR BR9913046-7A patent/BR9913046A/pt not_active Application Discontinuation
- 1999-08-17 WO PCT/SE1999/001384 patent/WO2000011831A2/en active IP Right Grant
- 1999-08-18 MY MYPI99003542A patent/MY126783A/en unknown
-
2002
- 2002-03-14 HK HK02101989.9A patent/HK1041133A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000011831A2 (en) | 2000-03-02 |
| JP2002523972A (ja) | 2002-07-30 |
| DE69936309D1 (de) | 2007-07-26 |
| IL140957A0 (en) | 2002-02-10 |
| KR100627218B1 (ko) | 2006-09-22 |
| BR9913046A (pt) | 2001-05-08 |
| HK1041133A1 (zh) | 2002-06-28 |
| EP1105995A2 (en) | 2001-06-13 |
| CN1314039A (zh) | 2001-09-19 |
| WO2000011831A3 (en) | 2000-07-06 |
| EP1105995B1 (en) | 2007-06-13 |
| EE200100101A (et) | 2002-06-17 |
| US6690740B1 (en) | 2004-02-10 |
| MY126783A (en) | 2006-10-31 |
| AU5665099A (en) | 2000-03-14 |
| ATE364940T1 (de) | 2007-07-15 |
| DE69936309T2 (de) | 2008-02-14 |
| KR20010072756A (ko) | 2001-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4290886B2 (ja) | 無線送受信機のロバストな同期を提供する方法及び装置 | |
| US5497121A (en) | Automatically correcting data detection circuit and method for FSK modulated signals | |
| US7394870B2 (en) | Low complexity synchronization for wireless transmission | |
| CA2363927C (en) | Synchronization signal detector and method | |
| US5412687A (en) | Digital communications equipment using differential quaternary frequency shift keying | |
| US7949082B2 (en) | Phase lock loop and method for coded waveforms | |
| EP0702475A1 (en) | Multi-threshold detection for 0.3-GMSK | |
| WO2004068815A1 (en) | Method and apparatus for frequency offset compensation | |
| US5475705A (en) | Demodulator for Manchester-coded FM signals | |
| JPH06252969A (ja) | 受信復調無線信号におけるｄ．ｃ．オフセットの訂正方法および装置 | |
| EP1102448A2 (en) | Adaptive phase demodulation | |
| US6633752B1 (en) | Base band signal offset correcting circuit for FSK receiving apparatus and method thereof | |
| US8514987B2 (en) | Compensation for data deviation caused by frequency offset using timing correlation value | |
| US6823024B2 (en) | Compensation circuit and method for compensating for an offset | |
| AU2002318930B2 (en) | Null-pilot symbol assisted fast automatic frequency control | |
| US20020034266A1 (en) | Demodulator for demodulating digital modulated signals | |
| AU2002318930A1 (en) | Null-pilot symbol assisted fast automatic frequency control | |
| US7289589B2 (en) | Maximum likelihood bit synchronizer and data detector | |
| EP3549267B1 (en) | Demodulators | |
| JP3519075B2 (ja) | 再生データ信号生成装置 | |
| MXPA01001565A (en) | Methods and apparatus for providing robust synchronization of radio transceivers | |
| US6389089B1 (en) | Method of searching for pilot signals | |
| JPH08223231A (ja) | デジタルデータ送信装置、受信装置およびデジタルデータ通信システム | |
| JPH0783384B2 (ja) | 適応レベル判定電圧の生成方法 | |
| JPH04326838A (ja) | バースト信号受信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4290886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |