JP4288599B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4288599B2
JP4288599B2 JP2004126443A JP2004126443A JP4288599B2 JP 4288599 B2 JP4288599 B2 JP 4288599B2 JP 2004126443 A JP2004126443 A JP 2004126443A JP 2004126443 A JP2004126443 A JP 2004126443A JP 4288599 B2 JP4288599 B2 JP 4288599B2
Authority
JP
Japan
Prior art keywords
etching
protective film
semiconductor substrate
etched
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004126443A
Other languages
Japanese (ja)
Other versions
JP2005311096A (en
Inventor
浩二 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2004126443A priority Critical patent/JP4288599B2/en
Publication of JP2005311096A publication Critical patent/JP2005311096A/en
Application granted granted Critical
Publication of JP4288599B2 publication Critical patent/JP4288599B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Description

この発明は、シリコンウェハ等の半導体基板を用いて梁構造を有するセンサ等を製造するためのドライエッチング方式による選択加工技術に関する。   The present invention relates to a selective processing technique using a dry etching method for manufacturing a sensor having a beam structure using a semiconductor substrate such as a silicon wafer.

シリコン基板を素材としこれに微細な加工を施すことによって、各種のセンサやアクチュエータが開発・実用化されている。これらのセンサ等の中には、例えば、加速度センサのような、重りをその支持部に梁で支える構造のセンサがある。図3は、このような加速度センサの一例の構造を示し、（ａ）は平面図、（ｂ）はそのＡＡ部の断面図である。この加速度センサ１は、外周部を占める支持部11と中央部の重り12と両者をつなぐ梁13とで構成されており、重り12の両平面に垂直な方向に印加される加速度を重り12の変位に変換して検出する。変位の検出には不図示のピエゾ抵抗や静電容量が用いられる。検出可能な大きさの変位を発生させることが必要であるため、図3に示したように、梁13の形状は細長く且つ素材の厚さより薄く製作されている。
このような構成の製造方法としては、支持部11や梁13等を含む所定部を保護マスクで保護してエッチングする選択エッチングが用いられ、エッチング液を用いるウェットエッチングおよびプラズマエッチング等のドライエッチングのいずれもが採用されている。 Various sensors and actuators have been developed and put to practical use by using a silicon substrate as a raw material and subjecting it to fine processing. Among these sensors, for example, there is a sensor having a structure in which a weight is supported by a beam on a support portion such as an acceleration sensor. FIG. 3 shows an example of the structure of such an acceleration sensor, where (a) is a plan view and (b) is a cross-sectional view of the AA portion. The acceleration sensor 1 is composed of a support portion 11 occupying the outer peripheral portion, a weight 12 in the center portion, and a beam 13 connecting the two, and an acceleration applied in a direction perpendicular to both planes of the weight 12 is applied to the weight 12. Convert to displacement and detect. A piezoresistor or a capacitance (not shown) is used for detecting the displacement. Since it is necessary to generate a displacement having a detectable size, the shape of the beam 13 is long and thinner than the thickness of the material, as shown in FIG.
As a manufacturing method having such a configuration, selective etching that protects and etches a predetermined portion including the support portion 11 and the beam 13 with a protective mask is used, and dry etching such as wet etching and plasma etching using an etchant is used. Both are adopted.

図4は、図3の加速度センサ１の最も一般的な製造工程のエッチングに関係した部分を示した断面図であって、（ａ）は、両面パターニング工程によって選択エッチングのための保護マスク（上面マスク２および下面マスク３）をシリコン基板10の上下面に形成した状態を示し、（ｂ）は、上面マスク２を保護マスクとする上面からのエッチング工程によって、シリコン基板10の上面側に梁13の厚さ相当の深さの上面凹部14を形成した状態を示し、（ｃ）は、下面マスク３を保護マスクとする下面からのエッチング工程によって、シリコン基板10の下面側から上面凹部14の底までをエッチングして、支持部11、重り12および梁13を形成した状態を示している。
この製造工程は、上記の説明からも明らかなように、シリコン基板10の両面に保護マスク２および3を形成する両面パターニング工程と両面からのエッチング工程とが必要である。両面パターニング工程のためには、両面露光装置や両面マスクアライメント装置が必要であって、高額の設備投資が必要であり、且つ裏面の汚染等による良品率の低下防止対策にも課題がある。 FIG. 4 is a cross-sectional view showing a portion related to etching in the most general manufacturing process of the acceleration sensor 1 of FIG. 3, wherein (a) is a protective mask (upper surface) for selective etching by a double-side patterning process. FIG. 5B shows a state in which the mask 2 and the lower surface mask 3) are formed on the upper and lower surfaces of the silicon substrate 10, and FIG. (C) shows a state in which the upper surface recess 14 having a depth corresponding to the thickness of the silicon substrate 10 is formed from the lower surface side of the silicon substrate 10 by the etching process from the lower surface using the lower surface mask 3 as a protective mask. A state in which the support portion 11, the weight 12, and the beam 13 are formed by etching up to is shown.
As is apparent from the above description, this manufacturing process requires a double-side patterning process for forming the protective masks 2 and 3 on both sides of the silicon substrate 10 and an etching process from both sides. A double-sided patterning process requires a double-sided exposure device and a double-sided mask alignment device, which requires expensive equipment investment, and there is a problem in measures to prevent a decrease in the yield rate due to contamination of the backside.

このような両面からの加工を避けるためのエッチング方法として、厚さの一部を残す部分（例えば図3の梁13）の下側にエッチング領域を回り込ませて、片側からのエッチング工程だけとするエッチング方法が、特許文献１および特許文献２等に開示されている。
特許文献１に開示されている方法は、トレンチを形成するためのエッチング工程（以下では「トレンチ形成工程」という）の後に等方性エッチング工程を用いて、隣り合うトレンチの底と底とを連通させるものである。
特許文献２に開示されている方法は、シリコン基板の内部にエッチング速度の高い高濃度拡散層を埋め込んでおくことによって、表面からのエッチングがこの層に到達すると、この層を高速にエッチングさせることで、所望の形状とするものである。
下記の特許文献３および特許文献４は「課題を解決するための手段」の項で引用する。
特開平８−288381号公報 特開平７−15019号公報 特開2000−299310号公報 特開2000−323454号公報 As an etching method for avoiding such processing from both sides, the etching region is made to wrap around the portion where a part of the thickness remains (for example, the beam 13 in FIG. 3), and only the etching process from one side is performed. Etching methods are disclosed in Patent Document 1, Patent Document 2, and the like.
In the method disclosed in Patent Document 1, an isotropic etching process is used after an etching process for forming a trench (hereinafter referred to as a “trench forming process”) to connect the bottoms of adjacent trenches to each other. It is something to be made.
The method disclosed in Patent Document 2 embeds a high-concentration diffusion layer having a high etching rate in a silicon substrate, and when etching from the surface reaches this layer, this layer is etched at a high speed. Thus, a desired shape is obtained.
The following Patent Document 3 and Patent Document 4 are cited in the section “Means for Solving the Problems”.
JP-A-8-288381 Japanese Unexamined Patent Publication No. 7-15019 JP 2000-299310 A JP 2000-323454 A

特許文献１の方法による場合には、トレンチ形成工程の後で等方性エッチング工程に切り換える必要があり、使用するガスの種類も多くなり、工程も複雑となる。特許文献２の方法による場合には、シリコン基板に予め高濃度拡散層を埋め込んでおくことが必要であり、そのための設備と工程とが必要である。
また、従来技術によれば、梁13は重り12の上面側には製作できるが、重り12の下面側には製作できない。しかし、梁13が上面側だけに形成されている状態では、重り12の上下面に垂直に力が働く場合には問題にはならないけれども、それ以外の方向に力が働くと、重り12にモーメントが働いて重り12を傾かせ、所望の信号ではない誤差出力を発生させる。
この発明の課題は、両面パターニングのための設備や両面からのエッチング工程を用いることなく、加工開始面側に元の厚さより薄い梁を有する構造を形成することができ、必要に応じて反対側の面にも加工開始面側と同様の梁構造を形成することができる半導体装置の製造方法を提供することである。 In the case of the method disclosed in Patent Document 1, it is necessary to switch to an isotropic etching process after the trench formation process, and the types of gases to be used increase, and the process becomes complicated. In the case of the method of Patent Document 2, it is necessary to embed a high-concentration diffusion layer in advance in a silicon substrate, and facilities and processes for that purpose are required.
According to the prior art, the beam 13 can be manufactured on the upper surface side of the weight 12, but cannot be manufactured on the lower surface side of the weight 12. However, in the state where the beam 13 is formed only on the upper surface side, there is no problem when a force is applied vertically to the upper and lower surfaces of the weight 12, but if a force is applied in the other direction, a moment is applied to the weight 12. Acts to tilt the weight 12 and produce an error output that is not the desired signal.
The object of the present invention is to be able to form a structure having a beam thinner than the original thickness on the processing start surface side without using equipment for double-side patterning and an etching process from both sides, and if necessary, on the opposite side It is another object of the present invention to provide a semiconductor device manufacturing method capable of forming a beam structure similar to that on the processing start surface side.

この発明は、アスペクト比の高いトレンチ形状を得ようとする開発過程において、トレンチの形状をエッチング条件に対応させて検討したことから得られた知見によってもたらされたものである。
アスペクト比の高いトレンチの製造方法としては、例えば特許文献３および特許文献４に開示されている方法がある。これらの文献に開示されている製造方法は、反応性イオンエッチングによってトレンチを形成していくトレンチ形成工程と、形成されたトレンチの内壁にエッチング保護膜を生成させる保護膜生成工程と、を繰返し、各トレンチ形成工程においては、その前段でトレンチの底部に生成された保護膜をエッチングして除去し、その後段でトレンチの底部をエッチングして幅をほとんど広げることなくトレンチを深めていく。特許文献３の場合には、導入ガスを切り換えることによって両工程を切り換えており、特許文献４の場合には、励起電力および基板バイアスの切換によって両工程を切り換えている。 The present invention is brought about by the knowledge obtained from the investigation of the trench shape corresponding to the etching conditions in the development process to obtain a trench shape with a high aspect ratio.
As a method for manufacturing a trench having a high aspect ratio, for example, there are methods disclosed in Patent Document 3 and Patent Document 4. The manufacturing methods disclosed in these documents repeat a trench formation step of forming a trench by reactive ion etching and a protective film generation step of generating an etching protective film on the inner wall of the formed trench, In each trench formation step, the protective film formed at the bottom of the trench is removed by etching at the previous stage, and the trench is deepened without etching by widening the bottom of the trench at the subsequent stage. In the case of Patent Document 3, both processes are switched by switching the introduced gas. In the case of Patent Document 4, both processes are switched by switching the excitation power and the substrate bias.

この発明の発明者は、上記のようなトレンチの製造方法の検討過程において、トレンチ形成工程に対してやや不足気味の保護膜生成工程、例えば、処理時間を一定にした保護膜生成工程に対して段々に長くしたトレンチ形成工程、を検討したところ、基板表面のエッチング部の幅に比べて、それより内部のエッチング部の幅の方が広くなることや、基板の中央部の幅が最も広くなることを見出し、これがこの発明の課題を解決するための手段として有効であることに考え至った。図5はエッチングの中太り状態をモデル的に示したエッチング部の断面図であり、図6は実測データの一例を示す線図である。この線図は、トレンチ形成工程の時間（エッチング時間）と、エッチング時間に対応するエッチングの中太り量との関係を示したものである。エッチングの中太り量は、図５に示すように、エッチングされた領域15のエッチング開始部の幅〔W(up)〕に対する幅最大部の幅〔W(in)〕の増大量〔W(in) −W(up)〕である。使用した基板は厚さ200μmのシリコン基板であり、処理条件は、エッチングガスにＳＦ6、デポガスにＣ4Ｆ8を使い、ＳＦ6の流量を400cc／min、Ｃ4Ｆ8の流量を150cc／minとし、保護膜生成工程の時間を２秒に固定し、エッチング時間を変えている。この場合には、シリコン基板の中央部がエッチング幅の最大部となっている。これは、トレンチの深さによって、保護膜生成工程で生成される保護膜の生成状態とトレンチ形成工程で保護膜をエッチングする仕方とに差があり、ある程度以上にトレンチが深くなると、保護膜生成の方が保護膜エッチングに比べて優勢となってくるためであろう、と推測される。 The inventor of the present invention, in the process of studying the manufacturing method of the trench as described above, for a protective film generation process slightly inferior to the trench formation process, for example, a protective film generation process with a constant processing time As a result of examining the step of forming a trench that is gradually increased, the width of the inner etched portion is wider than the width of the etched portion on the substrate surface, and the width of the central portion of the substrate is the largest. The inventors have found that this is effective as a means for solving the problems of the present invention. FIG. 5 is a cross-sectional view of the etched portion that schematically shows the middle thickness state of etching, and FIG. 6 is a diagram showing an example of actually measured data. This diagram shows the relationship between the trench formation process time (etching time) and the thickness of the etching corresponding to the etching time. As shown in FIG. 5, the thickness of the middle portion of the etching is the amount of increase [W (in) of the width [W (in)] of the maximum width portion with respect to the width [W (up)] of the etching start portion of the etched region 15. ) −W (up)]. The substrate used was a silicon substrate with a thickness of 200 μm, and the processing conditions were SF 6 for the etching gas and C 4 F 8 for the deposition gas, the flow rate of SF 6 was 400 cc / min, and the flow rate of C 4 F 8 was 150 cc / The time of the protective film generation process is fixed to 2 seconds, and the etching time is changed. In this case, the central part of the silicon substrate is the maximum part of the etching width. This is because there is a difference between the generation state of the protective film generated in the protective film generation process and the method of etching the protective film in the trench formation process depending on the depth of the trench. It is presumed that this is because it becomes more dominant than the protective film etching.

請求項１の発明は、エッチングマスクを形成された半導体基板にプラズマエッチングによって元の厚さより薄い梁を有する構造を形成する半導体装置の製造方法であって、プラズマエッチングプロセスを、エッチングガスを導入しながら半導体基板をプラズマ処理して半導体基板をエッチングするエッチング工程と、デポガスを導入しながら半導体基板をプラズマ処理して半導体基板表面に保護膜を生成させる保護膜生成工程と、を交互に繰り返すプロセスで構成し、当該プロセスにより半導体基板の下面までエッチングし、エッチング工程の処理条件および保護膜生成工程の処理条件を、保護膜生成工程で生成された保護膜の内の、エッチングされた部分の底部に生成された保護膜およびエッチングされた部分の側壁に生成された保護膜の少なくとも下部を、次のエッチング工程で除去しきらせて、この部分の半導体をエッチングする条件に設定し、それによって、半導体基板表面に形成された保護膜の開口部を下方へエッチングしていくと同時に、保護膜の直下の半導体を残しながらエッチングされる部分を保護膜の下方に回り込ませる。 The invention of claim 1 is a method of manufacturing a semiconductor device in which a structure having a beam thinner than the original thickness is formed by plasma etching on a semiconductor substrate on which an etching mask is formed. The plasma etching process is performed by introducing an etching gas. An etching process in which the semiconductor substrate is plasma-treated to etch the semiconductor substrate, and a protective film generation process in which the semiconductor substrate is plasma-treated while introducing a deposition gas to generate a protective film on the surface of the semiconductor substrate are alternately repeated. configured, etched to the lower surface of the semiconductor substrate by the process, the process conditions of the process conditions and the protective film forming step of the etching process, of the protective film produced by the coercive Mamorumaku generating step, the bottom of the etched portion Of the protective film formed on the side wall of the etched part and the etched part Lower even without, by fit and removed in the subsequent etching process, and set the conditions for etching the semiconductor of this portion, whereby, when gradually etched opening of the protective film formed on the semiconductor substrate surface to the lower At the same time, Ru was Wrapping portion to be etched while leaving the semiconductor immediately below the protective layer under the protective film.

請求項１の発明においては、エッチング工程の処理条件および保護膜生成工程の処理条件を、保護膜生成工程で生成された保護膜の内の、エッチングされた部分の底部に生成された保護膜およびエッチングされた部分の側壁に生成された保護膜の少なくとも下部を、次のエッチング工程で除去しきらせて、この部分の半導体をエッチングする条件に設定し、それによって、半導体基板表面に形成された保護膜の開口部を下方へエッチングしていくと同時に、保護膜の直下の半導体を残しながらエッチングされる部分を保護膜の下方へ回り込ませる。したがって、この発明によれば、片側のパターニングだけで梁を有する構造を形成することが可能であるので、両面パターニングのための設備や両面からのエッチング工程を用いることなく、加工開始面側に元の厚さより薄い梁を有する構造を形成することができる半導体装置の製造方法を提供することができる。
In the invention of claim 1, the processing conditions of the processing conditions and the protective film forming step of the etching process, of the protective film produced by the coercive Mamorumaku generating step, a protective film that is generated on the bottom of the etched portion In addition, at least the lower part of the protective film generated on the side wall of the etched part is completely removed in the next etching step, and the condition for etching the semiconductor of this part is set, thereby forming the surface of the semiconductor substrate. The opening of the protective film is etched downward, and at the same time, the portion to be etched is made to go below the protective film while leaving the semiconductor directly under the protective film. Therefore, according to the present invention, it is possible to form a structure having a beam only by patterning on one side. It is possible to provide a method of manufacturing a semiconductor device capable of forming a structure having a beam thinner than the thickness of the semiconductor device .

この発明による半導体装置の製造方法は、上述したように、一般的にはアスペクト比の高いトレンチ形状を得るための方法と同様のプロセス、すなわち、トレンチ形成工程と保護膜生成工程との繰返しにおいて、保護膜生成工程で生成される保護膜の厚さを、アスペクト比の高いトレンチ形状を得るために必要な厚さより薄くし、保護膜生成工程で生成された保護膜の内の、エッチングされた部分の底部に生成された保護膜およびエッチングされた部分の側壁に生成された保護膜の少なくとも下部を、次のエッチング工程で除去しきらせて、この部分の半導体をエッチングする。このため、トレンチは深くなると同時に側方へも広がり、エッチングマスクの幅が狭い部分では両側からのエッチング領域が連通し、エッチングマスクの直下に元の厚さより薄い梁を形成することができる。
以下に実施例を用いて、この発明を実施するための最良の形態を説明する。 As described above, the semiconductor device manufacturing method according to the present invention is generally the same process as the method for obtaining a trench shape with a high aspect ratio, that is, in the repetition of the trench formation step and the protective film generation step. The thickness of the protective film generated in the protective film generation process is made thinner than that necessary to obtain a trench shape with a high aspect ratio, and the etched portion of the protective film generated in the protective film generation process At least the lower part of the protective film formed on the bottom of the substrate and the protective film formed on the side wall of the etched part are removed in the next etching step, and the semiconductor in this part is etched. For this reason, the trench becomes deeper at the same time as it expands to the side, and in the portion where the width of the etching mask is narrow, the etching regions from both sides communicate with each other, and a beam thinner than the original thickness can be formed immediately below the etching mask.
The best mode for carrying out the present invention will be described below with reference to examples.

なお、従来技術と同じ機能の部分には同じ符号を付ける。   In addition, the same code | symbol is attached | subjected to the part of the same function as a prior art.

この実施例は、「課題を解決するための手段」の項で説明した図6の関係に基づいて、幅約５μｍの梁を上面側に有する加速度センサを製作したものである。上面側だけに梁を形成するために、使用したシリコン基板の厚さを140μmとした。厚さを薄くすることによって、基板の下面近傍までエッチング幅を広くし、梁を上面側だけとしている。
図1はその製造工程を示し、（ａ）は片面パターニング工程を示す断面図、（ｂ）はエッチング工程を示す断面図である。図2は、この実施例で製造した加速度センサの構造を示し、（ａ）は平面図、（ｂ）はそのＡＡ部の断面図である。
まず、片面パターニング工程によって、上面側に支持部11と重り12と梁13aとを形成するためのエッチングマスク（上面マスク）２を形成し、
次に、下記の処理条件による上面からのエッチング工程によって、シリコン基板10を選択エッチングし、支持部11と重り12と梁13aとを形成した。処理条件は、エッチングガスにＳＦ6、デポガスにＣ4Ｆ8を使い、ＳＦ6の流量を400cc／min、Ｃ4Ｆ8の流量を150cc／minとし、デポガスによる保護膜生成工程の時間を２秒に、エッチングガスによるトレンチ形成工程の時間を13秒にし、両工程を交互に繰返し、シリコン基板10の下面までエッチングさせた。その結果、上面マスク２の梁13aに相当する部分においては、上面マスク２の直下を除いてシリコンがエッチングされ、梁13aが形成された。この条件は、図６から明らかなように、エッチングの中太り量が５μmを超えているので、梁13aに相当する部分においては、ある程度までエッチングが進行した状態において、隣り合うエッチング領域の間が互いに連通し、梁13aを形成させたのである。 In this embodiment, an acceleration sensor having a beam having a width of about 5 μm on the upper surface side is manufactured based on the relationship shown in FIG. 6 described in the section “Means for Solving the Problems”. In order to form the beam only on the upper surface side, the thickness of the silicon substrate used was 140 μm. By reducing the thickness, the etching width is increased to the vicinity of the lower surface of the substrate, and the beam is only on the upper surface side.
FIG. 1 shows the manufacturing process, (a) is a sectional view showing a one-side patterning process, and (b) is a sectional view showing an etching process. 2A and 2B show the structure of the acceleration sensor manufactured in this embodiment. FIG. 2A is a plan view and FIG. 2B is a sectional view of the AA portion.
First, an etching mask (upper surface mask) 2 for forming the support portion 11, the weight 12, and the beam 13a is formed on the upper surface side by a single-side patterning step,
Next, the silicon substrate 10 was selectively etched by an etching process from the upper surface under the following processing conditions to form the support portion 11, the weight 12, and the beam 13a. The processing conditions are SF 6 as the etching gas and C 4 F 8 as the deposition gas, the flow rate of SF 6 is 400 cc / min, the flow rate of C 4 F 8 is 150 cc / min, and the protective film generation process time by the deposition gas is 2 Second, the time of the trench formation process using the etching gas was set to 13 seconds, and both processes were repeated alternately to etch the lower surface of the silicon substrate 10. As a result, in the portion corresponding to the beam 13a of the upper surface mask 2, the silicon was etched except for the portion directly under the upper surface mask 2 to form the beam 13a. As is apparent from FIG. 6, since the thickness of the etching exceeds 5 μm, the portion corresponding to the beam 13a has a gap between adjacent etching regions in a state where the etching has progressed to some extent. The beams 13a are formed in communication with each other.

この実施例は、実施例１の厚さ140μmのシリコン基板を厚さ200μmのシリコン基板に置き換えたものであって、他の条件は全て実施例１と同じである。この場合には、エッチング幅の最も広くなる領域がシリコン基板の厚さのほぼ中央にくるので、実施例１においては上面マスク２の直下のみに形成された梁が、シリコン基板の下面側にも形成された。この状態を示したのが、図２の（ｃ）であり、上面マスクを形成する片面パターニング工程と上面からのエッチング工程という簡便な工程によって、上下面に一対の梁、すなわち上側の梁13aと下側の梁13bとを形成することができた。
以上の2つの実施例においては、シリコン基板の厚さの選定よって、上面側だけの梁形成と両面の梁形成とが使い分けられている。しかし、ガスの種類やプラズマ発生条件等の他の処理条件を変えることによっても、エッチングの中太りの状況が変わるので、これらを選定することによっても、梁の形状や片面の梁か両面の梁かを選定することが可能である。また、エッチングの始めから終わりまで、同じ条件を繰り返すのではなく、途中で条件を切り換えることによって、形成される形状等の可能性の幅が大幅に広がる。 In this embodiment, the silicon substrate having a thickness of 140 μm in the first embodiment is replaced with a silicon substrate having a thickness of 200 μm, and all other conditions are the same as those in the first embodiment. In this case, since the region where the etching width is the widest is approximately at the center of the thickness of the silicon substrate, the beam formed only directly below the upper surface mask 2 is also formed on the lower surface side of the silicon substrate in the first embodiment. Been formed. FIG. 2 (c) shows this state, and a pair of beams on the upper and lower surfaces, that is, the upper beam 13a is formed by a simple process of a single-side patterning process for forming an upper mask and an etching process from the upper surface. The lower beam 13b could be formed.
In the above two embodiments, the beam formation only on the upper surface side and the beam formation on both sides are properly used depending on the thickness of the silicon substrate. However, changing the other types of processing conditions such as the type of gas and plasma generation conditions also changes the thickness of the etching, so the shape of the beam, the single-sided beam, or the double-sided beam can also be selected. Can be selected. In addition, the same conditions are not repeated from the beginning to the end of etching, but by switching the conditions in the middle, the range of possibilities such as the shape to be formed is greatly expanded.

この発明による半導体装置の製造方法の実施例１の工程を示し、（ａ）は片面パターニング工程を示す断面図、（ｂ）はエッチング工程を示す断面図1 shows the steps of Embodiment 1 of the semiconductor device manufacturing method according to the present invention, (a) is a sectional view showing a one-side patterning step, and (b) is a sectional view showing an etching step. この発明による半導体装置の製造方法により製造した加速度センサの構造を示し、（ａ）は平面図、（ｂ）は実施例１の場合の断面図、（ｃ）は実施例２の場合の断面図1 shows a structure of an acceleration sensor manufactured by a method of manufacturing a semiconductor device according to the present invention, where (a) is a plan view, (b) is a sectional view in the case of Example 1, and (c) is a sectional view in the case of Example 2. FIG. 加速度センサの一例の構造を示し、（ａ）は平面図、（ｂ）は断面図An example of the structure of an acceleration sensor is shown, (a) is a plan view, (b) is a sectional view. 図3の加速度センサの製造工程の一部を示し、（ａ）は両面パターニング工程を示す断面図、（ｂ）は上面からのエッチング工程を示す断面図、（ｃ）は下面からのエッチング工程を示す断面図3 shows a part of the manufacturing process of the acceleration sensor of FIG. 3, (a) is a cross-sectional view showing a double-side patterning process, (b) is a cross-sectional view showing an etching process from the upper surface, and (c) is an etching process from the lower surface. Cross section shown エッチングの中太り状態をモデル的に示したエッチング部の断面図Cross section of the etched part showing the middle thickness of the etching as a model エッチングの中太り量の実測データの一例を示す線図Diagram showing an example of measured data for the thickness of etching

符号の説明Explanation of symbols

１、1a、1b 加速度センサ
10 シリコン基板
11 支持部
12 重り
13、13a （上側の）梁
13b 下側の梁
14 上面凹部
15 エッチング領域
２ 上面マスク
３ 下面マスク 1, 1a, 1b Accelerometer
10 Silicon substrate
11 Support section
12 weights
13, 13a (upper) beam
13b Lower beam
14 Top recess
15 Etching area 2 Top mask 3 Bottom mask

Claims (1)

エッチングマスクを形成された半導体基板にプラズマエッチングによって元の厚さより薄い梁を有する構造を形成する半導体装置の製造方法であって、
プラズマエッチングプロセスを、エッチングガスを導入しながら半導体基板をプラズマ処理して半導体基板をエッチングするエッチング工程と、デポガスを導入しながら半導体基板をプラズマ処理して半導体基板表面に保護膜を生成させる保護膜生成工程と、を交互に繰り返すプロセスで構成し、当該プロセスにより半導体基板の下面までエッチングし、
エッチング工程の処理条件および保護膜生成工程の処理条件を、保護膜生成工程で生成された保護膜の内の、エッチングされた部分の底部に生成された保護膜およびエッチングされた部分の側壁に生成された保護膜の少なくとも下部を、次のエッチング工程で除去しきらせて、この部分の半導体をエッチングする条件に設定し、それによって、半導体基板表面に形成された保護膜の開口部を下方へエッチングしていくと同時に、保護膜の直下の半導体を残しながらエッチングされる部分を保護膜の下方に回り込ませる、
ことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device, wherein a structure having a beam thinner than an original thickness is formed by plasma etching on a semiconductor substrate on which an etching mask is formed,
A plasma etching process is an etching process in which a semiconductor substrate is plasma-treated while introducing an etching gas to etch the semiconductor substrate, and a protective film is formed on the semiconductor substrate surface by plasma-treating the semiconductor substrate while introducing a deposition gas. It consists of a process that alternately repeats the generation process, and etching to the lower surface of the semiconductor substrate by the process,
The processing conditions of the processing conditions and the protective film forming step of the etching process, of the protective film produced by the coercive Mamorumaku generating step, the side wall of the etched portion protective film and etched portion was generated in the bottom of the At least the lower part of the generated protective film is removed in the next etching step, and the conditions for etching the semiconductor of this part are set , whereby the opening of the protective film formed on the surface of the semiconductor substrate is directed downward. At the same time as etching, while leaving the semiconductor directly under the protective film, the portion to be etched wraps under the protective film ,
A method for manufacturing a semiconductor device.
JP2004126443A 2004-04-22 2004-04-22 Manufacturing method of semiconductor device Expired - Fee Related JP4288599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004126443A JP4288599B2 (en) 2004-04-22 2004-04-22 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004126443A JP4288599B2 (en) 2004-04-22 2004-04-22 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005311096A JP2005311096A (en) 2005-11-04
JP4288599B2 true JP4288599B2 (en) 2009-07-01

Family

ID=35439505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004126443A Expired - Fee Related JP4288599B2 (en) 2004-04-22 2004-04-22 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4288599B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353101B2 (en) * 2008-07-29 2013-11-27 大日本印刷株式会社 Microstructure formation method

Also Published As

Publication number Publication date
JP2005311096A (en) 2005-11-04

Similar Documents

Publication Publication Date Title
JP5038581B2 (en) Gap tuning for surface micromachined structures in epitaxial reactors
US20190297441A1 (en) Semiconductor Devices Having a Membrane Layer with Smooth Stress-Relieving Corrugations and Methods of Fabrication Thereof
KR101710826B1 (en) Semiconductor devices and methods of forming thereof
US8065919B2 (en) MEMS device and method for fabricating the same
JP4915440B2 (en) Manufacturing method of semiconductor device
JPH10260523A (en) Production of silicon stencil mask
JPWO2007069365A1 (en) MEMS vibrating membrane structure and method for forming the same
JP5441371B2 (en) Method of manufacturing a wafer for use in a microelectromechanical system
JP4288599B2 (en) Manufacturing method of semiconductor device
JP2009182059A (en) Dry etching method
JP2008224254A (en) Sensor device and manufacturing method for sensor device
US7981308B2 (en) Method of etching a device using a hard mask and etch stop layer
TWI452625B (en) Manufacturing method of semiconductor device
US7300814B2 (en) Method for fabricating micro-mechanical devices
JP2010131731A (en) Manufacturing method of mems
Easter et al. Characterization of High-Pressure $\hbox {XeF} _ {2} $ Vapor-Phase Silicon Etching for MEMS Processing
US8501516B2 (en) Method for producing micromechanical patterns having a relief-like sidewall outline shape or an adjustable angle of inclination
JP4033086B2 (en) Dry etching method
JP2008166576A (en) Semiconductor device manufacturing method
TW202340077A (en) Microsystem and manufacturing method
KR101374057B1 (en) 3 dimension mems structure and manufacturing method of the same
JP2006086318A (en) Electromechanical transducer and manufacturing method therefor
JP2005153062A (en) Method for manufacturing semiconductor structure
JP2010078327A (en) Semiconductor-type mechanical quantity detecting element and method of manufacturing same
BG99724A (en) Method for the formation of 3-dimensional structures on the surface of crystalline silicon

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081211

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees