JP4287085B2

JP4287085B2 - 特に無線周波数信号受信器用の数値制御発振器

Info

Publication number: JP4287085B2
Application number: JP2001382582A
Authority: JP
Inventors: ピエール−アンドレ・ファリン; ジャン−ダニエル・エチエンヌ; ルード・リエム−ヴィス; エルハム・フィロウヅィ
Original assignee: Asulab AG
Current assignee: Asulab AG
Priority date: 2000-12-15
Filing date: 2001-12-17
Publication date: 2009-07-01
Anticipated expiration: 2021-12-17
Also published as: HK1047976B; CN100409026C; KR20020047001A; JP2002290154A; TW531952B; KR100838945B1; US6650150B2; US20020075077A1; HK1047976A1; CN1363843A; CA2362232A1

Description

【０００１】
【発明の属する技術分野】
本発明は、ＧＰＳタイプの受信器など、特に無線周波数信号受信器用の数値制御発振器に関する。そのような発振器は、発振器の動作をクロックする第１周波数を有するクロック信号といくつかのビットによって定義された２進ワードとを１つの入力に受信し、１つの出力に、２進ワードとクロック信号の関数として定義された周波数を有する少なくとも１信号を提供することを意図する。
【０００２】
【従来の技術】
所定の周波数を有する出力信号は、基本的には、矩形電圧パルスが連続する信号であり、パルスの幅と２つのパルスの間隔は、所与の時間帯で必ずしも均一ではない。この出力信号は、発振器の入力部で課された２進ワードの関数として、各クロック・ストロークごとに１または０の値を取る直列するビットの連続と見なすことが可能であることに留意されたい。当然、前記発振器は、その出力部で、直列するビットの異なる連続によって各々定義された２つ以上の出力信号を提供することが可能である。
【０００３】
これらの数値制御発振器は、特に、環境にノイズが多い応用分野で使用される。ノイズが多い環境では、使用した信号は、発振器用の繊細な周波数分解能を維持しながら、非常に妨害の多い無線周波数信号から抽出しなければならない。これらの応用分野は、例えば、携帯電話、または主にＧＰＳ受信器などの無線周波数信号受信器である。
【０００４】
無線周波数信号受信器の場合、一般に、受信した信号が前記無線周波数信号からメッセージを抽出するために復調される。通常、数値制御発振器は、そのような受信器の相関段の復調ループに配置されている。これらの発振器により、例えば受信無線周波数信号の搬送波周波数の複製を生成するために、所定の周波数の信号を提供すること、または、信号を補正することが可能になる。次いで、この周波数の複製は、有用な信号を抽出することができるように、受信器において形成された信号が、相関段で乗算される。
【０００５】
より正確には、ＧＰＳタイプの受信器の場合、第１数値制御発振器は、受信信号の搬送波周波数の複製を生成するループに配置されている。第２数値制御発振器は、追跡する衛星の特徴的な擬似乱数コードＰＲＮの複製を生成するループに配置されている。
【０００６】
これらのＧＰＳタイプの無線周波数受信器には、特に衛星から出た無線周波数信号用の受信アンテナと、アンテナによって提供された無線周波数信号用の受信および成形段と、受信段によって成形された中間信号を受信する相関段とが含まれる。相関段は、各々が相関器を含むいくつかのチャネルで形成されている。したがって、各相関器は、上述した２つの数値制御発振器を含む。
【０００７】
また、前記受信器は、相関段に接続され、相関後、衛星によって送信されたＧＰＳ信号から抽出されたデータの関数として、Ｘ、Ｙ、Ｚの位置、速度、および時間のデータを計算することを意図しているマイクロプロセッサを含む。ＧＰＳ信号から抽出されたデータは、ＧＰＳメッセージと擬似距離である。通常、位置、速度、および局所的な時間などを決定するために、目に見える衛星４つが必要とされる。
【０００８】
衛星は、現在地球の周りの軌道に２４個あり、特に位置を計算するために使用される天体暦と暦のデータ・メッセージを搬送する無線周波数信号を送信することに留意されたい。これらの無線周波数信号は、１．５７５４２ＧＨｚの第１搬送波周波数Ｌ１で形成されており、５０ＨｚのＧＰＳメッセージを有する各衛星に特有である、１０．２３ＭＨｚのＰコードと１．０２３ＭＨｚのＣ／ＡＰＲＮコードで変調されている。また、前記衛星は、５０ＨｚのＧＰＳメッセージとともに１０．２３ＭＨｚのＰコードで変調された１．２２７６ＧＨｚの第２搬送波周波数Ｌ２を送信している。民間への応用では、Ｃ／Ａコードを有する搬送波周波数Ｌ１のみが、ＧＰＳメッセージに従って、Ｘ、Ｙ、Ｚの位置、速度、および時間を計算するために、地球上の受信器によって使用される。
【０００９】
各衛星のＣ／ＡＰＲＮコード（擬似乱数雑音）は、ゴールド・コードとも呼ばれ、衛星によって送信された信号を受信器の内部で区別することができるように、各衛星に固有の擬似乱数コードである。
【００１０】
この擬似乱数ＰＲＮコードは、１０２３のチップで形成され、かつミリ秒ごとに反復されるデジタル信号である。また、この反復期間は、ゴールド・コードの用語である「エポック」によって定義される。チップは、ビットと同様に１または０の値を取ることに留意されたい。しかし、チップ（ＧＰＳ技術で使用される用語）は、データの単位を定義するために使用されるビットとは区別されるべきである。
【００１１】
ゴールド・コードは、３２の衛星識別番号に対して定義され、この番号により、軌道面の１つにある軌道に配置されることになる各追加の衛星に割り当てられる特有のコードに対し、自由な選択肢が残される。一般に、ＧＰＳ受信器は、これらのコードのデータをメモリに含み、ならびに、軌道における各対応する衛星の推定位置を含む。したがって、衛星のコード周波数と、推定された搬送波周波数とに関連する２進ワードを復調ループ内で使用される発振器に提供して、目に見える衛星を迅速に自動追跡することを可能にすることができる。
【００１２】
例として、図１ａは、無線周波数信号受信器において一般的に使用されるこのタイプの数値制御発振器を概略的に示す。発振器５は、その入力において、Ｎｂビット位相レジスタ６に配置されている並行するＮｂビットを有する位相２進ワードを受信する。復調ループにおいて、主に位相オフセット２進ワードが、数値制御発振器に導入される。レジスタ６は、記憶されているＮｂのビットを、クロック信号ＣＬＫによってクロックされる位相アキュムレータ７に供給する。アキュムレータ７からの出力線Ｎ’ｂは前記アキュムレータの入力に接続されている。したがって、前記線上で平行である出力ビットまたは２進信号は、各クロック・ストロークにおいて、数Ｎｂのビットに追加される。通常、出力ビットの数Ｎ’ｂは、２進ワード・ビットの数Ｎｂに等しい。アキュムレータから出力されるＬｂビットが特に実時間の位相計算を実施するために、マイクロプロセッサに向けられる。Ｍｂの２進信号は、発振器によって決定された周波数を有する出力信号として提供される。出力ビットの数Ｍｂは、発振器に入力されるすべてのＮｂのビットに等しい必要はない。ほとんどの場合、ある最上位ビットのみが、出力信号を定義するために使用される。
【００１３】
ＧＰＳ受信器など、ほとんどの無線周波数受信器の応用分野では、消費電力を低減することが必要となる。この消費電力の低減は、そのような受信器が、電池またはアキュムレータ電源を含む小さな寸法の物に組み込まれているときに、特に必要不可欠となる。そのような物には、時計または携帯電話などがある。
【００１４】
受信器の消費電力は、電池を非常に頻繁に交換すること、またはアキュムレータのエネルギーを短時間後に系統的に充電することを回避するために、これらの小さな物では大き過ぎてはならない。携帯物体のサイズに依存する電池が小さくなれば、回路に統合されているＧＰＳ受信器用に小さな電子ユニットを設計することが必要であることに留意されたい。さらに、ＧＰＳメッセージとピック・アップした各衛星の擬似距離を抽出するために、信号を前記回路で処理する方式を考慮しなければならない。
【００１５】
図１ａを参照して上述した標準的な数値制御発振器は、ＧＰＳ受信器など、無線周波数信号受信器の相関段全体の消費電力に関する重要な部分を構成している。この発振器は、小さな周波数の分解能を有するために、十分大きくなければならない。クロック周波数ＣＬＫは、処理するためにサンプリングおよび定量化した信号に応じて、しばしば、数メガヘルツより大きいが、これは、発振器のすべての構成要素が、非常に高い周波数で動作することを意味する。したがって、これにより、そのような標準的な発振器の主な欠点である高い消費電力が生成される。
【００１６】
日本特許公開第８−３３８８６５号は、ＧＰＳ受信器を開示する。上述したしたタイプの数値制御発振器は、搬送波周波数複製生成ループの構成要素の数を減らすために、この受信器に装備されている。これを実施するために、加算器のいくつかの最下位ビットに最上位ビットを追加することを提案する。次いで、後の追加オペレーション用に加算器の入力に配置するために、最上位ビットをレジスタに保有する。この実施形態では、発振器の出力におけるサーチ表は、搬送波周波数複製の４分の１位相信号を生成するためにはもはや必要でない。４分の１位相信号は、ＸＯＲ論理ゲートを通る発振器の２つの出力信号と、インバータを通る２つの出力信号の一方とによって供給される。使用した２つの発振器の出力信号は、出力信号の２つの最上位ビットである。発振器のループ出力構成要素の数を低減したにも関わらず、発振器自体の消費電力は大きく減少していない。したがって、この発振器は、全体としては、依然として、欠点である非常に高いクロック周波数で動作している。
【００１７】
【発明が解決しようとする課題】
本発明の１つの目的は、可能な限り消費エネルギーを低減することができる特に無線周波数信号受信器用の数値制御発振器を提供し、同時に、従来の技術の発振器の欠点を克服することである。小さな周波数の分解能は、従来の技術の発振器と同等に維持されるが、対照的に、消費エネルギーは非常に低減される。
【００１８】
【課題を解決するための手段】
この目的は、他の目的と共に、特に無線周波数信号受信器用である前述した数値制御発振器によって達成される。これは、数値制御発信器が、２進ワードの第１数の最上位ビットに対する第１累積段と、前記２進ワードの第２数の最下位ビットに対する第２累積段とを含み、第１累積段が、所定の周波数で出力信号を供給するために、第１周波数のクロック信号によってクロックされ、一方第２段が、第１クロック周波数のＮ分の１である第２周波数のクロック信号によってクロックされ、第２段からのある数の出力ビットまたは２進信号が、第１周波数のクロック信号の各Ｎサイクルごとに、第１段の入力において導入されることを特徴とする。
【００１９】
多相数値制御発振器の１つの利点は、第１周波数のクロック信号のＮサイクル中に、例えば発振器の半分のみを動作することによって、消費エネルギーを低減することにある。この多相発振器の分解能は、標準的な数値制御発振器と比較して低減されていない。この第１クロックの周波数は、数メガヘルツのオーダである。したがって、発振器の半分以上が、第１周波数におけるＮクロック・ストローク中に待機状態にある場合、これにより、発振器の消費エネルギーを大きく低減することが可能になる。
【００２０】
この多相発振器は、ＧＰＳタイプの無線周波数信号の場合など、ノイズが多い環境では特に有用である。
【００２１】
２進ワードのある数の最上位ビットが、第１クロック周波数で動作する最上位ビット累積段に導入される。この部分は、従来の発振器の周波数分解能と同じ周波数分解能を維持するために、発振器のもっとも重要な部分である。２進ワードの最下位ビットは、第１周波数のＮ分の１である第２周波数で動作する最下位ビット段に導入される。最下位ビットの影響は、長期作用のみを有する。したがって、Ｎによって乗算されたこの累積段からの出力ビットまたは２進信号は、第１クロック周波数のＮサイクル後に、最上位ビットの累積段にのみ導入される。
【００２２】
Ｎは２のべき乗である。すなわち、Ｎは２^mの値を有するように選択され、ｍは、２進数を定義する０より大きい整数であることが好ましい。Ｎの値は、１６などの固定することが可能であり、これは、第２クロック周波数が、第１周波数の１６分の１であることを意味する。多相発振器の消費エネルギーは、最上位ビットと最下位ビットの数が各累積段において均一に分配されている場合、従来の発振器の消費エネルギーのほぼ２分の１であると評価することができる。
【００２３】
受信器で使用されるクロック周波数は、いくつかの部分を同一方式でクロックするために、受信無線周波数信号の周波数の関数として適合されている。これは、特に相関段において、やはり電子要素の数を低減し、したがって、受信器の消費エネルギーを低減する効果を有する。さらに、消費エネルギーの低減は、相関段に進む無線周波数信号の周波数を変換または圧縮することによって達成される。
【００２４】
多相数値制御発振器の目的、利点、および特徴は、図によって示された本発明の実施形態に関する以下の記述において、より明らかになるであろう。
【００２５】
【発明の実施の形態】
以下の記述では、ＧＰＳタイプの受信器など、低電力無線周波数信号受信器を使用することについてのみ、多相数値制御発振器を説明する。この受信器は、受信器の構成要素の電気電源用である電池またはアキュムレータを含む装置に配置されている。しかし、そのような多相発振器の使用は、携帯電話通信分野など、ノイズが多いまたは妨害されている環境に配置することができる他のあらゆる装置においても正当化することが可能である。
【００２６】
図３に関して説明するように、２つの多相数値制御発振器は、ＧＰＳ受信器の相関段の２つのループに配置されている。一方のループは、受信器によって受信された無線周波数信号の搬送波周波数複製の生成に関する。他方のループは、追跡する衛星を表す擬似乱数ＰＲＮコードの生成に関する。これらの発振器の機能は、出力に、所定の周波数を有する信号を供給することである。前記周波数は、発振器の入力に配置された２進ワード、ならびに、発振器を動作するためのクロック信号に依存する。
【００２７】
図１ｂは、ビット並列アーキテクチャにおいて動作する多相数値制御発振器８の主要電子ユニットを示す。この発振器８は、本質的に、入力で受信されたＮｂのビットを有する２進ワードのＯｂ個の最上位ビットに対する第１累積段と、前記２進ワードのＰｂ個の最下位ビットに対する第２累積段とを含む。
【００２８】
第２累積段は、２進ワードのＰｂの最下位ビットに対する、ＬＳＢＡレジスタ（最下位ビット・アキュムレータ）と呼ばれる位相レジスタ９で形成されており、これに、ある数の出力信号または出力ビットを供給する位相アキュムレータ１１が続く。レジスタ９に記憶されているＰｂのビットは、アキュムレータ１１の入力に配置され、第２周波数ＣＬＫ／Ｎの各クロック・ストロークにおいて、アキュムレータ１１のＰ’ｂの先行出力ビットに加算される。通常、Ｐ’ｂの先行出力ビットの数は、レジスタ９からのＰｂのビットに等しい。アキュムレータに課された第２周波数の各クロック・ストロークにおいて、現在合計加算が、アキュムレータ１１の出力において実施される。そのようなアキュムレータの設計は、この技術分野の当業者には、よく知られている。
【００２９】
位相アキュムレータ１１からのある数の出力２進ビットまたは信号Ｑｂは、マルチプライヤまたはマルチプレクサ１３において、Ｎによって乗算される。この乗算は、２進数（２ⁿ）にとって、出力ビットのＮ個の位置を最上位ビットに向けてシフトすることに相当する。Ｑ’ｂの乗算されたビットは、Ｏｂの最上位ビットに追加するために、第１累積段の入力に導入される。このビット数Ｑ’ｂは、第１周波数ＣＬＫにおけるクロック信号のＮサイクル後にのみ値を変化する。この場合では、ビット数Ｑ’ｂは、ビット数Ｑｂに等しい。
【００３０】
第１累積段は、第２段と同様に、２進ワードのＯｂの最上位ビットに対する、レジスタＭＳＢＡ（最上位ビット・アキュムレータ）と呼ばれる、位相レジスタ１０で形成されている。レジスタ１０には、所定の単数または複数の周波数出力信号Ｍｂを含んでいるある数の出力２進信号またはビットを供給する位相アキュムレータ１２が続く。単数または複数の信号Ｍｂが、最上位ビットの中からアキュムレータ１２の出力に選択される。レジスタ１０に記憶されているＯｂのビットは、第２累積段から出たＱ’ｂのビットと同様に、アキュムレータ１２の入力に配置される。ＯｂのビットとＱ’ｂのビットをアキュムレータ１２からのＯ’ｂの先行する出力ビットに追加することは、第１周波数ＣＬＫの各クロック・ストローク上で実施される。通常、Ｏ’ｂの出力ビットは、レジスタ１０から出たＯｂのビットの数に等しい。第２累積段については、現在合計加算は、第１周波数ＣＬＫの各クロック・ストローク上でアキュムレータ１２の出力において実施される。
【００３１】
アキュムレータ１２からのいくつかの出力ビットＬｂは、例えば位相または擬似距離の実時間の計算を実施するために、受信器のマイクロプロセッサに向けられる。
【００３２】
第１累積段は、低電力ＧＰＳ受信器における応用のために、４．３６ＭＨｚなどの値を有することができる第１周波数ＣＬＫのクロック信号によってクロックされる。第２累積段は、第１クロック周波数ＣＬＫのＮ分の１である第２周波数ＣＬＫ／Ｎのクロック信号によってクロックされる。
【００３３】
値Ｎは、２の倍数として定義される。この値Ｎは、２^mであるように選択され、ｍは、２進数の位置を定義するために、０より大きい整数であることが好ましい。この発振器では、第２クロック周波数は、例えば、第１クロック周波数の１６分の１に固定されている。したがって、この場合では、２７２．５ｋＨｚの値を有することが可能である。
【００３４】
第１クロック周波数ＣＬＫにおける各１６のクロック・ストロークごとに、第２累積段からの出力ビットの異なるキャリー・オーバーが、第１段の単数または複数の出力信号に対し最終補正を実施するために、第１最上位ビット累積段の入力に加えられる。キャリー・オーバーを追加することによる変化は、第１段の各クロック・ストロークにおいて生じないので、エネルギーの大きな節約が達成される。
【００３５】
低電力ＧＰＳ受信器では、多相数値制御発振器は搬送波周波数複製生成ループ内に配置されている。前記搬送波ＮＣＯ発振器の入力に供給された２進ワードは、例えば２４ビットに固定されており、これは、例えば、１２の最上位ビットＯｂと１２の最下位ビットＰｂに分割される。１２のビットＯｂは、２進ワードの位置［２３：１２］を占め、一方１２のビットＰｂは、前記２進ワードの位置［１１：０］を占める。図１ｂを参照すると、理論的には、アキュムレータ１１からの出力ビットＰ’ｂの６つの最上位ビットＱｂまたはＱ’ｂのみが第１累積段に使用されている。
【００３６】
搬送波複製の周波数は、特にドップラー効果による周波数のオフセットを考慮して補正されなければならないので、２進ワードは、搬送波複製補正位相または位相オフセットに対応する発振器に導入される。そのような多相２４ビットＮＣＯ発振器を有する周波数分解のΔｆ_minは、以下の式によって定義される。
Δｆ_min＝ｆ_clk２^-Nb
【００３７】
この場合、クロック周波数ｆ_CLKは４．３６ＭＨｚなので、これにより、２６０ｍＨｚに等しい周波数分解能が与えられる。
【００３８】
他の多相数値制御発振器が、擬似乱数コードＰＲＮ生成ループに配置されている。コードＮＣＯ発振器の入力に供給された２進ワードは、例えば２８ビットに固定されており、これは、例えば、１４の最上位ビットＯｂと１４の最下位ビットＰｂに分割される。１４のビットＯｂは、２進ワードの位置［２７：１４］を占め、一方１４のビットＰｂは、２進ワードの位置［１３：０］を占める。図１ｂを参照すると、理論的には、アキュムレータ１１からの出力ビットＰ’ｂの６つの最上位ビットＱｂまたはＱ’ｂのみが、第１累積段に使用されている。
【００３９】
クロック信号に対応する出力信号は、擬似乱数コード生成装置に提供されなければならないので、２進ワードが、ＰＲＮコード複製を生成するための位相または位相オフセットに対応する多相コードＮＣＯ発振器に導入される。無線周波数信号の位相、ならびにコードＮＣＯ発振器の２進ワードに対する搬送波周波数のオフセットを考慮しなければならない。そのような多相２８ビットＮＣＯ発振器を有する周波数分解のΔｆ_minは、１６ｍＨｚ程度である。
【００４０】
多相搬送波ＮＣＯ発振器用であるか多相コードＮＣＯ発振器用であるかに関わらず、最上位ビットと最下位ビットの間には均一な分配が存在するので、第１近似における消費エネルギーは、標準的な発振器の２分の１である。当然、さらに消費エネルギーを低減するために、最下位ビットの数を犠牲にして、最上位ビットの数をさらに低減することができる。しかし、この場合、位相エラーがわずかに増大する可能性がある。さらに、前記発振器のビット数は、以前に定義した２４ビットおよび２８ビットとは異なることがあり得る。
【００４１】
復調ループの先行弁別器によって発振器の入力において供給された２進ワードは、各サイクルがミリ秒の期間（エポック）を有するある数の統合サイクルの後に変更される。この場合、１６サイクルすなわち１６ｍｓ後に、発振器に供給された２進ワードを変更することを選択している。
【００４２】
図２では、多相数値制御発振器（ＮＣＯ）の実施形態が、より詳細に示されている。簡単化のために、２つの２進ワード用の入力レジスタは示さず、図２に負担をかけ過ぎることを回避していることに留意されたい。この発振器は、搬送波周波数複製ループおよび擬似乱数コード複製生成ループの両方において使用することが可能である。
【００４３】
ＮｂおよびＮｂφと記されている２つの２進ワードが、発振器の入力に導入される。Ｎｂビットを有する第１の２進ワードは、相関オペレーションと統合オペレーションが実施された後、搬送波またはコード・ループにおいて生成された位相オフセットまたは位相あるいは周波数の増分に関連する。Ｎｂφを有する第２の２進ワードは、全復調オペレーション中固定されている。この第２の２進ワードは、受信器のメモリから抽出されたコードまたは周波数搬送波に関する値に関連する。さらに、この第２の２進ワードは、サーチした目に見えるものをより迅速に自動追跡することを可能にするために必要であるが、その理由は、受信無線周波数信号は、非常に妨害されているからである。
【００４４】
無線周波数信号の擬似乱数コードおよび搬送波周波数はよく知られていることに留意されたい。軌道の衛星に関するいくつかのデータは、受信器のマイクロプロセッサに接続されているメモリに記憶されている。このデータは、前記衛星の位置、ゴールド・コード、および、スイッチ・オンしたときに地球上のＧＰＳ受信器が見ることができるものに関する。したがって、マイクロプロセッサは、特にドップラー効果によるオフセットの関数として補正された搬送波周波数を見出し、かつ衛星の位相コードを決定するために、追跡する衛星の軌道における位置を計算することができる。この第２の２進ワードは、復調ループの妨害された信号から有用な信号を抽出することを可能にするために、発振器のループの第１の２進ワードに追加される。
【００４５】
第１の２進ワードのビット数は、第２の２進ワードのビット数に等しい。第１および第２の２進ワードの同じ数の最上位ビットＯｂとＯｂφが、第１最上位ビット累積段１２に導入される。第１の２進ワードと第２の２進ワードの同じ数の最下位ビットＰｂとＰｂφが、第２累積段１１に導入される。
【００４６】
この第２累積段１１は、まず、入力に第１と第２の２進ワードの最下位ビットＰｂとＰｂφを受信するキャリー保存加算器１１０（ＣＳＡ）を含む。加算器１１０からのキャリー・ビットＣ１を有する出力ビットＳ１は、キャリー伝播加算器１１１（ＣＰＡ）の入力に導入される。加算器１１１からの出力ビットＳ２は、値２７２．５ｋＨｚを有することが可能である第２クロック周波数ＣＬＫ／Ｎによってクロックされるフリップ・フロップ段１１２の入力に配置される。フリップ・フロップ段１１２で作成された各クロック・ストロークＣＬＫ／Ｎについて、新しい２進信号Ｓ３または出力ビットが生成される。フリップ・フロップ段からのＰ’ｂ個の出力ビットが、図１ｂに関して議論したように、加算器１１０の入力に導入される。この出力ビットＳ３の数は、ビット数Ｐ’ｂに等しく、したがって、第２周波数ＣＬＫ／Ｎにおける各クロック・ストローク上で、新しい２進信号または出力ビットＰ’ｂが、加算器１１０において、最下位ビットＰｂおよびＰｂφに追加される。
【００４７】
フリップ・フロップ段１１２からのある数Ｑｂの出力ビットは、主に最上位ビットであり、マルチプライヤまたはマルチプレクサ１３の入力に配置される。制御信号ＭＸ−ＮＣＯにより、Ｑｂの出力ビットの現在合計加算を第１累積段に対して実施することが可能になる。この制御信号は、第２クロック周波数ＣＬＫ／Ｎに等しい周波数を有する。乗算またはより正確には最上位ビットに向けたＮ個の位置のシフトは、乗算したビット数Ｑ’ｂを第１累積段の入力に提供するために、Ｑｂの出力ビットについて実施される。
【００４８】
第１累積段１２は、まず、第１および第２の２進ワードのＯｂとＯｂφの最上位ビットと、第２累積段１１のＱ’ｂのビットを入力に受信する第１キャリー保存加算器（ＣＳＡ）１２０を含む。加算器１２０からのキャリー・ビットＣ４を有する出力ビットＳ４は、第２キャリー保存加算器１２１の入力に導入される。加算器１２１からの出力ビットＳ５とキャリー・ビットＣ５は、キャリー伝播加算器（ＣＰＡ）に対応する、Ｂｒｅｎｔ＆Ｋｕｈｎタイプの加算器（ＢＫＡ）１２２の入力に配置される。加算器１２２からの出力ビットＳ６は、値４．３６ＭＨｚを有してもよい第１クロック周波数ＣＬＫによってクロックされるフリップ・フロップ段１２３の入力に配置される。フリップ・フロップ段１２３上の各クロック・ストロークＣＬＫ上で、新しい２進信号Ｓ７または出力ビットが生成される。フリップ・フロップ段１２３からのＯ’ｂ個の出力ビットは、図１ｂに関して議論したように、加算器１２１の入力に導入される。出力ビットＳ７の数は、ビット数Ｏ’ｂに等しく、したがって、第１周波数ＣＬＫにおける各クロック・ストローク上で、新しい２進信号または出力ビットＯ’ｂが、加算器１２１において出力ビットＳ４およびキャリー・ビットＣ４に追加される。１つまたは２つの所定の周波数出力信号Ｍｂは、出力ビットＳ７から抽出される。これらの信号Ｍｂは、出力ビットＳ７の最上位ビットの中から選択される。
【００４９】
アドレスＣＳＡまたはＣＰＡの作成に関しては、読者は、より詳細のために、キャリー保存加算器について開示している米国特許第４、１１０、８３２号、または１９９０年９月の「Ｆａｓｔｃａｒｒｙｓａｖｅａｄｄｅｒ」という名称の文献の１５７ページから１５９ページ（ｒｅｆ９０Ａ６３１７０）、およびＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎの１９８１年３月「ＡｄｄｅｒＡｒｃｈｉｔｅｃｔｕｒｅ」の４５８７ページから４５９０ページ（ｒｅｆ８１Ａ０２０２９）などを参照することが可能である。Ｂｒｅｎｔ＆Ｋｕｈｎ加算器については、１９８２年３月のＩＥＥＥＴｒａｎｓ．ｏｎＣｏｍｐｕｔｅｒｓ、ｖｏｌ．３１の２６０ページから２６４ページより抜粋したＲ．Ｐ．ＢｒｅｎｔとＨ．Ｔ．Ｋｕｈｎによる「ＡＲｅｇｕｌａｒＬａｙｏｕｔｆｏｒＰａｒａｌｌｅｌＡｄｄｅｒｓ」という名称の文献を参照することが可能である。
【００５０】
多相コード発振器の場合、出力信号Ｍｂは、擬似乱数コード生成装置用に補正されたクロック信号ＰＲＮ−ＣＬＫに対応する。対照的に、多相搬送波発振器の場合、２つの出力信号Ｍｂは、搬送波周波数複製の４分の１の位相信号を生成するために、論理ゲートに導入されるように生成される。
【００５１】
低電力ＧＰＳ受信器は腕時計などに装備することができる。この時計は、小さなサイズのアキュムレータまたは電池を有するが、これは、ＧＰＳ受信器が動作しているとき、消費される電力が、可能な限り低くなければならないことを意味する。この理由のために、ＧＰＳ受信器は、多相数値制御発振器を備えているが、その理由は、本質的な消費エネルギーは、相関段の発振器と積分器によるからである。
【００５２】
図３は、低電力ＧＰＳ受信器１を示す。これは、いくつかの衛星からの無線周波数信号を受信するアンテナ２と、アンテナ２によって提供された無線周波数信号に対する受信および整形段３を有する。また、受信器は、受信段３の出力において、複素形態の中間信号ＩＦを受信する相関段４と、ＧＰＳメッセージを処理するための図示されていないマイクロプロセッサを含む。前記相関段は、１２個などいくつかのチャネルで形成されているが、図３には、１つのチャネルのみが示されている。
【００５３】
受信段３では、相関段において４．３６ＭＨｚでサンプリングすることによって、中間複素信号ＩＦが４００ＫＨｚの周波数で提供される。したがって、この中間複素信号ＩＦは、同相信号Ｉと４分の１位相信号Ｑで形成される。
【００５４】
こられの場合の半分では、整形段において処理された信号は、パリティが異なる（＋１と−１）信号を与えるので、受信器においてＧＰＳ信号を復調するオペレーションのために、このパリティを考慮に入れなければならない。
【００５５】
低電力ＧＰＳ受信器の場合、搬送波周波数に対する１ビットの定量化において中間信号ＩＦを出力することが推奨される。これは、この定量化が、信号雑音比（ＳＮＲ）について、３ｄＢのオーダの追加損失を生成する場合でも同様である。
【００５６】
整形段３のクロック信号生成器は、クロック信号を供給するために、例えば水晶発振器を含む。低電力ＧＰＳ受信器の応用分野では、水晶発振器には、４．３６ＭＨｚの第１クロック信号と第１クロック信号のＮ分の１の周波数である第２クロック信号を提供することができる周波数分周器が続く。この第２クロック信号ＣＬＫ１６は、例えば、１６に等しい値Ｎに相当する２７２．５ｋＨｚに固定されている。
【００５７】
これらの２つのクロック信号により、相関段のいくつかの部分、特に上述した２つの数値制御発振器をクロックすることが可能になる。
【００５８】
４．３６ＭＨｚの周波数は、さらに小さくすることができるが、その理由は、２つの基準がこの値を定義するからである、ということに留意されたい。第１の基準は、アンチオーバーラッピング・フィルタの帯域幅がクロック周波数を最小限の３ＭＨｚに制限する複素サンプリング・アルゴリズムに関づける。第２の基準は、ＰＲＮコード（１．０２３ＭＨｚ）と搬送波（４００ｋＨｚ）のクロック周波数と非同時性でなければならないクロック周波数である。整形段ＲＦ／ＩＦのある規準の関数として、前記第１クロック周波数は、４．３６ＭＨｚに固定されている。
【００５９】
復調されたメッセージのデータは、５０Ｈｚの周波数の信号であり、相関段に続くマイクロプロセッサに提供される。
【００６０】
前述したように、いくつかの衛星から出たいくつかの無線周波数信号は、アンテナで受信される。Ｃ／Ａコードは直交しているので、受信器のチャネルは、同時に機能して、各々それぞれの衛星を自動追跡することができる。
【００６１】
相関段に提供された中間信号ＩＦは、有用な信号より大きい一般にほぼ１６ｄＢの雑音を含むが、この理由は、受信器が復調しなければならない信号の形状を知るために必要だからである。これは、チャネルが、それぞれの目に見える衛星を自動追跡した後、マイクロプロセッサに対し、ＩＦ信号の相関とＧＰＳメッセージの復調を保証するために役立つ。
【００６２】
第１衛星サーチ相では、チャネルがサーチを開始することができるように、周波数パラメータが確立され、ＰＲＮコードがロードされる。これは、１つのチップの分解能を有する単一搬送波周波数において可能なすべての位相を調査する。衛星が見つけられたとき、回路は信号を自動追跡し、同時に内部に生成された搬送波周波数とコード周波数が適合される。信号のパワーが十分である限り、チャネルは、ビットの同期化を続行し、ＧＰＳメッセージを抽出する。
【００６３】
擬似距離を決定するために、ＰＲＮコード生成装置の状態、ならびに多相ＮＣＯ発振器の現在のコード位相は、同時に各チャネルに転送される。これにより、マイクロ秒未満の分解能で、受信器を衛星から分離している距離に関する情報を見つけることが可能になる。しかし、マイクロプロセッサがすべての位置、速度、および時間のデータを抽出することができるように、少なくとも４つの衛星を自動追跡することが必要である。
【００６４】
受信器チャネルの相関段については、図３を参照して、以下でより詳細に説明する。この相関段は、ＰＲＮコード制御ループの部分および搬送波周波数制御ループの他の部分と共に示されている。この相関段に関するより詳細については、読者は、ＰｈｉｌｉｐＷａｒｄと編集者ＥｌｌｉｏｔｔＤ．Ｋａｐｌａｎによる本「ＵｎｄｅｒｓｔａｎｄｉｎｇＧＰＳＰｒｉｎｃｉｐｌｅｓａｎｄＡｐｐｌｉｃａｔｉｏｎｓ」の第５章から抜粋した開示を参照することが可能である（ＡｒｔｅｃｈＨｏｕｓｅＰｕｂｌｉｓｈｅｒｓ、ＵＳＡ１９９６ＩＳＢＮ編集番号第０−８９００６−７９３−７）。また、読者は、１９９６年にＡｍｅｒｉｃａｎＩｎｓｔｉｔｕｔｅｏｆＡｅｒｏｎａｕｔｉｃｓａｎｄＡｓｔｒｏｎａｕｔｉｃｓによって出版されたＡ．Ｊ．ＶａｎＤｉｅｒｅｎｄｏｎｃｋによる「ＧｌｏｂａｌＰｏｓｉｔｉｏｎｉｎｇＳｙｓｔｅｍａｎｄＡｐｐｌｉｃａｔｉｏｎｓ」という本の「ＧＰＳ受信器」という名称の第８章を参照することが可能である。
【００６５】
相関段では、エネルギー保存のために、パンクチュアルな構成要素は、コード制御ループから除去されているが、信号対雑音比に２．５ｄＢ程度の損失が観測されている。
【００６６】
図３において、２ビットを定義する斜線が交差している太い線によって表されている中間信号ＩＦは、１ビットの同相信号で形成された複素信号（１＋ｉＱ）と１ビットの４分の１位相の信号である。前記中間信号ＩＦは、サンプリングおよび定量化されており、まず、搬送波マルチプライヤ段２０を通過する。マルチプライヤ２１は、複素信号から同相信号Ｉを抽出するために、内部に生成された搬送波複製の余弦マイナスｉかける正弦によって、信号ＩＦを乗算する。マルチプライヤ２２は、複素信号から４分の１位相信号Ｑを抽出するために、内部に生成された搬送波複製のマイナス正弦マイナスｉかける余弦によって信号ＩＦを乗算する。
【００６７】
このオペレーション後、獲得する衛星の信号ＰＲＮコードの同等物を、望ましい衛星に対応するチャネルで生成されたＰＲＮコードでスイッチ・オンされたチャネル内で見つけなければならない。これを実施するために、同相信号と４分の１位相信号は、マルチプライヤ２３の第２段を通過して、信号ＩおよびＱをＰＲＮコードの早期複製および後期複製と相関させて、４つの相関信号を獲得する。相関段の各チャネルでは、パンクチュアルな複製を考慮せずに、早期複製と後期複製のみが、３つの複製の代わりに維持される。これにより、相関要素の数を最小限に抑えることが可能になる。
【００６８】
マルチプライヤ２４は、２ビットのレジスタ３６から信号Ｉと早期複製信号Ｅを受信して、相関早期同相信号を供給する。マルチプライヤ２５は、レジスタ３６から信号Ｉと後期複製信号Ｌを受信して、後期同相相関信号を供給する。マルチプライヤ２６は、４分の１位相信号Ｑと早期信号Ｅを受信して、相関早期４分の１位相信号を供給する。最後に、マルチプライヤ２７は、信号Ｑと後期複製信号Ｌを受信して、相関後期４分の１位相信号を供給する。早期複製Ｅと後期複製Ｌの間の位相オフセットは、本発明の実施形態ではチップの２分の１であり、これは、パンクチュアルな中央構成要素Ｐに関する位相オフセットが、チップの１／４であることを意味する。マルチプライヤは、簡単化のために、×ＯＲ論理ゲートなどを使用して作成することが可能である。
【００６９】
チップの２分の１離れている早期信号と後期信号については、低電力ＧＰＳ受信器においてあらゆる不必要な消費を回避する目的で、衛星が獲得されたときに検出されたエネルギー点をピック・アップするために使用され、これにより、パンクチュアルな信号の使用が不必要になる。それにも関わらず、これらの早期構成要素と後期構成要素を使用することは、衛星を獲得するのに十分である。
【００７０】
４つの相関信号は、各々、事前検出要素である積分器カウンタ２８、２９、３０、３１の１つに入る。出力値Ｉ_ES、Ｉ_LS、Ｑ_ES、およびＱ_LSは、Ｃ／ＡＰＲＮコードの完全なサイクルが、前記値を見つけるために必要であったことを意味する１０ビットに示されている。値Ｉ_ES、Ｉ_LS、Ｑ_ES、およびＱ_LSの完全なセットは、各ミリ秒または各エポックごとに獲得される。これらの積分器に続くループにおけるすべてのオペレーションは、１ｋＨｚの周波数の信号を有するビット並列アーキテクチャにおいて行われる。復調する有用な信号の雑音部分を除去するために、デジタル信号処理チェーンの残りに対して、８つの最上位ビットのみを使用する。
【００７１】
８ビットを定義する斜線が交差している太い線によって図に表した信号Ｉ_ES、Ｉ_LS、Ｑ_ES、およびＱ_LSの値は、コード・ループ弁別器３２とコード・ループ・フィルタ３３内に渡される。コード・ループ弁別器は、信号Ｉ_ES、Ｉ_LS、Ｑ_ES、およびＱ_LSのエネルギーの計算オペレーションを実施する。弁別器は、当業者にはよく知られている遅延ロック・ループ（ＤＬＬ）タイプの非干渉性弁別器である。これは、特に８ビットのマルチプライヤと２０ビットのアキュムレータで形成されている。この弁別器上で、搬送波ループから補正が行われるが、その理由は、衛星による信号の放出中に、搬送波周波数に関してだけでなく、搬送波周波数上で変調されたＰＲＮコードに関してもドップラー効果が感知されるからである。コード・ループ弁別器における搬送波の寄与は、１５４０の搬送波オフセットの増分による分割に対応する。
【００７２】
弁別器のろ過した結果に応じて、位相の増分が２８ビットのＮＣＯに課される。多相ＮＣＯ発振器は、クロック信号ＰＲＮ−ＣＬＫの周波数を補正して、クロック信号ＰＲＮコード生成装置３５をクロックし、これがＣ／ＡＰＲＮコードの一連のビットをレジスタ３６に送信して、新しい相関を生成するようにする。この２８ビットＮＣＯの周波数分解能は、１６ｍＨｚのオーダである。コードのＮＣＯでは、位相増分の第１の２進ワードの他に、ＰＲＮコードに対する理想的な周波数値、すなわち１．０２３ＭＨｚの周波数に対応する、第２の２進ワードも入力されている。
【００７３】
望ましい衛星に同期化し、同時追跡した後、値Ｉ_ESとＩ_LSは、データ・メッセージを５０Ｈｚオーバー１ビット(at 50 Hz over 1 bit）でマイクロプロセッサに提供することができるように、復調要素５０に導入される。メッセージの他に、マイクロプロセッサは、Ｘ、Ｙ、およびＺの位置、速度、および正確な普遍時間を計算するために、バッファ・レジスタにおいて導入された擬似距離に関するデータを特に使用することができる。
【００７４】
上記で説明した要素については、この技術分野の当業者の一般的な知識の一部を形成する場合には、さらに詳細には説明しない。
【００７５】
図３を参照すると、信号ＩＦは、マルチプライヤ２１において内部に生成された搬送波複製の余弦マイナスｉかける正弦と、マルチプライヤ２２において内部に生成された搬送波複製のマイナス正弦マイナスｉかける余弦によって乗算されている。これらの正弦信号および余弦信号は、複製信号用のＣＯＳ／ＳＩＮ表のユニット４５から発信される。目的は、ＧＰＳメッセージを搬送波している信号から、明確に搬送波周波数を抽出することである。
【００７６】
加算器３７における信号Ｉ_ESとＩ_LSの和を使用して、信号Ｉ_PSを創出し、信号Ｑ_ESとＱ_LSの和を使用して、信号Ｑ_PSを創出する。両方とも８ビットで表されている。これらの値は、信号のエネルギーを計算するために、搬送波ループ・フィルタ４３が続いている搬送波ループ弁別器４２（包絡線検出）に１ｋＨＺの周波数で導入される。弁別器は、特に８ビットのマルチプライヤと２０ビットのアキュムレータを備える。周波数と位相ロック・ループのタイプである。
【００７７】
搬送波追跡ループの堅牢性と精度を増大するために、周波数弁別器上で平均的なオペレーションを実施する。以前に定義したように、アキュムレータに提供された累積は、１６ｍｓに相当する１６サイクルの間継続する。
【００７８】
弁別器の結果に応じて、フィルタ通過後、２４ビットの搬送波ＮＣＯ４４は、搬送波周波数複製補正のために周波数の増分（ｂｉｎ）を受信する。この２４ビットのＮＣＯは、２６０ｍＨｚのオーダの周波数分解能を有する。搬送波ＮＣＯでは、周波数増分の第１の２進ワードの他に、ドップラー効果を考慮に入れた搬送波周波数値に対応する第２の２進ワードも入力されている。
【００７９】
２つのコードと搬送波コードのエンスレービング手順(enslaving procedure）は、追跡中に同期化されるが、搬送波追跡ループは、衛星信号の存在確認後にのみ更新される。
【００８０】
獲得と追跡のアルゴリズムは、復調のために、衛星搬送波周波数複製を必要とする。移動時に衛星からの無線周波数信号のあらゆる送信に内在する±４．５ｋＨｚの間の周波数エラーを生じる可能性があるドップラー効果の排除は、受信器に入る信号の位相または周波数を適合することによって除去される。
【００８１】
内部発振器の不正確さまたは電離圏の作用による他のエラーは、ドップラー効果のみによるエラーを増大する。一般的に、最高でほぼ±７．５ｋＨｚの周波数のオフセットを予期することができる。これらのエラーは、当然、獲得および追跡段中に、コード・ループおよび搬送波ループにおいて補正することができる。
【００８２】
各相関エポックにおいて、ＰＲＮコード位相は、１チップの増分によって遅延することができる。これにより、衛星の位相オフセットを見つけるために、コードを時間についてシフトすることが可能になる。衛星を見つけた後は、搬送波の制御ループにおいて生じるドップラー効果を含む搬送波周波数を補正しなければならない。受信した搬送波周波数と生成された搬送波周波数の相違は、ほぼ２５０Ｈｚに限定されているので、生成された搬送波に関して異なる周波数におけるいくつかのサーチが必要である。最悪の場合、搬送波ＮＣＯの周波数を補正するために、最高で２０のサーチ装置が必要である。
【００８３】
また、ＮＣＯとして定義された多相数値制御発振器は、小さな周波数分解能を有するために、十分大きくなければならず、これは、著しい消費電力をもたらすことに留意されたい。多相タイプの発振器を作成することによって、発振器の２段におけるビットの寄与に応じて、消費は、少なくとも２分の１未満に低減される。
【００８４】
さらに、各復調ループにおいて、最小限に抑えなければならない発振器の熱雑音と定量化雑音を考慮しなければならない。多相発振器の場合、定量化雑音は、標準的な発振器よりわずかに大きいが、この定量化雑音は、熱雑音よりはるかに小さいままである。したがって、各復調ループにおけるオペレーションは、大きな問題なく、達成することができる。
【００８５】
当然請求項によって定義されている本発明の範囲から逸脱せずに、特に低電力ＧＰＳ受信器用の多相数値制御発振器に関する他の実施形態を等業者が構想することができる。多相発振器の出力信号も、記述した矩形の形状ではなく、類似のタイプの信号とすることができる。同様に、発振器の入力において導入された２進ワードは、連続形態で提供することができたが、この場合、発振器の入力において、いくつかの厄介な問題が生じたであろう。
【図面の簡単な説明】
【図１ａ】従来の技術の数値制御発振器を示す概略図である。
【図１ｂ】本発明による多相タイプの数値制御発振器を示す概略図である。
【図２】本発明による多相タイプの数値制御発振器の実施形態をより詳細に示す図である。
【図３】本発明による２つの多相数値制御発振器を有するチャネルの相関段を含むＧＰＳ受信器を示す概略図である。
【符号の説明】
１低電力ＧＰＳ受信器
２アンテナ
３受信および整形段
４相関段
５発振器
６Ｎｂビット位相レジスタ
７Ｎｂビット位相アキュムレータ
８多相数値制御発信器
９、１０位相レジスタ
１１位相アキュムレータ、第２累積段
１２位相アキュムレータ、第１累積段
１３マルチプライヤまたはマルチプレクサ
２０搬送波マルチプライヤ段
２１、２２、２３、２４、２５、２６、２７マルチプライヤ
２８、２９、３０、３１積分器カウンタ
３２コード・ループ弁別器
３３コード・ループ・フィルタ
３５ＰＲＮコード生成装置
３６２ビットのレジスタ
３７加算器
４２搬送波ループ弁別器
４３搬送波ループ・フィルタ
５０復調要素

Claims

特に無線周波数信号受信器用の数値制御発振器（８）であって、該発振器は、１つの入力部で発振器の動作をクロックする第１周波数（ＣＬＫ）を有するクロック信号と所定数のビットの第１の２進ワード（Ｎｂ）とを受信し、１つの出力部で前記第１の２進ワードと前記クロック信号との関数として決定された周波数を有する少なくとも１つの出力信号を提供し、該発信器が、前記第１の２進ワードの最上位ビット（Ｏｂ）の第１数に対する第１累積段（１２）と、前記第１の２進ワードの最下位ビット（Ｐｂ）の第２数に対する第２累積段（１１）とを含み、第１累積段が、所定の周波数出力信号を供給するために、第１クロック周波数（ＣＬＫ）でクロックされ、一方第２累積段は、第１クロック周波数のＮ分の１である第２クロック周波数（ＣＬＫ／Ｎ）でクロックされ、第２累積段からの出力ビット（Ｑｂ）または２進信号が、第１周波数のクロック信号のＮサイクルごとに、第１累積段の入力部に導入されることを特徴とする発振器。
第２累積段（１１）からの出力ビット（Ｑｂ）の数が、マルチプライヤまたはマルチプレクサ（１３）でＮ倍され、その後、第１累積段（１２）の入力に導入されることを特徴とする請求項１に記載の発振器。
２つの累積段（１１、１２）の各々が、ビット並列アーキテクチャで前記第１の２進ワード（Ｎｂ）を受信するために、少なくともレジスタ（９、１０）を入力部に含み、第１レジスタ（１０）が最上位ビット（Ｏｂ）の第１数を受信し、第２レジスタ（９）が最下位ビット（Ｐｂ）の第２数を受信し、最上位ビットと最下位ビットの合計数が第１の２進ワードのビット数と等しいかまたはそれ未満であることを特徴とする請求項１に記載の発振器。
第１累積段が少なくとも第１アキュムレータ（１２）を含み、所定数の並列出力ビット（Ｏ’ｂ）または２進信号を定義するその出力線が、第１クロック周波数（ＣＬＫ）の各サイクルごとに第１の２進ワードの最上位ビット（Ｏｂ）の第１数の加算を実行するために第１アキュムレータの入力に接続され、第２累積段が少なくとも第２アキュムレータ（１１）を含み、所定数の平行出力ビット（Ｐ’ｂ）または２進信号を定義するその出力線が、第２クロック周波数（ＣＬＫ／Ｎ）の各サイクルごとに第１の２進ワードの最下位ビット（Ｐｂ）の第２数の加算を実行するために第２アキュムレータの入力に接続されていることを特徴とする請求項１から３のいずれか一項に記載の発振器。
前記発振器が、無線周波数信号受信器の擬似乱数コード複製生成ループの一部を形成し、前記コードが送信衛星を表し、第１累積段の第１入力レジスタ（１０）が、コード位相オフセットを定義する第１の２進ワードの最上位ビット（Ｏｂ）の第１数を記憶し、第２累積段の第２入力レジスタ（９）が、前記第１の２進ワードの最下位ビット（Ｐｂ）の第２数を記憶し、第１累積段が、１つの出力部で前記第１の２進ワード（Ｎｂ）と第１クロック周波数（ＣＬＫ）の関数として擬似乱数コード生成装置（３５）用のコード・クロック信号（ＰＲＮ−ＣＬＫ）を提供することを特徴とする請求項１に記載の発振器。
前記発振器が無線周波数信号受信器の周波数搬送波複製生成ループの一部を形成し、第１累積段の第１入力レジスタ（１０）が周波数搬送波位相オフセットを定義する第１の２進ワード（Ｎｂ）の最上位ビット（Ｏｂ）の第１数を記憶し、第２累積段の第２入力レジスタ（９）が前記第１の２進ワードの最下位ビット（Ｐｂ）の第２数を記憶し、第１累積段が、１つの出力部で少なくとも２つの出力線上にて、前記第１の２進ワード（Ｎｂ）と第１クロック周波数（ＣＬＫ）の関数として搬送波周波数複製生成表（４５）に搬送波周波数２進信号を提供することを特徴とする請求項１に記載の発振器。