JP4284102B2 - 音響用プッシュプル電力増幅回路 - Google Patents

音響用プッシュプル電力増幅回路 Download PDF

Info

Publication number
JP4284102B2
JP4284102B2 JP2003126039A JP2003126039A JP4284102B2 JP 4284102 B2 JP4284102 B2 JP 4284102B2 JP 2003126039 A JP2003126039 A JP 2003126039A JP 2003126039 A JP2003126039 A JP 2003126039A JP 4284102 B2 JP4284102 B2 JP 4284102B2
Authority
JP
Japan
Prior art keywords
transistor
output
transistors
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003126039A
Other languages
English (en)
Other versions
JP2004297746A (ja
Inventor
直登 黒沢
浩史 西野
Original Assignee
有限会社テクニカルブレーン
不二音響株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 有限会社テクニカルブレーン, 不二音響株式会社 filed Critical 有限会社テクニカルブレーン
Priority to JP2003126039A priority Critical patent/JP4284102B2/ja
Publication of JP2004297746A publication Critical patent/JP2004297746A/ja
Application granted granted Critical
Publication of JP4284102B2 publication Critical patent/JP4284102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、温度補償機能を有する音響用プッシュプル電力増幅回路に関するものである。
【0002】
【従来の技術】
図2は、従来の音響用プッシュプル電力増幅回路の一例を示す図である。この回路は、トランジスタQ1,Q2のベース間に入力された信号を、ドライバトランジスタQ4,Q5を介して、出力トランジスタQ6,Q7に与え、増幅して負荷RLに出力する。
【0003】
このようなプッシュプル電力増幅回路では、トランジスタのベース・エミッタ間の電圧Vbeが負の温度係数を持っている関係上、温度上昇に対する対策をとっていないと、出力トランジスタQ6,Q7が、何らかの原因で発熱したとき、トランジスタの発熱〜Vbeの低下〜コレクタ電流の増加〜発熱増加〜Vbe低下という無限ループの出現により熱暴走が発生し、最終的には発熱や過電流によりトランジスタが破損してしまう
【0004】
そこで、従来のプッシュプル電力増幅回路では、電圧増幅段のトランジスタQ1,Q2のコレクタ間に、トランジスタQ3及び抵抗R1,R2よりなる温度補償回路を設けている。
【0005】
このトランジスタQ3は、出力トランジスタQ6,Q7の取り付けられた放熱器に熱結合された状態で取り付けられ、温度検出とバイアス電圧発生と温度補償の3つの機能を1つのトランジスで行っている。また、抵抗R2は、半固定抵抗を用い、発生電圧Vbiasを可変にして、出力トランジスタQ6,Q7のバイアス電流を調整できるようにしている
【0006】
この回路において発生する電圧値Vbiasは、ほぼVbe3・(1+R1/R2)〔V〕となり、この温度係数は約−2(1+R1/R2)〔mV/℃〕となる。この負の温度係数を持った電圧をバイアス電圧として使用することによって、出力トランジスタQ6,Q7の温度が上昇した場合には、それらのバイアス電圧を低下させ、アイドリング電流を一定に保つように温度補償がはたらくものとなっている。そして、上記の式から判る通り、この回路により発生させる電圧値が大きい程、その電圧の温度係数は負方向へ大きくなる。
【0007】
しかしながら、出力トランジスタQ6,Q7とトランジスタQ3とを同じ放熱器に、どのように近接させて取り付けても、両者の間には、サーマルディレーが避けられず、トランジスタQ3が、出力トランジスタQ6,Q7の温度上昇に応動し、温度補償制御が行われるまでに時間的なずれが発生する。その結果、場合によっては、温度補償回路による温度補償が間に合わなくなってしまい熱暴走が発生する危険性がある。従来回路においては、そのような熱暴走の発生を防止するために、出力トランジスタQ6,Q7のエミッタにエミッタ抵抗Re,Reが接続されている。
【0008】
すなわち、トランジスタQ3と抵抗R1,R2よりなる温度補償回路で発生させる電圧は、出力トランジスタQ6,Q7に一定のバイアス電流を流すためのバイアス電圧であるが、出力トランジスタQ6,Q7に一定のバイアス電流が流れた時には、流れた電流によりエミッタ抵抗Re,Reの両端に電圧が発生するしたがって、同一のバイアス電流とする場合エミッタ抵抗Re,Reの抵抗値が大きい程、必要となるバイアス電圧は高くなる。つまり、エミッタ抵抗Re,Reの抵抗値が大きいほど熱暴走が起きにくいものとなるである。
【0009】
その点について、具体的な数値を使って説明する。なお、前述したように、トランジスタQ3は、出力トランジスタQ6,Q7熱結合された状態で取り付けられるが、ここでの説明では敢えてこの熱結合がされていない状態での説明を行うものとする。これは、先の説明にもある通りサーマルディレーによる時間的な遅れは必ず発生するものであり、一般的に用いられる熱結合の方法では少なくとも数秒以上の遅れが発生している。つまり、この間は熱結合が全くされていない状態にほぼ等しい状態となっていること、および、エミッタ抵抗の効果がより明確に説明できるためである。
【0010】
また、ここでの説明においては、説明を簡単にするため電源電圧(±VCC)を加えた直後のトランジスタQ3、Q4、Q5、Q6、Q7の初期のベース・エッミッタ間電圧Vbeを、全て0.6〔V〕とし各Vbeの温度係数は−2〔mV/℃〕として説明を行うものとする。また、省略形で示されている電圧増幅段のトランジスタQ1、Q2には数〔mA〕程度の電流が流れているものとする。この条件をもとにして、まず出力とトランジスタQ6、Q7のエミッタ抵抗Reを各1〔Ω〕とした時、電源電圧を加えた直後のアイドリング電流(I)を0.1〔A〕とするために必要なバイアス電圧Vbiasを算出すると、
Vbe4+Vbe5+Vbe6+Vbe7+2×(0.1×1)=2.6〔V〕
となる。
【0011】
その後、この出力回路により負荷RLに電力供給を行い、出力トランジスタQ6、Q7の温度が50℃上昇した時にはアイドリング電流がどうなるかというと、バイアス電圧Vbiasは2.6〔V〕のままでQ6とQ7のベース・エッミッタ間電圧Vbeが各100〔mV〕低下することによって0.2〔A〕まで増加することになる。同様にQ6、Q7のエミッタ抵抗Reを各0.1〔Ω〕とした場合に、電源電圧を加えた直後のアイドリング電流(I)を0.1〔A〕とするために必要なバイアス電圧Vbiasを算出すると2.42〔V〕となり、出力トランジスタQ6、Q7の温度が50℃上昇した時にアイドリング電流はどうなるかというと、バイアス電圧Vbiasは2.42〔V〕のままでQ6とQ7のベース・エッミッタ間電圧Vbeが各100〔mV〕低下する事によって1.1〔A〕まで増加することになる。
【0012】
結果として、同じ温度上昇時においてもエミッタ抵抗が1〔Ω〕の場合には0.1〔A〕から0.2〔A〕へ2倍の電流増加で抑えられるのに対し、エミッタ抵抗が0.1〔Ω〕の場合には0.1〔A〕から1.1〔A〕へと10倍以上の電流増加となってしまうということである。このことは、トランジスタの発熱量はその損失に比例して大きくなるものであるから、当然、温度上昇速度も5倍以上となってしまうということであり、エミッタ抵抗Re,Reの抵抗値が大きいほど熱暴走が起きにくくなることが分かる
【0013】
なお、図2において、トランジスタQn,Qpを含む、点線で囲まれた部分は、出力トランジスタの過電流防止回路である。この動作を簡単に説明すると出力トランジスタQ6に電流が流れることによって、エミッタ抵抗Reの両端に発生する電圧をトランジスタQnで検出し、これが一定値を超えた場合にはトランジスタQnによって出力トランジスタQ6のベース・エミッタ間をシャントすることにより、出力トランジスタQ6に過大電流が流れるのを防止する。そして、出力トランジスタQ7に対してはトランジスタQpが同様の動作を行う。
【0014】
【発明が解決しようとする課題】
従来のそのような音響用プッシュプル電力増幅回路では、先に説明したように、熱暴走を防止するため、出力トランジスタQ6,Q7にエミッタ抵抗Re,Reを接続することが不可欠であったが、そのエミッタ抵抗Re,Reの影響で、音質劣化が避けられないという問題点があった。すなわち、エミッタ抵抗Re,Reは、出力トランジスタQ6,Q7の出力電流が増加すると両端の電圧が上昇して、出力電流の増加を抑える方向に作用する。その結果、レスポンスが低下して音質が低下するのである。
【0015】
また、出力トランジスタQ6,Q7の近辺にトランジスタQ3を熱結合した状態で取り付けることにより温度検出および温度補償動作が行われるが、その際、トランジスタQ3を出力トランジスタQ6,Q7の直近に配置して、サーマルディレーを出来る限り少なくした方が熱的な安定度が向上する。しかしながら、温度補償回路のトランジスタQ3を、出力トランジスタQ6,Q7の直近に配置すると、やはり音質劣化を招くという問題点があった。
【0016】
すなわち、トランジスタQ3と抵抗R1,R2による温度補償回路の動作は、トランジスタQ3のベース・エミッタ間電圧Vbe3を基準電圧とし、抵抗R1,R2による帰還回路によってバイアス電圧Vbiasを一定とする定電圧回路となっている。つまり、この回路自体が負帰還増幅回路なのである。そして、出力トランジスタの直近のような、大電流が大きな変化を伴いながら流れる周辺には当然大きな電界・磁界の変化が起きており、このような強力な電磁界の中で負帰還増幅器を安定に動作させることは非常に困難なことであり、温度補償回路に飛びつきが起こることにより動作不安定、場合によっては発振状態となる場合もある。そして、このような状態となった場合には著しく音質が劣化する。
【0017】
本発明は、そのような問題点に鑑み、出力トランジスタQ6,Q7にエミッタ抵抗Re,Reを接続しなくても熱暴走を起こさないようにするとともに、音質的にも劣化要因の非常に少ない温度補償回路を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
前記課題を解決するため、請求項1に記載の音響用プッシュプル電力増幅回路は、NPN型出力トランジスタとPNP型出力トランジスタのエミッタ同士が直接接続され、該接続点から出力端子が導出される出力段と、前記両出力トランジスタのベースに、それぞれ抵抗を介してエミッタが接続されるNPN型ドライバトランジスタ及びPNP型ドライバトランジスタと、前記両出力トランジスタと強く熱結合させて配置され、両出力トランジスタとそれぞれ同一品種のトランジスタをダイオード接続して構成した1組を、直列接続して両出力トランジスタのベース間に接続したダイオードと、前記両出力トランジスタと弱く熱結合させ、前記両ドライバトランジスタとは強く熱結合させて配置され、前記両ドライバトランジスタのベース間にそれぞれコレクタとエミッタが接続され、コレクタ・ベース間、及び、ベース・エミッタ間に抵抗が接続された温度補償用トランジスタとを備えたことを特徴とする。
【0019】
また、請求項2に記載の音響用プッシュプル電力増幅回路は、NPN型出力トランジスタとPNP型出力トランジスタのエミッタ同士が直接接続され、該接続点から出力端子が導出される出力段と、前記両出力トランジスタのベースに、それぞれ抵抗を介してエミッタが接続されるNPN型ドライバトランジスタ及びPNP型ドライバトランジスタと、前記両出力トランジスタと強く熱結合させて配置され、前記NPN型出力トランジスタのベースにエミッタが接続され、前記PNP型出力トランジスタのコレクタにコレクタが接続され、前記NPN型ドライバトランジスタのベースに抵抗を介してベースが接続される、前記PNP型出力トランジスタと同一品種のPNP型トランジスタと、前記両出力トランジスタと強く熱結合させて配置され、前記PNP型トランジスタとベース同士が接続されるとともに、前記PNP型出力トランジスタのベースにエミッタが接続され、前記NPN型出力トランジスタのコレクタにコレクタが接続され、前記PNP型ドライバトランジスタのベースに抵抗を介してベースが接続される、前記NPN型出力トランジスタと同一品種のNPN型トランジスタと、前記両出力トランジスタと弱く熱結合させ、前記両ドライバトランジスタとは強く熱結合させて配置され、前記両ドライバトランジスタのベース間にそれぞれコレクタとエミッタが接続され、コレクタ・ベース間、及び、ベース・エミッタ間に抵抗が接続された温度補償用トランジスタとを備えたことを特徴とする。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を、実施例1〜4として、図面に基づいて詳細に説明する。
【0021】
【実施例1】
図1は、本発明の第1実施例に係る音響用プッシュプル電力増幅回路を示す図である。NPN型出力トランジスタQ6とPNP型出力トランジスタQ7のエミッタ同士が、エミッタ抵抗を介することなく直接接続され、該接続点に負荷RLが接続される。両出力トランジスタQ6,Q7のベースには、それぞれ抵抗R3,R4を介して、NPN型ドライバトランジスタQ4及びPNP型ドライバトランジスタQ5のエミッタが接続されている。
【0022】
さらに、両出力トランジスタQ6,Q7のベース間には、1組のダイオードD1,D2が接続される。ダイオードD1,D2は、出力トランジスタQ6,Q7とそれぞれ同一品種のトランジスタをダイオード接続して構成し、両出力トランジスタQ6,Q7の取り付けられている放熱器の両出力トランジスタQ6,Q7の取り付け位置に近接配置することにより強く熱結合させている。
【0023】
前記両ドライバトランジスタQ4,Q5のベース間に、温度補償用トランジスタQ3のコレクタとエミッタがそれぞれ接続され、そのコレクタ・ベース間、及び、ベース・エミッタ間にそれぞれ抵抗R1と抵抗R2が接続される。抵抗R2としては、半固定抵抗が用いられ、抵抗値が調整可能になっている。温度補償用トランジスタQ3は、出力トランジスタQ6,Q7,ダイオードD1,D2及びドライバトランジスタQ4,Q5とともに同じ放熱器に取り付けるが、出力トランジスタQ6,Q7とは比較的離れた位置で、ドライバトランジスタQ4,Q5により近い位置に配置する。その結果、温度補償用トランジスタQ3は、出力トランジスタQ6,Q7とは熱結合が弱く、ドライバトランジスタQ4,Q5との熱結合を強くしている。
【0024】
温度補償用トランジスタQ3と抵抗R1,抵抗R2とで構成される温度補償回路は、図2に示した温度補償回路と同様に動作する。しかしながら、従来の音響用プッシュプル電力増幅回路においては、この回路のみによってドライバトランジスタQ4,Q5と出力トランジスタQ6,Q7の全ての温度補償を行っていたのに対し、本発明においては、この回路からの基本バイアス電圧Vbias1によって、更にもう1つ負の温度係数をもつバイアス電圧Vbias2を発生させ、これを出力トランジスタQ6,Q7専用のバイアス電圧・温度補償として用いている。
【0025】
このバイアス電圧Vbias2は、電流I1によりダイオードD1,D2の両端に発生する順方向電圧降下である。ここで使用するダイオードD1,D2には出力トランジスタQ6,Q7に使用しているのと同一品種のトランジスタを各々、ダイオード接続したものを使用するが、この方法によれば出力トランジスタQ6又は出力トランジスタQ7のベース・エミッタ間の順方向電圧と同一の特性を持つダイオードとなるからである。
【0026】
このバイアス電圧Vbias2を出力トランジスタQ6,Q7のベースに加えた場合、ダイオードD1,D2、出力トランジスタQ6,Q7によりカレントミラー回路が構成され、この回路の無信号入力時の電流配分、つまり出力トランジスタQ6,Q7のアイドリング電流は、I1=I2となる。
【0027】
この点について説明する。この回路は、コンプリメンタリ・プッシュプル増幅回路であり、トランジスタQ6とトランジスタQ4,抵抗R3,ダイオードD1で構成される部分と、トランジスタQ7とトランジスタQ5,抵抗R4,ダイオードD2で構成される部分は、正反対で対称的な動作をする。そこで、説明を簡単にするため、トランジスタQ6とトランジスタQ4,抵抗R3,ダイオードD1で構成される部分のみで説明を行う。
【0028】
ダイオードD1に電流I1が流れると、ダイオードD1の両端には、そのダイオード固有のベース・エミッタ間電圧対コレクタ電流特性に応じた順方向電圧が発生する。ここで、注意すべきことは、ダイオードD1は、出力トランジスタQ6に使用しているのと同一品種のトランジスタをダイオード接続したものであることである。すなわち、ダイオードD1の両端は、ダイオード接続しているトランジスタのベース・エミッタ間に対応する。
【0029】
そして、そのベース・エミッタ間に発生している電圧は、そのまま、トランジスタQ6のベース・エミッタ間に与えられる。その結果、トランジスタQ6のコレクタ電流は、上記固有の特性に応じた電流が流れる。その電流値は、ダイオードD1とトランジスタQ6が同一品種のトランジスタが用いられていることから、上記電流I1と等しい電流値となる。すなわち、I1=I2となる。
【0030】
なお、この関係は、トランジスタが、ベース・エミッタ間電圧により、コレクタ電流が決まる性質を持っているため、一定以上の電圧であれば、トランジスタQ6のコレクタ・エミッタ間電圧が変わっても、動作理論上は変化しない。そして、トランジスタQ6とトランジスタQ4,抵抗R3,ダイオードD1で構成される部分と対称的な動作をする、トランジスタQ7とトランジスタQ5,抵抗R4,ダイオードD2で構成される部分も、同様に、I1=I2となる。
【0031】
そして、このアイドリング電流I1を流すためのバイアス電圧が基本バイアス電圧Vbias1となっているのである。
【0032】
この回路においては、ダイオードD1,D2を、出力トランジスタQ6,Q7が取り付けられている放熱器の、出力トランジスタQ6,Q7の取り付け位置に近接配置して、両者を強く熱結合させることが重要である。そのようにすればダイオードD1,D2と出力トランジスタQ6,Q7間のサーマルディレーが極めて小さくなり出力トランジスタQ6,Q7の温度上昇時に時間的なずれの少ない温度補償動作が行えるものとなる。この部分は出力トランジスタQ6,Q7の温度が上昇した時、これがダイオードD1,D2に伝わり、この温度上昇によってダイオードD1,D2の順方向電圧が低下することによって出力トランジスタQ6,Q7のベース・エミッタ間電圧Vbeの低下を補償し、温度上昇による電流増加を抑えることができる
【0033】
つまり温度上昇があった場合にも、常にI1=I2となるような温度補償となっている。しかしながら、この部分の温度補償はそれだけでは完全なものとはいえない。何故ならば、ダイオードD1,D2、出力トランジスタQ6,Q7を出来る限り近接させて熱結合を行ったとしても、少なからずサーマルディレーが発生し、現実的には完全な熱結合は不可能であるからである。
【0034】
すなわち、この部分の温度係数はダイオードD1,D2、出力トランジスタQ6,Q7が完全な状態で熱結合された場合においてゼロとなり得るものであり、現実的には完全な熱結合は不可能なことから、通常は、小さいながら正の温度係数を持っていると考える必要があるそして、この部分に残る小さな正の温度係数と、トランジスタQ4,Q5を含めた回路全体の温度係数をゼロ又は若干の負とするための温度補償を、トランジスタQ3による基本バイアス・温度補償回路に受け持たせているのである。
【0035】
すなわち、前述したように、ダイオードD1,D2と出力トランジスタQ6,Q7はカレントミラー回路を構成しているためI1=I2となり、この回路部分におけるサーマルディレーおよび温度係数は共に小さなものとなっている。このことは、このカレントミラー回路を動作させる場合において、トランジスタQ4,Q5のアイドリング電流I1を適度な負の温度係数を持った電流とすれば、簡単にトータルな温度係数をゼロないし負とすることが出来るということである。の温度補償は、トランジスタQ3による基本バイアス・温度補償回路により行うが、これは出力トランジスタQ6,Q7の温度補償というよりも、ドライブトランジスタQ4,Q5のアイドリング電流I1の温度補償と考えることができる。
【0036】
次に、この回路において、出力トランジスタQ6,Q7の発熱時に、トランジスタQ4,Q5のアイドリング電流I1の増加は限定され、それにより、出力トランジスタQ6,Q7の電流は抑えられることを、実際の数値を使って説明する。
【0037】
説明を簡単にするため、電源電圧(±VCC)を加えた直後のトランジスタQ3、ドライブトランジスタQ4,Q5、出力トランジスタQ6,Q7の初期のベース・エッミッタ間電圧Vbe及びダイオードD1,D2の順方向電圧を全て0.6〔V〕とし各ベース・エッミッタ間電圧Vbeの温度係数は−2〔mV/℃〕、ドライブトランジスタQ4,Q5のエミッタに入っている抵抗R3,R4は、各1〔Ω〕とし、ダイオードD1,D2、出力トランジスタQ6,Q7は放熱器上において近接配置され強く熱結合されているものとし、基本バイアス電圧発生・温度補償回路のトランジスタQ3は熱結合されていないという条件で説明を行うものとする。また、電圧増幅段のトランジスタQ1,Q2には数〔mA〕程度の電流が流れているものとする。
【0038】
先ず、電源を加えた直後のアイドリング電流I1を0.1〔A〕とするために必要なバイアス電圧Vbias1を算出すると、
Vbias1=Vbe4+Vbe5+2×1〔Ω〕×0.1〔A〕+Vbias2=2.6〔V〕
となる。そして、この回路においてはアイドリング電流I1が変動する要素の中で一番大きいものは、ダイオードD1,D2、出力トランジスタQ6,Q7が密に熱結合されていることから、出力トランジスタQ6,Q7の発熱時にこれがダイオードD1,D2に伝わり、これによってダイオードD1,D2の順方向電圧を低下するためのアイドリング電流I1の増加である。
【0039】
例えば、出力トランジスタQ6,Q7の温度が50〔℃〕上昇した場合のアイドリング電流I1はどのようになるかというと、この温度上昇がダイオードD1,D2に伝わりこれによりダイオードD1,D2の順方向電圧が低下する。この順方向電圧の低下は、ダイオードD1,D2、出力トランジスタQ6,Q7のループ内においては出力トランジスタQ6,Q7の電流増加を抑えるものとして機能するが、アイドリング電流I1は増加するものとなる。この時のアイドリング電流I1の増加が最大となるのはダイオードD1,D2の温度が最大となった時点、つまり出力トランジスタQ6,Q7の温度とダイオードD1,D2の温度が、ほぼ同じ温度である50〔℃〕になったである。その時、ダイオードD1,D2の順方向電圧は各々100〔mV〕低下することになり、これによるアイドリング電流I1の増加は、0.1〔A〕ということになる。つまり、出力トランジスタQ6,Q7の温度が50〔℃〕上昇しても、アイドリング電流I1は0.1〔A〕から0.2〔A〕の増加に止まることになる
【0040】
そして、ダイオードD1,D2、出力トランジスタQ6,Q7のループ内では、常にI1=I2となるような温度補償が行われているため、出力トランジスタQ6,Q7のアイドリング電流I2の増加も、この変動範囲に収まるということになる。なお、上記の試算は基本バイアス電圧発生・温度補償回路のトランジスタQ3が熱結合されていないものとして行ったが、実際は、弱いながら熱結合されるため、更に変動幅が小さくなることになる。
【0041】
また、上記の説明中にはドライブトランジスタQ4,Q5が含まれていないが、従来のパワーアンプも含め高音質アンプの設計においてはドライブトランジスタQ4,Q5の動作はAクラス動作が一般的となっていることから、電源投入後しばらくの間は自己発熱による温度上昇変化を伴うものの、定常状態となってからは出力トランジスタのような大きな電流変化は無いことによるものである。実際には、このトランジスタQ4,Q5のベース・エミッタ間電圧Vbeも温度依存性をもっているため周囲温度(気温)の変化によって変動するが、本発明の回路においてはトランジスタQ3による温度補償が、それを含めた温度補償となっている。
【0042】
このトランジスタQ3は温度検出素子を兼ねているが、トランジスタQ3による温度補償は周囲温度変化などの比較的遅い温度変化に対して追随できれば良いため、取り付けの位置(熱結合の場所)は、出力トランジスタQ6,Q7の取り付けられている放熱器上の任意の位置で、問題なく高い熱安定度が得られる。
【0043】
ここで、トランジスタQ3による温度補償回路の温度係数は何によって決まるかについての説明する。先にも説明したようにトランジスタQ3と抵抗R1,R2によって構成される基本バイアス電圧発生・温度補償回路の動作は、従来の回路と同じである。この回路で発生させる電圧値によって、その電圧の温度係数が決まるのである。但し、従来回路においては出力トランジスタのエミッタ抵抗の値とアイドリング電流が決まると同時に、必要となるバイアス電圧が決まってしまうため温度補償回路の温度係数も決まってしまうものであったが、本発明による回路の場合には抵抗R3,R4の抵抗値によって、トランジスタQ3で発生する基本バイアス電圧の温度係数を任意のものとすることができる。
【0044】
その点について説明すると、抵抗R3,R4の両端には、それを流れる電流による電圧降下が発生する。そのため、バイアス電圧Vbias1としては、上記電圧降下分だけ大きい値の電圧を印加することになる。言い換えれば、抵抗R3,R4の抵抗値を変えることにより、バイアス電圧Vbias1の大きさを任意に変えることができることになる。そして、バイアス電圧Vbias1の温度係数は、前述したように、バイアス電圧Vbias1の電圧値が大きい程、負方向へ大きくなる。すなわち、バイアス電圧Vbias1の温度係数は、任意のものとすることができる。
【0045】
図2に示したような、従来の音響用プッシュプル電力増幅回路においては、バイアス電圧発生回路以降の回路構成に応じて、これを動作させるために必要なバイアス電圧が決まってしまうため、バイアス電圧を任意に選択することができず、バイアス電圧の温度係数も任意に選択することができなかった。それに対して、本発明によれば、トランジスタQ3の取付位置を決める際に、まず音質劣化の少ないと思われる位置を選択した後、抵抗R3,R4の抵抗値を調整して温度係数を変えることによって最適な温度補償を行うことが出来るのである。
【0046】
温度補償を行う場合において、補償が足りない場合には熱暴走の可能性が残り、過補償となってしまうと周囲温度によってアイドリング電流が大きく変わってしまうとか、一番の問題となるのは大出力により出力トランジスタの温度が上昇した時に温度補償が過補償となっていると、その補償によってアイドリング電流が減少しすぎて歪が増加してしまうことである。温度補償は、特に出力トランジスタがBクラスまたはABクラス動作の大出力のパワーアンプにおいて重要である。これらは出力トランジスタの大きな発熱により急激な温度上昇状態となることから熱暴走が起こり易いため、最適な温度補償が施されている必要がある。
【0047】
最適な温度補償とは単に周囲温度変化によってアイドリング電流が殆ど変化しないというだけでは完全とはいえない。例えば、周囲温度が0〔℃〕から50〔℃〕まで変化してもアイドリング電流が±1%しか変化しないというパワーアンプがあったとしても、このアンプが大出力時においても熱暴走を起こさないという保証は何もないのである。つまり温度補償は周囲温度変化などの比較的ゆっくりした温度変化から出力トランジスタの急激な温度上昇まであらゆる温度変化に対応したものでなければいけないのである。
【0048】
逆に、小出力アンプでは、出力トランジスタの放熱器の容量が完全に不足しているようなことがなければ、温度補償が不完全な物でも殆ど熱暴走状態にならないことが多い。これは、本質的に発熱量が少なく温度上昇速度など熱暴走の起きる条件まで達しないからである。雑誌等において時折、アマチュアが実験記事として従来の温度補償回路のまま単に出力トランジスタのエミッタ抵抗をゼロとして動作させている物を見かけることもあるが、このような回路が取敢えず正常に動作している状態というのは、本質的に正常動作をしているのではなく、上記のように熱暴走の起きる条件まで達しないからに他ならない。これは、同一回路のまま大出力化してみればすぐに判るが確実に熱暴走状態に陥る。本発明の温度補償回路は、このようなものではなく大出力パワーアンプの温度補償回路に用いた場合にも極めて安定した動作が保証されるものである。
【0049】
【実施例2】
図3は、本発明の第2実施例に係る音響用プッシュプル電力増幅回路を示す図である。この回路は、図1においては出力トランジスタQ6,Q7と同一品種のトランジスタをダイオード接続したダイオードD1,D2を使用していたのを、トランジスタとして動作させることにより、より高性能化したものである。
【0050】
トランジスタQ8,Q9が、それぞれ、図1のダイオードD1,D2に対応しており、出力トランジスタQ6,Q7と同一品種のトランジスタが用いられる。トランジスタQ,Qをトランジスタとして動作させるために、トランジスタQ,Qのベースには抵抗,Rにより信号が加えられている。抵抗,Rを同一の抵抗値とすれば抵抗,Rの中点、つまりベースの接続されているところの直流電圧値はほぼ0〔V〕となり、出力トランジスタのベースに加わるバイアス電圧値は、図1の場合と同じになる
【0051】
この回路もトランジスタ,Q,Q,Qによりカレントミラー回路が構成されていトランジスタ,Qのコレクタ電流と出力トランジスタ,Q7のコレクタ電流は同一な値となる。すなわち、この回路では、トランジスタQ8のベース・エミッタ間に発生している電圧が、そのまま、出力トランジスタQ6のベース・エミッタ間に与えられる。同様に、トランジスタ9のベース・エミッタ間に発生している電圧が、出力トランジスタQ7のベース・エミッタ間に与えられる。
【0052】
トランジスタQ8のコレクタに電流Iが流れると、そのベース・エミッタ間には、そのトランジスタ固有の特性に応じた順方向電圧が発生する。そして、そのベース・エミッタ間に発生している電圧は、そのまま、トランジスタQ6のベース・エミッタ間に与えられる。その結果、トランジスタQ6のコレクタ電流は、上記固有の特性に応じた電流が流れる。その電流値は、トランジスタQ8とトランジスタQ6とが同一品種のトランジスタであることから、上記電流Iと等しい電流値となる。すなわち、トランジスタQ8のコレクタ電流と出力トランジスタQ6のコレクタ電流は同一な値となる。そして、トランジスタQ6,トランジスタQ8と対称的な動作をする、トランジスタQ7,トランジスタQ9も同様に動作し、両者のコレクタ電流は同一な値となる。
【0053】
そしてこの回路を実際のパワーアンプに使用する場合には放熱器にトランジスタ,Q,Q8,Q9を取り付ける際に、この4個のトランジスタを近接配置し熱結合することが重要となる。
【0054】
図3の回路基本的動作は、図1の回路と同様であるが、ダイオードをトランジスタに置き換えたことにより発生する大きな効果が1つある。図1の回路のように、ダイオード接続したトランジスタを使用した回路の場合、ダイオードD1,D2の両端に発生する電圧は、0.6V程度というようにごく小さい値である。そのため、ダイオードD1,D2に、トランジスタQ6,Q7と等しい電流が流れても、電流による発熱は極めて小さく、トランジスタQ6,Q7の発生した熱がダイオードD1,D2に伝わって温度補償動作が行われるだけである。それに対し、この回路のようにトランジスタ動作をさせた場合には、無信号時におけるトランジスタ,Qのコレクタ電流、つまりアイドリング電流とほぼ同一値の電流がトランジスタ,Qにも流れており、しかも、各トランジスタのエミッタ・コレクタ間電圧も等しいため、トランジスタQ8,Q9は、トランジスタQ6,Q7と同じ損失となり、発熱量も等しくなるのである。
【0055】
これにより電源投入直後からトランジスタ,Qは自己発熱により自身のベース・エミッタ間電圧Vbeを低下させることになると同時に、この自己発熱によるベース・エミッタ間電圧Vbeの低下は出力トランジスタQ,Qでも同一の速度で起こっているため、お互いのベース・エミッタ間電圧Vbeの変化がキャンセルされ、電源投入直後からアイドリング電流がすぐに定常状態に近い値で安定するのである。
【0056】
【実施例3】
図4は、本発明の第3実施例に係る音響用プッシュプル電力増幅回路を示す図である。図1、図3の回路は一般的に2段ダーリントン接続方式と呼ばれている出力回路であるが、より低インピーダンス負荷に対するドライブ能力を向上させたい場合、より低歪率化を行いたい場合などにおいては3段ダーリントン接続方式とした方が良い場合も考えられる。この実施例は、温度補償回路を3段ダーリントン接続方式において使用する場合の回路例である。
【0057】
なお、本発明による温度補償回路は従来回路におけるバイアス発生・温度補償回路以降の回路を、本発明による回路と置き換えることにより使用可能であり、任意の初段増幅部・電圧増幅回路部と組み合わせて出来るため、この部分には従来のパワーアンプ設計において得られたノウハウをそのまま生かすことが出来るものである。又、図3,図4の回路におけるトランジスタQ,Q,Q,QをMOS−FETに置き換えれば、出力段をMOS−FETとしたパワーアンプにおいても本発明の温度補償回路は利用できるものである。
【0058】
本発明による温度補償回路を用いてエミッタ抵抗ゼロのパワーアンプを設計する時に、大出力アンプとしたい場合にはどうしても出力トランジスタを並列接続する必要が出てくる。ここまでの説明においては、従来回路・本発明の回路共に出力トランジスタの並列化に関する説明がされていなかったため、以下これについての説明を行う。
【0059】
従来回路の説明において、温度補償を全く考慮に入れない場合でも出力トランジスタのエミッタ抵抗の値が大きい程、温度変化に対しての電流変化が少なくなることを説明したが、出力トランジスタを並列接続して使用する場合においては、各々のトランジスタのエミッタ抵抗が並列接続を行う複数個のトランジスタのベース・エミッタ間電圧Vbeのばらつきを吸収する働きを兼ねる物として作用する。つまり、ベース・エミッタ間電圧Vbeの変化による電流変化量が小さくなるということは、ベース・エミッタ間電圧Vbeのばらつきによる電流変化量(電流のばらつき)も少なくなると言うことになるのである。このため、全く無選別の出力トランジスタを並列接続して使用するような場合には非常に有効な方法となる。では、本発明による温度補償を用いたエミッタ抵抗ゼロの出力回路では出力トランジスタの並列接続はどうすれば可能となるかについての説明を行う。
【0060】
低価格のアンプにおいては、コスト等の問題から半導体メーカーから供給されるトランジスタの同一ランク、つまりトランジスタの電流増幅率hfeが一定の範囲内に入っている物をそのまま使用することも多いが、高級アンプにおいては少なくとも並列接続して使用するトランジスタには、同一ランクの中からさらに選別された特性の揃った物を使用するのが一般的である。同様に、本発明の温度補償回路によるエミッタ抵抗ゼロのパワーアンプにおいても、トランジスタを選別して用いれば、出力トランジスタを並列接続して使用することが出来るのである。但し、従来の選別方法が電流増幅率hfeのみを揃えた物であったのに対して、エミッタ抵抗を使用せずに並列接続するためにはより厳密な選別を行う必要がある。トランジスタの選別を行う時に電流増幅率hfeだけでなく、Vbe特性による選別も行い両方の特性が揃ったものを選別する必要があるのである。エミッタ抵抗を用いない場合には、特にVbe特性の揃っていることが重要となり、このVbe特性は少なくとも2個所での特性が揃っている物であることが必要である。1つはアイドリング電流領域(0.1〔A〕前後)でのベース・エミッタ間電圧Vbe、もう1箇所は大電流領域(数アンペア)でのベース・エミッタ間電圧Vbeである。実際の選別作業においてはコレクタ・エミッタ間電圧を固定値とし、ベース・エミッタ間電圧Vbeも2値の固定電圧とし、この電圧をベース・エミッタ間に加えた時のコレクタ電流により選別を行う方が簡単である。但し、ベース・エミッタ間電圧Vbeは温度依存性が大きいためトランジスタに電流を流し続けると自己発熱によって測定不能状態となってしまうため、発熱の少ないパルス電圧(流)による測定方法が必要となる。なお、当然のこととしてこのような選別を行ったトランジスタを用いる場合においても、これを放熱器上に取り付ける場合においては各トランジスタを近接配置することが必要である。上記のポイントを押さえておけば、並列接続を行った出力トランジスタには均等に電流が分散して流れるため、充分な放熱器容量と電流マージンを持った回路設計がされている限り電流集中状態となることはない。
【0061】
【実施例4】
図5は、本発明の第4実施例に係る音響用プッシュプル電力増幅回路を示す図である。この実施例は、上記のような方法により選別された出力トランジスタを並列接続したエミッタ抵抗ゼロの出力回路の例である。この回路は、出力トランジスタを3並列接続した例であるが、さらに多数の並列接続をすることも可能である
【0062】
【実施例5】
また、図6のように、出力トランジスタの温度補償をダイオード接続したトランジスタによるものとしても問題ない。図6は本発明の第5実施例に係るパワーアンプ回路例を示す図であり、出力段回路のトランジスタを2パラレル接続としたものである。先に説明の通り、電圧増幅回路には従来の回路がそのまま使用可能であり、この例においても初段回路及び2段目の電圧増幅回路は、従来のパワーアンプにおいても良く使用された差動2段増幅回路である。この電圧増幅回路部に本発明の温度補償回路を組み合わせることによって出力トランジスタを2パラレル接続したエミッタ抵抗レスのパワーアンプとしている。トランジスタTr6とトランジスタTr8及びトランジスタTr7とトランジスタTr9には必ずVbe特性、hfe共に特性の揃った選別品を使用する必要がある。出来れば、ダイオードとして使用するトランジスタTr3、トランジスタTr4も出力トランジスタと同じVbe特性を持った選別品とすることが望ましいが、同一品種のトランジスタを用いる限りにおいては無選別の物を用いて問題ない。この回路を安定に動作させる上で重要な点は、トランジスタTr3、トランジスタTr4、トランジスタTr6、トランジスタTr7、トランジスタTr8、トランジスタTr9を放熱器に取り付ける際に近接配置し確実な熱結合を行うことである。
【0063】
この具体的な配置例を示したのが図7で、この例では図6において点線で囲まれたトランジスタを同一の放熱器上に取り付けており、図からも解る通り出力トランジスタの温度補償を行うトランジスタTr3、トランジスタTr4を挟み込む形で出力トランジスタが近接配置されることによって熱結合され、基本温度補償を行うトランジスタTr1は出力トランジスタから離れたところに配置され熱結合されている。更に、このパワーアンプと先に説明を行った電源シャント方式の保護回路を組み合わせて使用すれば、高音質で高い安定度を持つパワーアンプが実現するものとなる。
【0064】
出力トランジスタにエミッタ抵抗を使用しない場合、出力トランジスタの保護(過電流防止)を必要とする場合には、従来回路図(図2)で説明した、エミッタ抵抗の両端の電圧を検出する方法は使用出来ないため、何らかの他の検出・保護の方法が必要となる。図8はこの方法をブロック図に示したもので、図8のAはパワーアンプ回路部で、ここには任意の回路が使用できる。Bは差分検出回路でパワーアンプ回路の入力信号と(出力信号÷ゲイン)との差分の検出・増幅を行う。つまり簡単に言えば歪検出・増幅回路で差分が設定値(任意のスレッシュホールドレベル)のレベルを超えた時に差分検出回路Bはこれを出力する。Cはパワーアンプ出力の直流出力の検出増幅回路である、この回路においてもパワーアンプの直流出力値が設定値(任意のスレッシュホールドレベル)を超えた時に検出増幅回路Cはこれを出力する。この検出増幅回路Cの直流検出は差分検出回路BのIn側入力をAC結合とすれば、差分検出回路Bで検出増幅回路Cの動作を兼ねることも出来る。差分検出回路Bと検出増幅回路Cの実際の回路には各種の回路が周知となっているため、この説明を省略する。
【0065】
Dは電流検出回路である。これはパワーアンプの出力トランジスタに流れる電流の合計電流を検知するため物でこの部分にも色々な回路が使用できるが、音質劣化の少ない方法としてはホール素子を使用した直流電流センサーが良い。ここでの検出は出力トランジスタの最大コレクタ電流を制限するためのものであるため、このような大電流を検出するための電流センサーモジュールにおいては、非常に低い直流抵抗値で低インダクタンス分の物が容易に入手できる。
【0066】
このような電流検出モジュールを介して電源回路から出力トランジスタに給電することにより電流値を検出するものとし、これも設定値(任意のスレッシュホールドレベル)を超えた時に電流検出回路Dはこれを出力する。この設定値は出力トランジスタの最大コレクタ電流(並列接続時にはその合計電流)に対してマージンを取った値としておけば良い。
【0067】
Eは電源シャント回路、Fはタイミング発生回路、Gはパワーアンプ電源トランスを含む整流回路、Hはブレーカである。本方式は差分検出回路B、検出増幅回路C、電流検出回路Dのいずれかに出力信号があった時、電圧引き落とし機能付のブレーカHを駆動して、先ず交流電源入力を遮断し、遮断後に電源回路の平滑コンデンサC1、C2を電源シャント回路Eによって短絡することによって数〔mS〕から数10〔mS〕の短時間の間に電圧を0[V]近くまで低下させてしまう方法であるが、電源シャント回路Eの負担を少なくするためブレーカHの駆動電圧を出力した後、ブレーカHの動作時間分のディレーをかけた信号により電源シャント回路Eを駆動する。そのタイミングを発生するための回路がタイミング発生回路Fである。シャント回路の容量に充分な余裕があれば電源シャント回路EとブレーカHを同時に駆動しても良く、さらには電源シャント回路Eのみを駆動し電源トランスの2次側を短絡することによって,1次側に入っているブレーカーを落とすことも可能であるが各部の負担がかなり大きくなるため、あまり良い方法とは言えない。
【0068】
電源シャント回路EにおけるスイッチSは半導体によるスイッチである。ここに使用する半導体にはサイリスタやMOS−POW−FET等が使用でき、必要とされる条件は、大電流が流せる物であること。ON抵抗・ON電圧が出来るだけ小さいこと(少なくとも0.1〔Ω〕以下が望ましい)。耐圧がシャントする電源の電圧以上あることなどである。スイッチSが閉じた時に流れるピーク電流はスイッチSに使用する素子のON抵抗+シャント抵抗Rsで制限されるが、当然この最大電流を大きくした場合の方がより短時間でコンデンサC1,C2を放電することができるため、トランジスタやスピーカーに対する保護効果が高くなる。この方法はスイッチSに使用する半導体とシャント抵抗Rsに非常に大きな電流(10から100〔A〕前後)が流れるため非常に大きな発熱をするかに思えるが、実際には時間積が小さいことから発熱量は少ない。
【0069】
しかしながら、瞬間的には大電流が流れるため使用部品の中でも、特にシャント抵抗Rsはワット数や結果的な温度上昇だけでなく抵抗自体の許容最大ピーク電流にも留意する必要がある。図9にスイッチとして大電流型MOS−POWER−FETを使用したシャント回路の例を示す。この回路の簡単な説明をおこなうと、先ず駆動用信号入力にはフォトカプラを用いている。駆動用信号が入力されこのフォトカプラの出力トランジスタがONになるとツェナーダイオードZDによってクランプされた電圧がFETのゲートGに加わり、D・S間がON状態となりRsにより電源回路のコンデンサCCを放電するものとなる。この時、最大電流の制限用の抵抗Rsは先の説明のように最大電流を考慮し4本を並列接続して規定の抵抗値となるものとしている。
【0070】
この回路を使用する場合、フォトカプラ及びFETの耐圧が電源電圧の±間以上ある場合には、図8のように正負の電源間に接続し、コンデンサC1・C2を同時に放電させることが出来るが、大電流用FETはその用途から比較的耐圧の低いものが多いため、正負電源どちらか片方分の耐圧しか無い場合には図9の回路を、図8のコンデンサC1,C2に各々に1回路使用し駆動用信号入力となるフォトカプラのLEDを直列接続とすれば2本のラインで2回路を同時に駆動できる。この保護回路によれば、パワーアンプ回路の出力にリレーを用いないスピーカーの保護回路と、出力トランジスタの過大電流に対する保護回路として動作し、メカニカルな接点が全くないため経年変化による劣化も音質劣化もない保護回路となる。
【0071】
また、ブレーカH及び電源シャント回路Eの駆動条件は必要とする機能により任意の数に増減可能である。例えば図8の場合、検出回路を検出増幅回路Cだけとすることも、また放熱器の温度検出を行い一定以上の温度になった時とか、パワーアンプ回路部に対して無信号入力の状態が一定時間を超えた時にはブレーカHのみを駆動する、つまり単に電源をOFFとすると言ったことも行える。上記の説明においてはパワーアンプにおいて使用した場合の説明であったが、本発明の保護回路は基本的動作として異常動作検出時に電源電圧を速やかにゼロとすることによって内部又は・外部に接続された物の保護を行うものであるため他の電子機器回路の保護回路としても、電源シャント回路EとブレーカHの駆動条件を機器ごとに必要とされる条件に設定することにより応用可能となる物である。
【0072】
【発明の効果】
本発明の音響用プッシュプル電力増幅回路は、次のような効果を奏する。
すなわち、請求項1に記載の音響用プッシュプル電力増幅回路は、両出力トランジスタとそれぞれ同一品種のトランジスタをダイオード接続して構成した1組のダイオードを、両出力トランジスタと強く熱結合させて配置し、かつ、両出力トランジスタのベース間に直列接続するとともに、コレクタ・ベース間、及び、ベース・エミッタ間に抵抗が接続された温度補償用トランジスタを、両出力トランジスタと弱く熱結合させ、前記両ドライバトランジスタとは強く熱結合させて配置し、かつ、そのコレクタとエミッタを、両ドライバトランジスタのベース間に接続した。その結果、従来のパワーアンプにおいて音質劣化の要因となっていた、出力トランジスタのエミッタ抵抗を完全に排除したことにより、高音質で、なお且つ熱的にも高い安定度を持ったパワーアンプの設計が可能となった。また、温度補償用トランジスタの取付位置として、音質劣化の少ない位置を適宜選択できるようになった。
【0073】
また、請求項2に記載の音響用プッシュプル電力増幅回路は、前記ダイオードの代わりに2個のトランジスタを用いて、それらを両出力トランジスタと強く熱結合させて配置し、その内の一方として、NPN型出力トランジスタと同一品種のNPN型トランジスタを、PNP型出力トランジスタのベースにエミッタを接続し、NPN型出力トランジスタのコレクタにコレクタを接続し、PNP型ドライバトランジスタのベースに抵抗を介してベースを接続し、他方のトランジスタとして、PNP型出力トランジスタと同一品種のPNP型トランジスタを、前記一方のトランジスタとベース同士を接続するとともに、NPN型出力トランジスタのベースにエミッタを接続し、PNP型出力トランジスタのコレクタにコレクタを接続し、NPN型ドライバトランジスタのベースに抵抗を介してベースを接続した。その結果、上記の効果に加えて、出力トランジスタと同一品種のトランジスタをダイオード接続したダイオードを使用する代わりに、トランジスタとして動作させることにより、該トランジスタは、出力トランジスタと発熱量も等しくなって、出力トランジスタと温度条件が極めて近くなることにより、より一層高性能化できるようになった。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る音響用プッシュプル電力増幅回路を示す図である。
【図2】従来の音響用プッシュプル電力増幅回路の一例を示す図である。
【図3】本発明の第2実施例に係る音響用プッシュプル電力増幅回路を示す図である。
【図4】本発明の第3実施例に係る音響用プッシュプル電力増幅回路を示す図である。
【図5】本発明の第4実施例に係る音響用プッシュプル電力増幅回路を示す図である。
【図6】本発明の第5実施例に係るパワーアンプ回路例を示す図である。
【図7】図6の回路におけるトランジスタの放熱器への取付例を示す図である。
【図8】過電流保護回路の構成を示すブロック図である。
【図9】内部電源シャント回路の一例を示す図である。
【符号の説明】
D1,D2・・・ダイオード
R3〜R7・・・抵抗
Q3〜Q11・・・トランジスタ
Vbias1,Vbias2・・・バイアス電圧
Vbe3〜Vbe7・・・トランジスタのベース・エミッタ間電圧
Rb1〜Rb4・・・抵抗
P・・・リレー接点
RL・・・負荷
Tr1〜Tr9・・・トランジスタ
A・・・パワーアンプ回路部
B・・・差分検出部
C・・・DCオフセット電圧検出部
D・・・電流検出部
E・・・電源シャント回路
F・・・タイミングコントロール部
G・・・整流回路
H・・・電圧引き落とし機能付ブレーカ
In・・・パワーアンプの信号入力
Out・・・パワーアンプの出力
+B・・・パワーアンプの出力段電源(正側)
−B・・・パワーアンプの出力段電源(負側)
C1・・・パワーアンプ電源の平滑用コンデンサ
C2・・・パワーアンプ電源の平滑用コンデンサ
S・・・スイッチ
Rs・・・抵抗
AC IN・・・交流電源入力
PC・・・フォトカプラ
ZD・・・ツェナーダイオード
CC・・・大容量電解コンデンサ

Claims (2)

  1. NPN型出力トランジスタとPNP型出力トランジスタのエミッタ同士が直接接続され、該接続点から出力端子が導出される出力段と、
    前記両出力トランジスタのベースに、それぞれ抵抗を介してエミッタが接続されるNPN型ドライバトランジスタ及びPNP型ドライバトランジスタと、
    前記両出力トランジスタと強く熱結合させて配置され、両出力トランジスタとそれぞれ同一品種のトランジスタをダイオード接続して構成した1組を、直列接続して両出力トランジスタのベース間に接続したダイオードと、
    前記両出力トランジスタと弱く熱結合させ、前記両ドライバトランジスタとは強く熱結合させて配置され、前記両ドライバトランジスタのベース間にそれぞれコレクタとエミッタが接続され、コレクタ・ベース間、及び、ベース・エミッタ間に抵抗が接続された温度補償用トランジスタと
    を備えたことを特徴とする音響用プッシュプル電力増幅回路
  2. NPN型出力トランジスタとPNP型出力トランジスタのエミッタ同士が直接接続され、該接続点から出力端子が導出される出力段と、
    前記両出力トランジスタのベースに、それぞれ抵抗を介してエミッタが接続されるNPN型ドライバトランジスタ及びPNP型ドライバトランジスタと、
    前記両出力トランジスタと強く熱結合させて配置され、前記NPN型出力トランジスタのベースにエミッタが接続され、前記PNP型出力トランジスタのコレクタにコレクタが接続され、前記NPN型ドライバトランジスタのベースに抵抗を介してベースが接続される、前記PNP型出力トランジスタと同一品種のPNP型トランジスタと、
    前記両出力トランジスタと強く熱結合させて配置され、前記PNP型トランジスタとベース同士が接続されるとともに、前記PNP型出力トランジスタのベースにエミッタが接続され、前記NPN型出力トランジスタのコレクタにコレクタが接続され、前記PNP型ドライバトランジスタのベースに抵抗を介してベースが接続される、前記NPN型出力トランジスタと同一品種のNPN型トランジスタと、
    前記両出力トランジスタと弱く熱結合させ、前記両ドライバトランジスタとは強く熱結合させて配置され、前記両ドライバトランジスタのベース間にそれぞれコレクタとエミッタが接続され、コレクタ・ベース間、及び、ベース・エミッタ間に抵抗が接続された温度補償用トランジスタと
    を備えたことを特徴とする音響用プッシュプル電力増幅回路
JP2003126039A 2003-03-26 2003-03-26 音響用プッシュプル電力増幅回路 Expired - Fee Related JP4284102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003126039A JP4284102B2 (ja) 2003-03-26 2003-03-26 音響用プッシュプル電力増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003126039A JP4284102B2 (ja) 2003-03-26 2003-03-26 音響用プッシュプル電力増幅回路

Publications (2)

Publication Number Publication Date
JP2004297746A JP2004297746A (ja) 2004-10-21
JP4284102B2 true JP4284102B2 (ja) 2009-06-24

Family

ID=33410264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003126039A Expired - Fee Related JP4284102B2 (ja) 2003-03-26 2003-03-26 音響用プッシュプル電力増幅回路

Country Status (1)

Country Link
JP (1) JP4284102B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609647B2 (ja) * 2005-03-29 2011-01-12 株式会社島津製作所 流体圧アクチュエータの制御装置
JP2015065526A (ja) 2013-09-24 2015-04-09 ソニー株式会社 増幅回路
DE102016110666B4 (de) * 2016-06-09 2021-12-09 Lisa Dräxlmaier GmbH Schaltvorrichtung zum Kompensieren eines Temperaturgangs einer Basis-Emitter-Strecke eines Transistors
CN113922768B (zh) * 2021-10-14 2022-09-20 深圳市昂佳科技有限公司 一种达林顿管高保真音频功率放大器

Also Published As

Publication number Publication date
JP2004297746A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
JP3666383B2 (ja) 電圧レギュレータ
US4893211A (en) Method and circuit for providing adjustable control of short circuit current through a semiconductor device
US7368992B2 (en) Load-invariant amplifier
US4887181A (en) Circuit for temperature protection with hysteresis
JP5168413B2 (ja) 電圧駆動型素子を駆動する駆動装置
US7009453B2 (en) Bias current supply circuit and amplification circuit
US20110018621A1 (en) Current mirror circuit
JP2008042230A (ja) 負荷駆動回路、および保護方法
JP4284102B2 (ja) 音響用プッシュプル電力増幅回路
KR100556192B1 (ko) 달링톤 증폭기의 온도 보상 회로
JP3770306B2 (ja) ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
US7012469B2 (en) Integrated circuit device having high efficiency at the time of low power output
US6831514B2 (en) Method of increasing output current capability of negative feedback amplifiers with output current limiting and freedom from thermal runaway
US3600695A (en) Power amplifier with overload protection
JP2003008358A (ja) Fetバイアス回路
US20090021201A1 (en) Constant-current and constant-voltage driving circuit of dcbl fan motor with low acoustic noise and controllable speed
JP4078514B2 (ja) 増幅回路
US20010050595A1 (en) Single-ended push-pull amplifier circuit
NL8001116A (nl) Versterkerschakeling.
US6683500B2 (en) Auto bias circuit for power amplifier using power MOSFET
KR100264892B1 (ko) 전류제한회로
JP3265338B2 (ja) 安定化電源回路
JP2004062491A (ja) 直流安定化電源回路
JPH07222343A (ja) 過電流防止回路
JP2022086574A (ja) 保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees