JP4283609B2 - Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method - Google Patents

Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method Download PDF

Info

Publication number
JP4283609B2
JP4283609B2 JP2003197246A JP2003197246A JP4283609B2 JP 4283609 B2 JP4283609 B2 JP 4283609B2 JP 2003197246 A JP2003197246 A JP 2003197246A JP 2003197246 A JP2003197246 A JP 2003197246A JP 4283609 B2 JP4283609 B2 JP 4283609B2
Authority
JP
Japan
Prior art keywords
wiring
bump
circuit board
wiring film
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003197246A
Other languages
Japanese (ja)
Other versions
JP2005038898A (en
Inventor
貴 加藤
Original Assignee
テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ・インターコネクト・マテリアルズ，インコーポレイテッド filed Critical テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority to JP2003197246A priority Critical patent/JP4283609B2/en
Publication of JP2005038898A publication Critical patent/JP2005038898A/en
Application granted granted Critical
Publication of JP4283609B2 publication Critical patent/JP4283609B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＩＣやＬＳＩ等の電子デバイス実装用の配線回路基板に関し、特に高密度実装を実現できる配線回路基板と、その製造方法に関する。
【０００２】
【従来の技術】
近年の半導体製造技術の進歩は非常に目覚しく、半導体素子の微細化は、マスクプロセス技術及びエッチング技術などの微細パターン形成技術の飛躍的な進歩により実現されている。そして、配線基板を高集積化するためには、配線基板を多層化し、且つ上下配線膜間の接続を高信頼度で且つ微細に形成する必要がある。そのために、銅箔等の金属膜を一方の表面側からエッチングすることにより、縦断面形状が略台形のバンプを形成し、そのバンプを、上下配線膜間を導通する層間膜導通手段として用いている（例えば、特許文献１）。
【０００３】
ここで、図１３を参照しつつ、銅を成分とするバンプを銅箔上に形成し、さらにそのバンプが形成された配線回路基板を利用して多層配線基板を製造する工程について説明する。この図１３は、従来技術の製造工程を示す基板の断面図である。
【０００４】
まず、図１３（ａ）に示すように、多層金属板１３００を用意する。この多層金属板１３００は、銅箔からなる配線膜形成用金属層１３０１上に積層された、Ｎｉからなるエッチングストッパー層１３０２と、さらにその上に積層された、銅箔からなるバンプ形成用金属層１３０３とからなる。
【０００５】
次に、図１３（ｂ）に示すように、バンプ形成用金属層１３０３及びエッチングストッパー層１３０２をウエットエッチングによりパターニングして、上下配線膜間を導通する層間膜導通手段のバンプ１３０４を形成する。このエッチングにおいて、エッチングストッパー層１３０２はバンプ形成用金属層１３０３のエッチング時に配線膜形成用金属層１３０１がエッチングされるのを防止する。そして、バンプ１３０４をマスクとして、エッチングストッパー層１３０２をエッチングする。
【０００６】
ここで、パターニングに使用する露光マスクには、円形パターンが形成されたマスクが使用される。そして、その露光マスクを使用してパターニングすることにより、横断面形状が円形で縦断面形状が略台形のバンプが形成されることになる。
【０００７】
次に、図１３（ｃ）に示すように、樹脂からなる絶縁膜１３０５をバンプ１３０４上から押し込み、圧着させ、配線回路基板１３０６を製造する。そして、図１３（ｄ）に示すように、絶縁膜１３０５上に銅箔からなる配線膜形成用金属層１３０７を積層する。そして、図１３（ｅ）に示すように、上下両面に積層された配線膜形成用金属層１３０１及び配線膜形成用金属層１３０７をウエットエッチングしてパターニングすることにより、上下両面に配線膜１３０８を形成し、配線膜及びバンプが形成された配線回路基板１３０９を製造する。
【０００８】
そして、図１３（ｆ）に示すように、配線回路基板１３０９を、配線回路基板１３０６によって挟む。このとき、配線回路基板１３０６に形成された各バンプ１３０４が配線回路基板１３１０の方向に向くように、配線回路基板１３０６を配置する。さらに、配線回路基板１３０６に形成された各バンプ１３０４が配線回路基板１３０９に形成された配線膜１３０８と接触するように、配線回路基板１３０６と配線回路基板１３０９とを配置する。そして、図１３（ｇ）に示すように、配線回路基板１３０９を、バンプ付銅箔１３０６によって挟んで圧着することにより、多層配線基板１３１０を製造する。そして、多層配線基板１３１０の上下両面に形成されている配線膜形成用金属層１３０１をウエットエッチングしてパターニングすることにより配線膜１３１１を形成する。
【０００９】
【特許文献１】
特開２００１−１１１１８９号公報（段落［００２５］―［００２９］）
【００１０】
【発明が解決しようとする課題】
しかしながら、従来技術においては、図１３（ｅ）に示す、配線膜形成用金属層１３０１及び配線膜形成用金属層１３０７をウエットエッチングしてパターニングすることにより配線膜１３０８を形成する過程で、例えば樹脂からなる絶縁膜１３０５がエッチング液に晒されてしまう。その結果、未硬化の絶縁材料を絶縁膜として用いようとした場合、絶縁膜１３０５までもエッチングされてしまい、絶縁材としての機能を果たさないという問題があった。
【００１１】
また、従来技術においては、絶縁膜として熱膨張係数が大きい樹脂を使用しているため、ベア・チップのフリップ・チップ実装後の熱工程において、チップと樹脂の熱膨張係数の違いにより、例えば半田バンプとチップ又は基板との接続部分にクラックが生じるという問題があった。従って、樹脂の代わりにセラミック材料を絶縁材として使用する必要性が出てきた。セラミック等の低熱膨張係数材料を絶縁材として使用する場合は、予めセラミック材料を粉砕し、そのセラミック材料と樹脂とを混合し、複数枚のグリーンシートを作製しておく。そして、その複数枚のグリーンシートを重ねて積層することにより絶縁膜を形成する。しかしながら、前述したように配線層を形成する過程でそのグリーンシートがエッチング液に晒されてしまうため、セラミック材料を使用したとしても絶縁材としての機能を果たすことができないという問題があった。
【００１２】
さらに、多層配線基板を製造するために、上下配線膜間を導通する層間膜導通手段としてのバンプを有する金属層を何層も作製する必要があり、工程数が多くなってしまう問題があった。
【００１３】
本発明は、上記の問題を解決するものであり、エッチング方法又はめっき方法を採用し、絶縁膜がエッチング液に晒されないで形成することができる配線回路基板とその製造方法を提供するものである。
【００１４】
また、絶縁膜にセラミック材料を使用することにより、チップと基板の熱膨張差による半田バンプとチップ又は基板との接続部分におけるクラックが発生しない配線回路基板とその製造方法を提供するものである。
【００１５】
また、上記の配線回路基板を用いた多層配線基板とその製造方法を提供するものであり、更に、上下両面にバンプが形成された配線回路基板を用いることにより、その多層配線基板の製造工程数を削減することを目的とするものである。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明は、剥離性シートの上に、配線膜形成用金属層が形成され、さらにその配線膜形成用金属層の上にエッチングストッパー層を介してバンプ形成用金属層が形成された多層金属板に対して、前記バンプ形成用金属層を部分的にエッチングすることによりバンプを形成するバンプ形成ステップと、前記バンプをマスクとして前記エッチングストッパー層をエッチングすることにより前記エッチングストッパー層を除去するステップと、前記バンプが形成された面にレジストを塗布したうえで、所定のパターンを有する露光マスクに従って露光および現像を行うことにより前記レジストを除去し、前記レジストを除去した配線膜形成用金属層をエッチングすることにより配線膜を形成する配線膜形成用ステップと、前記バンプおよび前記配線膜の形成面に、前記バンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする配線回路基板の製造方法である。
【００１７】
請求項２に記載の発明は、請求項1に記載の配線回路基板の製造方法であって、前記絶縁層形成ステップにより絶縁層を形成した後に、一方の面に配線膜が形成された配線膜付剥離性シートを、該配線膜付剥離性シートの配線膜が前記バンプの頂部と接するように積層するステップを含むことを特徴とするものである。
【００１８】
請求項３に記載の発明は、バンプ形成用金属層の両面にレジストを塗布し、片面のレジストのみを露光および現像して所定のパターンを形成するステップと、前記パターンにめっき法によりエッチングストッパー層を成膜し、さらに、前記エッチングストッパー層の上にめっき法により配線膜を形成するステップと、前記バンプ形成用金属層の両面に塗布されたレジストを剥離するステップと、前記エッチングストッパー層および前記配線膜が形成された面に剥離性シートを形成するステップと、前記バンプ形成用金属層を部分的にエッチングすることによりバンプを形成するバンプ形成ステップと、前記バンプが形成された面に、前記バンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする配線回路基板の製造方法である。
【００１９】
請求項４に記載の発明は、請求項３に記載の配線回路基板の製造方法であって、前記絶縁層形成ステップにより絶縁層を形成した後に、一方の面に配線膜が形成された配線膜付剥離性シートを、該配線膜付剥離性シートの配線膜が前記バンプの頂部と接するように積層するステップを含むことを特徴とするものである。
【００２０】
請求項５に記載の発明は、請求項１乃至請求項４のいずれかに記載の配線回路基板の製造方法であって、前記バンプ形成用金属層および前記配線膜形成用金属層は銅からなり、前記絶縁層はセラミック材料からなることを特徴とするものである。
【００２１】
請求項６に記載の発明は、剥離性シートと、前記剥離性シート上に設けられた所定のパターンを有する複数の配線膜と、前記複数の配線膜のうち１つ以上の配線膜の上に、エッチングストッパー層を介して設けられたバンプと、前記バンプが設けられている面の上に、前記バンプの頂部のみが露出するように設けられた絶縁層と、を有し、前記エッチングストッパー層は、前記バンプと前記配線膜との間のみに設けられていることを特徴とする配線回路基板である。
【００２２】
請求項７に記載の発明は、剥離性シートと、前記剥離性シートの内部に設けられた所定のパターンを有する配線膜と、前記配線膜上に、表面が前記剥離性シートから露出するように設けられたエッチングストッパー層と、前記エッチングストッパー層の上に設けられたバンプと、前記バンプが設けられた面に前記バンプの頂部のみが露出するように設けられた絶縁層と、を有することを特徴とする配線回路基板である。
【００２３】
請求項８に記載の発明は、請求項６または請求項７のいずれかに記載の配線回路基板であって、前記バンプおよび前記配線膜は銅からなり、前記絶縁層はセラミック材料からなることを特徴とするものである。
【００２４】
請求項９に記載の発明は、絶縁層と、前記絶縁層の上下両面に所定のパターンをなして形成されている配線膜と、を有し、前記上下両面の配線膜が前記絶縁層内に形成されたスルーホールによって接続されているコア基板の上下両面に、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記コア基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００２５】
請求項１０に記載の発明は、絶縁層と、前記絶縁層の上下両面に所定のパターンをなして形成されている配線膜と、を有し、前記上下両面の配線膜が前記絶縁膜内に形成されたスルーホールによって接続されているコア基板の上下両面に、請求項６または請求項７のいずれかに記載のバンプが形成された配線回路基板を、前記バンプが前記コア基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００２６】
請求項１１に記載の発明は、請求項９に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００２７】
請求項１２に記載の発明は、請求項１０に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、請求項６または請求項７のいずれかに記載のバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００２８】
請求項１３に記載の発明は、請求項２または請求項４のいずれかに記載の配線回路基板の製造方法によって製造された、上下両面に配線膜が形成された配線回路基板の上下両面に、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００２９】
請求項１４に記載の発明は、請求項２または請求項４のいずれかに記載の配線回路基板の製造方法によって製造された、上下両面に配線膜が形成された配線回路基板の上下両面に、請求項６または請求項７のいずれかに記載のバンプが形成された第２の配線回路基板を、前記バンプが前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００３０】
請求項１５に記載の発明は、請求項１３に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００３１】
請求項１６に記載の発明は、請求項１４に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、請求項６または請求項７のいずれかに記載のバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法である。
【００３２】
請求項１７に記載の発明は、絶縁層の上下両面に配線膜形成用金属層が形成され、その配線膜形成用金属層の上下両面にエッチングストッパー層を介してバンプ形成用金属層が形成され、さらに上下配線膜間を電気的に接続するためのスルーホールが形成された多層金属板に対して、前記バンプ形成用金属層を部分的にエッチングすることにより、前記多層金属板の上下両面にバンプを形成するバンプ形成ステップと、前記バンプをマスクとして前記エッチングストッパー層をエッチングすることにより、前記多層金属板の上下両面に形成されたエッチングストッパー層を除去するステップと、前記バンプが形成された上下両面にレジストを塗布したうえで、所定のパターンを有する露光マスクに従って露光および現像を行うことにより前記レジストを除去し、前記レジストを除去した配線膜形成用金属層をエッチングすることにより、前記スルーホールによって電気的に接続するように前記絶縁層の上下両面に配線膜を形成する配線膜形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３３】
請求項１８に記載の発明は、絶縁層の上下両面に配線膜形成用金属層が形成され、その配線膜形成用金属層の上下両面にエッチングストッパー層を介してバンプ形成用金属層が形成され、さらに上下配線膜間を電気的に接続するためのスルーホールが形成された多層金属板に対して、前記バンプ形成用金属層を部分的にエッチングすることにより、前記多層金属板の上下両面にバンプを形成するバンプ形成ステップと、前記バンプをマスクとして前記エッチングストッパー層をエッチングすることにより、前記多層金属板の上下両面に形成されたエッチングストッパー層を除去するステップと、前記バンプが形成された上下両面にレジストを塗布したうえで、所定のパターンを有する露光マスクに従って露光および現像を行うことにより前記レジストを除去し、前記レジストを除去した配線膜形成用金属層をエッチングすることにより、前記スルーホールによって電気的に接続するように前記絶縁層の上下両面に配線膜を形成する配線膜形成ステップと、前記バンプおよび前記配線膜が形成されている面に、前記バンプの頂部のみが露出するよう絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３４】
請求項１９に記載の発明は、請求項１８に記載の多層配線基板の製造方法によって製造された、上下両面にバンプが形成された多層配線基板に対して、配線膜が形成されている銅箔を、前記配線膜が前記多層配線基板の上下両面に形成されている前記バンプと接するように、前記多層配線基板の上下両面に積層して多層金属板を形成するステップと、前記銅箔を部分的にエッチングすることにより、前記多層金属板の上下両面にバンプを形成するバンプ形成ステップと、前記多層金属板の上下両面に、前記多層金属板の上下両面に形成されたバンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３５】
請求項２０に記載の発明は、配線膜形成用金属層の上下両面にエッチングストッパー層を介してバンプ形成用金属層が形成された第１の多層金属板に対して、前記第１の多層金属板の一方の面の前記バンプ形成用金属層を部分的にエッチングすることにより、前記第１の多層金属板の一方の面にバンプを形成するバンプ形成ステップと、前記バンプをマスクとして、前記バンプが形成されている面のエッチングストッパー層をエッチングすることにより、前記エッチングストッパー層を除去するステップと、前記バンプが形成されている面に、バンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、前記絶縁層が形成されている面に、配線膜形成用金属層の上にエッチングストッパー層を介してバンプ形成用金属層が形成された第２の多層金属板を、該第２の多層金属板の配線膜形成用金属層が前記バンプと接するように積層して第３の多層金属板を形成するステップと、前記第３の多層金属板の上下両面のバンプ形成用金属層を部分的にエッチングすることにより、前記第３の多層金属板の上下両面にバンプを形成するバンプ形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３６】
請求項２１に記載の発明は、請求項２０に記載の多層配線基板の製造方法によって製造された、上下両面にバンプが形成されている多層配線基板に対して、前記バンプが形成された上下両面にレジストを塗布したうえで、所定のパターンを有する露光マスクに従って露光および現像を行うことにより前記レジストを除去し、前記レジストを除去した配線膜形成用金属層をエッチングすることにより、前記スルーホールによって電気的に接続するように前記絶縁層の上下両面に配線膜を形成する配線膜形成ステップと、前記多層配線基板の上下両面に、前記バンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３７】
請求項２２に記載の発明は、請求項２１に記載の多層配線基板の製造方法によって製造された、上下両面にバンプが形成されている多層配線基板に対して、配線膜が形成されている銅箔を、前記配線膜が前記多層配線基板の上下両面に形成されているバンプと接するように、前記多層配線基板の上下両面に積層するステップと、前記銅箔を部分的にエッチングすることにより、上下両面に別のバンプを形成するバンプ形成ステップと、前記別のバンプの頂部のみが露出するように、上下両面に絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３８】
請求項２３に記載の発明は、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造された、剥離性シートの上にバンプが形成された配線回路基板に対して、配線膜が形成されている銅箔を、前記配線膜が前記配線回路基板に形成されている前記バンプと接するように、前記配線回路基板に積層するステップと、前記銅箔を部分的にエッチングすることにより、別のバンプを形成するバンプ形成ステップと、前記別のバンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００３９】
請求項２４に記載の発明は、請求項６または請求項７のいずれかに記載の剥離性シートの上にバンプが形成された配線回路基板に対して、配線膜が形成されている銅箔を、前記配線膜が前記配線回路基板に形成されている前記バンプと接するように、前記配線回路基板に積層するステップと、前記銅箔を部分的にエッチングすることにより、別のバンプを形成するバンプ形成ステップと、前記別のバンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、を含むことを特徴とする多層配線基板の製造方法である。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図１２を参照しつつ説明する。
【００４１】
［第１の実施の形態］
まず、本発明の第１の実施形態における配線回路基板の製造工程について図１および図２を参照しつつ説明する。図１および図２は、第１の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。この第１の実施形態においては、エッチング法を採用して配線回路基板を製造する。
【００４２】
まず、図１（ａ）に示すように、剥離性シート１００が設けられた多層金属板１０１を用意する。この多層金属板１０１は、例えば厚さ１２μｍの銅箔からなる配線膜形成用金属層１０２上に積層された、例えば厚さ１μｍのＮｉからなるエッチングストッパー層１０３と、さらにその上に積層された、例えば厚さ８０μｍの銅箔からなるバンプ形成用金属層１０４とからなる。剥離性シート１００としては、粘着テープ等の基材として用いられている各種の薄層品が用いられ、例えば紙、金属箔や、ポリエチレンテレフタレート、ポリエチレン、ポリスチレン、ポリプロピレン、ナイロン、ウレタン、ポリ塩化ビニリデン又はポリ塩化ビニル等の合成樹脂フィルムが用いられる。また、これらの積層品であってもよい。そして、紫外線照射や加熱によりその粘着性が無くなり、剥離しやすいものを使用する。
【００４３】
次に、図１（ｂ）に示すように、バンプ形成用金属層１０４上にレジスト１０５を塗布する。そして、図１（ｃ）に示すように、レジスト１０５に対して露光、現像を行うことにより所定のパターンを有するレジスト１０６を形成する。このとき、円形パターンが形成された露光マスクを使用して露光が行われる。従って、現像後のレジスト１０６のパターンは円形パターンをなしている。
【００４４】
そして、図１（ｄ）に示すように、レジスト１０６をマスクとしてバンプ形成用金属層１０４を選択的にエッチングしてパターニングすることにより、層間膜導通手段のバンプ１０７を形成する。このエッチングはウエットエッチングにより行い、使用するエッチング液はＮｉからなるエッチングストッパー層１０３をエッチングし得ないが、バンプ形成用金属層１０４をエッチングできるエッチング液を使用する。ここで、パターニングには、前述したように円形パターンが形成された露光マスクが使用されるため、エッチングによって形成されるバンプ１０７の縦断面形状は略台形をなしている。また、この選択的エッチングにおいて、エッチングストッパー層１０３はバンプ形成用金属層１０４のエッチング時に配線膜形成用金属膜１０２がエッチングされるのを防止する。そして、エッチングマスクとして使用したレジスト１０６を剥離する。尚、図１（ｄ）はレジスト１０６を剥離した後の状態を示すものである。
【００４５】
そして、図１（ｅ）に示すように、バンプ１０７をマスクとして、エッチングストッパー層１０３をエッチングすることによりエッチングストッパー層１０８を形成する。このエッチングには、バンプ１０７を構成する金属（本実施形態においては銅である。）をエッチングしないが、エッチングストッパー層１０３を構成する金属（本実施形態においてはＮｉである。）をエッチングするエッチング液（Ｎｉ剥離液）を使用する。このエッチング工程により、エッチングストッパー層１０８は、バンプ１０７と配線膜形成用金属層１０２との間にのみ存在することになる。
【００４６】
次に、図１（ｆ）に示すように、バンプ１０７が形成されている面に対してポジ型のレジスト１０９を塗布する。ポジ型レジストとしては電着レジストや液レジストを用いる。そして、図１（ｇ）に示すように、レジスト１０９に対して露光、現像を行うことにより所定のパターンを有する、例えばレジスト１１０ａとレジスト１１０ｂを形成する。例えば図１（ｇ）に示すように、レジスト１１０ａは配線膜形成用金属層１０２の上に形成され、レジスト１１０ｂはバンプ１０７を覆うようにして形成される。そして、図１（ｈ）に示すように、ウエットエッチングにより配線膜形成用金属層１０２を選択的にエッチングしてパターニングすることにより、配線膜１１１を形成する。この配線膜１１１は、例えば配線膜１１１ａと配線膜１１１ｂで構成されている。例えば図１（ｈ）に示すように、レジスト１１０ａで保護されることにより形成された配線膜１１１ａはバンプと接することなく剥離性シート１００上に形成されることとなるが、レジスト１１０ｂで保護されることにより形成された配線膜１１１ｂは、バンプ１０７と剥離性シート１００との間に形成されることになる。
【００４７】
そして、図１（ｉ）に示すように、バンプ１０７が形成されている面に絶縁膜１１３を、離型クッションシートを介して熱プレス、熱ローラ又は超音波ローラ等で圧着することにより積層して配線回路基板１１４を作製する。このとき、絶縁膜１１３の表面からバンプ１０７の頂部のみが露出するように、バンプ１０７の高さよりも適宜薄いものを用いる。この絶縁膜１１３には例えば、樹脂やセラミック材料が使用される。セラミック材料を使用する場合には、予め絶縁膜１１３を構成するセラミック材料を粉砕し、そのセラミック材料と樹脂とを混合し、複数枚のグリーンシートを作製しておく。そして、その複数枚のグリーンシートを重ねて熱圧着により積層化を行う。
【００４８】
以上の方法を採用することにより、ウエットエッチングにより配線膜を形成する過程で、絶縁材がエッチング液に晒されてしまうこともなく、バンプと配線膜を形成することが可能となる。さらに、図１（ｆ）から図１（ｈ）に示されている工程を採用することにより、バンプと配線膜を同一基板上（本実施形態においては剥離性シート上）に形成することが可能となる。そのことにより、他の配線回路基板と圧着した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することができる。さらに、複数の配線回路基板と組み合わせて多層配線基板を製造する際の設計の自由度が増すという効果も奏する。
【００４９】
次に、この配線回路基板１１４を利用した他の配線回路基板の製造工程について図２を参照しつつ説明する。
【００５０】
まず、図２（ａ）に示すように、前述の図１（ａ）から図１（ｉ）に示された工程により作製された配線回路基板１１４と、配線膜付剥離性シート１１５とを用意する。この配線膜付剥離性シート１１５は、剥離性シート１１６上に配線膜１１７が形成されており、この配線膜１１７は例えば、配線膜１１７ａ及び１１７ｂによって構成されている。
【００５１】
そして、図２（ｂ）に示すように、配線回路基板１１４と配線膜付剥離性シート１１５とを、圧着する。このとき、配線回路基板１１４に形成されたバンプ１０７と、配線膜付剥離性シート１１５に形成された配線膜１１７が向き合うように、配線回路基板１１４と配線膜付剥離性シート１１５を配置する。さらに、例えば、配線回路基板１１４に形成された各バンプ１０７が配線膜付剥離性シート１１５に形成された配線膜１１７ａ及び１１７ｂと接触するように、配線回路基板１１４と配線膜付剥離性シート１１５を配置する。そして、バンプ１０７と配線膜１１７ａ及び１１７ｂとが接触するため、配線膜１１１ｂと配線膜１１７とが電気的につながることになる。従って、バンプ１０７が上下配線膜間を導通する層間膜導通手段として機能することとなる。そして、圧着した後に、２００℃〜３５０℃の温度で仮ベーキングを行い、バンプ１０７と配線膜１１７ａとを接合する。
【００５２】
そして、図２（ｃ）に示すように、剥離性シート１００及び１１６を除去することにより、配線回路基板１１８を形成する。尚、剥離性シート１１６の接着層に紫外線効果型又は熱硬化型樹脂を用いると、紫外線又は熱を加えることにより剥離が容易になる。
【００５３】
以上の方法を採用することにより、層間絶縁膜がエッチング液に晒されてしまうこともなく、上下の配線膜が層間膜導通手段のバンプによって接続された配線回路基板を製造することができる。また、剥離性シートの同一面上にバンプと配線膜を形成することにより、他の配線回路基板と圧着した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することが可能となる。
【００５４】
［第２の実施の形態］
次に、本発明の第２の実施形態における配線回路基板の製造工程について図３および図４を参照しつつ説明する。図３および図４は、第２の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。この第２の実施形態においては、めっき法を採用して配線回路基板を製造する。
【００５５】
まず、図３（ａ）に示すように、例えば厚さ８０μｍの銅箔からなるバンプ形成用金属層３００を用意する。そして、図３（ｂ）に示すように、バンプ形成用金属層３００の上下両面にレジストを塗布又はラミネート（圧着）する。そして、片面のレジストのみを露光、現像することにより配線膜を形成するためのパターンを有するレジスト３０２を形成する。例えば図３（ｂ）に示すように、レジスト３０１は全面露光され、現像されずにバンプ形成用金属層３００の全面に形成されているが、レジスト３０２は露光、現像されて、配線膜を形成するためのパターンをなしている。
【００５６】
次に、図３（ｃ）に示すように、レジスト３０２によって形成されたパターンに、めっき法によって例えば厚さ１μｍのＮｉからなるエッチングストッパー層３０３をバンプ形成用金属層３００に接着するように形成する。さらに、そのエッチングストッパー層３０３の上にめっき法により、例えば厚さ１２μｍの銅箔からなる配線膜３０４を形成する。
【００５７】
そして、図３（ｄ）に示すように、レジスト３０１及び３０２を除去する。その結果、バンプ形成用金属層３００の片面には、所定のパターンをなしているエッチングストッパー層３０３及び配線膜３０４が形成される。また、レジスト３０１が形成されることにより、バンプ形成用金属層３００の片面（レジスト３０１が塗布された面）には、エッチングストッパー層３０３としてのＮｉや、配線膜３０４としての銅がめっき法によって形成されることはない。
【００５８】
次に、図３（ｅ）に示すように、エッチングストッパー層３０３および配線膜３０４が形成されているバンプ形成用金属層３００の面に、剥離性シート３０５を接着する。
【００５９】
次に、図３（ｆ）のように、バンプ形成用金属層３００上にレジストを塗布又はラミネート（圧着）し、露光、現像することにより所定のパターンを有するレジスト３０６を形成する。このとき、前述した第１の実施形態において使用された露光マスクと同様に、円形パターンが形成された露光マスクを使用して露光が行われる。従って、現像後のレジスト３０６のパターンは円形パターンをなしている。
【００６０】
そして、図３（ｇ）に示すように、レジスト３０６をマスクとしてバンプ形成用金属層３００を選択的にエッチングしてパターニングすることにより、上下配線間接続用のバンプ３０７を形成する。そして、エッチングマスクとして使用したレジスト３０６を剥離する。尚、図３（ｇ）はレジスト３０６を剥離した後の状態を示すものである。
【００６１】
そして、図３（ｈ）に示すように、バンプ３０７が形成されている面に絶縁膜３０８を、離型クッションシートを介して熱プレス、熱ローラ又は超音波ローラ等で圧着することにより積層して配線回路基板３０９を作製する。このとき、絶縁膜３０８の表面からバンプ３０７の頂部のみが露出するように、バンプ３０７の高さよりも適宜薄いものを用いる。この絶縁膜３０８には前述した第１の実施形態と同様に、エポキシやポリイミド等の樹脂やセラミック材料が使用される。
【００６２】
以上の方法を採用することにより、配線膜を形成する過程で、従来技術のように絶縁膜がエッチング液に晒されてしまうこともなく、バンプと配線膜を形成することが可能となる。また、バンプと配線膜を同一基板上（本実施形態においては剥離シート上）に形成することが可能となる。そのことにより、他の配線回路基板と圧着した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することができる。さらに、複数の配線回路基板と組み合わせて多層配線基板を製造する際の設計の自由度が増すという効果も奏する。また、めっき法を採用したことにより、第１の実施形態のエッチング法を用いて形成するパターンよりも、更に微細なパターンを形成することが可能となる。
【００６３】
次に、この配線回路基板３０９を利用した他の配線回路基板の製造工程について図４を参照しつつ説明する。
【００６４】
まず、図４（ａ）に示すように、前述した図３（ａ）から図３（ｈ）に示された工程により作製された配線回路基板３０９と、配線膜付剥離性シート３１０とを用意する。この配線膜付剥離性シート３１０は、剥離性シート３１１上に配線膜３１２が形成されており、その配線膜３１２は例えば、配線膜３１２ａ及び３１２ｂによって構成されている。
【００６５】
そして、図４（ｂ）に示すように、配線回路基板３０９と配線膜付剥離性シート３１０とを、圧着する。このとき、配線回路基板３０９に形成されたバンプ３０７と、配線膜付剥離性シート３１０に形成された配線膜３１２が向き合うように、配線回路基板３０９と配線膜付剥離性シート３１０を配置する。さらに、例えば、配線回路基板３０９に形成された各バンプ３０７が配線膜付剥離性シート３１０に形成された配線膜３１２ａ及び３１２ｂと接触するように、バンプ付剥離性シート３０９と配線膜付剥離性シート３１０を配置する。そのように配置することにより、バンプ３０７と配線膜３１２ａ及び３１２ｂとが接触するため、配線膜３０４と配線膜３１２とが電気的につながることになる。従って、バンプ３０７が上下配線膜間を導通する層間膜導通手段として機能することとなる。そして、圧着した後に、２００℃〜３５０℃の温度で仮ベーキングすることにより、バンプ３０７と配線膜３１２ａとを接合する。
【００６６】
そして、図４（ｃ）に示すように、剥離性シート３０５及び３１１を除去することにより、配線回路基板３１３を形成する。尚、剥離性シート１１６の接着層に紫外線効果型又は熱硬化型樹脂を用いると、紫外線又は熱を加えることにより剥離が容易になる。
【００６７】
以上の方法を採用することにより、層間絶縁膜がエッチング液に晒されてしまうこともなく、上下の配線膜が層間膜導通手段のバンプによって接続された配線回路基板を製造することができる。また、剥離性シートの同一面上にバンプと配線膜を形成することにより、他の配線回路基板と圧着した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することが可能となる。さらに、めっき法を採用したことにより、第１の実施形態のエッチング法を用いて形成するパターンよりも、更に微細なパターンを形成することが可能となる。
【００６８】
［第３の実施の形態］
次に、本発明の第３の実施形態として、本発明の第１の実施形態において作製された配線回路基板を用いた多層配線基板の製造方法について図５を参照しつつ説明する。図５は、第３の実施形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【００６９】
まず図５（ａ）に示すように、コア基板５００を用意する。このコア基板５００は、樹脂又はセラミック材料からなる絶縁基板５０１と、銅等の金属からなる配線膜５０２と、上下導体間接続用スルーホール５０３とからなる。また、配線膜５０２は、例えば配線膜５０２ａ、５０２ｂ、５０２ｃから構成されている。例えば、絶縁基板５０１の片面には配線膜５０２ａが形成されており、もう一方の面には配線膜５０２ｂ及び５０２ｃが形成されている。そして、上下導体間接続用スルーホール５０３によって絶縁基板５０１の上下の面に設けられている配線膜５０２ａと配線膜５０２ｂとが接続される。上下導体間接続用スルーホール５０３は、例えばドリルで絶縁基板５０１に孔を形成した後、その孔の内壁に例えば銅などの金属層５０４をめっき法で形成した後、エポキシ樹脂等で孔埋めすることにより作製される。
【００７０】
そして、コア基板５００の上下両面に配線回路基板５１０および配線回路基板５２０を配置する。配線回路基板５２０は、前述した第１の実施形態における配線回路基板１１４に相当し、図１（ａ）から図１（ｉ）を参照して説明した方法により作製される。また、配線回路基板５１０は露光マスクのパターンを変えるのみで、配線回路基板５２０と同様の工程により作製される。従って、配線回路基板５１０および配線回路基板５２０は、配線回路基板１１４と同様の構成をなしている。
【００７１】
配線回路基板５１０は、剥離性シート５１１上に配線膜５１２が形成されており、その配線膜５１２は、配線膜５１２ａ、５１２ｂ、５１２ｃによって構成されている。さらに、配線膜５１２ａ上に形成されたエッチングストッパー層５１３を介してバンプ５１４が形成されている。そして、バンプ５１４の頂部が露出するように絶縁膜５１５が形成されている。
【００７２】
また、配線回路基板５２０は、剥離性シート５２１上に配線膜５２２が形成されており、その配線膜５２２は、配線膜５２２ａと配線膜５２２ｂによって構成されている。さらに、配線膜５２２ｂ上に形成されたエッチングストッパー層５２３を介してバンプ５２４が形成されている。そして、バンプ５２４の頂部が露出するように絶縁膜５２５が形成されている。
【００７３】
そして、図５（ｂ）に示すように、例えば、配線回路基板５１０のバンプ５１４がコア基板５００の片面に形成された配線膜５０２ｃと接するように配線回路基板５１０とコア基板５００とを圧着する。また、配線回路基板５２０のバンプ５２４がコア基板５００のもう一方の面に形成された配線膜５０２ａと接するように配線回路基板５２０とコア基板５００とを圧着する。
【００７４】
その後、２００℃〜３５０℃の温度で仮ベーキングを行い、図５（ｃ）に示すように、剥離性シート５１１及び５１２を除去し、多層配線基板５３０を作製する。
【００７５】
さらに、図５（ｄ）に示すように、多層配線基板５３０の上下両面に配線回路基板５４０及び５５０を配置する。この配線回路基板５４０及び５５０は、露光マスクのパターンを変えるのみで、前述した第１の実施形態における配線回路基板１１４と同様の工程によって作製される。従って、配線回路基板１１４と同様の構成をなしている。
【００７６】
配線回路基板５４０は、剥離性シート５４１上に配線膜５４２が形成されており、この配線膜５４２は配線膜５４２ａ、５４２ｂ、５４２ｃによって構成されている。さらに、配線膜５４２ａ上に形成されたエッチングストッパー層５４３ａを介してバンプ５４４ａが形成されている。さらに、配線膜５４２ｂ上に形成されたエッチングストッパー層５４３ｂを介してバンプ５４４ｂが形成されている。そして、バンプ５４４ａ及び５４４ｂの頂部が露出するように絶縁膜５４５が形成されている。
【００７７】
また、配線回路基板５５０は、剥離性シート５５１上に配線膜５５２が形成されており、この配線膜５５２は配線膜５５２ａと５５２ｂによって構成されている。さらに、配線膜５５２ａ上にエッチングストッパー層５５３ａと５５３ｂが形成されている。そして、エッチングストッパー層５５３ａを介してバンプ５５４ａが形成されており、エッチングストッパー層５５３ｂを介してバンプ５５４ｂが形成されている。そして、バンプ５４４ａ及び５４４ｂの頂部が露出するように絶縁膜５５５が形成されている。
【００７８】
そして、図５（ｅ）に示すように、例えば、配線回路基板５４０のバンプ５４４ａが多層配線基板５３０の片面に形成された配線膜５１２ｂと接し、さらに、配線回路基板５４０のバンプ５４４ｂが多層配線基板５３０の片面に形成された配線膜５１２ａと接するように配線回路基板５４０と多層配線基板５３０とを圧着する。また、配線回路基板５５０のバンプ５５４ａが多層配線基板５３０の片面に形成された配線膜５２２ａと接し、さらに、配線回路基板５５０のバンプ５５４ｂが多層配線基板５３０の片面に形成された配線膜５２２ｂと接するように配線回路基板５５０と多層配線基板５３０とを圧着する。そして、絶縁膜としてセラミック材料を使用した場合は、約８００℃の温度でベーキングを行い、絶縁膜を焼成する。そして、図５（ｅ）に示すように、剥離性シート５４１及び５５１を除去し、多層配線回路基板を作製する。
【００７９】
以上の方法を採用することにより、層間絶縁膜がエッチング液に晒されてしまうこともなく、上下の配線膜が層間膜導通手段のバンプによって接続された多層配線基板を製造することができる。また、剥離性シートの同一面上にバンプと配線膜を形成した配線回路基板を使用しているため、それらを圧着して多層配線基板を作製した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することができる。
【００８０】
尚、この第３の実施形態において使用される配線回路基板５１０、５２０、５４０、５５０は、第１の実施形態の製造方法によって作製されたものであるが、本発明はこれに限られない。それらに代わって、第２の実施形態の製造方法によって作製された配線回路基板３０９を使用して多層配線基板を作製することもできる。第２の実施形態の配線回路基板を使用した場合には、更に微細なパターンを形成することが可能となる。
【００８１】
また、この第３の実施形態においては、上下導体間接続用スルーホール５０３が形成されたコア基板５００を用いて多層配線回路基板を作製したが、コア基板５００の代わりに、配線回路基板を使用することもできる。例えば第１の実施形態及び第２の実施形態において作製された配線回路基板１１８又は３１３を使用して多層配線回路基板を作製することも可能である。そのような場合には、配線回路基板１１８又は３１３の上下両面に配線回路基板５１０及び５２０を配置、圧着して多層配線基板を形成し、さらに、その多層配線基板の上下両面に配線回路基板５４０及び５５０を配置、圧着して多層配線基板を形成する。このように、コア基板に代えて配線回路基板を使用することにより、改めてスルーホールを形成する工程やスルーホール内を銅などの金属でめっきする工程が必要でなくなるため、上記の効果に加えて更に工程数を削減することが可能となる。
【００８２】
［第４の実施の形態］
次に、本発明の第４の実施形態として、本発明の第１の実施形態および第２の実施形態において作製された配線回路基板を利用した多層配線基板の製造方法について図６を参照しつつ説明する。この図６は、第４の実施形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【００８３】
まず図６（ａ）に示すように、配線回路基板６００を用意する。この配線回路基板６００は、前述した第１の実施形態における配線回路基板１１８に相当する。この配線回路基板６００は、配線膜６０２が形成されており、例えば、絶縁膜６０１の一方の面には配線膜６０２ａ、６０２ｂ及び６０２ｃがそれらの表面が絶縁膜６０１から露出するように絶縁膜６０１の内部に形成されている。また、絶縁間６０１の他方の面には配線膜６０２ｄがその表面が絶縁膜６０１から露出するように絶縁膜６０１の内部に形成されている。そして、配線膜６０２ｄ上にはエッチングストッパー層６０３ａと６０３ｂが形成されており、さらに、それらを介してエッチングストッパー層６０３ａ上にはバンプ６０４ａが形成され、エッチングストッパー層６０３ｂ上にはバンプ６０４ｂが形成されている。エッチングストッパー層６０３ａ、６０３ｂとバンプ６０４ａ、６０４ｂは絶縁膜６０１の内部に形成されており、バンプ６０４ａの頂部は配線膜６０２ｂと接触し、バンプ６０４ｂは配線膜６０２ｃと接触している。
【００８４】
そして、配線回路基板６００の上下両面に別の配線回路基板６１０及び６２０を配置する。配線回路基板６２０は、前述した第２の実施形態における配線回路基板３０９に相当し、図３（ａ）から図３（ｈ）を参照して説明した方法により作製される。また、配線回路基板６１０は露光マスクのパターンを変えるのみで、配線回路基板３０９と同様の工程により作製される。従って、配線回路基板３０９と同様の構成をなしている。
【００８５】
配線回路基板６１０は、剥離性シート６１１の内部に配線膜６１２が形成されており、その配線膜６１２は配線膜６１２ａ、６１２ｂ、６１２ｃによって構成されている。さらに、配線膜６１２の上にはエッチングストッパー層６１３が形成されている。例えば、配線膜６１２ａ上にはエッチングストッパー層６１３ａが形成されており、そのエッチングストッパー層６１３ａを介してバンプ６１４が形成されている。また、配線膜６１２ｂ上にはエッチングストッパー層６１３ｂが形成されており、配線膜６１２ｃ上にはエッチングストッパー層６１２ｃが形成されている。そして、バンプ６１４の頂部が露出するように剥離性シート６１１上に絶縁膜６１５が形成されている。
【００８６】
また、配線回路基板６２０は、剥離性シート６２１の内部に配線膜６２２が形成されており、その配線膜６２２は配線膜６２２ａと６２２ｂによって構成されている。さらに、配線膜６２２の上にはエッチングストッパー層６２３が形成されている。具体的には、配線膜６２２ａ上にはエッチングストッパー層６２３ａが形成されており、そのエッチングストッパー層６２３ａを介してバンプ６２４ａとバンプ６２４ｂが形成されている。また、配線膜６２２ｂ上にはエッチングストッパー層６２３ｂが形成されている。そして、バンプ６２４ａと６２４ｂの頂部が露出するように剥離性シート６２１上に絶縁膜６２５が形成されている。
【００８７】
そして、図６（ｂ）に示すように、例えば、配線回路基板６１０のバンプ６１４が多層配線基板６００の一方の面に形成された配線膜６０２ｄと接するように配線回路基板６１０と多層配線基板６００とを圧着する。また、配線回路基板６２０のバンプ６２４ａが多層配線基板の一方の面に形成された配線膜６０２ａと接し、さらに、配線回路基板６２０のバンプ６２４ｂが多層配線基板６００の片面に形成された配線膜６０２ｂと接するように配線回路基板６２０と多層配線基板６００とを圧着する。その後、２００℃から３５０℃の温度で仮ベーキングを行い、図６（ｂ）に示すように、剥離性シート６１１及び６２１を除去し、多層配線基板６３０を作製する。
【００８８】
さらに、図６（ｃ）に示すように、多層配線基板６３０の上下両面に配線回路基板６４０及び６５０を配置する。配線回路基板６４０及び６５０は、前述した第１の実施形態における配線回路基板１１４に相当し、露光マスクのパターンを変えるのみで配線回路基板１１４と同様の工程により作製される。
【００８９】
配線回路基板６４０は、剥離性シート６４１上に配線膜形成用金属層６４２が形成され、その上にはエッチングストッパー層６４３ａ及び６４３ｂが形成されている。さらにそのエッチングストッパー層６４３ａの上にはバンプ６４４ａが形成され、エッチングストッパー層６４３ｂの上にはバンプ６４４ｂが形成されている。そして、バンプ６４４ａと６４４ｂの頂部が露出するように絶縁膜６４５が形成されている。
【００９０】
配線回路基板６５０についても配線回路基板６４０と同様に、例えば、剥離性シート６５１上に配線膜形成用金属層６５２が形成され、その上にはエッチングストッパー層６５３ａと６５３ｂが形成されている。さらにそのエッチングストッパー層６５３ａの上にはバンプ６５４ａが形成され、エッチングストッパー層６５３ｂの上にはとバンプ６５４ｂが形成されている。そして、バンプ６５４ａと６５４ｂの頂部が露出するように絶縁膜６５５が形成されている。
【００９１】
そして、図６（ｄ）に示すように、配線回路基板６４０のバンプ６４４ａが多層配線基板６３０の一方の面に形成された配線膜６１２ａと接し、バンプ６４４ｂが配線膜６１２ｂと接するように配線回路基板６４０と多層配線基板６３０とを圧着する。また、配線回路基板６５０のバンプ６５４ａが多層配線基板６３０の一方の面に形成された配線膜６２２ｂと接し、バンプ６５４ｂが配線膜６２２ａと接するように配線回路基板６５０と多層配線基板６３０とを圧着する。そして、絶縁膜としてセラミック材料を使用した場合は、約８００℃の温度でベーキングを行い、絶縁膜を焼成する。そして、図６（ｄ）に示すように、剥離性シート６４１及び６５１を除去し、配線膜６４２及び６４２を形成することで、多層配線回路基板６６０を作製する。
【００９２】
以上の方法を採用することにより、層間絶縁膜がエッチング液に晒されてしまうことなく、上下の配線間が層間膜導通手段のバンプによって接続された配線回路基板を製造することができる。また、剥離性シートの同一面上にバンプと配線膜を形成した配線回路基板を使用しているため、それらを圧着して多層配線基板を作製した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することができる。また、水平方向の配線膜と垂直方向のバンプを同時に備えた配線回路基板を用いて多層配線基板を製造することにより、改めてスルーホールを形成する工程が不要となり、工程数を削減することが可能となる。さらに、めっき法によって作製した配線回路基板を使用することにより、微細なパターンが形成された多層配線基板を作製することが可能となる。
【００９３】
尚、本実施形態において使用される配線回路基板６００は、第１の実施形態における製造方法（エッチング法）によって作製された配線回路基板１１８を使用したが、本発明はこれに限られない。例えば、第２の実施形態における方法（めっき法）によって作製された配線回路基板３１３を使用して多層配線基板を作製することもできる。その結果、更に微細なパターンが形成された多層配線基板を作製することが可能となる。
【００９４】
また、本実施形態において使用される配線回路基板６１０及び６２０は、第２の実施形態における製造方法（めっき法）によって作製された配線回路基板３０９を使用したが、本発明はこれに限られない。例えば、第１の実施形態における製造方法（エッチング法）によって作製された配線回路基板１１４を使用して多層配線基板を作製してよい。
【００９５】
また、本実施形態において使用される配線回路基板６４０と６５０は、第１の実施形態における製造方法（エッチング法）によって作製した配線回路基板を使用したが、本発明にそれに限られない。例えば、第２の実施形態における製造方法（めっき法）によって作製された配線回路基板を使用して多層配線基板を作製してもよい。その結果、更に微細なパターンが形成された多層配線基板を作製することができる。
【００９６】
以上において、絶縁層をエッチング液に晒されない目的で剥離性シートを用いた配線回路基板及び多層配線基板の製造方法を示した。これ以降は、エッチング液に晒されることが可能な絶縁材を用いた配線回路基板及びそれらを組み合わせた多層配線基板の製造方法を示す。
【００９７】
［第５の実施の形態］
次に、本発明の第５の実施形態として、本発明の第２の実施形態において作製された配線回路基板を利用した多層配線基板の製造方法について図７を参照しつつ説明する。この図７は、第５の実施形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
【００９８】
まず図７（ａ）に示すように、配線回路基板７１０及び７２０を用意する。配線回路基板７１０は、前述した第２の実施形態において作製された配線回路基板３０９に相当する。従って、配線回路基板３０９と同様の構成をなしている。
【００９９】
この配線回路基板７１０は、剥離性シート７１１の内部に配線膜７１２が形成されており、その配線膜７１２は配線膜７１２ａと７１２ｂによって構成されている。さらに、配線膜７１２の上にはエッチングストッパー層７１３が形成されている。具体的には、配線膜７１２ａ上にはエッチングストッパー層７１３ａが形成されており、そのエッチングストッパー層７１３ａを介して銅からなるバンプ７１４ａと７１４ｂが形成されている。また、配線膜７１２ｂ上にはエッチングストッパー層７１３ｂが形成されている。そして、バンプ７１４ａと７１４ｂの頂部が露出するように剥離性シート７１１上に絶縁膜７１５が形成されている。
【０１００】
また、配線回路基板７２０は例えばめっき法を用いて作製する。この配線回路基板７２０の作製方法の１例について図８を参照しつつ説明する。
【０１０１】
まず図８（ａ）に示すように、例えば厚さ８０μｍの銅箔からなる金属層７２１を用意する。そして、その金属膜７２１の上下両面にレジストを塗布し、図８（ｂ）に示すように、片面のみを露光、現像して、エッチングストッパー層及び配線膜を形成するためのパターンを有するレジストを形成する。例えば図８（ｂ）に示すように、レジスト７２２は露光、現像されずに金属層７２１の全面に形成されているが、レジスト７２３は露光、現像されて、エッチングストッパー層及び配線層を形成するためのパターンをなしている。
【０１０２】
次に、図８（ｃ）に示すように、レジスト７２３によって形成されたパターンに、金属層７２１に接着するようにめっき法によって例えば厚さ１μｍのＮｉからなるエッチングストッパー層７２４を形成する。このエッチングストッパー層７２４はエッチングストッパー層７２４ａ、７２４ｂ、７２４ｃによって構成されている。さらに、エッチングストッパー層７２４の上にはめっき法により例えば厚さ１２μｍの銅からなる配線膜７２５が形成されており、その配線膜７２５は配線膜７２５ａ、７２５ｂ、７２５ｃによって構成されている。具体的には、エッチングストッパー層７２４ａ上に配線膜７２５ａが形成され、同様にエッチングストッパー層７２４ｂ上に配線膜７２５ｂが形成され、エッチングストッパー層７２４ｃ上に配線膜７２５ｃが形成されている。
【０１０３】
そして、図８（ｄ）に示すように、レジスト７２２と７２３を除去する。その結果、金属膜７２１の片面に所定のパターンを有するエッチングストッパー層７２４ａ、７２４ｂ、７２４ｃが形成され、さらに、それぞれのエッチングストッパー層を介して配線膜７２５ａ、７２５ｂ、７２５ｃが形成された配線回路基板７２０が作製される。また、レジスト７２２が形成されることにより、金属膜７２１の片面（レジスト７２２が塗布された面）には、エッチングストッパー層としてのＮｉや、配線膜としての銅がめっき法によって形成されることはない。このようにして作製された配線回路基板７２０を使用して多層配線回路基板を作製する。
【０１０４】
再び図７の説明に戻る。図７（ｂ）に示すように、配線回路基板７１０のバンプ７１４ａが、配線回路基板７２０の配線膜７２５ａと接し、バンプ７１４ｂが配線膜７２５ｂと接するように配線回路基板７１０と配線回路基板７２０を圧着する。その後、２００℃から３５０℃の温度で仮ベーキングを行う。
【０１０５】
次に、金属層７２１の上にレジストを塗布し、円形パターンが形成された露光マスクを使用して露光、現像し、その後ウエットエッチングにより金属層７２１をエッチングしてパターニングすることによりバンプ７４１を形成する。このバンプ７４１は例えば、図７（ｃ）に示すようにバンプ７４１ａと７４１ｂによって構成されている。このバンプ７４１ａは、エッチングストッパー層７２４ａを介して配線膜７２５ａ上に形成されており、バンプ７４１ｂは、エッチングストッパー層７２４ｃを介して配線膜７２５ｃ上に形成されている。また、そのような位置に形成されるようにパターニングに使用する露光マスクのパターンを作製する。
【０１０６】
そして、図７（ｄ）に示すように、バンプ７４１ａと７４１ｂが形成されている面に絶縁膜７５１を積層し、配線回路基板７５０を作製する。このとき、絶縁膜７５１の表面からバンプ７４１ａと７４１ｂの頂部のみが露出するように絶縁膜７５１を積層する。
【０１０７】
この配線回路基板７５０を用いて多層配線回路基板を作製する。その工程について引き続き図７を参照しつつ説明する。
【０１０８】
図７（ｅ）に示すように、配線回路基板７５０と７６０を用意し、配線回路基板７６０の上下両面に配線回路基板７５０を配置する。配線回路基板７５０は、図７（ａ）から図７（ｄ）を参照して説明した方法によって作製されたものである。また、配線回路基板７６０は、第１の実施形態における配線回路基板１１８に相当する。この配線回路基板７６０は、配線膜７６２が形成されている。具体的には、絶縁膜７６１の一方の面には配線膜７６２ａ及び７６２ｂが、それらの表面が絶縁膜７６１から露出するように絶縁膜７６１の内部に形成されている。また、絶縁膜７６１の他方の面には配線膜７６２ｃ及び７６２ｄが、それらの表面が絶縁膜７６１から露出するように絶縁膜７６１の内部に形成されている。そして、配線膜７６２ｄ上にはエッチングストッパー層７６３ａと７６３ｂが形成されており、さらに、それらを介してエッチングストッパー層７６３ａ上にはバンプ７６４ａが形成され、エッチングストッパー層７６３ｂ上にはバンプ７６４ｂが形成されている。エッチングストッパー層７６３ａ、７６３ｂとバンプ７６４ａ、７６４ｂは絶縁膜７６１の内部に形成されており、バンプ７６４ａと７６４ｂの頂部は配線膜７６２ｂに接触している。
【０１０９】
そして、図７（ｆ）に示すように、一方の配線回路基板７５０に形成されているバンプ７４１ａが配線回路基板７６０の一方の面に形成されている配線膜７６２ａと接し、バンプ７４１ｂが配線膜７６２ｂと接するように配線回路基板７５０と７６０とを圧着する。それと同様に、他方の配線回路基板７５０に形成されているバンプ７４１ａが配線膜７６２ｄと接し、バンプ７４１ｂが配線膜７６２ｃと接するように配線回路基板７５０と７６０とを圧着する。その後、２００℃から３５０℃の温度で仮ベーキングを行い、図７（ｆ）に示すように、上下両面に形成されている剥離性シート７１１を除去し、多層配線基板を作製する。
【０１１０】
尚、本実施形態において使用される配線回路基板７１０は、第２の実施形態における製造方法（めっき法）によって作製された配線回路基板３０９を使用したが、本発明はこれに限られない。例えば、第１の実施形態における方法（エッチング法）によって作製された配線回路基板１１４を使用して多層配線基板を作製することもできる。
【０１１１】
また、本実施形態において使用される配線回路基板７６０は、第１の実施形態における製造方法（エッチング法）によって作製された配線回路基板１１８を使用したが、本発明はこれに限られない。例えば、第２の実施形態における方法（めっき法）によって作製された配線回路基板３１３を使用しても同様の工程で多層配線基板を作製することができる。その場合、更に微細なパターンが形成された多層配線基板を作製することが可能となる。
【０１１２】
また、本実施形態においては、バンプが形成された配線回路基板７６０を用いて多層配線基板を作製したが、その代わりに図７（ｇ）に示すようなコア基板７７０を用いて多層配線基板を作製することも可能である。このコア基板７７０は、第３の実施形態において説明したコア基板５００と同様に、樹脂またはセラミック材料からなる絶縁基板７７１と、銅等の金属からなる配線膜７７２、上下導体間接続用スルーホール７７３とからなる。また、配線膜７７２は配線膜７７２ａ、７７２ｂ、７７２ｃ、７７２ｄによって構成されている。そして、絶縁基板７７１の一方の面には配線膜７７２ａと７７２ｂが形成されており、他方の面には配線膜７７２ｃと７７２ｄが形成されている。そして、上下導体間接続用スルーホール７７３によって絶縁基板７７１の上下の面に設けられている配線膜７７２が接続される。上下導体間接続用スルーホール７７３は、例えばドリルで絶縁基板７７１に孔を形成した後、その孔の内壁に例えば銅などの金属層７７４をめっき法で形成することにより作製される。
【０１１３】
そして、コア基板７７０の上下両面に配線回路基板７５０を配置する。一方の配線回路基板７５０に形成されているバンプ７４１ａが、コア基板７７０の一方の面に形成されている配線膜７７２ａと接し、バンプ７４１ｂが配線膜７７２ｂと接するように配線回路基板７５０とコア基板７７０とを圧着する。それと同様に、他方の配線回路基板７５０に形成されているバンプ７４１ａがコア基板７７０の他方の面に形成されている配線膜７７２ｄと接し、バンプ７４１ｂが配線膜７７２ｃと接するように配線回路基板７５０とコア基板７７０とを圧着する。その後、先に図７（ｇ）および図７（ｈ）を参照しつつ説明したように、２００℃から３５０℃の温度で仮ベーキングを行い、上下両面に形成されている剥離性シート７１１を除去することにより多層配線基板を作製する。
【０１１４】
［第６の実施の形態］
次に、本発明の第６の実施形態として、図９を参照しつつ説明する。この図９は、第６の実施形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【０１１５】
まず、図９（ａ）に示すように、多層金属板９００を用意する。この多層金属板９００は、ポリイミドやエポキシ材料からなる絶縁膜９０１の上下両面に積層された例えば厚さ１８μｍの銅箔からなる配線膜形成用金属層９０２と、その配線膜形成用金属層９０２の上下両面に積層された例えば厚さ１μｍのＮｉからなるエッチングストッパー層９０３と、さらにそのエッチングストッパー層９０３の上下両面に積層された例えば厚さ１００μｍの銅箔からなるバンプ形成用金属層９０４とからなる。
【０１１６】
そして、図９（ｂ）に示すように多層金属板９００に上下導体間接続用スルーホール９０５を形成する。この上下導体間接続用スルーホール９０５は、例えばドリルで多層金属板９００に孔を形成した後、その孔の内壁に銅等の金属層９０６をめっき法で成膜することにより形成される。そして、例えばアルカリ溶解型のレジストを用いて孔を埋める。このレジストは、後の工程でバンプを形成するためのウエットエッチングを行う際に、上下導体間接続用スルーホール９０５の内壁に成膜されている金属層９０６がエッチングされるのを防止する。
【０１１７】
そして、多層金属板９００の上下面（バンプ形成用金属層９０４の面）にレジストを塗布し、円形パターンが形成された露光マスクを使用して露光、現像を行うことにより、図９（ｃ）に示すように、円形パターンのレジスト９０７を形成する。そして、ウエットエッチングをしてパターニングすることにより、図９（ｄ）に示すように、バンプ９０８を形成する。このバンプはバンプ９０８ａ、９０８ｂ、９０８ｃによって構成されている。このとき、多層金属板９００の上下両面を同時にエッチングしてバンプを形成する。このように上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となり、従来技術では得られなかった効果を奏する。
【０１１８】
また、上下導体間接続用スルーホール９０５内にレジストが埋められているため、ウエットエッチングする際にエッチング液が上下導体間接続用スルーホール９０５内に入りこんで、金属層９０６がエッチングされることがなくなる。そして、エッチングによりバンプ９０８ａ、９０８ｂ、９０８ｃを形成した後は、水酸化ナトリウムなどが含まれている溶液を用いて上下導体間接続用スルーホール９０５内に埋め込んだレジストをバンプ形用レジスト９０７と共に除去する。そして、エッチングストッパー層９０３をエッチングで除去する。
【０１１９】
次に、図９（ｅ）に示すように、上下両面に対してポジ型のレジスト９０９を塗布する。ポジ型レジストとしては、電着レジストや液レジストを用いる。そして、図９（ｆ）に示すように、レジスト９０９に対して露光、現像を行うことにより所定のパターンを有するレジストを形成する。例えば、図９（ｆ）に示すように、レジスト９１０ａはバンプ９０８ａを覆うようして形成され、レジスト９１０ｂはバンプ９０８ｂを覆うようにして形成され、レジスト９１０ｃはバンプ９０８ｃを覆うようにして形成される。また、レジスト９１０ｄは一部の配線膜形成用金属層９０２の上に形成される。さらに、レジスト９１０ｅは導通孔壁及びその周辺の配線膜形成用金属層９０２の上に形成される。
【０１２０】
そして、図９（ｇ）に示すように、ウエットエッチングにより配線膜形成用金属層９０３を選択的にエッチングしてパターニングすることにより、配線膜９１１を形成する。この配線膜９１１は配線膜９１１ａ、９１１ｂ、９９１ｃ、９１１ｄによって構成されている。例えば、図９（ｇ）に示すように、レジスト９１０ａ、９１１ｂ、９１１ｃで保護されることにより形成された配線膜９１１ａ、９１１ｂ、９１１ｃは、それぞれバンプ９０８ａ、９０８ｂ、９０８ｃと絶縁膜９０１との間に形成される。一方、レジスト９１１ｄで保護されることにより形成された配線膜９１１ｄは、バンプと接することなく絶縁膜９０１上に形成される。
【０１２１】
そして、図９（ｈ）に示すように、上下両面に絶縁膜９１２を積層して多層配線基板９２０を作製する。このとき、絶縁膜９１２の表面からバンプ９０８ａ、９８０ｂ、９０８ｃの頂部のみが露出するように絶縁膜９１２を積層する。この絶縁膜９１２には例えば、ポリイミドやエポキシ材料が使用される。
【０１２２】
以上の方法を採用することにより、上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減しながら、両面バンプ付の多層配線基板９２０を形成することが可能となる。また、同一面上に水平方向の配線膜と垂直方向のバンプを形成することにより、改めてスルーホールを形成する必要がなるなり、工程数を削減することが可能となる。
【０１２３】
次に、この多層配線基板９２０の上下両面に配線回路基板を積層して作製する多層配線基板およびその製造方法について図１０を参照しつつ説明する。
【０１２４】
まず図１０（ａ）に示すように、２つの配線回路基板７２０と多層配線基板９２０を用意する。配線回路基板７２０は、先に図８を参照しつつ説明した方法（めっき法）によって作製されるものである。多層配線基板９２０は、図９を参照しつつ説明した方法によって作製されるものである。
【０１２５】
そして、多層配線基板９２０の上下両面に配線回路基板７２０を配置し、図１０（ｂ）に示すように、例えば、一方の配線回路基板７２０上に形成されている配線膜７２５ａが多層配線基板９２０の一方の面に形成されているバンプ９０８ａと接するように、配線回路基板７２０と多層配線基板９２０を圧着する。それと同様に、他方の配線回路基板７２０上に形成されている配線膜７２５ａが多層配線基板９２０の他方の面に形成されているバンプ９０８ｃと接し、配線膜７２５ｃがバンプ９０８ｂに接するように、配線回路基板７２０と多層配線基板９２０を圧着する。その後、２００℃から３５０℃の温度で仮ベーキングを行う。
【０１２６】
さらに、上下両面に形成されている配線回路基板７２０の金属層７２１をエッチングしてパターニングすることにより、上下両面にバンプ１００１を形成する。このバンプ１００１は、例えばバンプ１００１ａ、１００１ｂ、１００１ｃ、１００１ｄによって構成されている。例えば、図１０（ｃ）に示すように、一方の面には、エッチングストッパー層７２４ａを介して配線膜７２５ａ上にバンプ１００１ａを形成し、エッチングストッパー層７２４ｃを介して配線膜７２５ｃ上にバンプ１００１ｃを形成する。また、他方の面には、エッチングストッパー層７２４ｂを介して配線膜７２５ｂ上にバンプ１００１ｄを形成し、エッチングストッパー層７２４ｃを介して配線膜７２５ｃ上にバンプ１００１ｃを形成する。このように、上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。
【０１２７】
次に、図１０（ｄ）に示すように、上下両面に絶縁膜１００２を積層し、多層配線基板を作製する。このとき、絶縁膜１００２の表面から各バンプ１００１ａ、１００１ｂ、１００１ｃ、１００１ｄの頂部のみが露出するように絶縁膜１００２を積層する。この絶縁膜１００２には例えば、ポリイミドやエポキシ材料が使用される。
【０１２８】
次に、図１０（ｅ）に示すように、上下両面に例えば厚さ１８μｍの銅箔からなる配線膜形成用金属層１００３を形成する。そして、配線膜形成用金属層１００３をエッチングしてパターニングすることにより、配線膜１１０４を形成する。この配線膜１００４は、例えば図１０（ｆ）に示すように、配線膜１００４ａ、１００４ｂ、１００４ｃ、１００４ｄによって構成されている。このパターニング工程において、例えば、一方の面においては配線膜１００４ａがバンプ１００１ａに接し、配線膜１００４ｂがバンプ１００１ｂに接するように配線膜１００４のパターンを形成する。また、他方の面では配線膜１００４ｃがバンプ１００１ｃとバンプ１００１ｄに接するように配線膜のパターンを形成する。
【０１２９】
以上の方法のように上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。
【０１３０】
［第７の実施の形態］
次に、本発明の多層配線基板の製造方法の第７の実施形態について、図１１を参照しつつ説明する。この図１１は、第７の実施形態の多層配線基板の製造方法を工程順に示す基板の断面図である。
【０１３１】
まず、図１１（ａ）に示すように、多層金属板１１００を用意する。この多層金属板１１００は、例えば厚さ１２μｍの銅箔からなる配線膜形成用金属層１１０１の上下両面に積層された、例えば厚さ１μｍのＮｉからなるエッチングストッパー層１１０２と、さらにそのエッチングストッパー層１１０２の上下両面に積層された、例えば厚さ８０μｍの銅箔からなるバンプ形成用金属層１１０３とからなる。従って、本実施形態における多層金属板１１００は５層構造をなしている。
【０１３２】
そして、多層金属板１０００の片面のバンプ形成用金属層１１０３上にレジストを塗布し、円形パターンが形成された露光マスクを使用して露光、現像することにより、図示しない円形パターンのレジストを形成する。そして、その円形パターンのレジストをマスクとしてウエットエッチングしてパターニングすることによりバンプ１１０４を形成する。このバンプ１１０４は例えば図１１（ｂ）に示すように、バンプ１１０４ａと１１０４ｂによって構成されている。その後、バンプ１１０４をマスクとしてエッチングストッパー層１１０２をエッチングする。
【０１３３】
次に、バンプ１１０４が形成されている面に絶縁膜１１０５を積層し、配線回路基板１１１０を作製する。このとき、絶縁膜１１０５の表面からバンプ１１０４ａと１１０４ｂの頂部のみが露出するように絶縁膜１１０５を積層する。この絶縁膜１１０５には例えば、エポキシやポリイミド材料が使用される。
【０１３４】
次に、図１１（ｄ）に示すように、上記のようにして作製した配線回路基板１１１０と多層金属板１１２０を用意する。この多層金属板１１２０は、例えば厚さ８０μｍの銅箔からなるバンプ形成用金属層１１２３上に積層された、例えば厚さ１μｍのＮｉからなるエッチングストッパー層１１２２と、さらにそのエッチングストッパー層１１２２の上に積層された、例えば厚さ１２μｍの銅箔からなる配線膜形成用金属層１１２１とからなる。従って、本実施形態における多層金属板１１２０は３層構造をなしている。そして、配線回路基板１１１０と多層金属板１１２０とを圧着する。
【０１３５】
そして、配線回路基板１１１０と多層金属板１１２０とを圧着した基板の上下両面に図示しないレジストを塗布する。つまり、配線回路基板１１１０のバンプ形成用金属層１１０３の上と、多層金属板１１２０のバンプ形成用金属層１１２３の上にレジストを塗布する。そして、円形パターンが形成された露光マスクを使用して露光、現像を行うことにより、図示しない円形パターンのレジストを形成する。そして、ウエットエッチングをしてパターニングすることによりバンプ１１３１を形成する。このバンプ１１３１は、例えば図１１（ｅ）に示すように、バンプ１１３１ａ、１１３１ｂ、１１３１ｃによって構成されている。バンプ１１３１ａはエッチングストッパー層１１２２および配線膜形成用金属層１１２１を介して、バンプ１１３１ａの底部がバンプ１１０４ａの頂部と接続するように形成される。また、バンプ１１３１ｃはエッチングストッパー層１１２２および配線膜形成用金属層１１２１を介して、バンプ１１３１ｃの底部がバンプ１１０４ａの底部と接続するように形成される。また、上下両面を同時にエッチングしてバンプを形成する。このように上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。また、バンプを形成した後に、エッチングストッパー層１１０２およびエッチングストッパー層１１２２をエッチングする。
【０１３６】
次に、図１１（ｆ）に示すように、上下両面にレジスト１１３２を塗布する。そして、図１１（ｇ）に示すように、レジスト１１３２に対して露光、現像を行うことにより所定のパターンを有するレジストを形成する。例えば図１１（ｇ）に示すように、レジスト１１３３ａはバンプ１１３１ａを覆うようにして形成され、レジスト１１３３ｃはバンプ１１３１ｂを覆うようにして形成され、レジスト１１３３ｅはバンプ１１３１ｃを覆うようにして形成される。また、レジスト１１３３ｄはバンプ１１０４ｂが形成されている位置に対応した位置に形成される。
【０１３７】
そして、図１１（ｈ）に示すように、ウエットエッチングにより配線膜形成用金属層１１０１および配線膜形成用金属層１１２１を選択的にエッチングしてパターニングすることにより、配線膜１１３４を形成する。この配線膜１１３４は例えば、配線膜１１３４ａ、１１３４ｂ、１１３４ｃ、１１３４ｄによって構成されている。そして、図１１（ｉ）に示すように、配線膜１１３４ａはバンプ１１３１ａとバンプ１１０４ａ並びにバンプ１１０４ｂとの間に形成されることになる。配線膜１１３４ｃはバンプ１１３１ｂと絶縁膜１１０５との間に形成され、配線膜１１３４ｅはバンプ１１３１ｃと１１０４ａとの間に形成される。また、配線膜１１３４ｄはバンプ１１０４ｂが形成されている位置に対応する位置に形成されることになる。
【０１３８】
そして、図１１（ｉ）に示すように、上下両面に絶縁膜１１３５を積層する。このとき、絶縁膜１１３５の表面からバンプ１１３１の頂部のみが露出するように絶縁膜１１３５を積層する。この絶縁膜１１３５には例えば、樹脂やセラミック材料が使用される。
【０１３９】
以上の方法のように上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。また、同一面上の水平方向の配線膜と垂直方向のバンプを同時に形成することが可能となるため、改めてスルーホールを形成する工程が不要となり、工程数を削減することが可能となる。
【０１４０】
次に、この多層配線基板１１４０の上下両面に配線回路基板を積層して作製する多層配線基板およびその製造方法について図１２を参照しつつ説明する。
【０１４１】
まず、図１２（ａ）に示すように、２つの配線回路基板７２０と多層配線基板１１４０を用意する。配線回路基板７２０は、先に図８を参照しつつ説明した方法（めっき法）によって作製されるものである。多層配線基板１１４０は、図１１を参照しつつ説明した方法によって作製されるものである。
【０１４２】
そして、多層配線基板１１４０の上下両面に配線回路基板７２０を配置し、図１２（ｂ）に示すように、一方の配線回路基板７２０上に形成されている配線膜７２５ａが多層配線基板１１４０の一方の面に形成されているバンプ１１３１ａと接するように、配線回路基板７２０と多層配線基板１１４０を圧着する。さらに、他方の配線回路基板７２０に形成されている配線膜７２５ａが多層配線基板１１４０の他方の面に形成されているバンプ１１３１ｃと接し、さらに、配線膜７２５ｃがバンプ１１３１ｂに接するように配線回路基板７２０と多層配線基板１１４０を圧着する。その後、２００℃から３５０℃の温度で仮ベーキングを行う。
【０１４３】
そして、上下両面のバンプ形成用金属層７２１上にレジストを塗布し、円形パターンが形成された露光マスクを使用して露光、現像することにより、図示しない円形パターンのレジストを形成する。そして、その円形パターンのレジストをマスクとしてウエットエッチングしてパターニングすることにより、上下両面にバンプ１２０１を形成する。このバンプ１２０１は、バンプ１２０１ａ、１２０１ｂ、１２０１ｃ、１２０１ｄによって構成されている。図１２（ｃ）に示すように、バンプ１２０１ａは配線膜７２５ａと接するように形成され、バンプ１２０１ｂは配線膜７２５ｃと接するように形成される。さらに、バンプ１２０１ｃは配線膜７２５ｃと接するように形成され、バンプ１２０１ｄは配線膜７２５ｂと接するように形成される。また、そのような位置に形成されるように、露光マスクのパターンを形成しておく。このように、上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。
【０１４４】
次に、図１２（ｄ）に示すように、上下両面に絶縁膜１２０２を積層し、多層配線基板を作製する。このとき、絶縁膜１２０２の表面から各バンプ１２０１ａ、１２０１ｂ、１２０１ｃ、１２０１ｄの頂部のみが露出するように絶縁膜１２０２を積層する。この絶縁膜１２０２には例えば、樹脂やセラミック材料が使用される。
【０１４５】
次に、図１２（ｅ）に示すように、上下両面に例えば厚さ１８μｍの銅箔からなる配線膜形成用金属層１２０３を形成する。そして、配線膜形成用金属層１２０３をエッチングしてパターニングすることにより、配線膜１２０４を形成する。この配線膜１２０４は、例えば配線膜１２０４ａ、１２０４ｂ、１２０４ｃ、１２０４ｄによって構成されている。このパターニング工程によって、図１２（ｆ）に示すように、配線膜１２０４ａはバンプ１２０１ａと接するように形成され、配線膜１２０４ｂはバンプ１２０１ｂと接するように形成される。また、配線膜１２０４ｃはバンプ１２０１ｃおよびバンプ１２０１ｄと接するように形成される。また、このような位置に配線膜が形成されるように、露光マスクのパターンを形成しておく。
【０１４６】
以上の方法のように上下両面を同時にエッチングしてバンプを形成することにより、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。さらに、めっき法を用いて作製した配線回路基板７２０を使用するため、配線膜のパターンが微細な多層配線基板を作製することが可能となる。
【０１４７】
【発明の効果】
請求項１乃至請求項８に記載の発明によると、バンプまたは配線膜をウエットエッチングにより形成する過程で、絶縁膜がエッチング液に晒されてしまうこともなく、バンプと配線膜とを形成することが可能となる。また、バンプと配線膜を同一基板上に形成することが可能となり、他の配線回路基板と圧着した後に剥離性シートを除去しても配線膜のパターンを平坦に維持することができる。さらに、複数の配線回路基板と組み合わせて多層配線基板を製造する際の設計の自由度が増すという効果を奏する。
【０１４８】
また、請求項３乃至請求項５、請求項６乃至請求項１５、請求項２３及び請求項２４に記載の発明によると、上記の効果に加えて、配線膜のパターンが微細な配線回路基板を作製することが可能となる。
【０１４９】
また、請求項５及び請求項８に記載の発明によると、絶縁膜にセラミック材料を使用しているため、エッチング工程の際に絶縁膜が膨張することによるクラックの発生を防止することができる。
【０１５０】
また、請求項９乃至請求項１６に記載の発明によると、配線膜とバンプが形成された配線回路基板を利用して多層配線基板を製造することにより、設計の自由度が増すという効果を奏する。さらに、バンプが上下配線膜間を電気的に接続するため、改めてスルーホールを形成する工程が不要となり、多層配線基板の製造工程を削減することが可能となる。
【０１５１】
また、請求項１７乃至請求項２２に記載の発明によると、基板の上下両面を同時にエッチングしてバンプを形成するため、片面毎にバンプを形成する方法よりも工程数を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
【図２】本発明の第１の実施の形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
【図３】本発明の第２の実施の形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
【図４】本発明の第２の実施の形態における配線回路基板の製造方法を工程順に示す基盤の断面図である。
【図５】本発明の第３の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図６】本発明の第４の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図７】本発明の第５の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図８】本発明の第５の実施の形態における配線回路基板の製造方法を工程順に示す基板の断面図である。
【図９】本発明の第６の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図１０】本発明の第６の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図１１】本発明の第７の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図１２】本発明の第７の実施の形態における多層配線基板の製造方法を工程順に示す基板の断面図である。
【図１３】従来の配線回路基板の製造方法を工程順に示す基板の断面図である。
【符号の説明】
１００、１１６、３０５、３１１ 剥離性シート
１０１ 多層金属板
１０２ 配線膜形成用金属層
１０３、１０８、３０３ エッチングストッパー層
１０４、３００ バンプ形成用金属層
１０５、１０６、１０９、１１０、３０１、３０２、３０６ レジスト
１０７、３０７ バンプ
１１１、１１７、３０４、３１２ 配線膜
１１３、３０８ 絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed circuit board for mounting electronic devices such as ICs and LSIs, and more particularly to a printed circuit board capable of realizing high-density mounting and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, the progress of semiconductor manufacturing technology is very remarkable, and the miniaturization of semiconductor elements has been realized by the rapid progress of fine pattern formation technology such as mask process technology and etching technology. In order to highly integrate the wiring board, it is necessary to make the wiring board multi-layered and to form the connection between the upper and lower wiring films with high reliability and fineness. Therefore, by etching a metal film such as copper foil from one surface side, a bump having a substantially trapezoidal longitudinal cross-sectional shape is formed, and the bump is used as an interlayer film conduction means for conducting between the upper and lower wiring films. (For example, Patent Document 1).
[0003]
Here, with reference to FIG. 13, a process of forming a multilayer wiring board by using a wiring circuit board on which a bump having copper as a component is formed on a copper foil and further forming the bump will be described. FIG. 13 is a cross-sectional view of a substrate showing a conventional manufacturing process.
[0004]
First, as shown in FIG. 13A, a multilayer metal plate 1300 is prepared. The multilayer metal plate 1300 includes an etching stopper layer 1302 made of Ni laminated on a wiring film forming metal layer 1301 made of copper foil, and a bump forming metal layer made of copper foil laminated thereon. 1303.
[0005]
Next, as shown in FIG. 13B, the bump forming metal layer 1303 and the etching stopper layer 1302 are patterned by wet etching to form bumps 1304 of interlayer film conducting means for conducting between the upper and lower wiring films. In this etching, the etching stopper layer 1302 prevents the wiring film forming metal layer 1301 from being etched when the bump forming metal layer 1303 is etched. Then, the etching stopper layer 1302 is etched using the bump 1304 as a mask.
[0006]
Here, a mask on which a circular pattern is formed is used as an exposure mask used for patterning. Then, by patterning using the exposure mask, bumps having a circular cross-sectional shape and a substantially trapezoidal vertical cross-sectional shape are formed.
[0007]
Next, as shown in FIG. 13C, an insulating film 1305 made of a resin is pushed from above the bump 1304 and is pressure-bonded to manufacture a printed circuit board 1306. Then, as shown in FIG. 13D, a wiring film forming metal layer 1307 made of copper foil is laminated on the insulating film 1305. Then, as shown in FIG. 13E, the wiring film forming metal layer 1301 and the wiring film forming metal layer 1307 stacked on the upper and lower surfaces are wet-etched and patterned to form the wiring film 1308 on the upper and lower surfaces. Then, a printed circuit board 1309 on which a wiring film and a bump are formed is manufactured.
[0008]
Then, as illustrated in FIG. 13F, the printed circuit board 1309 is sandwiched between the printed circuit boards 1306. At this time, the wiring circuit board 1306 is arranged so that each bump 1304 formed on the wiring circuit board 1306 faces the direction of the wiring circuit board 1310. Further, the wiring circuit board 1306 and the wiring circuit board 1309 are arranged so that each bump 1304 formed on the wiring circuit board 1306 is in contact with the wiring film 1308 formed on the wiring circuit board 1309. Then, as shown in FIG. 13G, the multilayer circuit board 1310 is manufactured by sandwiching the printed circuit board 1309 with the bumped copper foil 1306 and pressing it. Then, the wiring film 1311 is formed by wet-etching and patterning the wiring film forming metal layers 1301 formed on the upper and lower surfaces of the multilayer wiring board 1310.
[0009]
[Patent Document 1]
JP 2001-111189 A (paragraphs [0025]-[0029])
[0010]
[Problems to be solved by the invention]
However, in the prior art, in the process of forming the wiring film 1308 by wet etching and patterning the wiring film forming metal layer 1301 and the wiring film forming metal layer 1307 shown in FIG. The insulating film 1305 made of is exposed to the etching solution. As a result, when an uncured insulating material is used as the insulating film, the insulating film 1305 is also etched, and there is a problem that the function as an insulating material is not achieved.
[0011]
In addition, in the prior art, a resin having a large thermal expansion coefficient is used as the insulating film. Therefore, in the thermal process after flip chip mounting of the bare chip, due to the difference in thermal expansion coefficient between the chip and the resin, for example, solder There was a problem that cracks occurred at the connection between the bump and the chip or substrate. Therefore, it has become necessary to use a ceramic material as an insulating material instead of a resin. When a low thermal expansion coefficient material such as ceramic is used as an insulating material, the ceramic material is pulverized in advance, and the ceramic material and resin are mixed to prepare a plurality of green sheets. Then, an insulating film is formed by laminating and laminating the plurality of green sheets. However, since the green sheet is exposed to the etching solution in the process of forming the wiring layer as described above, there is a problem that the function as an insulating material cannot be achieved even if a ceramic material is used.
[0012]
Furthermore, in order to manufacture a multilayer wiring board, it is necessary to produce a number of metal layers having bumps as interlayer film conducting means for conducting between the upper and lower wiring films, which increases the number of processes. .
[0013]
The present invention solves the above problems, and provides a printed circuit board that employs an etching method or a plating method and that can be formed without being exposed to an etching solution, and a method for manufacturing the same. .
[0014]
In addition, by using a ceramic material for the insulating film, there is provided a printed circuit board in which cracks are not generated at a connection portion between a solder bump and a chip or a substrate due to a difference in thermal expansion between the chip and the substrate, and a manufacturing method thereof.
[0015]
In addition, the present invention provides a multilayer wiring board using the above-described wiring circuit board and a manufacturing method thereof, and further uses the wiring circuit board having bumps formed on both the upper and lower surfaces, so that the number of manufacturing steps of the multilayer wiring board is increased. The purpose is to reduce.
[0016]
[Means for Solving the Problems]
According to the first aspect of the present invention, a metal layer for forming a wiring film is formed on a peelable sheet, and further, a metal layer for forming a bump is formed on the metal layer for forming a wiring film via an etching stopper layer. A bump forming step for forming a bump by partially etching the bump forming metal layer on the multilayer metal plate, and the etching stopper layer by etching the etching stopper layer using the bump as a mask. And removing the resist by applying a resist on the surface on which the bumps are formed and then performing exposure and development in accordance with an exposure mask having a predetermined pattern, thereby forming the wiring film by removing the resist A wiring film forming step of forming a wiring film by etching a metal layer for use, and the bump The forming surface of the spare the wiring layer, a method of manufacturing a printed circuit board which comprises and an insulating layer formation step of forming an insulating layer so that only the top portion is exposed in the bump.
[0017]
Invention of Claim 2 is a manufacturing method of the printed circuit board of Claim 1, Comprising: After forming the insulating layer by the said insulating layer formation step, the wiring film in which the wiring film was formed in one side It is characterized by including a step of laminating the peelable sheet such that the wiring film of the peelable sheet with wiring film is in contact with the top of the bump.
[0018]
According to a third aspect of the present invention, there is provided a step of applying a resist on both surfaces of the bump forming metal layer, exposing and developing only the resist on one side to form a predetermined pattern, and forming an etching stopper layer on the pattern by plating. Forming a wiring film on the etching stopper layer by a plating method, peeling the resist applied on both surfaces of the bump forming metal layer, the etching stopper layer and the Forming a peelable sheet on the surface on which the wiring film is formed, forming a bump by partially etching the bump forming metal layer, and forming the bump on the surface on which the bump is formed, An insulating layer forming step of forming an insulating layer so that only the top of the bump is exposed. A method for manufacturing a circuit board.
[0019]
Invention of Claim 4 is a manufacturing method of the printed circuit board of Claim 3, Comprising: After forming the insulating layer by the said insulating layer formation step, the wiring film in which the wiring film was formed in one surface It is characterized by including a step of laminating the peelable sheet such that the wiring film of the peelable sheet with wiring film is in contact with the top of the bump.
[0020]
The invention according to claim 5 is the method for manufacturing a printed circuit board according to any one of claims 1 to 4, wherein the bump forming metal layer and the wiring film forming metal layer are made of copper. The insulating layer is made of a ceramic material.
[0021]
The invention according to claim 6 is provided on a peelable sheet, a plurality of wiring films having a predetermined pattern provided on the peelable sheet, and one or more wiring films among the plurality of wiring films. A bump provided through an etching stopper layer, and an insulating layer provided on the surface on which the bump is provided so that only the top of the bump is exposed, and the etching stopper layer Is a printed circuit board provided only between the bump and the wiring film.
[0022]
The invention according to claim 7 is such that the peelable sheet, the wiring film having a predetermined pattern provided inside the peelable sheet, and the surface of the wiring film are exposed from the peelable sheet. An etching stopper layer provided; a bump provided on the etching stopper layer; and an insulating layer provided such that only the top of the bump is exposed on a surface provided with the bump. This is a feature of a wired circuit board.
[0023]
The invention according to claim 8 is the printed circuit board according to claim 6 or 7, wherein the bump and the wiring film are made of copper, and the insulating layer is made of a ceramic material. It is a feature.
[0024]
The invention according to claim 9 has an insulating layer and a wiring film formed in a predetermined pattern on both upper and lower surfaces of the insulating layer, and the wiring films on the upper and lower surfaces are in the insulating layer. A printed circuit board in which bumps manufactured by the method for manufacturing a printed circuit board according to claim 1 are formed on both upper and lower surfaces of the core substrate connected by the formed through holes. A method of manufacturing a multilayer wiring board, comprising: laminating the bumps so as to be in contact with the wiring film formed on the core substrate.
[0025]
The invention according to claim 10 has an insulating layer and a wiring film formed in a predetermined pattern on both upper and lower surfaces of the insulating layer, and the wiring films on the upper and lower surfaces are in the insulating film. A printed circuit board on which the bumps according to claim 6 or 7 are formed on both upper and lower surfaces of the core substrate connected by the formed through holes, and the bumps are formed on the core substrate. And a step of laminating the wiring film so as to be in contact with the wiring film.
[0026]
According to an eleventh aspect of the present invention, there is provided the first or third aspect of the present invention on the upper and lower surfaces of the multilayer wiring board manufactured by the method for manufacturing the multilayer wiring board according to the ninth aspect, wherein the wiring films are formed on the upper and lower surfaces. And laminating the wiring circuit board on which the bump manufactured by the method for manufacturing a wiring circuit board according to any one of the above is in contact with the wiring film formed on the multilayer wiring board. This is a method for manufacturing a multilayer wiring board.
[0027]
According to a twelfth aspect of the present invention, the multilayer wiring board manufactured by the method for manufacturing a multilayer wiring board according to the tenth aspect has the wiring films formed on both the upper and lower surfaces. And a step of laminating the wiring circuit board on which the bump is formed in such a manner that the bump is in contact with the wiring film formed on the multilayer wiring board. Is the method.
[0028]
The invention according to claim 13 is manufactured by the method for manufacturing a printed circuit board according to any one of claims 2 or 4, and is formed on both upper and lower surfaces of the printed circuit board having wiring films formed on both upper and lower surfaces. A step of laminating a printed circuit board on which a bump manufactured by the method for manufacturing a printed circuit board according to claim 1 is formed so that the bump contacts the wiring film. A feature of the present invention is a multilayer wiring board manufacturing method.
[0029]
The invention according to claim 14 is manufactured by the method for manufacturing a printed circuit board according to any one of claims 2 or 4, and is formed on both upper and lower surfaces of the printed circuit board having wiring films formed on both upper and lower surfaces. A multilayer wiring board comprising: a step of laminating the second printed circuit board on which the bump according to claim 6 is formed so that the bump is in contact with the wiring film. It is a manufacturing method.
[0030]
According to a fifteenth aspect of the present invention, the multilayer wiring board manufactured by the multilayer wiring board manufacturing method according to the thirteenth aspect is provided on both the upper and lower surfaces of the multilayer wiring board formed on the upper and lower surfaces. And laminating the wiring circuit board on which the bump manufactured by the method for manufacturing a wiring circuit board according to any one of the above is in contact with the wiring film formed on the multilayer wiring board. This is a method for manufacturing a multilayer wiring board.
[0031]
According to a sixteenth aspect of the present invention, there is provided the multilayer wiring board manufactured by the method for manufacturing a multilayer wiring board according to the fourteenth aspect, on the upper and lower surfaces of the multilayer wiring board on which the upper and lower surfaces are formed. And a step of laminating the wiring circuit board on which the bump is formed in such a manner that the bump is in contact with the wiring film formed on the multilayer wiring board. Is the method.
[0032]
In the invention described in claim 17, the wiring film forming metal layers are formed on the upper and lower surfaces of the insulating layer, and the bump forming metal layers are formed on the upper and lower surfaces of the wiring film forming metal layer via the etching stopper layer. In addition, by partially etching the bump forming metal layer on the upper and lower surfaces of the multilayer metal plate with respect to the multilayer metal plate in which through holes for electrically connecting the upper and lower wiring films are formed. A bump forming step for forming a bump, a step of removing the etching stopper layer formed on the upper and lower surfaces of the multilayer metal plate by etching the etching stopper layer using the bump as a mask, and the bump was formed. The resist is applied to both the upper and lower surfaces, and then exposed and developed according to an exposure mask having a predetermined pattern. A wiring film forming step of forming wiring films on both upper and lower surfaces of the insulating layer so as to be electrically connected by the through-hole by etching the metal layer for forming the wiring film from which the resist is removed and the resist is removed; And a method of manufacturing a multilayer wiring board.
[0033]
In the invention described in claim 18, the wiring film forming metal layers are formed on both upper and lower surfaces of the insulating layer, and the bump forming metal layers are formed on the upper and lower surfaces of the wiring film forming metal layer via the etching stopper layer. In addition, by partially etching the bump forming metal layer on the upper and lower surfaces of the multilayer metal plate with respect to the multilayer metal plate in which through holes for electrically connecting the upper and lower wiring films are formed. A bump forming step for forming a bump, a step of removing the etching stopper layer formed on the upper and lower surfaces of the multilayer metal plate by etching the etching stopper layer using the bump as a mask, and the bump was formed. The resist is applied to both the upper and lower surfaces, and then exposed and developed according to an exposure mask having a predetermined pattern. A wiring film forming step of forming wiring films on both upper and lower surfaces of the insulating layer so as to be electrically connected by the through-hole by etching the metal layer for forming the wiring film from which the resist is removed and the resist is removed; And an insulating layer forming step of forming an insulating layer on the surface on which the bump and the wiring film are formed so that only the top of the bump is exposed. .
[0034]
According to a nineteenth aspect of the present invention, there is provided a copper foil in which a wiring film is formed on a multilayer wiring board having bumps formed on both upper and lower surfaces, manufactured by the method for manufacturing a multilayer wiring board according to the eighteenth aspect. Laminating the copper film on the upper and lower surfaces of the multilayer wiring board so that the wiring film contacts the bumps formed on the upper and lower surfaces of the multilayer wiring board; The bump forming step of forming bumps on the upper and lower surfaces of the multilayer metal plate by etching, and only the tops of the bumps formed on the upper and lower surfaces of the multilayer metal plate are exposed on the upper and lower surfaces of the multilayer metal plate. An insulating layer forming step of forming an insulating layer as described above is a method for manufacturing a multilayer wiring board.
[0035]
According to a twentieth aspect of the present invention, there is provided the first multilayer metal plate with respect to the first multilayer metal plate in which the bump forming metal layers are formed on the upper and lower surfaces of the wiring film forming metal layer via an etching stopper layer. A bump forming step of forming a bump on one surface of the first multilayer metal plate by partially etching the bump forming metal layer on one surface of the plate, and using the bump as a mask, the bump Etching the etching stopper layer on the surface where the bump is formed, and removing the etching stopper layer, and forming an insulating layer on the surface where the bump is formed so that only the top of the bump is exposed On the surface on which the insulating layer is formed, a bump forming metal layer is formed on the wiring film forming metal layer via an etching stopper layer on the surface on which the insulating layer is formed. Laminating the second multilayer metal plate formed so that the metal layer for forming a wiring film of the second multilayer metal plate is in contact with the bump, and forming the third multilayer metal plate; And a bump forming step for forming bumps on the upper and lower surfaces of the third multilayer metal plate by partially etching the bump forming metal layers on the upper and lower surfaces of the multilayer metal plate. A method for manufacturing a substrate.
[0036]
According to a twenty-first aspect of the present invention, the upper and lower surfaces on which the bumps are formed are compared with the multilayer wiring substrate in which the bumps are formed on the upper and lower surfaces manufactured by the method for manufacturing a multilayer wiring substrate according to the twentieth aspect. After the resist is applied to the substrate, the resist is removed by performing exposure and development according to an exposure mask having a predetermined pattern, and the metal layer for forming a wiring film from which the resist is removed is etched to form the through hole. A wiring film forming step for forming wiring films on both upper and lower surfaces of the insulating layer so as to be electrically connected, and an insulating layer for forming only the tops of the bumps on both upper and lower surfaces of the multilayer wiring board. A method of manufacturing a multilayer wiring board, comprising: a layer forming step.
[0037]
According to a twenty-second aspect of the present invention, there is provided a copper film in which a wiring film is formed on a multi-layered wiring board manufactured by the method for manufacturing a multi-layered wiring board according to the twenty-first aspect and having bumps formed on both upper and lower surfaces. Laminating the foil on the upper and lower surfaces of the multilayer wiring board so that the wiring film is in contact with the bumps formed on the upper and lower surfaces of the multilayer wiring board, and by partially etching the copper foil, A multilayer wiring comprising: a bump forming step for forming different bumps on the upper and lower surfaces; and an insulating layer forming step for forming an insulating layer on the upper and lower surfaces so that only the tops of the other bumps are exposed. A method for manufacturing a substrate.
[0038]
According to a twenty-third aspect of the present invention, there is provided a printed circuit board having a bump formed on a peelable sheet manufactured by the method for manufacturing a printed circuit board according to the first or third aspect. Laminating the copper foil on which the wiring film is formed on the wiring circuit board so that the wiring film is in contact with the bumps formed on the wiring circuit board, and partially etching the copper foil And a bump forming step for forming another bump, and an insulating layer forming step for forming an insulating layer so that only the top of the other bump is exposed. Is the method.
[0039]
According to a twenty-fourth aspect of the present invention, there is provided a copper foil in which a wiring film is formed on a printed circuit board in which a bump is formed on the peelable sheet according to the sixth or seventh aspect. A step of laminating the wiring circuit board so that the wiring film is in contact with the bump formed on the wiring circuit board, and a bump for forming another bump by partially etching the copper foil A method of manufacturing a multilayer wiring board comprising: a forming step; and an insulating layer forming step of forming an insulating layer so that only the top of the other bump is exposed.
[0040]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
[0041]
[First Embodiment]
First, the manufacturing process of the printed circuit board in the first embodiment of the present invention will be described with reference to FIGS. 1 and 2 are cross-sectional views of a substrate showing a method of manufacturing a printed circuit board according to the first embodiment in the order of steps. In the first embodiment, the printed circuit board is manufactured by employing an etching method.
[0042]
First, as shown to Fig.1 (a), the multilayer metal plate 101 with which the peelable sheet 100 was provided is prepared. The multilayer metal plate 101 is laminated on a wiring film forming metal layer 102 made of, for example, a 12 μm thick copper foil, and further laminated thereon, for example, an etching stopper layer 103 made of Ni having a thickness of 1 μm, for example. For example, a bump-forming metal layer 104 made of a copper foil having a thickness of 80 μm. As the peelable sheet 100, various thin-layer products used as a base material such as an adhesive tape are used. For example, paper, metal foil, polyethylene terephthalate, polyethylene, polystyrene, polypropylene, nylon, urethane, polyvinylidene chloride Alternatively, a synthetic resin film such as polyvinyl chloride is used. Moreover, these laminated products may be sufficient. And the thing which the adhesiveness lose | disappears by ultraviolet irradiation and a heating, and peels easily is used.
[0043]
Next, as shown in FIG. 1B, a resist 105 is applied on the bump forming metal layer 104. Then, as shown in FIG. 1C, the resist 106 having a predetermined pattern is formed by performing exposure and development on the resist 105. At this time, exposure is performed using an exposure mask on which a circular pattern is formed. Therefore, the pattern of the resist 106 after development is a circular pattern.
[0044]
Then, as shown in FIG. 1D, the bump forming metal layer 104 is selectively etched and patterned by using the resist 106 as a mask, thereby forming the bump 107 of the interlayer film conduction means. This etching is performed by wet etching, and the etching solution used cannot etch the etching stopper layer 103 made of Ni, but uses an etching solution that can etch the bump forming metal layer 104. Here, since the exposure mask in which the circular pattern is formed is used for the patterning as described above, the vertical cross-sectional shape of the bump 107 formed by the etching has a substantially trapezoidal shape. In this selective etching, the etching stopper layer 103 prevents the wiring film forming metal film 102 from being etched when the bump forming metal layer 104 is etched. Then, the resist 106 used as an etching mask is removed. FIG. 1D shows a state after the resist 106 is peeled off.
[0045]
Then, as shown in FIG. 1E, the etching stopper layer 108 is formed by etching the etching stopper layer 103 using the bump 107 as a mask. In this etching, the metal constituting the bump 107 (copper in this embodiment) is not etched, but the metal constituting the etching stopper layer 103 (Ni in this embodiment) is etched. Liquid (Ni stripping solution) is used. By this etching step, the etching stopper layer 108 exists only between the bump 107 and the wiring film forming metal layer 102.
[0046]
Next, as shown in FIG. 1F, a positive resist 109 is applied to the surface on which the bumps 107 are formed. An electrodeposition resist or a liquid resist is used as the positive resist. Then, as shown in FIG. 1G, by exposing and developing the resist 109, for example, a resist 110a and a resist 110b having a predetermined pattern are formed. For example, as shown in FIG. 1G, the resist 110 a is formed on the wiring film forming metal layer 102, and the resist 110 b is formed so as to cover the bumps 107. Then, as shown in FIG. 1H, the wiring film forming metal layer 102 is selectively etched and patterned by wet etching, thereby forming the wiring film 111. This wiring film 111 is composed of, for example, a wiring film 111a and a wiring film 111b. For example, as shown in FIG. 1H, the wiring film 111a formed by being protected by the resist 110a is formed on the peelable sheet 100 without being in contact with the bump, but is protected by the resist 110b. The wiring film 111b thus formed is formed between the bump 107 and the peelable sheet 100.
[0047]
Then, as shown in FIG. 1 (i), the insulating film 113 is laminated on the surface on which the bumps 107 are formed by pressure bonding with a heat press, a heat roller, an ultrasonic roller or the like through a release cushion sheet. Thus, the printed circuit board 114 is manufactured. At this time, a material that is appropriately thinner than the height of the bump 107 is used so that only the top of the bump 107 is exposed from the surface of the insulating film 113. For example, a resin or a ceramic material is used for the insulating film 113. In the case of using a ceramic material, a ceramic material constituting the insulating film 113 is pulverized in advance, and the ceramic material and resin are mixed to prepare a plurality of green sheets. Then, the plurality of green sheets are stacked and laminated by thermocompression bonding.
[0048]
By adopting the above method, it is possible to form the bump and the wiring film without exposing the insulating material to the etching solution in the process of forming the wiring film by wet etching. Furthermore, by adopting the steps shown in FIG. 1 (f) to FIG. 1 (h), it is possible to form the bump and the wiring film on the same substrate (on the peelable sheet in this embodiment). It becomes. As a result, the pattern of the wiring film can be kept flat even if the peelable sheet is removed after pressure bonding with another printed circuit board. Furthermore, there is an effect that the degree of freedom of design when manufacturing a multilayer wiring board in combination with a plurality of wiring circuit boards is also increased.
[0049]
Next, a manufacturing process of another printed circuit board using the printed circuit board 114 will be described with reference to FIG.
[0050]
First, as shown in FIG. 2 (a), a printed circuit board 114 produced by the steps shown in FIGS. 1 (a) to 1 (i) and a peelable sheet 115 with a wiring film are prepared. To do. In this peelable sheet with wiring film 115, a wiring film 117 is formed on a peelable sheet 116, and this wiring film 117 is composed of, for example, wiring films 117a and 117b.
[0051]
Then, as shown in FIG. 2B, the printed circuit board 114 and the peelable sheet with wiring film 115 are pressure-bonded. At this time, the wiring circuit board 114 and the peelable sheet with wiring film 115 are arranged so that the bumps 107 formed on the printed circuit board 114 and the wiring film 117 formed on the peelable sheet with wiring film 115 face each other. Furthermore, for example, the wiring circuit board 114 and the peelable sheet with wiring film 115 are in contact with the wiring films 117a and 117b formed on the peelable sheet with wiring film 115 so that the bumps 107 formed on the wiring circuit board 114 are in contact with each other. Place. Since the bump 107 and the wiring films 117a and 117b are in contact with each other, the wiring film 111b and the wiring film 117 are electrically connected. Therefore, the bump 107 functions as an interlayer film conduction means for conducting between the upper and lower wiring films. And after crimping | bonding, temporary baking is performed at the temperature of 200 to 350 degreeC, and the bump 107 and the wiring film 117a are joined.
[0052]
Then, as shown in FIG. 2C, the printed circuit board 118 is formed by removing the peelable sheets 100 and 116. In addition, when an ultraviolet effect type or thermosetting resin is used for the adhesive layer of the peelable sheet 116, peeling is facilitated by applying ultraviolet rays or heat.
[0053]
By adopting the above method, it is possible to manufacture a printed circuit board in which the upper and lower wiring films are connected by the bumps of the interlayer film conducting means without exposing the interlayer insulating film to the etching solution. Also, by forming bumps and wiring films on the same surface of the peelable sheet, it is possible to keep the pattern of the wiring film flat even if the peelable sheet is removed after pressure bonding to another printed circuit board. Become.
[0054]
[Second Embodiment]
Next, the manufacturing process of the printed circuit board according to the second embodiment of the present invention will be described with reference to FIGS. 3 and 4 are cross-sectional views of the substrate illustrating the method of manufacturing the printed circuit board according to the second embodiment in the order of steps. In the second embodiment, a printed circuit board is manufactured by using a plating method.
[0055]
First, as shown in FIG. 3A, a bump forming metal layer 300 made of, for example, a copper foil having a thickness of 80 μm is prepared. Then, as shown in FIG. 3B, a resist is applied or laminated (pressed) on both the upper and lower surfaces of the bump forming metal layer 300. Then, a resist 302 having a pattern for forming a wiring film is formed by exposing and developing only the resist on one side. For example, as shown in FIG. 3B, the resist 301 is exposed on the entire surface and formed on the entire surface of the bump forming metal layer 300 without being developed, but the resist 302 is exposed and developed to form a wiring film. It has a pattern to do.
[0056]
Next, as shown in FIG. 3C, an etching stopper layer 303 made of Ni having a thickness of 1 μm, for example, is formed on the pattern formed by the resist 302 so as to adhere to the bump forming metal layer 300 by plating. To do. Further, a wiring film 304 made of, for example, a 12 μm thick copper foil is formed on the etching stopper layer 303 by plating.
[0057]
Then, as shown in FIG. 3D, the resists 301 and 302 are removed. As a result, an etching stopper layer 303 and a wiring film 304 having a predetermined pattern are formed on one surface of the bump forming metal layer 300. In addition, by forming the resist 301, Ni as the etching stopper layer 303 and copper as the wiring film 304 are plated on one side of the bump forming metal layer 300 (the surface on which the resist 301 is applied) by plating. Never formed.
[0058]
Next, as shown in FIG. 3E, a peelable sheet 305 is adhered to the surface of the bump forming metal layer 300 on which the etching stopper layer 303 and the wiring film 304 are formed.
[0059]
Next, as shown in FIG. 3F, a resist is applied or laminated (crimped) on the bump-forming metal layer 300, exposed, and developed to form a resist 306 having a predetermined pattern. At this time, similarly to the exposure mask used in the first embodiment described above, exposure is performed using an exposure mask on which a circular pattern is formed. Therefore, the pattern of the resist 306 after development is a circular pattern.
[0060]
Then, as shown in FIG. 3G, the bump forming metal layer 300 is selectively etched and patterned using the resist 306 as a mask to form bumps 307 for connecting the upper and lower wirings. Then, the resist 306 used as an etching mask is removed. FIG. 3G shows a state after the resist 306 is peeled off.
[0061]
Then, as shown in FIG. 3 (h), the insulating film 308 is laminated on the surface on which the bumps 307 are formed by pressure bonding with a heat press, a heat roller, or an ultrasonic roller through a release cushion sheet. Thus, a printed circuit board 309 is manufactured. At this time, a material that is appropriately thinner than the height of the bump 307 is used so that only the top of the bump 307 is exposed from the surface of the insulating film 308. The insulating film 308 is made of a resin such as epoxy or polyimide, or a ceramic material, as in the first embodiment.
[0062]
By adopting the above method, it is possible to form the bump and the wiring film without exposing the insulating film to the etching solution as in the prior art in the process of forming the wiring film. In addition, the bump and the wiring film can be formed on the same substrate (in this embodiment, on the release sheet). As a result, the pattern of the wiring film can be kept flat even if the peelable sheet is removed after pressure bonding with another printed circuit board. Furthermore, there is an effect that the degree of freedom of design when manufacturing a multilayer wiring board in combination with a plurality of wiring circuit boards is also increased. Further, by employing the plating method, it is possible to form a finer pattern than the pattern formed by using the etching method of the first embodiment.
[0063]
Next, a manufacturing process of another wired circuit board using the wired circuit board 309 will be described with reference to FIG.
[0064]
First, as shown in FIG. 4A, a printed circuit board 309 prepared by the steps shown in FIGS. 3A to 3H and a peelable sheet 310 with a wiring film are prepared. To do. In this peelable sheet 310 with wiring film, a wiring film 312 is formed on a peelable sheet 311, and the wiring film 312 is constituted by, for example, wiring films 312a and 312b.
[0065]
And as shown in FIG.4 (b), the wiring circuit board 309 and the peelable sheet 310 with a wiring film are crimped | bonded. At this time, the printed circuit board 309 and the peelable sheet with wiring film 310 are arranged so that the bumps 307 formed on the wired circuit board 309 and the wiring film 312 formed on the peelable sheet with wiring film 310 face each other. Further, for example, the releasable sheet with bump 309 and the releasability with wiring film so that each bump 307 formed on the wiring circuit board 309 contacts the wiring films 312a and 312b formed on the releasable sheet with wiring film 310. A sheet 310 is disposed. With such an arrangement, the bump 307 and the wiring films 312a and 312b are in contact with each other, and the wiring film 304 and the wiring film 312 are electrically connected. Accordingly, the bump 307 functions as an interlayer film conducting means for conducting between the upper and lower wiring films. And after crimping | bonding, the bump 307 and the wiring film 312a are joined by temporary baking at the temperature of 200 to 350 degreeC.
[0066]
Then, as shown in FIG. 4C, the printed circuit board 313 is formed by removing the peelable sheets 305 and 311. In addition, when an ultraviolet effect type or thermosetting resin is used for the adhesive layer of the peelable sheet 116, peeling is facilitated by applying ultraviolet rays or heat.
[0067]
By adopting the above method, it is possible to manufacture a printed circuit board in which the upper and lower wiring films are connected by the bumps of the interlayer film conducting means without exposing the interlayer insulating film to the etching solution. Also, by forming bumps and wiring films on the same surface of the peelable sheet, it is possible to keep the pattern of the wiring film flat even if the peelable sheet is removed after pressure bonding to another printed circuit board. Become. Furthermore, by adopting the plating method, it becomes possible to form a finer pattern than the pattern formed using the etching method of the first embodiment.
[0068]
[Third Embodiment]
Next, as a third embodiment of the present invention, a method for manufacturing a multilayer wiring board using the printed circuit board produced in the first embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view of a substrate showing the manufacturing method of the multilayer wiring board in the third embodiment in the order of steps.
[0069]
First, as shown in FIG. 5A, a core substrate 500 is prepared. The core substrate 500 includes an insulating substrate 501 made of a resin or ceramic material, a wiring film 502 made of a metal such as copper, and a through hole 503 for connecting between upper and lower conductors. The wiring film 502 is composed of, for example, wiring films 502a, 502b, and 502c. For example, a wiring film 502a is formed on one surface of the insulating substrate 501, and wiring films 502b and 502c are formed on the other surface. Then, the wiring film 502 a and the wiring film 502 b provided on the upper and lower surfaces of the insulating substrate 501 are connected by the through hole 503 for connecting between the upper and lower conductors. The through hole 503 for connecting between the upper and lower conductors is formed by forming a hole in the insulating substrate 501 with a drill, for example, and then forming a metal layer 504 such as copper on the inner wall of the hole by a plating method, and then filling the hole with an epoxy resin or the like. It is produced by this.
[0070]
Then, the printed circuit board 510 and the printed circuit board 520 are arranged on both upper and lower surfaces of the core substrate 500. The printed circuit board 520 corresponds to the printed circuit board 114 in the first embodiment described above, and is manufactured by the method described with reference to FIGS. 1 (a) to 1 (i). Further, the printed circuit board 510 is manufactured by the same process as the printed circuit board 520 only by changing the pattern of the exposure mask. Therefore, the wired circuit board 510 and the wired circuit board 520 have the same configuration as the wired circuit board 114.
[0071]
In the printed circuit board 510, a wiring film 512 is formed on a peelable sheet 511, and the wiring film 512 is composed of wiring films 512a, 512b, and 512c. Further, bumps 514 are formed through an etching stopper layer 513 formed on the wiring film 512a. An insulating film 515 is formed so that the top of the bump 514 is exposed.
[0072]
Further, the wiring circuit board 520 has a wiring film 522 formed on a peelable sheet 521, and the wiring film 522 includes a wiring film 522a and a wiring film 522b. Further, bumps 524 are formed through an etching stopper layer 523 formed on the wiring film 522b. An insulating film 525 is formed so that the top of the bump 524 is exposed.
[0073]
5B, for example, the wiring circuit board 510 and the core substrate 500 are pressure-bonded so that the bumps 514 of the wiring circuit board 510 are in contact with the wiring film 502c formed on one surface of the core substrate 500. . In addition, the printed circuit board 520 and the core substrate 500 are pressure-bonded so that the bumps 524 of the printed circuit board 520 are in contact with the wiring film 502 a formed on the other surface of the core substrate 500.
[0074]
Thereafter, temporary baking is performed at a temperature of 200 ° C. to 350 ° C., and the peelable sheets 511 and 512 are removed as shown in FIG. 5C to produce a multilayer wiring board 530.
[0075]
Further, as shown in FIG. 5D, wiring circuit boards 540 and 550 are arranged on both upper and lower surfaces of the multilayer wiring board 530. The wired circuit boards 540 and 550 are manufactured by the same process as the wired circuit board 114 in the first embodiment described above, only by changing the pattern of the exposure mask. Accordingly, the configuration is the same as that of the printed circuit board 114.
[0076]
In the printed circuit board 540, a wiring film 542 is formed on a peelable sheet 541, and the wiring film 542 is composed of wiring films 542a, 542b, and 542c. Further, bumps 544a are formed through an etching stopper layer 543a formed on the wiring film 542a. Further, bumps 544b are formed through an etching stopper layer 543b formed on the wiring film 542b. An insulating film 545 is formed so that the tops of the bumps 544a and 544b are exposed.
[0077]
Further, the wiring circuit board 550 has a wiring film 552 formed on a peelable sheet 551, and the wiring film 552 is composed of wiring films 552a and 552b. Further, etching stopper layers 553a and 553b are formed on the wiring film 552a. A bump 554a is formed through the etching stopper layer 553a, and a bump 554b is formed through the etching stopper layer 553b. An insulating film 555 is formed so that the tops of the bumps 544a and 544b are exposed.
[0078]
As shown in FIG. 5E, for example, the bump 544a of the wiring circuit board 540 is in contact with the wiring film 512b formed on one surface of the multilayer wiring board 530, and the bump 544b of the wiring circuit board 540 is further connected to the multilayer wiring. The printed circuit board 540 and the multilayer wiring board 530 are pressure-bonded so as to be in contact with the wiring film 512a formed on one side of the board 530. Further, the bump 554a of the printed circuit board 550 is in contact with the wiring film 522a formed on one side of the multilayer wiring board 530, and the bump 554b of the printed circuit board 550 is further connected to the wiring film 522b formed on one side of the multilayer wiring board 530. The printed circuit board 550 and the multilayer wiring board 530 are pressure-bonded so as to be in contact with each other. When a ceramic material is used as the insulating film, baking is performed at a temperature of about 800 ° C., and the insulating film is baked. And as shown in FIG.5 (e), the peelable sheets 541 and 551 are removed and a multilayer wiring circuit board is produced.
[0079]
By adopting the above method, it is possible to manufacture a multilayer wiring substrate in which the upper and lower wiring films are connected by the bumps of the interlayer film conducting means without exposing the interlayer insulating film to the etching solution. In addition, since a printed circuit board in which bumps and a wiring film are formed on the same surface of the peelable sheet is used, even if the peelable sheet is removed after crimping them to produce a multilayer wiring board, the wiring film The pattern can be kept flat.
[0080]
The printed circuit boards 510, 520, 540, and 550 used in the third embodiment are manufactured by the manufacturing method of the first embodiment, but the present invention is not limited to this. Instead, a multilayer wiring board can be manufactured using the wiring circuit board 309 manufactured by the manufacturing method of the second embodiment. When the printed circuit board according to the second embodiment is used, it is possible to form a finer pattern.
[0081]
In the third embodiment, a multilayer wiring circuit board is manufactured using the core substrate 500 in which the through-holes 503 for connecting the upper and lower conductors are formed. However, instead of the core substrate 500, a wiring circuit board is used. You can also For example, it is also possible to manufacture a multilayer wiring circuit board using the wiring circuit board 118 or 313 manufactured in the first embodiment and the second embodiment. In such a case, the wiring circuit boards 510 and 520 are arranged on both the upper and lower surfaces of the wiring circuit board 118 or 313 and pressed to form a multilayer wiring board. Further, the wiring circuit boards 540 are formed on the upper and lower surfaces of the multilayer wiring board. And 550 are arranged and pressure-bonded to form a multilayer wiring board. In this way, by using a printed circuit board instead of the core board, a process for forming a through hole or a process for plating the inside of the through hole with a metal such as copper is not necessary. Further, the number of steps can be reduced.
[0082]
[Fourth Embodiment]
Next, as a fourth embodiment of the present invention, a method for manufacturing a multilayer wiring board using the printed circuit boards fabricated in the first and second embodiments of the present invention will be described with reference to FIG. explain. FIG. 6 is a cross-sectional view of a substrate showing the manufacturing method of the multilayer wiring board in the fourth embodiment in the order of steps.
[0083]
First, as shown in FIG. 6A, a printed circuit board 600 is prepared. The printed circuit board 600 corresponds to the printed circuit board 118 in the first embodiment described above. The wiring circuit board 600 is formed with a wiring film 602. For example, the insulating film 601 has one surface of the insulating film 601 such that the wiring films 602a, 602b, and 602c are exposed from the insulating film 601. Is formed inside. A wiring film 602 d is formed on the other surface of the insulating space 601 so that the surface thereof is exposed from the insulating film 601. Etching stopper layers 603a and 603b are formed on the wiring film 602d, and further, bumps 604a are formed on the etching stopper layer 603a via these, and bumps 604b are formed on the etching stopper layer 603b. Has been. The etching stopper layers 603a and 603b and the bumps 604a and 604b are formed inside the insulating film 601. The top of the bump 604a is in contact with the wiring film 602b, and the bump 604b is in contact with the wiring film 602c.
[0084]
Then, separate wiring circuit boards 610 and 620 are arranged on both the upper and lower surfaces of the wiring circuit board 600. The printed circuit board 620 corresponds to the printed circuit board 309 in the second embodiment described above, and is manufactured by the method described with reference to FIGS. 3A to 3H. Further, the printed circuit board 610 is manufactured by the same process as the printed circuit board 309 only by changing the pattern of the exposure mask. Accordingly, the configuration is the same as that of the printed circuit board 309.
[0085]
In the printed circuit board 610, a wiring film 612 is formed inside a peelable sheet 611, and the wiring film 612 is constituted by wiring films 612a, 612b, and 612c. Further, an etching stopper layer 613 is formed on the wiring film 612. For example, an etching stopper layer 613a is formed on the wiring film 612a, and bumps 614 are formed through the etching stopper layer 613a. An etching stopper layer 613b is formed on the wiring film 612b, and an etching stopper layer 612c is formed on the wiring film 612c. An insulating film 615 is formed on the peelable sheet 611 so that the tops of the bumps 614 are exposed.
[0086]
Further, the wiring circuit board 620 has a wiring film 622 formed inside a peelable sheet 621, and the wiring film 622 is constituted by wiring films 622a and 622b. Further, an etching stopper layer 623 is formed on the wiring film 622. Specifically, an etching stopper layer 623a is formed on the wiring film 622a, and bumps 624a and 624b are formed through the etching stopper layer 623a. An etching stopper layer 623b is formed on the wiring film 622b. An insulating film 625 is formed on the peelable sheet 621 so that the tops of the bumps 624a and 624b are exposed.
[0087]
Then, as shown in FIG. 6B, for example, the wiring circuit board 610 and the multilayer wiring board 600 so that the bumps 614 of the wiring circuit board 610 are in contact with the wiring film 602d formed on one surface of the multilayer wiring board 600. And crimp. Further, the bump 624a of the printed circuit board 620 is in contact with the wiring film 602a formed on one side of the multilayer wiring board, and the bump 624b of the printed circuit board 620 is further formed on one side of the multilayer wiring board 600. The printed circuit board 620 and the multilayer wiring board 600 are pressure-bonded so as to be in contact with each other. Thereafter, temporary baking is performed at a temperature of 200 ° C. to 350 ° C., and as shown in FIG. 6B, the peelable sheets 611 and 621 are removed, and the multilayer wiring board 630 is manufactured.
[0088]
Further, as shown in FIG. 6C, wiring circuit boards 640 and 650 are arranged on both upper and lower surfaces of the multilayer wiring board 630. The printed circuit boards 640 and 650 correspond to the printed circuit board 114 in the first embodiment described above, and are manufactured by the same process as the printed circuit board 114 only by changing the pattern of the exposure mask.
[0089]
In the printed circuit board 640, a wiring film forming metal layer 642 is formed on a peelable sheet 641, and etching stopper layers 643a and 643b are formed thereon. Further, bumps 644a are formed on the etching stopper layer 643a, and bumps 644b are formed on the etching stopper layer 643b. An insulating film 645 is formed so that the tops of the bumps 644a and 644b are exposed.
[0090]
Similarly to the wiring circuit board 640, for the wiring circuit board 650, for example, a wiring film forming metal layer 652 is formed on a peelable sheet 651, and etching stopper layers 653a and 653b are formed thereon. Further, bumps 654a are formed on the etching stopper layer 653a, and bumps 654b are formed on the etching stopper layer 653b. An insulating film 655 is formed so that the tops of the bumps 654a and 654b are exposed.
[0091]
Then, as shown in FIG. 6 (d), the wiring circuit board 640 has the bump 644a in contact with the wiring film 612a formed on one surface of the multilayer wiring board 630, and the bump 644b in contact with the wiring film 612b. The substrate 640 and the multilayer wiring substrate 630 are pressure-bonded. Further, the wiring circuit board 650 and the multilayer wiring board 630 are pressure-bonded so that the bump 654a of the wiring circuit board 650 is in contact with the wiring film 622b formed on one surface of the multilayer wiring board 630 and the bump 654b is in contact with the wiring film 622a. To do. When a ceramic material is used as the insulating film, baking is performed at a temperature of about 800 ° C., and the insulating film is baked. 6D, the peelable sheets 641 and 651 are removed, and the wiring films 642 and 642 are formed, whereby the multilayer wiring circuit board 660 is manufactured.
[0092]
By adopting the above method, it is possible to manufacture a printed circuit board in which the upper and lower wirings are connected by the bumps of the interlayer film conduction means without exposing the interlayer insulating film to the etching solution. In addition, since a printed circuit board in which bumps and a wiring film are formed on the same surface of the peelable sheet is used, even if the peelable sheet is removed after crimping them to produce a multilayer wiring board, the wiring film The pattern can be kept flat. Also, by manufacturing a multilayer wiring board using a wiring circuit board that is provided with a horizontal wiring film and a vertical bump at the same time, a process for forming a through hole is unnecessary, and the number of processes can be reduced. It becomes. Furthermore, by using a printed circuit board produced by plating, it is possible to produce a multilayer wiring board on which a fine pattern is formed.
[0093]
The wired circuit board 600 used in the present embodiment uses the wired circuit board 118 manufactured by the manufacturing method (etching method) in the first embodiment, but the present invention is not limited to this. For example, a multilayer wiring board can also be produced using the printed circuit board 313 produced by the method (plating method) in the second embodiment. As a result, it is possible to produce a multilayer wiring board on which a finer pattern is formed.
[0094]
Moreover, although the wiring circuit board 309 produced by the manufacturing method (plating method) in 2nd Embodiment was used for the wiring circuit boards 610 and 620 used in this embodiment, this invention is not limited to this. . For example, a multilayer wiring board may be manufactured using the printed circuit board 114 manufactured by the manufacturing method (etching method) in the first embodiment.
[0095]
In addition, although the printed circuit boards 640 and 650 used in the present embodiment are printed circuit boards manufactured by the manufacturing method (etching method) in the first embodiment, the present invention is not limited thereto. For example, a multilayer wiring board may be manufactured using the wiring circuit board manufactured by the manufacturing method (plating method) in the second embodiment. As a result, a multilayer wiring board on which a finer pattern is formed can be manufactured.
[0096]
In the above, the manufacturing method of the wiring circuit board and multilayer wiring board which used the peelable sheet for the purpose of not exposing an insulating layer to an etching solution was shown. In the following, a printed circuit board using an insulating material that can be exposed to an etching solution and a method for manufacturing a multilayer wiring board combining them will be described.
[0097]
[Fifth Embodiment]
Next, as a fifth embodiment of the present invention, a method for manufacturing a multilayer wiring board using the printed circuit board manufactured in the second embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view of a substrate showing a method of manufacturing a printed circuit board according to the fifth embodiment in the order of steps.
[0098]
First, as shown in FIG. 7A, printed circuit boards 710 and 720 are prepared. The printed circuit board 710 corresponds to the printed circuit board 309 manufactured in the second embodiment described above. Accordingly, the configuration is the same as that of the printed circuit board 309.
[0099]
In the wired circuit board 710, a wiring film 712 is formed inside a peelable sheet 711, and the wiring film 712 is composed of wiring films 712a and 712b. Further, an etching stopper layer 713 is formed on the wiring film 712. Specifically, an etching stopper layer 713a is formed on the wiring film 712a, and bumps 714a and 714b made of copper are formed through the etching stopper layer 713a. An etching stopper layer 713b is formed on the wiring film 712b. An insulating film 715 is formed on the peelable sheet 711 so that the tops of the bumps 714a and 714b are exposed.
[0100]
Further, the printed circuit board 720 is produced by using, for example, a plating method. One example of a method for manufacturing the printed circuit board 720 will be described with reference to FIG.
[0101]
First, as shown in FIG. 8A, a metal layer 721 made of, for example, a copper foil having a thickness of 80 μm is prepared. Then, a resist is applied to the upper and lower surfaces of the metal film 721, and as shown in FIG. 8B, only one surface is exposed and developed to form a resist having a pattern for forming an etching stopper layer and a wiring film. Form. For example, as shown in FIG. 8B, the resist 722 is formed on the entire surface of the metal layer 721 without being exposed and developed, but the resist 723 is exposed and developed to form an etching stopper layer and a wiring layer. For the pattern.
[0102]
Next, as shown in FIG. 8C, an etching stopper layer 724 made of Ni having a thickness of 1 μm, for example, is formed on the pattern formed by the resist 723 by plating so as to adhere to the metal layer 721. The etching stopper layer 724 includes etching stopper layers 724a, 724b, and 724c. Further, a wiring film 725 made of, for example, copper having a thickness of 12 μm is formed on the etching stopper layer 724 by plating, and the wiring film 725 is composed of wiring films 725a, 725b, and 725c. Specifically, the wiring film 725a is formed over the etching stopper layer 724a, the wiring film 725b is formed over the etching stopper layer 724b, and the wiring film 725c is formed over the etching stopper layer 724c.
[0103]
Then, as shown in FIG. 8D, the resists 722 and 723 are removed. As a result, an etching stopper layer 724a, 724b, 724c having a predetermined pattern is formed on one side of the metal film 721, and further, a wiring circuit board on which the wiring films 725a, 725b, 725c are formed via the respective etching stopper layers. 720 is produced. Further, by forming the resist 722, Ni as an etching stopper layer and copper as a wiring film are formed by plating on one side of the metal film 721 (the surface coated with the resist 722). Absent. A multilayer wiring circuit board is manufactured using the wiring circuit board 720 thus manufactured.
[0104]
Returning to the description of FIG. As shown in FIG. 7B, the wiring circuit board 710 and the wiring circuit board 720 are arranged such that the bumps 714a of the wiring circuit board 710 are in contact with the wiring film 725a of the wiring circuit board 720 and the bumps 714b are in contact with the wiring film 725b. Crimp. Thereafter, temporary baking is performed at a temperature of 200 ° C. to 350 ° C.
[0105]
Next, a resist is applied on the metal layer 721, exposed and developed using an exposure mask on which a circular pattern is formed, and then the metal layer 721 is etched and patterned by wet etching to form bumps 741. To do. For example, the bump 741 includes bumps 741a and 741b as shown in FIG. The bump 741a is formed on the wiring film 725a via the etching stopper layer 724a, and the bump 741b is formed on the wiring film 725c via the etching stopper layer 724c. In addition, an exposure mask pattern used for patterning is formed so as to be formed at such a position.
[0106]
Then, as shown in FIG. 7D, an insulating film 751 is laminated on the surface on which the bumps 741a and 741b are formed, and a printed circuit board 750 is manufactured. At this time, the insulating film 751 is laminated so that only the tops of the bumps 741a and 741b are exposed from the surface of the insulating film 751.
[0107]
A multilayer wiring circuit board is produced using this wiring circuit board 750. The process will be described with reference to FIG.
[0108]
As shown in FIG. 7E, wiring circuit boards 750 and 760 are prepared, and the wiring circuit boards 750 are arranged on both upper and lower surfaces of the wiring circuit board 760. The printed circuit board 750 is manufactured by the method described with reference to FIGS. 7A to 7D. Further, the printed circuit board 760 corresponds to the printed circuit board 118 in the first embodiment. The wiring circuit board 760 has a wiring film 762 formed thereon. Specifically, wiring films 762 a and 762 b are formed on one surface of the insulating film 761 inside the insulating film 761 so that their surfaces are exposed from the insulating film 761. Further, wiring films 762 c and 762 d are formed on the other surface of the insulating film 761 inside the insulating film 761 so that their surfaces are exposed from the insulating film 761. Etching stopper layers 763a and 763b are formed on the wiring film 762d, and further, bumps 764a are formed on the etching stopper layer 763a via them, and bumps 764b are formed on the etching stopper layer 763b. Has been. The etching stopper layers 763a and 763b and the bumps 764a and 764b are formed inside the insulating film 761, and the tops of the bumps 764a and 764b are in contact with the wiring film 762b.
[0109]
As shown in FIG. 7F, the bump 741a formed on one wiring circuit board 750 is in contact with the wiring film 762a formed on one surface of the wiring circuit board 760, and the bump 741b is formed on the wiring film. The printed circuit boards 750 and 760 are pressure-bonded so as to be in contact with 762b. Similarly, the wiring circuit boards 750 and 760 are pressure-bonded so that the bump 741a formed on the other wiring circuit board 750 is in contact with the wiring film 762d and the bump 741b is in contact with the wiring film 762c. Thereafter, temporary baking is performed at a temperature of 200 ° C. to 350 ° C., and as shown in FIG. 7F, the peelable sheets 711 formed on the upper and lower surfaces are removed, and a multilayer wiring board is manufactured.
[0110]
In addition, although the wired circuit board 309 manufactured by the manufacturing method (plating method) in 2nd Embodiment was used for the wired circuit board 710 used in this embodiment, this invention is not limited to this. For example, a multilayer wiring board can be manufactured using the printed circuit board 114 manufactured by the method (etching method) in the first embodiment.
[0111]
Further, although the printed circuit board 118 manufactured by the manufacturing method (etching method) in the first embodiment is used as the printed circuit board 760 used in the present embodiment, the present invention is not limited to this. For example, even if the printed circuit board 313 produced by the method (plating method) in the second embodiment is used, a multilayer wiring board can be produced in the same process. In that case, a multilayer wiring board on which a finer pattern is formed can be manufactured.
[0112]
In this embodiment, a multilayer wiring board is manufactured using the wiring circuit board 760 on which the bumps are formed. Instead, a multilayer wiring board is formed using a core substrate 770 as shown in FIG. It is also possible to produce it. Similar to the core substrate 500 described in the third embodiment, the core substrate 770 includes an insulating substrate 771 made of a resin or a ceramic material, a wiring film 772 made of a metal such as copper, and a through hole 773 for connecting between upper and lower conductors. It consists of. The wiring film 772 is composed of wiring films 772a, 772b, 772c, and 772d. Wiring films 772a and 772b are formed on one surface of the insulating substrate 771, and wiring films 772c and 772d are formed on the other surface. Then, the wiring film 772 provided on the upper and lower surfaces of the insulating substrate 771 is connected by the through hole 773 for connection between the upper and lower conductors. The through-hole for connecting between upper and lower conductors 773 is produced by forming a hole in the insulating substrate 771 with a drill, for example, and then forming a metal layer 774 such as copper on the inner wall of the hole by a plating method.
[0113]
Then, printed circuit boards 750 are arranged on both upper and lower surfaces of the core board 770. The wiring circuit board 750 and the core board are arranged such that the bump 741a formed on one wiring circuit board 750 is in contact with the wiring film 772a formed on one surface of the core board 770 and the bump 741b is in contact with the wiring film 772b. 770 is crimped. Similarly, the bump 741a formed on the other printed circuit board 750 is in contact with the wiring film 772d formed on the other surface of the core substrate 770, and the bump 741b is in contact with the wiring film 772c. And the core substrate 770 are pressure-bonded. Thereafter, as described above with reference to FIGS. 7 (g) and 7 (h), temporary baking is performed at a temperature of 200 ° C. to 350 ° C. to remove the release sheets 711 formed on the upper and lower surfaces. By doing so, a multilayer wiring board is produced.
[0114]
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view of a substrate showing the manufacturing method of the multilayer wiring board in the sixth embodiment in the order of steps.
[0115]
First, as shown in FIG. 9A, a multilayer metal plate 900 is prepared. The multilayer metal plate 900 includes a wiring film forming metal layer 902 made of, for example, 18 μm thick copper foil laminated on both upper and lower surfaces of an insulating film 901 made of polyimide or epoxy material, and the wiring film forming metal layer 902. An etching stopper layer 903 made of, for example, 1 μm thick Ni laminated on both upper and lower surfaces, and a bump forming metal layer 904 made of, for example, a 100 μm thick copper foil laminated on both upper and lower surfaces of the etching stopper layer 903. Become.
[0116]
Then, as shown in FIG. 9B, a through-hole 905 for connecting between the upper and lower conductors is formed in the multilayer metal plate 900. The through-hole 905 for connecting between the upper and lower conductors is formed by forming a hole in the multilayer metal plate 900 with a drill, for example, and then depositing a metal layer 906 such as copper on the inner wall of the hole by a plating method. Then, the hole is filled using, for example, an alkali-soluble resist. This resist prevents the metal layer 906 formed on the inner wall of the through hole 905 for connecting between the upper and lower conductors from being etched when performing wet etching for forming bumps in a later step.
[0117]
Then, a resist is applied to the upper and lower surfaces (surfaces of the bump-forming metal layer 904) of the multilayer metal plate 900, and exposure and development are performed using an exposure mask on which a circular pattern is formed, whereby FIG. As shown in FIG. 4, a resist 907 having a circular pattern is formed. Then, by performing wet etching and patterning, bumps 908 are formed as shown in FIG. This bump is constituted by bumps 908a, 908b, and 908c. At this time, the upper and lower surfaces of the multilayer metal plate 900 are simultaneously etched to form bumps. By forming the bumps by simultaneously etching both the upper and lower surfaces in this way, the number of steps can be reduced as compared with the method of forming the bumps on each side, and an effect that cannot be obtained by the prior art is achieved.
[0118]
In addition, since the resist is buried in the through hole 905 for connecting between the upper and lower conductors, the etchant may enter the through hole 905 for connecting between the upper and lower conductors during wet etching, and the metal layer 906 may be etched. Disappear. After the bumps 908a, 908b, and 908c are formed by etching, the resist buried in the through-hole 905 for connecting between the upper and lower conductors is removed together with the bump-shaped resist 907 using a solution containing sodium hydroxide or the like. To do. Then, the etching stopper layer 903 is removed by etching.
[0119]
Next, as shown in FIG. 9E, a positive resist 909 is applied to both the upper and lower surfaces. As the positive resist, an electrodeposition resist or a liquid resist is used. Then, as shown in FIG. 9F, the resist 909 is exposed and developed to form a resist having a predetermined pattern. For example, as illustrated in FIG. 9F, the resist 910a is formed to cover the bump 908a, the resist 910b is formed to cover the bump 908b, and the resist 910c is formed to cover the bump 908c. The The resist 910d is formed on part of the wiring film forming metal layer 902. Further, the resist 910e is formed on the conductive hole wall and the peripheral wiring film forming metal layer 902.
[0120]
Then, as shown in FIG. 9G, the wiring film forming metal layer 903 is selectively etched and patterned by wet etching, thereby forming a wiring film 911. The wiring film 911 includes wiring films 911a, 911b, 991c, and 911d. For example, as shown in FIG. 9G, the wiring films 911a, 911b, and 911c formed by being protected by resists 910a, 911b, and 911c are formed between the bumps 908a, 908b, and 908c and the insulating film 901, respectively. Formed. On the other hand, the wiring film 911d formed by being protected by the resist 911d is formed on the insulating film 901 without being in contact with the bump.
[0121]
Then, as shown in FIG. 9H, a multilayer wiring substrate 920 is manufactured by laminating insulating films 912 on both upper and lower surfaces. At this time, the insulating film 912 is laminated so that only the tops of the bumps 908a, 980b, and 908c are exposed from the surface of the insulating film 912. For example, polyimide or epoxy material is used for the insulating film 912.
[0122]
By adopting the above method, the upper and lower surfaces are simultaneously etched to form bumps, thereby forming a multilayer wiring board 920 with double-sided bumps while reducing the number of steps compared to the method of forming bumps on each side. It becomes possible to do. Further, by forming the horizontal wiring film and the vertical bump on the same surface, it becomes necessary to form a through hole again, and the number of processes can be reduced.
[0123]
Next, a multilayer wiring board manufactured by stacking wiring circuit boards on both upper and lower surfaces of the multilayer wiring board 920 and a manufacturing method thereof will be described with reference to FIG.
[0124]
First, as shown in FIG. 10A, two wiring circuit boards 720 and a multilayer wiring board 920 are prepared. The printed circuit board 720 is produced by the method (plating method) described above with reference to FIG. The multilayer wiring board 920 is manufactured by the method described with reference to FIG.
[0125]
Then, the wiring circuit boards 720 are arranged on both the upper and lower surfaces of the multilayer wiring board 920. As shown in FIG. 10B, for example, a wiring film 725a formed on one wiring circuit board 720 includes the multilayer wiring board 920. The printed circuit board 720 and the multilayer wiring board 920 are pressure-bonded so as to be in contact with the bumps 908a formed on one surface of the wiring board 920a. Similarly, the wiring film 725a formed on the other wiring circuit board 720 is in contact with the bump 908c formed on the other surface of the multilayer wiring board 920, and the wiring film 725c is in contact with the bump 908b. The circuit board 720 and the multilayer wiring board 920 are pressure-bonded. Thereafter, temporary baking is performed at a temperature of 200 ° C. to 350 ° C.
[0126]
Further, the bumps 1001 are formed on the upper and lower surfaces by etching and patterning the metal layer 721 of the printed circuit board 720 formed on the upper and lower surfaces. The bump 1001 is composed of, for example, bumps 1001a, 1001b, 1001c, and 1001d. For example, as shown in FIG. 10C, bumps 1001a are formed on one surface of the wiring film 725a via an etching stopper layer 724a, and bumps 1001c are formed on the wiring film 725c via an etching stopper layer 724c. Form. On the other surface, bumps 1001d are formed on the wiring film 725b through the etching stopper layer 724b, and bumps 1001c are formed on the wiring film 725c through the etching stopper layer 724c. Thus, by forming the bumps by simultaneously etching both the upper and lower surfaces, the number of steps can be reduced as compared with the method of forming the bumps on each side.
[0127]
Next, as shown in FIG. 10D, an insulating film 1002 is laminated on both upper and lower surfaces to produce a multilayer wiring board. At this time, the insulating film 1002 is laminated so that only the tops of the bumps 1001a, 1001b, 1001c, and 1001d are exposed from the surface of the insulating film 1002. For example, polyimide or epoxy material is used for the insulating film 1002.
[0128]
Next, as shown in FIG. 10E, a wiring film forming metal layer 1003 made of, for example, a copper foil having a thickness of 18 μm is formed on both upper and lower surfaces. Then, the wiring film 1104 is formed by etching and patterning the wiring film forming metal layer 1003. For example, as shown in FIG. 10F, the wiring film 1004 is composed of wiring films 1004a, 1004b, 1004c, and 1004d. In this patterning step, for example, the pattern of the wiring film 1004 is formed so that the wiring film 1004a is in contact with the bump 1001a and the wiring film 1004b is in contact with the bump 1001b on one surface. On the other surface, a wiring film pattern is formed so that the wiring film 1004c is in contact with the bumps 1001c and 1001d.
[0129]
By forming the bumps by simultaneously etching the upper and lower surfaces as in the above method, the number of steps can be reduced as compared with the method of forming the bumps on each side.
[0130]
[Seventh Embodiment]
Next, a seventh embodiment of the method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIG. FIG. 11 is a cross-sectional view of a substrate showing the manufacturing method of the multilayer wiring board according to the seventh embodiment in the order of steps.
[0131]
First, as shown in FIG. 11A, a multilayer metal plate 1100 is prepared. The multilayer metal plate 1100 includes, for example, an etching stopper layer 1102 made of Ni having a thickness of 1 μm, for example, laminated on both upper and lower surfaces of a wiring film forming metal layer 1101 made of a copper foil having a thickness of 12 μm, and the etching stopper layer. A bump forming metal layer 1103 made of, for example, a copper foil having a thickness of 80 μm, which is laminated on both upper and lower surfaces of the layer 1102. Therefore, the multilayer metal plate 1100 in this embodiment has a five-layer structure.
[0132]
Then, a resist is applied on the bump forming metal layer 1103 on one side of the multilayer metal plate 1000, and exposed and developed using an exposure mask on which a circular pattern is formed, thereby forming a circular pattern resist (not shown). . A bump 1104 is formed by performing wet etching and patterning using the circular pattern resist as a mask. The bump 1104 is constituted by bumps 1104a and 1104b as shown in FIG. 11B, for example. Thereafter, the etching stopper layer 1102 is etched using the bump 1104 as a mask.
[0133]
Next, an insulating film 1105 is stacked on the surface on which the bump 1104 is formed, and a printed circuit board 1110 is manufactured. At this time, the insulating film 1105 is laminated so that only the tops of the bumps 1104 a and 1104 b are exposed from the surface of the insulating film 1105. For example, an epoxy or polyimide material is used for the insulating film 1105.
[0134]
Next, as shown in FIG. 11D, a printed circuit board 1110 and a multilayer metal plate 1120 produced as described above are prepared. The multilayer metal plate 1120 includes an etching stopper layer 1122 made of Ni having a thickness of 1 μm, for example, laminated on a bump forming metal layer 1123 made of, for example, a copper foil having a thickness of 80 μm, and further on the etching stopper layer 1122. And a wiring film forming metal layer 1121 made of, for example, a copper foil having a thickness of 12 μm. Therefore, the multilayer metal plate 1120 in this embodiment has a three-layer structure. Then, the printed circuit board 1110 and the multilayer metal plate 1120 are pressure-bonded.
[0135]
Then, a resist (not shown) is applied to both the upper and lower surfaces of the substrate on which the printed circuit board 1110 and the multilayer metal plate 1120 are pressure-bonded. That is, a resist is applied on the bump forming metal layer 1103 of the printed circuit board 1110 and on the bump forming metal layer 1123 of the multilayer metal plate 1120. Then, exposure and development are performed using an exposure mask on which a circular pattern is formed, thereby forming a circular pattern resist (not shown). Then, bumps 1131 are formed by patterning by wet etching. The bumps 1131 are constituted by bumps 1131a, 1131b, and 1131c, as shown in FIG. The bump 1131a is formed so that the bottom of the bump 1131a is connected to the top of the bump 1104a through the etching stopper layer 1122 and the wiring film forming metal layer 1121. The bump 1131c is formed so that the bottom of the bump 1131c is connected to the bottom of the bump 1104a through the etching stopper layer 1122 and the wiring film forming metal layer 1121. Further, the upper and lower surfaces are simultaneously etched to form bumps. Thus, by forming the bumps by simultaneously etching the upper and lower surfaces, the number of steps can be reduced as compared with the method of forming the bumps on each side. In addition, after the bump is formed, the etching stopper layer 1102 and the etching stopper layer 1122 are etched.
[0136]
Next, as shown in FIG. 11 (f), a resist 1132 is applied to both the upper and lower surfaces. Then, as shown in FIG. 11G, the resist 1132 is exposed and developed to form a resist having a predetermined pattern. For example, as shown in FIG. 11G, the resist 1133a is formed to cover the bump 1131a, the resist 1133c is formed to cover the bump 1131b, and the resist 1133e is formed to cover the bump 1131c. . The resist 1133d is formed at a position corresponding to the position where the bump 1104b is formed.
[0137]
Then, as shown in FIG. 11H, the wiring film 1134 is formed by selectively etching and patterning the wiring film forming metal layer 1101 and the wiring film forming metal layer 1121 by wet etching. The wiring film 1134 is constituted by, for example, wiring films 1134a, 1134b, 1134c, and 1134d. As shown in FIG. 11I, the wiring film 1134a is formed between the bump 1131a, the bump 1104a, and the bump 1104b. The wiring film 1134c is formed between the bump 1131b and the insulating film 1105, and the wiring film 1134e is formed between the bump 1131c and 1104a. Further, the wiring film 1134d is formed at a position corresponding to the position where the bump 1104b is formed.
[0138]
Then, as shown in FIG. 11 (i), insulating films 1135 are stacked on the upper and lower surfaces. At this time, the insulating film 1135 is laminated so that only the tops of the bumps 1131 are exposed from the surface of the insulating film 1135. For example, a resin or a ceramic material is used for the insulating film 1135.
[0139]
By forming the bumps by simultaneously etching the upper and lower surfaces as in the above method, the number of steps can be reduced as compared with the method of forming the bumps on each side. In addition, since the horizontal wiring film and the vertical bump on the same surface can be formed at the same time, a process of forming a through hole is unnecessary, and the number of processes can be reduced.
[0140]
Next, a multilayer wiring board manufactured by laminating wiring circuit boards on both upper and lower surfaces of the multilayer wiring board 1140 and a manufacturing method thereof will be described with reference to FIG.
[0141]
First, as shown in FIG. 12A, two wiring circuit boards 720 and a multilayer wiring board 1140 are prepared. The printed circuit board 720 is produced by the method (plating method) described above with reference to FIG. The multilayer wiring board 1140 is manufactured by the method described with reference to FIG.
[0142]
Then, the wiring circuit boards 720 are arranged on both the upper and lower surfaces of the multilayer wiring board 1140. As shown in FIG. 12B, the wiring film 725a formed on one wiring circuit board 720 is one side of the multilayer wiring board 1140. The printed circuit board 720 and the multilayer wiring board 1140 are pressure-bonded so as to be in contact with the bumps 1131a formed on the surface. Furthermore, the wiring circuit board 720a formed on the other wiring circuit board 720 is in contact with the bump 1131c formed on the other surface of the multilayer wiring board 1140, and the wiring circuit board 725c is in contact with the bump 1131b. 720 and the multilayer wiring board 1140 are pressure-bonded. Thereafter, temporary baking is performed at a temperature of 200 ° C. to 350 ° C.
[0143]
Then, a resist is applied on the bump forming metal layers 721 on both the upper and lower surfaces, and exposed and developed using an exposure mask on which a circular pattern is formed, thereby forming a resist having a circular pattern (not shown). Then, bumps 1201 are formed on both upper and lower surfaces by performing wet etching and patterning using the circular pattern resist as a mask. The bump 1201 is composed of bumps 1201a, 1201b, 1201c, and 1201d. As shown in FIG. 12C, the bump 1201a is formed in contact with the wiring film 725a, and the bump 1201b is formed in contact with the wiring film 725c. Further, the bump 1201c is formed so as to be in contact with the wiring film 725c, and the bump 1201d is formed so as to be in contact with the wiring film 725b. Further, an exposure mask pattern is formed so as to be formed at such a position. Thus, by forming the bumps by simultaneously etching both the upper and lower surfaces, the number of steps can be reduced as compared with the method of forming the bumps on each side.
[0144]
Next, as shown in FIG. 12D, insulating films 1202 are laminated on both upper and lower surfaces to produce a multilayer wiring board. At this time, the insulating film 1202 is laminated so that only the tops of the bumps 1201a, 1201b, 1201c, and 1201d are exposed from the surface of the insulating film 1202. For example, a resin or a ceramic material is used for the insulating film 1202.
[0145]
Next, as shown in FIG. 12E, a wiring film forming metal layer 1203 made of, for example, a copper foil having a thickness of 18 μm is formed on both upper and lower surfaces. Then, the wiring film 1204 is formed by etching and patterning the wiring film forming metal layer 1203. The wiring film 1204 is composed of, for example, wiring films 1204a, 1204b, 1204c, and 1204d. By this patterning step, as shown in FIG. 12F, the wiring film 1204a is formed in contact with the bump 1201a, and the wiring film 1204b is formed in contact with the bump 1201b. The wiring film 1204c is formed so as to be in contact with the bumps 1201c and 1201d. Further, an exposure mask pattern is formed so that the wiring film is formed at such a position.
[0146]
By forming the bumps by simultaneously etching the upper and lower surfaces as in the above method, the number of steps can be reduced as compared with the method of forming the bumps on each side. Furthermore, since the printed circuit board 720 produced using the plating method is used, a multilayer wiring board having a fine wiring film pattern can be produced.
[0147]
【The invention's effect】
According to the first to eighth aspects of the present invention, the bump and the wiring film are formed without exposing the insulating film to the etching solution in the process of forming the bump or the wiring film by wet etching. Is possible. Further, the bump and the wiring film can be formed on the same substrate, and the pattern of the wiring film can be kept flat even if the peelable sheet is removed after pressure bonding with another wiring circuit board. Furthermore, there is an effect that the degree of freedom in designing when manufacturing a multilayer wiring board in combination with a plurality of wiring circuit boards is increased.
[0148]
Further, according to the invention described in claim 3 to claim 5, claim 6 to claim 15, claim 23 and claim 24, in addition to the above effects, a wiring circuit board having a fine wiring film pattern is provided. It can be produced.
[0149]
Further, according to the invention described in claims 5 and 8, since the ceramic material is used for the insulating film, it is possible to prevent the occurrence of cracks due to the expansion of the insulating film during the etching process.
[0150]
In addition, according to the invention described in claims 9 to 16, there is an effect that the degree of freedom of design is increased by manufacturing the multilayer wiring board using the wiring circuit board on which the wiring film and the bump are formed. . Further, since the bumps electrically connect the upper and lower wiring films, a process of forming a through hole is unnecessary, and the manufacturing process of the multilayer wiring board can be reduced.
[0151]
Further, according to the invention described in claims 17 to 22, since the bumps are formed by simultaneously etching the upper and lower surfaces of the substrate, the number of steps can be reduced as compared with the method of forming the bumps on each side. Become.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a substrate illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention in the order of steps.
FIG. 2 is a cross-sectional view of a substrate illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention in the order of steps.
FIG. 3 is a cross-sectional view of a substrate illustrating a method for manufacturing a printed circuit board according to a second embodiment of the present invention in the order of steps.
FIG. 4 is a cross-sectional view of a substrate showing a method of manufacturing a printed circuit board according to a second embodiment of the present invention in the order of steps.
FIG. 5 is a cross-sectional view of a substrate showing a manufacturing method of a multilayer wiring substrate in a third embodiment of the present invention in the order of steps.
FIG. 6 is a cross-sectional view of a substrate showing a method of manufacturing a multilayer wiring board in a fourth embodiment of the present invention in the order of steps.
FIG. 7 is a cross-sectional view of a substrate showing a method of manufacturing a multilayer wiring substrate in a fifth embodiment of the present invention in the order of steps.
FIG. 8 is a cross-sectional view of a substrate showing a method for manufacturing a printed circuit board according to a fifth embodiment of the present invention in the order of steps.
FIG. 9 is a cross-sectional view of a substrate showing a manufacturing method of a multilayer wiring substrate in a sixth embodiment of the present invention in the order of steps.
FIG. 10 is a cross-sectional view of a substrate showing a manufacturing method of a multilayer wiring substrate in a sixth embodiment of the present invention in the order of steps.
FIG. 11 is a cross-sectional view of a substrate showing a method of manufacturing a multilayer wiring board in a seventh embodiment of the present invention in the order of steps.
FIG. 12 is a cross-sectional view of a substrate showing a manufacturing method of a multilayer wiring substrate in a seventh embodiment of the present invention in the order of steps.
FIG. 13 is a cross-sectional view of a substrate showing a conventional method of manufacturing a printed circuit board in the order of steps.
[Explanation of symbols]
100, 116, 305, 311 Release sheet
101 multilayer metal plate
102 Metal layer for wiring film formation
103, 108, 303 Etching stopper layer
104, 300 Bump forming metal layer
105, 106, 109, 110, 301, 302, 306 resist
107,307 Bump
111, 117, 304, 312 Wiring film
113, 308 Insulating film

Claims (18)

剥離性シートの上に、配線膜形成用金属層が形成され、さらにその配線膜形成用金属層の上にエッチングストッパー層を介してバンプ形成用金属層が形成された多層金属板に対して、
前記バンプ形成用金属層を部分的にエッチングすることによりバンプを形成するバンプ形成ステップと、
前記バンプをマスクとして前記エッチングストッパー層をエッチングすることにより前記エッチングストッパー層を除去するステップと、
前記バンプが形成された面にレジストを塗布したうえで、所定のパターンを有する露光マスクに従って露光および現像を行うことにより前記レジストを除去し、前記レジストを除去した配線膜形成用金属層をエッチングすることにより配線膜を形成する配線膜形成用ステップと、
前記バンプおよび前記配線膜の形成面に、前記バンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、
を含むことを特徴とする配線回路基板の製造方法。A multilayer metal plate in which a metal layer for forming a wiring film is formed on a peelable sheet, and a metal layer for forming a bump is further formed on the metal layer for forming a wiring film via an etching stopper layer.
A bump forming step of forming a bump by partially etching the bump forming metal layer;
Removing the etching stopper layer by etching the etching stopper layer using the bump as a mask;
After applying a resist to the surface on which the bumps are formed, the resist is removed by performing exposure and development in accordance with an exposure mask having a predetermined pattern, and the wiring film forming metal layer from which the resist has been removed is etched. Wiring film forming step for forming a wiring film by,
An insulating layer forming step of forming an insulating layer so that only the top of the bump is exposed on the bump and the formation surface of the wiring film;
A method of manufacturing a printed circuit board, comprising: 前記絶縁層形成ステップにより絶縁層を形成した後に、一方の面に配線膜が形成された配線膜付剥離性シートを、該配線膜付剥離性シートの配線膜が前記バンプの頂部と接するように積層するステップを含むことを特徴とする請求項１に記載の配線回路基板の製造方法。  After the insulating layer is formed by the insulating layer forming step, the wiring film-peelable sheet having the wiring film formed on one surface thereof is arranged so that the wiring film of the wiring film-peelable sheet contacts the top of the bump. The method for manufacturing a printed circuit board according to claim 1, further comprising a step of stacking. バンプ形成用金属層の両面にレジストを塗布し、片面のレジストのみを露光および現像して所定のパターンを形成するステップと、
前記パターンにめっき法によりエッチングストッパー層を成膜し、さらに、前記エッチングストッパー層の上にめっき法により配線膜を形成するステップと、
前記バンプ形成用金属層の両面に塗布されたレジストを剥離するステップと、
前記エッチングストッパー層および前記配線膜が形成された面に剥離性シートを形成するステップと、
前記バンプ形成用金属層を部分的にエッチングすることによりバンプを形成するバンプ形成ステップと、
前記バンプが形成された面に、前記バンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、
を含むことを特徴とする配線回路基板の製造方法。Applying a resist on both sides of the bump forming metal layer, exposing and developing only the resist on one side to form a predetermined pattern;
Forming an etching stopper layer on the pattern by a plating method, and further forming a wiring film on the etching stopper layer by a plating method;
Peeling the resist applied on both surfaces of the bump-forming metal layer;
Forming a peelable sheet on the surface on which the etching stopper layer and the wiring film are formed;
A bump forming step of forming a bump by partially etching the bump forming metal layer;
An insulating layer forming step of forming an insulating layer so that only the top of the bump is exposed on the surface on which the bump is formed;
A method of manufacturing a printed circuit board, comprising: 前記絶縁層形成ステップにより絶縁層を形成した後に、一方の面に配線膜が形成された配線膜付剥離性シートを、該配線膜付剥離性シートの配線膜が前記バンプの頂部と接するように積層するステップを含むことを特徴とする請求項３に記載の配線回路基板の製造方法。  After the insulating layer is formed by the insulating layer forming step, the wiring film-peelable sheet having the wiring film formed on one surface thereof is arranged so that the wiring film of the wiring film-peelable sheet contacts the top of the bump. The method for manufacturing a printed circuit board according to claim 3, further comprising a step of stacking. 前記バンプ形成用金属層および前記配線膜形成用金属層は銅からなり、前記絶縁層はセラミック材料からなることを特徴とする請求項１乃至請求項４のいずれかに記載の配線回路基板の製造方法。  5. The printed circuit board according to claim 1, wherein the bump forming metal layer and the wiring film forming metal layer are made of copper, and the insulating layer is made of a ceramic material. Method. 剥離性シートと、
前記剥離性シート上に設けられた所定のパターンを有する複数の配線膜と、
前記複数の配線膜のうち１つ以上の配線膜の上に、エッチングストッパー層を介して設けられたバンプと、
前記バンプが設けられている面の上に、前記バンプの頂部のみが露出するように設けられた絶縁層と、
を有し、
前記エッチングストッパー層は、前記バンプと前記配線膜との間のみに設けられていることを特徴とする配線回路基板。A peelable sheet;
A plurality of wiring films having a predetermined pattern provided on the peelable sheet;
Bumps provided on one or more wiring films among the plurality of wiring films via an etching stopper layer;
On the surface on which the bump is provided, an insulating layer provided so that only the top of the bump is exposed;
Have
The printed circuit board, wherein the etching stopper layer is provided only between the bump and the wiring film. 剥離性シートと、
前記剥離性シートの内部に設けられた所定のパターンを有する配線膜と、
前記配線膜上に、表面が前記剥離性シートから露出するように設けられたエッチングストッパー層と、
前記エッチングストッパー層の上に設けられたバンプと、
前記バンプが設けられた面に前記バンプの頂部のみが露出するように設けられた絶縁層と、
を有することを特徴とする配線回路基板。A peelable sheet;
A wiring film having a predetermined pattern provided inside the peelable sheet;
On the wiring film, an etching stopper layer provided so that the surface is exposed from the peelable sheet,
A bump provided on the etching stopper layer;
An insulating layer provided such that only the top of the bump is exposed on the surface on which the bump is provided;
A printed circuit board comprising: 前記バンプおよび前記配線膜は銅からなり、前記絶縁層はセラミック材料からなることを特徴とする請求項６または請求項７のいずれかに記載の配線回路基板。  8. The printed circuit board according to claim 6, wherein the bump and the wiring film are made of copper, and the insulating layer is made of a ceramic material. 絶縁層と、前記絶縁層の上下両面に所定のパターンをなして形成されている配線膜と、を有し、前記上下両面の配線膜が前記絶縁層内に形成されたスルーホールによって接続されているコア基板の上下両面に、
請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記コア基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。An insulating layer; and a wiring film formed in a predetermined pattern on both upper and lower surfaces of the insulating layer, wherein the upper and lower wiring films are connected by through holes formed in the insulating layer. On both the top and bottom sides of the core substrate
4. A printed circuit board on which a bump manufactured by the method for manufacturing a printed circuit board according to claim 1 is formed so that the bump contacts the wiring film formed on the core substrate. A method for producing a multilayer wiring board, comprising the step of: 絶縁層と、前記絶縁層の上下両面に所定のパターンをなして形成されている配線膜と、を有し、前記上下両面の配線膜が前記絶縁膜内に形成されたスルーホールによって接続されているコア基板の上下両面に、
請求項６または請求項７のいずれかに記載のバンプが形成された配線回路基板を、前記バンプが前記コア基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。An insulating layer; and a wiring film formed in a predetermined pattern on both upper and lower surfaces of the insulating layer, wherein the upper and lower wiring films are connected by through holes formed in the insulating film. On the upper and lower surfaces of the core substrate
A step of stacking the printed circuit board on which the bump according to claim 6 is formed so that the bump contacts the wiring film formed on the core substrate. A method for manufacturing a multilayer wiring board. 請求項９に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、
請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。The multilayer wiring board manufactured by the method for manufacturing a multilayer wiring board according to claim 9, wherein the multilayer wiring board is formed with wiring films on both upper and lower surfaces.
4. A printed circuit board on which a bump manufactured by the method for manufacturing a printed circuit board according to claim 1 is formed in contact with the wiring film on which the bump is formed on the multilayer wiring board. A method for manufacturing a multilayer wiring board, comprising the step of stacking as described above. 請求項１０に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、
請求項６または請求項７のいずれかに記載のバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。The multilayer wiring board manufactured by the method for manufacturing a multilayer wiring board according to claim 10, wherein the wiring films are formed on both upper and lower surfaces,
A step of laminating the printed circuit board on which the bump according to claim 6 is formed so that the bump is in contact with the wiring film formed on the multilayer wiring board is included. A method for manufacturing a multilayer wiring board. 請求項２または請求項４のいずれかに記載の配線回路基板の製造方法によって製造された、上下両面に配線膜が形成された配線回路基板の上下両面に、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。  Either of Claim 1 or Claim 3 manufactured by the manufacturing method of the printed circuit board according to any one of Claims 2 and 4, wherein the printed circuit board has wiring films formed on both upper and lower surfaces. A method of manufacturing a multilayer wiring board, comprising: a step of laminating a wiring circuit board on which bumps manufactured by the manufacturing method of said wiring circuit board are formed so that the bumps are in contact with the wiring film . 請求項２または請求項４のいずれかに記載の配線回路基板の製造方法によって製造された、上下両面に配線膜が形成された配線回路基板の上下両面に、請求項６または請求項７のいずれかに記載のバンプが形成された第２の配線回路基板を、前記バンプが前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。  Either of Claim 6 or Claim 7 manufactured by the method for manufacturing a printed circuit board according to any one of Claims 2 and 4, wherein both upper and lower surfaces of the printed circuit board on which wiring films are formed are formed. A method of manufacturing a multilayer wiring board, comprising: laminating a second printed circuit board on which the bumps are formed so that the bumps are in contact with the wiring film. 請求項１３に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造されたバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。  The printed circuit board according to any one of claims 1 and 3, wherein the printed circuit board according to claim 13 is formed on the upper and lower surfaces of the multilayer wiring board produced by the multilayer wiring board manufacturing method according to claim 13. A multilayer circuit board comprising a step of laminating a wiring circuit board on which a bump manufactured by the manufacturing method is formed so that the bump contacts the wiring film formed on the multilayer wiring board. Production method. 請求項１４に記載の多層配線基板の製造方法によって製造された、上下両面に配線膜が形成された多層配線基板の上下両面に、請求項６または請求項７のいずれかに記載のバンプが形成された配線回路基板を、前記バンプが前記多層配線基板に形成されている前記配線膜と接するように積層するステップを含むことを特徴とする多層配線基板の製造方法。  The bump according to claim 6 or 7 is formed on both upper and lower surfaces of the multilayer wiring substrate, which is manufactured by the method for manufacturing a multilayer wiring substrate according to claim 14 and has a wiring film formed on both upper and lower surfaces. And a step of stacking the printed circuit board so that the bumps are in contact with the wiring film formed on the multilayer wiring board. 請求項１または請求項３のいずれかに記載の配線回路基板の製造方法によって製造された、剥離性シートの上にバンプが形成された配線回路基板に対して、
配線膜が形成されている銅箔を、前記配線膜が前記配線回路基板に形成されている前記バンプと接するように、前記配線回路基板に積層するステップと、
前記銅箔を部分的にエッチングすることにより、別のバンプを形成するバンプ形成ステップと、
前記別のバンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。With respect to the printed circuit board in which bumps are formed on the peelable sheet manufactured by the method for manufacturing a printed circuit board according to claim 1,
Laminating a copper foil on which a wiring film is formed on the wiring circuit board such that the wiring film is in contact with the bumps formed on the wiring circuit board;
A bump forming step of forming another bump by partially etching the copper foil;
An insulating layer forming step of forming an insulating layer so that only the tops of the other bumps are exposed;
A method for producing a multilayer wiring board, comprising: 請求項６または請求項７のいずれかに記載の剥離性シートの上にバンプが形成された配線回路基板に対して、
配線膜が形成されている銅箔を、前記配線膜が前記配線回路基板に形成されている前記バンプと接するように、前記配線回路基板に積層するステップと、
前記銅箔を部分的にエッチングすることにより、別のバンプを形成するバンプ形成ステップと、
前記別のバンプの頂部のみが露出するように絶縁層を形成する絶縁層形成ステップと、
を含むことを特徴とする多層配線基板の製造方法。With respect to the printed circuit board in which bumps are formed on the peelable sheet according to claim 6 or 7,
Laminating a copper foil on which a wiring film is formed on the wiring circuit board such that the wiring film is in contact with the bumps formed on the wiring circuit board;
A bump forming step of forming another bump by partially etching the copper foil;
An insulating layer forming step of forming an insulating layer so that only the tops of the other bumps are exposed;
A method for producing a multilayer wiring board, comprising:
JP2003197246A 2003-07-15 2003-07-15 Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method Expired - Fee Related JP4283609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003197246A JP4283609B2 (en) 2003-07-15 2003-07-15 Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003197246A JP4283609B2 (en) 2003-07-15 2003-07-15 Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009014166A Division JP4603081B2 (en) 2009-01-26 2009-01-26 Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2005038898A JP2005038898A (en) 2005-02-10
JP4283609B2 true JP4283609B2 (en) 2009-06-24

Family

ID=34207459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003197246A Expired - Fee Related JP4283609B2 (en) 2003-07-15 2003-07-15 Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP4283609B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512176A (en) * 2005-10-06 2009-03-19 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド Structure and method for making interconnect elements having metal traces embedded in the surface of a dielectric
KR100872131B1 (en) * 2007-07-10 2008-12-08 삼성전기주식회사 Manufacturing method for printed circuit board
WO2009136495A1 (en) 2008-05-09 2009-11-12 国立大学法人九州工業大学 Chip-size double side connection package and method for manufacturing the same
KR101088792B1 (en) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 Printed Circuit Board and Manufacturing method of the same
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect

Also Published As

Publication number Publication date
JP2005038898A (en) 2005-02-10

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
TWI413475B (en) Process of electronic structure and electronic structure
US8510936B2 (en) Manufacturing method of package carrier
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
KR100836653B1 (en) Circuit board and method for manufacturing thereof
JP3788917B2 (en) Method for manufacturing flexible multilayer printed circuit board
JP2001308548A (en) Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP2006229115A (en) Metal component used in manufacturing wiring substrate and method for manufacturing wiring substrate using it
JP4603081B2 (en) Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method
US20100224395A1 (en) Multilayer wiring board and its manufacturing method
US10477704B2 (en) Multilayer board and electronic device
KR20070068445A (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US20120080401A1 (en) Method of fabricating multilayer printed circuit board
JP4283609B2 (en) Wiring circuit board manufacturing method, wiring circuit board, and multilayer wiring board manufacturing method
JP4398683B2 (en) Manufacturing method of multilayer wiring board
JP2003304072A (en) Multilayer wiring board and method of manufacturing the same
WO2011047544A1 (en) Metal layer structure of multilayer flexible borad and making method thereof
KR101946989B1 (en) The printed circuit board and the method for manufacturing the same
US20080164562A1 (en) Substrate with embedded passive element and methods for manufacturing the same
US20070170598A1 (en) Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
TWI442844B (en) Embedded flex circuit board and method of fabricating the same
JP2004031476A (en) Multilayer printed board with built-in electronic part and its manufacturing method
JP4523261B2 (en) Wiring circuit board, method for manufacturing wiring circuit board, and method for manufacturing multilayer wiring board
WO2006079097A1 (en) Structure and method of making interconnect element having metal traces embedded in suface of dielectric

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees