JP4281447B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4281447B2 JP4281447B2 JP2003272408A JP2003272408A JP4281447B2 JP 4281447 B2 JP4281447 B2 JP 4281447B2 JP 2003272408 A JP2003272408 A JP 2003272408A JP 2003272408 A JP2003272408 A JP 2003272408A JP 4281447 B2 JP4281447 B2 JP 4281447B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- heating
- temperature
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
半導体基板上に形成した金属と半導体材料との合金化を行う半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which a metal formed on a semiconductor substrate is alloyed with a semiconductor material.
Si系デバイスでは、n型、p型に係わらず最大の不純物濃度として1×1020台が実現されているため、ノンアロイオーミックコンタクトを容易に得ることができる。これに対し、化合物半導体系デバイス(特に電子デバイス)では、最大不純物濃度が1〜2×1019程度の低い値であり、この程度の不純物濃度ではノンアロイオーミックコンタクトを実現することは難しい。従って、半導体基板中に金属を拡散して合金化する作業(アロイ)が必要となる。 In Si-based devices, a maximum impurity concentration of 1 × 10 20 is realized regardless of n-type or p-type, so that non-alloy ohmic contacts can be easily obtained. On the other hand, in compound semiconductor devices (especially electronic devices), the maximum impurity concentration is a low value of about 1 to 2 × 10 19 , and it is difficult to realize non-alloy ohmic contact at this level of impurity concentration. Accordingly, an operation (alloy) for diffusing metal into the semiconductor substrate to form an alloy is required.
オーミック金属のアロイ条件は、一般的には400℃〜500℃で1分〜2分程度である。この場合、室温からアロイ温度まで急速に加熱し、アロイ終了後に室温に急速に冷却する。これは、ドーピングされた不純物のプロファイルを乱すことなく、アロイを行うためである。なお、ドーピングは通常、n型の不純物(GaAsの場合にはSi)をイオン注入することで行われる。注入条件によっては、厚さ100nm程度に薄層化したn+層を実現することが可能であり、この薄層プロファイルを乱すことなくアロイすることが求められる。 The alloying conditions for the ohmic metal are generally about 400 to 500 ° C. for about 1 to 2 minutes. In this case, it is rapidly heated from room temperature to the alloy temperature, and rapidly cooled to room temperature after completion of the alloy. This is because alloying is performed without disturbing the profile of the doped impurity. The doping is usually performed by ion implantation of an n-type impurity (Si in the case of GaAs). Depending on the implantation conditions, it is possible to realize an n + layer thinned to a thickness of about 100 nm, and it is required to alloy without disturbing the thin layer profile.
このような半導体基板の急速加熱・冷却プロセスでは、熱履歴により歪が基板内に誘起され、極端な場合は基板が自己破壊してしまうことがある。すなわち、単にアロイ炉から基板を取り出したり、室温からアロイ炉の高温部に基板を搭載したりするだけで、基板が割れてしまうことがある。 In such a rapid heating / cooling process of a semiconductor substrate, distortion is induced in the substrate due to a thermal history, and in an extreme case, the substrate may be self-destructed. That is, the substrate may be broken simply by taking out the substrate from the alloy furnace or mounting the substrate from the room temperature to the high temperature part of the alloy furnace.
このような急速加熱・冷却プロセスにおいて基板のわれを防ぐため、種々の手法が提案されている。例えば、特許文献1乃至2ではいずれも、中間温度で一時基板を保持した後に処理温度まで昇温、或いは中間温度で基板を保持した後に室温に降温、というプロセスを経る。
しかしながら、上記した従来技術の手法では、中間温度に昇温したり降温したりする中間温度室が必要となり、装置構成及びプロセスが複雑化してしまう。 However, the above-described conventional technique requires an intermediate temperature chamber that raises or lowers the temperature to an intermediate temperature, which complicates the apparatus configuration and process.
また特許文献1には、搬送アームにより基板を予備加熱または予備冷却する手法も開示されているが、搬送アームで加熱・冷却するためには基板の全面をカバーする程度の面積がなければ、基板全体の加熱・冷却はできない。このとき、基板の全面をカバーする程度に搬送アームの面積を拡大すれば、リフトピンで基板を受けることができなくなる。 Patent Document 1 also discloses a method of pre-heating or pre-cooling a substrate with a transfer arm, but in order to heat and cool the substrate with the transfer arm, if there is not enough area to cover the entire surface of the substrate, the substrate The whole cannot be heated or cooled. At this time, if the area of the transfer arm is enlarged to cover the entire surface of the substrate, the substrate cannot be received by lift pins.
本発明は、上記した事情に鑑みて為されたものであり、半導体基板の熱割れのおそれを低減するために装置構成及びプロセスの複雑化を招くことなく、半導体基板上に形成した金属と半導体材料との合金化を良好に行うことを可能とする半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and a metal and a semiconductor formed on a semiconductor substrate without incurring the complexity of the apparatus configuration and process to reduce the risk of thermal cracking of the semiconductor substrate. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be favorably alloyed with a material.
本発明に係る半導体装置の製造方法は、加熱部を含む加熱炉内に半導体材料からなる基板を搬入し、基板上に形成した金属と半導体材料との合金化を行う方法である。この方法では、加熱部の温度を金属と半導体材料との合金化を可能とする温度に維持し、加熱炉内に基板を搬入して加熱部上で所定時間だけ保持した後、加熱部に基板を接触させて金属と半導体材料との合金化を行い、加熱部から基板を離間させ、加熱部上で基板を所定時間だけ保持した後、加熱炉から基板を搬出して冷却する。 The method for manufacturing a semiconductor device according to the present invention is a method in which a substrate made of a semiconductor material is carried into a heating furnace including a heating section, and alloying of the metal formed on the substrate and the semiconductor material is performed. In this method, the temperature of the heating unit is maintained at a temperature that enables alloying of the metal and the semiconductor material, the substrate is loaded into the heating furnace and held on the heating unit for a predetermined time, and then the substrate is placed on the heating unit. Is contacted to alloy the metal and the semiconductor material, the substrate is separated from the heating unit, the substrate is held on the heating unit for a predetermined time, and then the substrate is unloaded from the heating furnace and cooled.
この方法によれば、加熱部上で中間加熱及び中間冷却を行うため、別途中間温度室を設ける必要もなく、また中間温度室へ出し入れするプロセスも省略できる。従って、基板の熱割れのおそれを低減するために装置構成及びプロセスの複雑化を招くことなく、基板上に形成した金属と半導体材料との合金化を良好に行うことが可能となる。 According to this method, since intermediate heating and intermediate cooling are performed on the heating unit, it is not necessary to provide a separate intermediate temperature chamber, and the process of taking in and out the intermediate temperature chamber can be omitted. Therefore, it is possible to satisfactorily alloy the metal formed on the substrate and the semiconductor material without complicating the apparatus configuration and the process in order to reduce the risk of thermal cracking of the substrate.
加熱炉内は、室温より高くて金属と半導体材料との合金化が進まない温度に維持されると好ましい。中間加熱及び中間冷却のプロセスと合金化プロセスとを区別することで、良好な合金化が図られる。 The inside of the heating furnace is preferably maintained at a temperature higher than room temperature at which the alloying of the metal and the semiconductor material does not proceed. By distinguishing between the intermediate heating and cooling processes and the alloying process, good alloying can be achieved.
加熱炉に対する基板の搬入及び搬出は搬送アームにより行い、加熱部への基板の接触及び離間は、加熱部に昇降可能に設けられたリフトピンにより行うと好ましい。 It is preferable that the substrate is carried into and out of the heating furnace by a transfer arm, and the substrate is brought into contact with and separated from the heating unit by lift pins provided in the heating unit so as to be movable up and down.
リフトピンの基板と接触する先端部は平坦であると好ましい。このようにすれば、基板とリフトピンとの接触面積が大きくなるため、熱応力が分散され熱割れのおそれが低減される。 The tip of the lift pin that contacts the substrate is preferably flat. In this way, the contact area between the substrate and the lift pins is increased, so that thermal stress is dispersed and the risk of thermal cracking is reduced.
リフトピンの先端部は、基板を支持するときにリフトピンの径方向に開くと好ましい。このようにすれば、基板とリフトピンとの接触面積が一層大きくなる。 The tip of the lift pin is preferably opened in the radial direction of the lift pin when supporting the substrate. In this way, the contact area between the substrate and the lift pins is further increased.
リフトピンの先端部は、リフトピンの軸方向に沿って延びる複数の支持片を有し、複数の支持片は、基板を支持するときにリフトピンの径方向に展開すると好ましい。 The tip of the lift pin preferably has a plurality of support pieces extending along the axial direction of the lift pin, and the plurality of support pieces are preferably deployed in the radial direction of the lift pin when supporting the substrate.
搬送アームの少なくとも基板と接触する部位は、石英から形成されていると好ましい。熱伝導を悪くすることで基板の温度変化が少なくなり、熱応力が緩和される。 It is preferable that at least a portion of the transfer arm that contacts the substrate is made of quartz. By deteriorating the heat conduction, the temperature change of the substrate is reduced and the thermal stress is relieved.
加熱炉から基板を搬出するために搬送アームを基板と接触させる前に、搬送アームを加熱炉内に導入し所定時間だけ保持して加熱すると好ましい。基板と搬送アームとの温度差を低減することで、熱応力が緩和される。 Before bringing the transfer arm into contact with the substrate for unloading the substrate from the heating furnace, it is preferable to introduce the transfer arm into the heating furnace and hold it for a predetermined time to heat it. By reducing the temperature difference between the substrate and the transfer arm, the thermal stress is alleviated.
本発明によれば、半導体基板の熱割れのおそれを低減するために装置構成及びプロセスの複雑化を招くことなく、半導体基板上に形成した金属と半導体材料との合金化を良好に行うことを可能とする半導体装置の製造方法が提供される。 According to the present invention, it is possible to satisfactorily alloy the metal formed on the semiconductor substrate with the semiconductor material without reducing the complexity of the apparatus configuration and process in order to reduce the risk of thermal cracking of the semiconductor substrate. A method for manufacturing a semiconductor device is provided.
以下、添付図面を参照して本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
図1は、本実施形態に係る半導体装置の製造方法を実施するのに好適なアロイ熱処理装置(以下、「熱処理装置」ともいう。)10を示す分解斜視図である。また図2は、熱処理装置10の構成を模式的に示す側面図である。なお、図2においては、説明の便宜上、後述する熱処理炉12の炉本体部14と上蓋部16とは省略して図示している。
FIG. 1 is an exploded perspective view showing an alloy heat treatment apparatus (hereinafter also referred to as “heat treatment apparatus”) 10 suitable for carrying out the semiconductor device manufacturing method according to the present embodiment. FIG. 2 is a side view schematically showing the configuration of the
図1に示すように、熱処理装置10は外形が直方体状をなす熱処理炉12を備えている。熱処理炉12は、上端が開放された炉本体部14と炉本体部14の上端を閉塞する上蓋部16とを有している。炉本体部14は、仕切壁18により加熱室(加熱炉)20と冷却室22とに仕切られている。
As shown in FIG. 1, the
加熱室20には、半導体基板Wを加熱するためのホットプレート24が設けられており、冷却室22には、半導体基板Wを冷却するためのクーリングプレート26が設けられている。ホットプレート24及びクーリングプレート26の上面は、半導体基板Wと略同一の面積を有する。ホットプレート24には、上下面を貫通する3つの孔28が設けられており、これら3つの孔28にはそれぞれ上下方向に進退するリフトピン30が設けられている。またクーリングプレート26には、上下面を貫通する3つの孔32が設けられており、これら3つの孔32にはそれぞれ上下方向に進退するリフトピン34が設けられている。これらリフトピン30,34により半導体基板Wを支持し、上下方向に進退させることで、半導体基板Wがホットプレート24又はクーリングプレート26に接触されたり離間されたりする。これらリフトピン30,34は、金属(SUS)から形成することもできるが、熱伝導の悪いセラミクス、若しくは石英、耐熱テフロン(登録商標)から形成すると好ましい。
The
これらリフトピン30,34の半導体基板Wと接触する先端部は、図2に示すように、平坦に設けられている。なお、これらリフトピン30,34は、図3に示す突き上げ位置Pにおいて半導体基板Wを支持するようになっており、搬送アーム36と干渉しないようになっている。
The tip portions of the
加熱室20及び冷却室22の並び方向(以下、「基板搬送方向」という。)であって冷却室22の側方には、図1及び図2に示すように、熱処理炉12内へ半導体基板Wを搬入及び搬出するための搬送アーム36が設けられている。搬送アーム36のアーム部38は、金属から形成されている。この搬送アーム36は、基板搬送方向に進退可能であり、先端には半導体基板Wを支持する支持部40が設けられている。図3に示すように、この支持部40には真空吸着孔42が設けられており、半導体基板Wは中央部分において真空吸着されて支持される。ここで、支持部40の少なくとも半導体基板Wと接触する部位は、セラミクスから形成されていると好ましく、石英から形成されているとより好ましい。
In the direction in which the
冷却室22を画成する炉本体部14の側壁であって搬送アーム36と対面する部位には、半導体基板Wを支持した搬送アーム36を冷却室22内に搬入及び搬出するための開口部44が設けられている。また仕切壁18には、冷却室22に導入された半導体基板Wを支持した搬送アーム36を、更に加熱室20内に搬入及び搬出するための開口部46が設けられている。
An
次に、上記した構成の熱処理装置10を利用した半導体装置の製造方法を説明する。なお、以下の説明で参照する図4から図9では、説明の便宜上、ホットプレート24、クーリングプレート26、及び搬送アーム36の位置関係のみを図示している。
Next, a method for manufacturing a semiconductor device using the
まず、図1及び図2に示すように、搬送アーム36により半導体基板Wを真空吸着して支持する。半導体基板Wは、例えばGaAsなどの化合物半導体からなり、上面にはAl、W等の金属が形成されている。
First, as shown in FIGS. 1 and 2, the semiconductor substrate W is vacuum-sucked and supported by the
そして、ホットプレート24の温度を半導体基板Wと金属との合金化が進む温度T1、例えば350℃<T1<500℃に加熱する。なお、以下の一連の工程では、ホットプレート24の温度は常に一定温度T1に維持する。
Then, the temperature of the
次に、半導体基板Wを支持した搬送アーム36を、開口部44を通して熱処理炉12内に導入し、冷却室22をそのまま通過させ、更に開口部46を通して加熱室20内に導入することで、加熱室20内に半導体基板Wを搬入する。このとき、クーリングプレート26に設けられたリフトピン34及びホットプレート24に設けられたリフトピン30は、いずれもプレート内に納まった状態にあり、半導体基板Wを搬送する支障にはならない。
Next, the
加熱室20内に搬入された半導体基板Wは、ホットプレート24の上方で停止される。半導体基板Wの停止後、真空吸着を解除すると同時にリフトピン30,34を上昇させ、図4に示すように、半導体基板Wを搬送アーム36から持ち上げる。そして、半導体基板Wを持ち上げた状態で、図5に示すように、搬送アーム36を右方のクーリングプレート26を越えた位置まで移動させる。
The semiconductor substrate W carried into the
次に、リフトピン30により半導体基板Wを持ち上げた状態で、例えば20秒〜30秒程度の所定時間だけ保持し、半導体基板Wを中間加熱する。このとき、加熱室20内は、室温(27℃)よりも高くて半導体基板Wと金属との合金化が進まない温度T2、例えば27℃<T2<300℃、好ましくは250℃<T2<300℃に維持されていると好ましい。このようにすれば、中間加熱のプロセスと合金化プロセスとが区別され、良好な合金化が図られる。
Next, in a state where the semiconductor substrate W is lifted by the lift pins 30, for example, the semiconductor substrate W is intermediately heated while being held for a predetermined time of about 20 seconds to 30 seconds. At this time, the temperature in the
ここで、上記したリフトピン30によるホットプレート24の上方での半導体基板Wの所定時間に亘る保持は、半導体基板Wを中間加熱するための意図的な保持であり、ホットプレート24上に搭載するという次工程に繋げるため、半導体基板Wをホットプレート24の上方で停止させる単なる保持とは区別される。このような半導体基板Wの中間加熱により、ホットプレート24の温度T1の40%〜80%の温度に半導体基板Wの温度を上昇させる。
Here, the holding of the semiconductor substrate W over the
そして、図6に示すように、リフトピン30を下降させてホットプレート24上に半導体基板Wを搭載する。この状態で、例えば1分〜2分程度の所定時間だけ半導体基板Wを加熱し、半導体基板Wと金属との合金化を図る。アロイ条件は、通常ホットプレート24の温度、及びホットプレート24上に半導体基板Wを載置する時間として規定される。半導体基板W自身の温度は、ホットプレート24上に置かれた瞬間にアロイ温度(ホットプレートの温度)に上昇するのではなく、ホットプレート24と半導体基板Wとの間の熱伝導率、及び半導体基板Wの熱容量に依存して、漸次上昇する。
Then, as shown in FIG. 6, the lift pins 30 are lowered and the semiconductor substrate W is mounted on the
次に、リフトピン30を上昇させることにより半導体基板Wを持ち上げ、ホットプレート24から離間させた状態で、例えば20秒〜30秒程度の所定時間だけ保持し、半導体基板Wを一次中間冷却する。このときも、加熱室20内は上記した温度T2に維持されていると好ましい。
Next, the semiconductor substrate W is lifted by raising the lift pins 30 and held for a predetermined time of, for example, about 20 seconds to 30 seconds in a state of being separated from the
ここで、上記したリフトピン30によるホットプレート24の上方での半導体基板Wの所定時間に亘る保持は、半導体基板Wを一次中間冷却するための意図的な保持であり、搬送アーム36により半導体基板Wを加熱室20から搬出するという次工程に繋げるため、半導体基板Wをホットプレート24の上方で停止させる単なる保持とは区別される。このような半導体基板Wの一次中間冷却により、ホットプレート24の温度T1の40%〜80%の温度に半導体基板Wの温度を降下させる。
Here, the holding of the semiconductor substrate W above the
次に、右方に待機していた搬送アーム36を加熱室20内に侵入させ、半導体基板Wの下方まで移動させた後、リフトピン30を下降させて半導体基板Wを搬送アーム36上に載置させる。ここで、搬送アーム36を半導体基板Wと接触させる前に、搬送アーム36を加熱室20内に導入し、10秒〜60秒程度の所定時間だけ保持して加熱すると好ましい。このようにすれば、半導体基板Wと搬送アーム36との温度差が低減され、熱応力が緩和される。そして、支持部40により半導体基板Wを真空吸着して、搬送アーム36を後退させて半導体基板Wを冷却室22内に搬入する。
Next, the
冷却室22内に搬入された半導体基板Wは、クーリングプレート26の上方で停止される。半導体基板Wの停止後、真空吸着を解除すると同時にリフトピン34を上昇させ、図7に示すように、半導体基板Wを搬送アーム36から持ち上げる。そして、半導体基板Wを持ち上げた状態で、図8に示すように、搬送アーム36を右方の待機位置まで移動させる。
The semiconductor substrate W carried into the cooling
次に、リフトピン34により半導体基板Wを持ち上げた状態で、例えば10秒〜30秒程度の所定時間だけ保持し、半導体基板Wを二次中間冷却する。このとき、冷却室22内の温度T3は、例えば27℃<T3<200℃、好ましくは50℃<T3<150℃に維持されていると好ましい。このようにすれば、半導体基板Wとリフトピン34との温度差が緩和される。
Next, in a state where the semiconductor substrate W is lifted by the lift pins 34, the semiconductor substrate W is held for a predetermined time, for example, about 10 seconds to 30 seconds, and the semiconductor substrate W is subjected to secondary intermediate cooling. At this time, the temperature T3 in the cooling
ここで、上記したリフトピン34によるクーリングプレート26の上方での半導体基板Wの所定時間に亘る保持は、半導体基板Wを二次中間冷却するための意図的な保持であり、クーリングプレート26上に搭載するという次工程に繋げるため、半導体基板Wをクーリングプレート26の上方で停止させる単なる保持とは区別される。
Here, the holding of the semiconductor substrate W above the cooling
そして、図9に示すように、リフトピン34を下降させてクーリングプレート26上に半導体基板Wを搭載する。この状態で、例えば1分〜2分程度の十分な時間だけ半導体基板Wを冷却する。このとき、窒素ガスを半導体基板Wの上方から大量に吹き付け、補強的に冷却してもよい。
Then, as shown in FIG. 9, the lift pins 34 are lowered and the semiconductor substrate W is mounted on the
次に、リフトピン34を上昇させることにより半導体基板Wを持ち上げ、クーリングプレート26から離間させ、クーリングプレート26の上方で半導体基板Wを保持する。これと共に、右方に待機していた搬送アーム36を冷却室22内に侵入させ、半導体基板Wの下方まで移動させた後、リフトピン34を下降させて半導体基板Wを搬送アーム36上に載置させる。そして、支持部40により半導体基板Wを真空吸着して、図2に示すように、搬送アーム36を後退させて半導体基板Wを熱処理炉12から搬出し、半導体基板Wを回収する。
Next, the semiconductor substrate W is lifted by lifting the lift pins 34, separated from the cooling
次に、本実施形態に係る半導体装置の製造方法の作用及び効果について説明する。 Next, operations and effects of the semiconductor device manufacturing method according to the present embodiment will be described.
ホットプレート24の上方で中間加熱及び一次中間冷却を行うため、別途中間温度室を設ける必要もなく、また中間温度室へ出し入れするプロセスも省略できる。従って、半導体基板Wの熱割れのおそれを低減するために装置構成及びプロセスの複雑化を招くことなく、半導体基板W上に形成した金属と半導体材料との合金化を良好に行うことが可能である。これにより、化合物半導体のように不純物濃度が低い場合でも、良好なオーミックコンタクトを有する半導体装置を得ることが可能となる。
Since intermediate heating and primary intermediate cooling are performed above the
加熱室20内は、室温より高くて金属と半導体材料との合金化が進まない温度に維持されるため、中間加熱及び一次中間冷却のプロセスと合金化プロセスとが区別され、良好な合金化が図られる。
Since the inside of the
リフトピン30,34の半導体基板Wと接触する先端部は平坦であるため、半導体基板Wとリフトピンとの接触面積が大きくなり、熱応力が分散されて熱割れのおそれが低減される。 Since the tip portions of the lift pins 30 and 34 that are in contact with the semiconductor substrate W are flat, the contact area between the semiconductor substrate W and the lift pins is increased, the thermal stress is dispersed, and the risk of thermal cracking is reduced.
搬送アーム36の支持部40の少なくとも半導体基板Wと接触する部位を石英から形成すると、熱伝導が悪くなって半導体基板Wの温度変化が少なくなり、熱応力が緩和される。
If at least a portion of the
加熱室20から半導体基板Wを搬出するために搬送アーム36を半導体基板Wと接触させる前に、搬送アーム36を加熱室20内に導入し所定時間だけ保持して加熱すると、半導体基板Wと搬送アーム36との温度差が低減され、熱応力が緩和される。
Before bringing the
なお、本発明は上記した実施形態に限定されることなく、種々の変形が可能である。例えば、図10に示すように、リフトピン30,34の先端部を上面が平坦な平皿状に拡径させてもよい。或いは、図11に示すように、リフトピン30,34の先端部はリフトピン30,34の軸方向に沿って延びる複数の支持片80を有することとし、複数の支持片80は、半導体基板Wを支持するときにリフトピン30,34の径方向に展開するように構成すると好ましい。このようにすれば、半導体基板Wとリフトピン30,34との接触面積が一層大きくなり、熱応力が分散されて熱割れのおそれが一層低減される。
The present invention is not limited to the above-described embodiment, and various modifications can be made. For example, as shown in FIG. 10, the diameters of the tip portions of the lift pins 30 and 34 may be expanded into a flat plate shape with a flat upper surface. Alternatively, as shown in FIG. 11, the tip portions of the lift pins 30 and 34 have a plurality of
10…アロイ熱処理装置、12…熱処理炉、20…加熱室、22…冷却室、24…ホットプレート、26…クーリングプレート、30,34…リフトピン、36…搬送アーム、40…支持部、80…支持片、W…半導体基板。
DESCRIPTION OF
Claims (6)
前記加熱部の温度を前記金属と前記半導体材料との合金化を可能とする温度に維持し、前記加熱炉内に前記基板を搬入して該加熱部上で所定時間だけ保持した後、該加熱部に該基板を接触させて該金属と該半導体材料との合金化を行い、
前記加熱部から前記基板を離間させ、該加熱部上で該基板を所定時間だけ保持した後、該加熱炉から該基板を搬出して冷却するものであり、
前記加熱炉に対する前記基板の搬入及び搬出は搬送アームにより行い、前記加熱部への該基板の接触及び離間は、該加熱部に昇降可能に設けられたリフトピンにより行い、
前記リフトピンの先端部は、前記基板を支持するときに前記リフトピンの径方向に開くことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, wherein a substrate made of a semiconductor material is carried into a heating furnace including a heating unit, and alloying between the metal formed on the substrate and the semiconductor material is performed.
The temperature of the heating unit is maintained at a temperature that enables alloying of the metal and the semiconductor material, the substrate is loaded into the heating furnace and held on the heating unit for a predetermined time, and then the heating is performed. The substrate is brought into contact with the part to alloy the metal and the semiconductor material,
The substrate is separated from the heating unit, and after holding the substrate on the heating unit for a predetermined time, the substrate is unloaded from the heating furnace and cooled .
Loading and unloading of the substrate with respect to the heating furnace is performed by a transfer arm, and contact and separation of the substrate with respect to the heating unit are performed by lift pins provided in the heating unit so as to be movable up and down,
A method of manufacturing a semiconductor device , wherein a tip end portion of the lift pin opens in a radial direction of the lift pin when the substrate is supported .
前記複数の支持片は、前記基板を支持するときに前記リフトピンの径方向に展開することを特徴とする請求項1に記載の半導体装置の製造方法。 The tip of the lift pin has a plurality of support pieces extending along the axial direction of the lift pin,
The method of manufacturing a semiconductor device according to claim 1 , wherein the plurality of support pieces are deployed in a radial direction of the lift pins when the substrate is supported.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003272408A JP4281447B2 (en) | 2003-07-09 | 2003-07-09 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003272408A JP4281447B2 (en) | 2003-07-09 | 2003-07-09 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005033082A JP2005033082A (en) | 2005-02-03 |
JP4281447B2 true JP4281447B2 (en) | 2009-06-17 |
Family
ID=34209979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003272408A Expired - Fee Related JP4281447B2 (en) | 2003-07-09 | 2003-07-09 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4281447B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101378771B1 (en) * | 2012-06-22 | 2014-03-27 | 에스브이에스 주식회사 | Annealing apparatus for processing semiconductor |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007080779A1 (en) * | 2006-01-12 | 2009-06-11 | 株式会社ニコン | Object transport apparatus, exposure apparatus, object temperature control apparatus, object transport method, and microdevice manufacturing method |
JP6349807B2 (en) * | 2014-03-14 | 2018-07-04 | オムロン株式会社 | Electronics |
JP2024078087A (en) | 2022-11-29 | 2024-06-10 | 株式会社ジェイテクトサーモシステム | Heat treatment apparatus |
-
2003
- 2003-07-09 JP JP2003272408A patent/JP4281447B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101378771B1 (en) * | 2012-06-22 | 2014-03-27 | 에스브이에스 주식회사 | Annealing apparatus for processing semiconductor |
Also Published As
Publication number | Publication date |
---|---|
JP2005033082A (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6780251B2 (en) | Substrate processing apparatus and method for fabricating semiconductor device | |
US6488778B1 (en) | Apparatus and method for controlling wafer environment between thermal clean and thermal processing | |
JP5043826B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
KR20120092057A (en) | Thermal treatment apparatus and thermal treatment method | |
JP4281447B2 (en) | Manufacturing method of semiconductor device | |
JPH11176902A (en) | Semiconductor device and manufacturing method therefor | |
JP2007073865A (en) | Heat treatment device | |
JP2010021171A (en) | Method for manufacturing semiconductor device, and semiconductor manufacturing apparatus used for the same | |
JP3373394B2 (en) | Substrate processing apparatus and substrate processing method | |
JP2015050418A (en) | Substrate cooling device, substrate cooling method, and substrate processing device | |
JP4282268B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
JP2005101161A (en) | Supporting tool for heat treatment, heat treatment apparatus, heat treatment method, method of manufacturing substrate, and method of manufacturing semiconductor device | |
JP2971818B2 (en) | Wafer heat treatment equipment | |
JP2008021824A (en) | Boat tray, and heat treating furnace for wafer | |
JP2006080294A (en) | Method of manufacturing substrate | |
JPH1074814A (en) | Method of transferring wafer, and semiconductor manufacturing apparatus | |
JP2005086132A (en) | Heat treating apparatus, manufacturing method of semiconductor device, manufacturing method of substrate, and treating method of substrate | |
TWI251290B (en) | Wafer loadlock chamber and wafer holder | |
JP5010884B2 (en) | Substrate processing apparatus, substrate transport method, and semiconductor integrated circuit device manufacturing method | |
JP2003100648A (en) | Heat treatment jig of semiconductor wafer | |
JP2004335684A (en) | Heat treatment apparatus | |
JP2006100303A (en) | Substrate manufacturing method and heat treatment apparatus | |
JP2009010165A (en) | Substrate treating equipment and method of manufacturing semiconductor device | |
JPH10223722A (en) | Semiconductor treatment apparatus | |
JP2009147383A (en) | Heat treatment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4281447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |