JP4279665B2 - 差分伝送路におけるバイアス補償のための装置及び方法 - Google Patents

Description

本発明はライン・ドライバ−ライン・レシーバ回路に関し、より詳細には、そのようなライン回路のバイアス補償に関する。

ライン・ドライバ−ライン・レシーバ回路は、例えば、デジタル又はパルス通信で使用され、通常は差分、すなわち正及び負のライン・ドライバ（ライン・トランシーバと呼ばれることもある）出力と、ライン・レシーバの対応する差分入力とを接続する差分伝送路を用いる。そのような構成では雑音が問題となることがよくある。例えば、ケーブル内にまとめられた差分伝送路の組全てが接続されていなければ、オープンのあるいは終端されていないライン・ドライバはケーブル内の別の差分伝送路での所望の信号送信、特にオープンのライン・レシーバに悪影響を与え得る。そのようなオープンの伝送路はアンテナとして働くことがあり、ケーブル内の隣接した伝送路の組及び他のどこかから雑音を拾い、その雑音をオープンのライン・レシーバに運ぶ。この雑音は無効なデータとして検出され得る。

本発明はこの雑音及び他のタイプの雑音をバイアス回路を用いて解消する。第１のバイアス回路は、ライン・レシーバの第１及び第２の入力間に接続される。この第１のバイアス回路は、ライン・レシーバが入ってくる雑音、例えば伝送路に接続されていないライン・ドライバから生じる雑音に影響されるのを保護するのに十分なバイアスを提供する。しかしながら、ライン・ドライバが伝送路に接続されているとき、第１のバイアス回路によって生じるライン・レシーバの第１及び第２の入力で受信されるデータ信号への望ましくない影響、例えば非対称なデータの波形を補償するために、第２のバイアス回路が組み込まれる。このため、第１及び第２のバイアス回路は互いにオフセットされ、好ましくは、他方の影響をキャンセルしてなくす。

具体的な、非限定的な実施形態の例では、第１のバイアス回路は、第１の電圧及びライン・レシーバの第１の入力に接続された第１の抵抗と、ライン・レシーバの第２の入力及びアースに接続された第２の抵抗とを含んでいる。第２のバイアス回路は、第２の電圧及びライン・ドライバの第２の出力の間に接続された第３の抵抗と、ライン・ドライバの第１の出力及びアースの間に接続された第４の抵抗とを含んでいる。第１及び第３の抵抗は実質的に同じ値である。第２及び第４の抵抗は実質的に同じ値である。第１及び第２の電圧は実質的に同じである。

本発明による方法の例は、差分伝送路を介してライン・レシーバの第１及び第２の入力に接続されている第１及び第２の出力を有するライン・ドライバと一緒に使用してもよい。第１のバイアスは、ライン・レシーバの第１及び第２の入力の間に提供される。第２のバイアスは、ライン・ドライバの第１及び第２の出力間に印加される。結果として、第１及び第２のバイアスは実質的にオフセットされ、好ましくは互いにキャンセルする。差分伝送路がライン・ドライバに接続されていなければ、そのライン・ドライバに関連した第２のバイアスは印加されず、第１のバイアスにより比較的高いノイズ・マージンを提供することが可能となる。この高いノイズ・マージンは、例えば、その差分伝送路が複数のライン・ドライバに接続されている複数の差分伝送路の１つであるときに有利である。

本発明の非限定的アプリケーションの例は、無線基地局に適用される。該基地局は、多数のトランシーバ・ユニットを受容すべく構成されており、対応する多数の差分伝送路を含むケーブルに接続されている第１のユニットを含んでいる。各トランシーバ・ユニットは、その関連するライン・ドライバの第１及び第２の出力間にバイアス電圧を印加すべく構成されたバイアス回路に関連している。また、基地局は、複数のライン・レシーバを含むケーブルに接続されたスイッチ・ユニットも含んでいる。各ライン・レシーバは、ケーブル内の差分伝送路の１つに接続されている第１及び第２の入力を有している。各ライン・レシーバは、第１及び第２の入力に別のバイアスを印加すべく構成された別のバイアス回路も有している。各トランシーバ・ユニットのライン・ドライバは、差分伝送路の１つによってライン・レシーバの１つに接続されている。ライン・ドライバに関連したバイアス回路は、ライン・レシーバに関連したバイアス回路を補償する。ライン・レシーバに関連したバイアス回路は、ライン・レシーバが差分伝送路の他端に接続されていない場合、入ってくる雑音からライン・レシーバを保護するのに十分なバイアスを提供する。

本発明はいくつかの利点をもたらす。第１に、かつおそらく最も重要なのは、ライン・レシーバの入力間に比較的高いバイアス電圧が印加されえるので、オープンの伝送路からの無効データを転送すること無しに、差分伝送路上でのかなり高いレベルの雑音が許容され得ることである。第２に、ライン・ドライバが接続されデータが伝送されるときに、第１のバイアス回路によって提供される高いバイアスが、ラインの回路の通常の動作にマイナスに影響しないことである。以下で説明するように、ライン・レシーバの正及び負の入力で受信されたデータ波形における非対称部分は、第１のバイアス回路で提供されたバイアスをオフセットする第２のバイアス回路で有効に取り除かれる。第３に、本発明はいくつかの単純な抵抗だけを用いて実施が容易である。第４に、本発明以外では雑音を拾うこと及び端部がオープンの伝送路での他の歪をなくすのにおそらく必要となる、シールドされたケーブル、伝送路及びコネクタを使用する必要がないのでコスト効果がある。

上記及び他の本発明の目的、特徴及び利点は、好適な非限定的例である以下の実施形態の説明、並びに添付の図面から明らかとなるであろう。図面には縮尺はなく、その代わりに本発明の原理を表すべく強調している。

本発明の全体的な理解を提供すべく、以下の説明では、限定ではなく説明のため、特定の実施形態、手順、技術などの特定の詳細事項を記載する。しかしながら、本発明がこれらの詳細事項とは異なる他の実施形態として実現され得ることは、当業者には明らかであろう。いくつかの例では、不必要な詳細事項によって本発明の説明があいまいにならないように、周知の方法、インタフェース、装置及び信号送信技術の詳細な説明は省略した。また、いくつかの図には個々の機能ブロックが示されている。これらの機能が、個々のハードウエア回路を用いて、好適にプログラムされたデジタル・マイクロプロセッサあるいは汎用コンピュータと共にソフトウエア機能ブロックを用いて、特定用途向け集積回路（ＡＳＩＣ）を用いて、及び１つ以上のデジタル信号処理装置（ＤＳＰ）を用いての少なくともいずれかで実現可能であることは、当業者には明らかであろう。

図１は、差分伝送路１４に接続された差分出力を有するライン・ドライバ１０を含む伝送路の回路を示している。その他端では、差分伝送路１４がライン・レシーバ１２の正及び負の端子に接続されて終端されている。ライン・レシーバ１２は、正（＋）及び負（−）の入力間の差の関数である出力信号を生成する。（＋）入力が（−）入力よりも低いとき、出力信号は０である。（＋）入力が（−）入力よりも高いとき、出力信号は“１”である。差分により伝送の間に情報信号自体に悪影響を与える不要な歪、オフセット、あるいは他の望ましくない成分が除去されるので、差分信号は情報信号自体ではなく情報を伝達するのに通常使用される。

図２は、他端にライン・ドライバ１０が接続されてない差分伝送路１４に接続されたライン・レシーバ１２を含むオープンのライン回路を示している。このようなオープンの伝送路はアンテナとして働き雑音を拾う。ある伝送環境では、ケーブル内に多数の差分伝送路が含まれ、いくつかだけが活発に使用され得る。使用中の伝送路の信号は、オープンの伝送路で容易に雑音として拾われ、この雑音を実際のデータとして扱うライン・レシーバに提供され得る。この問題を解決する１つの方法は、ライン・レシーバの正及び負の入力間に第１のバイアス電圧を与えることである。図２にはそのような第１のバイアス差分を与えることができる第１のバイアス回路の例が示されている。電圧Ｖｃｃは順に、分圧器において第１の抵抗Ｒａを介して正の入力端子に接続され、抵抗Ｒｂを介して負の入力端子に接続され、そして抵抗Ｒｃを介してアースに接続されている。抵抗Ｒｂはライン終端抵抗であり本発明の一部ではない。通常、このような終端抵抗は、伝送された信号の反射をなくすべく、ラインの特性インピーダンスに合わせて使用される。非限定的な回路の値の例は、Ｖｃｃ＝３．３Ｖ、Ｒａ＝１８００Ω、Ｒｂ＝１００Ω、Ｒｃ＝１０００Ωである。

図３の（Ａ）及び（Ｂ）は、ライン・レシーバの差分入力（＋）及び（−）のバイアス無し及びバイアス有りの電圧レベルをそれぞれ示している。図３（Ａ）は（＋）及び（−）の入力レベルが互いに交差するのを示し、図３（Ｂ）は（＋）及び（−）のレベルが互いに交差しないのを示している。より詳細には、図３（Ａ）は、ライン・レシーバの正及び負の入力間にバイアスが印加されていないオープン・ライン回路を示している。雑音信号の大きさは、ライン・レシーバ１２の正及び負の入力間の定常状態での差の範囲内あるいはその範囲を超えることもある。これは実際に受信したデータではなく雑音によって引き起こされる、ライン・レシーバ出力でのデータの“誤り”の検出となる。図３（Ｂ）は、正及び負の入力間のＤＣバイアス電圧が雑音の大きさを超えるように十分に大きいときに、ライン・レシーバの出力に実質的には何ら影響しない（すなわち、ライン・レシーバ出力は常にハイレベルである）同様な雑音波形を示している。基本的には、第１のバイアス回路はライン・レシーバの出力での誤りの検出、すなわち、一時的な雑音によって生じる正及び負の信号の比較による出力端子での符号の変化を防止する。このため、ＤＣ電圧の大きさを、ライン上の一般的な雑音の大きさを超えるべく十分に大きくするのが望ましい。

しかしながら、ライン・ドライバ１０が伝送路１４のオープンな端部に接続されているとき、バイアス回路１６は、ライン・ドライバ１０によって差分伝送路１４を通じてライン・レシーバに伝送されている差分データに悪影響を与える。一般に、ライン・レシーバの第１及び第２の入力のＤＣレベルが等しくない場合、時間歪が問題である。伝送ケーブルの負荷容量は、差分波形のエッジを正しい方形波でなく角度がついた傾斜にする帯域幅制限効果を有する。図５に示されるように、第１のバイアス回路１６は、ライン・レシーバ１２で受信される負の端子の波形に対して正の信号波形を非対称にする。Ｔ_lowの時間間隔において、差分入力波形の振幅は小さく、その期間は次の期間Ｔ_highよりも短い。これは図５に示された非対称性を引き起こすゼロクロスに影響する。第１のバイアス回路１６によってライン・レシーバの正及び負の入力端子間に印加されるバイアス電圧が大きくなると、非対称性の問題が大きくなる。印加されるバイアス電圧を最小にするのが望ましいが、バイアス電圧が減少するにつれ、雑音によりライン・レシーバの出力に誤った出力が現れる機会が増える。

本発明は、ライン・ドライバ１０が差分伝送路１４に接続されているとき、この問題を図６に示すように第２のバイアス回路１８を用いて解決する。第２のバイアス回路１８は、ライン・ドライバが差分伝送路に接続されているときに第１のバイアス回路１６の効力を補完する。一方のバイアスを他方のバイアスによってオフセットすれば十分であるが、バイアスの悪影響を実質的になくすのが好ましい。

この実施形態に示されるように、同じ電圧源Ｖｃｃが抵抗Ｒａを通じてライン・ドライバの負の差分出力に接続されており、アースが抵抗Ｒｃを通じてライン・ドライバ１０の正の差分出力に接続されている。第２のバイアス回路１８で抵抗Ｒａ及びＲｃをライン・レシーバに対して反対の差分ラインに接続することにより、ライン・レシーバの正及び負の入力端子の電圧レベルは実質的に等しくなる、すなわち、抵抗のマッチングが等しいと仮定すれば、ＤＣバイアスはほとんどないかゼロになるであろう。第２のバイアス回路は、図７に示すように正及び負の波形間の非対称性をなくす。

図８は、本発明の非限定的実施形態の一例による、バイアス補償方法（ブロック２０）を表している。差分入力間に第１のバイアスを有するライン・レシーバが設けられる（ブロック２２）。ライン・ドライバの差分出力は、差分伝送路を介してライン・レシーバの入力に接続される（ブロック２４）。ライン・ドライバが伝送路に接続されるとき、第１のバイアスをオフセット又はキャンセルすべくライン・ドライバの出力間に第２のバイアスが印加される（ブロック２６）。第１及び第２のバイアスはどんな方法で印加されてもよい。図６に示されたバイアス回路１６及び１８は単なる例である。

本発明の非限定的な例であり、好適なアプリケーションの一つに、無線基地局がある。図９は、無線インタフェースによって移動無線局４２と通信する基地局４０の単純化したブロック図である。基地局は、パルス符号変調された（ＰＣＭ）データを別のネットワーク、例えば無線アクセス・ネットワークとの間で送受信するスイッチ・ユニット４４を含んでいる。スイッチ・ユニットは、多数の差分伝送路４８を含むケーブル４６にも接続されている。各差分伝送路は、６つのトランシーバ・ユニット５０ａ−５０ｆの１つを受容可能な６つのコネクタの１つとバック・プレーン４９で接続されている。各トランシーバ・ユニット５０は、バック・プレーン４９の適切なコネクタに挿入あるいは受容されており、デジタル部５２と無線部５４を含んでいてもよい。受容される各トランシーバ・ユニット５０は、アンテナ５８による送信のための信号を組合わせるコンバイナ５６にも接続されている。この非限定的な例における各トランシーバ基板は、８つの呼又は接続を扱うことができる。６つのトランシーバ・ユニット全てがバック・プレーン４９に受容されている場合、基地局により合計４８の呼または接続がサービスされ得る。スイッチ・ユニット４４は、これら４８の呼のデータ転送のタイミングを調整し、データをＰＣＭに又はその逆に変換し、ＰＣＭデータを適切な差分伝送路及び対応するトランシーバ・ユニットへ又はそれらから受信あるいは分配する。

図９に示されたように、全ての基地局が常にそれらの最大容量を使用するわけではない、すなわち、バック・プレーン４９に接続されるトランシーバ・ユニットの数はこれより少ないことがある。この例では、バック・プレーン４９には２つのトランシーバ・ユニット５０ａ及び５０ｂが受容されている。使用可能なトランシーバ・ユニット５０ｃ−５０ｆに対応する残りの差分伝送路はオープンである。スイッチ・ユニット４４は、各差分伝送路についてライン・レシーバ１２と第１のバイアス回路１６とを有している。２つの受容されたトランシーバ・ユニット５０ａ及び５０ｂのデジタル部５２は、ライン・ドライバ１０と関連する第２のバイアス回路１８とを含んでいる。このため、受容されウトランシーバ・ユニット５０ａ及び５０ｂについては、第１及び第２のバイアス回路は互いにオフセットし、その結果対応するライン・レシーバの２つの入力端子で受信される波形には非対称性が好ましくはほとんどあるいは全くない。使用可能なトランシーバ・ユニット５０ｃ−５０ｆ用に設けられたオープンの差分伝送路については、ライン・ドライバ１０や関連する第２のバイアス回路１８はない。各差分伝送路用のライン・レシーバ１０に関連する第１のバイアス回路１６は、ライン・レシーバ１２の入力端子間に比較的高いバイアス電圧をもたらすように構成されてもよく、それにより高いノイズ・マージンが提供される。

上記で述べたように、本発明は簡単で、実施が容易であり、費用がかからない。その上、費用及びサイズを増大させるシールドされたケーブル及びコネクタを使う必要がない。そしてまた、（１）雑音、歪及びオープンの伝送路によって生じる無効データ、又は（２）ライン・ドライバが差分伝送路に接続されているときにせい及び負の端子で受信されたデータ信号における非対称性、を補償するのにライン・レシーバに特別な補償を必要としない。

特定の実施形態に関して本発明を説明したが、本発明がここで説明し図示したこれら特定の実施形態に限定されないことは当業者には分かるであろう。図示し説明したのに加え、異なった形態、実施形態、適用、並びに多くの変更例や変形例及び等価物の構成も本発明を実施するのに使用できる。好適な実施形態の例に関して本発明を説明したが、ここでの開示は単に説明のためであり代表的実施形態である。本発明の範囲は特許請求の範囲によって定義される。

ライン・インピーダンスに等しい抵抗（不図示）で終端された、差分伝送路によってライン回路に接続されたライン・ドライバを有する、伝送路の回路の例を示す図である。 ライン・ドライバがバイアス回路を有する差分伝送路に接続されていない端部がオープンの伝送路の回路を示す図である。 ライン・レシーバの（＋）及び（−）の差分入力のバイアスの有無による電圧レベルを示す図である。 差分対に接続され、ライン・レシーバの入力間に設けられたバイアス回路を有するライン・ドライバを示す図である。 図４に示すバイアス回路を有するライン・レシーバの正及び負の入力端子でのデータ波形を示す図である。 ２つのバイアス回路を有するライン回路を示す図である。 図６に示すライン回路のライン・レシーバの正及び負の端子でのデータ信号波形を示す図である。 本発明の一実施例に従ったバイアス補償ルーチンの手順を記載した図である。 本発明を好適に適用し得る基地局のブロック図である。

Claims (15)

1. 第１及び第２の入力を有するライン・レシーバ（１２）と、前記ライン・レシーバ（１２）の第１及び第２の入力に接続された伝送路（１４）と、前記第１及び第２の入力に接続された第１のバイアス回路（１６）と、前記ライン・レシーバの第１及び第２の入力にそれぞれ接続可能な第１及び第２の出力を有するライン・ドライバ（１０）とを含み、
   前記ライン・ドライバ（１０）の第１及び第２の出力の間に接続された第２のバイアス回路（１８）を更に備え、
   前記第１のバイアス回路（１６）が、第１の電圧（Ｖｃｃ）及び前記第１の入力に接続された第１の抵抗（Ｒａ）と、前記第２の入力及びアースに接続された第２の抵抗（Ｒｃ）とを含み、
   前記第２のバイアス回路（１８）が、第２の電圧（Ｖｃｃ）及び前記第２の出力の間に接続された第３の抵抗（Ｒａ）と、前記第１の出力及びアースの間に接続された第４の抵抗（Ｒｃ）とを含み、
   前記第２のバイアス回路（１８）のバイアスが、前記第１のバイアス回路（１６）のバイアスを実質的にオフセット又はキャンセルするように構成され、
   前記第２のバイアス回路（１８）が、前記第１のバイアス回路（１６）によって生じ、前記第１及び第２の入力で受信されたデータ信号の非対称性を補償するように構成されていることを特徴とする装置。
2. 前記第１及び第２のバイアス回路（１６，１８）が相補的であることを特徴とする請求項１に記載の装置。
3. 前記第１のバイアス回路（１６）が、前記ライン・レシーバ（１２）を入ってくる雑音から保護するのに十分なバイアスを提供するように構成されていることを特徴とする請求項１に記載の装置。
4. 前記雑音が、オープンの伝送路に接続されている前記ライン・レシーバ（１２）によって受信されることを特徴とする請求項３に記載の装置。
5. 前記第１及び第３の抵抗（Ｒａ，Ｒａ）が実質的に同じ値であり、前記第２及び第４の抵抗（Ｒｃ，Ｒｃ）が実質的に同じ値であり、前記第１及び第２の電圧（Ｖｃｃ，Ｖｃｃ）が実質的に同じであることを特徴とする請求項１に記載の装置。
6. 前記伝送路（１４）が差分伝送路であることを特徴とする請求項１に記載の装置。
7. 無線基地局（４０）で使用される請求項１に記載の装置であって、
   多数の差分伝送路（４８）を含むケーブル（４６）に接続され、それぞれが、差分伝送路（８）の１つに接続された第１及び第２の入力と、前記第１及び第２の入力の間に第１のバイアスを印加するように構成された第１のバイアス回路（１６）とを含む、多数のライン・レシーバ（１２）を受容するように構成された、第１のユニット（４４）と、
   それぞれが、前記差分伝送路（４８）の１つに接続されたライン・ドライバ（１０）を含み、前記ライン・ドライバ（１０）の第１及び第２の出力の間に第２のバイアスを印加するように構成された第２のバイアス回路（１８）に関連している、多数のトランシーバ・ユニット（５０ａ−５０ｆ）を受容し、前記ケーブル（４６）に接続されるように構成された、第２のユニット（５０）とを備え、
   各トランシーバ・ユニット（５０ａ−５０ｆ）の前記ライン・ドライバ（１０）が、前記差分伝送路（４８）の１つによって前記ライン・レシーバの１つに接続されており、
   前記ライン・ドライバ（１０）に関連した前記第２のバイアス回路（１８）が、前記ライン・レシーバ（１２）の１つに関連した前記第１のバイアス回路（１６）を補償する
   ことを特徴とする装置。
8. 前記ライン・ドライバ（１０）に関連した前記第２のバイアス回路（１８）によって前記差分伝送路（４８）の１つの間に供給される第２のバイアスが、前記ライン・レシーバ（１２）の１つに関連した前記第１のバイアス回路（１６）によって供給される第１のバイアスを実質的にオフセットすることを特徴とする請求項７に記載の装置。
9. 前記ライン・ドライバ（１０）に関連した前記第２のバイアス回路（１８）によって前記差分伝送路（４８）の１つの間に供給される第２のバイアスが、前記ライン・レシーバ（１２）の１つに関連した前記第１のバイアス回路（１６）によって供給される第１のバイアスを実質的にキャンセルすることを特徴とする請求項７に記載の装置。
10. 前記第１のバイアス回路（１６）が、前記ライン・ドライバ（１０）の１つが前記差分伝送路（４８）の１つに接続されていない場合に、前記ライン・レシーバ（１２）を入ってくる雑音から保護するのに十分なバイアスを提供するように構成されていることを特徴とする請求項７に記載の装置。
11. トランシーバ・ユニット（５０ａ−５０ｆ）に接続されていない前記差分伝送路（４８）の１つについて、前記差分伝送路（４８）の１つに接続されている前記ライン・レシーバ（１２）の前記第１のバイアス回路（１６）が、前記ライン・レシーバ（１２）を雑音から保護すべく前記ライン・レシーバ（１２）の入力間にＤＣバイアス回路を提供することを特徴とする請求項７に記載の装置。
12. 差分伝送路（１４）に接続された第１及び第２の入力を有し、該第１及び第２の入力間に第１のバイアスが供給されているライン・レシーバ（１２）と共に使用される方法であって、前記第１及び第２の入力に前記差分伝送路を介して第１及び第２の出力を有するライン・ドライバ（１０）を接続することを含み、
    前記ライン・ドライバ（１０）の第１及び第２の出力間に第２のバイアスを供給することを更に備え、
    第１の電圧（Ｖｃｃ）が第１の抵抗（Ｒａ）を介して前記第１の入力に接続され、アースが第２の抵抗（Ｒｃ）を介して前記第２の入力に接続され、第２の電圧（Ｖｃｃ）が第３の抵抗（Ｒａ）を介して前記第２の出力に接続され、アースが第４の抵抗（Ｒｃ）を介して前記第１の出力に接続され、
    前記第１のバイアス及び前記第２のバイアスが、実質的にキャンセルされ、
    前記第２のバイアスが、前記第１のバイアスによって生じ、前記第１及び第２の入力で受信されたデータ信号の非対称性を補償することを特徴とする方法。
13. 前記第１のバイアス及び第２のバイアスが、実質的に相補的であることを特徴とする請求項１２に記載の方法。
14. 前記差分伝送路（１４）が、前記ライン・レシーバに接続された複数の差分伝送路の１つであり、前記差分伝送路の１つがライン・ドライバに接続されていない場合、そのライン・ドライバに関連する前記第２のバイアスが印加されないことを特徴とする請求項１２に記載の方法。
15. 前記ライン・ドライバ（１０）が前記差分伝送路（１４）に接続されていない場合、前記第２のバイアスをなくすことを更に備えることを特徴とする請求項１２に記載の方法。

Images