JP4277451B2 - 接触接続寿命予測方法 - Google Patents
接触接続寿命予測方法 Download PDFInfo
- Publication number
- JP4277451B2 JP4277451B2 JP2001021025A JP2001021025A JP4277451B2 JP 4277451 B2 JP4277451 B2 JP 4277451B2 JP 2001021025 A JP2001021025 A JP 2001021025A JP 2001021025 A JP2001021025 A JP 2001021025A JP 4277451 B2 JP4277451 B2 JP 4277451B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- resistance value
- wiring
- substrate
- relationship
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Tests Of Electronic Circuits (AREA)
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は金属接続を伴わず主として接触による半導体素子接触接続部の寿命予測方法に関する。
【０００２】
【従来の技術】
従来電子回路部品の接続寿命予測に関しては、はんだ接続についてCoffin-Mansonの式が広く知られている（Manson著「International Journal of Fracture Mechanics」 vol.2 (1966)）。はんだ接続に関する疲労寿命予測は、多くの研究と経験に基づいて様々な評価方法が提案されている。特に上述のCoffin-Manson則は様々な金属の熱サイクル疲労寿命評価が可能であり、はんだ接続の場合、はんだ材に生じる熱歪み振幅により熱サイクル寿命を予測することができる。
【０００３】
【発明が解決しようとする課題】
上記のようにマイクロ接合部における寿命予測手法としては、はんだ接続におけるCoffin-Manson則が広く知られているが、その他の接続方式ではほとんど提案されていない。異方導電性フィルムなどを用いる接触接続に関しては接続劣化機構が明確でないこと、はんだ接続の場合は歪み振幅を接続劣化の評価因子とするが、接触接続では評価因子の限定が難しいことなどから寿命予測は困難であった。そのため接触接続方式を採用する際には、様々な条件のサンプルにて実際に熱サイクル試験を行って接続寿命を確認する必要があり、時間とコストがかかっていた。
【０００４】
本発明の目的は、シミュレーションなどを用いることにより熱サイクル試験を行わずに接触接続部の接続寿命を求めることである。
【０００５】
【課題を解決するための手段】
ところで、半導体素子と基板間の電気的導通に関して、金属接続を伴わない主として接触による電極と配線間の接続部では、周囲の温度変化が生じた際に半導体素子と基板の線膨張係数に差があるため、電極と配線間では接触面のずれが生じる。接触面は温度変化が繰り返し生じることにより互いに擦り合わされ、接触界面には図２のような摺動した痕が見られる。この摺動により接触部が削られて接触面積が減少することにより、接触接続部の接続寿命は低下する。
【０００６】
そこで、本発明では、この摺動痕の長さを接触接続の接続寿命を評価する因子として考えて上記目的を達成することとした。すなわち、半導体素子を基板上に実装し該半導体素子の有する電極と該基板の有する配線とを電気的に接続した実装構造体に対して温度サイクル試験における各サイクルごとの電極と配線間の抵抗値を測定する第１工程と、該第１工程で測定した抵抗値とその抵抗値を測定した際のサイクル数と基板上の基準となるある点から抵抗値を測定した箇所までの距離との関係を求める第２工程と、あらかじめ求めた温度サイクル試験における電極と配線間の相対的な移動量と該基板上の基準となるある点から抵抗値を測定した箇所までの距離の関係を求める第３工程と、該抵抗値とその抵抗値を測定した際のサイクル数と該温度サイクル試験における電極と配線間の相対的な移動量の関係を示す接続寿命予測曲線を作成する第４工程と、新規接続形態における電極と配線間の相対的な移動量を求める第５工程と、該第４工程で求めた接続寿命予測曲線と該第５工程で求めた新規接続形態での移動量を用いて新規接続形態での寿命を求める第６工程とを備えることで上記目的を達成することとした。
【０００７】
【発明の実施の形態】
本発明の実施例を図面を用いて以下に説明する。
図１は本発明の寿命予測に関する処理フローである。
まず、チップをプリント基板中央に異方導電性フィルムを用いて実装し熱サイクル試験を行った後の抵抗値測定を行う（第１工程）。図３は、□８mmのチップ１２をプリント基板１１の中央に異方導電性フィルムを用いて搭載した試験片である。このチップ１２はチップ側電極としてAuバンプが使用されており、一辺に１６個のバンプをチップ外周に形成したものである。各バンプには図４に示すような番号を付す。熱サイクル試験としては、-55/125℃各３０分で行い、１００サイクルごとに室温にて抵抗値を測定する。図５は、その測定結果である。これよりチップ中心からの距離が遠いチップコーナー部ほど、抵抗値が上昇しやすいことがわかる。
【０００８】
次に、測定結果と、測定した際のサイクル数と、チップ中央からの距離との関係を求める（第２工程）。例えば、縦軸に接続抵抗値、横軸にチップ中心からの距離ととり先程得られた測定結果を各サイクルごとにまとめる。図６に５００サイクル時の接続抵抗値とチップ中心からの距離の関係を一例として示す。
【０００９】
次に、熱サイクル試験を行ったサンプルと同様のモデルにてシミュレーションを行い、それにより求められたAuバンプと配線間の相対的な移動量（摺動量）とチップ中心からの距離の関係を求める（第３工程）。例えば、熱サイクル試験を行ったサンプルと同様のシミュレーションモデルを作成し、有限要素法による３次元熱シミュレーションを行った。今回は、対象形状であるため全体の1/4をモデル化したものでシミュレーションを行った。ところで、異方導電性フィルムを用いた接続において、Auバンプと配線間は接触のみで電気的導通を得ており、はんだ接続のような金属接合はされていない。そのため異方導電性フィルムによる接続のシミュレーションモデルを作成する際に、Auバンプ／配線間は実際の摺動を表現するためAuバンプ／配線界面にヤング率の低い層を形成することとした。これを考慮して-55/125℃温度サイクル時の各バンプにおける摺動量を図７の物性値を用いて計算したところ、0.8〜1.3mmとなる。このシミュレーションにより求められた移動量（摺動量）とチップ中心からの距離の関係を図８にまとめる。なお、この第３工程は、第１工程および第２工程の前に行ってもよいことは言うまでもない。
【００１０】
次に、上記測定した抵抗値とその測定した際のサイクル数と上記シミュレーションによって求められたAuバンプと配線間の相対的な移動量（摺動量）の関係をまとめて接続寿命予測曲線を作成する（第４工程）。例えば、縦軸にシミュレーションにより求められた摺動量、横軸に温度サイクル数としてまとめ、異方導電性フィルムにおける接続寿命予測曲線を得る。一例を図９に示す。この寿命予測曲線を用いると、製品設計段階でその製品形状モデルのシミュレーションを行い、摺動量を求めることによりテストサンプルを作ることなく接続寿命を推定することが可能となる。以上よりはんだ接続におけるCoffin-Manson則のような寿命予測法を異方導電性フィルムによる接続においても提案できる。
【００１１】
次に、新規接続形態の一例としてベアチップを異方導電性フィルムで５チップ搭載したマルチチップモジュールの実使用状態における接続部のAuバンプと配線間の相対的な移動量（摺動量）をシミュレーションにより求める（第５工程）。例えば、図１０のシミュレーションモデルを用いて、ベアチップを５ヶ搭載したマルチチップモジュールをBGA(Ball Grid Array)にてマザーボードへ搭載する際の異方導電性フィルムによる接続部のAuバンプと配線間の移動量（摺動量）を求める。なおこのモデルにおいてもAuバンプ／配線界面にはヤング率の低い層を形成している。図１１に実使用時を想定して、IVのチップを0.8Ｗ発熱させた際のマルチチップモジュール内の温度分布を示す。この発熱が生じると共に周辺温度が65℃〜25℃で変化した仮定したところ、IVチップで最大摺動量0.7mmとなった。
【００１２】
次に、第４工程で得られた接続寿命予測曲線と第５工程で得られたAuバンプと配線間の相対的な移動量（摺動量）よりベアチップを異方導電性フィルムで５チップ搭載したマルチチップモジュールの実使用状態における接続寿命を求める（第６工程）。例えば、第４工程で得た接続寿命予測曲線に第５工程で得られたAuバンプと配線間の摺動量0.7mmを用いると、図１２のように-55/125℃のサイクルにおいて2100サイクルまでは接続抵抗値が70mΩ/バンプ以下であると予測できる。この手法を用いることにより、実際にベアチップを５ヶ搭載したサンプルを作成する必要なく、接続寿命の推定が可能となる。
【００１３】
【発明の効果】
以上説明したように、本発明により、熱サイクル試験を行わずともシミュレーションを用いて接触接続部の接続寿命を求めることができる。
【図面の簡単な説明】
【図１】本発明の手順の流れを示したフローチャートである。
【図２】半導体素子の電極と基板の配線間の接触面が温度変化時に線膨張係数差により摺動した痕跡（基板配線側）を模式的に描いたものである。
【図３】本発明の実施例の熱サイクル試験抵抗測定用サンプルである。
【図４】本実施例に用いた試験サンプルのピン番号対応図である。
【図５】本実施例における-55/125℃熱サイクル試験の各ピン抵抗測定結果である。
【図６】本実施例における500サイクル時のチップ中心からの距離と接続抵抗値の関係をまとめた図である。
【図７】本実施例の解析で用いた物性値である。
【図８】本実施例の解析結果をチップ中心からの距離と摺動量の関係をまとめたものである。
【図９】本実施例において実験とシミュレーションより得られた寿命評価曲線である。
【図１０】マザーボード上にベアチップを５ヶ搭載したマルチチップモジュールを実装したシミュレーションモデルである。
【図１１】図１０のシミュレーションモデルにおいてチップ発熱をさせた際のマルチチップモジュールの温度分布である。
【図１２】マザーボード上にベアチップを５ヶ搭載したマルチチップモジュールの実使用状態における寿命予測例である。
【符号の説明】
１ 基板配線表面
２ 基板配線と半導体素子電極接触範囲
３ 摺動痕
１１ 基板
１２ チップ
１３ 配線
２０ ベアチップ
２１ マルチチップモジュール基板
２２ マザーボード
２３ ６６度の等温線
２４ ６５度の等温線
２５ ６４度の等温線
２６ ６３度の等温線
【発明の属する技術分野】
本発明は金属接続を伴わず主として接触による半導体素子接触接続部の寿命予測方法に関する。
【０００２】
【従来の技術】
従来電子回路部品の接続寿命予測に関しては、はんだ接続についてCoffin-Mansonの式が広く知られている（Manson著「International Journal of Fracture Mechanics」 vol.2 (1966)）。はんだ接続に関する疲労寿命予測は、多くの研究と経験に基づいて様々な評価方法が提案されている。特に上述のCoffin-Manson則は様々な金属の熱サイクル疲労寿命評価が可能であり、はんだ接続の場合、はんだ材に生じる熱歪み振幅により熱サイクル寿命を予測することができる。
【０００３】
【発明が解決しようとする課題】
上記のようにマイクロ接合部における寿命予測手法としては、はんだ接続におけるCoffin-Manson則が広く知られているが、その他の接続方式ではほとんど提案されていない。異方導電性フィルムなどを用いる接触接続に関しては接続劣化機構が明確でないこと、はんだ接続の場合は歪み振幅を接続劣化の評価因子とするが、接触接続では評価因子の限定が難しいことなどから寿命予測は困難であった。そのため接触接続方式を採用する際には、様々な条件のサンプルにて実際に熱サイクル試験を行って接続寿命を確認する必要があり、時間とコストがかかっていた。
【０００４】
本発明の目的は、シミュレーションなどを用いることにより熱サイクル試験を行わずに接触接続部の接続寿命を求めることである。
【０００５】
【課題を解決するための手段】
ところで、半導体素子と基板間の電気的導通に関して、金属接続を伴わない主として接触による電極と配線間の接続部では、周囲の温度変化が生じた際に半導体素子と基板の線膨張係数に差があるため、電極と配線間では接触面のずれが生じる。接触面は温度変化が繰り返し生じることにより互いに擦り合わされ、接触界面には図２のような摺動した痕が見られる。この摺動により接触部が削られて接触面積が減少することにより、接触接続部の接続寿命は低下する。
【０００６】
そこで、本発明では、この摺動痕の長さを接触接続の接続寿命を評価する因子として考えて上記目的を達成することとした。すなわち、半導体素子を基板上に実装し該半導体素子の有する電極と該基板の有する配線とを電気的に接続した実装構造体に対して温度サイクル試験における各サイクルごとの電極と配線間の抵抗値を測定する第１工程と、該第１工程で測定した抵抗値とその抵抗値を測定した際のサイクル数と基板上の基準となるある点から抵抗値を測定した箇所までの距離との関係を求める第２工程と、あらかじめ求めた温度サイクル試験における電極と配線間の相対的な移動量と該基板上の基準となるある点から抵抗値を測定した箇所までの距離の関係を求める第３工程と、該抵抗値とその抵抗値を測定した際のサイクル数と該温度サイクル試験における電極と配線間の相対的な移動量の関係を示す接続寿命予測曲線を作成する第４工程と、新規接続形態における電極と配線間の相対的な移動量を求める第５工程と、該第４工程で求めた接続寿命予測曲線と該第５工程で求めた新規接続形態での移動量を用いて新規接続形態での寿命を求める第６工程とを備えることで上記目的を達成することとした。
【０００７】
【発明の実施の形態】
本発明の実施例を図面を用いて以下に説明する。
図１は本発明の寿命予測に関する処理フローである。
まず、チップをプリント基板中央に異方導電性フィルムを用いて実装し熱サイクル試験を行った後の抵抗値測定を行う（第１工程）。図３は、□８mmのチップ１２をプリント基板１１の中央に異方導電性フィルムを用いて搭載した試験片である。このチップ１２はチップ側電極としてAuバンプが使用されており、一辺に１６個のバンプをチップ外周に形成したものである。各バンプには図４に示すような番号を付す。熱サイクル試験としては、-55/125℃各３０分で行い、１００サイクルごとに室温にて抵抗値を測定する。図５は、その測定結果である。これよりチップ中心からの距離が遠いチップコーナー部ほど、抵抗値が上昇しやすいことがわかる。
【０００８】
次に、測定結果と、測定した際のサイクル数と、チップ中央からの距離との関係を求める（第２工程）。例えば、縦軸に接続抵抗値、横軸にチップ中心からの距離ととり先程得られた測定結果を各サイクルごとにまとめる。図６に５００サイクル時の接続抵抗値とチップ中心からの距離の関係を一例として示す。
【０００９】
次に、熱サイクル試験を行ったサンプルと同様のモデルにてシミュレーションを行い、それにより求められたAuバンプと配線間の相対的な移動量（摺動量）とチップ中心からの距離の関係を求める（第３工程）。例えば、熱サイクル試験を行ったサンプルと同様のシミュレーションモデルを作成し、有限要素法による３次元熱シミュレーションを行った。今回は、対象形状であるため全体の1/4をモデル化したものでシミュレーションを行った。ところで、異方導電性フィルムを用いた接続において、Auバンプと配線間は接触のみで電気的導通を得ており、はんだ接続のような金属接合はされていない。そのため異方導電性フィルムによる接続のシミュレーションモデルを作成する際に、Auバンプ／配線間は実際の摺動を表現するためAuバンプ／配線界面にヤング率の低い層を形成することとした。これを考慮して-55/125℃温度サイクル時の各バンプにおける摺動量を図７の物性値を用いて計算したところ、0.8〜1.3mmとなる。このシミュレーションにより求められた移動量（摺動量）とチップ中心からの距離の関係を図８にまとめる。なお、この第３工程は、第１工程および第２工程の前に行ってもよいことは言うまでもない。
【００１０】
次に、上記測定した抵抗値とその測定した際のサイクル数と上記シミュレーションによって求められたAuバンプと配線間の相対的な移動量（摺動量）の関係をまとめて接続寿命予測曲線を作成する（第４工程）。例えば、縦軸にシミュレーションにより求められた摺動量、横軸に温度サイクル数としてまとめ、異方導電性フィルムにおける接続寿命予測曲線を得る。一例を図９に示す。この寿命予測曲線を用いると、製品設計段階でその製品形状モデルのシミュレーションを行い、摺動量を求めることによりテストサンプルを作ることなく接続寿命を推定することが可能となる。以上よりはんだ接続におけるCoffin-Manson則のような寿命予測法を異方導電性フィルムによる接続においても提案できる。
【００１１】
次に、新規接続形態の一例としてベアチップを異方導電性フィルムで５チップ搭載したマルチチップモジュールの実使用状態における接続部のAuバンプと配線間の相対的な移動量（摺動量）をシミュレーションにより求める（第５工程）。例えば、図１０のシミュレーションモデルを用いて、ベアチップを５ヶ搭載したマルチチップモジュールをBGA(Ball Grid Array)にてマザーボードへ搭載する際の異方導電性フィルムによる接続部のAuバンプと配線間の移動量（摺動量）を求める。なおこのモデルにおいてもAuバンプ／配線界面にはヤング率の低い層を形成している。図１１に実使用時を想定して、IVのチップを0.8Ｗ発熱させた際のマルチチップモジュール内の温度分布を示す。この発熱が生じると共に周辺温度が65℃〜25℃で変化した仮定したところ、IVチップで最大摺動量0.7mmとなった。
【００１２】
次に、第４工程で得られた接続寿命予測曲線と第５工程で得られたAuバンプと配線間の相対的な移動量（摺動量）よりベアチップを異方導電性フィルムで５チップ搭載したマルチチップモジュールの実使用状態における接続寿命を求める（第６工程）。例えば、第４工程で得た接続寿命予測曲線に第５工程で得られたAuバンプと配線間の摺動量0.7mmを用いると、図１２のように-55/125℃のサイクルにおいて2100サイクルまでは接続抵抗値が70mΩ/バンプ以下であると予測できる。この手法を用いることにより、実際にベアチップを５ヶ搭載したサンプルを作成する必要なく、接続寿命の推定が可能となる。
【００１３】
【発明の効果】
以上説明したように、本発明により、熱サイクル試験を行わずともシミュレーションを用いて接触接続部の接続寿命を求めることができる。
【図面の簡単な説明】
【図１】本発明の手順の流れを示したフローチャートである。
【図２】半導体素子の電極と基板の配線間の接触面が温度変化時に線膨張係数差により摺動した痕跡（基板配線側）を模式的に描いたものである。
【図３】本発明の実施例の熱サイクル試験抵抗測定用サンプルである。
【図４】本実施例に用いた試験サンプルのピン番号対応図である。
【図５】本実施例における-55/125℃熱サイクル試験の各ピン抵抗測定結果である。
【図６】本実施例における500サイクル時のチップ中心からの距離と接続抵抗値の関係をまとめた図である。
【図７】本実施例の解析で用いた物性値である。
【図８】本実施例の解析結果をチップ中心からの距離と摺動量の関係をまとめたものである。
【図９】本実施例において実験とシミュレーションより得られた寿命評価曲線である。
【図１０】マザーボード上にベアチップを５ヶ搭載したマルチチップモジュールを実装したシミュレーションモデルである。
【図１１】図１０のシミュレーションモデルにおいてチップ発熱をさせた際のマルチチップモジュールの温度分布である。
【図１２】マザーボード上にベアチップを５ヶ搭載したマルチチップモジュールの実使用状態における寿命予測例である。
【符号の説明】
１ 基板配線表面
２ 基板配線と半導体素子電極接触範囲
３ 摺動痕
１１ 基板
１２ チップ
１３ 配線
２０ ベアチップ
２１ マルチチップモジュール基板
２２ マザーボード
２３ ６６度の等温線
２４ ６５度の等温線
２５ ６４度の等温線
２６ ６３度の等温線
Claims (4)
- 半導体素子を基板上に実装し該半導体素子の有する電極と該基板の有する配線とを接触接続部にて電気的に接触接続した実装構造体に対して、温度サイクル試験における各サイクルごとの前記電極と前記配線との間の抵抗値を測定する第１工程と、
該第１工程で測定した抵抗値と、その抵抗値を測定した際のサイクル数と、基板上の基準となるある点から前記抵抗値を測定した箇所までの距離との関係を求める第２工程と、
前記温度サイクル試験を行った実装構造体のモデルを用いて、当該実装構造体における電極と配線間の相対的な移動量と、該基板上の基準となるある点から抵抗値を測定した箇所までの距離との関係を算出する第３工程と、
前記第２工程で求めた前記抵抗値、前記サイクル数及び前記距離の関係と、前記第３工程で算出した移動量及び距離の関係とから、電極と配線間の移動量を接続寿命を評価する因子として、該抵抗値と、その抵抗値を測定した際のサイクル数と、該温度サイクル試験における電極と配線間の相対的な移動量との関係を示す接続寿命予測曲線を作成する第４工程と、
新規接続形態のモデルを用い当該新規接続形態における電極と配線間の相対的な移動量を算出する第５工程と、
該第４工程で作成した接続寿命予測曲線と該第５工程で算出した新規接続形態での移動量を用いて、前記新規接続形態での接触接続部の寿命を求める第６工程とを備えたことを特徴とする接触接続寿命予測方法。 - 前記基準となるある点が半導体素子の中心であることを特徴とする請求項１記載の接触接続寿命予測方法。
- 前記基準となるある点が基板の中心であることを特徴とする請求項１記載の接触接続寿命予測方法。
- 前記半導体素子と前記基板との前記接触接続部に異方導電性フィルムまたは非導電性フィルムを用いたことを特徴とする請求項１〜３の何れかに記載の接触接続寿命予測方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021025A JP4277451B2 (ja) | 2001-01-30 | 2001-01-30 | 接触接続寿命予測方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021025A JP4277451B2 (ja) | 2001-01-30 | 2001-01-30 | 接触接続寿命予測方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002228706A JP2002228706A (ja) | 2002-08-14 |
| JP4277451B2 true JP4277451B2 (ja) | 2009-06-10 |
Family
ID=18886645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021025A Expired - Lifetime JP4277451B2 (ja) | 2001-01-30 | 2001-01-30 | 接触接続寿命予測方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4277451B2 (ja) |
-
2001
- 2001-01-30 JP JP2001021025A patent/JP4277451B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002228706A (ja) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108225963B (zh) | 基于bga焊点可靠性测试的pcb设计方法 | |
| US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
| US7348792B2 (en) | Packaging reliability super chips | |
| US8174276B2 (en) | Coaxial four-point probe for low resistance measurements | |
| CN101176008A (zh) | 用于电测试的弹性探针 | |
| CN105445328A (zh) | 综合应力下微互连焊点的疲劳寿命评价方法、装置和系统 | |
| Elger et al. | Detection of solder joint cracking of high power leds on AI-IMS during temperature shock test by transient thermal analysis | |
| Arun Deo et al. | A study on parameters that impact the thermal fatigue life of BGA solder joints | |
| KR101550878B1 (ko) | 표면실장용 솔더 접합부의 피로수명 예측 방법 | |
| JP4277451B2 (ja) | 接触接続寿命予測方法 | |
| CN117350244A (zh) | 基于拉丁超立方抽样的bga封装电迁移可靠性评估方法 | |
| Elger et al. | In-Situ measurements of the relative thermal resistance: Highly sensitive method to detect crack propagation in solder joints | |
| Galloway et al. | Mechanical, thermal, and electrical analysis of a compliant interconnect | |
| JP2000046905A (ja) | 電子機器の信頼性評価方法、その信頼性評価装置およびその信頼性評価プログラムを記録した媒体 | |
| JP2003142189A (ja) | Ｉｃソケット用コンタクトピン | |
| Tong et al. | Research on the board level reliability of high density CBGA and CCGA under thermal cycling | |
| CN111523262B (zh) | 一种多应力耦合作用下电路板互连部位加速因子计算方法 | |
| Xie et al. | Assessing the operating reliability of land grid array elastomer sockets | |
| Nousiaianen et al. | Solder joint reliability in AgPt‐metallized LTCC modules | |
| JP5354287B2 (ja) | 亀裂面積率算出方法および装置 | |
| CN113281635B (zh) | 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法 | |
| JP6364169B2 (ja) | シャント抵抗器及びその抵抗値測定方法 | |
| Muthegowda | EVALUATION OF SOLDER ALLOYS FOR BGA PACKAGE: A COMPARATIVE RELIABILITY STUDY USING ANSYS COMPUTATIONAL ANALYSIS | |
| TWI305273B (en) | A test assembly for testing a ball grid array package device | |
| Pitarresi et al. | Reliability modeling of chip scale packages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |