JP4276993B2 - エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 - Google Patents

エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 Download PDF

Info

Publication number
JP4276993B2
JP4276993B2 JP2004317475A JP2004317475A JP4276993B2 JP 4276993 B2 JP4276993 B2 JP 4276993B2 JP 2004317475 A JP2004317475 A JP 2004317475A JP 2004317475 A JP2004317475 A JP 2004317475A JP 4276993 B2 JP4276993 B2 JP 4276993B2
Authority
JP
Japan
Prior art keywords
error correction
data
decoding
encoding
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004317475A
Other languages
English (en)
Other versions
JP2005094793A (ja
Inventor
昌輝 大平
雅俊 芝崎
祐輔 矢島
隆 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Communication Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Technologies Ltd filed Critical Hitachi Communication Technologies Ltd
Priority to JP2004317475A priority Critical patent/JP4276993B2/ja
Publication of JP2005094793A publication Critical patent/JP2005094793A/ja
Application granted granted Critical
Publication of JP4276993B2 publication Critical patent/JP4276993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、光通信網に好適なエラー訂正符号の符号化装置、復号化装置および伝送装置に関する。
今日、LSI等のディジタル信号処理技術の発達に伴い、高い信号品質を確保する目的で、エラー訂正符号の符号化・復号化技術が広い分野で使用されている。特に数学的に整然とした体系を有するブロック符号の中で、情報の透過性から組織符号と呼ばれる符号が工学的に専ら用いられる。これは、連続した信号系列を一定のブロック毎に区切り、各ブロック毎に符号化を行うもので、信号内の予め定めらた空領域に検査ビットを付加するのみで、元の信号情報は操作されないという特徴を有する。ブロック符号としては古くからハミング符号、BCH符号、リードソロモン符号等が知られており、実際に使用されている。以降、エラー訂正符号の符号化・復号化を単に符号化、復号化と呼ぶ。
さて、エラー訂正符号を導入するシステムでは、信号読み取りや保存、信号伝送、信号処理の各プロセスでのノイズ混入等による信号品質劣化を想定して、エラー訂正符号の導入を前提にシステムが構築されるのが一般的である。例えば、上記各プロセスにおいて信号は常に符号化され、また常に復号化処理が施されるという具合にである。
一方、大容量のデータ伝送が可能な光通信が近年盛んに普及しつつある。光通信は光ファイバという比較的高品質な伝送路を媒体としており、そのビットエラーレートは通常10のマイナス9乗以下であり、システム的にエラー訂正符号の使用を前提とする必要はなかった。この光通信の代表例として、世界的な規格が存在するディジタル同期伝送システムが挙げられる。このシステムは国際電気通信連合(以下、ITU−Tと称する)が勧告G.707等で定めたSDH(Synchronous Digital Hierarchy)(1988年制定)、およびアメリカ標準化委員会(以下、ANSIと称する)が規格T1.105で定めたSONET(Synchronous Optical Network)(1991年制定)として、広く世界中の幹線系の伝送網で普及している。これらの規格では、極めて長距離を伝送させる必要のある海底伝送方式を除き、エラー訂正符号の使用には積極的ではなかった。
しかしながら、ディジタル同期伝送方式では、時分割多重による大容量化が進むにつれ、信号のビット長が狭まり、光ファイバ固有の物理的性質である種々の分散の影響を受けやすくなる結果、信号品質が劣化し伝送距離が制限される。そこで、信号品質の劣化を補償する有効な手法として、エラー訂正符号の導入が検討されている。符号例として、特願平7-280058号の単一エラー訂正のリードソロモン符号等が挙げられる。
また、一方で波長分割多重伝送方式が普及しつつあり、1本の光ファイバ中を伝送する互いの光波長間隔が隣接するほど分離度が劣化する為、多重度が上がるにつれ伝送距離が制限される。この場合でもエラー訂正符号の導入は、これを補償する有効な方法である。
特願平7−280058号
光通信網、例えばディジタル同期伝送網を構成するノード(多重化装置や中継装置)全てが同一のエラー訂正符号をサポートするとは限らない。つまり全ノードが同一のメーカによって提供されるとは限らないし、また同一メーカによって提供されたものでも購入時期の違いにより、エラー訂正符号をサポートしていないノードが存在しうる。
このように伝送網内に異種ノードが混在する状況では、任意のノードにおいて受信した信号が必ずしも符号化されている保証は無く、受信側で常に復号を実行することはできない。これは符号化されていない信号を強制的に復号すると誤訂正が生じる為である。
さらに、一般にエラー訂正は信号のエラーレートが高い場合は誤訂正が多くなる為、エラーレートが比較的低い場合にのみ復号を行い、エラーレートが劣化した場合は復号しないといった使用方法が考えられる。あるいは光ファイバ等の比較的品質のよい伝送媒体では、エラーレートが誤訂正しない程度に劣化した場合にのみ復号を行い、それ以外では復号しないといった使用方法も考えられる。
以上から復号化装置には、復号オンだけでなく復号しない処理(復号オフ)も必要となり、網管理システムやオペレータが各ノードに対して復号化のオン・オフを設定する必要がある。
なお符号化については、組織符号である為、対向するノードの如何に関わらず常時符号化を実行しても悪影響は無い。
上記のエラーレートの監視例として、SDHやSONETの伝送網では、B1バイトやB2バイトのBIP(Bit Interleaved Parity )にもとづいて各多重セクション区間、中継セクション区間毎にエラービット数が検出されるので、網管理システムやオペレータが各ノード間でのエラービット数あるいはビットエラーレートを把握することが可能となる。
次に、伝送網の構成が複雑になったり変更されたりすると、伝送網を管理する網管理システムがどのノード区間でエラー訂正が実施可能であるかを把握したり、あるいはエラー訂正を実行するように指示することが困難となる。これは、場合によっては誤って非符号化信号を強制的に復号することになりかねない。
さらに復号処理には、必ず1符号ブロック分以上に相当する遅延時間が生じる。ここで、遅延発生を説明するタイミングチャートである図7を用いて、復号オン状態での復号処理による遅延発生を説明しよう。
復号化装置へ入力したデータは図中に示した“Tm”だけ遅れて出力される。復号化装置に入力された符号ブロック1のデータに対してシンドロームを計算し、符号ブロック1の末尾のビットが入力された時点で、符号ブロック1のシンドローム計算が完了する。次に、計算したシンドロームにもとずいてエラー位置とエラー値を計算するが、これには符号形式及び計算回路によって特定の演算時間(Tj)を必要とする。この結果、符号ブロック1のデータを訂正して出力を開始するのは、復号化装置へ入力した時点から数えて“1符号ブロック分の時間+Tj”、すなわち“Tm”後となる。以降の符号ブロックでも同様に“Tm”の
遅延が生じる。
一方、復号オフ状態では遅延は発生しない。何故ならば復号化装置への入力データはそのまま同一位相で出力されるからであり、入力データと出力データの時間関係は等しいと考えてよい。
網管理システムやオペレータが復号をオフ状態からオン状態へと切り替えた際、上述した復号遅延に相当する位相飛びが発生する。具体的には、該当情報が時間軸上で後方に“Tm”だけずれる為、信号の一部が重複して出力される。例えば符号ブロック2を入力中(すなわち同時に出力中)の時点で切り替えると、符号ブロック2のデータを途中まで出力した直後に、符号ブロック1のデータの途中から出力される。従って、既に出力された符号ブロック1の一部データと、既に出力された符号ブロック2の一部データ(両者の合計が時間的にTmに等しい)が再度出力される(図示していない)。
また、逆に復号をオン状態からオフ状態へと切り替えた際にも、位相飛びが発生し、該当情報が時間軸上で前方に“Tm”だけずれる為、信号の一部が欠落して出力される。例えば、図7において、符号ブロック3を入力中で符号ブロック1を出力している時点で切り替えると、未だ出力されていない符号ブロック1の一部データと、符号ブロック2の全データと、既に入力された符号ブロック3の一部データ(3者の合計が時間的にTmに等しい)が出力されない。従って符号ブロック1のデータを途中まで出力した直後に符号ブロック3の途中から出力され、データの欠落が生じる。
いずれにしても、復号オン/オフ間の切替動作によって上位のクライアント側(すなわち下流で信号を受信する側)では最低でも1符号ブロック分の位相飛びが観測され、フレーム同期はずれ等の瞬断状態が発生しうるので、網の信頼性上極めて問題となる。
本発明の課題は、上述したように伝送網の構成が複雑化したり変更されたりしても、伝送網を管理する網管理システムやオペレータが運用しやすく、特に伝送区間毎に復号化可能か否かを判断する必要の無い伝送システム、伝送システムを構築する伝送装置および符号装置、復号装置を提供することにある。
さらにサービス運用下にある回線信号に対して位相飛びによる悪影響を及ぼさずに、符号化及び復号化のオン・オフを自由に切替える制御を可能にする伝送装置および符号化装置、復号化装置ならびに伝送網の管理方法を提供することにある。
上述した課題を解決するために、本発明による符号装置、復号装置では、符号化処理部や復号化処理部とは別に、符号化/復号化を実行せずに単に特定の遅延を施して出力する遅延回路部を設けることとした。そして伝送網を構成する各ノードに対して符号化/復号化を実行しない場合には、外部の網管理システムやオペレータがこの遅延回路部からの出力を選択できるようにした。
また、本発明による符号装置では、符号化する場合と符号化しない場合とで異なる識別子を元の信号の予め定めた位置に付与し、一方、復号化装置では付与された識別子を読み取り、符号化状況を検出して復号処理の実行を自動的に判断することとした。
本発明の符号化、復号化装置を用いれば、伝送網の構成が複雑化したり変更されたりしても、伝送網を管理するオペレータが運用しやすく、各伝送区間毎に復号化可能か否かを判断する必要の無い伝送システムを構築することができる。さらに、サービス運用下にある回線信号に対して位相飛びによる悪影響を及ぼさずに、符号化及び復号化を実行したり実行しないように自由に切替える伝送装置および符号化装置、復号化装置を提供することができる。
以下、図面を用いながら詳細に説明する。
本実施例に適用される信号は、組織符号化が可能な信号、すなわち信号系列を一定長の符号ブロックに区切ることができ、かつチェックビットを格納するに十分な空領域が各符号ブロック毎に存在する信号であればよい。例えばSDHの伝送信号は、125マイクロ秒を周期とするフレーム化された信号であり、任意に一定長の符号ブロックに区切ることができ、多重セクション・オーバヘッド及び中継セクション・オーバヘッド中の使用方法が定義されていない領域(未規定領域)にチェックビットを格納することができるので上記範疇に含まれる。
本発明の実施の形態である復号化装置の実施例を図1に示す。ここで、図1は復号化装置のブロック図である。
入力データ100は復号化の対象とする信号であり、ブロック位相110は符号ブロックの先頭位置を示すトリガ信号であり、入力クロック120は入力データ100のビットレートと同一のレートを有するクロック入力である。ここで、符号ブロックの先頭位置が1フレーム周期で同一となる場合には、ブロック位相110はフレーム位相を示すトリガであってもよい。この場合、フレーム位相をもとに、復号化装置1の内部で符号ブロックの先頭を数えればよい。また、入力クロック120は、その1ビットの周期が入力データ100のそれの整数倍であればよく、2倍以上であれば入力クロック120を復号化装置1の内部で分周して入力データ100のビットレートとすればよい。
入力データ100を互いに同期したデータ310、320、330の3系統に分岐し、各々エラー訂正処理部10、スルー出力部20、遅延出力部30へと入力する。エラー訂正処理部10、スルー出力部20、遅延出力部30からは各々データ319、329、339を出力し、セレクタ40へと入力する。セレクタ40では外部制御信号400に基づいてデータ319、329、339のうちの一つを選択して復号化装置の出力データ200とする。
ブロック位相110はエラー訂正処理部10及び遅延出力部30に、データ系列のどこが符号化ブロックの先頭であるかを指示する為に使用される。また、復号化装置1はクロック120の位相、すなわち速度によって動作する。
本実施例において特徴的なのは遅延出力部30の存在である。以下各部の動作を具体的に説明する。
エラー訂正処理部10では入力されたデータ310を2系統に分岐してメモリ11に順次格納する一方で、シンドローム計算部12に入力する。シンドローム計算部12では入力されたデータ310にもとづいてシンドロームを計算し、その結果をシンドローム312としてエラー計算部13へと出力する。エラー計算部13では入力されたシンドローム312にもとづいて符号ブロックに存在するエラーの位置と値を計算し、その結果をエラー評価結果313としてエラー訂正制御部14へと出力する。エラー評価結果313は、符号が複数誤り訂正符号の場合、一組のエラー位置とエラー値が複数組存在する。
一方、メモリ11に蓄えられたデータは書き込み時からある一定の時間“Tm
”後に、もとのデータ310と同一のデータ系列となるようにデータ311として読み出し、排他的論理和ゲート15に出力する。エラー訂正制御部14では入力されたエラー評価結果313にもとづいて、訂正データ314を排他的論理和ゲート15に出力する。訂正データ314は、メモリ11からエラーの存在する位置が出力されるタイミングでは該当するエラー値に論理的に等しく、エラーの存在しない位置が出力されるタイミングでは論理的に“ゼロ”である。排他的論理和ゲート15ではメモリ11からの出力データ311とエラー訂正制御部14からの訂正データ314との排他的論理和をデータ319として出力する。
ここで、“Tm”はデータ310の信号系列のうち、任意の符号化ブロックA
がシンドローム計算部12に入力された時点から、符号化ブロックAに対する訂正データ314をエラー訂正制御部14が必ず出力できる時間であり、少なくとも符号化ブロックの周期以上であることが必要条件である。
なお、シンドローム計算の方法やエラー評価の方法については広く知られているので省略する。特に符号が単一誤り訂正巡回符号の場合、シンドローム計算部12、エラー計算部13、エラー訂正制御部14は簡単なフィードバックシフトレジスタにより実現できることもよく知られている。
次に、スルー出力部20では入力されたデータ320の内容等を操作せず、データ入力後、即時データ329として出力する。
遅延出力部30では、入力されたデータ330をメモリ31に書き込む。そしてメモリ11と同様に、書き込み時からある一定の時間“Tm”後に、もとのデータ330と同一のデータ系列となるようにデータ319として読み出す。
セレクタ40では外部制御信号400が復号化指示の場合にはデータ319を選択し、復号非実行指示でかつ遅延なしの指示の場合にはデータ329を、復号非実行指示でかつ遅延ありの指示の場合にはデータ339を各々選択してデータ200として出力する。また、セレクタ内部では一切遅延を施さない。外部制御信号400は装置管理システムや網管理システム及びオペレータからの制御信号である。
本実施例より、外部のオペレータはオペレーティングシステム3を通してセレクタ40の制御を、復号化を実行する場合はデータ319を選択し、復号化を実行しない場合にはデータ339を選択するようにすれば、入力データ100に対して復号動作を実行−非実行の間で切替えても出力データ200として位相飛びのない連続したデータを得ることができ、サービス運用下にある入力データ100への位相飛びによる悪影響を回避することが可能となる。
なお、図1中の遅延出力部30のメモリ31とエラー訂正処理部10のメモリ11とを共用化してもよい。この場合、セレクタ40への入力339はメモリ11からの出力311を分岐したものとする。
本発明による復号化装置の別の実施例を図2に示す。ここで、図2は復号化装置のブロック図である。
本実施例は図1の実施例の構成及び動作と同様であり、セレクタ40の前段にさらにセレクタ50を配置した点が異なる。以下、この違いについて記述する。セレクタ50はスルー出力部20、遅延出力部30の各々からデータ329、339を受け、外部制御信号410にもとづいていづれか一つを選択してデータ59としてセレクタ40へ出力する。ここで、セレクタ50はセレクタ40と同様
、セレクタ内部では一切遅延を施さない。
セレクタ40ではエラー訂正処理部10、セレクタ50の各々からデータ319、59を受け、外部制御信号400にもとづいていづれか一つを選択してデータ200として出力する。すなわち、セレクタ50では復号化を実行しない場合の遅延を施すか否かを選択制御し、セレクタ40では単に復号動作を実行するか否かを選択制御する。
これにより、外部のオペレータはオペレーティングシステム3を通してあらかじめセレクタ50でデータ339を選択するように制御しておけば、セレクタ40の制御が簡易に行え、かつ入力データ100に対して復号動作を実行−非実行の間で切替えても出力データ200として位相飛びのない連続したデータを得ることができ、サービス運用下にある入力データ100への位相飛びによる悪影響を回避することが可能となる。
本発明による復号化装置の別の実施例を図3に示す。ここで、図3は復号化装置のブロック図である。
本実施例は図2の実施例の構成及び動作と同様であり、セレクタ40の制御を自動で行えるようにした点が異なる。以下、この違いについて記述する。
まず入力データ100をデータ310、320、330の3系統に加えデータ360の合計4系統に分離し、データ360を符号化識別部60に入力する。符号化識別部60では、入力されたデータ360が符号化されているか否かを判別し、その結果を符号化識別結果369として出力する。すなわち、符号化されていると判定した場合はセレクタ40がデータ319を選択するように符号化識別結果369を出力し、符号化されていないと判定した場合はセレクタ40がデータ59を選択するように符号化識別結果369を出力する。符号化識別部60での判別は、本復号化装置と対向する外部の符号化装置において符号化される際に付与された識別子にもとづいて判定する。すなわち図示しない符号化装置では、各符号化ブロック毎に、情報が乗っていない空領域の所定の位置を識別子とし、識別子に符号化に応じた識別パターンを挿入する。例えば識別子が1バイトの場合、符号化する場合は(AA)hexを挿入し、符号化しない場合は(00)hexを挿入する。ここで( )hexは16進数表現である。復号化装置の符号化識別部60
では、この識別子を読み取ることで符号化されているか否かを判別することが可能となる。
これにより、外部のオペレータはオペレーティングシステム3を通してあらかじめセレクタ50でデータ339を選択するように制御しておくだけで、復号化を行えるか否かを気にすることなく、受信信号の符号化状態に応じて自動的に復号動作/非復号動作が選択され、かつ入力データ100が符号化状態であってもそうでなくても出力データ200として位相飛びのない連続したデータを得ることができ、サービス運用下にある入力データ100への位相飛びによる悪影響を回避することが可能となる。
なお、符号化識別部60での判別に保護条件を付しても良い。例えばn回以上連続して“符号化”に対応したパターン(上述の例では(AA)hex)を検出した
場合、符号化されていると判定する。また、m回以上連続して“非符号化”に対応したパターン(上述の例では(00)hex)を検出した場合、符号化されてい
ないと判定する。そして上記のいづれでもない場合は直前迄の判定状態を維持するという具合である。ここでn、mは共に任意の自然数であり等しくてもよい。
さらに上記保護条件においてmの値をnよりも小さく設定することにより、受信信号が符号化状態から非符号化状態へと変化した際、すみやかに非符号化状態と判定して復号動作をオフにして誤訂正の発生しうる期間を低減することが可能である。
本発明による復号化装置の別の実施例を図4に示す。ここで、図4は復号化装置のブロック図である。
本実施例は図2の実施例の構成及び動作と同様であるが、セレクタ40の制御を受信データのエラーレートに基づいて自動で行えるようにした点が異なる。以下、この違いについて記述する。まず入力データ100はエラー数を検出する為のエラー検出符号であるBIPバイトやCRCビットを具備するものとする。例えばSDHやSONET信号であれば、B1バイト又はB2バイトを用いたパリティ演算によりパリティ不一致数が検出され、これからエラー数やエラーレートを求めることができる。
この入力データ100をデータ310、320、330の3系統に加えデータ390の合計4系統に分離し、データ390をエラーレート計算部90に入力する。エラーレート計算部90では、入力データのエラー検出符号にもとづき入力データのエラー数を計算し、エラーレートに変換して検出エラーレート391としてセレクタ制御部95へ出力する。セレクタ制御部95では、外部制御信号440により予めエラーレートのしきい値が設定され、エラーレートのしきい値と検出エラーレート391とを比較してセレクタ40を制御する為のセレクタ制御信号395を出力する。セレクタ制御信号395は例えば、しきい値未満の場合にエラー訂正処理部10からのデータ319を選択するようにし、しきい値超過の場合はセレクタ50からのデータ59を選択するような制御信号であるか、あるいはその逆である。
また、エラー数の計算にエラー検出符号を用いる代わりにエラー訂正符号を用いてもよい。この場合、エラー数はエラー計算部13の結果であるエラー評価結果313から簡単に分かるので、エラーレート計算部90ではそれをエラーレートに変換すればよい。
なお、上記のエラーレートの代わりにエラービット数やエラーブロック数を検出して、各々のしきい値と比較してセレクタ40を制御してもよい。
本実施例により、外部のオペレータはオペレーティングシステム3を通してあらかじめセレクタ50でデータ339を選択するように制御しておくだけで、復号化を行えるか否かを気にすることなく、受信信号のエラーレートの状態に応じて自動的に復号動作/非復号動作が選択され、かつ出力データ200として位相飛びのない連続したデータを得ることができ、サービス運用下にある入力データ100への位相飛びによる悪影響を回避することが可能となる。
なお、図2ないし図4の各実施例において、遅延出力部30のメモリ31とエラー訂正処理部10のメモリ11とを共用化してもよい。この場合、セレクタ50への入力339はメモリ11からの出力311を分岐したものとする。
本発明の実施形態である符号化装置の実施例を図5に示す。ここで、図5は符号化装置のブロック図である。
本実施例は、図3の実施例の中で説明した“外部”の符号化装置の構成を示している。本実施例の符号化装置2の構成は、図2の実施例で示した復号化装置1の構成において、エラー訂正処理部10を符号化処理部70に置き換えた点、及び識別子挿入部80を追加した点が異なる。以下、異なる点について記述する。なお、本実施例の説明では、上述した復号化装置1との回路上の類似性で参照番号を採っている。このため、装置の入力100と、装置の出力200とを、同一の参照番号としている。しかし、符号化装置の入出力と、復号化装置の入出力とは、当然異なる信号である。
符号化装置2の符号化処理部70では、入力データ100から分岐入力されたデータ370を2系統に分岐してメモリ71に順次格納する一方で、チェックビット計算部72に入力する。メモリ71に蓄えられたデータは書き込み時からある一定の時間“Tk”後に、もとのデータ370と同一のデータ系列となるようにデータ371として読み出し、セレクタ73へ出力する。チェックビット計算部72では入力されたデータ370にもとづいてチェックビットを計算し、その結果を保持しておき、メモリ71から出力されるデータ系列のうち該当する符号化ブロック内のチェックビット領域に同期してチェックビット結果372をセレクタ73へ順次出力する。
なお、チェックビット計算部72はよく知られているように生成多項式による除算を実行しており、チェックビット結果372は除算による除余を高次側の係数から順に出力したものである。セレクタ72では、入力されたデータ371がチェックビット以外の領域のタイミングではデータ371をそのままデータ379として出力し、一方、チェックビット領域のタイミングではデータ372をデータ379として出力する。
ここで符号化のチェックビットを該当符号化ブロック内に格納する場合、“Tk”は符号化ブロック内においてチェックビット領域が最初に現れる時点から符号化ブロック中の最後の符号化対象ビットが現れる時点までの時間差Tkmin以上であればよい。図6に最低でもTkminの遅延が生じる様子を示す。チェック
ビットの計算は符号ブロック内の全ビットの値が入力された時点で完了する為、符号ブロックの最後の符号化対象ビット(図6では符号ブロックの末尾)を入力し終えた段階でチェックビットを出力開始するようにすれば符号化の遅延を最小にすることができる。
例えば、チェックビット領域を符号化ブロックの末尾に集中配置する場合には
、符号ブロックの最後の符号化対象ビットがチェックビット領域の直前となる為
、“Tkmin”はゼロである。よって、 “Tk”はゼロでもよく、すなわちメモ
リ71、31は不要で、単なるスルー接続でよい。この“Tk”をゼロとする手法は一般的によく用いられる。
また、符号化のチェックビットを該当符号化ブロックの次の符号化ブロック内に順次ずらして格納する場合、チェックビットだけは1符号ブロック分遅延するもののチェックビット以外のデータを遅延させる必要はなく、“Tk”はゼロで
もよく、すなわちメモリ71、31は不要で、単なるスルー接続でよい。
遅延出力部30では、入力されたデータ330をメモリ31に書き込む。そしてメモリ71と同様に、書き込み時からある一定の時間“Tk”後に、もとのデータ330と同一のデータ系列となるようにデータ339として読み出す。なお
、“Tk”がゼロの場合は、メモリ31も不要で、単なるスルー接続でよい。
スルー出力部20、セレクタ50の動作は、図2に示した復号化装置の実施例と同様である。また、セレクタ40も符号化処理部70からのデータ379を受けることを除き図2に示した復号化装置の実施例と同様である。すなわち、セレクタ50では符号化を実行しない場合の遅延を施すか否かを外部のオペレータの制御によって選択し、セレクタ40では単に符号化動作を実行するか否かを外部のオペレータの制御によって選択する。
符号ステイタス識別子挿入部80では、符号化ブロック毎に定義された識別子の領域に、符号ステイタス識別子を挿入する。識別パターン発生部82は、外部制御信号420にもとづいて、符号化する場合としない場合とで異なるパターン信号382を発生させる。例えば識別子が1バイトの場合、符号化を行う場合は
(AA)hexを発生し、符号化を行わない場合は(00)hexを発生する。セレクタ
81は、セレクタ40からの入力データ340が識別子の領域以外のタイミングでは入力データ340を選択して出力し、入力データ340が識別子の領域のタイミングでは識別パターン発生部82からのパターン信号382を選択して出力する。
本実施例より、外部のオペレータはオペレーティングシステム3を通してあらかじめセレクタ50でデータ339を選択するように制御しておけば、入力データ100に対する符号化動作を実行−非実行の間で容易に切替えられ、かつ切り替えた瞬間でも出力データ200として位相飛びのない連続したデータを得ることができ、サービス運用下にある入力データ100への位相飛びによる悪影響を回避することが可能となる。さらに出力データ200を受信する外部の復号化装置に対して識別子をもとにした自動復号動作の判断手段を提供できる。
なお、本実施例において、遅延出力部30のメモリ31と符号化処理部70のメモリ71とを共用化してもよい。この場合、セレクタ50への入力339はメモリ71からの出力371を分岐したものとする。
図8に、本発明の伝送網の管理方法を適用する網構成図を示す。各ノードは多重分離機能を有する端局ノードか、中継機能を有する中継ノードである。
各ノード間は伝送路であり、各ノード間の通信は、双方向の通信でも単方向の通信でもいずれでもよい。伝送網としてメッシュ型網を示しているが、リニヤ型網やリング型網やスター型網、及びこれら複数網の混在網でもよい。図8の伝送システムは、ハッチングで示す符号化・復号化装置を具備するノード(FECノー
ドと記す)と、符号化・復号化装置を具備しないノード(non−FECノードと記す
)とから構成される。また、エラー訂正はFECノード間でのみ可能であり、それ
以外のノード間では行えない。当然ではあるが、網を構成するノードが、全てFE
Cノードであってもよい。
本実施例において、各FECノードの符号化・復号化装置には図5の符号化装置
と図1〜4のいづれかの復号化装置を適用できる。しかし、符号化装置、復号化装置は、これらの実施例に限られるわけではない。
網管理オペレータは、網管理システム(NW−OpS)を用いて各FECノードに対して符号化、復号化の実行選択、及び遅延の挿入選択を設定する。
具体的には、まず、初期設定として全FECノードに対して、符号化オフ用の遅
延挿入と復号化オフ用の遅延挿入をオンに設定する。つまり、各FECノードが具
備する符号化装置及び復号化装置の各セレクタ50を、遅延出力部30からのデータ信号339を選択出力するように制御する。但し、図1の復号化装置を適用したFECノードに対してはセレクタ50が無い為、本設定は行えない。
これを図9を用いて説明しよう。ここで図9は、網管理システムの初期設定手順を説明するフローチャートである。
まず、パラメータの初期化を実施し、ネットワーク内のノード数をimaxに設定する(S9−1)。iをインクリメントしながらimaxになるまで以下の
手順を繰り返す。(S9−2,3)ノード番号iがFECノードかを判定し(S
9−4)、FECノードの場合符号化オフ用遅延および復号化オフ用遅延を挿入
し(S9−5)、符号化オフおよび復号化オフを設定する(S9−6)ことで、
初期設定する(S9−7)。
以上のように設定した後、符号化のオン・オフ選択と復号化のオン・オフ選択を設定する。ここである伝送路区間すなわち隣接ノード間でエラー訂正を行いたい場合は、この伝送路区間の上流側のノードの符号化をオン選択した後に、下流側のノードの復号化をオン選択する。これは、もし先に下流側ノードで復号化をオンにすると、上流側ノードで符号化オン設定されるまで誤訂正が発生するからである。
符号化のオン・オフ選択は各FECノード毎に個別に設定する。具体的には各FECノードが具備する図5の符号化装置のセレクタ40を制御し、符号化をオンにする場合は符号化処理部70からのデータ信号379を選択出力するように、逆に符号化をオフにする場合はセレクタ50からのデータ信号59を選択出力するように制御する。
復号化のオン・オフ選択も各FECノード毎に個別に設定する。具体的には各FECノードが具備する図1または図2の復号化装置のセレクタ40を制御し、復号化をオンにする場合はエラー訂正処理部10からのデータ信号319を選択出力するように制御する。逆に復号化をオフにする場合はセレクタ50からのデータ信号59を選択出力するように制御する(図2の復号化装置適用の場合)か、または遅延出力部30からのデータ信号339を選択出力するように制御する(図1の復号化装置適用の場合)。なお、図3及び図4の復号装置を適用したFECノー
ドに対しては本設定は行えない。
これを図10を用いて説明しよう。ここで図10は、網管理システムの符号化復号化の設定変更手順を説明するフローチャートである。
ノードiとノードj間のエラー訂正の設定を変更する手順は、以下に記載する
。まず、エラー訂正を非実施から実施に切り替えるときは、まずノードiのノードjと対向する送信器の符号化をオンする(S10−1)。つぎにノードjのノ
ードiと対向する送信器の符号化をオンし(S10−2)、ノードiと対向する
受信器の復号化をオンする(S10−3)。この後、ノードiのノードjと対向
する受信器の復号化をオンする(S10−3)。
つぎに、エラー訂正を実施から非実施に切り替えるときは、まずノードiのノードjと対向する受信器の復号化をオフする(S10−5)。つぎにノードjの
ノードiと対向する受信器の復号化をオフし(S10−6)、ノードiと対向す
る送信器の符号化をオフする(S10−7)。この後、ノードiのノードjと対
向する送信器の符号化をオフする(S10−8)。
以上のように予め符号化・復号化オフ用の遅延挿入をオンに設定しておけば、この後各伝送路の回線がサービス運用下となっても、信号データに位相飛びを誘発することなく、符号化及び復号化のオン・オフ切替を自由に制御することが可能となる。
なお、上記の設定手順等は網管理オペレータが逐次的に行ってもよいし、あるいは網管理システムのソフトウェアとして予め組み込んでおいてもよい。後者の場合は、例えばどのFECノード間でエラー訂正を実行するかをオペレータが選択
すれば上記の一連の設定をプログラムが実行するという具合である。
さらに、初期設定として全FECノードに対する符号化・復号化オフ用の遅延挿
入と共に全FECノードに対して符号化をオン状態に設定してもよい。このように
すれば、以降、各FECノードに対して復号化のオン・オフ切替のみを制御すれば
よく、符号化制御と復号化制御の順序考慮を必要とせず、網管理システムを簡易化することができる。
これを図11および図12を用いて説明しよう。ここで、図11は網管理システムの初期設定手順を説明するフローチャートであり、図12は網管理システムの符号化復号化の設定変更手順を説明するフローチャートである。
図11に基づいて、まず、パラメータの初期化を実施し、ネットワーク内のノード数をimaxに設定する(S11−1)。iをインクリメントしながらim
axになるまで以下の手順を繰り返す。(S11−2,3)ノード番号iがFE
Cノードかを判定し(S11−4)、FECノードの場合符号化オフ用遅延およ
び復号化オフ用遅延を挿入し(S11−5)、符号化オンおよび自動復号化オン
を設定する(S11−6)ことで、初期設定する(S11−7)。
ノードiとノードj間のエラー訂正の設定を変更する手順を、図12に基づいて、以下に記載する。まず、エラー訂正を非実施から実施に切り替えるときは、まずノードiのノードjと対向する受信器の復号化をオンする(S12−1)。
この後、ノードjのノードiと対向する受信器の復号化をオンする(S12−2)
。この順序は逆でも良い。
つぎに、エラー訂正を実施から非実施に切り替えるときは、まずノードiのノードjと対向する受信器の復号化をオフする(S12−3)。つぎにノードjの
ノードiと対向する受信器の復号化をオフする(S12−4)。この順序は逆で
も良い。
さらに、FECノードの復号化装置にそれぞれ図3または図4に示した実施例の
復号化装置を用いれば、網管理システムやオペレータが各FECノード毎に復号化
の選択を指定する必要もなくなり、初期設定のみの非常に簡易な網管理システムを実現できる。
また、網管理システムが各伝送区間毎のエラーレートを監視している場合には
、各FECノード毎に符号化のオン・オフ切替、復号化のオン・オフ切替を、該当
する伝送区間のエラーレートやエラー数にもとづいて設定してもよい。例えば予めエラーレートのしきい値を網管理システムに設定して記憶させておき、このしきい値に対して伝送区間のエラーレートが超過した場合にのみ、該当するFECノ
ードの復号をオン状態、あるいはオフ状態に設定するという具合にである。但し
、図3または図4に示した実施例の復号化装置を適用したFECノードに対しては
この制御は行えない。
本発明の他の実施の形態であるノードの実施例を図13、図14、図15を用いて説明する。ここで、図13はノードの構成を説明するブロック図、図14は送信器の構成を説明するブロック図、図15は受信器の構成を説明するブロック図である。
本実施例は、アッドドロップマルチプレクサ(ADM:Add Drop Multiplexer
)7と呼ばれるリングネットワークシステムに適用されるノードである。図で左側(West側)から伝送されてきた光信号は、受信器8−1で電気信号に変換されクロスコネクトスイッチ(Cross Connect Switch)500に送出される。同様に、右側(East側)から伝送されてきた光信号は、受信器8−2で電気信号に変換されクロスコネクト500に送出される。また、分配側から挿入される信号は、分配側インターフェース510からクロスコネクト500に送出される
クロスコネクト500は、信号の送出先に応じて送信器9−1、9−2または分配側インターフェース510に送出する。送信器9−1に送出された信号は、光信号に変換され、左側(West側)伝送路に送出される。同様に、送信器9−1に送出された信号は、光信号に変換され、右側(East側)伝送路に送出される。分配側インターフェース510に送出された信号は伝送速度を落としてドロップされる。
アッドドロップマルチプレクサ7を構成する受信器8および送信器9は、オペレーティングシステム3からの制御により、符号化の実施/非実施、復号化の実施/非実施を切り替えることが出来る。これを図14および図15で説明する。
図14に示した送信器は、符号化装置2と、フレームパターン挿入部9−6と
、電気光変換部9−5とで構成されている。符号化装置2は、オペレーティングシステム3からの制御により、符号化の実施/非実施を切り替える。
図15に示した受信器は、光電気変換部8−5と、電気信号からクロックを抽出するクロック抽出・分周部8−6と、フレーム同期をとるフレーム同期処理部8−7と、ブロック位相発生部8−8と、フレーム同期処理部8−7からのデータ100と位相情報とクロック抽出・分周部8−6からのクロックとを入力する復号化装置1とで構成されている。復号化装置1は、オペレーティングシステム3からの制御により、復号化の実施/非実施を切り替える。
図14または図15に記載した伝送装置の実施例は、図13のアッドドロップマルチプレクサにのみ適用できるものではなく、例えば、1:1伝送にも用いられる。また、リニヤ型網、リング型網、スター型網、これら複数網の混在網の伝送装置にも適用可能である。
図13ないし図15で説明した伝送装置は、内部に遅延回路を有する符号化装置または復号化装置を含む。これによって、符号化の実施/非実施、復号化の実施/非実施を切り替えても、データの欠落または重複といった位相飛びを生じない。
本発明の実施例である復号化装置の構成図である。 本発明の実施例である復号化装置の別の構成図である。 本発明の実施例である復号化装置の別の構成図である。 本発明の実施例である復号化装置の別の構成図である。 本発明の実施例である符号化装置の構成図である。 符号化において生じる遅延を示するタイミング図である。 復号化において生じる遅延を示するタイミング図である。 本発明の実施例の伝送網の管理方法を適用する網構成図である。 本発明の実施例の網管理システムの初期設定手順を説明するフローチャートである。 本発明の実施例の網管理システムの符号化復号化の設定変更手順を説明するフローチャートである。 本発明の実施例の網管理システムの初期設定手順を説明するフローチャートである。 本発明の実施例の網管理システムの符号化復号化の設定変更手順を説明するフローチャートである。 本発明の実施例のノードの構成を説明するブロック図である。 本発明の実施例の送信器の構成を説明するブロック図である。 本発明の実施例の受信器の構成を説明するブロック図である。
符号の説明
1…復号化装置、2…符号化装置、3…オペレーティングシステム、4、5…ネットワーク構成ノード、6…ネットワーク・オペレーティングシステム、7…ネットワーク構成ノード、8,8−1,8−2…受信器、8−5…光電気変換部、8−6…クロック抽出・分周部、8−7…フレーム同期処理部、8−8…ブロック位相発生部、9,9−1,9−2…送信器、9−5…電気光変換部、9−6…フレームパターン挿入部、10…エラー訂正処理部、11…メモリ、12…シンドローム計算部、13…エラー計算部、14…エラー訂正制御部、15…排他的論理和ゲート、20…スルー出力部、30…遅延出力部、31…メモリ、40…セレクタ、45…多段出力セレクタ、46…論理和ゲート、50…セレクタ、59…データ信号、60…符号化識別部、70…符号化処理部、71…メモリ、72…チェックビット計算部、73…セレクタ、80…符号ステイタス識別子挿入部、81…セレクタ、82…識別パターン発生部、90…エラーレート計算部、95…セレクタ制御部、100…データ信号、110…ブロック位相、120…クロック、130,130−1,130−2…光信号、131,132,133…データ信号、139,139−1,139−2…データ信号&ブロック位相&クロック、140,140−1,140−2…光信号、149,149−1,149−2…データ信号&ブロック位相&クロック、150,160…データ信号
、200,310,311…データ信号、312…シンドローム,313…エラー評価結果、314…訂正データ、319…データ信号、320,329,330,339,340,360…データ信号、369…符号化識別結果、370,371…データ信号、372…チェックビット結果、379…データ信号、382…パターン信号、390…データ信号、391…検出エラーレート、395…セレクタ制御信号、400,410,420,430…外部制御信号、440…しきい値制御信号、500…多重分離スイッチ、510…被アッド・ドロップ信号インタフェース、Tm…復号化遅延時間、Tkmin…符号化遅延時間。

Claims (2)

  1. デジタル信号のエラー訂正が可能なエラー訂正装置において、
    エラー訂正のため符号化されたデジタル信号を復号化して、前記デジタル信号のエラー訂正符号を生成するエラー訂正部と、
    前記エラー訂正のため符号化されたデジタル信号を所定時間遅延させる遅延部と、
    前記エラー訂正部および前記遅延部からそれぞれ出力されるエラー訂正符号およびデジタル信号を入力とし、一方選択して出力する選択部と、
    前記エラー訂正符号に含まれるエラーの数又は割合を検出し、前記エラーの数又は割合を
    あらかじめ定められたしきい値と比較する計算部とを有し、
    前記選択部は、前記計算部の比較の結果、前記検出されたエラーの数又は割合が前記しきい値よりも大きい場合に、前記エラー訂正符号を選択することを特徴とするエラー訂正装置。
  2. デジタル信号のエラー訂正が可能なエラー訂正装置において、
    エラー訂正のため符号化されたデジタル信号を復号化して、前記デジタル信号のエラー訂正符号を生成するエラー訂正部と、
    前記エラー訂正のため符号化されたデジタル信号を出力するスルー出力部と、
    前記エラー訂正部および前記スルー出力部からそれぞれ出力されるエラー訂正符号およびデジタル信号を入力とし、一方選択して出力する選択部と、
    前記エラー訂正符号に含まれるエラーの数又は割合を検出し、前記エラーの数又は割合をあらかじめ定められたしきい値と比較する計算部とを有し、
    前記選択部は、前記計算部の比較の結果、前記検出されたエラーの数又は割合が前記しきい値よりも大きい場合に、前記エラー訂正符号を選択することを特徴とするエラー訂正装置。
JP2004317475A 2004-11-01 2004-11-01 エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 Expired - Fee Related JP4276993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004317475A JP4276993B2 (ja) 2004-11-01 2004-11-01 エラー訂正符号装置、エラー訂正符号復号装置および伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317475A JP4276993B2 (ja) 2004-11-01 2004-11-01 エラー訂正符号装置、エラー訂正符号復号装置および伝送装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19702399A Division JP3699863B2 (ja) 1999-07-12 1999-07-12 エラー訂正符号装置、エラー訂正符号復号装置および伝送装置

Publications (2)

Publication Number Publication Date
JP2005094793A JP2005094793A (ja) 2005-04-07
JP4276993B2 true JP4276993B2 (ja) 2009-06-10

Family

ID=34464248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317475A Expired - Fee Related JP4276993B2 (ja) 2004-11-01 2004-11-01 エラー訂正符号装置、エラー訂正符号復号装置および伝送装置

Country Status (1)

Country Link
JP (1) JP4276993B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812546B2 (ja) * 2005-06-30 2011-11-09 株式会社日立製作所 送信装置,受信装置及び通信システム
JP4749820B2 (ja) * 2005-10-06 2011-08-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信
US8122330B2 (en) * 2007-08-06 2012-02-21 Alcatel Lucent Rate-adaptive forward error correction for optical transport systems
JP5698107B2 (ja) * 2011-11-25 2015-04-08 株式会社日立製作所 ネットワーク評価方法、および、ネットワーク評価システム

Also Published As

Publication number Publication date
JP2005094793A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP3699863B2 (ja) エラー訂正符号装置、エラー訂正符号復号装置および伝送装置
US7512867B2 (en) Method for encoding/decoding error correcting code, transmitting apparatus and network
JP5378446B2 (ja) 通信システム内のデータ通信方法
US6654562B1 (en) Optical transmission system and optical transmission device
US7957642B2 (en) Efficient and simple bit error rate calculation on optical transport layer
US6920603B2 (en) Path error monitoring method and apparatus thereof
JP4431113B2 (ja) データ伝送方法及びデータ伝送装置
US10778570B2 (en) Network protection method, network node and system
US5204903A (en) Secure communication equipment and secure transmission system
US20030179783A1 (en) Wavelength division multiplexing transmission system
US20060098686A1 (en) Frame transmitting apparatus and frame receiving apparatus
JP4767676B2 (ja) 光受信装置
JP4276993B2 (ja) エラー訂正符号装置、エラー訂正符号復号装置および伝送装置
US6222892B1 (en) Synchronization message reception processing apparatus
US6961350B1 (en) System and method for segmenting a multidimensional digital frame structure
JP2005124194A (ja) エラー訂正符号の構成方法、復号方法、伝送装置、ネットワーク
GB2372337A (en) Error checking circuit using selective connection of feedback nodes to perform error checks based on different mathematical functions
GB2101852A (en) Data transmission
JP2001237815A (ja) 伝送装置
JPH0321130A (ja) 多重分離タイミング同期方式

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees