JP4273783B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4273783B2 JP4273783B2 JP2003038442A JP2003038442A JP4273783B2 JP 4273783 B2 JP4273783 B2 JP 4273783B2 JP 2003038442 A JP2003038442 A JP 2003038442A JP 2003038442 A JP2003038442 A JP 2003038442A JP 4273783 B2 JP4273783 B2 JP 4273783B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- base
- semiconductor device
- grounded
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば携帯電話や無線ＬＡＮ等に適用されるパワーアンプ（電力増幅器）に用いられる半導体装置に関するものである。
【０００２】
【背景技術】
従来、例えば図６に示すように、バイポーラトランジスタ１０を複数並列に接続してパワーアンプの増幅回路を形成することが行われている。また、バイポーラトランジスタをカスコード接続して単位セルを形成し、この単位セルを複数個並列接続した回路が提案されている（例えば特許文献１参照。）。
【０００３】
図４には、カスコード接続回路の一般的な例が示されている。同図に示すように、カスコード接続回路は、ベース接地型バイポーラトランジスタ３のエミッタ側に、エミッタ接地型バイポーラトランジスタ２のコレクタ側をカスコード接続し、該エミッタ接地型バイポーラトランジスタ２のベース側を入力側７、前記ベース接地型バイポーラトランジスタ３のコレクタ側を出力側８としている。
【０００４】
また、図５には、カスコード接続回路を有する半導体装置の回路例が示されている。この回路は、エミッタ接地型バイポーラトランジスタ２のベース側と、ベース接地型バイポーラトランジスタ３のベース側とコレクタ側に、それぞれ、インダクタ２２，２３，２４を介して電源１２，１３，１４を接続している。
【０００５】
【特許文献１】
ＵＳ５６２９６４８
【発明が解決しようとする課題】
しかしながら、例えば図６に示したように、複数のバイポーラトランジスタ１０を並列接続して成る回路において、全部のバイポーラトランジスタ１０は同じように電流が流れるように設定されているが、何らかの理由で１つのバイポーラトランジスタ１０の温度が他のバイポーラトランジスタ１０より少しでも高くなると、このバイポーラトランジスタには他のバイポーラトランジスタ１０より多くの電流が流れるようになり、そうすると、さらに、このバイポーラトランジスタ１０の温度が上昇する。
【０００６】
そして、このバイポーラトランジスタ１０にさらに多くの電流が流れて、さらに温度が上昇するといったように、電流上昇と温度上昇が正のサイクルで回ってしまう。これは、バイポーラトランジスタの場合に特有の現象であり、この熱暴走現象によって１つのバイポーラトランジスタに電流が集中し、最終的には自己破壊を起こす。
【０００７】
また、このような熱暴走現象は、前記特許文献１に提案されている回路等、バイポーラトランジスタを有する単位セルを複数並列に接続して成る回路においては同様に生じるものであり、たとえ単位セルがバイポーラトランジスタをカスコード接続して形成されていても、特許文献１に示されるように、単位セルのベース接地型バイポーラトランジスタ３のベース端子を共通接続してバイアス電圧に接続し、エミッタ接地型バイポーラトランジスタ２のベース端子も共通接続してバイアス電圧に接続する構成は、熱暴走現象を完全に抑制することはできない。この熱暴走現象は、ハイパワーアンプに使う半導体装置として非常に問題となっている。
【０００８】
また、パワーアンプに一般的に用いられている半導体素子は、使用周波数で発振に対して安定性を持っていないのが一般的であり、したがって、バイポーラトランジスタまたはバイポーラトランジスタを有する単位セルを複数並列接続して成る回路を備えた半導体装置は、発振の安定性を有していないといった問題もあった。
【０００９】
本発明は、上記従来の課題を解決するために成されたものであり、その目的は、熱暴走を抑制でき、発振の安定性を有する半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のような構成をもって課題を解決するための手段としている。すなわち、この発明は、コンデンサを介してベースを接地するベース接地型バイポーラトランジスタのエミッタ側に、エミッタ接地型バイポーラトランジスタのコレクタ側をカスコード接続して、該エミッタ接地型バイポーラトランジスタのベース側を入力側、前記ベース接地型バイポーラトランジスタのコレクタ側を出力側とし、該ベース接地型バイポーラトランジスタのコレクタと前記コンデンサの前記ベース接地型バイポーラトランジスタとの接続側とを抵抗を介して接続した帰還回路を構成し、前記ベース接地型バイポーラトランジスタのベース電位を前記抵抗を介してコレクタ側から印加して成る単位セルを、入力側同士を共通接続し、出力側同士を共通接続し、かつ、前記コンデンサの接地側を共通接続して複数個並列接続した回路を有することを特徴としている。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。なお、この実施形態例の説明において、従来例と同一名称部分には同一符号を付し、その重複説明は省略または簡略化する。
【００１２】
図１には、本発明に係る半導体装置の一実施形態例の回路構成が示されている。同図に示すように、この回路は、複数の単位セル１a1〜１an（ｎは整数）を有する。それぞれの単位セル１a1〜１anは、コンデンサ４を介してベースを接地したベース接地型バイポーラトランジスタ３のエミッタ側に、エミッタ接地型バイポーラトランジスタ２のコレクタ側をカスコード接続している。
【００１３】
また、エミッタ接地型バイポーラトランジスタ２のベースを入力側７、前記ベース接地型バイポーラトランジスタ３のコレクタ側を出力側８としており、入力側７にはベース電圧の電源が、出力側８にはコレクタ電圧の電源が接続されている。ベース接地型バイポーラトランジスタ３のコレクタは、抵抗５を介し、前記コンデンサ４のベース接地型バイポーラトランジスタ３との接続側と接続されて、帰還回路６が形成されている。
【００１４】
この実施形態例の半導体装置は、上記構成の単位セル１a1〜１anを、入力側７同士を共通接続し、かつ、出力側８同士を共通接続して複数個並列接続した回路を有しており、このように、バイポーラトランジスタ２，３を有する単位セル１a1〜１anを複数並列接続すると、単位セル１a1〜１anの接続個数を適宜設定して所望のパワーを有する半導体装置が実現できる。
【００１５】
また、上記エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３は、ヘテロ接合バイポーラトランジスタとしており、これらのバイポーラトランジスタ２，３のサイズは互いに等しい。さらに、この実施形態例において、各単位セル１a1〜１anの安定係数が１以上になり、それにより、半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量と抵抗５の値を設定している。例えば、この実施形態例において、コンデンサ４の容量は５ｐＦ、抵抗５の値は４５０Ωに設定されている。
【００１６】
この実施形態例は以上のように構成されており、図２に示すように、１つの単位セル１a1〜１an（ここでは単位セル１an）において、コレクタにＤＣ電圧を印加し、ベースに制御電圧を印加すると、各バイポーラトランジスタ３，２のベースにベース電流ＩＢ１，ＩＢ２が流れ、コレクタにはコレクタ電流ＩＣが流れる。ここで、この実施形態例のように、エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３が同じサイズの時、Ｉｃは式（１）で表される。
【００１７】
ＩＣ＝βＩＢ１＝βＩＢ２・・・（１）
【００１８】
βは電流増幅率であり、一般に、βは約１００（例えば８０〜１１０）である。また、ＩＢは数百μＡ、ＩＣは数ｍＡ〜数十ｍＡの値をとることが多い。この式（１）に示す関係から明らかなように、バイポーラトランジスタをカスコード接続した回路は、微小な電流で大きな電流をコントロールすることができる。
【００１９】
ところで、この実施形態例では、ベース接地型バイポーラトランジスタ３のベースの電位を、抵抗５を介してコレクタ側から印加する構成であり、このように、抵抗５を有する帰還回路６を形成して安定化を行うことにより、この実施形態例ではバイポーラトランジスタの熱暴走を抑制できる。
【００２０】
この理由は以下の通りである。例えばバイポーラトランジスタ熱暴走について考えるために、仮に、電流ＩＣが増えたと仮定すると、制御電流ＩＢ１は抵抗を通ると電流が増えた分、電圧降下が起こり、ベースの電位を下げるネガティブフィードバックがかかるので、制御電流ＩＢ１の上昇は抑えられることになり、制御電流ＩＢ１が増えないので、式（１）より、電流ＩＣも増えようがない。つまり、熱暴走により電流ＩＣが増えようとしても増えられずに抑えられるため、熱暴走は発生しない。
【００２１】
また、この実施形態例は、上記帰還回路動作によって熱的な安定性を向上できることに加え、半導体装置の安定係数が１以上になるようにベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量と抵抗５の値を設定しており、安定係数が１以上であれば発振を抑制できるので、発振を確実に抑制でき、発振の安定性を得ることができる。
【００２２】
図３の特性線ａには、この実施形態例における半導体装置の安定係数（ｋ）の周波数特性が示されており、この特性線に示すように、この実施形態例においては、入力信号の周波数が１０ＧＨｚ以下の全周波数範囲において、安定係数ｋが１以上になっており、発振を抑制できる。なお、同図の特性線ｂは、コンデンサ４と抵抗５を設けなかった場合の周波数特性を示す。
【００２３】
以上のように、この実施形態例は、１つの単位セル１a1〜１an毎に、ベース接地型バイポーラトランジスタ３のコレクタとベースを抵抗５を介して接続して、上記帰還回路による安定化を行うことにより、熱暴走を抑制でき、かつ、半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量と抵抗５の値を設定することにより、発振を抑制できる。
【００２４】
また、この実施形態例では、エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３は、ヘテロ接合バイポーラトランジスタとしているので、より高性能な半導体装置を実現できる。
【００２５】
なお、本発明は上記実施形態例に限定されることはなく、様々な実施の態様を採り得る。例えば、上記実施形態例では、エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３は、ヘテロ接合バイポーラトランジスタとしたが、これらのバイポーラトランジスタ２，３は必ずしもヘテロ接合バイポーラトランジスタとするとは限らない。
【００２６】
また、上記実施形態例では、ベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量を５ｐＦとし、抵抗５の値を４５０Ωとしたが、これらの値は特に限定されるものでなく、半導体装置の安定係数が１以上となるように、適宜設定すればよい。
【００２７】
【発明の効果】
本発明によれば、エミッタ接地型バイポーラトランジスタとカスコード接続したベース接地型バイポーラトランジスタのコレクタと、コンデンサのベース接地型バイポーラトランジスタとの接続側とを抵抗を介して接続した帰還回路を構成し、前記ベース接地型バイポーラトランジスタのベース電位を、前記抵抗を介してコレクタ側から印加して成る単位セルを、複数個並列接続した回路を有するので、単位セル毎に上記抵抗を通る帰還回路による安定化を行うことができ、バイポーラトランジスタの熱暴走を抑制することができる。
【００２８】
また、本発明において、半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタのベースに接続したコンデンサの容量と抵抗の値を設定した構成によれば、発振を確実に抑制でき、発振の安定性を得ることができる。
【００２９】
さらに、本発明において、バイポーラトランジスタはヘテロ接合バイポーラトランジスタとした構成によれば、より高性能の半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態例を示す回路図である。
【図２】上記実施形態例の１つの単位セルにおける動作例を模式的に示す説明図である。
【図３】上記実施形態例の半導体装置の周波数特性を示すグラフである。
【図４】カスコード接続回路例を示す説明図である。
【図５】カスコード接続を有する半導体装置の回路を示す説明図である。
【図６】バイポーラトランジスタを複数並列接続した回路例を示す説明図である。
【符号の説明】
１a1〜１an 単位セル
２ エミッタ接地型バイポーラトランジスタ
３ ベース接地型バイポーラトランジスタ
４ コンデンサ
５ 抵抗
【発明の属する技術分野】
本発明は、例えば携帯電話や無線ＬＡＮ等に適用されるパワーアンプ（電力増幅器）に用いられる半導体装置に関するものである。
【０００２】
【背景技術】
従来、例えば図６に示すように、バイポーラトランジスタ１０を複数並列に接続してパワーアンプの増幅回路を形成することが行われている。また、バイポーラトランジスタをカスコード接続して単位セルを形成し、この単位セルを複数個並列接続した回路が提案されている（例えば特許文献１参照。）。
【０００３】
図４には、カスコード接続回路の一般的な例が示されている。同図に示すように、カスコード接続回路は、ベース接地型バイポーラトランジスタ３のエミッタ側に、エミッタ接地型バイポーラトランジスタ２のコレクタ側をカスコード接続し、該エミッタ接地型バイポーラトランジスタ２のベース側を入力側７、前記ベース接地型バイポーラトランジスタ３のコレクタ側を出力側８としている。
【０００４】
また、図５には、カスコード接続回路を有する半導体装置の回路例が示されている。この回路は、エミッタ接地型バイポーラトランジスタ２のベース側と、ベース接地型バイポーラトランジスタ３のベース側とコレクタ側に、それぞれ、インダクタ２２，２３，２４を介して電源１２，１３，１４を接続している。
【０００５】
【特許文献１】
ＵＳ５６２９６４８
【発明が解決しようとする課題】
しかしながら、例えば図６に示したように、複数のバイポーラトランジスタ１０を並列接続して成る回路において、全部のバイポーラトランジスタ１０は同じように電流が流れるように設定されているが、何らかの理由で１つのバイポーラトランジスタ１０の温度が他のバイポーラトランジスタ１０より少しでも高くなると、このバイポーラトランジスタには他のバイポーラトランジスタ１０より多くの電流が流れるようになり、そうすると、さらに、このバイポーラトランジスタ１０の温度が上昇する。
【０００６】
そして、このバイポーラトランジスタ１０にさらに多くの電流が流れて、さらに温度が上昇するといったように、電流上昇と温度上昇が正のサイクルで回ってしまう。これは、バイポーラトランジスタの場合に特有の現象であり、この熱暴走現象によって１つのバイポーラトランジスタに電流が集中し、最終的には自己破壊を起こす。
【０００７】
また、このような熱暴走現象は、前記特許文献１に提案されている回路等、バイポーラトランジスタを有する単位セルを複数並列に接続して成る回路においては同様に生じるものであり、たとえ単位セルがバイポーラトランジスタをカスコード接続して形成されていても、特許文献１に示されるように、単位セルのベース接地型バイポーラトランジスタ３のベース端子を共通接続してバイアス電圧に接続し、エミッタ接地型バイポーラトランジスタ２のベース端子も共通接続してバイアス電圧に接続する構成は、熱暴走現象を完全に抑制することはできない。この熱暴走現象は、ハイパワーアンプに使う半導体装置として非常に問題となっている。
【０００８】
また、パワーアンプに一般的に用いられている半導体素子は、使用周波数で発振に対して安定性を持っていないのが一般的であり、したがって、バイポーラトランジスタまたはバイポーラトランジスタを有する単位セルを複数並列接続して成る回路を備えた半導体装置は、発振の安定性を有していないといった問題もあった。
【０００９】
本発明は、上記従来の課題を解決するために成されたものであり、その目的は、熱暴走を抑制でき、発振の安定性を有する半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のような構成をもって課題を解決するための手段としている。すなわち、この発明は、コンデンサを介してベースを接地するベース接地型バイポーラトランジスタのエミッタ側に、エミッタ接地型バイポーラトランジスタのコレクタ側をカスコード接続して、該エミッタ接地型バイポーラトランジスタのベース側を入力側、前記ベース接地型バイポーラトランジスタのコレクタ側を出力側とし、該ベース接地型バイポーラトランジスタのコレクタと前記コンデンサの前記ベース接地型バイポーラトランジスタとの接続側とを抵抗を介して接続した帰還回路を構成し、前記ベース接地型バイポーラトランジスタのベース電位を前記抵抗を介してコレクタ側から印加して成る単位セルを、入力側同士を共通接続し、出力側同士を共通接続し、かつ、前記コンデンサの接地側を共通接続して複数個並列接続した回路を有することを特徴としている。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。なお、この実施形態例の説明において、従来例と同一名称部分には同一符号を付し、その重複説明は省略または簡略化する。
【００１２】
図１には、本発明に係る半導体装置の一実施形態例の回路構成が示されている。同図に示すように、この回路は、複数の単位セル１a1〜１an（ｎは整数）を有する。それぞれの単位セル１a1〜１anは、コンデンサ４を介してベースを接地したベース接地型バイポーラトランジスタ３のエミッタ側に、エミッタ接地型バイポーラトランジスタ２のコレクタ側をカスコード接続している。
【００１３】
また、エミッタ接地型バイポーラトランジスタ２のベースを入力側７、前記ベース接地型バイポーラトランジスタ３のコレクタ側を出力側８としており、入力側７にはベース電圧の電源が、出力側８にはコレクタ電圧の電源が接続されている。ベース接地型バイポーラトランジスタ３のコレクタは、抵抗５を介し、前記コンデンサ４のベース接地型バイポーラトランジスタ３との接続側と接続されて、帰還回路６が形成されている。
【００１４】
この実施形態例の半導体装置は、上記構成の単位セル１a1〜１anを、入力側７同士を共通接続し、かつ、出力側８同士を共通接続して複数個並列接続した回路を有しており、このように、バイポーラトランジスタ２，３を有する単位セル１a1〜１anを複数並列接続すると、単位セル１a1〜１anの接続個数を適宜設定して所望のパワーを有する半導体装置が実現できる。
【００１５】
また、上記エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３は、ヘテロ接合バイポーラトランジスタとしており、これらのバイポーラトランジスタ２，３のサイズは互いに等しい。さらに、この実施形態例において、各単位セル１a1〜１anの安定係数が１以上になり、それにより、半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量と抵抗５の値を設定している。例えば、この実施形態例において、コンデンサ４の容量は５ｐＦ、抵抗５の値は４５０Ωに設定されている。
【００１６】
この実施形態例は以上のように構成されており、図２に示すように、１つの単位セル１a1〜１an（ここでは単位セル１an）において、コレクタにＤＣ電圧を印加し、ベースに制御電圧を印加すると、各バイポーラトランジスタ３，２のベースにベース電流ＩＢ１，ＩＢ２が流れ、コレクタにはコレクタ電流ＩＣが流れる。ここで、この実施形態例のように、エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３が同じサイズの時、Ｉｃは式（１）で表される。
【００１７】
ＩＣ＝βＩＢ１＝βＩＢ２・・・（１）
【００１８】
βは電流増幅率であり、一般に、βは約１００（例えば８０〜１１０）である。また、ＩＢは数百μＡ、ＩＣは数ｍＡ〜数十ｍＡの値をとることが多い。この式（１）に示す関係から明らかなように、バイポーラトランジスタをカスコード接続した回路は、微小な電流で大きな電流をコントロールすることができる。
【００１９】
ところで、この実施形態例では、ベース接地型バイポーラトランジスタ３のベースの電位を、抵抗５を介してコレクタ側から印加する構成であり、このように、抵抗５を有する帰還回路６を形成して安定化を行うことにより、この実施形態例ではバイポーラトランジスタの熱暴走を抑制できる。
【００２０】
この理由は以下の通りである。例えばバイポーラトランジスタ熱暴走について考えるために、仮に、電流ＩＣが増えたと仮定すると、制御電流ＩＢ１は抵抗を通ると電流が増えた分、電圧降下が起こり、ベースの電位を下げるネガティブフィードバックがかかるので、制御電流ＩＢ１の上昇は抑えられることになり、制御電流ＩＢ１が増えないので、式（１）より、電流ＩＣも増えようがない。つまり、熱暴走により電流ＩＣが増えようとしても増えられずに抑えられるため、熱暴走は発生しない。
【００２１】
また、この実施形態例は、上記帰還回路動作によって熱的な安定性を向上できることに加え、半導体装置の安定係数が１以上になるようにベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量と抵抗５の値を設定しており、安定係数が１以上であれば発振を抑制できるので、発振を確実に抑制でき、発振の安定性を得ることができる。
【００２２】
図３の特性線ａには、この実施形態例における半導体装置の安定係数（ｋ）の周波数特性が示されており、この特性線に示すように、この実施形態例においては、入力信号の周波数が１０ＧＨｚ以下の全周波数範囲において、安定係数ｋが１以上になっており、発振を抑制できる。なお、同図の特性線ｂは、コンデンサ４と抵抗５を設けなかった場合の周波数特性を示す。
【００２３】
以上のように、この実施形態例は、１つの単位セル１a1〜１an毎に、ベース接地型バイポーラトランジスタ３のコレクタとベースを抵抗５を介して接続して、上記帰還回路による安定化を行うことにより、熱暴走を抑制でき、かつ、半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量と抵抗５の値を設定することにより、発振を抑制できる。
【００２４】
また、この実施形態例では、エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３は、ヘテロ接合バイポーラトランジスタとしているので、より高性能な半導体装置を実現できる。
【００２５】
なお、本発明は上記実施形態例に限定されることはなく、様々な実施の態様を採り得る。例えば、上記実施形態例では、エミッタ接地型バイポーラトランジスタ２とベース接地型バイポーラトランジスタ３は、ヘテロ接合バイポーラトランジスタとしたが、これらのバイポーラトランジスタ２，３は必ずしもヘテロ接合バイポーラトランジスタとするとは限らない。
【００２６】
また、上記実施形態例では、ベース接地型バイポーラトランジスタ３のベースに接続したコンデンサ４の容量を５ｐＦとし、抵抗５の値を４５０Ωとしたが、これらの値は特に限定されるものでなく、半導体装置の安定係数が１以上となるように、適宜設定すればよい。
【００２７】
【発明の効果】
本発明によれば、エミッタ接地型バイポーラトランジスタとカスコード接続したベース接地型バイポーラトランジスタのコレクタと、コンデンサのベース接地型バイポーラトランジスタとの接続側とを抵抗を介して接続した帰還回路を構成し、前記ベース接地型バイポーラトランジスタのベース電位を、前記抵抗を介してコレクタ側から印加して成る単位セルを、複数個並列接続した回路を有するので、単位セル毎に上記抵抗を通る帰還回路による安定化を行うことができ、バイポーラトランジスタの熱暴走を抑制することができる。
【００２８】
また、本発明において、半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタのベースに接続したコンデンサの容量と抵抗の値を設定した構成によれば、発振を確実に抑制でき、発振の安定性を得ることができる。
【００２９】
さらに、本発明において、バイポーラトランジスタはヘテロ接合バイポーラトランジスタとした構成によれば、より高性能の半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態例を示す回路図である。
【図２】上記実施形態例の１つの単位セルにおける動作例を模式的に示す説明図である。
【図３】上記実施形態例の半導体装置の周波数特性を示すグラフである。
【図４】カスコード接続回路例を示す説明図である。
【図５】カスコード接続を有する半導体装置の回路を示す説明図である。
【図６】バイポーラトランジスタを複数並列接続した回路例を示す説明図である。
【符号の説明】
１a1〜１an 単位セル
２ エミッタ接地型バイポーラトランジスタ
３ ベース接地型バイポーラトランジスタ
４ コンデンサ
５ 抵抗
Claims (3)
- コンデンサを介してベースを接地するベース接地型バイポーラトランジスタのエミッタ側に、エミッタ接地型バイポーラトランジスタのコレクタ側をカスコード接続して、該エミッタ接地型バイポーラトランジスタのベース側を入力側、前記ベース接地型バイポーラトランジスタのコレクタ側を出力側とし、該ベース接地型バイポーラトランジスタのコレクタと前記コンデンサの前記ベース接地型バイポーラトランジスタとの接続側とを抵抗を介して接続した帰還回路を構成し、前記ベース接地型バイポーラトランジスタのベース電位を前記抵抗を介してコレクタ側から印加して成る単位セルを、入力側同士を共通接続し、出力側同士を共通接続し、かつ、前記コンデンサの接地側を共通接続して複数個並列接続した回路を有することを特徴とする半導体装置。
- 半導体装置の安定係数が１以上になるように、ベース接地型バイポーラトランジスタのベースに接続したコンデンサの容量と抵抗の値を設定したことを特徴とする請求項１記載の半導体装置。
- バイポーラトランジスタはヘテロ接合バイポーラトランジスタとしたことを特徴とする請求項１または請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038442A JP4273783B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038442A JP4273783B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004248195A JP2004248195A (ja) | 2004-09-02 |
| JP4273783B2 true JP4273783B2 (ja) | 2009-06-03 |
Family
ID=33022976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038442A Expired - Fee Related JP4273783B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4273783B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9787260B2 (en) * | 2015-02-15 | 2017-10-10 | Skyworks Solutions, Inc. | Power amplifier having staggered cascode layout for enhanced thermal ruggedness |
-
2003
- 2003-02-17 JP JP2003038442A patent/JP4273783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004248195A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Minaei et al. | A new CMOS electronically tunable current conveyor and its application to current-mode filters | |
| Datta et al. | Performance limits, design and implementation of mm-wave SiGe HBT class-E and stacked class-E power amplifiers | |
| Laxminidhi et al. | Widely programmable high-frequency active RC filters in CMOS technology | |
| JP2006325096A (ja) | 高周波電力増幅器 | |
| CN1582527B (zh) | 有失真补偿的功率放大器模块 | |
| CN101978600B (zh) | 电容乘法器电路 | |
| JP2004531979A (ja) | 熱分散型ダーリントン増幅器 | |
| EP0853379A1 (en) | Low noise amplifier | |
| US7154339B2 (en) | RF power amplifier | |
| JP4273783B2 (ja) | 半導体装置 | |
| JP4553904B2 (ja) | バイアスされたダーリントン・トランジスタ対、方法およびシステム | |
| JP2015192205A (ja) | カスコード増幅器 | |
| JP5423381B2 (ja) | 半導体集積回路装置および電力増幅器 | |
| JP2005295568A (ja) | 回路 | |
| JP3833530B2 (ja) | 差動増幅器 | |
| Shukla et al. | Small-Signal Sziklai pair based Tuned Amplifiers with Low Power High Gain | |
| JP2003017946A (ja) | 半導体装置 | |
| Pantoli et al. | Class AB gyrator-based active inductor | |
| Rajaram et al. | A modified clustering approach for sub micron CMOS amplifiers | |
| JP6504995B2 (ja) | 帰還増幅回路およびその周波数特性制御方法 | |
| JP2010233171A (ja) | 高周波増幅回路および通信機器 | |
| JP2006067381A (ja) | トランジスタ集積回路装置 | |
| Juurakko et al. | Differential SiGe power amplifier for 3GPP WCDMA | |
| JP2005216943A (ja) | 半導体装置およびそれを用いた電力増幅器 | |
| CN111431485A (zh) | 射频功率放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |