JP4273592B2 - Manufacturing method of resin-encapsulated semiconductor device - Google Patents
Manufacturing method of resin-encapsulated semiconductor device Download PDFInfo
- Publication number
- JP4273592B2 JP4273592B2 JP28842699A JP28842699A JP4273592B2 JP 4273592 B2 JP4273592 B2 JP 4273592B2 JP 28842699 A JP28842699 A JP 28842699A JP 28842699 A JP28842699 A JP 28842699A JP 4273592 B2 JP4273592 B2 JP 4273592B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- resin
- semiconductor device
- heat sink
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【0001】
【発明の属する技術分野】
本発明は、放熱板を内蔵する樹脂封止型半導体装置に関し、自動車におけるエンジン制御ECU、ABS用ECU等に用いられるドライバICあるいは電源ICのような電力用半導体装置に用いて好適である。
【0002】
【従来の技術】
パワーMOSFETを含んだ半導体チップを搭載するような半導体装置にあっては、半導体チップの放熱を促進するための放熱板を備えたパッケージ形態を採用している。この様なものとして、特開昭60−110145号公報および特開昭61−194861号公報に記載の発明がある。
【0003】
この様な放熱板内蔵の半導体装置は、例えば、従来の一般的な樹脂封止型半導体装置を模式的な断面図として示す図13のようなパッケージ構造をとっている。即ち、従来の放熱板のない樹脂封止型半導体装置を模式的な断面図として示す図14のパッケージに対し、放熱板J1をリードフレームJ2のダイパッドJ3に接触させるような構造をとることによって放熱を促進するものである。
【0004】
即ち、図13では、半導体素子J6と、半導体素子J6が搭載されたダイパッドJ3を有するリードフレームJ2と、放熱板J1とを備え、これら半導体素子J6とリードフレームJ2と放熱板J1とを成形樹脂J7によって封止した構成となっている。以下、この様な構成のものを放熱板を有する樹脂封止型半導体装置という。ここで、半導体素子J6はリードフレームJ2のダイパッドJ3に、半田または導電性ペーストJ8等を介して搭載されており、半導体素子J6とインナーリードJ9とがボンディングワイヤJ10によって電気的に接続されている。そして、この放熱板J1はリードフレームJ2と独立したものであり、樹脂封止前に先に放熱板J1をモールド金型に投げ込みでセットし、その後チップを搭載したリードフレームJ2をセットし、同時に樹脂封止してなるものである。
【0005】
これは、いわゆる、ドロップイン(投げ込み)方式といわれるパッケージ構造であり、以下にその製造方法を述べる。樹脂注入用の注入口を有する上金型J4と下金型J5により形成される空間内に、半導体素子J6が搭載されたダイパッドJ3を有するリードフレームJ2と放熱板J1とを配置した後、軟化状態の樹脂J7を注入口から注入して、上下の金型J4、J5内に充填する。以下、この製造方法をドロップイン方式を用いた樹脂封止型半導体装置の製造方法とする。この製造方法によれば、通常のリードフレームと通常の成形金型がそのまま適用できるので、コストアップを最小限に抑えて放熱性が向上できるというメリットがある。
【0006】
【発明が解決しようとする課題】
しかし、放熱板J1はリードフレームJ2から独立しているため、樹脂注入時に放熱板が樹脂J7に押されることで容易に回転、移動し、最終的に金型と接触した部分が外部に露出するという問題がある。これは、製品として外観上問題となるだけでなく、信頼性上も耐湿性の面で問題となる。上述の特開昭61−194861号公報に記載の発明では、ダイパッド保持用の導体部の一部に突出部を設けて放熱板を固定するようにしているが、その突出部をいずれかの部位に嵌め込んでいるわけではないため、樹脂注入時に放熱板が動いてしまうことが懸念される。
【0007】
一方、特開平8−70016号公報に記載の発明では、金型に放熱板を嵌め込むことにより樹脂注入時の放熱板の移動を抑えているが、放熱板のうち金型に嵌め込んでいた部分が樹脂から露出してしまう。そして、この発明では放熱板を金型に対して面で接触させているため露出面積が大きく、上述の様に耐湿性の面で問題となる。
【0008】
本発明は、上記問題点に鑑み、樹脂注入時に放熱板が回転、移動するのを防止し、外部に露出することを最小限に抑えた樹脂封止型半導体装置の製造方法を提供する。
【0017】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、ドロップイン方式を用いた樹脂封止型半導体装置の製造方法において、放熱板(1)におけるダイパッド(5)とは反対側の面に、この面から突出する凸部(15)を形成し、放熱板(1)の配置にあたっては、この凸部(15)と、上金型(10)および下金型(9)のいずれか一方に設けられ半導体装置を離型する際に用いるエジェクタ(17)とを互いに引っ掛かる様にして、エジェクタ(17)に放熱板(1)を固定し、続いて、軟化状態の樹脂(4)の注入を行うことを特徴としている。
【0018】
本発明によれば、樹脂注入時にエジェクタ(17)によって放熱板(1)が固定されているため、放熱板(1)が回転、移動するのを防止し、外部に露出することを最小限に抑えた樹脂封止型半導体装置の製造方法を提供することができる。
【0019】
請求項2に記載の発明の様に、ダイパッド(5)とは反対側の面に形成された凸部(15)として、その一部に穴(16)が形成されたものを用い、この穴(16)に、エジェクタ(17)の一部を嵌め込むようにすることができる。
【0020】
請求項3に記載の発明では、請求項4に記載の発明において、エジェクタ(17)が上金型(10)に設けられており、放熱板(1)におけるダイパッド(5)側の面に、この面から突出する複数の凸部(14)を形成し、下金型(9)内に、リードフレーム(2)を半導体素子(3)が搭載された面を下向きにして配置した後、放熱板(1)を、ダイパッド(5)側の面を下向きにして、複数の凸部(14)をダイパッド(5)の周囲に位置させることにより、複数の凸部(14)によって放熱板(1)を位置決めするようにし、その後、上金型(10)と下金型(9)によってリードフレーム(2)を狭持する際に、エジェクタ(17)の先端が、ダイパッド(5)とは反対側の面に形成された凸部(15)の穴(16)に嵌まるようにし、続いて、軟化状態の樹脂(4)の注入を行うことを特徴としている。
【0021】
本発明によれば、請求項1に記載の発明と同様の効果を発揮することができ、さらに、下金型(9)内にてダイパッド(5)側に形成された凸部(14)によって放熱板(1)を予め仮固定できるため、ダイパッド(5)とは反対側の面に形成された凸部(15)の穴(16)にエジェクタ(17)を嵌め込む時の位置決めが容易になる。
【0022】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0023】
【発明の実施の形態】
(第1実施形態)
図1は本発明の第1実施形態に係る樹脂封止型半導体装置(以下、半導体装置という)の模式的な断面図であり、図2は第1実施形態における放熱板1の上面図である。本例の半導体装置は、例えば、自動車におけるエンジン制御ECU、ABS用ECU等に用いられるドライバICあるいは電源ICのような電力用半導体装置に用いられる。
【0024】
図1に示すように、半導体装置の内部には、Cu(銅)やAl(アルミニウム)等の熱伝導性に優れた金属(熱良導性金属)からなる放熱板1と、CuやCu合金または42合金(42アロイ金属)からなるリードフレーム2と、半導体素子3とが収納され、これら部材はエポキシ樹脂等からなるモールド樹脂(以下、単に樹脂とする)4によって封止され一体化されている。
【0025】
リードフレーム2は、半導体素子3を搭載するダイパッド5と半導体素子3や基板の電極と接続するリード部とから構成されている。リード部は、樹脂4内に位置する部分である複数のインナーリード6と、樹脂4外部に引き出された部分である複数のアウターリード6aとからなる。なお、ダイパッド5はリードフレーム2のうち樹脂4外部の図示しない部分と連結されている。
【0026】
そして、リードフレーム2のダイパッド5には、半導体素子3が半田または導電性ペースト等の接続部材7を介して搭載されており、半導体素子3とインナーリード6とは、Au(金)線またはAl線等のボンディングワイヤ8によって電気的に接続されている。また、放熱板1は、半導体素子3から発生する熱を効率良く逃すために、ダイパッド5の半導体素子3が搭載されている面と反対側の面において接触する構造となっている。
【0027】
ここで、図1および図2に示すように、放熱板1のダイパッド5と接触する面において、5つの凸部(突起)11が形成され、ダイパッド5の放熱板1と接触する面において、5つの凹部(穴)12が形成され、この凸部11と凹部12とが嵌め合わされる形で、放熱板1とダイパッド5が接触している。具体的には、この凸部11の高さはダイパッド5の厚さの1/2程度であり、一般的には0.05〜0.1mmとすることができる。一方、凹部12の深さは、凸部11の高さ以上となるようにし、放熱板1とダイパッド5が必ず面で接触できるようになっている。
【0028】
係る構成を有する半導体装置の製造方法について、樹脂注入時の様子を示す模式的な断面図である図3を参照して述べる。初めに、リードフレーム2を金属板(例えばリール状の素材)に対して、プレス加工等の機械加工、または、エッチング加工等により形成した後、例えば十数個単位の個片にする。リードフレーム2のダイパッド5に設ける凹部12は、この機械加工またはエッチング加工と同時に形成しても良いし、個片にした後、機械加工やエッチング加工等により形成しても良い(リードフレーム形成工程)。
【0029】
同様に、放熱板1も金属板(リール状の素材等)に対して、プレス加工等の機械加工により形成する。放熱板1に設ける凸部11は上述の凹部12と同様に、放熱板1を形成する時に同時に形成しても良いし、個片にした後形成しても良い。ここで、後述の様に放熱板1を下金型9にセットする時に、放熱板1を下金型9と点で接触させるための突出部13が、放熱板1の凸部11と反対側の面に突出して4ヶ所に形成されている(放熱板形成工程)。
【0030】
次に、ダイパッド5のうち凹部12が形成された面と反対側の面において、半田または導電性ペースト等の接続部材7を用いて半導体素子3を接着する。ここで、導電性ペースト7を用いて接着する場合には、接着性を向上させるためにダイパッド5の半導体素子3の搭載領域に、予めAg(銀)等のめっきを施しておくことが有効である。その後、半導体素子3に設けられたボンディングパッド(図示せず)とインナーリード6とをAlあるいはAu等からなるボンディングワイヤ8を用いて電気的に接続する。ここで、Auワイヤを用いる場合には、接合性を向上させるためにインナーリード6のボンディング領域(図示せず)にAg等のめっきを施しておくことが有効である(半導体素子搭載工程)。
【0031】
そして、所定の温度に加熱されたモールド金型(以下、単に金型とする)9、10の下金型9に上述の様に加工した放熱板1を凸部11を上側にして、つまり放熱板1の突出部13が下金型9と接するように落とし込む(ドロップイン)。
【0032】
その後、半導体素子3が搭載され、かつワイヤボンディングされたリードフレーム2を、ダイパッド5の凹部12と放熱板1の凸部11とが嵌め合わされ、ダイパッド5の凹部12が形成された面であって凹部12以外の部分が放熱板1と接触するように下金型9上にセットする。続いて、上金型10と下金型9によってクランプ(狭持)することによりリードフレーム2を固定する。
【0033】
そして、図3に示すように、金型9、10内に樹脂4を軟化状態で注入、充填することにより樹脂封止を行う(樹脂封止工程)。そして、金型9、10から樹脂封止された半導体装置を取り出し、最後に、マーキング処理とリードの表面処理(半田等)をした後、プリント基板等に実装できる形態にするためにリードフレーム2より切り離し、樹脂ボディより突き出したリードを所定の形状に形成する(後処理工程)ことにより半導体装置が完成する。
【0034】
ところで、本実施形態によれば、放熱板1の凸部11とダイパッド5の凹部12とが嵌め合わされているため、もともと独立した別個の部品である放熱板1が固定された状態となり、樹脂4を注入する際に樹脂4により押圧されても放熱板1は移動や回転をすることがない。そのため、その押圧のために放熱板1が移動して下金型9と接触することにより、その接触した部分が完成した半導体装置において露出してしまうことはない。また、放熱板1が移動してインナーリード6と接触するようなこともない。
【0035】
また、上述の様に放熱板1の突出部13が下金型9と接触しているが、これは点で接触しているため、半導体装置の完成時における放熱板1の露出は僅かである。さらに、樹脂注入時に上記突出部13と下金型9の間に樹脂4が入り込み、その結果、放熱板1の露出がないことも考えられる。従って、樹脂注入時に放熱板1が回転、移動するのを防止し、外部に露出することを最小限に抑えた半導体装置およびその製造方法を提供することができる。
【0036】
なお、本実施形態では、凸部11と凹部12をそれぞれ5つずつ設けた例について示したが、凸部11と凹部12はそれぞれ2つ以上あれば、放熱板1の移動や回転を抑えることができる。
【0037】
(第2実施形態)
図4は本発明の第2実施形態に係る半導体装置の模式的な断面図であり、図5は第2実施形態における放熱板1の上面図である。本例の半導体装置の具体的な用途の例は、第1実施形態と同様である。
【0038】
初めに本実施形態の半導体装置の構成について述べるが、本実施形態の半導体装置は、その構成において、第1実施形態の半導体装置と放熱板1およびダイパッド5の形状が異なるものであるため、主として放熱板1とダイパッド5について第1実施形態と異なる点について述べる。図4に示す様に、ダイパッド5には第1実施形態のような凹部12は形成されておらず、ダイパッド5の半導体素子3が搭載されている面と反対側の面は平面となっている。また、図4および図5に示すように、放熱板1に対しては、放熱板1のダイパッド5側の面から突出した4つの凸部(以下、仮固定用凸部とする)14が形成されている。
【0039】
ここで、この仮固定用凸部14は、後述の様にダイパッド5と放熱板1とが接触した時に、ダイパッド5の放熱板1が接触する面における各辺の中央部付近において、ダイパッド5の外縁に位置するように形成される。また、仮固定用凸部14の高さは、リードフレーム2におけるダイパッド5とリードとの段差の寸法であるダウンセット寸法以下にする。一般的には、0.15〜0.2mm以下にする。
【0040】
また、放熱板1の周囲に近い位置において放熱板1のダイパッド5とは反対側の面から突出した4つの凸部(以下、位置決め用凸部とする)15が形成され、この位置決め用凸部15の先端から放熱板1の法線方向に向けて放熱板1を貫通する穴16が設けられている。ここで、上記穴16の断面形状は円や矩形等どのような形状でも良い。そして、ダイパッド5の半導体素子3が搭載されている面とは反対側の面と、放熱板1のダイパッド5側の面のうち4つの仮固定用凸部14の内側にある部分とが接触し、仮固定用凸部14がダイパッド5の外縁に位置している。その他、リードフレーム2に対する半導体素子3の搭載方法等、上記していない構成については、第1実施形態と同じである。
【0041】
次に、係る構成を有する半導体装置の製造方法について述べる。初めに、第1実施形態と同様にリードフレーム形成工程、放熱板形成工程および半導体素子搭載工程を行う。ただし、リードフレーム形成工程においては、上記凹部12を形成しない様にし、放熱板形成工程においては、上記凸部11の代わりに仮固定用凸部14と位置決め用凸部15と穴16とを形成し、上記突出部13を形成しない。ここで、仮固定用凸部14は、この仮固定用凸部14の詳細図である図5(b)に示すように、例えば、放熱板1に切欠きを入れ、爪を折り曲げる様にして形成することができる。
【0042】
図6は、本実施形態の製造工程を示す模式的な断面図である。図6(a)に示すように、下金型9にリードフレーム2をダイパッド5の半導体素子3が搭載されている面を下向きにして配置する。次に、図6(b)に示すように、専用治具(図示せず)等を用いて放熱板1の仮固定用凸部14がダイパッド5の外周に嵌合し、ダイパッド5の半導体素子3が搭載されている面とは反対側の面と、放熱板1のダイパッド5側の面のうち仮固定用凸部14の内側にある部分とが接触するように、ダイパッド5上に仮位置決めして配置する。
【0043】
次に、図6(c)に示すように、上金型10と下金型9によりリードフレーム2をクランプする。この時、上金型10に設けられ、半導体装置を金型9、10から離型する際に用いるピン状のエジェクタ(以下、エジェクタピンとする)17の先端に形成されたテーパー部17aが放熱板1の位置決め用凸部15に形成された穴16に嵌まるようにする。その後、樹脂封止工程と後処理工程を行うことにより半導体装置が完成する。
【0044】
ところで、本実施形態によれば、放熱板1がエジェクタピン17によって位置決めされているため、樹脂4を注入する際に樹脂4により押圧されても放熱板1は移動や回転をすることがない。そのため、その押圧のために放熱板1が移動して金型9、10と接触することにより、その接触した部分が完成した半導体装置において露出してしまうことはない。また、放熱板1における位置決め用凸部15とエジェクタピン17とが接触している部分は、最終的に外部に露出することになるが、点あるいは線で接触させることができるため、外部に露出する面積は僅かである。従って、樹脂注入時に放熱板1が回転、移動するのを防止し、外部に露出することを最小限に抑えた半導体装置の製造方法を提供することができる。
【0045】
また、一般に、ダイパッド5のダウンセット寸法にばらつきがある場合は、放熱板1がダイパッド5を押し上げてボンディングワイヤ8がダメージを受ける問題がある。しかし、本実施形態によれば、放熱板1をダイパッド5上に載せる時は、ダイパッド5に力が加わることはないため、ダウンセット寸法のばらつきが大きくても問題ない。そして、上下の金型9、10によってリードフレーム2をクランプして、エジェクタピン17を位置決め用凸部15に形成された穴16に嵌め合わせる時も、エジェクタピン17と穴16とのクリアランス量を、ダイパッド5のダウンセット寸法のばらつきを十分吸収できる寸法設計とすることにより、上記の問題を防ぐことができる。
【0046】
また、ダイパッド5と放熱板1との間に隙間が発生する場合は、その隙間に樹脂4が侵入して熱抵抗(とくに過渡的な熱抵抗)を増加させてしまう問題がある。しかし、本実施形態によれば、放熱板1をダイパッド5に載せた状態で樹脂封止するため、その様な隙間の発生を抑えることができる。また、上述のエジェクタピン17と穴16とのクリアランスにより僅かに隙間が生じることも考えられるが、その場合も隙間の発生は最小限に留めることができるため、この隙間に樹脂4が侵入することはない。
【0047】
なお、位置決め用凸部15の穴16の断面形状とエジェクタピン17のテーパー部17aの断面形状において、例えば、穴16の断面形状を正方形にし、テーパー部17aの断面形状を円形にすることにより、それぞれのエジェクタピン17において位置決め用凸部15と4点のみで接触させることができる。その他、位置決め用凸部15の穴16の断面形状とテーパー部17aの断面形状において、例えば、一方の断面形状が曲線からなり他方の断面形状が直線からなる様にすれば、接触面積を低減させることができる。また、位置決め用凸部15に形成された穴16は、本実施形態では貫通しているが、エジェクタピン17を穴16に嵌めた時にエジェクタピン17の先端が放熱板1と接触しないような寸法であれば良い。
【0048】
(第3実施形態)
図7は本発明の第3実施形態に係る半導体装置の模式的な断面図であり、樹脂4を注入する途中の状態にて示す図である。また、図8は図7を上方から見た模式的な図である。本例の半導体装置の具体的な用途の例は、第1実施形態と同様である。
【0049】
初めに本実施形態の半導体装置の構成について述べるが、本実施形態の半導体装置は、その構成において、第1実施形態の半導体装置と放熱板1およびダイパッド5の形状が異なるものであるため、主として放熱板1とダイパッド5について第1実施形態と異なる点について述べる。図7に示すように、ダイパッド5には第1実施形態のような凹部12は形成されておらず、ダイパッド5の半導体素子3を搭載している面と反対側の面は平面となっている。
【0050】
また、図7および図8に示すように、放熱板1においては、ダイパッド5が接触する矩形状領域の四隅の外側に、ダイパッド5と接触する面とは反対側に突出するように4つの位置決め用凸部15が形成されている。また、この位置決め用凸部15において、放熱板1の中心側に位置する側面(突起側面)15aが斜面(傾斜部)となっており、この側面15aとエジェクタピン17とが接触して放熱板1が固定されている。その他、リードフレーム2に対する半導体素子3の搭載方法等、上記していない構成については、第1実施形態と同じである。
【0051】
次に、係る構成を有する半導体装置の製造方法について述べる。初めに、第1実施形態におけるリードフレーム形成工程、放熱板形成工程および半導体素子搭載工程を、第1実施形態と同様に行う。ただし、リードフレーム形成工程においては、上記凹部12を形成しない様にし、放熱板形成工程においては、プレス加工等により上記凸部11の代わりに上記位置決め用凸部(突起)15を形成し、上記突出部13は形成しない。
【0052】
次に、図7および図8に示す様に、下金型9から例えば円柱状のエジェクタピン17を、予め所定の高さだけ突き出しておき、位置決め用凸部15の側面15aのうち放熱板1の中心側に位置する部分と、エジェクタピン17とが点接触する(内接する)ように放熱板1をセットし、下金型9内で仮固定する。
【0053】
ここで、下金型9の底面からエジェクタピン17の先端までの長さであるエジェクタピン17の突き出し高さLは、後述の様に、リードフレーム2を金型9、10内にセットした際に、ダイパッド5の半導体素子3を搭載している面とは反対側の面(下面)と放熱板1の位置決め用凸部15が形成されている面とは反対側の面(上面)とが接する程度にする。この際、ボンディングワイヤ8が切れるのを防ぐために、決して、ダイパッド5を持ち上げるまでエジェクタピン17の突き出し高さLを多くしない様にする。その後、リードフレーム2を下金型9上にセットした後、上金型10および下金型9でクランプする。そして、樹脂封止工程と後処理工程を行うことにより半導体装置が完成する。
【0054】
ところで、本実施形態によれば、エジェクタピン17が放熱板1の位置決め用凸部15の側面15aと接触しているため、エジェクタピン17によって放熱板1の横方向の動きを拘束することができる。従って、樹脂注入時に放熱板1が回転、移動するのを防止し、外部に露出することを最小限に抑えた半導体装置の製造方法を提供することができる。また、放熱板1を横(略水平)方向の動きから拘束することで、上方向に押し上げる力を最小限に低減することができる。つまり、上下方向に抑える圧力により放熱板1を固定する必要がない。従って、その圧力によりインナーリード6と放熱板1とが接触してショート不良になることがなく、ダイパッド5と放熱板1との間隙を最小限にできる半導体装置を得ることができる。
【0055】
なお、第2実施形態と同様に、位置決め用凸部15の断面形状とエジェクタピン17の断面形状において、一方の断面形状が曲線からなりで他方の断面形状が曲線または直線からなる様にすれば、接触面積を低減させることができる。また、本実施形態ではエジェクタピン17と位置決め用凸部15が4組ある例について述べたが、3組以上あれば放熱板1を固定することができる。
【0056】
また、本実施形態ではエジェクタピン17を位置決め用凸部15の側面15aのうち、放熱板1の中心側に位置する部分に接触させているが、外縁側に接触させても良い。ただし、エジェクタピン17の少なくとも3つが、ともに外縁側で接触しているか、あるいは、少なくとも3つが、ともに中心側で接触している等、放熱板1が略水平方向に動かない状態にある必要がある。
【0057】
(第4実施形態)
図9は本発明の第4実施形態に係る半導体装置の模式的な断面図であり、図10は第4実施形態における放熱板1の上面図である。本例の半導体装置の具体的な用途の例は、第1実施形態と同様である。
【0058】
初めに本実施形態の半導体装置の構成について述べるが、本実施形態の半導体装置は、その構成において、第1実施形態の半導体装置と放熱板1およびダイパッド5の形状が異なるものであるため、主として放熱板1とダイパッド5について第1実施形態と異なる点について述べる。図9に示すように、ダイパッド5には第1実施形態のような凹部12は形成されておらず、ダイパッド5の半導体搭載面と反対側の面は平面となっている。
【0059】
また、図9および図10に示すように、放熱板1に対しては、後述の様に放熱板1とダイパッド5とを接触させた時にダイパッド5と接触する面において、ダイパッド5全体が嵌まり込む形状の凹形状部18が形成されている。ここで、凹形状部18の深さは、ダイパッド5の厚さ以下であり、一般的には0.075〜0.1mmの寸法にすることができる。そして、放熱板1の凹形状部18にダイパッド5が嵌まった状態で樹脂封止されている。
【0060】
次に、係る構成を有する半導体装置の製造方法について述べる。初めに、第1実施形態におけるリードフレーム形成工程、放熱板形成工程および半導体素子搭載工程を、第1実施形態と同様に行う。ただし、リードフレーム形成工程においては、上記凹部12を形成しない様にし、放熱板形成工程においては、上記凸部11の代わりに凹形状部18を形成し、上記突出部13を4ヶ所に形成する。
【0061】
そして、下金型9に対して放熱板1をその凹形状部18が上側にあるように落とし込む。その後、ダイパッド5が凹形状部18に嵌まるようにリードフレーム2を下金型9上にセットし、この状態でリードフレーム2を上下の金型9、10でクランプする。その後、樹脂封止工程と後処理工程を行うことにより半導体装置が完成する。
【0062】
ところで、本実施形態によれば、放熱板1の凹形状部18がダイパッド5に嵌め合わされているため、第1実施形態と同様の効果を発揮することができる。
【0063】
(第5実施形態)
図11は本発明の第5実施形態に係る半導体装置の模式的な断面図であり、図12は第5実施形態における放熱板1の上面図である。本例の半導体装置の具体的な用途の例は、第1実施形態と同様である。
【0064】
初めに本実施形態の半導体装置の構成について述べるが、本実施形態の半導体装置は、その構成において、第1実施形態の半導体装置と放熱板1およびダイパッド5の形状が異なるものであるため、主として放熱板1とダイパッド5について第1実施形態と異なる点について述べる。
【0065】
図11および図12に示すように、ダイパッド5においては、放熱板1および半導体素子3と接触しない面である端面に凹部12を用いたものである。即ち、凹部12は各端面の中央部付近において、ダイパッド5の中心方向に向けて窪んで形成されている。また、放熱板1にはこのダイパッド5に形成された凹部12に嵌まる位置に凸部11が形成されている。ここで、凸部11の高さはダイパッド5の厚さの1/2程度であり、一般的には0.05〜0.1mmとすることができる。そして、ダイパッド5の凹部12と放熱板1の凸部11が嵌まり合った状態で樹脂封止されている。
【0066】
次に、係る構成を有する半導体装置の製造方法について述べる。初めに、第1実施形態におけるリードフレーム形成工程、放熱板形成工程および半導体素子搭載工程を第1実施形態と同様に行う。ただし、ダイパッド5の凹部12と放熱板1の凸部11を形成する位置は上述のとおりである。次に下金型9に凸部11が上側にあるように放熱板1をセットした後、ダイパッド5に形成した凹部12と放熱板1に形成した凸部11とを嵌め合わせ、かつ、放熱板1の凸部11が形成された面であって、凸部11で囲まれた部分とダイパッド5とが接触するように、リードフレーム2を下金型9上にセットする。そして、この状態でリードフレーム2を上下の金型9、10でクランプする。続いて、樹脂封止工程と後処理工程を行うことにより半導体装置が完成する。
【0067】
ところで、本実施形態によれば、第1実施形態と同様の効果を発揮することができる。なお、本実施形態では、ダイパッド5の放熱板1および半導体素子3と接触しない各面において凹部12を形成し、計4つの凹部12を設けたが、ダイパッド5の放熱板1および半導体素子3と接触しない面のうち少なくとも相対する2面に設ければ、放熱板1の移動や回転を抑えることができる。
【図面の簡単な説明】
【図1】第1実施形態に係る半導体装置の模式的な断面図である。
【図2】第1実施形態における放熱板の上面図である。
【図3】第1実施形態の半導体装置の樹脂注入時の様子を示す模式的な断面図である。
【図4】第2実施形態に係る半導体装置の模式的な断面図である。
【図5】第2実施形態における放熱板の上面図である。
【図6】第2実施形態の製造工程を示す模式的な断面図である。
【図7】第3実施形態に係る半導体装置の模式的な断面図である。
【図8】図7を上方から見た模式的な図である。
【図9】第4実施形態に係る半導体装置の模式的な断面図である。
【図10】第4の実施形態における放熱板の上面図である。
【図11】第5実施形態に係る半導体装置の模式的な断面図である。
【図12】第5実施形態における放熱板の上面図である。
【図13】従来の一般的な半導体装置を示す模式的な断面図である。
【図14】従来の放熱板のない半導体装置を示す模式的な断面図である。
【符号の説明】
1…放熱板、2…リードフレーム、3…半導体素子、4…樹脂、
5…ダイパッド、9…下金型、10…上金型、11…凸部、12…凹部、
14…仮固定用凸部、15…位置決め用凸部、16…穴、
17…エジェクタピン、18…凹形状部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resin-encapsulated semiconductor device having a built-in heat sink, and is suitable for use in a power semiconductor device such as a driver IC or a power supply IC used in an engine control ECU, an ABS ECU, or the like in an automobile.
[0002]
[Prior art]
In a semiconductor device in which a semiconductor chip including a power MOSFET is mounted, a package form including a heat dissipation plate for promoting heat dissipation of the semiconductor chip is employed. As such, there are inventions described in JP-A-60-110145 and JP-A-61-194861.
[0003]
Such a semiconductor device with a built-in heat sink has, for example, a package structure as shown in FIG. 13 showing a conventional general resin-encapsulated semiconductor device as a schematic cross-sectional view. That is, heat dissipation is achieved by adopting a structure in which the heat dissipation plate J1 is brought into contact with the die pad J3 of the lead frame J2 with respect to the package of FIG. 14 showing a conventional resin-encapsulated semiconductor device without a heat dissipation plate as a schematic cross-sectional view. Is to promote.
[0004]
13 includes a semiconductor element J6, a lead frame J2 having a die pad J3 on which the semiconductor element J6 is mounted, and a heat sink J1, and the semiconductor element J6, the lead frame J2, and the heat sink J1 are molded resin. The structure is sealed with J7. Hereinafter, such a structure is referred to as a resin-encapsulated semiconductor device having a heat sink. Here, the semiconductor element J6 is mounted on the die pad J3 of the lead frame J2 via solder or conductive paste J8 or the like, and the semiconductor element J6 and the inner lead J9 are electrically connected by the bonding wire J10. . And this heat sink J1 is independent of the lead frame J2. Before the resin sealing, the heat sink J1 is set by throwing it into the mold, and then the lead frame J2 on which the chip is mounted is set. It is formed by resin sealing.
[0005]
This is a so-called drop-in (throw-in) type package structure, and its manufacturing method will be described below. After disposing the lead frame J2 having the die pad J3 on which the semiconductor element J6 is mounted and the heat sink J1 in the space formed by the upper mold J4 and the lower mold J5 having the injection holes for resin injection, the softening is performed. The resin J7 in a state is injected from the injection port and filled in the upper and lower molds J4 and J5. Hereinafter, this manufacturing method is referred to as a method for manufacturing a resin-encapsulated semiconductor device using a drop-in method. According to this manufacturing method, since a normal lead frame and a normal molding die can be applied as they are, there is an advantage that heat dissipation can be improved while minimizing cost increase.
[0006]
[Problems to be solved by the invention]
However, since the heat radiating plate J1 is independent of the lead frame J2, the heat radiating plate is easily rotated and moved by being pushed by the resin J7 when the resin is injected, and finally the portion in contact with the mold is exposed to the outside. There is a problem. This is not only a problem in appearance as a product but also a problem in terms of moisture resistance in terms of reliability. In the invention described in the above-mentioned Japanese Patent Application Laid-Open No. 61-194461, a protrusion is provided on a part of the conductor part for holding the die pad so as to fix the heat radiating plate. Therefore, there is a concern that the heat sink moves during resin injection.
[0007]
On the other hand, in the invention described in Japanese Patent Laid-Open No. 8-70016, the movement of the heat radiating plate at the time of resin injection is suppressed by fitting the heat radiating plate into the mold, but the heat radiating plate is fitted in the mold. The part is exposed from the resin. In the present invention, since the heat sink is brought into contact with the mold on the surface, the exposed area is large, which causes a problem in terms of moisture resistance as described above.
[0008]
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a resin-encapsulated semiconductor device that prevents the heat sink from rotating and moving during resin injection and minimizes exposure to the outside. of A manufacturing method is provided.
[0017]
[Means for Solving the Problems]
To achieve the above objective,
[0018]
According to the present invention, since the heat radiating plate (1) is fixed by the ejector (17) at the time of resin injection, the heat radiating plate (1) is prevented from rotating and moving, and exposure to the outside is minimized. A method for manufacturing a suppressed resin-encapsulated semiconductor device can be provided.
[0019]
[0020]
[0021]
According to the invention, the
[0022]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a schematic cross-sectional view of a resin-encapsulated semiconductor device (hereinafter referred to as a semiconductor device) according to a first embodiment of the present invention, and FIG. 2 is a top view of a
[0024]
As shown in FIG. 1, a
[0025]
The
[0026]
A
[0027]
Here, as shown in FIGS. 1 and 2, five protrusions (projections) 11 are formed on the surface of the
[0028]
A method of manufacturing a semiconductor device having such a configuration will be described with reference to FIG. 3 which is a schematic cross-sectional view showing a state during resin injection. First, after forming the
[0029]
Similarly, the
[0030]
Next, the
[0031]
Then, the
[0032]
Thereafter, the
[0033]
Then, as shown in FIG. 3, resin sealing is performed by injecting and filling the
[0034]
By the way, according to this embodiment, since the
[0035]
Further, as described above, the protruding
[0036]
In addition, in this embodiment, although the example which provided the
[0037]
(Second Embodiment)
FIG. 4 is a schematic cross-sectional view of a semiconductor device according to the second embodiment of the present invention, and FIG. 5 is a top view of the
[0038]
First, the configuration of the semiconductor device of the present embodiment will be described. The semiconductor device of the present embodiment is different in the configuration of the semiconductor device of the first embodiment from the shape of the
[0039]
Here, when the
[0040]
In addition, four convex portions (hereinafter referred to as positioning convex portions) 15 projecting from the surface opposite to the
[0041]
Next, a method for manufacturing a semiconductor device having such a configuration will be described. First, as in the first embodiment, a lead frame forming step, a heat sink forming step, and a semiconductor element mounting step are performed. However, in the lead frame forming step, the
[0042]
FIG. 6 is a schematic cross-sectional view showing the manufacturing process of this embodiment. As shown in FIG. 6A, the
[0043]
Next, as shown in FIG. 6C, the
[0044]
By the way, according to this embodiment, since the
[0045]
In general, when the downset dimension of the
[0046]
Further, when a gap is generated between the
[0047]
In the cross-sectional shape of the
[0048]
(Third embodiment)
FIG. 7 is a schematic cross-sectional view of a semiconductor device according to the third embodiment of the present invention, and shows a state in the middle of injecting the
[0049]
First, the configuration of the semiconductor device of the present embodiment will be described. The semiconductor device of the present embodiment is different in the configuration of the semiconductor device of the first embodiment from the shape of the
[0050]
As shown in FIGS. 7 and 8, in the
[0051]
Next, a method for manufacturing a semiconductor device having such a configuration will be described. First, the lead frame forming step, the heat sink forming step, and the semiconductor element mounting step in the first embodiment are performed in the same manner as in the first embodiment. However, in the lead frame forming step, the
[0052]
Next, as shown in FIGS. 7 and 8, for example, a
[0053]
Here, the protrusion height L of the
[0054]
By the way, according to this embodiment, since the
[0055]
Similarly to the second embodiment, if the cross-sectional shape of the positioning
[0056]
Moreover, in this embodiment, although the
[0057]
(Fourth embodiment)
FIG. 9 is a schematic cross-sectional view of a semiconductor device according to the fourth embodiment of the present invention, and FIG. 10 is a top view of the
[0058]
First, the configuration of the semiconductor device of the present embodiment will be described. The semiconductor device of the present embodiment is different in the configuration of the semiconductor device of the first embodiment from the shape of the
[0059]
As shown in FIGS. 9 and 10, the
[0060]
Next, a method for manufacturing a semiconductor device having such a configuration will be described. First, the lead frame forming step, the heat sink forming step, and the semiconductor element mounting step in the first embodiment are performed in the same manner as in the first embodiment. However, in the lead frame forming process, the
[0061]
Then, the
[0062]
By the way, according to this embodiment, since the recessed
[0063]
(Fifth embodiment)
FIG. 11 is a schematic cross-sectional view of a semiconductor device according to the fifth embodiment of the present invention, and FIG. 12 is a top view of the
[0064]
First, the configuration of the semiconductor device of the present embodiment will be described. The semiconductor device of the present embodiment is different in the configuration of the semiconductor device of the first embodiment from the shape of the
[0065]
As shown in FIG. 11 and FIG. 12, the
[0066]
Next, a method for manufacturing a semiconductor device having such a configuration will be described. First, the lead frame forming step, the heat sink forming step, and the semiconductor element mounting step in the first embodiment are performed in the same manner as in the first embodiment. However, the positions where the
[0067]
By the way, according to the present embodiment, the same effects as those of the first embodiment can be exhibited. In this embodiment, the
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment.
FIG. 2 is a top view of a heat sink in the first embodiment.
FIG. 3 is a schematic cross-sectional view showing a state at the time of resin injection in the semiconductor device of the first embodiment.
FIG. 4 is a schematic cross-sectional view of a semiconductor device according to a second embodiment.
FIG. 5 is a top view of a heat sink in a second embodiment.
FIG. 6 is a schematic cross-sectional view showing a manufacturing process of the second embodiment.
FIG. 7 is a schematic cross-sectional view of a semiconductor device according to a third embodiment.
FIG. 8 is a schematic view of FIG. 7 as viewed from above.
FIG. 9 is a schematic cross-sectional view of a semiconductor device according to a fourth embodiment.
FIG. 10 is a top view of a heat sink in a fourth embodiment.
FIG. 11 is a schematic cross-sectional view of a semiconductor device according to a fifth embodiment.
FIG. 12 is a top view of a heat sink in a fifth embodiment.
FIG. 13 is a schematic cross-sectional view showing a conventional general semiconductor device.
FIG. 14 is a schematic cross-sectional view showing a conventional semiconductor device without a heat sink.
[Explanation of symbols]
DESCRIPTION OF
5 ... Die pad, 9 ... Lower mold, 10 ... Upper mold, 11 ... Convex part, 12 ... Concave part,
14 ... Temporary fixing convex portion, 15 ... Positioning convex portion, 16 ... Hole,
17 ... Ejector pin, 18 ... Concave-shaped part.
Claims (3)
前記放熱板(1)における前記ダイパッド(5)とは反対側の面に、この面から突出する凸部(15)を形成し、
前記放熱板(1)の配置にあたっては、前記凸部(15)と前記エジェクタ(17)とを互いに引っ掛かる様にして、前記エジェクタ(17)に前記放熱板(1)を固定し、
続いて、前記軟化状態の樹脂(4)の注入を行うことを特徴とする樹脂封止型半導体装置の製造方法。A lead frame (2) having a die pad (5) mounted with a semiconductor element (3) in a space formed by an upper mold (10) and a lower mold (9) having an injection port for resin injection, and heat dissipation After placing the plate (1), the softened resin (4) is injected from the injection port, filled in the space and solidified, and then the upper mold (10) and the lower mold (9) In the manufacturing method of the resin-encapsulated semiconductor device in which the ejector (17) provided in any one of the above is released by pressing the heat radiating plate (1).
On the surface of the heat radiating plate (1) opposite to the die pad (5), a convex portion (15) protruding from this surface is formed,
In disposing the heat radiating plate (1), the heat radiating plate (1) is fixed to the ejector (17) so that the convex portion (15) and the ejector (17) are hooked to each other.
Subsequently, the resin-encapsulated semiconductor device is manufactured by injecting the softened resin (4).
前記放熱板(1)における前記ダイパッド(5)側の面に、この面から突出する複数の凸部(14)を形成し、前記下金型(9)内に、前記リードフレーム(2)を前記半導体素子(3)が搭載された面を下向きにして配置した後、
前記放熱板(1)を、前記ダイパッド(5)側の面を下向きにして、前記複数の凸部(14)を前記ダイパッド(5)の周囲に位置させることにより、前記複数の凸部(14)によって前記放熱板(1)を位置決めするように配置し、
その後、前記上金型(10)と前記下金型(9)によって前記リードフレーム(2)を狭持する際に、前記エジェクタ(17)の先端が、前記ダイパッド(5)とは反対側の面に形成された前記凸部(15)の前記穴(16)に嵌まるようにし、
続いて、前記軟化状態の樹脂(4)の注入を行うことを特徴とする請求項2に記載の樹脂封止型半導体装置の製造方法。The ejector (17) is provided in the upper mold (10);
A plurality of protrusions (14) projecting from the surface of the heat sink (1) on the die pad (5) side are formed, and the lead frame (2) is placed in the lower mold (9). After placing the semiconductor element (3) mounted face down,
By positioning the plurality of protrusions (14) around the die pad (5) with the surface of the heat sink (1) facing the die pad (5) facing downward, the plurality of protrusions (14 ) To position the heat sink (1),
Thereafter, when the lead frame (2) is pinched by the upper mold (10) and the lower mold (9), the tip of the ejector (17) is opposite to the die pad (5). It fits in the hole (16) of the convex part (15) formed on the surface,
3. The method of manufacturing a resin-encapsulated semiconductor device according to claim 2 , wherein the softened resin (4) is injected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28842699A JP4273592B2 (en) | 1999-10-08 | 1999-10-08 | Manufacturing method of resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28842699A JP4273592B2 (en) | 1999-10-08 | 1999-10-08 | Manufacturing method of resin-encapsulated semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001110830A JP2001110830A (en) | 2001-04-20 |
JP4273592B2 true JP4273592B2 (en) | 2009-06-03 |
Family
ID=17730074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28842699A Expired - Fee Related JP4273592B2 (en) | 1999-10-08 | 1999-10-08 | Manufacturing method of resin-encapsulated semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4273592B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274196A (en) * | 1998-03-26 | 1999-10-08 | Seiko Epson Corp | Manufacture of semiconductor device, molding system and the semiconductor device |
MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
JP2003031736A (en) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP5128095B2 (en) | 2006-08-25 | 2013-01-23 | Towa株式会社 | Resin sealing molding equipment for electronic parts |
JP5340544B2 (en) * | 2007-01-22 | 2013-11-13 | 株式会社デンソー | Electronic device and manufacturing method thereof |
JP5320612B2 (en) * | 2007-06-29 | 2013-10-23 | コーア株式会社 | Resistor |
JP2013171857A (en) * | 2012-02-17 | 2013-09-02 | Auto Network Gijutsu Kenkyusho:Kk | Substrate unit, substrate unit molding, and manufacturing method of substrate unit molding |
JP6065625B2 (en) * | 2013-02-08 | 2017-01-25 | トヨタ自動車株式会社 | Manufacturing method of semiconductor device |
JP6408253B2 (en) * | 2014-05-26 | 2018-10-17 | アサヒ・エンジニアリング株式会社 | Resin molding apparatus for semiconductor device and resin molding method for semiconductor device |
CN117397020A (en) * | 2021-05-27 | 2024-01-12 | 三菱电机株式会社 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
-
1999
- 1999-10-08 JP JP28842699A patent/JP4273592B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001110830A (en) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5527740A (en) | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
EP1335428B1 (en) | Resin-moulded semiconductor device and method for manufacturing the same | |
US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
US20020037604A1 (en) | Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package | |
CN100541748C (en) | Lead frame, semiconductor die package, and the manufacture method of this encapsulation | |
US20020031869A1 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
JP3885321B2 (en) | Manufacturing method of resin-encapsulated semiconductor parts | |
US6677665B2 (en) | Dual-die integrated circuit package | |
US6184575B1 (en) | Ultra-thin composite package for integrated circuits | |
JP4273592B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
KR20090050752A (en) | Semiconductor package, and method for fabricating the same | |
JP3877409B2 (en) | Manufacturing method of semiconductor device | |
JP3877410B2 (en) | Manufacturing method of semiconductor device | |
JP2770947B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP2001035985A (en) | Semiconductor device sealed with resin | |
US20010042912A1 (en) | Dual-die integrated circuit package | |
JPH11176856A (en) | Manufacture of semiconductor device | |
JP2607605B2 (en) | Resin-sealed semiconductor device | |
US20240071780A1 (en) | Electronic package and manufacturing method therefor | |
JP4120101B2 (en) | Resin-sealed semiconductor device | |
US7944027B2 (en) | Lead frame, semiconductor device, and method of manufacturing the semiconductor device | |
JPH10209194A (en) | Semiconductor device, its manufacture, and device for resin molding process used therefor | |
KR200224097Y1 (en) | Molding die | |
JPH08125051A (en) | Semiconductor device | |
KR200337333Y1 (en) | structure for clamping heat spread in fabrication of semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |