JP4268614B2 - Automatic gain control circuit - Google Patents

Automatic gain control circuit Download PDF

Info

Publication number
JP4268614B2
JP4268614B2 JP2005505365A JP2005505365A JP4268614B2 JP 4268614 B2 JP4268614 B2 JP 4268614B2 JP 2005505365 A JP2005505365 A JP 2005505365A JP 2005505365 A JP2005505365 A JP 2005505365A JP 4268614 B2 JP4268614 B2 JP 4268614B2
Authority
JP
Japan
Prior art keywords
amplitude
video signal
operation mode
signal
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005505365A
Other languages
Japanese (ja)
Other versions
JPWO2004093442A1 (en
Inventor
英明 笹原
展佳 宇梶
憲 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of JPWO2004093442A1 publication Critical patent/JPWO2004093442A1/en
Application granted granted Critical
Publication of JP4268614B2 publication Critical patent/JP4268614B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【技術分野】
【0001】
本発明は自動利得制御(automatic gain control:AGC)回路に関する。
【背景技術】
【0002】
従来から、ビデオ信号の振幅を一定に維持する回路が知られている。この回路によれば、同期信号が含まれたビデオ信号(例えばコンポジットビデオ信号、Y/Cセパレート信号のY信号など)のペデスタルレベルと、シンクチップレベルとの差、すなわち同期信号の振幅が一定に保たれる。このような制御はシンクAGCと呼ばれている。
【0003】
すなわち、同期信号の振幅と、白色を表す映像信号の振幅との比率が規格上決められた値になっている。そのため、同期信号の振幅を一定に制御することにより、映像信号のうち、白色部分の振幅も一定に維持される。白色以外の映像に関しては、映像信号の振幅は映像信号の明るさに比例し、白色が最大振幅となっているため、映像の明るさに対応する映像信号の振幅は一意に決まる。
【0004】
同期信号の振幅と、白色を表現する映像信号の振幅との比は、ANSI/SMPTE170Mの規格(NTSC規格)によると、2:5となっており、別のテレビ信号規格ITU−R BT.470(PAL規格)では、3:7となっている。
【0005】
この他に、映像信号のピーク値を一定値に維持する方法も知られており、この制御はピークAGCと呼ばれている。ピークAGCも、シンクAGCと同様に、負帰還のループを構成して、映像信号のピーク値を一定に維持する。
【0006】
特開平10−164458号公報に記載のAGC回路は、シンクAGCとピークAGCを組み合わせた方法の例で、シンクAGCとピークAGCが同時に動作する。入力信号の中には、同期信号の振幅から規格により決まる映像信号の最大振幅(白色部分の振幅)を超える振幅を含む映像信号が存在する場合がある。そのため、同期信号の振幅は適正値より小さいが、映像信号の振幅は最大振幅を超えているという状態になる場合がある。このとき、同期信号が過小であるためシンクAGCによって利得を上げようとする動作と、映像信号が過大であるためピークAGCによって利得を下げようとする動作が競合状態となる。
【0007】
この状態では制御が不安定になる(発振する)。そのため、ピークAGCの制御ループの時定数をシンクAGCの制御ループの時定数に比べて短く設定し、これにより制御系が不安定になることを防止している(図5参照)。
【0008】
特開2001−094826号公報に記載のAGC回路は、ピークAGCに分類される方法を採用している。この方法では、映像信号のピーク値に対して3種類の閾値L1、L2、及びL3(L1>L2>L3)を設け、L1を超えた場合は超えた分を誤差として出力し、L2より大きくL1以下の場合は誤差0を出力し、L3より大きくL2以下のときはあらかじめ設定された固定誤差値を出力し、L3以下の場合は誤差0を出力するようになっている。
【0009】
これにより、映像信号のピーク値が過大(L1より大きい)の時、利得が減少し、適正レベル(L2より大きく、L1以下)の時、利得を維持し、過小(L3より大きく、L2以下)の時、利得が増加し、映像信号が黒に近い時(L3以下)利得を維持し、過度の利得変動を抑えている(図4参照)。
【0010】
与えられた映像信号を処理してそれを記録したり再生したりする装置では、一旦最適な利得を決定した後は、映像信号のソースが切り換わらない限りAGCの利得はできるだけ変動しないことが望ましい。
【0011】
シンクAGCは前述のように同期信号の振幅と映像の振幅の比率が決められた値になっていることを前提にしており、映像の明暗に依存しないという利点があり、上記の望ましい特性を容易に達成することができる。
【0012】
しかし、実際に入力されるビデオ信号に関しては、電波の受信状態、あるいはビデオテープへの記録により信号に歪が生じ、同期信号の振幅と映像信号の振幅の比率が変化することが多い。
【0013】
また、ビデオの編集を行う場合、同期信号を付け替えることがあり、この場合も映像の振幅と同期信号の振幅の比率が狂ってしまうことがある。
【0014】
以上のように、映像信号と同期信号の振幅の比率が決められた値からずれた信号が入力されることがある。多くの場合、同期信号の振幅から規格上決まる映像信号の最大振幅を超える振幅の映像信号が入力されることがあるため、単純なシンクAGCでは同期信号に対しては利得が適正でも映像信号に対しては利得が過大になるといった現象が起こる。映像信号に対してAGCの利得が過大になると、映像信号に大きな歪が生じ、映像の品質が劣化する。シンクAGCの欠点については上記先行技術でも指摘されている。
【0015】
一方、ピークAGCの利点は同期信号がなくてもAGCをかけることができること、上述したように同期信号が適正で映像信号が過大になることを防ぐことができることである。
【0016】
しかし、ピークAGCでは入力された映像信号の振幅がピーク値であってもこれが必ずしも白色を意味するものでもなく、今後も映像信号の振幅の最大値である保証も全く無い。そのため、利得を上げるか下げるかの判断は結局ピークが検出された周辺の映像の明暗に依存せざるを得ず、1つの信号源に対し、映像の明暗によって利得が常に変動を続けることになる。しかし、映像の明暗によって利得が変動するのは映像信号を記録、表示する装置においては望ましくない。
【0017】
特開2001−094826号公報はこの問題を改善するための方法を提案している。この方法は映像信号の振幅が適正であると判断し、利得が維持される映像信号の振幅に幅がある。さらに、暗い映像の場合にも利得制御を停止させることによって映像の明暗に依存して利得が変動しないように工夫している。しかし、適正と判断できる範囲は映像によってまちまちである。このため、外部から適正レベルを入力できる構成になっているが、全ての映像に対して単一のレベルで対応できるとは考えにくい。また、映像信号の明暗に応じて利得が変動するという欠点は完全に解消できない。
【0018】
特開平10−164458号公報はシンクAGCとピークAGCを組み合わせた方法を提案している。この方法では、両者の制御が互いに競合した時のことを考慮してピークAGCの時定数をシンクAGCより短くすることによってピークAGCを優先的に動作させ、あわせて制御の安定性を確保することを目的としている。
【0019】
しかし、両者の制御が競合してピークAGCが優先され、ピーク時の振幅が過大とならないように利得が制限されるケースは映像が明るいときに限られる。このときには同期信号の振幅が目標値より小さくなるため、再び映像が暗くなった場合は通常のシンクAGC動作により利得が上昇する。つまり、この方法でも同一の映像信号のソースで映像の明暗によって利得が変動する可能性を排除できない。
【0020】
以上のように、上記のような問題点を解決し、映像信号の振幅を一定に維持することができるAGC回路が望まれる。
【発明の開示】
本発明の実施の一形態によれば、同期信号が重畳された映像信号を入力し、可変利得アンプを介して前記同期信号の振幅を測定する同期信号振幅測定手段と、前記映像信号の振幅を測定する映像信号振幅測定手段とを有する自動利得制御回路であって、前記同期信号振幅測定手段により測定された同期信号の振幅を所定の第1の基準値に保つように利得を制御するための第1動作モードと、前記同期信号振幅測定手段により測定された同期信号の振幅が小さくても利得を増加させず、前記映像信号振幅測定手段により測定された映像信号の振幅が所定の第2の基準値より大きくなったときだけ利得を減少させるための第2動作モードとを有することを特徴とする。
【0021】
これにより、映像の明暗に依存せず、映像信号の振幅が所定の第2の基準値を超えることを防止しつつ、映像信号の振幅を一定のレベルに保つことができる。
【0022】
また、モードを切り替えることによって、制御の目標を1つに限定し、複数の制御目標値を持つことによる制御の競合状態が発生せず、したがって安定して制御することができる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の実施の形態について図面を参照して説明する。
【0024】
図1は本発明の一実施の形態を示す。図1において、クランプ回路102は、入力端子101に入力された、コンポジット映像信号、又はY/Cセパレート信号のY信号など、同期信号を含んだ映像信号に対して、シンクチップの電圧を一定の電圧に維持する(シンクチップクランプ)。可変利得アンプ103は、制御入力により利得を可変にでき、クランプ回路102からの映像信号をAGC制御部110によって決められた利得でもって増幅あるいは減衰させる。A/Dコンバータ104は、可変利得アンプ103からの映像信号をデジタル信号に変換する。ローパスフィルタ105は、A/Dコンバータ104からのコンポジット映像信号に含まれる色信号を除去するものであり、同期分離回路106の誤動作を防止するのに必要なものである。
【0025】
同期分離回路106は、ローパスフィルタ105を通った信号からコンポジット同期信号を分離する。水平AFC(自動周波数制御)回路107は、同期分離回路106により分離されたコンポジット同期信号の位置を推定し、シンクチップの位置およびバックポーチの位置を示す信号を出力する。シンクチップの位置あるいはバックポーチの位置を決めるのに、水平AFC回路107は必ずしも必要ではないが、水平AFC回路107があった方が、映像信号にノイズが含まれているとき、誤動作する危険性が小さくなる。同期信号振幅測定回路108は、水平同期信号が現れる度に、ローパスフィルタ105を通った信号に対して、シンクチップのレベルとバックポーチのレベル(すなわち、ペデスタルレベル)を測定し、その差を取ることにより同期信号の振幅を測定する。無入力検出回路111は、水平AFC回路107の出力を受けて、入力端子101に映像信号が入力されているか否かを判定し、入力されていれば論理ローレベル(以下「L」という。)を出力し、入力されていなければ論理ハイレベル(以下「H」という。)を出力する。
【0026】
他方、映像信号処理回路109は、A/Dコンバータ104からのデジタル信号に対して、Y/C分離、色復調などテレビ信号処理に必要な信号処理を行う。映像信号処理回路109は、映像信号の振幅が所定の第2の基準値より大きいかどうかを判定する回路を有する。
【0027】
AGC制御部110は、映像信号処理回路109からの映像信号が所定の第2の基準値より大きいかどうかの判定出力と、同期信号振幅測定回路108からの同期信号の振幅とから、可変利得アンプ103の制御値を作り出し、可変利得アンプ103の利得を制御する。
【0028】
図2は図1のAGC制御部110の構成を示す。図2において、入力端子201は、図1の映像信号処理回路109からの信号であって、映像信号の振幅が所定の第2の基準値より大きいことを示す信号が入力される端子である。入力端子202は、図1の同期信号振幅測定回路108からのペデスタルレベルを表す値が入力される端子である。入力端子203は、図1の同期信号振幅測定回路108からシンクチップレベルを表す値が入力される端子である。
【0029】
ローパスフィルタ205、206は、水平周期で変化するペデスタルレベルとシンクチップレベルの細かい変動を除去するためのものであり、AGCの利得が不必要に振動するのを防止する。ローパスフィルタ205、206の出力は、過去1フレームあるいは1フィールド分のペデスタルレベル又はシンクチップレベルの平均値になるように適切な時定数を選ぶ。
【0030】
ローパスフィルタ204は、その時定数がローパスフィルタ205より充分小さい。図6に示したように、入力端子202に印加されたペデスタルレベルが急激に変動すると、ローパスフィルタ204とローパスフィルタ205の時定数の違いにより、減算器207の出力に差が発生する。
【0031】
比較器220は、減算器207の出力の絶対値を所定の第3の基準値と比較し、大きければ信号が切り換わったと判断し、Hを出力する。比較器220の出力221は前述のように信号の切り換わりを表し、モード管理部211に接続される。
【0032】
減算器208は、ローパスフィルタ205からのペデスタルレベルと、ローパスフィルタ206からのシンクチップレベルとの差をとって同期信号の振幅を求める。
【0033】
比較器210は、減算器208からの同期信号の振幅を、所定の第1の基準値と比較し、同期信号の振幅が所定の第1の基準値より大きい場合は、出力216がHになり、同期信号の振幅が所定の第1の基準値より小さい場合は、出力217がHになり、同期信号の振幅が所定の第1の基準値と同一の場合は出力216及び217はHにならない。但し、本実施の形態で使用している可変利得アンプ103(図1)は、デジタル制御型で利得の設定が離散的なため、減算器208の出力値が所定の第1の基準値と同じと判断される条件に幅を持たせてある。
【0034】
所定の第1の基準値は同期信号の振幅の目標値であり、A/Dコンバータ104のビット幅あるいは信号の規格(NTSCあるいはPALなど)によって異なる。本実施の形態では、10ビットのA/Dコンバータを使用しており、NTSCで224、PALで236である。
【0035】
モード管理部211は、比較器210の出力217の論理レベルと、入力端子201の論理レベルと、比較器220の出力221の論理レベルと、無入力検出回路111(図1)の出力222の論理レベルに基づき、出力端子の論理レベルを、H(第1動作モードを表す)又はL(第2動作モードを表す)にする。モード管理部211の入力と動作モードとの対応関係を図3に示す。また、動作モードとモード管理部211の出力との対応関係を図7に示す。
【0036】
ORゲート212は、入力端子201の論理レベルと、比較器210の出力216の論理レベルをOR演算するものである。ANDゲート213は、モード管理部211の出力の論理レベルと、比較器210の出力217の論理レベルをAND演算する。
【0037】
AGC利得制御レジスタ214は、2つの入力端子218、219をもち、その出力端子が可変利得アンプ103(図1)の利得制御端子に結合している。ここで、ORゲート212の出力218がHで、ANDゲート213の出力219がLになると、AGC利得制御レジスタ214の値が1つ下がり、これによって利得設定値が1段階下がる(利得は減少)。他方、出力218がLで、出力219がHになると、AGC利得制御レジスタ214の値が1つ上がり、これによって利得設定値が1段階上がる(利得は増大)。
【0038】
可変利得アンプ103の利得を減少させるためには、同期信号の振幅が所定の第1の基準値より大きいか、又は映像信号が所定の第2の基準値より大きいことを要する。他方、可変利得アンプ103の利得を増大させるためには、同期信号の振幅が所定の第1の基準値より小さいことを要する。
【0039】
次に、図2を参照してAGC制御部110の動作を説明する。初期状態では、モード管理部211は、その出力の論理レベルをHにして、第1動作モードにしている。ここで、同期信号の振幅が白色を表す映像信号の振幅の2/5より小さい信号が入ってきたとし、全体的に映像信号の振幅は小さいとする。そうすると、入力端子201の論理レベルはLであり、比較器210の出力216の論理レベルはLで、出力217の論理レベルはHである。これにより、ORゲート212の出力の論理レベルがLであり、ANDゲート213の出力の論理レベルがHであるから、AGC利得制御レジスタ214の値が1つ上がる。これによって利得設定値が1段階上がり、従って可変利得アンプ103の利得が増大する。
【0040】
この動作は通常は同期信号の振幅が所定の第1の基準値になるまで続くが、白色を表す映像信号の振幅と同期信号の振幅の比率は、規格上決められた値より同期信号の振幅が小さいから、同期信号の振幅が所定の第1の基準値に達する前に、映像信号の振幅が所定の第2の基準値を超える。
【0041】
同期信号の振幅は所定の第1の基準値より小さく、映像信号の振幅は所定の第2の基準値より大きくなると、入力端子201の論理レベルがHになる。その結果として、ORゲート212の出力の論理レベルがHになるが、ANDゲートの出力219の論理レベルがHのままであるから、利得の制御方向が競合する。
【0042】
しかしながら、モード管理部211は、比較器220の出力221の論理レベルがLで、比較器210の出力217の論理レベルがHであるが、入力端子201の論理レベルがLからHに遷移したことに基づき、モードを第1動作モードから第2動作モードに切り換え、その出力の論理レベルをLにする。
【0043】
モード管理部211の出力の論理レベルがLになると、ORゲート212の出力218はHのままであるが、ANDゲート213の出力219の論理レベルがLになるから、AGC利得制御レジスタ214の値が1つ下がる。これによって利得設定値が1段階下がり、したがって可変利得アンプ103の利得が減少する。
【0044】
これ以降、同期信号の振幅が所定の第1の基準値より小さい状態が続く限り、第2動作モードの状態が維持され、映像信号の振幅が所定の第2の基準値より大きくならない限り、現在の利得設定が維持される。これにより画面の明暗に依存する利得変動が原因の不要なちらつきが防止できる。
【0045】
第2動作モードで動作中に、同期信号の振幅が所定の第1の基準値より小さくならなくなったときは、直ちに第1動作モードに遷移し、同期信号の振幅が所定の第1の基準値になるように利得を制御する。すなわち、通常のシンクAGC動作を行う。
【0046】
このように、第1動作モードと第2動作モードを有し、同期信号の振幅が所定の第1の基準値より小さい状態で、映像信号の振幅が所定の第2の基準値より大きい状態を検出すると、第2動作モードに遷移し、映像信号の振幅が所定の第1の基準値より大きい状態が解消されるまで利得を減少させる。そして、映像信号の振幅が所定の第2の基準値以下にまで減衰した後は、利得設定が維持されることにより、画面の明暗に依存しない利得制御ができる。つまり、画面の明暗に依存した利得の変動がないため、画面のちらつきをおさえることができる。
【0047】
なお、本実施の形態では、可変利得アンプ103としてデジタル制御型のものを使用した例を説明したが、この可変利得アンプ103に代えて電圧制御型可変利得アンプを使用し、AGC制御部110をD/A変換器を介してこの電圧制御型可変利得アンプに接続するようにしても、同等の効果を奏することができる。
【0048】
また、本実施の形態では、利得制御動作をデジタル回路で行う例を説明したが、このデジタル回路に代えてマイクロプロセッサを使用することにより、同様の利得制御を行うことができる。
【産業上の利用可能性】
【0049】
同一映像信号ソースにおいては映像の明暗に依存せず、映像信号の振幅が所定の第2の基準値を超えることを防止しつつ、映像信号の振幅を一定のレベルに保つことができる。
また、モードを切り換えることによって、制御の目標を1つに限定し、複数の制御目標値を持つことによる制御の競合状態が発生せず、したがって安定して制御することができる。
【図面の簡単な説明】
【0050】
【図1】本発明の一実施の形態を示すブロック図である。
【図2】図1のAGC制御部110の構成を示すブロック図である。
【図3】モードの遷移の条件をテーブルにして示す図である。
【図4】従来技術における映像信号の振幅と閾値の関係を示す図である。
【図5】従来のAGC制御部での構成を示すブロック図である。
【図6】信号源切り換わり検出手段の動作原理を示す図である。
【図7】図2のモード管理部211の動作モードと出力との対応を表した図である。
【Technical field】
[0001]
The present invention relates to an automatic gain control (AGC) circuit.
[Background]
[0002]
Conventionally, a circuit that keeps the amplitude of a video signal constant is known. According to this circuit, the difference between the pedestal level of a video signal including a synchronization signal (for example, a composite video signal, a Y signal of a Y / C separate signal) and the sync chip level, that is, the amplitude of the synchronization signal is constant. Kept. Such control is called sink AGC.
[0003]
That is, the ratio between the amplitude of the synchronizing signal and the amplitude of the video signal representing white is a value determined by the standard. Therefore, by controlling the amplitude of the synchronization signal to be constant, the amplitude of the white portion of the video signal is also maintained constant. For a video other than white, the amplitude of the video signal is proportional to the brightness of the video signal, and white has the maximum amplitude, so the amplitude of the video signal corresponding to the brightness of the video is uniquely determined.
[0004]
According to the ANSI / SMPTE 170M standard (NTSC standard), the ratio of the amplitude of the synchronization signal and the amplitude of the video signal expressing white is 2: 5. Another television signal standard ITU-R BT. In 470 (PAL standard), it is 3: 7.
[0005]
In addition to this, there is also known a method of maintaining the peak value of the video signal at a constant value, and this control is called peak AGC. Similarly to the sink AGC, the peak AGC forms a negative feedback loop to maintain the peak value of the video signal constant.
[0006]
The AGC circuit described in Japanese Patent Laid-Open No. 10-164458 is an example of a method in which a sink AGC and a peak AGC are combined, and the sink AGC and the peak AGC operate simultaneously. Among the input signals, there may be a video signal including an amplitude exceeding the maximum amplitude of the video signal determined by the standard (the amplitude of the white portion) from the amplitude of the synchronization signal. For this reason, the amplitude of the synchronization signal is smaller than the appropriate value, but the amplitude of the video signal may exceed the maximum amplitude. At this time, the operation for increasing the gain by the sync AGC because the synchronization signal is excessive and the operation for decreasing the gain by the peak AGC because the video signal is excessive are in a competitive state.
[0007]
In this state, the control becomes unstable (oscillates). For this reason, the time constant of the control loop of the peak AGC is set shorter than the time constant of the control loop of the sink AGC, thereby preventing the control system from becoming unstable (see FIG. 5).
[0008]
The AGC circuit described in Japanese Patent Application Laid-Open No. 2001-094826 employs a method classified as peak AGC. In this method, three types of threshold values L1, L2, and L3 (L1>L2> L3) are provided for the peak value of the video signal, and when L1 is exceeded, the excess is output as an error, which is larger than L2. When L1 or less, error 0 is output. When L1 is greater than L3 and L2 or less, a preset fixed error value is output. When L3 or less, error 0 is output.
[0009]
As a result, when the peak value of the video signal is excessive (greater than L1), the gain decreases, and when the video signal is at an appropriate level (greater than L2 and less than or equal to L1), the gain is maintained, and is too small (greater than L3 and less than L2). In this case, the gain increases, and when the video signal is close to black (L3 or less), the gain is maintained and excessive gain fluctuation is suppressed (see FIG. 4).
[0010]
In an apparatus that processes a given video signal and records or reproduces it, it is desirable that once the optimum gain is determined, the AGC gain does not vary as much as possible unless the source of the video signal is switched. .
[0011]
The sync AGC is based on the premise that the ratio of the amplitude of the synchronizing signal and the amplitude of the video is a predetermined value as described above, and has the advantage that it does not depend on the brightness of the video, and the above desirable characteristics can be easily achieved. Can be achieved.
[0012]
However, with regard to the video signal that is actually input, the signal is distorted due to the reception state of radio waves or recording on a video tape, and the ratio of the amplitude of the synchronizing signal to the amplitude of the video signal often changes.
[0013]
Further, when editing video, the sync signal may be changed, and in this case, the ratio of the amplitude of the video and the amplitude of the sync signal may be out of order.
[0014]
As described above, a signal in which the amplitude ratio between the video signal and the synchronization signal deviates from a predetermined value may be input. In many cases, a video signal having an amplitude exceeding the maximum amplitude of the video signal determined by the standard from the amplitude of the synchronization signal may be input. Therefore, with a simple sync AGC, even if the gain is appropriate for the synchronization signal, the video signal is converted into a video signal. On the other hand, the phenomenon that the gain becomes excessive occurs. When the gain of AGC is excessive with respect to the video signal, a large distortion occurs in the video signal, and the quality of the video deteriorates. The drawbacks of the sink AGC are also pointed out in the above prior art.
[0015]
On the other hand, the advantage of peak AGC is that AGC can be applied without a synchronization signal, and that the synchronization signal is appropriate and the video signal can be prevented from becoming excessive as described above.
[0016]
However, in the peak AGC, even if the amplitude of the input video signal is a peak value, this does not necessarily mean white, and there is no guarantee that it will be the maximum amplitude of the video signal in the future. Therefore, the determination of whether to increase or decrease the gain must eventually depend on the brightness of the surrounding image where the peak is detected, and for one signal source, the gain always varies according to the contrast of the image. . However, it is not desirable for the apparatus for recording and displaying the video signal that the gain fluctuates depending on the brightness of the video.
[0017]
Japanese Unexamined Patent Publication No. 2001-094826 proposes a method for improving this problem. This method determines that the amplitude of the video signal is appropriate, and there is a range in the amplitude of the video signal that maintains the gain. Furthermore, even in the case of a dark video, the gain control is stopped so that the gain does not vary depending on the brightness of the video. However, the range that can be determined to be appropriate varies depending on the video. For this reason, it is configured such that an appropriate level can be input from the outside, but it is unlikely that all images can be handled at a single level. Further, the disadvantage that the gain varies according to the brightness of the video signal cannot be completely eliminated.
[0018]
Japanese Patent Laid-Open No. 10-164458 proposes a method in which a sink AGC and a peak AGC are combined. In this method, the peak AGC is preferentially operated by making the time constant of the peak AGC shorter than the sink AGC in consideration of the time when the two controls compete with each other, and the stability of the control is also secured. It is an object.
[0019]
However, the case where the control of the two competes and the peak AGC is prioritized and the gain is limited so that the amplitude at the peak is not excessive is limited to when the video is bright. At this time, since the amplitude of the synchronization signal becomes smaller than the target value, the gain increases due to the normal sync AGC operation when the video becomes dark again. In other words, even with this method, it is impossible to exclude the possibility that the gain fluctuates depending on the contrast of the image at the same image signal source.
[0020]
As described above, an AGC circuit that solves the above problems and can maintain the amplitude of the video signal constant is desired.
DISCLOSURE OF THE INVENTION
According to one embodiment of the present invention, the video signal on which the sync signal is superimposed is input, the sync signal amplitude measuring means for measuring the amplitude of the sync signal through a variable gain amplifier, and the amplitude of the video signal An automatic gain control circuit having a video signal amplitude measuring means for measuring, for controlling the gain so as to keep the amplitude of the synchronizing signal measured by the synchronizing signal amplitude measuring means at a predetermined first reference value The first operation mode and the gain of the video signal measured by the video signal amplitude measuring means are not increased even if the amplitude of the synchronous signal measured by the synchronous signal amplitude measuring means is small, and the amplitude of the video signal measured by the video signal amplitude measuring means is a predetermined second And a second operation mode for reducing the gain only when the reference value becomes larger than the reference value.
[0021]
Thus, the amplitude of the video signal can be kept at a constant level while preventing the amplitude of the video signal from exceeding the predetermined second reference value without depending on the brightness of the video.
[0022]
Further, by switching the mode, the control target is limited to one, and there is no competition state of control due to having a plurality of control target values, so that stable control can be performed.
BEST MODE FOR CARRYING OUT THE INVENTION
[0023]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0024]
FIG. 1 shows an embodiment of the present invention. In FIG. 1, the clamp circuit 102 sets a constant sync chip voltage for a video signal including a synchronization signal such as a composite video signal or a Y signal of a Y / C separate signal input to the input terminal 101. Maintain voltage (sink tip clamp). The variable gain amplifier 103 can change the gain by a control input, and amplifies or attenuates the video signal from the clamp circuit 102 with a gain determined by the AGC control unit 110. The A / D converter 104 converts the video signal from the variable gain amplifier 103 into a digital signal. The low-pass filter 105 removes the color signal included in the composite video signal from the A / D converter 104 and is necessary to prevent the synchronization separation circuit 106 from malfunctioning.
[0025]
The synchronization separation circuit 106 separates the composite synchronization signal from the signal that has passed through the low-pass filter 105. A horizontal AFC (automatic frequency control) circuit 107 estimates the position of the composite synchronization signal separated by the synchronization separation circuit 106 and outputs a signal indicating the position of the sync chip and the position of the back porch. The horizontal AFC circuit 107 is not necessarily required to determine the position of the sync chip or the position of the back porch. However, if the horizontal AFC circuit 107 is present, there is a risk of malfunction when the video signal contains noise. Becomes smaller. The sync signal amplitude measuring circuit 108 measures the level of the sync chip and the level of the back porch (that is, the pedestal level) with respect to the signal that has passed through the low-pass filter 105 every time a horizontal sync signal appears, and takes the difference between them. Thus, the amplitude of the synchronization signal is measured. The no-input detection circuit 111 receives the output of the horizontal AFC circuit 107 and determines whether or not a video signal is input to the input terminal 101. If it is input, it is a logic low level (hereinafter referred to as “L”). If it is not input, a logic high level (hereinafter referred to as “H”) is output.
[0026]
On the other hand, the video signal processing circuit 109 performs signal processing necessary for television signal processing such as Y / C separation and color demodulation on the digital signal from the A / D converter 104. The video signal processing circuit 109 includes a circuit that determines whether or not the amplitude of the video signal is larger than a predetermined second reference value.
[0027]
The AGC control unit 110 determines whether the video signal from the video signal processing circuit 109 is greater than a predetermined second reference value, and the amplitude of the synchronization signal from the synchronization signal amplitude measurement circuit 108, thereby adjusting the variable gain amplifier. The control value of 103 is generated, and the gain of the variable gain amplifier 103 is controlled.
[0028]
FIG. 2 shows a configuration of the AGC control unit 110 of FIG. In FIG. 2, an input terminal 201 is a terminal to which a signal indicating that the amplitude of the video signal is larger than a predetermined second reference value is input from the video signal processing circuit 109 of FIG. The input terminal 202 is a terminal to which a value representing the pedestal level from the synchronization signal amplitude measurement circuit 108 in FIG. 1 is input. The input terminal 203 is a terminal to which a value representing the sync chip level is input from the synchronization signal amplitude measurement circuit 108 of FIG.
[0029]
The low-pass filters 205 and 206 are for removing fine fluctuations of the pedestal level and the sync tip level that change in the horizontal period, and prevent the AGC gain from vibrating unnecessarily. An appropriate time constant is selected so that the outputs of the low-pass filters 205 and 206 become an average value of the pedestal level or sync chip level for the past one frame or one field.
[0030]
The time constant of the low-pass filter 204 is sufficiently smaller than that of the low-pass filter 205. As shown in FIG. 6, when the pedestal level applied to the input terminal 202 suddenly fluctuates, a difference occurs in the output of the subtractor 207 due to the difference in time constant between the low-pass filter 204 and the low-pass filter 205.
[0031]
The comparator 220 compares the absolute value of the output of the subtractor 207 with a predetermined third reference value, and determines that the signal has been switched if greater, and outputs H. The output 221 of the comparator 220 represents the signal switching as described above, and is connected to the mode management unit 211.
[0032]
The subtracter 208 obtains the amplitude of the synchronization signal by taking the difference between the pedestal level from the low-pass filter 205 and the sync chip level from the low-pass filter 206.
[0033]
The comparator 210 compares the amplitude of the synchronizing signal from the subtracter 208 with a predetermined first reference value, and when the amplitude of the synchronizing signal is larger than the predetermined first reference value, the output 216 becomes H. When the amplitude of the synchronization signal is smaller than the predetermined first reference value, the output 217 becomes H. When the amplitude of the synchronization signal is the same as the predetermined first reference value, the outputs 216 and 217 do not become H. . However, since the variable gain amplifier 103 (FIG. 1) used in the present embodiment is a digital control type and the gain setting is discrete, the output value of the subtracter 208 is the same as the predetermined first reference value. A range is given to the condition to be judged.
[0034]
The predetermined first reference value is a target value of the amplitude of the synchronization signal, and differs depending on the bit width of the A / D converter 104 or the signal standard (NTSC or PAL). In this embodiment, a 10-bit A / D converter is used, which is 224 for NTSC and 236 for PAL.
[0035]
The mode management unit 211 outputs the logic level of the output 217 of the comparator 210, the logic level of the input terminal 201, the logic level of the output 221 of the comparator 220, and the logic level of the output 222 of the no-input detection circuit 111 (FIG. 1). Based on the level, the logic level of the output terminal is set to H (representing the first operation mode) or L (representing the second operation mode). FIG. 3 shows the correspondence between the input of the mode management unit 211 and the operation mode. FIG. 7 shows the correspondence between the operation mode and the output of the mode management unit 211.
[0036]
The OR gate 212 performs an OR operation on the logic level of the input terminal 201 and the logic level of the output 216 of the comparator 210. The AND gate 213 performs an AND operation on the logic level of the output of the mode management unit 211 and the logic level of the output 217 of the comparator 210.
[0037]
The AGC gain control register 214 has two input terminals 218 and 219, and its output terminal is coupled to the gain control terminal of the variable gain amplifier 103 (FIG. 1). Here, when the output 218 of the OR gate 212 is H and the output 219 of the AND gate 213 is L, the value of the AGC gain control register 214 is decreased by 1, thereby decreasing the gain setting value by one step (gain is decreased). . On the other hand, when the output 218 is L and the output 219 is H, the value of the AGC gain control register 214 is increased by 1, thereby increasing the gain setting value by one level (gain is increased).
[0038]
In order to reduce the gain of the variable gain amplifier 103, it is necessary that the amplitude of the synchronization signal is larger than a predetermined first reference value or the video signal is larger than a predetermined second reference value. On the other hand, in order to increase the gain of the variable gain amplifier 103, it is necessary that the amplitude of the synchronization signal is smaller than a predetermined first reference value.
[0039]
Next, the operation of the AGC control unit 110 will be described with reference to FIG. In the initial state, the mode management unit 211 sets the logic level of the output to H and enters the first operation mode. Here, it is assumed that a signal having an amplitude smaller than 2/5 of the amplitude of the video signal representing the white color of the synchronization signal has entered, and the amplitude of the video signal is small as a whole. Then, the logic level of the input terminal 201 is L, the logic level of the output 216 of the comparator 210 is L, and the logic level of the output 217 is H. As a result, since the logic level of the output of the OR gate 212 is L and the logic level of the output of the AND gate 213 is H, the value of the AGC gain control register 214 is increased by one. As a result, the gain setting value is increased by one step, and thus the gain of the variable gain amplifier 103 is increased.
[0040]
This operation normally continues until the amplitude of the synchronization signal reaches a predetermined first reference value, but the ratio of the amplitude of the video signal representing white and the amplitude of the synchronization signal is greater than the value determined by the standard from the value determined by the standard. Therefore, the amplitude of the video signal exceeds the predetermined second reference value before the amplitude of the synchronization signal reaches the predetermined first reference value.
[0041]
When the amplitude of the synchronizing signal is smaller than the predetermined first reference value and the amplitude of the video signal is larger than the predetermined second reference value, the logic level of the input terminal 201 becomes H. As a result, the logic level of the output of the OR gate 212 becomes H. However, since the logic level of the output 219 of the AND gate remains H, the gain control directions compete.
[0042]
However, the mode management unit 211 indicates that the logic level of the output 221 of the comparator 220 is L and the logic level of the output 217 of the comparator 210 is H, but the logic level of the input terminal 201 has transitioned from L to H. Based on the above, the mode is switched from the first operation mode to the second operation mode, and the logic level of the output is set to L.
[0043]
When the logic level of the output of the mode management unit 211 becomes L, the output 218 of the OR gate 212 remains H, but the logic level of the output 219 of the AND gate 213 becomes L, so that the value of the AGC gain control register 214 Goes down by one. As a result, the gain setting value is lowered by one step, and thus the gain of the variable gain amplifier 103 is reduced.
[0044]
Thereafter, the state of the second operation mode is maintained as long as the amplitude of the synchronizing signal is smaller than the predetermined first reference value, and the current state is maintained as long as the amplitude of the video signal does not become larger than the predetermined second reference value. The gain setting is maintained. As a result, unnecessary flickering caused by gain fluctuations depending on the brightness of the screen can be prevented.
[0045]
When the amplitude of the synchronization signal does not become smaller than the predetermined first reference value during the operation in the second operation mode, the mode immediately shifts to the first operation mode, and the amplitude of the synchronization signal is the predetermined first reference value. The gain is controlled so that That is, a normal sync AGC operation is performed.
[0046]
As described above, the first operation mode and the second operation mode are provided, and the state where the amplitude of the synchronizing signal is smaller than the predetermined first reference value and the amplitude of the video signal is larger than the predetermined second reference value. When detected, the mode is changed to the second operation mode, and the gain is decreased until the state in which the amplitude of the video signal is larger than the predetermined first reference value is resolved. Then, after the amplitude of the video signal is attenuated to a predetermined second reference value or less, the gain setting is maintained, so that gain control independent of the brightness of the screen can be performed. That is, since there is no fluctuation in gain depending on the brightness of the screen, the flickering of the screen can be suppressed.
[0047]
In this embodiment, an example in which a digital control type is used as the variable gain amplifier 103 has been described. However, instead of the variable gain amplifier 103, a voltage control type variable gain amplifier is used, and the AGC control unit 110 is changed. Even if it is connected to this voltage controlled variable gain amplifier via a D / A converter, the same effect can be obtained.
[0048]
In this embodiment, an example in which the gain control operation is performed by a digital circuit has been described. However, similar gain control can be performed by using a microprocessor instead of the digital circuit.
[Industrial applicability]
[0049]
In the same video signal source, the amplitude of the video signal can be maintained at a constant level while preventing the amplitude of the video signal from exceeding a predetermined second reference value without depending on the brightness of the video.
Further, by switching the mode, the control target is limited to one, and there is no competition state of control due to having a plurality of control target values, so that stable control can be performed.
[Brief description of the drawings]
[0050]
FIG. 1 is a block diagram showing an embodiment of the present invention.
2 is a block diagram showing a configuration of an AGC control unit 110 in FIG. 1. FIG.
FIG. 3 is a table showing mode transition conditions in a table.
FIG. 4 is a diagram illustrating a relationship between an amplitude of a video signal and a threshold value in the related art.
FIG. 5 is a block diagram showing a configuration of a conventional AGC control unit.
FIG. 6 is a diagram illustrating an operation principle of a signal source switching detection unit.
7 is a diagram illustrating a correspondence between an operation mode and an output of the mode management unit 211 in FIG. 2;

Claims (3)

同期信号が重畳された映像信号を入力し、可変利得アンプを介して前記同期信号の振幅を測定する同期信号振幅測定手段と、前記映像信号の振幅を測定する映像信号振幅測定手段とを有する自動利得制御回路であって、
前記同期信号振幅測定手段により測定された同期信号の振幅を所定の第1の基準値に保つように利得を制御するための第1動作モードと、前記同期信号振幅測定手段により測定された同期信号の振幅が小さくても利得を増加させず、前記映像信号振幅測定手段により測定された映像信号の振幅が所定の第2の基準値より大きくなったときだけ利得を減少させるための第2動作モードにより、前記可変利得アンプを制御する制御手段と、
前記第1動作モードで動作中に前記同期信号振幅測定手段により測定された同期信号の振幅が所定の第1の基準値より小さく、かつ前記映像信号振幅測定手段により測定された映像信号の振幅が所定の第2の基準値より大きい場合、前記第2動作モードに切り換え、他方、前記第2動作モードで動作中に前記同期信号振幅測定手段により測定された同期信号の振幅が所定の第1の基準値より小さくなくなった場合、前記第2動作モードから前記第1動作モードに切り換える動作モード切換手段と、
を有することを特徴とする自動利得制御回路。
An automatic signal processing apparatus comprising: a synchronization signal amplitude measurement unit that inputs a video signal on which a synchronization signal is superimposed and measures the amplitude of the synchronization signal via a variable gain amplifier; and a video signal amplitude measurement unit that measures the amplitude of the video signal. A gain control circuit,
A first operation mode for controlling gain so as to keep the amplitude of the synchronization signal measured by the synchronization signal amplitude measurement means at a predetermined first reference value; and the synchronization signal measured by the synchronization signal amplitude measurement means The second operation mode for reducing the gain only when the amplitude of the video signal measured by the video signal amplitude measuring means becomes larger than a predetermined second reference value without increasing the gain even if the amplitude of the video signal is small A control means for controlling the variable gain amplifier ;
The amplitude of the synchronizing signal measured by the synchronizing signal amplitude measuring means during operation in the first operation mode is smaller than a predetermined first reference value, and the amplitude of the video signal measured by the video signal amplitude measuring means is When larger than a predetermined second reference value, the mode is switched to the second operation mode. On the other hand, the amplitude of the synchronization signal measured by the synchronization signal amplitude measuring means during operation in the second operation mode is a predetermined first value. An operation mode switching means for switching from the second operation mode to the first operation mode when it becomes smaller than a reference value;
An automatic gain control circuit comprising:
請求項記載の自動利得制御回路において、映像信号の無入力を検出する無入力検出手段を備え、前記動作モード切換手段は、前記第2動作モードで動作中に前記無入力検出手段により無入力が検出された場合、前記第2動作モードから前記第1動作モードに切り換えることを特徴とする自動利得制御回路。2. The automatic gain control circuit according to claim 1 , further comprising no-input detection means for detecting no-input of a video signal, wherein the operation mode switching means is not input by the no-input detection means during operation in the second operation mode. An automatic gain control circuit that switches from the second operation mode to the first operation mode when the signal is detected. 請求項記載の自動利得制御回路において、映像信号のソースの切り換わりを検出する信号源切り換わり検出手段を備え、前記動作モード切換手段は、前記第2動作モードで動作中に前記信号源切り換わり検出手段により信号源の切り換わりが検出された場合に、前記第2動作モードから前記第1動作モードに切り換えることを特徴とする自動利得制御回路。2. The automatic gain control circuit according to claim 1 , further comprising signal source switching detecting means for detecting switching of a video signal source, wherein the operation mode switching means is configured to switch the signal source during operation in the second operation mode. An automatic gain control circuit for switching from the second operation mode to the first operation mode when switching of the signal source is detected by the change detection means.
JP2005505365A 2003-04-15 2004-04-06 Automatic gain control circuit Expired - Fee Related JP4268614B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003110851 2003-04-15
JP2003110851 2003-04-15
PCT/JP2004/004951 WO2004093442A1 (en) 2003-04-15 2004-04-06 Automatic gain control circuit

Publications (2)

Publication Number Publication Date
JPWO2004093442A1 JPWO2004093442A1 (en) 2006-07-13
JP4268614B2 true JP4268614B2 (en) 2009-05-27

Family

ID=33295968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005505365A Expired - Fee Related JP4268614B2 (en) 2003-04-15 2004-04-06 Automatic gain control circuit

Country Status (4)

Country Link
US (1) US7557866B2 (en)
EP (1) EP1615430B1 (en)
JP (1) JP4268614B2 (en)
WO (1) WO2004093442A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4500590B2 (en) * 2004-06-10 2010-07-14 キヤノン株式会社 Signal processing device
JP5914836B2 (en) * 2011-09-27 2016-05-11 パナソニックIpマネジメント株式会社 Video demodulator
US10498303B2 (en) * 2018-02-02 2019-12-03 Analog Devices, Inc. Signal level detection and overrange signal limiter and clamp for electronic circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115812A (en) * 1973-11-26 1978-09-19 Hitachi, Ltd. Automatic gain control circuit
US4040090A (en) * 1976-05-07 1977-08-02 Gte Laboratories Incorporated Bias gate for noise suppression circuit
FR2406922A1 (en) * 1977-10-21 1979-05-18 Thomson Csf VIDEO CONTRAST EXPANSION DEVICE AND SYSTEM INCLUDING SUCH A DEVICE
US4292598A (en) * 1978-06-01 1981-09-29 Tokyo Shibaura Denki Kabushiki Kaisha Automatic gain control circuit
JPS58222680A (en) 1982-06-21 1983-12-24 Hitachi Ltd Video signal processing circuit
JPS622783A (en) 1985-06-28 1987-01-08 Toshiba Corp Agc wave detecting circuit
US4718086A (en) * 1986-03-27 1988-01-05 Rca Corporation AGC in sound channel of system for processing a scrambled video signal
JPH0620279B2 (en) * 1986-08-20 1994-03-16 松下電器産業株式会社 Automatic gain control device
JPH0575895A (en) 1991-09-13 1993-03-26 Sony Corp Automatic gain adjustment circuit for video signal
JPH10164458A (en) 1996-11-27 1998-06-19 Nippon Motorola Ltd Video signal processor
JP2001094826A (en) 1999-09-24 2001-04-06 Fujitsu General Ltd Automatic gain control circuit

Also Published As

Publication number Publication date
WO2004093442A1 (en) 2004-10-28
JPWO2004093442A1 (en) 2006-07-13
US7557866B2 (en) 2009-07-07
EP1615430A1 (en) 2006-01-11
US20060203128A1 (en) 2006-09-14
EP1615430B1 (en) 2011-08-10
EP1615430A4 (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JPH04271669A (en) Gradation corrector
EP1858253B1 (en) Image correction circuit, image correction method and image display
US5841488A (en) Multiple video input clamping arrangement
JP4268614B2 (en) Automatic gain control circuit
JPH1198422A (en) Video signal discrimination circuit
US6943832B2 (en) Hysteresis in image processing algorithms
JP2007266956A (en) Imaging apparatus, impulse component detecting circuit, impulse component removing circuit, impulse component detecting method, impulse component removing method, and computer program
JPH11317888A (en) Analog video decoder circuit
JPH11289505A (en) Video signal processing circuit
JP4440562B2 (en) Video signal processing device
KR100248482B1 (en) Image signal output circuit
EP2228993A1 (en) Image processing apparatus and control method thereof
JP3727255B2 (en) AGC circuit and recording apparatus
JP2002057915A (en) Agc circuit and its control method, and digital video signal output device
JP2001189878A (en) Image pickup device
JPH0846825A (en) Digital clamp circuit
JP2001094826A (en) Automatic gain control circuit
JPH07231453A (en) Automatic adjustment circuit for chroma/phase
JP2006060491A (en) Gain control system and gain control method using the same
JP2002354497A (en) Acc circuit
KR20020072052A (en) Clamp level automation compensation method
JPH02265392A (en) Acc circuit
JP3108109B2 (en) Color imaging device
KR20020041972A (en) Clamp level automation compensation method
JP2002094830A (en) Video signal processing circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090220

R150 Certificate of patent or registration of utility model

Ref document number: 4268614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees