JP4260931B2 - Power supply - Google Patents

Power supply Download PDF

Info

Publication number
JP4260931B2
JP4260931B2 JP22899798A JP22899798A JP4260931B2 JP 4260931 B2 JP4260931 B2 JP 4260931B2 JP 22899798 A JP22899798 A JP 22899798A JP 22899798 A JP22899798 A JP 22899798A JP 4260931 B2 JP4260931 B2 JP 4260931B2
Authority
JP
Japan
Prior art keywords
voltage
switching element
switching
switching elements
flyback converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22899798A
Other languages
Japanese (ja)
Other versions
JP2000060122A (en
Inventor
清隆 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22899798A priority Critical patent/JP4260931B2/en
Publication of JP2000060122A publication Critical patent/JP2000060122A/en
Application granted granted Critical
Publication of JP4260931B2 publication Critical patent/JP4260931B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、フライバックコンバータ回路のような電源装置に関する。
【0002】
【従来の技術】
従来における情報処理装置等に用いるフライバックコンバータ回路の一例を図5に、この図5に示すフライバック回路の動作波形例を図6に示す。
【0003】
図5に示すフライバックコンバータ回路は、電源E(入力電圧Vin)からの直流電圧を、MOSFETを用いたスイッチング素子Q11により所定のタイミングでスイッチングしてトランスTの一次巻線N1 (巻数np)に供給し、トランスTの二次巻線N2 (巻数ns)に誘起されるパルス状の電圧を整流ダイオードDo で整流し、さらに平滑コンデンサCO で平滑して、出力電圧V0 として負荷Rに供給するようになっている。
【0004】
また、前記出力電圧V0 をコントロール回路に帰還し、このコントロール回路10により、出力電圧V0 の高低に応じた前記スイッチング素子Q11のゲートに供給するゲート信号(ゲート電圧)Q11G の制御を行い、これによりスイッチング素子Q11のスイッチングタイミングを変化させて前記出力電圧V0 の安定化を図っている。尚、図5中、C11はスイッチング素子Q11のドレインソース間に接続した並列容量である。
【0005】
このフライバックコンバータ回路における前記ゲート信号Q11G 、スイッチング素子Q11のドレイン電流IQ11D、スイッチング素子Q11のドレインソース間電圧VQ11DS の波形を図6に示す。
【0006】
このフライバックコンバータ回路の場合、スイッチング素子Q11のドレインソース間電圧VQ11DS の波形は、図6の最下欄に示すようになる。即ち、電源Eからの入力電圧Vinと、トランスTの二次巻線N2 に誘起する電圧の一次換算電圧(np/ns)*Vo と、スパイク電圧Vs との和である(Vin+(np/ns)*Vo +Vs )が、スイッチング素子Q11のドレインソース間電圧VQ11DS の最大値となる。
【0007】
従って、スイッチング素子Q11としては、ドレインソース間電圧VQ11DS の特性として(Vin+(np/ns)*Vo +Vs )の値以上の耐圧を持ったものが必要とされる。
【0008】
次に、フライバックコンバータ回路の他の例を図7に、この図7に示すフライバックコンバータ回路の動作波形例を図8に示す。
【0009】
図7に示すフライバックコンバータ回路は、基本的構成では図5に示すフライバックコンバータ回路と同様であるが、スイッチング素子Q11の他にスイッチング素子Q12をトランスTの一次巻線npと直列に接続するとともに、スイッチング素子Q11と直列にクランプダイオードD11を接続し、スイッチング素子Q12と直列にクランプダイオードD12を接続し、さらに、スイッチング素子Q12をのゲートを制御する補助コントロール回路11を付加したことが特徴である。
【0010】
このフライバックコンバータ回路における前記ゲート信号Q11G 、Q12G 、スイッチング素子Q11のドレイン電流IQ11D、スイッチング素子Q11、Q12のドレインソース間電圧VQ11DS 、VQ12DS の波形を図8に示す。
【0011】
このフライバックコンバータ回路の場合、スイッチング素子Q11、Q12のドレインソース間電圧VQ11DS 、VQ12DS は、各々クランプダイオードD11、D12によりクランプされるため、スイッチング素子Q11、Q12の耐圧としては電源Eからの入力電圧Vinの値程度のもので済むことになり、図5に示す回路の場合よりも低い耐圧のスイッチング素子2個を用いてフライバックコンバータ回路を構成することが可能となる。
【0012】
ただし、この場合、Vin>(np/ns)*Vo となるようにトランスTの巻線比(np/ns)を設定する必要がある。若し一次換算電圧(np/ns)*Vo が入力電圧Vinよりも大きければ、所定の出力電圧Vo が確立する前にトランスTの二次側から一次側へ電力が伝達されてしまい、フライバックコンバータ回路としての正常な動作に支障が生じることによる。
【0013】
【発明が解決しようとする課題】
しかしながら、上述した従来のフライバックコンバータ回路においては、高い耐圧をもったスイッチング素子を採用する必要があったり、又は、低い耐圧のスイッチング素子を使用することができるもののトランスTにおける巻線比(np/ns)の設定に制約があったりするという課題があった。
【0014】
そこで、本発明は、低い耐圧のスイッチング素子を使用することができ、トランスに関しても格別の制約のない電源装置を提供することを目的とするものである。
【0020】
【課題を解決するための手段】
請求項記載の発明は、トランスの一次巻線に直列接続した2個のスイッチング素子のオン、オフスイッチング動作により、前記トランスの一次巻線に印加される直流入力電圧をスイッチングし、前記トランスの二次巻線側に接続した整流平滑回路により所定の直流出力電圧を得る電源装置において、前記2個のスイッチング素子のターンオフ時にこれら両スイッチング素子に印加される素子電圧のうち、一方のスイッチング素子に印加される素子電圧が直流入力電圧となるように前記一方のスイッチング素子にダイオードを接続してクランプするクランプ回路と、このクランプ回路によりクランプされる側の一方のスイッチング素子のターンオフのタイミングよりも、前記ダイオードが接続されていない他方のスイッチング素子のターンオフのタイミングを所定時間遅らせ、両スイッチング素子に印加される素子電圧のうちの残余の素子電圧を他方のスイッチング素子に分担させる素子電圧分担制御回路と、を有することを特徴とするものである。
【0021】
この発明によれば、2個のスイッチング素子のオン、オフスイッチング動作により直流入力電圧をスイッチングしてトランスの一次巻線に供給するに際して、素子電圧分担制御回路により、クランプ回路によりクランプされる側の一方のスイッチング素子のターンオのタイミングよりも他方のスイッチング素子のターンオのタイミングを所定時間遅らせるものである。
【0022】
従って、早くターンオする一方のスイッチング素子にはクランプ回路によりクランプされる直流入力電圧に相当する素子電圧が印加され、また、ターンオ時の残余の素子電圧は所定時間遅れてターンオする他方のスイッチング素子により分担されることになり、これにより、2個のスイッチング素子として低い耐圧のスイッチング素子を使用することができ、トランスの巻数比に関しても格別の制約が無くなって任意の直流入力電圧の電源を使用することができる。
【0023】
【発明の実施の形態】
以下に、本発明の実施の形態を詳細に説明する。
【0024】
(実施の形態1)
図1は、本発明の実施の形態1の電源装置であるフライバックコンバータ回路を示すものであり、図2は、本発明の実施の形態1のフライバックコンバータ回路の各部の信号波形を示すものである。
【0025】
図1に示すフライバックコンバータ回路は、電源Eからの直流入力電圧Vinを、MOSFETを用いた2個のスイッチング素子Q1 、Q2 により各々所定のタイミングでスイッチングしてトランスTの一次巻線N1 (巻数np)に供給し、トランスTの二次巻線N2 (巻数ns)に誘起されるパルス状の電圧を整流ダイオードDo で整流し、さらに平滑コンデンサCO で平滑して、出力電圧V0 として負荷Rに供給するようになっている。
【0026】
また、前記出力電圧V0 をコントロール回路1に帰還し、このコントロール回路1により、出力電圧V0 の高低に応じた前記スイッチング素子Q1 のゲートに供給するゲート信号(ゲート電圧)Q1G の制御を行い、さらにコントロール回路1に接続した補助コントロール回路2により前記スイッチング素子Q2 のゲートに供給するゲート信号(ゲート電圧)Q2Gの制御を行い、これにより、スイッチング素子Q1 、Q2 のスイッチングタイミングを変化させて前記出力電圧V0 の安定化を図っている。
【0027】
また、フライバックコンバータ回路は、スイッチング素子Q1 と直列接続したクランプダイオードDC と、このと並列接続した並列容量Cl と、スイッチング素子Q2 と並列接続した並列容量Ch とからなる素子電圧分担制御回路を具備している。
【0028】
前記クランプダイオードDC のアノードはスイッチング素子Q1 はスイッチング素子Q1 のドレインに、また、カソードは電源Eの陽極側に接続している。
【0029】
このフライバックコンバータ回路におけるスイッチング素子Q1 、Q2 のゲート信号Q1G、Q2Gスイッチング素子Q1 のドレイン電流IQ11D、スイッチング素子Q11、Q2Gのドレインソース間電圧VQ11DS 、VQ12DS の波形を図2に示す。
【0030】
次に、本実施の形態1のフライバックコンバータ回路の動作を説明する。
【0031】
このフライバックコンバータ回路の動作が開始すると、前記スイッチング素子Q1 、Q2 は図2に示すようにほぼ同時にオン、オフする。
【0032】
スイッチング素子Q1 、Q2 がオン時、トランスTの一次巻線N1 に励磁電流Ip が流れ、磁気エネルギーが蓄積される。トランスTの二次側にはダイオードDO によりブロックされ流れない。
【0033】
スイッチング素子Q1 、Q2 がオフすると、二次巻線nsの誘起電圧が、V0 以下である間は、一次巻線npに励磁電流Ip が流れ、スイッチング素子Q1 、Q2 に接続した並列容量Cl 、Ch を充電しつづける。
【0034】
並列容量Cl 、Ch が十分に充電され、一次巻線npの電圧がVin+(np/ns)*Vo になると、トランスTの磁気エネルギーは整流ダイオードDO を介し出力側に放出される。
【0035】
ここで、一方のスイッチング素子Q1 のドレインソース間電圧VQ11DS は、クランプダイオードDC により直流入力電圧Vinにクランプされる。
【0036】
また、他方のスイッチング素子Q2 のドレインソース間には、一次巻線npに発生する電圧の残余分(np/ns)*Vin+Vsが印加されさる。ここで、Vsはスパイク電圧である。
【0037】
ただしスイッチング素子Q1 、Q2 に印加される電圧は、無条件にそれぞれVinと(np/ns)*Vo +Vsになるわけではなく、例えば、並列容量Cl が非常に大きく、並列容量Ch が小さい場合を想定すると、スイッチング素子Q1 ののドレインソース間電圧VQ11DS はスイッチング素子Q1 、Q2 がオフしても上昇せず、一次巻線np間に発生する電圧Vin+(np/ns)*Vo +Vs は全てスイッチング素子Q2 に印加されることにる。
【0038】
また、例えば、スイッチング素子Q1 のターンオフのタイミングがスイッチング素子Q2 のターンオフのタイミングより大きく遅れた場合も、上述した場合と同様にスイッチング素子Q1 の電圧は上昇せずに一次巻線npに発生する電圧Vin+(np/ns)*V0 +Vs は全てスイッチング素子Q2 に印加されることになる。
【0039】
このため、本実施の形態1では、クランプダイオードDcによりドレインソース間電圧VQ11DSが直流入力電圧Vinとなるようにクランプされるスイッチング素子Q1側の並列容量Clの容量値を、他方のスイッチング素子Q2側の並列容量Chの容量値よりも十分小さくし(並列容量Clの容量値<並列容量Ch の容量値)、即ち、スイッチング素子Q1のターンオ時の電圧の立上がりをスイッチング素子Q2のターンオ時の電圧の立上がりよりも早くし、かつ、スイッチング素子Q1、Q2がほぼ同時にオフするものとして、スイッチング素子Q1のドレインソース間電圧VQ11DSがVinにクランプされた後スイッチング素子Q2のドレインソース間電圧VQ12DSがピークとなるようにするものである。
【0040】
これにより、一つのダイオードDc と並列容量Cl 、並列容量Ch を使用した構成で、前記スイッチング素子Q1 、Q2 の低耐圧化を実現することが可能となるとともに、トランスTの巻数比に関しても従来例のような格別の制約が無くなって任意の直流入力電圧VINをもった電源Eを使用することができる。
【0041】
(実施の形態2)
次に、図3、図4を参照して実施の形態2について説明する。
【0042】
図3は、本発明の実施の形態2の電源装置であるフライバックコンバータ回路を示すものであり、図4は、本発明の実施の形態2のフライバックコンバータ回路の各部の波形を示すものである。図3に示す実施の形態2のフライバックコンバータ回路において、図1に示す実施の形態1のフライバックコンバータ回路と同一の機能を有するものには同一の符号を付し、その詳細な説明は省略する。
【0043】
図3に示す実施の形態2のフライバックコンバータ回路は、上述した実施の形態1のフライバックコンバータ回路とほぼ同様な構成であるが、スイッチング素子Q1 、Q2 に各々並列に容量値の等しい並列容量Cを接続したこと、補助コントロール回路2に前記スイッチング素子Q2 の駆動信号Q1Gに対して所定の遅延時間td を与える遅延回路3を付加し、補助コントロール回路2を素子電圧分担制御回路として構成したことが特徴である。
【0044】
この遅延回路3は、図3に示すように、コンデンサCd と、抵抗Rd とからなるCR時定数回路と、バッファ4との直列接続により構成している。
【0045】
本実施の形態2のフライバックコンバータ回路のスイッチング素子Q1 、Q2 のゲート信号Q1G、Q2G、スイッチング素子Q1 のドレイン電流IQ11D、スイッチング素子Q11、Q2Gのドレインソース間電圧VQ11DS 、VQ12DS の波形を図4に示す。
【0046】
本実施の形態2のフライバックコンバータ回路では、クランプダイオードDc を用いてドレインソース間電圧VQ11DS が直流入力電圧Vinとなるようにクランプされるスイッチング素子Q1 側の並列容量Cの容量値と、他方のスイッチング素子Q2 側の並列容量Cの容量値とを等しくするとともに、スイッチング素子Q1 、Q2 のゲート信号Q1G、Q2Gについて、前記遅延回路3によりゲート信号Q2Gをゲート信号Q1Gよりも遅延時間Td だけ遅らせるタイミングでこれらスイッチング素子Q1 、Q2 を各々駆動するようにする。
【0047】
即ち、スイッチング素子Q1のターンオ時の電圧の立上がりをスイッチング素子Q2のターンオ時の電圧の立上がりよりも早くして、図4に示すように、スイッチング素子Q1のドレインソース間電圧VQ11DSがVinにクランプされた後にスイッチング素子Q2のドレインソース間電圧VQ12DSがピークとなるようにするものである。
【0048】
これにより、一つのクランプダイオードDc を用いるとともに、前記遅延回路3を付加した構成で、前記スイッチング素子Q1 、Q2 の低耐圧化を実現することが可能となるとともに、トランスTの巻数比に関しても従来例のような格別の制約が無くなって任意の直流入力電圧VINをもった電源Eを使用することができる。
【0049】
【発明の効果】
請求項1記載の発明によれば、2個のスイッチング素子として低い耐圧のスイッチング素子を使用することができ、トランスの巻数比に関しても格別の制約が無くなって任意の直流入力電圧の電源を使用することができる電源装置を提供することができる。
【0050】
請求項2記載の発明によれば、2個の並列容量を使用した構成で、2個のスイッチング素子として低い耐圧のスイッチング素子を使用することができ、トランスの巻数比に関しても格別の制約が無くなって任意の直流入力電圧の電源を使用することができる電源装置を提供することができる。
【0051】
請求項3記載の発明によれば、一方のスイッチング素子のターンオのタイミングよりも他方のスイッチング素子のターンオのタイミングを所定時間遅らせる素子電圧分担制御回路を使用した構成で、2個のスイッチング素子として低い耐圧のスイッチング素子を使用することができ、トランスの巻数比に関しても格別の制約が無くなって任意の直流入力電圧の電源を使用することができる電源装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の電源装置であるフライバックコンバータ回路を示す回路図である。
【図2】図1に示すフライバックコンバータ回路の各部の信号波形を示す信号波形図である。
【図3】本発明の実施の形態2の電源装置であるフライバックコンバータ回路を示す回路図である。
【図4】図3に示すフライバックコンバータ回路の各部の信号波形を示す信号波形図である。
【図5】従来のフライバックコンバータ回路の一例を示す回路図である。
【図6】図5に示すフライバックコンバータ回路の各部の信号波形を示す信号波形図である。
【図7】従来のフライバックコンバータ回路の他例を示す回路図である。
【図8】図7に示すフライバックコンバータ回路の各部の信号波形を示す信号波形図である。
【符号の説明】
1 コントロール回路
2 補助コントロール回路
3 遅延回路
4 バッファ
C 並列容量
Ch 並列容量
Cl 並列容量
Dc クランプダイオード
Do 整流ダイオード
E 電源
Q1 スイッチング素子
Q2 スイッチング素子
R 負荷
T トランス
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply device such as a flyback converter circuit.
[0002]
[Prior art]
An example of a flyback converter circuit used in a conventional information processing apparatus or the like is shown in FIG. 5, and an example of operation waveforms of the flyback circuit shown in FIG. 5 is shown in FIG.
[0003]
The flyback converter circuit shown in FIG. 5 switches a DC voltage from a power source E (input voltage Vin) at a predetermined timing by a switching element Q11 using a MOSFET to a primary winding N1 (number of turns np) of a transformer T. The pulsed voltage induced in the secondary winding N2 (number of turns ns) of the transformer T is rectified by the rectifier diode Do, smoothed by the smoothing capacitor CO, and supplied to the load R as the output voltage V0. It has become.
[0004]
The output voltage V0 is fed back to the control circuit, and the control circuit 10 controls the gate signal (gate voltage) Q11G supplied to the gate of the switching element Q11 according to the level of the output voltage V0. The output voltage V0 is stabilized by changing the switching timing of the switching element Q11. In FIG. 5, C11 is a parallel capacitor connected between the drain and source of the switching element Q11.
[0005]
FIG. 6 shows waveforms of the gate signal Q11G, the drain current IQ11D of the switching element Q11, and the drain-source voltage VQ11DS of the switching element Q11 in this flyback converter circuit.
[0006]
In the case of this flyback converter circuit, the waveform of the drain-source voltage VQ11DS of the switching element Q11 is as shown in the bottom column of FIG. That is, the sum of the input voltage Vin from the power source E, the primary conversion voltage (np / ns) * Vo induced in the secondary winding N2 of the transformer T, and the spike voltage Vs (Vin + (np / ns ) * Vo + Vs) is the maximum value of the drain-source voltage VQ11DS of the switching element Q11.
[0007]
Accordingly, the switching element Q11 is required to have a breakdown voltage equal to or higher than the value of (Vin + (np / ns) * Vo + Vs) as a characteristic of the drain-source voltage VQ11DS.
[0008]
Next, another example of the flyback converter circuit is shown in FIG. 7, and an example of operation waveforms of the flyback converter circuit shown in FIG. 7 is shown in FIG.
[0009]
The flyback converter circuit shown in FIG. 7 is basically the same as the flyback converter circuit shown in FIG. 5 except that the switching element Q12 is connected in series with the primary winding np of the transformer T in addition to the switching element Q11. In addition, a clamp diode D11 is connected in series with the switching element Q11, a clamp diode D12 is connected in series with the switching element Q12, and an auxiliary control circuit 11 for controlling the gate of the switching element Q12 is added. is there.
[0010]
FIG. 8 shows waveforms of the gate signals Q11G and Q12G, the drain current IQ11D of the switching element Q11, and the drain-source voltages VQ11DS and VQ12DS of the switching elements Q11 and Q12 in this flyback converter circuit.
[0011]
In this flyback converter circuit, the drain-source voltages VQ11DS and VQ12DS of the switching elements Q11 and Q12 are clamped by the clamp diodes D11 and D12, respectively. Therefore, the withstand voltage of the switching elements Q11 and Q12 is the input voltage from the power supply E. A value about Vin is sufficient, and a flyback converter circuit can be configured using two switching elements having a lower withstand voltage than the circuit shown in FIG.
[0012]
However, in this case, it is necessary to set the winding ratio (np / ns) of the transformer T so that Vin> (np / ns) * Vo. If the primary conversion voltage (np / ns) * Vo is larger than the input voltage Vin, power is transferred from the secondary side of the transformer T to the primary side before the predetermined output voltage Vo is established, and flyback is performed. This is because the normal operation as a converter circuit is hindered.
[0013]
[Problems to be solved by the invention]
However, in the conventional flyback converter circuit described above, it is necessary to employ a switching element having a high breakdown voltage or a switching element having a low breakdown voltage can be used. / Ns), there is a problem that there are restrictions on the setting.
[0014]
Accordingly, an object of the present invention is to provide a power supply device that can use a switching element having a low withstand voltage and that is not particularly restricted with respect to a transformer.
[0020]
[Means for Solving the Problems]
According to the first aspect of the present invention, the DC input voltage applied to the primary winding of the transformer is switched by the on / off switching operation of two switching elements connected in series to the primary winding of the transformer, In a power supply device that obtains a predetermined DC output voltage by a rectifying and smoothing circuit connected to the secondary winding side, one of the element voltages applied to both switching elements when the two switching elements are turned off. A clamp circuit that connects and clamps a diode to the one switching element so that the applied element voltage becomes a DC input voltage, and the turn-off timing of one switching element that is clamped by the clamp circuit , turn-of the other switching element in which the diode is not connected Delaying the timing a predetermined time, is characterized in that it has a, and element voltage sharing control circuit for sharing the other switching element the device voltage of the remaining of the device voltage applied to the both switching elements.
[0021]
According to the present invention, when the DC input voltage is switched and supplied to the primary winding of the transformer by the on / off switching operation of the two switching elements, the element voltage sharing control circuit controls the side clamped by the clamp circuit. than the timing of turn-off of one switching element is intended to delay the timing of the turn-off of the other switching element for a predetermined time.
[0022]
Thus, as early as one of the switching elements that turn-off is applied element voltage corresponding to the DC input voltage is clamped by the clamp circuit, also remaining element voltage during turn-off is the other to turn-off delay of a predetermined time As a result, it is possible to use a switching element having a low withstand voltage as the two switching elements, and there is no particular restriction on the turns ratio of the transformer, so that a power supply of an arbitrary DC input voltage can be used. Can be used.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail.
[0024]
(Embodiment 1)
FIG. 1 shows a flyback converter circuit which is a power supply device according to the first embodiment of the present invention, and FIG. 2 shows signal waveforms of respective parts of the flyback converter circuit according to the first embodiment of the present invention. It is.
[0025]
The flyback converter circuit shown in FIG. 1 switches a DC input voltage Vin from a power source E by two switching elements Q1 and Q2 using MOSFETs at predetermined timings, respectively, so that a primary winding N1 (number of turns) np), the pulsed voltage induced in the secondary winding N2 (number of turns ns) of the transformer T is rectified by the rectifier diode Do, further smoothed by the smoothing capacitor CO, and output to the load R as the output voltage V0. It comes to supply.
[0026]
The output voltage V0 is fed back to the control circuit 1, and the control circuit 1 controls a gate signal (gate voltage) Q1G supplied to the gate of the switching element Q1 according to the level of the output voltage V0. The auxiliary control circuit 2 connected to the control circuit 1 controls the gate signal (gate voltage) Q2G supplied to the gate of the switching element Q2, thereby changing the switching timing of the switching elements Q1 and Q2 to change the output voltage. V0 is stabilized.
[0027]
The flyback converter circuit also includes an element voltage sharing control circuit comprising a clamp diode DC connected in series with the switching element Q1, a parallel capacitor Cl connected in parallel with the clamp diode DC, and a parallel capacitor Ch connected in parallel with the switching element Q2. is doing.
[0028]
The clamp diode DC has an anode connected to the drain of the switching element Q1 and a cathode connected to the anode side of the power source E.
[0029]
FIG. 2 shows waveforms of the gate signals Q1G of the switching elements Q1 and Q2, the drain current IQ11D of the Q2G switching element Q1, and the drain-source voltages VQ11DS and VQ12DS of the switching elements Q11 and Q2G in this flyback converter circuit.
[0030]
Next, the operation of the flyback converter circuit of the first embodiment will be described.
[0031]
When the operation of the flyback converter circuit is started, the switching elements Q1 and Q2 are turned on and off almost simultaneously as shown in FIG.
[0032]
When the switching elements Q1 and Q2 are turned on, an exciting current Ip flows through the primary winding N1 of the transformer T, and magnetic energy is accumulated. The secondary side of the transformer T is blocked by the diode D0 and does not flow.
[0033]
When the switching elements Q1 and Q2 are turned off, the excitation current Ip flows through the primary winding np while the induced voltage of the secondary winding ns is equal to or less than V0, and the parallel capacitors Cl and Ch connected to the switching elements Q1 and Q2. Keep charging.
[0034]
When the parallel capacitors Cl and Ch are sufficiently charged and the voltage of the primary winding np becomes Vin + (np / ns) * Vo, the magnetic energy of the transformer T is released to the output side via the rectifier diode D0.
[0035]
Here, the drain-source voltage VQ11DS of one switching element Q1 is clamped to the DC input voltage Vin by the clamp diode DC.
[0036]
Further, the remaining voltage (np / ns) * Vin + Vs generated in the primary winding np is applied between the drain and source of the other switching element Q2. Here, Vs is a spike voltage.
[0037]
However, the voltages applied to the switching elements Q1 and Q2 are not unconditionally Vin and (np / ns) * Vo + Vs. For example, the case where the parallel capacitance Cl is very large and the parallel capacitance Ch is small. Assuming that the drain-source voltage VQ11DS of the switching element Q1 does not increase even when the switching elements Q1 and Q2 are turned off, the voltage Vin + (np / ns) * Vo + Vs generated between the primary windings np is all switching elements. It will be applied to Q2.
[0038]
For example, even when the turn-off timing of the switching element Q1 is greatly delayed from the turn-off timing of the switching element Q2, the voltage generated in the primary winding np without increasing the voltage of the switching element Q1 as in the case described above. Vin + (np / ns) * V0 + Vs is all applied to the switching element Q2.
[0039]
Therefore, in the first embodiment, the capacitance value of the parallel capacitor Cl on the switching element Q1 side clamped so that the drain-source voltage VQ11DS becomes the DC input voltage Vin by the clamp diode Dc is set to the other switching element Q2 side. parallel sufficiently smaller than the capacitance of the capacitor Ch (capacitance value of the parallel capacitor capacitance values of Cl <parallel capacitance Ch), i.e., the rise of the voltage at the turn-off of the switching element Q1 during turn-off of the switching element Q2 and earlier than the rise of the voltage, and, as the switching elements Q1, Q2 are turned off at approximately the same time, peak drain-source voltage VQ12DS of the switching element Q2 after the drain-source voltage VQ11DS of the switching element Q1 is clamped to Vin It is intended to be
[0040]
As a result, it is possible to reduce the withstand voltage of the switching elements Q1 and Q2 with a configuration using one diode Dc, a parallel capacitor Cl, and a parallel capacitor Ch, and the conventional example with respect to the turn ratio of the transformer T. Thus, the power source E having an arbitrary DC input voltage VIN can be used.
[0041]
(Embodiment 2)
Next, Embodiment 2 will be described with reference to FIGS.
[0042]
FIG. 3 shows a flyback converter circuit which is a power supply device according to the second embodiment of the present invention, and FIG. 4 shows waveforms of respective parts of the flyback converter circuit according to the second embodiment of the present invention. is there. In the flyback converter circuit according to the second embodiment shown in FIG. 3, the same reference numerals are given to the components having the same functions as those of the flyback converter circuit according to the first embodiment shown in FIG. To do.
[0043]
The flyback converter circuit according to the second embodiment shown in FIG. 3 has substantially the same configuration as that of the flyback converter circuit according to the first embodiment described above, but a parallel capacitor having the same capacitance value in parallel with the switching elements Q1 and Q2. C is connected, and a delay circuit 3 that gives a predetermined delay time td to the driving signal Q1G of the switching element Q2 is added to the auxiliary control circuit 2, and the auxiliary control circuit 2 is configured as an element voltage sharing control circuit. Is a feature.
[0044]
As shown in FIG. 3, the delay circuit 3 is constituted by a series connection of a CR time constant circuit composed of a capacitor Cd and a resistor Rd and a buffer 4.
[0045]
FIG. 4 shows waveforms of the gate signals Q1G and Q2G of the switching elements Q1 and Q2 of the flyback converter circuit of the second embodiment, the drain current IQ11D of the switching element Q1, and the drain-source voltages VQ11DS and VQ12DS of the switching elements Q11 and Q2G. Show.
[0046]
In the flyback converter circuit of the second embodiment, the capacitance value of the parallel capacitor C on the switching element Q1 side clamped so that the drain-source voltage VQ11DS becomes the DC input voltage Vin using the clamp diode Dc, and the other Timing for equalizing the capacitance value of the parallel capacitor C on the switching element Q2 side and delaying the gate signal Q2G for the gate signals Q1G and Q2G of the switching elements Q1 and Q2 by a delay time Td from the gate signal Q1G by the delay circuit 3 Thus, the switching elements Q1 and Q2 are driven.
[0047]
That is, the rise of voltage during turn-off of the switching elements Q1 and earlier than the rise of the voltage at the turn-off of the switching element Q2, as shown in FIG. 4, the drain-source voltage VQ11DS of the switching element Q1 is Vin After clamping, the drain-source voltage VQ12DS of the switching element Q2 becomes a peak.
[0048]
This makes it possible to reduce the withstand voltage of the switching elements Q1 and Q2 with a configuration using one clamp diode Dc and adding the delay circuit 3, and also with regard to the turns ratio of the transformer T. The power supply E having an arbitrary DC input voltage VIN can be used without any particular restriction as in the example.
[0049]
【The invention's effect】
According to the first aspect of the present invention, a switching element having a low withstand voltage can be used as the two switching elements, and there is no particular limitation on the turns ratio of the transformer, and a power supply having an arbitrary DC input voltage is used. It is possible to provide a power supply device that can be used.
[0050]
According to the second aspect of the present invention, a switching element having a low withstand voltage can be used as the two switching elements in the configuration using two parallel capacitors, and there is no particular restriction on the turns ratio of the transformer. Therefore, it is possible to provide a power supply apparatus that can use a power supply of an arbitrary DC input voltage.
[0051]
According to the third aspect of the present invention, a configuration using an element voltage sharing control circuit for delaying the timing a predetermined time of turn-off of the other switching elements than the timing of turn-off of one switching element, two switching elements Thus, a switching device having a low withstand voltage can be used, and there is no particular restriction on the turns ratio of the transformer, and a power supply apparatus that can use a power supply of an arbitrary DC input voltage can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a flyback converter circuit which is a power supply device according to a first embodiment of the present invention.
2 is a signal waveform diagram showing signal waveforms at various parts of the flyback converter circuit shown in FIG. 1;
FIG. 3 is a circuit diagram showing a flyback converter circuit which is a power supply device according to a second embodiment of the present invention.
4 is a signal waveform diagram showing signal waveforms at various parts of the flyback converter circuit shown in FIG. 3;
FIG. 5 is a circuit diagram showing an example of a conventional flyback converter circuit.
6 is a signal waveform diagram showing a signal waveform of each part of the flyback converter circuit shown in FIG. 5;
FIG. 7 is a circuit diagram showing another example of a conventional flyback converter circuit.
8 is a signal waveform diagram showing signal waveforms at various parts of the flyback converter circuit shown in FIG. 7;
[Explanation of symbols]
1 Control circuit 2 Auxiliary control circuit 3 Delay circuit 4 Buffer C Parallel capacitor Ch Parallel capacitor Cl Parallel capacitor Dc Clamp diode Do Rectifier diode E Power source Q1 Switching element Q2 Switching element R Load T Transformer

Claims (1)

トランスの一次巻線に直列接続した2個のスイッチング素子のオン、オフスイッチング動作により、前記トランスの一次巻線に印加される直流入力電圧をスイッチングし、前記トランスの二次巻線側に接続した整流平滑回路により所定の直流出力電圧を得る電源装置において、
前記2個のスイッチング素子のターンオフ時にこれら両スイッチング素子に印加される素子電圧のうち、一方のスイッチング素子に印加される素子電圧が直流入力電圧となるように前記一方のスイッチング素子にダイオードを接続してクランプするクランプ回路と、
このクランプ回路によりクランプされる側の一方のスイッチング素子のターンオフのタイミングよりも、前記ダイオードが接続されていない他方のスイッチング素子のターンオフのタイミングを所定時間遅らせ、両スイッチング素子に印加される素子電圧のうちの残余の素子電圧を他方のスイッチング素子に分担させる素子電圧分担制御回路と、
を有することを特徴とする電源装置。
The DC input voltage applied to the primary winding of the transformer is switched by the on / off switching operation of two switching elements connected in series to the primary winding of the transformer, and connected to the secondary winding side of the transformer. In a power supply device that obtains a predetermined DC output voltage by a rectifying and smoothing circuit,
A diode is connected to the one switching element so that the element voltage applied to one of the two switching elements at the time of turn-off of the two switching elements becomes a DC input voltage. Clamping circuit to clamp,
The turn-off timing of the other switching element not connected to the diode is delayed by a predetermined time from the turn-off timing of one switching element on the side clamped by the clamp circuit, and the element voltage applied to both switching elements is An element voltage sharing control circuit for sharing the remaining element voltage to the other switching element;
A power supply device comprising:
JP22899798A 1998-08-13 1998-08-13 Power supply Expired - Fee Related JP4260931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22899798A JP4260931B2 (en) 1998-08-13 1998-08-13 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22899798A JP4260931B2 (en) 1998-08-13 1998-08-13 Power supply

Publications (2)

Publication Number Publication Date
JP2000060122A JP2000060122A (en) 2000-02-25
JP4260931B2 true JP4260931B2 (en) 2009-04-30

Family

ID=16885150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22899798A Expired - Fee Related JP4260931B2 (en) 1998-08-13 1998-08-13 Power supply

Country Status (1)

Country Link
JP (1) JP4260931B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004013108B4 (en) * 2004-03-17 2011-03-10 Beckhoff Automation Gmbh Method for operating a supply unit for a driver circuit and supply unit for a driver circuit
US8174852B2 (en) * 2008-08-15 2012-05-08 Power Integrations, Inc. Asymmetric switch forward converter
JP5478762B1 (en) * 2013-09-12 2014-04-23 サンエー電機株式会社 LED lighting power supply
CN106026678B (en) * 2016-05-25 2018-07-10 广州金升阳科技有限公司 A kind of reversible transducer
CN109742927B (en) * 2019-01-08 2024-03-08 南京麦格安倍电气科技有限公司 Circuit for equalizing voltage and auxiliary power supply of bus capacitor of half-bridge power converter

Also Published As

Publication number Publication date
JP2000060122A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
US10122284B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US7208883B2 (en) Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit
US7499299B2 (en) Method and apparatus for reducing body diode conduction of synchronous rectifiers
USRE36571E (en) Low loss synchronous rectifier for application to clamped-mode power converters
US7663898B2 (en) Switching power supply with direct conversion off AC power source
US7102898B2 (en) Isolated drive circuitry used in switch-mode power converters
US20110051468A1 (en) Switching power-supply apparatus
US7423888B2 (en) Voltage conversion circuit and switching power supply device
US7139179B2 (en) Switching mode power converter having secondary side bias generating and driving circuit to provide synchronous rectification and active clamp
US5067066A (en) Voltage-mode quasi-resonant dc/dc converter
US6181579B1 (en) DC-DC converter
US20230327570A1 (en) Controllers and methods for controlling transistors based at least in part on modes of operation related to power converters
JP2008125217A (en) Switching power supply
US7075801B2 (en) Dc converter
US11075582B2 (en) Switching converter
JP4260931B2 (en) Power supply
JP2001333576A (en) Method of controlling dc-dc converter
JP3063823B2 (en) Power supply circuit
JP4201161B2 (en) Switching power supply
JP2835899B2 (en) Soft-switching circuit of discontinuous switching power supply in discontinuous current mode
JP2007074812A (en) Switching power supply unit
JPH07337006A (en) Synchronous rectifier circuit
JP3351482B2 (en) Insulated switching power supply
JP2004153990A (en) Power factor improving converter
WO2023162976A1 (en) Power conversion system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees