JP4260344B2

JP4260344B2 - Spectrum analyzer

Info

Publication number: JP4260344B2
Application number: JP2000196715A
Authority: JP
Inventors: 勝久飯吉
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2009-04-30
Anticipated expiration: 2020-06-29
Also published as: JP2002014123A

Description

【０００１】
【発明の属する技術分野】
本発明は、スペクトラムアナライザに関し、特に、ネガティブピーク値、ポジティブピーク値及びそれらの平均値を選択的に又は同時に表示することができるスペクトラムアナライザに関する。
【０００２】
【従来の技術】
従来、スペクトラムアナライザは測定期間中の最大値（ポジティブピーク）の平均値、最小値（ネガティブピーク）の平均値の一方もしくは双方を選択して変換することができ、解析の信号に最も適した変換モードを選択して解析するようになっている。
【０００３】
これら信号のピーク値は、大別して２種の方法によって得ることができる。
１．スペクトラムアナライザに設けられるＶＢＷフィルタの帯域（ビデオ信号の帯域）を狭くしてビデオアベレージをとる方法。
２．信号を所定Ｎサンプリング時に複数サンプリング後にこれらを平均化して得る方法。
【０００４】
【発明が解決しようとする課題】
上記１．の方法では、１回のサンプリングで平均値を得ることができるが、装置のハード的制約により応答時間がかかり、測定時間がかかる問題があった。これによりビデオアベレージの高速化を図ることができなかった。
２．の方法では、所定周期毎のサンプリング時の値を用いるため、信号のピーク値を得ることができないとともに、複数画面のサンプリングを平均化するため、例えば１画面に１sec かかると１０画面の平均では１０sec かかり、処理時間がかかった。
【０００５】
また、上記１．２．いずれの構成においても、ポジティブピークの平均値、あるいはネガティブピークの平均値のいずれか一方または、ピークホールドしていない波形の平均値のみしか得ることができず、これらポジティブピークとネガティブピーク間の平均値を得ることはできなかった。
これにより、信号の種類によって様々な観点から解析を行う際に、ネガティブピークとポジティブピークの波形の平均値が必要な場合であってもこれが行えなかった。
【０００６】
本発明は、上記課題を解決するためになされたものであり、特に、ポジティブピークとネガティブピークの平均値を装置への処理負担を掛けずに得て表示できるスペクトラムアナライザの提供を目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項１に係るスペクトラムアナライザは、被測定信号を所定周期で周波数掃引して中間周波数信号に変換して出力する受信部（６）と、
前記中間周波数信号を受けて、被測定信号のポジティブピーク値及びネガティブピーク値を検出して出力するとともにクロックでリセットされる検波部（１８）と、
前記所定周期内に所定サンプリング数ｍ（２以上の整数）で前記検波部の出力を前記クロックに同期してサンプリングしてデジタルデータに変換して出力するＡ／Ｄ変換部（１９）と、
前記所定周期内のデジタルデータをｋ（１以上前記ｍ以下の整数）個のサンプリング数分受ける毎に前記ポジティブピーク値とネガティブピーク値との平均値を求めて出力する信号処理部（２１）と、
前記信号処理部の出力を受けて前記被測定信号のスペクトラム波形として表示する表示部（１７）と、
を備え、
前記表示部は、１回の前記周波数掃引当たりＮ個の表示ポイント数のデータで表わされる前記スペクトラム波形を表示し、
前記Ａ／Ｄ変換部（１９）は、１回の前記周波数掃引当たり、前記所定サンプリング数ｍが前記Ｎ個の前記ｋ倍となるｍ＝ｋＮ回の前記サンプリングを行い、
前記信号処理部（２１）は、前記ｋ個のサンプリング数のデジタルデータを平均して１つの前記表示ポイントのデータとして前記平均値を求め、
さらに、前記表示部は、前記信号処理部から前記平均値を受ける毎に前記スペクトラム波形の表示を更新することを特徴とする。
【０００９】
また、本発明の請求項２に係るスペクトラムアナライザは、被測定信号を所定周期で周波数掃引して中間周波数信号に変換して出力する受信部（６）と、
前記中間周波数信号を受けて、被測定信号のポジティブピーク値及びネガティブピーク値を検出して出力するとともにクロックでリセットされる検波部（１８）と、
前記所定周期内に所定サンプリング数ｍ（２以上の整数）で前記検波部の出力を前記クロックに同期してサンプリングしてデジタルデータに変換して出力するＡ／Ｄ変換部（１９）と、
前記所定周期内のデジタルデータを受けて、前記ポジティブピーク値とネガティブピーク値との平均値を求めて出力する信号処理部（２１）と、
前記信号処理部の出力を受けて前記被測定信号のスペクトラム波形として表示する表示部（１７）と、
を備え、
前記Ａ／Ｄ変換部（１９）は、１個のＡ／Ｄ変換器を有し、前記検波部（１８）が検出した被測定信号のポジティブピーク値又はネガティブピーク値を交互に前記クロック毎に切り替えてデジタルデータに変換し、
前記信号処理部（２１）は、前記Ａ／Ｄ変換部から交互に変換されたポジティブピーク値とネガティブピーク値とを取り込み、ｈ（２以上前記ｍ以下の整数）個のサンプリング数毎にポジティブピーク値とネガティブピーク値との平均値を求め、
前記表示部は、前記信号処理部から前記平均値を受ける毎に前記スペクトラム波形の表示を更新することを特徴とする。
【００１０】
また、上記請求項１に係るスペクトラムアナライザにおいて、
前記検波部（１８）は、前記被測定信号の入力信号経路に対し互いに並列接続されたポジティブピーク検出回路（２６）及びネガティブピーク検出回路（２７）と、
前記ポジティブピーク検出回路及びネガティブピーク検出回路にそれぞれ設けられ各検出したピーク値を保持する保持回路とを有し、
前記Ａ／Ｄ変換部（１９）は、前記ポジティブピーク検出回路とネガティブピーク検出回路の出力をそれぞれ独立してＡ／Ｄ変換する構成としてもよい。
【００１１】
上記構成によれば、入力される被測定信号のポジティブピーク値とネガティブピーク値が検出される。また、これらポジティブピーク値とネガティブピーク値との平均値が算出される。表示部上にはポジティブピーク値、ネガティブピーク値、これらの平均値のスペクトラム波形が選択的、あるいは同時に波形表示される。
【００１２】
【発明の実施の形態】
（第１実施形態）
図１は本発明によるスペクトラムアナライザの概略構成を示すブロック図である。以下、図１を参照しながら本例のスペクトラムアナライザ１の構成を、その信号処理手順に沿って説明する。
【００１３】
入力端子２を介して入力される例えば数百ＫＨｚ〜数ＧＨｚの高周波のアナログの被測定信号は、その信号レベルが減衰器（不図示）により規定レベルに調整されて信号混合器６に入力され、ＩＦフィルタ７を介して出力される。高周波の被測定信号は信号混合器６で局部発振器５からの局部発振信号と合成して中間周波数を有する中間周波数信号に変換されＩＦフィルタ７で帯域制限された後、ＬＯＧ変換部１５で対数変換された後、ＶＢＷフィルタ１６に入力される。
【００１４】
掃引制御部１２には、ユーザによって１掃引時間が設定入力され、設定された掃引時間で掃引周波数範囲（測定周波数範囲）にわたって掃引が行われる。その結果、信号混合器６から出力される中間周波数信号の周波数も掃引動作に同期して変化することになる。
【００１５】
ＩＦフィルタ７は、アナログのバンドパスフィルタで構成され、ユーザの設定によりバンド幅（ＲＢＷ）が可変設定される。ＩＦフィルタ７では、信号混合器６から入力される中間周波数信号の不要な周波数成分を除き、可変設定されるバンド幅の周波数成分の中間周波数信号のみを通過させ、不図示の増幅器でゲイン調整された後にＬＯＧ変換部（ＬＯＧ）１５に入力している。
【００１６】
ＩＦフィルタ７から不図示の増幅器を介して入力される中間周波数信号は、ＬＯＧ変換部１５により信号レベルがｄＢ単位に変換されて出力され、ＤＣ（直流）成分）に落とされた後、次のアナログのＶＢＷフィルタ１６に入力される。ＶＢＷフィルタ１６では、出力部としての表示部１７に最終的に表示される周波数スペクトラム波形の高周波成分（雑音成分）を除去して信号を出力している。
【００１７】
そして、ＶＢＷフィルタ１６から出力された信号は次の検波部（ＤＥＴ）１８によって検波される。
検波部１８は、信号の最大値を検出するポジティブピーク検出手段１８ａと、信号の最小値を検出するネガティブピーク検出手段１８ｂとによって構成される。これら検出手段１８ａ、１８ｂには、それぞれ図示しないがピークホールド回路が設けられ、次のクロックでリセットされ次の周期で新たなピーク値を保持する。そして、サンプリング周期に同期したクロック周期の間におけるポジティブピーク値とネガティブピーク値がそれぞれ保持されるようになっている。
【００１８】
検波部１８によって検波された信号は、次のＡ／Ｄ変換部１９によりデジタルデータに変換される。Ａ／Ｄ変換部１９は、周波数掃引される所定周期内で所定サンプリング数ｍ（２以上の整数）でクロックに同期してサンプリングする。このデジタルデータは、信号処理部２１内の波形メモリ２０に逐次格納され蓄積される。
そして、出力部としての表示部１７は、波形メモリ２０の出力を基に、掃引部１２の１周波数掃引当たり（又は１所定時間間隔当たり）所定ポイント数（Ｎ）のデータを被測定信号の特性として出力表示している。
【００１９】
なお、上記Ａ／Ｄ変換部１９は、表示部１７が出力表示する１周波数掃引当たり（又は１所定時間間隔当たり）の所定ポイント数Ｎのｋ倍（ｋ＝１以上ｍ以下の整数）のポイント数ｋＮ（以下、サンプリングポイントという）となるレートで検波部１８の出力をサンプリングしてデジタルデータを出力している。そして、このデジタルデータが波形メモリ２０に逐次格納される。
【００２０】
次のＤＳＰ、ＣＰＵ等で構成される信号処理部２１では、波形メモリ２０に蓄積されたデジタルデータをもとに表示部１７の表示画面上の横軸（時間軸又は周波数軸）における表示データの１ポイント間（以下、表示ポイントという）の掃引時間に相当するデータの実効値を演算している。
すなわち、信号処理部２１に設けられる平均化処理部２２は、波形メモリ２０から出力されるデジタルデータを受けて、複数のサンプリングポイント（ｋ）におけるデジタルデータを平均してその値を新たに１表示ポイントのデータとして求め、１周波数掃引当たり又は１所定時間間隔当たりの所定表示ポイント数（Ｎ）のデータを表示部１７に出力している。平均化の詳細は後述する。
【００２１】
次に、図２は、検波部１８を示す回路図である。
ＶＢＷフィルタ１６からの入力信号は、ポジティブ用検波回路２６及びネガティブ用検波回路２７にそれぞれ入力される。これら検波回路２６，２７にはそれぞれピークホールド回路が搭載されており、リセット信号ＲＳＴが入力されるまでそれぞれのピーク値を保持し、リセット信号ＲＳＴ入力後には更新したピーク値を保持する。
【００２２】
これらポジティブ用検波回路２６で保持されたポジティブピーク値と、ネガティブ用検波回路２７で保持されたネガティブピーク値はスイッチ２８の切替によっていずれか一方が選択的にＡ／Ｄ変換部１９に出力される。この検波部１８の入出力段にはそれぞれバッファ２９ａ、２９ｂが設けられている。
【００２３】
上記スイッチ２８は、信号処理部２１のクロック発生部２３から出力されるクロックに基づき、所定周期で切り替えられる。これにより、リセット信号ＲＳＴが入力されるまでの期間中におけるポジティブピーク値あるいはネガティブピーク値が出力される。
ここで、リセット信号ＲＳＴは、Ａ／Ｄ変換部１９のクロックに同期して出力されるが、信号処理部２１は、Ａ／Ｄ変換部１９のクロックの２倍の周期（Ｎ逓倍：Ｎ＝２）でＲＳＴーＰあるいはＲＳＴーＮを出力する。これにより、検波回路１８に入力される信号は、常時、ポジティブ用検波回路２６及びネガティブ用検波回路２７の双方でピーク検出されるようになっている。
なお、これに同期して波形メモリ２０に対する書き込み及び読み出しが行われる。
【００２４】
次に、図３のタイムチャートを用いて上記構成の動作を説明する。
検波部１８にＶＢＷ１６から出力される信号波形（ａ）が入力されると、ポジティブ用検波回路２６は、入力信号のポジティブピーク値を検出保持し、ネガティブ用検波回路２７は、入力信号のネガティブピーク値を検出保持する。
図３記載のように、これらポジティブ用検波回路２６及びネガティブ用検波回路２７は、ＲＳＴーＰ、ＲＳＴーＮのリセット信号が入力される都度、即ち図３（ｃ）記載のＤＥＴＭＯＤＥ信号（Ｈ：ＰＯＳ、Ｌ：ＮＥＧ）の周期の期間（図中ＰＯＳ、ＮＥＧで記載した期間）中におけるポジティブピーク値、及びネガティブピーク値をそれぞれ検出する。これらＰＯＳ、ＮＥＧの期間は、図示のように、Ａ／Ｄ変換部１９のクロックを２逓倍した周期であり、常時ＰＯＳとＮＥＧのピーク値がいずれも検出されるようになっている。
【００２５】
そして、Ａ／Ｄ変換部１９のクロック（同図（ｂ）記載のＡＤＣＬＯＣＫ）入力毎に、スイッチ２８がポジティブ検波回路２６とネガティブ検波回路２７に交互に切り替えられる。
これにより、同図（ａ）に示す如く、スイッチ２８がポジティブピーク検波回路２６に切り替えられると、このＡ／Ｄ変換部１９のクロック入力時にそれまでのＰＯＳ期間におけるポジティブピーク値（黒丸で示す値）がＡ／Ｄ変換部１９に出力される。
次のクロック時には、スイッチ２８がネガティブピーク検波回路２７に切り替えられ、このクロック入力時にそれまでのＮＥＧ期間におけるネガティブピーク値（白丸で示す値）がＡ／Ｄ変換部１９に出力される。
【００２６】
Ａ／Ｄ変換部１９はこれら交互に入力されるポジティブピーク値及びネガティブピーク値を所定のサンプリング周期（上記ＡＤＣＬＯＣＫ）でＡ／Ｄ変換し、波形メモリ２０の対応する周波数格納エリアに順次格納する。
波形メモリ２０には、表示部１７に表示される周波数帯域に相当する複数のピーク値（例えば上記所定表示ポイント数Ｎ＝５０１個分）が格納され、周波数掃引によって新たなピーク値が取り込まれた際にこの該当する周波数値の波形メモリ２０が更新される。
【００２７】
平均化処理部２２は、交互に取り込まれるポジティブピーク値、及びネガティブピーク値の平均値を求める（ＰＯＳピーク値の値＋ＮＥＧピーク値の値）／２。
これにより、ＰＯＳピーク値が入力されると、直前に取り込んだＮＥＧピーク値との平均値が算出され、該当する周波数部分の平均値として表示部１７に表示する（ｈ個のサンプリング数毎に平均が取られることになる。ｈ＝２以上ｍ以下の整数）。
この表示更新のタイミングは、図３（ｄ）に示すＡＤＤＡＴＡの周期（上記一対のポジティブピーク値及びネガティブピーク値を取得したタイミング）で行われる。
【００２８】
これにより、表示部１７上には、図４の表示例の如く、所定の周波数範囲でポジティブピーク値とネガティブピーク値（いずれも点線で図示）との平均値（実線）を表示できるようになる。図中横軸方向は上記Ａ／Ｄ変換部１９の所定クロック（例えば５０１回）分の周波数範囲、縦軸は各周波数におけるレベルが表示されることになる。
そして、上記構成の装置によれば、上記ポジティブピーク値及びネガティブピーク値の取得単位（ＰＯＳ、ＮＥＧの表示書き換え周期）で平均値が算出された周波数部分の表示がリアルタイムに順次更新されていく。
【００２９】
また、上記構成の平均化処理部２２は、ポジティブピーク値と、ネガティブピーク値を取得した都度、これらの平均値を算出する構成であるため、平均値をリアルタイムに数値表示することが可能となる。
例えば、図４の波形上でマーカーＭを設定した箇所におけるポジティブピーク値とネガティブピーク値の平均値を数値表示することができるようになる。
【００３０】
（第２実施形態）
上記の第１実施形態では、スイッチ２８を用いてＡ／Ｄ変換部１９のクロック毎にスイッチを切り替えることにより、単一個のＡ／Ｄ変換部（Ａ／Ｄ変換器）１９でＡ／Ｄ変換する構成を説明したが、これに限らない。
例えば、図５記載のように、ポジティブピーク検波回路２６と、ネガティブピーク検波回路２７の後段にそれぞれＡ／Ｄ変換部１９ａ、１９ｂを設ける構成とすれば、スイッチ２８を不要にできる。この構成によっても入力信号のポジティブピーク値とネガティブピーク値を同時に検出することができる。
なお、２ＣＨ入力を有する単一個のＡ／Ｄ変換器を用いることができることは言うまでもない。
【００３１】
上記実施形態では、局部発振器５は、周波数ドメインの状態において、掃引制御部１２からの掃引信号により所定の周波数範囲にわたって発振周波数が掃引（周波数掃引）される構成とした、これに対し、タイムドメインの状態では、掃引制御部１２からの掃引信号は局部発振器５に送られず、局部発振器５が固定の発振周波数に設定される。この場合、表示部１７上には横軸を時間軸とし縦軸を信号のレベルとした波形が表示される事になる。
【００３２】
【発明の効果】
本発明によれば、所定周期内のデジタルデータをｋ（１以上ｍ以下の整数）個のサンプリング数分受ける毎にポジティブピーク値とネガティブピーク値との平均値を信号処理部が求め、表示部が信号処理部から平均値を受ける毎にスペクトラム波形の表示を更新するため、表示部上にリアルタイムで測定した被測定信号のポジティブピークとネガティブピークとの平均値を表示できるようになる。また、簡単な構成で表示上のビデオアベレージの高速化を図ることができるようになる。
また、１個のＡ／Ｄ変換器を用いて被測定信号のポジティブピーク値又はネガティブピーク値を交互にクロック毎に切り替えＡ／Ｄ変換してｈ（２以上ｍ以下の整数）個のサンプリング数毎にポジティブピーク値とネガティブピーク値との平均値を求める構成とすれば、Ａ／Ｄ変換器を最小個数とした簡単な構成であってもほぼリアルタイムで平均値を得ることができるようになる。
さらに、被測定信号の入力信号経路に対し互いに並列接続されたポジティブピーク検出回路及びネガティブピーク検出回路と、ポジティブピーク検出回路及びネガティブピーク検出回路にそれぞれ設けられ各検出したピーク値を保持する保持回路とを検波部が有し、Ａ／Ｄ変換部がポジティブピーク検出回路とネガティブピーク検出回路の出力をそれぞれ独立してＡ／Ｄ変換する構成とすれば、並列な２系統で独立してそれぞれピーク値を検出することができ平均値のリアルタイム処理が可能となる。
【図面の簡単な説明】
【図１】本発明のスペクトラムアナライザの実施の形態を示すブロック図。
【図２】検波部の構成を示す回路図。
【図３】装置各部の動作を示すタイミングチャート。
【図４】表示部の表示波形を示す図。
【図５】第２実施形態の構成を示す回路図。
【符号の説明】
１…スペクトラムアナライザ、５…局部発信器、６…信号混合器、７…ＩＦフィルタ、１２…掃引制御部、１５…ＬＯＧ変換部、１６…ＶＢＷフィルタ、１７…表示部、１８…検波部、１８ａ…ポジティブピーク検出手段、１８ｂ…ネガティブピーク検出手段、１９（１９ａ，１９ｂ）…Ａ／Ｄ変換部、２０…波形メモリ、２１…信号処理部、２２…平均化処理部、２８…スイッチ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a spectrum analyzer, and more particularly to a spectrum analyzer that can selectively or simultaneously display a negative peak value, a positive peak value, and an average value thereof.
[0002]
[Prior art]
Conventionally, a spectrum analyzer can select and convert one or both of the average value of the maximum value (positive peak) and the average value of the minimum value (negative peak) during the measurement period. The mode is selected and analyzed.
[0003]
The peak values of these signals can be roughly obtained by two methods.
1. A method of obtaining video average by narrowing the band (video signal band) of a VBW filter provided in a spectrum analyzer.
2. A method of obtaining a signal by averaging the signals after a plurality of samplings at a predetermined N sampling times.
[0004]
[Problems to be solved by the invention]
Above 1. In this method, although an average value can be obtained by one sampling, there is a problem that it takes a response time and a measurement time due to hardware limitations of the apparatus. As a result, the video average could not be accelerated.
2. In this method, since the value at the time of sampling for each predetermined period is used, the peak value of the signal cannot be obtained and the sampling of a plurality of screens is averaged. For example, if 1 screen takes 1 sec, the average of 10 screens is 10 sec. Took a long time.
[0005]
The above 1.2. In either configuration, only the average value of the positive peak, the average value of the negative peak, or only the average value of the waveform without peak hold can be obtained, and the average between these positive and negative peaks can be obtained. The value could not be obtained.
As a result, when analyzing from various viewpoints depending on the type of signal, this is not possible even when an average value of the waveform of the negative peak and the positive peak is necessary.
[0006]
The present invention has been made to solve the above-described problems, and in particular, it is an object of the present invention to provide a spectrum analyzer that can obtain and display an average value of positive and negative peaks without imposing a processing burden on the apparatus.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a spectrum analyzer according to claim 1 of the present invention comprises: a receiving unit (6) that sweeps a frequency of a signal under measurement at a predetermined period, converts it into an intermediate frequency signal, and outputs it;
A detector (18) that receives the intermediate frequency signal, detects and outputs a positive peak value and a negative peak value of the signal under measurement, and is reset by a clock;
An A / D converter (19) that samples the output of the detector in synchronization with the clock at a predetermined sampling number m ( an integer of 2 or more ) within the predetermined period, converts the output into digital data, and outputs the digital data;
Wherein the predetermined digital data in the period k (less 1 or the m integer) of the positive peak value for each receive a sampling number of a signal processing unit for outputting an average value of the negative peak value (21) ,
A display unit (17) for receiving the output of the signal processing unit and displaying it as a spectrum waveform of the signal under measurement;
With
The display unit displays the spectrum waveform represented by data of N display points per frequency sweep,
The A / D converter (19) performs the sampling of m = kN times where the predetermined sampling number m is the N times the k times per the frequency sweep,
The signal processing unit (21) averages the digital data of the k sampling numbers to obtain the average value as data of one display point,
Furthermore, the display unit updates the display of the spectrum waveform every time the average value is received from the signal processing unit.
[0009]
Further, the spectrum analyzer according to claim 2 of the present invention includes a receiving unit (6) that sweeps the frequency of the signal under measurement at a predetermined period, converts it into an intermediate frequency signal, and outputs it.
A detector (18) that receives the intermediate frequency signal, detects and outputs a positive peak value and a negative peak value of the signal under measurement, and is reset by a clock;
An A / D converter (19) that samples the output of the detector in synchronization with the clock at a predetermined sampling number m (an integer of 2 or more) within the predetermined period, converts the sample into digital data, and outputs the digital data;
A signal processing unit (21) that receives the digital data within the predetermined period, calculates and outputs an average value of the positive peak value and the negative peak value;
A display unit (17) for receiving the output of the signal processing unit and displaying it as a spectrum waveform of the signal under measurement;
With
The A / D converter (19) has one A / D converter, and alternately detects the positive peak value or the negative peak value of the signal under measurement detected by the detector (18) for each clock. Switch to digital data,
The signal processing unit (21), the A / D converter takes in the positive peak value and negative peak value converted alternately from, h (2 or the m an integer) number of positive peaks for each sampling number Find the average of the negative peak value and the value ,
The display unit updates the display of the spectrum waveform every time the average value is received from the signal processing unit .
[0010]
In the spectrum analyzer according to claim 1,
The detector (18) includes a positive peak detection circuit (26) and a negative peak detection circuit (27) connected in parallel to the input signal path of the signal under measurement,
A holding circuit for holding each detected peak value provided in each of the positive peak detection circuit and the negative peak detection circuit;
The A / D converter (19) may be configured to A / D convert the outputs of the positive peak detection circuit and the negative peak detection circuit independently of each other.
[0011]
According to the above configuration, the positive peak value and the negative peak value of the input signal under measurement are detected. The average value of these positive peak value and negative peak value is calculated. On the display section, positive peak values, negative peak values, and spectrum waveforms of these average values are selectively or simultaneously displayed.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a block diagram showing a schematic configuration of a spectrum analyzer according to the present invention. Hereinafter, the configuration of the spectrum analyzer 1 of the present example will be described along the signal processing procedure with reference to FIG.
[0013]
For example, a high-frequency analog signal to be measured of several hundred KHz to several GHz input through the input terminal 2 is adjusted to a prescribed level by an attenuator (not shown) and input to the signal mixer 6. , And output through the IF filter 7. The high-frequency signal under measurement is combined with the local oscillation signal from the local oscillator 5 by the signal mixer 6 and converted to an intermediate frequency signal having an intermediate frequency, band-limited by the IF filter 7, and then logarithmically converted by the LOG converter 15. Is input to the VBW filter 16.
[0014]
One sweep time is set and input to the sweep control unit 12 by the user, and the sweep is performed over the sweep frequency range (measurement frequency range) with the set sweep time. As a result, the frequency of the intermediate frequency signal output from the signal mixer 6 also changes in synchronization with the sweep operation.
[0015]
The IF filter 7 is composed of an analog bandpass filter, and a bandwidth (RBW) is variably set by a user setting. In the IF filter 7, unnecessary frequency components of the intermediate frequency signal input from the signal mixer 6 are removed, and only the intermediate frequency signal having a variably set bandwidth frequency component is allowed to pass through, and gain adjustment is performed by an amplifier (not shown). After that, the data is input to the LOG conversion unit (LOG) 15.
[0016]
The intermediate frequency signal input from the IF filter 7 through an amplifier (not shown) is converted by the LOG conversion unit 15 into a dB unit, output, and dropped to a DC (direct current) component. Input to the analog VBW filter 16. The VBW filter 16 removes a high frequency component (noise component) of the frequency spectrum waveform that is finally displayed on the display unit 17 as an output unit, and outputs a signal.
[0017]
The signal output from the VBW filter 16 is detected by the next detection unit (DET) 18.
The detector 18 includes a positive peak detector 18a that detects the maximum value of the signal and a negative peak detector 18b that detects the minimum value of the signal. Each of the detection means 18a and 18b is provided with a peak hold circuit (not shown), which is reset at the next clock and holds a new peak value at the next cycle. The positive peak value and the negative peak value during the clock period synchronized with the sampling period are held respectively.
[0018]
The signal detected by the detector 18 is converted into digital data by the next A / D converter 19. The A / D converter 19 performs sampling in synchronization with the clock at a predetermined sampling number m ( an integer of 2 or more ) within a predetermined period in which the frequency is swept. This digital data is sequentially stored and accumulated in the waveform memory 20 in the signal processing unit 21.
Based on the output of the waveform memory 20, the display unit 17 as an output unit outputs data of a predetermined number of points (N) per one frequency sweep (or per one predetermined time interval) of the sweep unit 12 as a characteristic of the signal under measurement. Is displayed as output.
[0019]
The A / D converter 19 is k times (k is an integer not smaller than 1 and not larger than m) a predetermined number of points N per frequency sweep (or per predetermined time interval) output and displayed by the display unit 17. Digital data is output by sampling the output of the detector 18 at a rate of several kN (hereinafter referred to as a sampling point). This digital data is sequentially stored in the waveform memory 20.
[0020]
In the signal processing unit 21 constituted by the next DSP, CPU, etc., the display data on the horizontal axis (time axis or frequency axis) on the display screen of the display unit 17 based on the digital data stored in the waveform memory 20 is displayed. The effective value of data corresponding to the sweep time between one point (hereinafter referred to as display point) is calculated.
That is, the averaging processing unit 22 provided in the signal processing unit 21 receives the digital data output from the waveform memory 20, averages the digital data at a plurality of sampling points (k), and newly displays the value as one. Obtained as point data, data of a predetermined number of display points (N) per one frequency sweep or one predetermined time interval is output to the display unit 17. Details of the averaging will be described later.
[0021]
Next, FIG. 2 is a circuit diagram showing the detector 18.
An input signal from the VBW filter 16 is input to the positive detection circuit 26 and the negative detection circuit 27, respectively. Each of the detection circuits 26 and 27 is provided with a peak hold circuit, which holds each peak value until the reset signal RST is input, and holds the updated peak value after the reset signal RST is input.
[0022]
Either the positive peak value held by the positive detection circuit 26 or the negative peak value held by the negative detection circuit 27 is selectively output to the A / D converter 19 by switching the switch 28. . Buffers 29a and 29b are provided at the input / output stages of the detector 18, respectively.
[0023]
The switch 28 is switched at a predetermined cycle based on the clock output from the clock generator 23 of the signal processor 21. Thereby, the positive peak value or the negative peak value during the period until the reset signal RST is input is output.
Here, the reset signal RST is output in synchronization with the clock of the A / D conversion unit 19, but the signal processing unit 21 has a cycle twice the clock of the A / D conversion unit 19 (N multiplication: N = 2) Output RST-P or RST-N. As a result, the peak of the signal input to the detection circuit 18 is always detected by both the positive detection circuit 26 and the negative detection circuit 27.
In synchronization with this, writing to and reading from the waveform memory 20 are performed.
[0024]
Next, the operation of the above configuration will be described using the time chart of FIG.
When the signal waveform (a) output from the VBW 16 is input to the detection unit 18, the positive detection circuit 26 detects and holds the positive peak value of the input signal, and the negative detection circuit 27 detects the negative peak of the input signal. The value is detected and held.
As shown in FIG. 3, the positive detection circuit 26 and the negative detection circuit 27 each time the reset signal of RST-P and RST-N is input, that is, the DET MODE signal (H : POS, L: NEG) A positive peak value and a negative peak value are detected during the period of the cycle (period described as POS and NEG in the figure). As shown in the figure, these POS and NEG periods are periods obtained by multiplying the clock of the A / D converter 19 by two, and both POS and NEG peak values are always detected.
[0025]
The switch 28 is alternately switched between the positive detection circuit 26 and the negative detection circuit 27 every time the clock (AD CLOCK described in FIG. 7B) is input to the A / D conversion unit 19.
As a result, as shown in FIG. 5A, when the switch 28 is switched to the positive peak detection circuit 26, the positive peak value (value indicated by a black circle) in the POS period up to that time when the clock of the A / D converter 19 is input. ) Is output to the A / D converter 19.
At the next clock, the switch 28 is switched to the negative peak detection circuit 27, and the negative peak value (value indicated by a white circle) in the previous NEG period is output to the A / D converter 19 at the time of this clock input.
[0026]
The A / D converter 19 performs A / D conversion on the alternately input positive peak value and negative peak value at a predetermined sampling period (AD CLOCK), and sequentially stores them in the corresponding frequency storage area of the waveform memory 20. .
The waveform memory 20 stores a plurality of peak values (for example, the predetermined number of display points N = 501) corresponding to the frequency band displayed on the display unit 17, and a new peak value is captured by the frequency sweep. At this time, the waveform memory 20 of the corresponding frequency value is updated.
[0027]
The averaging processing unit 22 calculates the average value of the positive peak value and the negative peak value that are alternately taken in (POS peak value + NEG peak value) / 2.
Thus, when a POS peak value is input, an average value with the NEG peak value acquired immediately before is calculated and displayed on the display unit 17 as an average value of the corresponding frequency portion (average for every h sampling numbers). H = 2 is an integer of 2 or more and m or less).
This display update timing is performed in the AD DATA cycle shown in FIG. 3D (the timing at which the pair of positive peak values and negative peak values are acquired).
[0028]
Thus, on the display unit 17, as in the display example of FIG. 4, it becomes possible to display positive peak value and negative peak value average value between (both shown in dotted lines) (solid line) in a predetermined frequency range . In the figure, the horizontal axis direction represents a frequency range for a predetermined clock (for example, 501 times) of the A / D converter 19 and the vertical axis represents the level at each frequency.
According to the apparatus having the above-described configuration, the display of the frequency portion in which the average value is calculated in the acquisition unit of the positive peak value and the negative peak value (POS and NEG display rewriting cycle) is sequentially updated in real time.
[0029]
In addition, since the averaging processing unit 22 having the above configuration is configured to calculate an average value of the positive peak value and the negative peak value each time the negative peak value is acquired, the average value can be numerically displayed in real time. .
For example, the average value of the positive peak value and the negative peak value at the location where the marker M is set on the waveform of FIG. 4 can be displayed numerically.
[0030]
(Second Embodiment)
In the first embodiment, the A / D conversion is performed by a single A / D converter (A / D converter) 19 by switching the switch for each clock of the A / D converter 19 using the switch 28. Although the structure to perform was demonstrated, it is not restricted to this.
For example, as shown in FIG. 5, if the A / D converters 19a and 19b are provided at the subsequent stage of the positive peak detection circuit 26 and the negative peak detection circuit 27, the switch 28 can be dispensed with. Also with this configuration, the positive peak value and the negative peak value of the input signal can be detected simultaneously.
It goes without saying that a single A / D converter having 2CH inputs can be used.
[0031]
In the above embodiment, the local oscillator 5 is configured such that the oscillation frequency is swept (frequency sweep) over a predetermined frequency range by the sweep signal from the sweep control unit 12 in the frequency domain state. In this state, the sweep signal from the sweep control unit 12 is not sent to the local oscillator 5, and the local oscillator 5 is set to a fixed oscillation frequency. In this case, a waveform having the horizontal axis as the time axis and the vertical axis as the signal level is displayed on the display unit 17.
[0032]
【The invention's effect】
According to the onset bright, the signal processing unit is an average value of the positive peak value and negative peak value for each receive the digital data in a predetermined period k (1 to m integer) sampling a few minutes, the display Since the display of the spectrum waveform is updated every time the unit receives an average value from the signal processing unit, the average value of the positive peak and the negative peak of the signal under measurement measured in real time can be displayed on the display unit. Further, the video average on the display can be increased in speed with a simple configuration .
Also, one A / D converter alternately a positive peak value or negative peak value of the signal to be measured by switching the A / D conversion every clock h (2 or m an integer) by using a number of sampling If the average value of the positive peak value and the negative peak value is obtained for each number, the average value can be obtained almost in real time even with a simple configuration with a minimum number of A / D converters. Become.
Further, the holding which holds the positive peak detecting circuit and a negative peak detection circuit connected in parallel to each other with respect to the input signal path of the signal to be measured, the peak values each detected respectively provided Po Jitibu peak detection circuit and a negative peak detection circuit and a circuit detecting unit, with the configuration of the a / D converter is independently a / D converts the output of the positive peak detecting circuit and a negative peak detector circuit, each independently in parallel two systems The peak value can be detected, and the average value can be processed in real time.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a spectrum analyzer of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a detection unit.
FIG. 3 is a timing chart showing the operation of each part of the apparatus.
FIG. 4 is a diagram showing a display waveform on a display unit.
FIG. 5 is a circuit diagram showing a configuration of a second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Spectrum analyzer, 5 ... Local transmitter, 6 ... Signal mixer, 7 ... IF filter, 12 ... Sweep control part, 15 ... LOG conversion part, 16 ... VBW filter, 17 ... Display part, 18 ... Detection part, 18a ... positive peak detection means, 18b ... negative peak detection means, 19 (19a, 19b) ... A / D conversion section, 20 ... waveform memory, 21 ... signal processing section, 22 ... averaging processing section, 28 ... switch.

Claims

A receiver (6) for sweeping the frequency of the signal under measurement at a predetermined period, converting it into an intermediate frequency signal, and outputting it;
A detector (18) that receives the intermediate frequency signal, detects and outputs a positive peak value and a negative peak value of the signal under measurement, and is reset by a clock;
An A / D converter (19) that samples the output of the detector in synchronization with the clock at a predetermined sampling number m ( an integer of 2 or more ) within the predetermined period, converts the output into digital data, and outputs the digital data;
Wherein the predetermined digital data in the period k (less 1 or the m integer) of the positive peak value for each receive a sampling number of a signal processing unit for outputting an average value of the negative peak value (21) ,
A display unit (17) for receiving the output of the signal processing unit and displaying it as a spectrum waveform of the signal under measurement;
With
The display unit displays the spectrum waveform represented by data of N display points per frequency sweep,
The A / D converter (19) performs the sampling of m = kN times where the predetermined sampling number m is the N times the k times per the frequency sweep,
The signal processing unit (21) averages the digital data of the k sampling numbers to obtain the average value as data of one display point,
Further, the display unit updates the display of the spectrum waveform every time the average value is received from the signal processing unit.

A receiver (6) for sweeping the frequency of the signal under measurement at a predetermined period, converting it into an intermediate frequency signal, and outputting it;
A detector (18) that receives the intermediate frequency signal, detects and outputs a positive peak value and a negative peak value of the signal under measurement, and is reset by a clock;
An A / D converter (19) that samples the output of the detector in synchronization with the clock at a predetermined sampling number m (an integer of 2 or more) within the predetermined period, converts the sample into digital data, and outputs the digital data;
A signal processing unit (21) that receives the digital data within the predetermined period, calculates and outputs an average value of the positive peak value and the negative peak value;
A display unit (17) for receiving the output of the signal processing unit and displaying it as a spectrum waveform of the signal under measurement;
With
The A / D converter (19) has one A / D converter, and alternately detects the positive peak value or the negative peak value of the signal under measurement detected by the detector (18) for each clock. Switch to digital data,
The signal processing unit (21), the A / D converter takes in the positive peak value and negative peak value converted alternately from, h (2 or the m an integer) number of positive peaks for each sampling number the average value between the value and the negative peak value,
The spectrum analyzer updates the display of the spectrum waveform every time the average value is received from the signal processing unit .

The detector (18) includes a positive peak detection circuit (26) and a negative peak detection circuit (27) connected in parallel to the input signal path of the signal under measurement,
A holding circuit for holding each detected peak value provided in each of the positive peak detection circuit and the negative peak detection circuit;
The spectrum analyzer according to claim 1, wherein the A / D converter (19) performs A / D conversion on the outputs of the positive peak detection circuit and the negative peak detection circuit independently of each other.