JP4259999B2 - Power supply switching circuit - Google Patents

Power supply switching circuit Download PDF

Info

Publication number
JP4259999B2
JP4259999B2 JP2003422427A JP2003422427A JP4259999B2 JP 4259999 B2 JP4259999 B2 JP 4259999B2 JP 2003422427 A JP2003422427 A JP 2003422427A JP 2003422427 A JP2003422427 A JP 2003422427A JP 4259999 B2 JP4259999 B2 JP 4259999B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
supply switching
switching circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003422427A
Other languages
Japanese (ja)
Other versions
JP2005174264A (en
Inventor
玲 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003422427A priority Critical patent/JP4259999B2/en
Publication of JP2005174264A publication Critical patent/JP2005174264A/en
Application granted granted Critical
Publication of JP4259999B2 publication Critical patent/JP4259999B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、半導体集積回路で構成された電源切換回路に関し、特にシステムの動作状況に応じて電源回路を切り換えて、電力利用効率を上げる必要のある各種携帯電子機器における電源切換回路に関するものである。   The present invention relates to a power supply switching circuit composed of a semiconductor integrated circuit, and more particularly to a power supply switching circuit in various portable electronic devices that need to increase the power utilization efficiency by switching the power supply circuit according to the operating state of the system. .

従来における電源切換回路の提案としては、例えば特許第2973063号公報に記載のスイッチ回路がある。
図7は、上記提案のスイッチ回路の構成図である。
入力端子1は入力電圧の電圧検出手段として電圧検出器7によってその電圧をモニタされている。入力端子1と出力端子5の間には、電圧制御回路17の出力によって制御されるスイッチングトランジスタ9が設けられ、入力端子2と出力端子5の間には、スイッチングトランジスタ6が設けられている。電圧制御回路17は、出力電圧を一定に制御する機能と共に、トランジスタ6あるいはトランジスタ9のいずれか一つを導通するための選択手段としても機能している。すなわち、電圧検出器7の出力が高電圧レベルの時にはトランジスタ6をオフして、電圧制御回路17をボルテージレギュレータとして動作させ、一方、電圧検出器7の出力が低電圧レベルの時にはトランジスタ9をオフして、トランジスタ6をオンさせている。また、図7では、電圧検出器7は入力端子1の電圧をモニタしているが、場合によっては入力端子2の電圧をモニタしてもよい。
As a conventional proposal of a power supply switching circuit, for example, there is a switch circuit described in Japanese Patent No. 2970363.
FIG. 7 is a block diagram of the proposed switch circuit.
The voltage of the input terminal 1 is monitored by a voltage detector 7 as voltage detection means for the input voltage. A switching transistor 9 controlled by the output of the voltage control circuit 17 is provided between the input terminal 1 and the output terminal 5, and a switching transistor 6 is provided between the input terminal 2 and the output terminal 5. The voltage control circuit 17 functions as a selection unit for conducting either one of the transistor 6 and the transistor 9 as well as a function of controlling the output voltage to be constant. That is, when the output of the voltage detector 7 is at a high voltage level, the transistor 6 is turned off to operate the voltage control circuit 17 as a voltage regulator. On the other hand, when the output of the voltage detector 7 is at a low voltage level, the transistor 9 is turned off. Thus, the transistor 6 is turned on. In FIG. 7, the voltage detector 7 monitors the voltage at the input terminal 1, but the voltage at the input terminal 2 may be monitored in some cases.

また、例えば、特開2003−9515号公報に記載の電源システムもある。
図8は、上記電源システムの構成を示す図である。
低ドロップアウトレギュレータ10およびDC/DCコンバータ32が出力端子に並列に接続されている。低負荷時には、回路消費電流の少ない低ドロップアウトレギュレータ10としてシリーズレギュレータを使用し、高負荷時には、変換効率の高いDC/DCコンバータ32などのスイッチングレギュレータに切り換えて動作させる。これにより、電力利用効率を高めるとともに、シリーズレギュレータとスイッチングレギュレータとを所定期間同時に動作させることにより、切り換え時の電圧変動を減少させて、安定に切り換えを行えるようにしている。
Further, for example, there is a power supply system described in Japanese Patent Application Laid-Open No. 2003-9515.
FIG. 8 is a diagram showing a configuration of the power supply system.
A low dropout regulator 10 and a DC / DC converter 32 are connected in parallel to the output terminal. When the load is low, a series regulator is used as the low dropout regulator 10 with low circuit current consumption. When the load is high, the switching regulator is switched to a switching regulator such as the DC / DC converter 32 having a high conversion efficiency. As a result, the power use efficiency is improved, and the series regulator and the switching regulator are simultaneously operated for a predetermined period, thereby reducing the voltage fluctuation at the time of switching and enabling stable switching.

特許第2973063号公報Japanese Patent No. 2970363 特開2003−9515号公報JP 2003-9515 A

バッテリーで駆動するビデオカメラなどの携帯電子機器では、バッテリーから降圧してCPUに電圧を与える際に、電力利用効率を高めるため、CPUの消費電力が大きい状態ではスイッチングレギュレータを利用し、消費電力が小さいスタンバイ状態ではシリーズレギュレータを利用するという方法がしばしば用いられる。上記のようなシステムを構成する場合、前述の特許第2973063号公報に記載のスイッチ回路や、特開2003−9515号公報に記載の電源システムが考えられる。   In portable electronic devices such as a video camera driven by a battery, a switching regulator is used when the power consumption of the CPU is large in order to increase the power utilization efficiency when applying voltage to the CPU by stepping down from the battery. In a small standby state, a method of using a series regulator is often used. When configuring the system as described above, the switch circuit described in Japanese Patent No. 2970363 and the power supply system described in Japanese Patent Application Laid-Open No. 2003-9515 can be considered.

すなわち、前者においては、入力端子1にバッテリーからの電圧を入力し、入力端子2にスイッチングレギュレータからの電圧を入力し、検出電圧7を入力端子2の電圧をモニタするように構成すれば、スイッチングレギュレータが動作している状態では、入力端子2から出力端子5へ電力が供給され、バッテリーから出力端子5への定電圧出力はトランジスタ9がオフに制御されることで遮断される。一方、スイッチングレギュレータが非動作の状態に入り、入力端子2の電圧が降下すると、その状態を電圧検出器7が検出して高電圧レベルを出力する。トランジスタ6はオフし、トランジスタ9のゲートが電圧制御回路17によって制御されるようになり、バッテリーから定電圧を出力するシリーズレギュレータとして機能する。   That is, in the former case, if the voltage from the battery is input to the input terminal 1, the voltage from the switching regulator is input to the input terminal 2, and the detection voltage 7 is configured to monitor the voltage of the input terminal 2, the switching is performed. In a state where the regulator is operating, power is supplied from the input terminal 2 to the output terminal 5, and the constant voltage output from the battery to the output terminal 5 is cut off by controlling the transistor 9 to be turned off. On the other hand, when the switching regulator enters a non-operating state and the voltage at the input terminal 2 drops, the voltage detector 7 detects this state and outputs a high voltage level. The transistor 6 is turned off, the gate of the transistor 9 is controlled by the voltage control circuit 17, and functions as a series regulator that outputs a constant voltage from the battery.

しかしながら、特許第2973063号公報に記載のスイッチ回路では、電圧検出器7の出力が低電圧レベルの場合には、電圧制御回路17とトランジスタ9で構成されるシリーズレギュレータは機能しておらず、誤差増幅器3が出力する値は入力端子2からトランジスタ6を介して出力端子5に出力される電圧の分圧成分を基準電圧と比較して得られたものであるため、前記シリーズレギュレータに負荷をかけた時の出力とは一致しないと考えるのが妥当である。このような状態から、電圧検出器7が反転すると、その瞬間から前記シリーズレギュレータが機能し始めるが、誤差増幅器3から負荷状態に応じた出力が得られるまでには少なからず遅延が生じるため、出力端子5に出力される電圧には瞬間的にオーバーシュートやアンダーシュートが発生する。   However, in the switch circuit described in Japanese Patent No. 2970363, when the output of the voltage detector 7 is at a low voltage level, the series regulator composed of the voltage control circuit 17 and the transistor 9 does not function and an error occurs. Since the value output from the amplifier 3 is obtained by comparing the divided component of the voltage output from the input terminal 2 to the output terminal 5 via the transistor 6 with the reference voltage, a load is applied to the series regulator. It is reasonable to think that the output does not match the output. From this state, when the voltage detector 7 is inverted, the series regulator starts to function from that moment, but since there is a considerable delay before the output corresponding to the load state is obtained from the error amplifier 3, the output The voltage output to the terminal 5 momentarily overshoots or undershoots.

この問題について、特開2003−9515号公報に記載の電源システムでは、シリーズレギュレータとスイッチングレギュレータの同時動作期間を設けることにより、切り替え時の電圧変動を減らすことを提案している。しかし、前述の理由によれば、厳密には、両レギュレータの出力電圧が真に一致していないと、この提案は有効に機能しない可能性がある。すなわち、両出力電圧が一致していない場合、どちらか一方の低い電圧を出力している定電圧回路には十分な負荷がかかっておらず、その結果、同時動作期間終了後に突然に負荷がかかることになるため、結局、アンダーシュートの発生を回避することができない。この場合、システムの負荷としては、主としてCPUなどが想定されているのであるから、アンダーシュートの発生は重大な問題となる。   With respect to this problem, the power supply system described in Japanese Patent Application Laid-Open No. 2003-9515 proposes to reduce voltage fluctuation at the time of switching by providing a simultaneous operation period of the series regulator and the switching regulator. However, strictly speaking, for the reasons described above, this proposal may not function effectively unless the output voltages of the two regulators are not exactly the same. That is, if the output voltages do not match, the constant voltage circuit that outputs one of the lower voltages is not sufficiently loaded, and as a result, the load is suddenly applied after the simultaneous operation period ends. As a result, the occurrence of undershoot cannot be avoided. In this case, since a CPU or the like is mainly assumed as the system load, the occurrence of undershoot becomes a serious problem.

このような問題に対して、本発明者は先に電源切替回路を提案した。
図9および図10は、それぞれ上記本発明者が提案した電源切替回路の構成図である。
また、図11は、図10に示す回路を用いた電源切替え動作時の特性図である。
図11では、バッテリーからの直接の電圧を入力端子1へ、バッテリーからDC/DCコンバータで降圧した電圧を入力端子2へ、それぞれ入力した場合の電源切り替え動作を説明するための波形図が示されている。入力端子2への電力供給がある状態、つまりDC/DCコンバータなどのスイッチングレギュレータが動作している状態では、入力端子1を経由した第1シリーズレギュレータ10の出力電圧を意図的に下げることにより、その出力を遮断し、入力端子2への電力供給がない状態では第1シリーズレギュレータ10の出力電圧を元の設定値に復帰させることにより、出力端子5に安定した定電圧出力もしくは入力端子2からの電力を供給可能としている。
In response to such a problem, the present inventor has previously proposed a power supply switching circuit.
9 and 10 are configuration diagrams of the power supply switching circuit proposed by the inventor.
FIG. 11 is a characteristic diagram at the time of power supply switching operation using the circuit shown in FIG.
FIG. 11 is a waveform diagram for explaining the power source switching operation when the direct voltage from the battery is input to the input terminal 1 and the voltage stepped down from the battery by the DC / DC converter is input to the input terminal 2. ing. In a state where power is supplied to the input terminal 2, that is, in a state where a switching regulator such as a DC / DC converter is operating, by intentionally lowering the output voltage of the first series regulator 10 via the input terminal 1, In the state where the output is cut off and no power is supplied to the input terminal 2, the output voltage of the first series regulator 10 is restored to the original set value, whereby a stable constant voltage output from the input terminal 2 or from the input terminal 2 is restored. It is possible to supply the power.

また、その切り替え時の検出電圧を第1シリーズレギュレータ10の低設定電圧より若干下げた値とすることで、切り替え時に両入力端子の電源で電力を供給する状態を設け、シリーズレギュレータにかかる負荷変動を滑らかにし、出力電圧にオーバーシュートやアンダーシュートが生じることを回避していた。
この方法は、厳密には、図11のBで示す部分で電流が第1シリーズレギュレータ10から入力端子2へ逆流し、特に入力端子2の電源が立ち下がる過程では、入力端子2に接続されている外部負荷により電流を引き込むことで、第1シリーズレギュレータ10に緩やかに負荷をかけ、電圧検出器を動作させて切り替え動作を実現していた。
しかしながら、この方法では、例えば入力端子2に外部負荷がない場合には適用できないという問題があり、あるいは、検出電圧と低設定電圧の差と逆流時のスイッチ手段6での電圧降下のばらつきにより、切替動作に必要な逆流電流が増減するという問題があり、また、最悪の場合には、切り替え動作そのものが完了しないで、電流が逆流し続けるという危険性を含んでいた。
In addition, by setting the detection voltage at the time of switching to a value slightly lower than the low setting voltage of the first series regulator 10, a state in which power is supplied by the power sources of both input terminals at the time of switching is provided, and the load fluctuations applied to the series regulator To prevent the output voltage from overshooting or undershooting.
Strictly speaking, in this method, the current flows backward from the first series regulator 10 to the input terminal 2 in the portion indicated by B in FIG. 11, and in particular in the process where the power supply of the input terminal 2 falls, the current is connected to the input terminal 2. The current is drawn by the external load being applied, so that the first series regulator 10 is gently loaded, and the voltage detector is operated to realize the switching operation.
However, this method has a problem that it cannot be applied, for example, when there is no external load at the input terminal 2, or due to the difference between the detection voltage and the low set voltage and the variation in the voltage drop at the switch means 6 during reverse flow. There is a problem that the backflow current required for the switching operation increases or decreases, and in the worst case, there is a risk that the switching operation itself is not completed and the current continues to flow back.

(目的)
本発明の目的は、上記のような課題を克服するために、製造ばらつきや外的環境の変動による影響を受けることなく切り替え動作が可能であり、電源切り替え時の出力電圧変動が少なく、動作がより確実な電源切替回路を提供することにある。
(the purpose)
In order to overcome the above-described problems, the object of the present invention is to enable switching operation without being affected by manufacturing variations and fluctuations in the external environment. The object is to provide a more reliable power supply switching circuit.

本発明の電源切替回路は、複数の入力端子と一つの出力端子とを持ち、該複数の入力端子のいずれの電源から電力を供給するかを制御するように構成された電源切替回路であって、該複数の入力端子の一つに接続された少なくとも一つの定電圧回路と、該複数の入力端子の他の一つに接続された少なくとも一つの導通手段と、検出レベルが該定電圧回路の通常の設定電圧より高い電圧に設定された、該複数の入力端子の他の一つの電圧レベルを検出する電圧検出器を備え、該複数の入力端子に接続された電源の切り替え動作時に、該電圧検出器の出力に基づいて該定電圧回路の出力電圧を変化させるとともに、該導通手段が遮断される時にのみ遅延が働くように構成されたことを特徴としている。
また、第1、第2の入力端子と一つの出力端子と第1の入力端子と該出力端子の間に介在し、シリーズレギュレータを構成する定電圧回路と、第2の入力端子と出力端子の間に導通状態を制御可能なスイッチ手段と、検出レベルが該定電圧回路の通常の設定電圧より高い電圧に設定された、該第2の入力端子の電圧レベルを検出する電圧検出器を持ち、第2の入力端子の電源が選択されている時には、該電圧検出器の出力に基づいて該シリーズレギュレータの設定電圧を出力端子の電圧より低い低設定電圧で動作させ、第1の入力端子の電源が選択されている時には低設定電圧より高い任意の設定電圧に復帰すると共に、スイッチ手段が遮断される時にのみ遅延が働くように構成されことを特徴としている。
A power supply switching circuit according to the present invention is a power supply switching circuit configured to have a plurality of input terminals and a single output terminal, and to control which power is supplied from the plurality of input terminals. At least one constant voltage circuit connected to one of the plurality of input terminals, at least one conducting means connected to the other one of the plurality of input terminals, and a detection level of the constant voltage circuit A voltage detector configured to detect another voltage level of the plurality of input terminals set to a voltage higher than a normal setting voltage , and the voltage at the time of switching operation of the power source connected to the plurality of input terminals; The output voltage of the constant voltage circuit is changed based on the output of the detector, and the delay is activated only when the conduction means is cut off .
The first and second input terminals, one output terminal , the first input terminal and a constant voltage circuit constituting a series regulator interposed between the output terminal , the second input terminal and the output terminal And a voltage detector for detecting the voltage level of the second input terminal, the detection level of which is set to a voltage higher than the normal setting voltage of the constant voltage circuit. When the power supply of the second input terminal is selected, the set voltage of the series regulator is operated at a low set voltage lower than the voltage of the output terminal based on the output of the voltage detector, and the first input terminal with when the power is selected to return to the high arbitrary set voltage than the low set voltage, and wherein only the delay is configured to act when the switch means is cut off.

また、上記のシリーズレギュレータが低設定電圧に移行する場合には、緩やかに、復帰する場合は速やかに移行するように構成されることも特徴としている。
また、上記シリーズレギュレータが低設定電圧に移行する場合には、段階的に、復帰する場合には直接に移行するように構成されることも特徴としている。
また、上記電源切替回路において、第2の入力端子と出力端子の間のスイッチ手段に、MOSトランジスタを用いたことも特徴としている。
また、上記電源切替回路において、第2の入力端子と出力端子の間のスイッチ手段として、第2のシリーズレギュレータが挿入されることも特徴としている。
また、上記電源切替回路において、切り替え動作の制御を入力端子の電圧状態により行うことも特徴としている。
さらに、上記電源切替回路において、切り替え動作の制御を外部入力信号によって行うことも特徴としている。
Further, the above-described series regulator is characterized in that it is configured so that it gradually shifts when returning to a low set voltage and quickly when returning.
Further, the above-described series regulator is characterized in that it is configured such that when the voltage is shifted to a low setting voltage, the voltage is shifted in a stepwise manner when the voltage is restored.
The power supply switching circuit is characterized in that a MOS transistor is used as a switch means between the second input terminal and the output terminal.
The power supply switching circuit is characterized in that a second series regulator is inserted as a switch means between the second input terminal and the output terminal.
In the power supply switching circuit, the switching operation is controlled by the voltage state of the input terminal.
Further, the power supply switching circuit is characterized in that the switching operation is controlled by an external input signal.

本発明によれば、下記のような効果を奏する。
(1)少なくとも一つの定電圧回路を常時動作させ、電源切り替え時に両入力端子の電源で電力を供給する状態を作ると共に、定電圧回路の出力電圧とスイッチ手段の導通状態を時間的に制御するようにしたため、製造ばらつきや入力端子の状態によらず動作がより確実となる。
(2)定電圧回路としてのシリーズレギュレータの出力電圧を通常の設定電圧と低設定電圧で出力可能としたため、負荷に対してより最適な出力電圧を選択可能としながら、過渡的なアンダーシュートに対してもそのレベルを低設定電圧で制限することが可能となる。
(3)シリーズレギュレータの低設定電圧への移行を緩やかにしたため、電源が切り替わる際の出力電圧を安定に保つことが可能になった。
(4)シリーズレギュレータの低設定電圧への移行を段階的にしたため、電源が切り替わる際の出力変動を軽減することが可能になった。
(5)電源切替回路の構成要素の全てを、既存のCMOSプロセスを用いて省スペースに集積することが可能になった。
(6)第2のシリーズレギュレータを追加したため、第2の入力端子からの電源で電力を供給する時にもより安定した定電圧出力を実現することが可能になった。
(7)電源切り替えの動作を、入力端子の電圧レベルを検出して行うこととしたため、制御信号入力端子や、制御信号の入力が不要となった。
(8)電源切り替えの動作を制御信号により行うことにしたため、電圧検出器が不要となり、回路構成を簡単にすることが可能になった。
According to the present invention, the following effects can be obtained.
(1) At least one constant voltage circuit is always operated to create a state in which power is supplied from the power sources of both input terminals when the power is switched, and the output voltage of the constant voltage circuit and the conduction state of the switch means are temporally controlled. As a result, the operation is more reliable regardless of manufacturing variations and input terminal states.
(2) Since the output voltage of the series regulator as a constant voltage circuit can be output with the normal setting voltage and low setting voltage, it is possible to select a more optimal output voltage for the load, and against transient undershoot. However, the level can be limited by a low set voltage.
(3) Since the transition of the series regulator to a low setting voltage has been relaxed, the output voltage when the power source is switched can be kept stable.
(4) Since the series regulator is gradually shifted to a low setting voltage, it is possible to reduce output fluctuations when the power source is switched.
(5) All the components of the power supply switching circuit can be integrated in a space-saving manner using an existing CMOS process.
(6) Since the second series regulator is added, it is possible to realize a more stable constant voltage output even when power is supplied from the power source from the second input terminal.
(7) Since the power switching operation is performed by detecting the voltage level of the input terminal, it is not necessary to input a control signal input terminal or a control signal.
(8) Since the operation of switching the power supply is performed by the control signal, the voltage detector is unnecessary, and the circuit configuration can be simplified.

(第1の実施例)
図1は、本発明の第1の実施例を示す電源切替回路の構成図である。
入力端子1、出力端子5は、定電圧回路10の入力端子、出力端子を構成する一方、出力端子5と入力端子2の間には導通状態を制御可能なスイッチ手段6が接続されている。
定電圧回路10は、誤差増幅器3、基準電圧4、出力ドライバーとなるPchトランジスタ9、出力端子およびグランド間に直列接続された抵抗R1,R2,R3、Nchトランジスタ8からなるシリーズレギュレータとして機能する。誤差増幅器3において出力端子5の電圧の分圧成分と基準電圧とを比較し、ドライバーとなるPchトランジスタ9のゲートを制御して出力端子5に定電圧を出力している。ここで、定電圧回路10には、抵抗R2、R3の接続点とグランド間にNchトランジスタ8が存在し、このトランジスタ8がオフすることにより、定電圧回路10の出力を抵抗比の変化に応じて通常の設定電圧から低設定電圧に下げることが可能となる。
(First embodiment)
FIG. 1 is a configuration diagram of a power supply switching circuit showing a first embodiment of the present invention.
The input terminal 1 and the output terminal 5 constitute an input terminal and an output terminal of the constant voltage circuit 10, and a switch means 6 capable of controlling the conduction state is connected between the output terminal 5 and the input terminal 2.
The constant voltage circuit 10 functions as a series regulator including the error amplifier 3, the reference voltage 4, the Pch transistor 9 serving as an output driver, resistors R1, R2, R3 connected in series between the output terminal and the ground, and the Nch transistor 8. The error amplifier 3 compares the divided component of the voltage at the output terminal 5 with the reference voltage, controls the gate of the Pch transistor 9 serving as a driver, and outputs a constant voltage to the output terminal 5. Here, in the constant voltage circuit 10, there is an Nch transistor 8 between the connection point of the resistors R2 and R3 and the ground, and when this transistor 8 is turned off, the output of the constant voltage circuit 10 is changed according to the change in the resistance ratio. Thus, the normal set voltage can be lowered to the low set voltage.

また、一方、入力端子2の電圧レベルを検出する電圧検出器7、遅延回路11、NOR回路12およびインバータ回路13を備え、電圧検出器7の出力信号と遅延回路11、NOR回路12およびインバータ回路13によりスイッチ手段6の導通状態および定電圧回路10の出力電圧を制御している。ここで、電圧検出器7の検出レベルは、図9や図10の電源切替回路とは異なり、定電圧回路10の通常の設定電圧よりさらに幾分高い電圧に設定され、スイッチ手段6は遮断される時のみ遅延が働くように構成されている。   On the other hand, a voltage detector 7 for detecting the voltage level of the input terminal 2, a delay circuit 11, a NOR circuit 12 and an inverter circuit 13 are provided. The output signal of the voltage detector 7 and the delay circuit 11, the NOR circuit 12 and the inverter circuit are provided. 13 controls the conduction state of the switch means 6 and the output voltage of the constant voltage circuit 10. Here, the detection level of the voltage detector 7 is set to a voltage somewhat higher than the normal set voltage of the constant voltage circuit 10, unlike the power supply switching circuit of FIGS. 9 and 10, and the switch means 6 is cut off. It is configured so that the delay works only when

以上のような電源切替回路を用い、例えばバッテリーからの直接の電圧を入力端子1へ、スイッチングレギュレータからの電圧を入力端子2へ、それぞれ入力した場合、スイッチングレギュレータの電圧が降下し始めた後に、時間的な間隔を置いてスイッチ手段6が遮断されるので、この間に定電圧回路10へ負荷が緩やかにかかり、しかる後にスイッチ手段6が遮断されることになる。本実施例の回路では、このように切り替え動作時に、定電圧回路10から入力端子2への電流引き込みを必ずしも必要としないため、図9や図10の電源切替回路で懸念されていた課題を克服することが可能である。一方、スイッチングレギュレータの立ち上りの際には、電圧検出器7の検出レベルを上げたことにより出力端子の負荷が瞬間的に入力端子2にかかるため、スイッチングレギュレータの出力が降下することが考えられるが、出力端子5での電圧の落ち込みは、その直前まで負荷がかかっていた定電圧回路10の低設定電圧で制限されるため、致命的なアンダーシュートの発生を回避することができる。   Using the power supply switching circuit as described above, for example, when a direct voltage from the battery is input to the input terminal 1 and a voltage from the switching regulator is input to the input terminal 2, respectively, after the voltage of the switching regulator starts to drop, Since the switch means 6 is shut off at a time interval, a load is gently applied to the constant voltage circuit 10 during this time, and then the switch means 6 is shut off. In the circuit of the present embodiment, since the current drawing from the constant voltage circuit 10 to the input terminal 2 is not necessarily required during the switching operation as described above, the problem that has been a concern in the power supply switching circuit of FIGS. 9 and 10 is overcome. Is possible. On the other hand, when the switching regulator rises, the load of the output terminal is instantaneously applied to the input terminal 2 by raising the detection level of the voltage detector 7, so the output of the switching regulator may drop. Since the voltage drop at the output terminal 5 is limited by the low set voltage of the constant voltage circuit 10 that was loaded until just before that, the occurrence of a fatal undershoot can be avoided.

(第2の実施例)
図2は、本発明の第2の実施例を示す電源切替回路の構成図である。
図2では、図1の構成要素はそのまま残し、インバータ回路13とNchトランジスタ8の間に抵抗R4とダイオードD1の並列回路を接続し、さらにNchトランジスタ8および抵抗R4の接続点とグランドとの間に容量C1を接続した。これらの新たに追加された回路により、定電圧回路10は通常の設定電圧から低設定電圧へ移行する場合には緩やかに、復帰する場合には速やかに移行するようになる。すなわち、低設定電圧へ移行する場合には、抵抗R4とダイオードD1の並列回路が遅延回路となるため、トランジスタ8のゲート電圧を徐々に降下させることにより、トランジスタ8は緩やかにオンからオフに切り替わる。また、通常の設定電圧へ復帰する場合には、容量C1にダイオードD1を通して電荷を急速に充電させることにより、トランジスタ8のゲート電圧を急激に上昇させて、瞬間的にオフからオンに切り替える。
このことにより、例えば電源が入力端子1から入力端子2へ切り替わる際には、入力端子2への負荷接続を緩やかにして、出力端子5の電圧変動をさらに安定させることが可能となる。勿論、定電圧回路10の出力を同様に制御可能な手段であれば、その構成は如何なるものであっても良い。
(Second embodiment)
FIG. 2 is a configuration diagram of a power supply switching circuit showing a second embodiment of the present invention.
In FIG. 2, the components of FIG. 1 are left as they are, a parallel circuit of a resistor R4 and a diode D1 is connected between the inverter circuit 13 and the Nch transistor 8, and further, between the connection point of the Nch transistor 8 and the resistor R4 and the ground. A capacitor C1 was connected to With these newly added circuits, the constant voltage circuit 10 shifts slowly when shifting from a normal set voltage to a low set voltage and quickly when returning. That is, when shifting to the low setting voltage, the parallel circuit of the resistor R4 and the diode D1 serves as a delay circuit, so that the transistor 8 is gradually switched from on to off by gradually decreasing the gate voltage of the transistor 8. . When returning to the normal set voltage, the capacitor C1 is rapidly charged with the charge through the diode D1, thereby rapidly increasing the gate voltage of the transistor 8 and instantaneously switching from off to on.
Thus, for example, when the power source is switched from the input terminal 1 to the input terminal 2, it is possible to loosen the load connection to the input terminal 2 and further stabilize the voltage fluctuation of the output terminal 5. Of course, any configuration may be used as long as the output of the constant voltage circuit 10 can be similarly controlled.

(第3の実施例)
図3は、本発明の第3の実施例を示す電源切替回路の構成図である。
図3では、図1の構成要素はそのまま残し、抵抗R3を分割してその中点とグランドとの間に、Nchトランジスタ82を追加する。それとともに、インバータ14をトランジスタ82のゲートに接続する。トランジスタ82のゲートは、遅延回路11の出力をインバータ回路14で反転して制御している。これら新たに接続した回路82,14により、定電圧回路10は通常の設定電圧から低設定電圧へ移行する場合は段階的に、復帰する場合は直接に移行するようになる。すなわち、低設定電圧へ移行する場合には、遅延回路11をバイパスしたインバータ回路13を介してトランジスタ81のゲートに低電圧を印加し、トランジスタ81を急激にオンからオフにした後、遅延回路11を経由したインバータ回路14を介してトランジスタ82のゲートに低電圧を印加することで、トランジスタ82のゲートを徐々にオンからオフにして、低設定電圧に段階的に移行させる。一方、低設定電圧から復帰する場合には、遅延回路11をバイパスしたインバータ回路13を介してトランジスタ81のゲートに高電圧を印加し、トランジスタ81を急激にオフからオンにするとともに、遅延回路11を経由したインバータ回路14を介してトランジスタ82のゲートに高電圧を印加することにより、トランジスタ82もオフからオンにする。
これらの新たに追加した回路により、定電圧回路10は通常の設定電圧から低設定電圧へ移行する場合は段階的に、また、復帰する場合には直接に移行するようになる。
その結果、例えば、電源が入力端子1から入力端子2へ切り替わる際には、入力端子2への負荷接続を段階的にして出力端子5の電圧変動を軽減させることが可能となる。
(Third embodiment)
FIG. 3 is a configuration diagram of a power supply switching circuit showing a third embodiment of the present invention.
In FIG. 3, the components of FIG. 1 are left as they are, the resistor R3 is divided, and an Nch transistor 82 is added between the midpoint and the ground. At the same time, the inverter 14 is connected to the gate of the transistor 82. The gate of the transistor 82 is controlled by inverting the output of the delay circuit 11 by the inverter circuit 14. The newly connected circuits 82 and 14 allow the constant voltage circuit 10 to shift stepwise when shifting from a normal set voltage to a low set voltage and directly shift when returning. That is, when shifting to the low setting voltage, a low voltage is applied to the gate of the transistor 81 via the inverter circuit 13 bypassing the delay circuit 11, the transistor 81 is suddenly turned off, and then the delay circuit 11. By applying a low voltage to the gate of the transistor 82 via the inverter circuit 14 via the circuit, the gate of the transistor 82 is gradually turned from on to off, and is gradually shifted to a low set voltage. On the other hand, when returning from the low set voltage, a high voltage is applied to the gate of the transistor 81 via the inverter circuit 13 bypassing the delay circuit 11 to turn the transistor 81 abruptly from off to on, and the delay circuit 11 By applying a high voltage to the gate of the transistor 82 via the inverter circuit 14 via the transistor 82, the transistor 82 is also turned on from off.
With these newly added circuits, the constant voltage circuit 10 shifts stepwise when shifting from a normal set voltage to a low set voltage and directly when returning.
As a result, for example, when the power source is switched from the input terminal 1 to the input terminal 2, the load connection to the input terminal 2 can be stepwise to reduce the voltage fluctuation of the output terminal 5.

(第4の実施例)
図4は、本発明の第4の実施例を示す電源切替回路の構成図である。
また、図5は、図4の電源切替回路を用いて、例えばバッテリーからの直接の電圧を入力端子1へ、スイッチングレギュレータとしてDC/DCコンバータからの電圧を入力端子2へ、それぞれ入力した場合の切り替え動作を説明する波形図である。
本実施例では、第2実施例でスイッチング手段6であったものを、定電圧回路20として第2のシリーズレギュレータで置き換えている。
入力端子2への電力供給がある状態、つまりDC/DCコンバータなどのスイッチングレギュレータが動作している状態では、入力端子1を経由した第1シリーズレギュレータ10の出力電圧を意図的に下げることでその出力を遮断し、入力端子2へ電力供給がない状態では、第1シリーズレギュレータ10の出力電圧を元の設定値に復帰させることで、出力端子5に安定した定電圧出力もしくは入力端子2からの電力を供給可能にする。
(Fourth embodiment)
FIG. 4 is a configuration diagram of a power supply switching circuit showing a fourth embodiment of the present invention.
FIG. 5 shows a case where, for example, a direct voltage from a battery is input to the input terminal 1 and a voltage from a DC / DC converter as a switching regulator is input to the input terminal 2 using the power supply switching circuit of FIG. It is a wave form diagram explaining switching operation.
In this embodiment, the switching means 6 in the second embodiment is replaced with a second series regulator as the constant voltage circuit 20.
In a state where power is supplied to the input terminal 2, that is, a switching regulator such as a DC / DC converter is operating, the output voltage of the first series regulator 10 via the input terminal 1 is intentionally lowered to In the state where the output is cut off and no power is supplied to the input terminal 2, the output voltage of the first series regulator 10 is restored to the original set value, so that a stable constant voltage output from the input terminal 2 or from the input terminal 2 can be obtained. Make power available.

第4の実施例では、第2の実施例と同じように、インバータ13とNchトランジスタ8の間に、抵抗R4とダイオードD1の並列回路を設けるとともに、トランジスタ8と抵抗R4の接続点とグランドとの間に容量C1を設けている。これにより、第1シリーズレギュレータ10を低設定電圧に移行するときには、トランジスタ8を緩やかにオンからオフにして、緩やかに低設定電圧に移行させ、復帰するときには、トランジスタ8を急激にオフからオンにして、瞬時に元の設定電圧に移行させる。
また、Pchトランジスタ6の前段に誤差増幅器23、基準電圧24、分圧抵抗R21,R22からなる第2シリーズレギュレータ20を設けることにより、電圧変動を抑制する制御電圧をトランジスタ6のゲートに印加することができるので、出力端子5に安定した電圧を出力することができる。
このような構成により、第2の実施例の作用効果はそのままに、例えば入力端子2からスイッチングレギュレータの出力で定電圧を出力する場合であっても、より安定した電圧を出力することができる。
In the fourth embodiment, as in the second embodiment, a parallel circuit of a resistor R4 and a diode D1 is provided between the inverter 13 and the Nch transistor 8, and a connection point between the transistor 8 and the resistor R4 and the ground. A capacitor C1 is provided between the two. As a result, when the first series regulator 10 is shifted to the low setting voltage, the transistor 8 is gradually turned from on to off, and is gradually shifted to the low setting voltage, and when returning, the transistor 8 is suddenly turned from off to on. To change to the original set voltage instantly.
Further, by providing the second series regulator 20 including the error amplifier 23, the reference voltage 24, and the voltage dividing resistors R21 and R22 in the previous stage of the Pch transistor 6, a control voltage for suppressing voltage fluctuation is applied to the gate of the transistor 6. Therefore, a stable voltage can be output to the output terminal 5.
With such a configuration, a more stable voltage can be output even when, for example, a constant voltage is output from the input terminal 2 as the output of the switching regulator, while maintaining the operational effects of the second embodiment.

図5では、Aが第1シリーズレギュレータへ負荷がかかり始める期間、つまり入力端子2の端子電圧が降下し始める期間であり、Bは遅延回路11による遅延時間、つまりDC/DCコンバータ出力が降下し始めて、電圧検出器7がそれを検出して、インバータ13を介して第1シリーズレギュレータ10に伝達することで、第1シリーズレギュレータ10の出力が低レベルから高レベルに切り替わってから、入力端子2の端子電圧が下降し始める時刻までの期間である。また、Cは第1シリーズレギュレータ10が通常の出力電圧から低設定電圧に移行する期間、つまりDC/DCコンバータ出力が上昇し始めて、電圧検出器7がそれを検出し、インバータ13を介して第1シリーズレギュレータ10のNchトランジスタ8に伝達することにより、低設定電圧に移行する期間である。   In FIG. 5, A is a period during which a load is applied to the first series regulator, that is, a period during which the terminal voltage of the input terminal 2 begins to drop, and B is a delay time by the delay circuit 11, that is, the DC / DC converter output drops. For the first time, the voltage detector 7 detects it and transmits it to the first series regulator 10 via the inverter 13 so that the output of the first series regulator 10 is switched from the low level to the high level. This is the period up to the time when the terminal voltage starts dropping. C is a period during which the first series regulator 10 shifts from a normal output voltage to a low set voltage, that is, the output of the DC / DC converter begins to rise, and the voltage detector 7 detects it and This is a period of shifting to the low set voltage by transmitting to the Nch transistor 8 of the 1 series regulator 10.

(第5の実施例)
図6は、本発明の第5の実施例を示す電源切替回路の構成図である。
図6では、第1〜第4の実施例で接続されていた電圧検出器7の代わりに制御信号入力端子15を設けて、電源切り替え動作を制御信号により行う場合を示している。
入力端子2へ電力を供給するスイッチングレギュレータなどに動作状態をコントロールする制御端子が備えられている場合には、本実施例の回路を用いることで、第1〜第4の実施例の作用効果をそのままに残した上で、回路構成を簡単にすることができる。すなわち、電圧検出器7が不要となったので、回路構成は簡単となり、操作も単純になる。
(Fifth embodiment)
FIG. 6 is a configuration diagram of a power supply switching circuit showing a fifth embodiment of the present invention.
FIG. 6 shows a case where the control signal input terminal 15 is provided instead of the voltage detector 7 connected in the first to fourth embodiments, and the power supply switching operation is performed by the control signal.
When the switching regulator for supplying power to the input terminal 2 is provided with a control terminal for controlling the operation state, the operation effect of the first to fourth embodiments can be obtained by using the circuit of the present embodiment. The circuit configuration can be simplified while leaving it as it is. That is, since the voltage detector 7 becomes unnecessary, the circuit configuration is simple and the operation is also simple.

本発明の第1の実施例(請求項1,2,5,7に対応)を示す電源切替回路の構成図である。1 is a configuration diagram of a power supply switching circuit showing a first embodiment (corresponding to claims 1, 2, 5, and 7) of the present invention. 本発明の第2の実施例(請求項3に対応)を示す電源切替回路の構成図である。It is a block diagram of the power supply switching circuit which shows the 2nd Example (corresponding to Claim 3) of this invention. 本発明の第3の実施例(請求項4に対応)を示す電源切替回路の構成図である。It is a block diagram of the power supply switching circuit which shows the 3rd Example (corresponding to Claim 4) of this invention. 本発明の第4の実施例(請求項6に対応)を示す電源切替回路の構成図である。It is a block diagram of the power supply switching circuit which shows the 4th Example (corresponding to Claim 6) of this invention. 図4における切り替え動作を説明するための波形図である。It is a wave form diagram for demonstrating the switching operation | movement in FIG. 本発明の第5の実施例(請求項8に対応)を示す電源切替回路の構成図である。It is a block diagram of the power supply switching circuit which shows the 5th Example (corresponding to Claim 8) of this invention. 第1の従来例の電源切替回路の構成図である。It is a block diagram of the power supply switching circuit of the 1st prior art example. 第2の従来例の電源切替回路の構成図である。It is a block diagram of the power supply switching circuit of the 2nd prior art example. 本発明者の提案した従来の電源切替回路(その1)の構成図である。It is a block diagram of the conventional power supply switching circuit (the 1) which this inventor proposed. 本発明者の提案した従来の電源切替回路(その2)の構成図である。It is a block diagram of the conventional power supply switching circuit (the 2) which this inventor proposed. 図10における電源切替回路の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the power supply switching circuit in FIG.

符号の説明Explanation of symbols

1…入力端子、2…入力端子、3…誤差増幅器、4…基準電圧、5…出力端子、
6…スイッチ手段(Pchトランジスタ)、7…電圧検出器、8…Nchトランジスタ、
9…スイッチ手段(Pchトランジスタ)、10…定電圧回路、11…遅延回路、
12…NOR回路、13…インバータ回路、14…第2のインバータ回路、
15…制御信号入力端子、20…第2の定電圧回路、23…第2の誤差増幅器、
24…基準電圧、82…Nchトランジスタ、
R1,R2,R3…抵抗、R21,R22…抵抗、R32…抵抗、C1…容量、
D1…ダイオード。
DESCRIPTION OF SYMBOLS 1 ... Input terminal, 2 ... Input terminal, 3 ... Error amplifier, 4 ... Reference voltage, 5 ... Output terminal,
6 ... switch means (Pch transistor), 7 ... voltage detector, 8 ... Nch transistor,
9: Switch means (Pch transistor), 10 ... Constant voltage circuit, 11 ... Delay circuit,
12 ... NOR circuit, 13 ... inverter circuit, 14 ... second inverter circuit,
15 ... control signal input terminal, 20 ... second constant voltage circuit, 23 ... second error amplifier,
24 ... reference voltage, 82 ... Nch transistor,
R1, R2, R3 ... resistors, R21, R22 ... resistors, R32 ... resistors, C1 ... capacitors,
D1 is a diode.

Claims (8)

複数の入力端子と一つの出力端子を有し、該複数の入力端子のいずれの電源から電力を供給するかを制御するように構成された電源切替回路であって、
該複数の入力端子の一つに接続された少なくとも一つの定電圧回路と、
該複数の入力端子の他の一つに接続された少なくとも一つの導通手段と、
検出レベルが該定電圧回路の通常の設定電圧より高い電圧に設定された、該複数の入力端子の他の一つの電圧レベルを検出する電圧検出器とを設け、
該複数の入力端子に接続された電源の切り替え動作時に、該電圧検出器の出力に基づいて該定電圧回路の出力電圧を変化させるとともに、該導通手段が遮断される時にのみ遅延が働くように構成されたことを特徴とする電源切替回路。
A power supply switching circuit having a plurality of input terminals and one output terminal, and configured to control which power of the plurality of input terminals supplies power,
At least one constant voltage circuit connected to one of the plurality of input terminals;
At least one conducting means connected to another one of the plurality of input terminals ;
A voltage detector configured to detect another voltage level of the plurality of input terminals, the detection level of which is set to a voltage higher than a normal setting voltage of the constant voltage circuit ;
At the time of switching operation of the power source connected to the plurality of input terminals, the output voltage of the constant voltage circuit is changed based on the output of the voltage detector , and the delay works only when the conduction means is cut off. A power supply switching circuit characterized by being configured .
第1および第2の入力端子と、一つの出力端子と、該第1の入力端子と該出力端子の間に介在し、シリーズレギュレータを構成する定電圧回路と、該第2の入力端子と該出力端子の間に導通状態を制御可能なスイッチ手段と、検出レベルが該定電圧回路の通常の設定電圧より高い電圧に設定された、該第2の入力端子の電圧レベルを検出する電圧検出器電圧検出器とを設け、
該第2の入力端子の電源が選択されている時には、該電圧検出器の出力に基づいて該シリーズレギュレータの設定電圧を該出力端子の電圧より低い低設定電圧で動作させ、該第1の入力端子の電源が選択されている時には、低設定電圧より高い任意の設定電圧に復帰すると共に、該スイッチ手段が遮断される時にのみ遅延が働くように構成されことを特徴とする電源切替回路。
A first and second input terminals; one output terminal; a constant voltage circuit interposed between the first input terminal and the output terminal and constituting a series regulator; the second input terminal; Switch means capable of controlling the conduction state between the output terminals, and a voltage detector for detecting the voltage level of the second input terminal, the detection level of which is set to a voltage higher than the normal setting voltage of the constant voltage circuit A voltage detector ,
When the power supply of the second input terminal is selected, the set voltage of the series regulator is operated at a low set voltage lower than the voltage of the output terminal based on the output of the voltage detector , and the first input when the power of the terminal is selected, the power supply switching circuit, characterized in that said with returning to any set voltage higher than the low set voltage, configured to only the delay acts when the switch means is cut off .
請求項2に記載の電源切替回路において、
前記シリーズレギュレータが低設定電圧に移行する場合には緩やかに移行し、該低設定電圧から元の電圧に復帰する場合には速やかに移行するように構成されたことを特徴とする電源切替回路。
In the power supply switching circuit according to claim 2,
A power supply switching circuit characterized in that when the series regulator shifts to a low set voltage, the series regulator shifts slowly, and when returning from the low set voltage to the original voltage, shifts quickly.
請求項2に記載の電源切替回路において、
前記シリーズレギュレータが低設定電圧に移行する場合には段階的に移行し、該低設定電圧から元の電圧に復帰する場合には直接に移行するように構成されたことを特徴とする電源切替回路。
In the power supply switching circuit according to claim 2,
When the series regulator shifts to a low setting voltage, the power supply switching circuit is configured to shift in a stepwise manner and to shift directly when returning from the low setting voltage to the original voltage. .
請求項2に記載の電源切替回路において、
前記第2の入力端子と出力端子の間のスイッチ手段に、MOSトランジスタを用いたことを特徴とする電源切替回路。
In the power supply switching circuit according to claim 2,
A power supply switching circuit, wherein a MOS transistor is used as a switch means between the second input terminal and the output terminal.
請求項2または5に記載の電源切替回路において、
前記第2の入力端子と出力端子の間のスイッチ手段として、第2のシリーズレギュレータを配置したことを特徴とする電源切替回路。
In the power supply switching circuit according to claim 2 or 5,
A power supply switching circuit, wherein a second series regulator is disposed as a switch means between the second input terminal and the output terminal.
請求項2〜6のいずれかに記載の電源切替回路において、
前記切り替え動作の制御を、前記入力端子の電圧状態によって行うことを特徴とする電源切替回路。
In the power supply switching circuit according to any one of claims 2 to 6,
The power supply switching circuit, wherein the switching operation is controlled according to a voltage state of the input terminal.
請求項2〜6のいずれかに記載の電源切替回路において、
前記切り替え動作の制御を、外部入力信号によって行うことを特徴とする電源切替回路。
In the power supply switching circuit according to any one of claims 2 to 6,
A power supply switching circuit, wherein the switching operation is controlled by an external input signal.
JP2003422427A 2003-11-18 2003-12-19 Power supply switching circuit Expired - Fee Related JP4259999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003422427A JP4259999B2 (en) 2003-11-18 2003-12-19 Power supply switching circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003387554 2003-11-18
JP2003422427A JP4259999B2 (en) 2003-11-18 2003-12-19 Power supply switching circuit

Publications (2)

Publication Number Publication Date
JP2005174264A JP2005174264A (en) 2005-06-30
JP4259999B2 true JP4259999B2 (en) 2009-04-30

Family

ID=34741867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003422427A Expired - Fee Related JP4259999B2 (en) 2003-11-18 2003-12-19 Power supply switching circuit

Country Status (1)

Country Link
JP (1) JP4259999B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169356A (en) * 2010-02-01 2011-08-31 三洋电机株式会社 Power supply circuit and electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945748B2 (en) * 2006-06-29 2012-06-06 オンセミコンダクター・トレーディング・リミテッド Power circuit
JP2009003764A (en) * 2007-06-22 2009-01-08 Seiko Epson Corp Semiconductor integrated circuit and electronic equipment
JP2010051155A (en) 2008-08-25 2010-03-04 Sanyo Electric Co Ltd Power supply circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11259152A (en) * 1998-03-11 1999-09-24 Toko Inc Series regulator
JP3696470B2 (en) * 2000-02-22 2005-09-21 富士通株式会社 DC-DC conversion circuit, power supply selection circuit, and device
JP2002112469A (en) * 2000-09-29 2002-04-12 Allied Tereshisu Kk Or circuit consisting of field-effect transistors and power supply using it
JP3852399B2 (en) * 2002-11-29 2006-11-29 株式会社リコー Power switching circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169356A (en) * 2010-02-01 2011-08-31 三洋电机株式会社 Power supply circuit and electronic device

Also Published As

Publication number Publication date
JP2005174264A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
EP2076951B1 (en) System and method for detection multiple current limits
US20070247124A1 (en) Power supply apparatus and power supply method
JP5371767B2 (en) Current limit detector
JP5014194B2 (en) Voltage regulator
KR100997588B1 (en) Method for starting a voltage-mode switching power supply into a biased load
JP4889398B2 (en) Constant voltage power circuit
US7378824B2 (en) Voltage converter capable of avoiding voltage drop occurring in input signal
JP3710468B1 (en) Power supply device and portable device
JP3710469B1 (en) Power supply device and portable device
JPH0962380A (en) Internal voltage reduction circuit
KR20090091128A (en) Current limit control with current limit detector
CN110649694A (en) NCSI network card power supply system
US20050151522A1 (en) Constant-voltage power supply circuit
US9454165B2 (en) Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor
JP4945748B2 (en) Power circuit
JP4107052B2 (en) Multi-output power supply
JP3852399B2 (en) Power switching circuit
JP4259999B2 (en) Power supply switching circuit
US6509723B2 (en) Constant voltage regulator, method of controlling the same, and electric device provided with the same
US9559588B2 (en) Power managing apparatus, DC-DC control circuit, and method for enabling chip
JP2018085859A (en) Power supply discharge circuit
TW201729525A (en) Switching regulator
JP2004213697A (en) Constant voltage circuit
JP5181959B2 (en) DC power supply and semiconductor integrated circuit for power control
CN114690828A (en) LDO circuit, control method, chip and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees