JP4259895B2 - 半導体レーザ変調駆動装置及び画像形成装置 - Google Patents
半導体レーザ変調駆動装置及び画像形成装置 Download PDFInfo
- Publication number
- JP4259895B2 JP4259895B2 JP2003077458A JP2003077458A JP4259895B2 JP 4259895 B2 JP4259895 B2 JP 4259895B2 JP 2003077458 A JP2003077458 A JP 2003077458A JP 2003077458 A JP2003077458 A JP 2003077458A JP 4259895 B2 JP4259895 B2 JP 4259895B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser modulation
- small amplitude
- signal
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ変調駆動装置及び画像形成装置に関し、より詳細には、レーザプリンタ、光デイスク装置、デジタル複写機、光通信装置等において、光源としての半導体レーザ（ＬＤ）の光出力を変調駆動するのに用いられるＬＤ変調駆動装置及び該装置を備えた画像形成装置に関する。
【０００２】
【従来の技術】
レーザプリンタ、光デイスク装置、デジタル複写機、光通信装置等、半導体レーザの光出力を変調することで画像を形成する装置構成は、一般にプリンタからの出力データやスキャナーから読み取るデータ等を、レーザプリンタ等で出力できるように、感光体のγ特性等に合わせて画像データに変換する画像データ生成部と、画像データから半導体レーザ（ＬＤ）の出力光を変調するためのＬＤ変調信号を生成するＬＤ変調信号生成部と、該ＬＤ変調信号を受けてＬＤを駆動するＬＤ駆動部とからなっている。
【０００３】
半導体レーザの光出力を変調する方式としては、光の量自体を変調するパワー変調方式、光の点灯時間を変調するパルス幅変調方式、及びその両者を組み合わせたパワー・パルス幅混合変調方式などがある。また、その中のパルス幅変調方式においては、各パルス発生周期に対応した三角波もしくはのこぎり波を発生し、それぞれをコンパレータを用いてアナログビデオ信号と比較する事でパルス幅変調信号を生成する方式や、高周波クロックを生成し、デジタル的にそのクロックを分周する事で遅延パルスを生成しその論理和または論理積でパルス幅変調信号を生成する方式などがある。
【０００４】
従来、この種の画像形成装置では、図３に示すように、画像データ生成部１１０と、ＬＤ変調信号生成部１２０＋ＬＤ駆動部１７０とにＰＣＢ（基板）やＡＳＩＣ（特定用途ＩＣ）を分割して構成していた（例えば、特許文献１、特許文献２参照）。これは、画像データの転送レートとＬＤ変調データの転送レートを比較すると、ＬＤ変調データの転送レートの方が高速のために、ＬＤ変調信号生成部とＬＤ駆動部をなるべく近づけて構成する方が好ましいという考えに基づいている。例えば、特許文献１には、デジタル画像信号を処理するデジタル画像制御回路、デジタル画像信号からパルス幅変調を発生するパルス幅変調回路、半導体レーザである記録素子、パルス幅変調信号を用いて記録素子を駆動する駆動回路等を具備する画像形成装置において、パルス幅変調回路と記録素子と駆動回路とを単一の回路基板に備え、デジタル画像制御回路からパルス幅変調回路へ供給するデジタル画像信号を差動伝送する装置構成が記載されている。
【０００５】
【特許文献１】
特開平１１−１０５３３６号公報
【特許文献２】
特許第３２８３２５６号
【０００６】
【発明が解決しようとする課題】
しかしながら、画像形成装置はますます動作速度の高速化が望まれており、このため、駆動するＬＤの数が増えてきて、１色の画像を形成するのに２個や４個、場合により８個のＬＤ若しくはＬＤアレイを用いる様になって来ている。また、複写機やプリンタがモノクロからカラーへとシフトしてきている事もあり、ＬＤ変調信号生成部及びＬＤ駆動部が複数必要となって来ている。例えば画像データが８ビットでＬＤ変調信号が１ビット（パルス）だとすると、２個のＬＤでカラー４色を駆動する場合、全体では、画像データが６４ビット、ＬＤ変調信号が８ビットになってしまう。図３に示す従来構成例では、ＬＤ変調信号ほど高速では無いにしても、６４ビット分のデジタル画像信号を高速に転送する必要がある。これは、データ線の本数が多くなることにより、転送部の構成が大きく複雑になり、また高速転送に関してもますます困難になって来ている。さらに、デジタル画像制御回路などの画像データ生成部からパルス幅変調回路などのＬＤ変調信号生成部へ供給するデジタル画像信号を差動伝送するとすれば、ますます転送部や伝送路の構成が大きく複雑になる。
【０００７】
本発明の目的は、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ信号の高精度化が実現できる半導体レーザ変調駆動装置並びに画像形成装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明では、画像データ生成部とＬＤ変調信号生成部を同一基板（ＰＣＢ）若しくは同一ＡＳＩＣに構成し、ＬＤ駆動部のみ半導体レーザ（ＬＤ）に近接して配置する。これにより、本数の多い画像データ信号は同一ＰＣＢ若しくはＡＳＩＣでパラレルに高速に転送してＬＤ変調信号を生成すると同時に、ＬＤ駆動部のみＬＤに近接して配置することにより、ＬＤの高速駆動特性を良好にできる。ただし、この構成の場合、例えば、ＬＤ変調信号であるパルス幅変調信号等をＬＤ駆動部に高速に転送する必要がある。
【０００９】
このため、本発明では、ＬＤ変調信号を小振幅の差動信号でＬＤ変調信号生成部からＬＤ駆動部へ伝送する。具体的には、ＬＤ変調信号生成部の出力側に小振幅差動信号出力部を設け、ＬＤ駆動部の入力側に小振幅差動信号入力部を設けて、ＬＤ変調信号を小振幅の差動信号で伝送する。小振幅差動信号出力部の出力段はＣＭＬもしくはＥＣＬで構成する。これにより、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化が実現できる。
また、本発明では、小振幅差動信号出力部を含むＬＤ変調信号生成部と小振幅差動信号入力部を含むＬＤ駆動部に、それぞれ異なる電源電圧を用いる。これにより、それぞれのブロックの電源電圧、消費電力を最適化でき、全体の消費電力の低減が可能になる。
【００１０】
【発明の実施の形態】
図１に本発明の半導体レーザ変調駆動装置の一実施態様の概念図を示す。図１に示すように、本実施態様では、画像データ生成部１１０とＬＤ変調信号生成部１２０を１０の同一基板（ＰＣＢ１）若しくは同一ＡＳＩＣ（ＡＳＩＣ１）に構成し、ＬＤ駆動部１７０は、該ＰＣＢ１／ＡＳＩＣ１とは別の２０で示す基板（ＰＣＢ２）若しくはＡＳＩＣ（ＡＳＩＣ２）に構成して、半導体レーザ（ＬＤ）１９０に近接して配置する。
【００１１】
今後ますますＬＤの多チャンネル化及びカラー化が進むと考えられる為、画像データの信号線数が増加すると考えられる。図１に示すように、画像データ生成部１１０とＬＤ変調信号生成部１２０を同一基板上、さらに言えば、同一ＡＳＩＣ内にその機能を持たせることにより、画像データの信号線数の増加に容易に対応でき、高速に複数のパラレル信号の伝送が可能となる。また、ＬＤ駆動部１７０とＬＤ１９０若しくはＬＤアレイは、同一基板に近接して配置する事でより高速で安定な動作が可能となる。
【００１２】
図２は複数チャンネルの場合の構成例を示したものである。この構成例では、１９０（１）のＬＤ１と１９０（２）のＬＤ２にそれぞれ近接してＬＤ駆動部１７０（１）、１７０（２）を配置し、該ＬＤ１とＬＤ２の変調信号は、画像データ生成部１１０と同一基板若しくは同一ＡＳＩＣに構成したＬＤ変調信号生成部１２０で生成している。図２では、ＬＤ駆動部の構成を１ＬＤあたり１個としているが、もちろん複数のＬＤあたりＬＤ駆動部１個で複数ＬＤを駆動する構成としても良い。また、それぞれは単体のＡＳＩＣで構成しても良いし、同一ＰＣＢ上に構成されていても良い。
【００１３】
ところで、今後は、ＬＤの構成数がどんどん増加することにより、ＬＤ駆動部とそれに伴うＬＤ変調信号生成部も数が増え、また、ＬＤ変調信号生成部とＬＤ駆動部間の信号線が長くなるため、ＬＤ変調信号の転送に関して、安定でかつ高速な転送が要求される。このため、本発明では、ＬＤ変調信号生成部とＬＤ駆動部との間は、小振幅で２本の差動であるＬＤ変調信号を伝送する構成とする。なお、電源供給に関しては、ＬＤ駆動部はＬＤ駆動に必要な電源電圧を供給し、ＬＤ変調信号生成部は高速なＬＤ変調信号を生成可能な構成とする。以下、これらの実施例について詳しく説明する。
【００１４】
図４に従来のデジタル的にＬＤ変調信号を転送する場合の波形を示す。シングルでフルスイングをして信号を伝送する場合、スイングも大きく、正確にパルス幅などを転送する事が困難であるが、図５に示すように、小振幅でかつ差動信号で転送すれば、変化エネルギーが小さい、差動であるため外乱に強い、正確なパルス幅転送が可能である等のことにより、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化が実現可能である。図６にその一例を示す。例えば、伝送路が長くなることにより、波形の立上り時間、立下り時間が大きくなり、また立上り時間と立下り時間がが異なってしまった場合でも、差動信号で転送していることにより、パルス幅が変動することがなく、正確にパルスを転送することが可能であるため、パルス幅変調における信号伝送に適している。このような転送方法の代表的なものとしてはＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）が挙げられる。その構成例を図７に示す。これは、ＣＭＯＳのトランジスタＴＲ２とＴＲ３、ＴＲ１とＴＲ４を交互に駆動して、ドライバ１側の電流源Ｉ１で決まる電流を伝送路に流し込んだり引き込んだりすることにより、レシーバ２側の抵抗Ｒ１の端子間電圧で差動の２信号を転送するものである。勿論、小振幅の差動信号を伝送できれば、ＬＶＤＳでなくてもよい。それについては後述する。
【００１５】
図８に、本発明による半導体レーザ変調駆動装置の一実施例の構成図を示す。図８では、小振幅差動ＬＤ変調信号の伝送を実現する為のドライバ部である小振幅差動信号出力部１３０とレシーバ部である小振幅差動信号入力部１６０を、それぞれＬＤ変調信号生成部１２０の出力側、ＬＤ駆動部１７０の入力側に設けた構成となっている。ここで、小振幅差動信号出力部１３０は、図９に示すように、ＬＤ変調信号生成部１２０からＬＤ変調信号を入力して、該ＬＤ変調信号と同相の正転信号（正転ＬＤ変調信号）及び該正転信号と位相が１８０度異なる反転信号（反転ＬＤ変調信号）を出力する正転反転信号生成部１３１と、該正転信号及び／又は反転信号が入力されて、小振幅差動ＬＤ変調信号として、小振幅正転信号（小振幅ＬＤ変調信号）及び小振幅正転信号と位相が１８０度異なる小振幅反転信号（小振幅ＬＳ変調信号の反転信号）を出力する小振幅信号出力部１３２から構成される。
【００１６】
また、図８の実施例では、小振幅差動信号出力部１３０を含むＬＤ変調信号生成部１２０に関するＡＳＩＣ部１２の電源電圧をＶＣＣ１とし、小振幅差動信号入力部１６０を含むＬＤ駆動部１７０に関するＡＳＩＣ部２２の電源電圧をＶＣＣ２，ＬＤ１９０の電源電圧をＶＣＣ３としている。それぞれ異なる電源電圧を用いることにより、それぞれのブロックをより適した状態にすることができる。例えば、ＶＣＣ１は、より高速化が要求されるＬＤ変調信号を生成するデジタル部が主であるので、そのＡＳＩＣ１２のデバイスはより微細化したものを選択し、電源電圧も低電圧（例えば、０．１３μｍプロセスにおけるＶＣＣ１．２Ｖや０．１８μｍにおけるＶＣＣ１．８Ｖ）とすれば良い。ＶＣＣ２は、小振幅差動信号入力部１６０を含むＬＤ駆動部１７０の電源であり、ＬＤ１９０の降下電圧＋ＬＤ駆動用トランジスタの必要電位があれば良い。一般的に、ＬＤ１９０の降下電圧が約２．５Ｖ、トランジスタの必要電位が最低１Ｖ程度と仮定すると、最小で３．５Ｖ以上あれば良い。ＬＤ１９０の電源としてのＶＣＣ３はＶＣＣ２と共通でも構わないが、ＡＳＩＣの場合、電源電圧の設定にはデバイス上の制約があり、自在な値に設定できないので、よりＡＳＩＣの消費電力を低減したい場合には、例えばＶＣＣ２＝５Ｖ、ＶＣＣ３＝３．５Ｖ等の設定をすることにより、より消費電力の低減を図ることが可能となる。
【００１７】
図１０に、上記ＶＣＣ２とＶＣＣ３を変更する場合の構成例を示す。図１０では、小振幅差動信号入力部１６０を含むＬＤ駆動部１７０の電源電圧であるＶＣＣ２からＶＬＤ生成部１８０を介してＬＤ１９０の電源電圧ＶＣＣ３（＜ＶＣＣ２）を生成している。ＶＬＤ生成部１８０の具体的な構成例を図１１に示す。例えば、ＶＣＣ３を３．５Ｖ、ＶＣＣ２を５Ｖにする場合、図１１のリファレンス電圧入力ＶＲＥＦに３．５Ｖを入力すれば、ＶＣＣ３には３．５Ｖの電源が入力される。このＶＲＥＦを外部から自由に設定できる構成であれば、どのようなＬＤを接続しても、そのＬＤに合わせて、ＬＤ駆動部の消費電力と、ＬＤ駆動部の動作が良好となる最適な値を設定することにより、ＬＤ駆動特性と消費電力の両立する構成が実現できる。このＶＬＤ生成部１８０は、ＬＤ駆動部のＡＳＩＣ２２に内蔵しても良いし、図１０のように外付けの構成としても良い。
【００１８】
図１２に本発明の半導体レーザ変調駆動装置の別の実施例の構成図を示す。本実施例では、特に高速化が要求されるブロック、ここでは小振幅差動信号出力部１３０を含むＬＤ変調信号生成部１２０並びに高周波クロック生成部１４０と画像クロック生成部１５０を同一ＡＳＩＣ１２にする構成例を示している。図１２では、画像データ生成部１１０がＡＳＩＣ１２から除外されているが、勿論、これも同一ＡＳＩＣ１２内に搭載しても良い。
【００１９】
図１３に、図１２中の高周波クロック生成部１４０の構成例、及び、該高周波クロック生成部１４０と画像クロック生成部１５０、画像データ生成部１１０、ＬＤ変調信号生成部１２０、小振幅差動信号出力部１３０との関連を示す。
【００２０】
高周波クロック生成部１４０は基準電流生成部１４１、プログラマブル分周器（Ｍ）１４２、位相比較器１４３、ファルタ１４４、電圧制御発振器（ＶＣＯ）１４５、多相クロック生成部１４６、プログラマブル分周器（Ｎ）１４７等で構成される。基準電流生成部１４１は基準電流源であり、高周波クロック生成部１４０内の位相比較器１４３やＶＣＯ１４５、小振幅差動信号出力部１３０などに基準電流（定電流）を供給する。プログラマブル分周器（Ｍ）１４２は、基準となるレファレンスクロックＲＥＦＣＬＫをＭ分周する回路である。位相比較器１４３とフィルタ１４４とＶＣＯ１４５と多相クロック生成部１４６とプログラマブル分周器（Ｎ）１４７は所謂ＰＬＬ回路であり、プログラマブル分周器（Ｍ）１４２の出力に位相調整され、且つ、該出力の周波数に対してＮ逓倍された多相の高周波クロック（画像クロックの数倍から数十倍のクロック）を生成する。生成された高周波クロックは画像クロック生成部１５０とＬＤ変調信号生成部１２０に供給される。なお、高周波クロック生成回路は、ＰＬＬ回路に限らず、高周波クロックを生成できればどのような構成のものでもよく、例えばデジタル周波数シンセサイザ等を用いて高周波クロックを生成してもよい。また、基準電流生成部１４１は高周波クロック生成部１４０とは別構成でもよい。
【００２１】
画像クロック生成部１５０は、高周波クロック生成部１４０からの高周波クロックを分周することにより、複写機やプリンタが画像を書く際に基準となる画像クロック（画素クロック）を生成する。ここでは詳細は記載しないが、画像クロック生成部１５０には、ラスター型レーザプリンタの場合、書込み位置を揃える同期信号より同期クロックを生成したり、複写機やプリンタや、またカラー機であれば色毎に合わせてクロックの走査時間を調整する機能が必要となる。生成された画素クロックは画像データ生成部１１０とＬＤ変調信号生成部１２０に与えられる。
【００２２】
画像データ生成部１１０では、プリンタからの出力データやスキャナから読み取られたデータ等を入力し、画素クロックに基づき、レーザプリンタで出力できるように、感光体のγ特性等に合わせて画像データを生成する。該画像データは、例えば、１画素、１色成分あたり８ビット構成である。
【００２３】
ＬＤ変調信号生成部１２０は、画素クロックを元に、画像データから高周波クロックに基づいてビットシリアルのＬＤ変調信号を生成する。このＬＤ変調信号生成部１２０の高速動作に好適なパルス変調信号生成回路について、本発明者等は先に特願２００１−３０４０２０で提案したが、ＬＤ変調信号生成部１２０自体はそれに限らず、従来構成のものでもよい。
【００２４】
上記ＬＤ変調信号生成部１２０で生成したＬＤ変調信号を、小振幅差動信号出力部１３０において、小振幅でありかつ差動信号である小振幅差動ＬＤ変調信号に変換し、ＬＤ駆動部側の小振幅差動信号入力部１６０へ、ＡＳＩＣ間若しくはＰＣＢ間にて伝送もしくは転送する。
【００２５】
この小振幅差動信号の生成には、先の図７に示すＬＶＤＳ方式が考えられるが、本発明では、ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）もしくはＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｐｌｅｄ Ｌｏｇｉｃ）方式を用いる。これにより、高速の信号伝送が可能となる。入力側であるＬＤ駆動部においても、小振幅差動信号を受けるのにいくつか方法があるが、一般的には出力側と同じ方式を用いる。但し、出力側と入力側の電源電圧が異ならせる場合には、同じ方式を用いずとも高速の信号伝送が可能である。
【００２６】
以下では、小振幅差動信号の生成ロジック回路の種々の実施例（図９の小振幅信号出力部１３２の実施例）について説明する。ただし、以下の説明においては低スイング出力を１段のインバータで構成しているが、複数段のインバータあるいはバッファにした場合についても適用することができる。
【００２７】
図１４はＣＭＬの構成例であり、正転ＬＤ変調信号と反転ＬＤ変調信号の差動信号がＣＭＬのトランジスタＴＲ１、ＴＲ２のゲートに入力され、ＣＭＬの負荷を抵抗Ｒ１、Ｒ２にした構成である。このようにすることによりＣＭＬの出力スイングをＶＣＣよりも小さくすることができる。また、抵抗Ｒ１、Ｒ２の値を調整することにより、出力スイングの値を調整することができる。図１５はＥＣＬの構成例であり、ＴＲ１、ＴＲ２をバイポーラトランジスタとし、ベースに差動信号を入力した以外、図１４と基本的に同じである。
【００２８】
図１６は、正転ＬＤ変調信号と反転ＬＤ変調信号の差動信号がＣＭＬのトランジスタＴＲ１、ＴＲ２に入力され、ＣＭＬの負荷をダイオードＤ１、Ｄ２にした構成である。このようにすることによりＣＭＬの出力スイングをＶＣＣよりもダイオードＤ１、Ｄ２の降下電圧だけ小さくすることができる。また、ダイオードＤ１、Ｄ２のサイズを調整することにより、出力スイングの値を調整することができる。なお、図１５と同様に、ＴＲ１、ＴＲ２をバイポーラトランジスタに置き換えればＥＣＬとなる。
【００２９】
図１７は、図１６においてダイオードをそれぞれ２段のＤ１とＤ２、Ｄ３とＤ４にした構成である。このようにすることにより、ＣＭＬの出力スイングをＶＣＣよりもダイオード２段分の降下電圧だけ小さくすることができる。また、ダイオードのサイズを調整することにより、出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３０】
図１８は、図１４においてＶＣＣと抵抗Ｒ１、Ｒ２との間にもう１つ抵抗Ｒ３をいれた構成である。このようにすることにより、基準電位をＶＣＣより下げることができ、ＣＭＬの出力スイングを小さくすることができる。また抵抗Ｒ１〜Ｒ３の値を調整することにより出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３１】
図１９は、図１４においてＶＣＣと抵抗Ｒ１、Ｒ２との間にダイオードＤ１をいれた構成である。このようにすることにより、基準電位をＶＣＣよりダイオードＤ１の降下電圧分下げることができ、ＣＭＬの出力スイングを小さくすることができる。またダイオードＤ１のサイズを調整することにより出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３２】
図２０は、図１９においてダイオードを２段のＤ１、Ｄ２にした構成である。このようにすることにより、基準電位をＶＣＣよりダイオード２段の降下電圧分下げることができ、ＣＭＬの出力スイングを小さくすることができる。またダイオードＤ１、Ｄ２のサイズを調整することにより出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３３】
図２１は、図１４においてＶＣＣを電圧源Ｖに置き換えた構成である。このようにすることにより所望の基準電位を得ることが容易になり、ＣＭＬの出力スイングを所望の大きさにすることができる。ＥＣＬも同様に構成できる。
【００３４】
図２２は、図１４のＣＭＬへの入力信号のスイングを小さくした場合の構成例であり、インバータＮ１、Ｎ２の電源電圧をＶＣＣよりも低い電位ＶＨにした場合の構成である。このようにすることによりＣＭＬへの入力信号のスイングをＶＣＣよりも低い値ＶＨにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを早くすることに効果がある。ＥＣＬも同様に構成できる。
【００３５】
図２３は、図２２と同じく図１４のＣＭＬへの入力信号のスイングを小さくした場合の構成例であるが、インバータＮ１、Ｎ２のグランドＧＮＤをＧＮＤよりも高い電位ＶＬにした場合の構成である。このようにすることにより、ＣＭＬへの入力信号のスイングをＶＣＣよりも低い値ＶＣＣ−ＶＬにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを早くすることに効果がある。ＥＣＬも同様に構成できる。
【００３６】
図２４は、図２２や図２３と同じく図１４のＣＭＬへの入力信号のスイングを小さくした場合の構成例であるが、インバータＮ１、Ｎ２の電源電圧をＶＣＣよりも低い電位ＶＨにし、かつ、グランドをＧＮＤよりも高い電位ＶＬにした場合の構成である。このようにすることにより、ＣＭＬへの入力信号のスイングをＶＣＣよりも低い値ＶＨ−ＶＬにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを早くすることに効果がある。ＥＣＬも同様に構成できる。
【００３７】
図２５は、図２２や図２４のハイ電位ＶＨの生成回路例を示している。（ａ）はダイオードＤ１のアノード側を電源電圧ＶＣＣにつなぎ、カソード側を電流源につないだ構成としている。このようにすることにより、ＶＣＣよりダイオードＤ１の降下電圧だけ下がった電位をＶＨとして安定して取り出すことができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＨを得ることができる。（ｂ）はダイオードを２段Ｄ１、Ｄ２つないだ構成になっている。このようにすることにより、ＶＣＣよりダイオード２段の降下電圧だけ下がった電位をＶＨとして安定して取り出すことができ、１段の構成よりも小さいＶＨを得ることができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＨを得ることが出来る。
【００３８】
図２６は、図２３や図２４のロー電位ＶＬの生成回路例を示している。（ａ）はダイオードＤ１のカソード側をグランドＧＮＤにつなぎ、アノード側を電流源につないだ構成としている。このようにすることにより、ＧＮＤよりダイオードＤ１の降下電圧だけ上がった電位をＶＬとして安定して取り出すことができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＬを得ることができる。（ｂ）はダイオードを２段のＤ１、Ｄ２とつないだ構成になっている。このようにすることにより、ＧＮＤよりダイオード２段の降下電圧だけ上がった電位をＶＬとして安定して取り出すことができ、１段の構成よりも大きいＶＬを得ることができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＬを得ることが出来る。
【００３９】
図２７は、ハイ電位ＶＨの別の生成回路例を示している。これは、ＢＧＲ（バンドギャップリファレンス）の出力をオペアンプＡＭＰに入力したものである。このようにすることにより所望のハイ電位ＶＨを安定して得ることができる。
【００４０】
図２８はロー電位ＶＬの別の生成回路例を示している。これは、図２７と同様に、ＢＧＲの出力をオペアンプＡＭＰに入力したものである。このようにすることにより、所望のロー電位ＶＬを安定して得ることができる。
【００４１】
図２９は、ハイ電位ＶＨ及びロー電位ＶＬを１つの回路構成で生成する実施例を示している。これは、ＢＧＲの出力をそれぞれのオペアンプＡＭＰ１、ＡＭＰ２に入力したものである。このようにすることにより、所望のハイ電位ＶＨ及びロー電位ＶＬを安定して得ることができる。
【００４２】
図３０は、ＣＭＬを２段つないで、小振幅差動信号を生成する構成例である。図３０では、正転／反転ＬＤ変調信号の差動信号が１段目のＣＭＬ１へ入力され、その出力の差動信号を２段目のＣＭＬ２へ入力している。このようにすることにより、２段目のＣＭＬ２への入力信号のスイングを小さくすることができ、２段目の入力のスイッチングによる電流源の変動を抑制することに効果がある。また、ＣＭＬを３段以上つなげた構成についても同様である。さらに、ＴＲ１〜ＴＲ４をバイポラトランジスタで置き換えれば、ＥＣＬで同様に構成することができる。
【００４３】
図３１は、小振幅差動信号を生成する別の構成例であり、ＣＭＬの片方のトランジスタＴＲ２の入力を固定電圧にし、他方のトランジスタＴＲ１に、スイッチング信号の正転又は反転ＬＤ変調信号を入力するものである。このようにしても、スイングの小さい差動信号を出力することができる。また、負荷抵抗Ｒ１、Ｒ２の値を調整することにより、出力電圧のスイングを調整することができる。ＥＣＬについても同様に構成することができる。
【００４４】
図３２は、ＣＭＬの差動出力（小振幅正転／反転信号）を抵抗で終端させた構成である。図中、Ｔ１、Ｔ２は出力ピンである。このような構成にすることにより、信号の受け手側（小振幅差動信号入力部）で差動信号を取り出すことができる。ＥＣＬについても同様できる。
【００４５】
図３３は、図１４においてＣＭＬの負荷抵抗Ｒ１、Ｒ２をＡＳＩＣの外付け部品で構成した場合の例であり、Ｔ１、Ｔ２が出力ピンを示している。このように構成することにより、負荷抵抗Ｒ１、Ｒ２に、ばらつきの少ない外付け部品を使用することができ（ＡＳＩＣ内蔵では限界がある）、正確な値の出力スイングを得ることができる。図１５のＥＣＬでも同様に構成できる。
【００４６】
図３４はＣＭＬの電流源の構成例を示している。これは、電流値を電源電圧ＶＣＣと抵抗Ｒ１の値で設定し、ＴＲ１とＴＲ２のカレントミラー回路で折り返したものである。このようにすることにより、ＣＭＬの負荷を集積回路内抵抗とした場合に抵抗値のばらつきによる出力スイングのばらつきを抑制することができる。
【００４７】
次に、小振幅差動信号出力部１３０とＬＤ駆動部側の小振幅差動信号入力部１６０とのインターフェイスの実施例について説明する。
【００４８】
図３５は、小振幅差動信号出力部１３０とＬＤ駆動部１７０の入力段である小振幅差動信号入力部１６０とのインターフェイスの概念図であり、両者が伝送線Ｌ１、Ｌ２で接続されることを示している。このインターフェイスで小振幅差動信号出力部１３０の出力段（図９の小振幅信号出力部１３２）をＣＭＬ方式もしくはＥＣＬ方式で構成したのが図３６である。小振幅差動信号出力部１３０の出力段をＣＭＬ方式もしくはＥＣＬ方式で構成することにより高速信号伝送が可能となる。
【００４９】
図３７は、小振幅差動信号出力部１３０の出力段をＣＭＬ方式もしくはＥＣＬ方式で構成し、電源電圧をＶＣＣ１とし、ＬＤ駆動部側の小振幅差動信号入力部１６０を小振幅差動信号出力部１３０の出力段とは異なる方式（例えば、ＬＶＤＳ方式、ＥＣＬ方式など）で構成し、電源電圧をＶＣＣ２としたものである。例えば、ＶＣＣ１を１．８Ｖ、ＶＣＣ２を５Ｖとすることにより、小振幅差動信号出力部１３０をＬＤ変調信号生成部とともに高速及び高密度集積化することができ、また、ＬＤ駆動部側では半導体レーザ（ＬＤ）を駆動するのに十分な電圧を供給することができる。
【００５０】
図３８は、伝送線路Ｌ１，Ｌ２の出力側を抵抗で終端して、差動信号出力を電流出力とした構成例である。また、図３９は、伝送線路Ｌ１，Ｌ２の入力側と出力側の両方を抵抗で結線した構成例である。特に図３９の構成とすることにより、伝送線路の寄生容量を充放電する電流を供給することができ、より高速化に効果がある。
【００５１】
図４０は、図３８の構成で伝送線路と抵抗とのインピーダンス整合をとった場合の例を示している。例えば、伝送線路のインピーダンスが１００Ωとしたとき、すべての抵抗値を１００Ωとすることにより、ノイズが少なく高精度な信号伝送ができる。
【００５２】
図４１乃至図４４に小振幅差動信号入力部１６０とＬＤ駆動部１７０の構成例を示す。小振幅差動信号入力部１６０の構成は、電源電圧の値以外は小振幅差動信号出力部１３０の出力段と基本的に同様であり、トランジスタＴＲ１、ＴＲ２のゲートに差動信号（小振幅正転／反転信号）を入力し、差動信号を出力する。ここで、トランジスタＴＲ１、ＴＲ２をＣＭＯＳで構成するとＬＶＤＳとなり、バイポーラトランジスタで構成するとＥＣＬ型となる。
【００５３】
図４１と図４２は、半導体レーザ（ＬＤ）１９０の駆動部に電圧電流変換回路１７２を使用し、差動信号出力Ｓ、ＳＢの一方あるいは両方を合成して電圧−電流変換し、ＬＤ１９０を電流駆動する例である。図４１はＬＤ１９０がアノードコモンＬＤの例、図４２はカソードコモンＬＤの例である。
【００５４】
図４３と図４４は電圧シフト回路１７４を使用し、ＬＤ１９０を電圧駆動する例である。図４３では、差動信号出力Ｓ、ＳＢの一方を電圧シフト回路１７４でレベルシフトし、その出力でトランジスタＴＲ３を駆動してＬＤ１９０を電圧駆動する。図４４では、差動信号出力Ｓ、ＳＢの両方をそれぞれ電圧シフト回路１７４でレベルシフトし、その出力Ｓ′、ＳＢ′でトランジスタＴＲ３、ＴＲ４を駆動することで、ＬＤ１９０を差動で電圧駆動する。図４４の構成によれば、スイッチング速度が高速化できる。
【００５５】
図４１乃至図４４では、小振幅差動信号入力部とＬＤ駆動部電圧を同じＶＣＣ２としたが勿論、図１０に示したように異なった値とすることでもよい。
【００５６】
図４５に、本発明に係る半導体レーザ変調駆動装置を適用した画像形成装置の一実施例の全体構成図を示す。図中、２００はレーザ走査光学系で、本実施例においてはシングルビーム走査光学系を示す。２２０は画像処理ユニット（ＰＣＢ１／ＡＳＩＣ１）で、基本的に画像データ・書込み制御信号生成部２２１とＬＤ変調信号生成部２２２に大別される。２３０は半導体レーザ（ＬＤ）２０１を駆動制御するレーザ駆動ユニット（ＰＣＢ２／ＡＳＩＣ２）で、その主体はＬＤ駆動部２３２である。
【００５７】
画像処理ユニット２２０において、画像データ・書込み制御信号生成部２２１は、例えば、図１２、図１３における画像データ生成部１１０と高周波クロック生成部１４０と画像クロック生成部１５０などの構成を総称したものである。ＬＤ変調信号生成部２２２は、詳しくはＬＤ変調信号生成部１２０と小振幅差動信号出力部１３０からなるものである。また、レーザ駆動ユニット２３０におけるＬＤ駆動部２３２は、詳しくは小振幅差動信号入力部１６０とＬＤ駆動部１７０からなるものである。
【００５８】
半導体レーザ（ＬＤ）２０１からの変調レーザ光は、コリメータレンズ２０２、シリンダーレンズ２０３を通り、ポリゴンミラー２０４によりスキャン（走査）され、ｆｏレンズ２０５、トロイダルレンズ２０６を通り、ミラー２０８で反射し、感光体２０８に入射することにより、感光体２０８上に画像（静電潜像）を形成する。各スキャンごと、書込み開始位置が水平同期センサ２１１により検出され、水平同期信号として画像処理ユニット２２０の画像データ・書込み制御信号生成部２２１へ与えられる。画像データ・書込み制御信号生成部２２１では、水平同期信号に同期のとれた画素クロックを生成するとともに、図示しないスキャナ等の画像入力装置で読み取られた画像を入力し、水平同期信号及び画素クロックに同期のとれた画像データを生成する。この画像データは、一般に感光体の感光特性を考慮した形で生成される。さらに、画像データ・書込み制御信号生成部２２１は、例えば主走査方向や幅走査方向のカウンタ等の機能も備え、画像データのほかに、必要な書込み制御信号等も生成する。ＬＤ変調信号生成部２２２は、これまで説明したようにして、小振幅正転信号及び小振幅反転信号の小振幅差動ＬＤ変調信号を生成し、レーザ駆動ユニット２３０に伝達する。レーザ駆動ユニット２３０のＬＤ駆動部２３２は、これまで説明したようにして、入力された小振幅差動ＬＤ変調信号を用いて、必要なレーザ変調・駆動信号を生成し、半導体レーザ（ＬＤ）２０１を駆動制御することで、該半導体レーザ２０１の出力光を変調する。また、レーザ駆動ユニット２１０では、ＬＤ出力光をモニタ受光し、半導体レーザ２０１の出力が所定値となるように、半導体レーザ２０１への供給電流等を制御する。
【００５９】
なお、後述のマルチビーム走査装置に適用する場合には、例えば、画像処理ユニット２２０では、ＬＤ変調信号生成部２２２を複数用意して、画像データ・書込み制御信号生成部２２１から転送される複数走査線分の画像データについて、それぞれ並列に処理し、複数の小振幅変調信号を出力するようにすればよい。レーザ駆動ユニット２３０のＬＤ駆動部２３２についても同様である。
【００６０】
図４６にマルチビーム走査装置（マルチビーム光学系）の一実施例の構成図を示す。この実施例では、図４７に示すように、２個の発光源が例えば間隔ｄｓ＝２５μｍでモノリシックに配列された半導体レーザアレイ３００をｎ＝２個用い、コリメートレンズ３０５の光軸Ｃを対称として副走査方向に配置される。図４６では、図４５に示した画像処理ユニットやレーザ駆動ユニットは省略するが、例えば、ＬＤ変調信号生成部とＬＤ駆動部は２組用意されることになる。
【００６１】
図４６において、半導体レーザアレイ３０１、３０２はコリメートレンズ３０３、３０４との光軸を一致させ、主走査方向に対称に射出角度を持たせ、ポリゴンミラー３０７の反射点で射出軸が交差するようレイアウトされている。各半導体レーザアレイ３０１，３０２より射出した複数のビームはシリンダレンズ３０８を介してポリゴンミラー３０７で一括して走査され、ｆθレンズ３１０、トロイダルレンズ３１１、ミラー３１２により感光体３１３上に結像される。画像処理ユニットの画像データ・書込み制御信号生成部内には、例えばバッファメモリがあり、該バッファメモリに各発光源ごとに１ライン分の印字データ（画像データ）が蓄えられ、ポリゴンミラー１面毎に読み出されることで、各変調信号生成部、及びレーザ駆動ユニット内の各ＬＤ駆動部を通し、４ラインずつ同時に記録がおこなわれる。
【００６２】
図４８は、マルチビーム走査装置の光源ユニットの構成図を示す。半導体レーザアレイ４０３、４０４は各々主走査方向に所定角度、実施例では約１．５°微小に傾斜したベース部材４０５の裏側に形成した図示しないかん合穴４０５−１、４０５−２に個別に円筒状ヒートシンク部４０３−１、４０４−１をかん合し、押え部材４０６、４０７の突起４０６−１、４０７−１をヒートシンク部の切り欠き部に合わせて発光源の配列方向を合わせ、背面側からネジ４１２で固定される。また、コリメートレンズ４０８、４０９は各々その外周をベース部材４０５の半円状の取付ガイド面４０５−４、４０５−５に沿わせて光軸方向の調整を行い、発光点から射出した発散ビームが平行光束となるよう位置決めされ接着される。
【００６３】
なお、実施例では、上記したように各々の半導体レーザアレイからの光線が主走査面内で交差するように設定するため、光線に沿ってかん合穴４０５−１、４０５−２および半円状の取付ガイド面４０５−４、４０５−５を傾けて形成している。
【００６４】
ベース部材４０５はホルダ部材４１０に円筒状係合部４０５−３を係合し、ネジ４１３を貫通穴４１０−２を介してネジ穴４０５−６、４０５−７に螺合して固定され光源ユニットを構成する。
【００６５】
光源ユニットは、光学ハウジングの取付壁４１１に設けた基準穴４１１−１にホルダ部材の円筒部４１０−１をかん合し、表側よりスプリング６１１を挿入してストッパ部材６１２を円筒部突起４１０−３に係合することでホルダ部材４１０は取付壁４１１の裏側に密着して保持される。この時、スプリングの一端を突起４１１−２に引っかけることで円筒部中心を回転軸とした回転力を発生し、回転力を係止するように設けた調節ネジ６１３により、光軸の周りθにユニット全体を回転し、図５０（１）に示すように各ビームスポット列を１ライン分ずらして交互に配列するように調節する。アパーチャ４１５は各半導体レーザアレイ毎にスリットが設けられ、光学ハウジングに取り付けられて光ビームの射出径を規定する。
【００６６】
図４９は光源ユニットの別の実施例を示し、２個の半導体レーザアレイからの光ビームをビーム合成手段を用いて合成した例を示す。半導体レーザアレイ６０３，６１３およびコリメートレンズ６０５，６０６は図４８の実施例と同様、ベース部材６０１、６０２に各一つずつ支持され、第１、第２の光源部を構成する。第１のベース部材６０１、第２のベース部材６０２は共通のフランジ部材６０７に設けた穴６０７−１、６０７−２に円筒状係合部を係合してネジ固定される。第２のベース部材６０２には調節ネジ６０６が螺合され、この突出量を裏側から調節することで両腕部６０２−１を捩じって半導体レーザアレイおよびコリメートレンズの保持部だけが副走査方向βに傾けることができる。これにより、各々のビームスポットの配列を１ライン分ずらし、図５０（２）における配列となるよう調節する。
【００６７】
平行四辺形柱部と三角柱部からなるプリズム６０８は、第２の光源部の各ビームを斜面６０８−１で反射し、ビームスプリッタ面６０８−２で反射されて、直接通過してきた第１の光源部の各ビームに近接させて射出する。近接された複数のビームはポリゴンミラーで一度に走査され、感光体上に各々ビームスポットを結像する。アパーチャ６１５は同様に光学ハウジングに支持さる。実施例では各半導体レーザアレイからの光ビームはほぼ重なっているため共通のスリット６１５を設けている。フランジ部材６０７はホルダ部材６０９に保持され、光学ハウジングへは上記実施例と同様、取付壁６１０に設けた基準穴６１０−１にホルダ部材の円筒部６０９−１をかん合し、ユニット全体を回転することで、各々のビームスポットの配列の傾きを補正できるようにしている。
【００６８】
図５１は、図５２に示すような４個の発光源（４チャンネル）を持つ半導体レーザアレイ８０１を用いた場合のマルチビーム走査装置光源ユニットの構成例を示す。構成は、先の図４８、図４９と同様であるので、ここでは説明を省略する。
【００６９】
図５３に、これまで説明してきた光走査装置及び画像形成装置を、複数の感光体を有する多色対応の画像形成装置であるタンデムカラー機に適用した実施例を示す。ただし、図５３では本発明に関係する副走査断面の構成例のみを示している。図５３中、９０１はポリゴンミラー、９０２は走査レンズ１，９０３，９０４は折返しミラー、９０５は走査レンズ２、９０６は折返しレンズ、９０７は半透明部材、９０８は感光体、９０９は検出器である。他の光学系も同様である。また、９１０は中間転写ベルトである。
【００７０】
図５３では、ポリゴンミラー９０１を２段として走査光学系を上下に配備し、さらに走査光学系を偏向手段を中心とし、対向させて配備することにより、４つの被走査面に対応させた各走査光学系を配備している。このとき、有効画角の外の両側に配備されたミラーによりビームを各検出器に導光する。また、中間転写レベル９１０上に計測用のパターン像を形成し、各走査光学系毎に複数個配備されたセンサを用いて各色毎のドット位置を計測する。このとき、これまで説明したような補正を行うことにより高精度かつ経時変化に対応したドット位置補正が可能になる。
【００７１】
タンデムカラー機はシアン、マゼンダ、イエロー、ブラックの各色に対応した別々の感光体が必要であり、光走査光学系はそれぞれの感光体に対応して、別の光路を経て潜像を形成する。したがって、各感光体上で発生する主走査ドット位置ずれは異なる特性を有する場合が多い。そこで、これまで説明したような光走査装置を、タンデムカラー機に展開することにより、主走査ドット位置ずれが良好に補正された高画質な画像を得ることができる。特に画質の面では各ステーション間の色ずれを効果的に低減した、色再現性の良い画像が得られる。
【００７２】
例えばタンデムカラー機において、ステーション間の色ズレが数１０μｍ程度発生している場合、主走査位置ずれ量が１／８ドットを越えた画素クロックにおいて位相シフトをかけ主走査位置ずれの補正を行うことで、１２００ｄｐｉであれば１／８ドット相当である約２．６μｍ（２１．２μｍ／８）までドット位置ずれ量を低減できる。
【００７３】
【発明の効果】
本発明によれば、パルス幅変調信号のＬＤ変調信号を小振幅の差動信号で高速にＬＤ変調信号生成部からＬＤ駆動部側へ伝送することができ、動作速度の高速化、ＥＭＩ特性の向上、ＬＤ変調信号の高精度化が実現できる。また、それぞれのブロックの電源電圧、消費電力を最適化し、全体の消費電力の低減を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明による半導体レーザ変調駆動装置の一実施態様の概念図である。
【図２】本発明による半導体レーザ変調駆動装置の複数チャネルの構成例である。
【図３】従来の半導体レーザ変調駆動装置の構成例である。
【図４】従来のＬＤ変調信号を転送する場合の波形を説明する図である。
【図５】小振幅差動ＬＤ変調信号を転送する場合の波形を説明する図である。
【図６】伝送路が長くなった場合の小振幅差動ＬＤ変調信号の波形を説明する図である。
【図７】ＬＶＤＳ方式による小振幅差動ＬＤ変調信号の転送方法の構成例である。
【図８】本発明による半導体レーザ変調駆動装置の一実施例の構成図である。
【図９】図８の小振幅差動信号出力部の構成図である。
【図１０】本発明による半導体レーザ変調駆動装置の別の実施例の構成図である。
【図１１】図１０のＶＬＤ生成部の具体的構成例である。
【図１２】本発明による半導体レーザ変調駆動装置の更に別の実施例の構成図である。
【図１３】図１２の一部構成の詳細構成例である。
【図１４】小振幅差動信号の生成方法の具体的構成例である。
【図１５】小振幅差動信号の生成方法の別の具体的構成例である。
【図１６】小振幅差動信号の生成方法の別の具体的構成例である。
【図１７】小振幅差動信号の生成方法の別の具体的構成例である。
【図１８】小振幅差動信号の生成方法の別の具体的構成例である。
【図１９】小振幅差動信号の生成方法の別の具体的構成例である。
【図２０】小振幅差動信号の生成方法の別の具体的構成例である。
【図２１】小振幅差動信号の生成方法の別の具体的構成例である。
【図２２】小振幅差動信号の生成方法の別の具体的構成例である。
【図２３】小振幅差動信号の生成方法の別の具体的構成例である。
【図２４】小振幅差動信号の生成方法の別の具体的構成例である。
【図２５】ハイ電位生成方法の具体的構成例である。
【図２６】ロー電位生成方法の具体的構成例である。
【図２７】ハイ電位生成方法の別の具体的構成例である。
【図２８】ロー電位生成方法の別の具体的構成例である。
【図２９】ハイ電位／ロー電位生成方法の具体的構成例である。
【図３０】小振幅差動信号の生成方法の更に別の具体的構成例である。
【図３１】小振幅差動信号の生成方法の更に別の具体的構成例である。
【図３２】小振幅差動信号出力を抵抗で終端させた構成例である。
【図３３】小振幅差動信号の生成方法の更に別の具体的構成例である。
【図３４】電流源の具体的構成例である。
【図３５】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの概念図である。
【図３６】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの構成例である。
【図３７】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図３８】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図３９】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図４０】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図４１】小振幅差動信号入力部とＬＤ駆動部の具体的構成例である。
【図４２】小振幅差動信号入力部とＬＤ駆動部の別の具体的構成例である。
【図４３】小振幅差動信号入力部とＬＤ駆動部の別の具体的構成例である。
【図４４】小振幅差動信号入力部とＬＤ駆動部の別の具体的構成例である。
【図４５】本発明による半導体レーザ変調駆動装置を適用したシングルビーム走査画像形成装置の一実施例の全体構成図である。
【図４６】同じくマルチビーム走査画像形成装置におけるマルチビーム走査装置の全体的構成図である。
【図４７】２チャンネル半導体レーザアレイの構成図である。
【図４８】マルチビーム走査装置の光源ユニットの分解構成図である。
【図４９】マルチビーム走査装置の別の光源ユニットの分解構成図である。
【図５０】図４８及び図４９の光源ユニットにおけるビームスポット配列を示す図である。
【図５１】マルチビーム走査装置の更に別の光源ユニットの分解構成図である。
【図５２】４チャンネル半導体レーザアレイの構成図である。
【図５３】タンデムカラー機の主要部の構成例を示す図である。
【符号の説明】
１０ ＰＣＢ１／ＡＳＩＣ１
２０ ＰＣＢ２／ＡＳＩＣ２
１１０ 画像データ生成部
１２０ ＬＤ変調信号生成部
１３０ 小振幅差動信号出力部
１３１ 正転反転信号生成部
１３２ 小振幅信号出力部
１４０ 高周波クロック生成部
１５０ 画像クロック生成部
１６０ 小振幅差動信号入力部
１７０ ＬＤ駆動部
１８０ ＶＬＤ生成部
１９０、２０１、３０１、３０２ 半導体レーザ（ＬＢ）
２００ レーザ走査光学系
２２０ 画像処理ユニット
２２１ 画像データ・書込み制御信号生成部
２２２ ＬＤ変調信号生成部
２３０ レーザ駆動ユニット
２３２ ＬＤ駆動部
【発明の属する技術分野】
本発明は、半導体レーザ変調駆動装置及び画像形成装置に関し、より詳細には、レーザプリンタ、光デイスク装置、デジタル複写機、光通信装置等において、光源としての半導体レーザ（ＬＤ）の光出力を変調駆動するのに用いられるＬＤ変調駆動装置及び該装置を備えた画像形成装置に関する。
【０００２】
【従来の技術】
レーザプリンタ、光デイスク装置、デジタル複写機、光通信装置等、半導体レーザの光出力を変調することで画像を形成する装置構成は、一般にプリンタからの出力データやスキャナーから読み取るデータ等を、レーザプリンタ等で出力できるように、感光体のγ特性等に合わせて画像データに変換する画像データ生成部と、画像データから半導体レーザ（ＬＤ）の出力光を変調するためのＬＤ変調信号を生成するＬＤ変調信号生成部と、該ＬＤ変調信号を受けてＬＤを駆動するＬＤ駆動部とからなっている。
【０００３】
半導体レーザの光出力を変調する方式としては、光の量自体を変調するパワー変調方式、光の点灯時間を変調するパルス幅変調方式、及びその両者を組み合わせたパワー・パルス幅混合変調方式などがある。また、その中のパルス幅変調方式においては、各パルス発生周期に対応した三角波もしくはのこぎり波を発生し、それぞれをコンパレータを用いてアナログビデオ信号と比較する事でパルス幅変調信号を生成する方式や、高周波クロックを生成し、デジタル的にそのクロックを分周する事で遅延パルスを生成しその論理和または論理積でパルス幅変調信号を生成する方式などがある。
【０００４】
従来、この種の画像形成装置では、図３に示すように、画像データ生成部１１０と、ＬＤ変調信号生成部１２０＋ＬＤ駆動部１７０とにＰＣＢ（基板）やＡＳＩＣ（特定用途ＩＣ）を分割して構成していた（例えば、特許文献１、特許文献２参照）。これは、画像データの転送レートとＬＤ変調データの転送レートを比較すると、ＬＤ変調データの転送レートの方が高速のために、ＬＤ変調信号生成部とＬＤ駆動部をなるべく近づけて構成する方が好ましいという考えに基づいている。例えば、特許文献１には、デジタル画像信号を処理するデジタル画像制御回路、デジタル画像信号からパルス幅変調を発生するパルス幅変調回路、半導体レーザである記録素子、パルス幅変調信号を用いて記録素子を駆動する駆動回路等を具備する画像形成装置において、パルス幅変調回路と記録素子と駆動回路とを単一の回路基板に備え、デジタル画像制御回路からパルス幅変調回路へ供給するデジタル画像信号を差動伝送する装置構成が記載されている。
【０００５】
【特許文献１】
特開平１１−１０５３３６号公報
【特許文献２】
特許第３２８３２５６号
【０００６】
【発明が解決しようとする課題】
しかしながら、画像形成装置はますます動作速度の高速化が望まれており、このため、駆動するＬＤの数が増えてきて、１色の画像を形成するのに２個や４個、場合により８個のＬＤ若しくはＬＤアレイを用いる様になって来ている。また、複写機やプリンタがモノクロからカラーへとシフトしてきている事もあり、ＬＤ変調信号生成部及びＬＤ駆動部が複数必要となって来ている。例えば画像データが８ビットでＬＤ変調信号が１ビット（パルス）だとすると、２個のＬＤでカラー４色を駆動する場合、全体では、画像データが６４ビット、ＬＤ変調信号が８ビットになってしまう。図３に示す従来構成例では、ＬＤ変調信号ほど高速では無いにしても、６４ビット分のデジタル画像信号を高速に転送する必要がある。これは、データ線の本数が多くなることにより、転送部の構成が大きく複雑になり、また高速転送に関してもますます困難になって来ている。さらに、デジタル画像制御回路などの画像データ生成部からパルス幅変調回路などのＬＤ変調信号生成部へ供給するデジタル画像信号を差動伝送するとすれば、ますます転送部や伝送路の構成が大きく複雑になる。
【０００７】
本発明の目的は、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ信号の高精度化が実現できる半導体レーザ変調駆動装置並びに画像形成装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明では、画像データ生成部とＬＤ変調信号生成部を同一基板（ＰＣＢ）若しくは同一ＡＳＩＣに構成し、ＬＤ駆動部のみ半導体レーザ（ＬＤ）に近接して配置する。これにより、本数の多い画像データ信号は同一ＰＣＢ若しくはＡＳＩＣでパラレルに高速に転送してＬＤ変調信号を生成すると同時に、ＬＤ駆動部のみＬＤに近接して配置することにより、ＬＤの高速駆動特性を良好にできる。ただし、この構成の場合、例えば、ＬＤ変調信号であるパルス幅変調信号等をＬＤ駆動部に高速に転送する必要がある。
【０００９】
このため、本発明では、ＬＤ変調信号を小振幅の差動信号でＬＤ変調信号生成部からＬＤ駆動部へ伝送する。具体的には、ＬＤ変調信号生成部の出力側に小振幅差動信号出力部を設け、ＬＤ駆動部の入力側に小振幅差動信号入力部を設けて、ＬＤ変調信号を小振幅の差動信号で伝送する。小振幅差動信号出力部の出力段はＣＭＬもしくはＥＣＬで構成する。これにより、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化が実現できる。
また、本発明では、小振幅差動信号出力部を含むＬＤ変調信号生成部と小振幅差動信号入力部を含むＬＤ駆動部に、それぞれ異なる電源電圧を用いる。これにより、それぞれのブロックの電源電圧、消費電力を最適化でき、全体の消費電力の低減が可能になる。
【００１０】
【発明の実施の形態】
図１に本発明の半導体レーザ変調駆動装置の一実施態様の概念図を示す。図１に示すように、本実施態様では、画像データ生成部１１０とＬＤ変調信号生成部１２０を１０の同一基板（ＰＣＢ１）若しくは同一ＡＳＩＣ（ＡＳＩＣ１）に構成し、ＬＤ駆動部１７０は、該ＰＣＢ１／ＡＳＩＣ１とは別の２０で示す基板（ＰＣＢ２）若しくはＡＳＩＣ（ＡＳＩＣ２）に構成して、半導体レーザ（ＬＤ）１９０に近接して配置する。
【００１１】
今後ますますＬＤの多チャンネル化及びカラー化が進むと考えられる為、画像データの信号線数が増加すると考えられる。図１に示すように、画像データ生成部１１０とＬＤ変調信号生成部１２０を同一基板上、さらに言えば、同一ＡＳＩＣ内にその機能を持たせることにより、画像データの信号線数の増加に容易に対応でき、高速に複数のパラレル信号の伝送が可能となる。また、ＬＤ駆動部１７０とＬＤ１９０若しくはＬＤアレイは、同一基板に近接して配置する事でより高速で安定な動作が可能となる。
【００１２】
図２は複数チャンネルの場合の構成例を示したものである。この構成例では、１９０（１）のＬＤ１と１９０（２）のＬＤ２にそれぞれ近接してＬＤ駆動部１７０（１）、１７０（２）を配置し、該ＬＤ１とＬＤ２の変調信号は、画像データ生成部１１０と同一基板若しくは同一ＡＳＩＣに構成したＬＤ変調信号生成部１２０で生成している。図２では、ＬＤ駆動部の構成を１ＬＤあたり１個としているが、もちろん複数のＬＤあたりＬＤ駆動部１個で複数ＬＤを駆動する構成としても良い。また、それぞれは単体のＡＳＩＣで構成しても良いし、同一ＰＣＢ上に構成されていても良い。
【００１３】
ところで、今後は、ＬＤの構成数がどんどん増加することにより、ＬＤ駆動部とそれに伴うＬＤ変調信号生成部も数が増え、また、ＬＤ変調信号生成部とＬＤ駆動部間の信号線が長くなるため、ＬＤ変調信号の転送に関して、安定でかつ高速な転送が要求される。このため、本発明では、ＬＤ変調信号生成部とＬＤ駆動部との間は、小振幅で２本の差動であるＬＤ変調信号を伝送する構成とする。なお、電源供給に関しては、ＬＤ駆動部はＬＤ駆動に必要な電源電圧を供給し、ＬＤ変調信号生成部は高速なＬＤ変調信号を生成可能な構成とする。以下、これらの実施例について詳しく説明する。
【００１４】
図４に従来のデジタル的にＬＤ変調信号を転送する場合の波形を示す。シングルでフルスイングをして信号を伝送する場合、スイングも大きく、正確にパルス幅などを転送する事が困難であるが、図５に示すように、小振幅でかつ差動信号で転送すれば、変化エネルギーが小さい、差動であるため外乱に強い、正確なパルス幅転送が可能である等のことにより、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化が実現可能である。図６にその一例を示す。例えば、伝送路が長くなることにより、波形の立上り時間、立下り時間が大きくなり、また立上り時間と立下り時間がが異なってしまった場合でも、差動信号で転送していることにより、パルス幅が変動することがなく、正確にパルスを転送することが可能であるため、パルス幅変調における信号伝送に適している。このような転送方法の代表的なものとしてはＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）が挙げられる。その構成例を図７に示す。これは、ＣＭＯＳのトランジスタＴＲ２とＴＲ３、ＴＲ１とＴＲ４を交互に駆動して、ドライバ１側の電流源Ｉ１で決まる電流を伝送路に流し込んだり引き込んだりすることにより、レシーバ２側の抵抗Ｒ１の端子間電圧で差動の２信号を転送するものである。勿論、小振幅の差動信号を伝送できれば、ＬＶＤＳでなくてもよい。それについては後述する。
【００１５】
図８に、本発明による半導体レーザ変調駆動装置の一実施例の構成図を示す。図８では、小振幅差動ＬＤ変調信号の伝送を実現する為のドライバ部である小振幅差動信号出力部１３０とレシーバ部である小振幅差動信号入力部１６０を、それぞれＬＤ変調信号生成部１２０の出力側、ＬＤ駆動部１７０の入力側に設けた構成となっている。ここで、小振幅差動信号出力部１３０は、図９に示すように、ＬＤ変調信号生成部１２０からＬＤ変調信号を入力して、該ＬＤ変調信号と同相の正転信号（正転ＬＤ変調信号）及び該正転信号と位相が１８０度異なる反転信号（反転ＬＤ変調信号）を出力する正転反転信号生成部１３１と、該正転信号及び／又は反転信号が入力されて、小振幅差動ＬＤ変調信号として、小振幅正転信号（小振幅ＬＤ変調信号）及び小振幅正転信号と位相が１８０度異なる小振幅反転信号（小振幅ＬＳ変調信号の反転信号）を出力する小振幅信号出力部１３２から構成される。
【００１６】
また、図８の実施例では、小振幅差動信号出力部１３０を含むＬＤ変調信号生成部１２０に関するＡＳＩＣ部１２の電源電圧をＶＣＣ１とし、小振幅差動信号入力部１６０を含むＬＤ駆動部１７０に関するＡＳＩＣ部２２の電源電圧をＶＣＣ２，ＬＤ１９０の電源電圧をＶＣＣ３としている。それぞれ異なる電源電圧を用いることにより、それぞれのブロックをより適した状態にすることができる。例えば、ＶＣＣ１は、より高速化が要求されるＬＤ変調信号を生成するデジタル部が主であるので、そのＡＳＩＣ１２のデバイスはより微細化したものを選択し、電源電圧も低電圧（例えば、０．１３μｍプロセスにおけるＶＣＣ１．２Ｖや０．１８μｍにおけるＶＣＣ１．８Ｖ）とすれば良い。ＶＣＣ２は、小振幅差動信号入力部１６０を含むＬＤ駆動部１７０の電源であり、ＬＤ１９０の降下電圧＋ＬＤ駆動用トランジスタの必要電位があれば良い。一般的に、ＬＤ１９０の降下電圧が約２．５Ｖ、トランジスタの必要電位が最低１Ｖ程度と仮定すると、最小で３．５Ｖ以上あれば良い。ＬＤ１９０の電源としてのＶＣＣ３はＶＣＣ２と共通でも構わないが、ＡＳＩＣの場合、電源電圧の設定にはデバイス上の制約があり、自在な値に設定できないので、よりＡＳＩＣの消費電力を低減したい場合には、例えばＶＣＣ２＝５Ｖ、ＶＣＣ３＝３．５Ｖ等の設定をすることにより、より消費電力の低減を図ることが可能となる。
【００１７】
図１０に、上記ＶＣＣ２とＶＣＣ３を変更する場合の構成例を示す。図１０では、小振幅差動信号入力部１６０を含むＬＤ駆動部１７０の電源電圧であるＶＣＣ２からＶＬＤ生成部１８０を介してＬＤ１９０の電源電圧ＶＣＣ３（＜ＶＣＣ２）を生成している。ＶＬＤ生成部１８０の具体的な構成例を図１１に示す。例えば、ＶＣＣ３を３．５Ｖ、ＶＣＣ２を５Ｖにする場合、図１１のリファレンス電圧入力ＶＲＥＦに３．５Ｖを入力すれば、ＶＣＣ３には３．５Ｖの電源が入力される。このＶＲＥＦを外部から自由に設定できる構成であれば、どのようなＬＤを接続しても、そのＬＤに合わせて、ＬＤ駆動部の消費電力と、ＬＤ駆動部の動作が良好となる最適な値を設定することにより、ＬＤ駆動特性と消費電力の両立する構成が実現できる。このＶＬＤ生成部１８０は、ＬＤ駆動部のＡＳＩＣ２２に内蔵しても良いし、図１０のように外付けの構成としても良い。
【００１８】
図１２に本発明の半導体レーザ変調駆動装置の別の実施例の構成図を示す。本実施例では、特に高速化が要求されるブロック、ここでは小振幅差動信号出力部１３０を含むＬＤ変調信号生成部１２０並びに高周波クロック生成部１４０と画像クロック生成部１５０を同一ＡＳＩＣ１２にする構成例を示している。図１２では、画像データ生成部１１０がＡＳＩＣ１２から除外されているが、勿論、これも同一ＡＳＩＣ１２内に搭載しても良い。
【００１９】
図１３に、図１２中の高周波クロック生成部１４０の構成例、及び、該高周波クロック生成部１４０と画像クロック生成部１５０、画像データ生成部１１０、ＬＤ変調信号生成部１２０、小振幅差動信号出力部１３０との関連を示す。
【００２０】
高周波クロック生成部１４０は基準電流生成部１４１、プログラマブル分周器（Ｍ）１４２、位相比較器１４３、ファルタ１４４、電圧制御発振器（ＶＣＯ）１４５、多相クロック生成部１４６、プログラマブル分周器（Ｎ）１４７等で構成される。基準電流生成部１４１は基準電流源であり、高周波クロック生成部１４０内の位相比較器１４３やＶＣＯ１４５、小振幅差動信号出力部１３０などに基準電流（定電流）を供給する。プログラマブル分周器（Ｍ）１４２は、基準となるレファレンスクロックＲＥＦＣＬＫをＭ分周する回路である。位相比較器１４３とフィルタ１４４とＶＣＯ１４５と多相クロック生成部１４６とプログラマブル分周器（Ｎ）１４７は所謂ＰＬＬ回路であり、プログラマブル分周器（Ｍ）１４２の出力に位相調整され、且つ、該出力の周波数に対してＮ逓倍された多相の高周波クロック（画像クロックの数倍から数十倍のクロック）を生成する。生成された高周波クロックは画像クロック生成部１５０とＬＤ変調信号生成部１２０に供給される。なお、高周波クロック生成回路は、ＰＬＬ回路に限らず、高周波クロックを生成できればどのような構成のものでもよく、例えばデジタル周波数シンセサイザ等を用いて高周波クロックを生成してもよい。また、基準電流生成部１４１は高周波クロック生成部１４０とは別構成でもよい。
【００２１】
画像クロック生成部１５０は、高周波クロック生成部１４０からの高周波クロックを分周することにより、複写機やプリンタが画像を書く際に基準となる画像クロック（画素クロック）を生成する。ここでは詳細は記載しないが、画像クロック生成部１５０には、ラスター型レーザプリンタの場合、書込み位置を揃える同期信号より同期クロックを生成したり、複写機やプリンタや、またカラー機であれば色毎に合わせてクロックの走査時間を調整する機能が必要となる。生成された画素クロックは画像データ生成部１１０とＬＤ変調信号生成部１２０に与えられる。
【００２２】
画像データ生成部１１０では、プリンタからの出力データやスキャナから読み取られたデータ等を入力し、画素クロックに基づき、レーザプリンタで出力できるように、感光体のγ特性等に合わせて画像データを生成する。該画像データは、例えば、１画素、１色成分あたり８ビット構成である。
【００２３】
ＬＤ変調信号生成部１２０は、画素クロックを元に、画像データから高周波クロックに基づいてビットシリアルのＬＤ変調信号を生成する。このＬＤ変調信号生成部１２０の高速動作に好適なパルス変調信号生成回路について、本発明者等は先に特願２００１−３０４０２０で提案したが、ＬＤ変調信号生成部１２０自体はそれに限らず、従来構成のものでもよい。
【００２４】
上記ＬＤ変調信号生成部１２０で生成したＬＤ変調信号を、小振幅差動信号出力部１３０において、小振幅でありかつ差動信号である小振幅差動ＬＤ変調信号に変換し、ＬＤ駆動部側の小振幅差動信号入力部１６０へ、ＡＳＩＣ間若しくはＰＣＢ間にて伝送もしくは転送する。
【００２５】
この小振幅差動信号の生成には、先の図７に示すＬＶＤＳ方式が考えられるが、本発明では、ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）もしくはＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｐｌｅｄ Ｌｏｇｉｃ）方式を用いる。これにより、高速の信号伝送が可能となる。入力側であるＬＤ駆動部においても、小振幅差動信号を受けるのにいくつか方法があるが、一般的には出力側と同じ方式を用いる。但し、出力側と入力側の電源電圧が異ならせる場合には、同じ方式を用いずとも高速の信号伝送が可能である。
【００２６】
以下では、小振幅差動信号の生成ロジック回路の種々の実施例（図９の小振幅信号出力部１３２の実施例）について説明する。ただし、以下の説明においては低スイング出力を１段のインバータで構成しているが、複数段のインバータあるいはバッファにした場合についても適用することができる。
【００２７】
図１４はＣＭＬの構成例であり、正転ＬＤ変調信号と反転ＬＤ変調信号の差動信号がＣＭＬのトランジスタＴＲ１、ＴＲ２のゲートに入力され、ＣＭＬの負荷を抵抗Ｒ１、Ｒ２にした構成である。このようにすることによりＣＭＬの出力スイングをＶＣＣよりも小さくすることができる。また、抵抗Ｒ１、Ｒ２の値を調整することにより、出力スイングの値を調整することができる。図１５はＥＣＬの構成例であり、ＴＲ１、ＴＲ２をバイポーラトランジスタとし、ベースに差動信号を入力した以外、図１４と基本的に同じである。
【００２８】
図１６は、正転ＬＤ変調信号と反転ＬＤ変調信号の差動信号がＣＭＬのトランジスタＴＲ１、ＴＲ２に入力され、ＣＭＬの負荷をダイオードＤ１、Ｄ２にした構成である。このようにすることによりＣＭＬの出力スイングをＶＣＣよりもダイオードＤ１、Ｄ２の降下電圧だけ小さくすることができる。また、ダイオードＤ１、Ｄ２のサイズを調整することにより、出力スイングの値を調整することができる。なお、図１５と同様に、ＴＲ１、ＴＲ２をバイポーラトランジスタに置き換えればＥＣＬとなる。
【００２９】
図１７は、図１６においてダイオードをそれぞれ２段のＤ１とＤ２、Ｄ３とＤ４にした構成である。このようにすることにより、ＣＭＬの出力スイングをＶＣＣよりもダイオード２段分の降下電圧だけ小さくすることができる。また、ダイオードのサイズを調整することにより、出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３０】
図１８は、図１４においてＶＣＣと抵抗Ｒ１、Ｒ２との間にもう１つ抵抗Ｒ３をいれた構成である。このようにすることにより、基準電位をＶＣＣより下げることができ、ＣＭＬの出力スイングを小さくすることができる。また抵抗Ｒ１〜Ｒ３の値を調整することにより出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３１】
図１９は、図１４においてＶＣＣと抵抗Ｒ１、Ｒ２との間にダイオードＤ１をいれた構成である。このようにすることにより、基準電位をＶＣＣよりダイオードＤ１の降下電圧分下げることができ、ＣＭＬの出力スイングを小さくすることができる。またダイオードＤ１のサイズを調整することにより出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３２】
図２０は、図１９においてダイオードを２段のＤ１、Ｄ２にした構成である。このようにすることにより、基準電位をＶＣＣよりダイオード２段の降下電圧分下げることができ、ＣＭＬの出力スイングを小さくすることができる。またダイオードＤ１、Ｄ２のサイズを調整することにより出力スイングの値を調整することができる。ＥＣＬも同様に構成できる。
【００３３】
図２１は、図１４においてＶＣＣを電圧源Ｖに置き換えた構成である。このようにすることにより所望の基準電位を得ることが容易になり、ＣＭＬの出力スイングを所望の大きさにすることができる。ＥＣＬも同様に構成できる。
【００３４】
図２２は、図１４のＣＭＬへの入力信号のスイングを小さくした場合の構成例であり、インバータＮ１、Ｎ２の電源電圧をＶＣＣよりも低い電位ＶＨにした場合の構成である。このようにすることによりＣＭＬへの入力信号のスイングをＶＣＣよりも低い値ＶＨにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを早くすることに効果がある。ＥＣＬも同様に構成できる。
【００３５】
図２３は、図２２と同じく図１４のＣＭＬへの入力信号のスイングを小さくした場合の構成例であるが、インバータＮ１、Ｎ２のグランドＧＮＤをＧＮＤよりも高い電位ＶＬにした場合の構成である。このようにすることにより、ＣＭＬへの入力信号のスイングをＶＣＣよりも低い値ＶＣＣ−ＶＬにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを早くすることに効果がある。ＥＣＬも同様に構成できる。
【００３６】
図２４は、図２２や図２３と同じく図１４のＣＭＬへの入力信号のスイングを小さくした場合の構成例であるが、インバータＮ１、Ｎ２の電源電圧をＶＣＣよりも低い電位ＶＨにし、かつ、グランドをＧＮＤよりも高い電位ＶＬにした場合の構成である。このようにすることにより、ＣＭＬへの入力信号のスイングをＶＣＣよりも低い値ＶＨ−ＶＬにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを早くすることに効果がある。ＥＣＬも同様に構成できる。
【００３７】
図２５は、図２２や図２４のハイ電位ＶＨの生成回路例を示している。（ａ）はダイオードＤ１のアノード側を電源電圧ＶＣＣにつなぎ、カソード側を電流源につないだ構成としている。このようにすることにより、ＶＣＣよりダイオードＤ１の降下電圧だけ下がった電位をＶＨとして安定して取り出すことができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＨを得ることができる。（ｂ）はダイオードを２段Ｄ１、Ｄ２つないだ構成になっている。このようにすることにより、ＶＣＣよりダイオード２段の降下電圧だけ下がった電位をＶＨとして安定して取り出すことができ、１段の構成よりも小さいＶＨを得ることができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＨを得ることが出来る。
【００３８】
図２６は、図２３や図２４のロー電位ＶＬの生成回路例を示している。（ａ）はダイオードＤ１のカソード側をグランドＧＮＤにつなぎ、アノード側を電流源につないだ構成としている。このようにすることにより、ＧＮＤよりダイオードＤ１の降下電圧だけ上がった電位をＶＬとして安定して取り出すことができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＬを得ることができる。（ｂ）はダイオードを２段のＤ１、Ｄ２とつないだ構成になっている。このようにすることにより、ＧＮＤよりダイオード２段の降下電圧だけ上がった電位をＶＬとして安定して取り出すことができ、１段の構成よりも大きいＶＬを得ることができる。またダイオードのサイズと電流源の値を調整することにより所望のＶＬを得ることが出来る。
【００３９】
図２７は、ハイ電位ＶＨの別の生成回路例を示している。これは、ＢＧＲ（バンドギャップリファレンス）の出力をオペアンプＡＭＰに入力したものである。このようにすることにより所望のハイ電位ＶＨを安定して得ることができる。
【００４０】
図２８はロー電位ＶＬの別の生成回路例を示している。これは、図２７と同様に、ＢＧＲの出力をオペアンプＡＭＰに入力したものである。このようにすることにより、所望のロー電位ＶＬを安定して得ることができる。
【００４１】
図２９は、ハイ電位ＶＨ及びロー電位ＶＬを１つの回路構成で生成する実施例を示している。これは、ＢＧＲの出力をそれぞれのオペアンプＡＭＰ１、ＡＭＰ２に入力したものである。このようにすることにより、所望のハイ電位ＶＨ及びロー電位ＶＬを安定して得ることができる。
【００４２】
図３０は、ＣＭＬを２段つないで、小振幅差動信号を生成する構成例である。図３０では、正転／反転ＬＤ変調信号の差動信号が１段目のＣＭＬ１へ入力され、その出力の差動信号を２段目のＣＭＬ２へ入力している。このようにすることにより、２段目のＣＭＬ２への入力信号のスイングを小さくすることができ、２段目の入力のスイッチングによる電流源の変動を抑制することに効果がある。また、ＣＭＬを３段以上つなげた構成についても同様である。さらに、ＴＲ１〜ＴＲ４をバイポラトランジスタで置き換えれば、ＥＣＬで同様に構成することができる。
【００４３】
図３１は、小振幅差動信号を生成する別の構成例であり、ＣＭＬの片方のトランジスタＴＲ２の入力を固定電圧にし、他方のトランジスタＴＲ１に、スイッチング信号の正転又は反転ＬＤ変調信号を入力するものである。このようにしても、スイングの小さい差動信号を出力することができる。また、負荷抵抗Ｒ１、Ｒ２の値を調整することにより、出力電圧のスイングを調整することができる。ＥＣＬについても同様に構成することができる。
【００４４】
図３２は、ＣＭＬの差動出力（小振幅正転／反転信号）を抵抗で終端させた構成である。図中、Ｔ１、Ｔ２は出力ピンである。このような構成にすることにより、信号の受け手側（小振幅差動信号入力部）で差動信号を取り出すことができる。ＥＣＬについても同様できる。
【００４５】
図３３は、図１４においてＣＭＬの負荷抵抗Ｒ１、Ｒ２をＡＳＩＣの外付け部品で構成した場合の例であり、Ｔ１、Ｔ２が出力ピンを示している。このように構成することにより、負荷抵抗Ｒ１、Ｒ２に、ばらつきの少ない外付け部品を使用することができ（ＡＳＩＣ内蔵では限界がある）、正確な値の出力スイングを得ることができる。図１５のＥＣＬでも同様に構成できる。
【００４６】
図３４はＣＭＬの電流源の構成例を示している。これは、電流値を電源電圧ＶＣＣと抵抗Ｒ１の値で設定し、ＴＲ１とＴＲ２のカレントミラー回路で折り返したものである。このようにすることにより、ＣＭＬの負荷を集積回路内抵抗とした場合に抵抗値のばらつきによる出力スイングのばらつきを抑制することができる。
【００４７】
次に、小振幅差動信号出力部１３０とＬＤ駆動部側の小振幅差動信号入力部１６０とのインターフェイスの実施例について説明する。
【００４８】
図３５は、小振幅差動信号出力部１３０とＬＤ駆動部１７０の入力段である小振幅差動信号入力部１６０とのインターフェイスの概念図であり、両者が伝送線Ｌ１、Ｌ２で接続されることを示している。このインターフェイスで小振幅差動信号出力部１３０の出力段（図９の小振幅信号出力部１３２）をＣＭＬ方式もしくはＥＣＬ方式で構成したのが図３６である。小振幅差動信号出力部１３０の出力段をＣＭＬ方式もしくはＥＣＬ方式で構成することにより高速信号伝送が可能となる。
【００４９】
図３７は、小振幅差動信号出力部１３０の出力段をＣＭＬ方式もしくはＥＣＬ方式で構成し、電源電圧をＶＣＣ１とし、ＬＤ駆動部側の小振幅差動信号入力部１６０を小振幅差動信号出力部１３０の出力段とは異なる方式（例えば、ＬＶＤＳ方式、ＥＣＬ方式など）で構成し、電源電圧をＶＣＣ２としたものである。例えば、ＶＣＣ１を１．８Ｖ、ＶＣＣ２を５Ｖとすることにより、小振幅差動信号出力部１３０をＬＤ変調信号生成部とともに高速及び高密度集積化することができ、また、ＬＤ駆動部側では半導体レーザ（ＬＤ）を駆動するのに十分な電圧を供給することができる。
【００５０】
図３８は、伝送線路Ｌ１，Ｌ２の出力側を抵抗で終端して、差動信号出力を電流出力とした構成例である。また、図３９は、伝送線路Ｌ１，Ｌ２の入力側と出力側の両方を抵抗で結線した構成例である。特に図３９の構成とすることにより、伝送線路の寄生容量を充放電する電流を供給することができ、より高速化に効果がある。
【００５１】
図４０は、図３８の構成で伝送線路と抵抗とのインピーダンス整合をとった場合の例を示している。例えば、伝送線路のインピーダンスが１００Ωとしたとき、すべての抵抗値を１００Ωとすることにより、ノイズが少なく高精度な信号伝送ができる。
【００５２】
図４１乃至図４４に小振幅差動信号入力部１６０とＬＤ駆動部１７０の構成例を示す。小振幅差動信号入力部１６０の構成は、電源電圧の値以外は小振幅差動信号出力部１３０の出力段と基本的に同様であり、トランジスタＴＲ１、ＴＲ２のゲートに差動信号（小振幅正転／反転信号）を入力し、差動信号を出力する。ここで、トランジスタＴＲ１、ＴＲ２をＣＭＯＳで構成するとＬＶＤＳとなり、バイポーラトランジスタで構成するとＥＣＬ型となる。
【００５３】
図４１と図４２は、半導体レーザ（ＬＤ）１９０の駆動部に電圧電流変換回路１７２を使用し、差動信号出力Ｓ、ＳＢの一方あるいは両方を合成して電圧−電流変換し、ＬＤ１９０を電流駆動する例である。図４１はＬＤ１９０がアノードコモンＬＤの例、図４２はカソードコモンＬＤの例である。
【００５４】
図４３と図４４は電圧シフト回路１７４を使用し、ＬＤ１９０を電圧駆動する例である。図４３では、差動信号出力Ｓ、ＳＢの一方を電圧シフト回路１７４でレベルシフトし、その出力でトランジスタＴＲ３を駆動してＬＤ１９０を電圧駆動する。図４４では、差動信号出力Ｓ、ＳＢの両方をそれぞれ電圧シフト回路１７４でレベルシフトし、その出力Ｓ′、ＳＢ′でトランジスタＴＲ３、ＴＲ４を駆動することで、ＬＤ１９０を差動で電圧駆動する。図４４の構成によれば、スイッチング速度が高速化できる。
【００５５】
図４１乃至図４４では、小振幅差動信号入力部とＬＤ駆動部電圧を同じＶＣＣ２としたが勿論、図１０に示したように異なった値とすることでもよい。
【００５６】
図４５に、本発明に係る半導体レーザ変調駆動装置を適用した画像形成装置の一実施例の全体構成図を示す。図中、２００はレーザ走査光学系で、本実施例においてはシングルビーム走査光学系を示す。２２０は画像処理ユニット（ＰＣＢ１／ＡＳＩＣ１）で、基本的に画像データ・書込み制御信号生成部２２１とＬＤ変調信号生成部２２２に大別される。２３０は半導体レーザ（ＬＤ）２０１を駆動制御するレーザ駆動ユニット（ＰＣＢ２／ＡＳＩＣ２）で、その主体はＬＤ駆動部２３２である。
【００５７】
画像処理ユニット２２０において、画像データ・書込み制御信号生成部２２１は、例えば、図１２、図１３における画像データ生成部１１０と高周波クロック生成部１４０と画像クロック生成部１５０などの構成を総称したものである。ＬＤ変調信号生成部２２２は、詳しくはＬＤ変調信号生成部１２０と小振幅差動信号出力部１３０からなるものである。また、レーザ駆動ユニット２３０におけるＬＤ駆動部２３２は、詳しくは小振幅差動信号入力部１６０とＬＤ駆動部１７０からなるものである。
【００５８】
半導体レーザ（ＬＤ）２０１からの変調レーザ光は、コリメータレンズ２０２、シリンダーレンズ２０３を通り、ポリゴンミラー２０４によりスキャン（走査）され、ｆｏレンズ２０５、トロイダルレンズ２０６を通り、ミラー２０８で反射し、感光体２０８に入射することにより、感光体２０８上に画像（静電潜像）を形成する。各スキャンごと、書込み開始位置が水平同期センサ２１１により検出され、水平同期信号として画像処理ユニット２２０の画像データ・書込み制御信号生成部２２１へ与えられる。画像データ・書込み制御信号生成部２２１では、水平同期信号に同期のとれた画素クロックを生成するとともに、図示しないスキャナ等の画像入力装置で読み取られた画像を入力し、水平同期信号及び画素クロックに同期のとれた画像データを生成する。この画像データは、一般に感光体の感光特性を考慮した形で生成される。さらに、画像データ・書込み制御信号生成部２２１は、例えば主走査方向や幅走査方向のカウンタ等の機能も備え、画像データのほかに、必要な書込み制御信号等も生成する。ＬＤ変調信号生成部２２２は、これまで説明したようにして、小振幅正転信号及び小振幅反転信号の小振幅差動ＬＤ変調信号を生成し、レーザ駆動ユニット２３０に伝達する。レーザ駆動ユニット２３０のＬＤ駆動部２３２は、これまで説明したようにして、入力された小振幅差動ＬＤ変調信号を用いて、必要なレーザ変調・駆動信号を生成し、半導体レーザ（ＬＤ）２０１を駆動制御することで、該半導体レーザ２０１の出力光を変調する。また、レーザ駆動ユニット２１０では、ＬＤ出力光をモニタ受光し、半導体レーザ２０１の出力が所定値となるように、半導体レーザ２０１への供給電流等を制御する。
【００５９】
なお、後述のマルチビーム走査装置に適用する場合には、例えば、画像処理ユニット２２０では、ＬＤ変調信号生成部２２２を複数用意して、画像データ・書込み制御信号生成部２２１から転送される複数走査線分の画像データについて、それぞれ並列に処理し、複数の小振幅変調信号を出力するようにすればよい。レーザ駆動ユニット２３０のＬＤ駆動部２３２についても同様である。
【００６０】
図４６にマルチビーム走査装置（マルチビーム光学系）の一実施例の構成図を示す。この実施例では、図４７に示すように、２個の発光源が例えば間隔ｄｓ＝２５μｍでモノリシックに配列された半導体レーザアレイ３００をｎ＝２個用い、コリメートレンズ３０５の光軸Ｃを対称として副走査方向に配置される。図４６では、図４５に示した画像処理ユニットやレーザ駆動ユニットは省略するが、例えば、ＬＤ変調信号生成部とＬＤ駆動部は２組用意されることになる。
【００６１】
図４６において、半導体レーザアレイ３０１、３０２はコリメートレンズ３０３、３０４との光軸を一致させ、主走査方向に対称に射出角度を持たせ、ポリゴンミラー３０７の反射点で射出軸が交差するようレイアウトされている。各半導体レーザアレイ３０１，３０２より射出した複数のビームはシリンダレンズ３０８を介してポリゴンミラー３０７で一括して走査され、ｆθレンズ３１０、トロイダルレンズ３１１、ミラー３１２により感光体３１３上に結像される。画像処理ユニットの画像データ・書込み制御信号生成部内には、例えばバッファメモリがあり、該バッファメモリに各発光源ごとに１ライン分の印字データ（画像データ）が蓄えられ、ポリゴンミラー１面毎に読み出されることで、各変調信号生成部、及びレーザ駆動ユニット内の各ＬＤ駆動部を通し、４ラインずつ同時に記録がおこなわれる。
【００６２】
図４８は、マルチビーム走査装置の光源ユニットの構成図を示す。半導体レーザアレイ４０３、４０４は各々主走査方向に所定角度、実施例では約１．５°微小に傾斜したベース部材４０５の裏側に形成した図示しないかん合穴４０５−１、４０５−２に個別に円筒状ヒートシンク部４０３−１、４０４−１をかん合し、押え部材４０６、４０７の突起４０６−１、４０７−１をヒートシンク部の切り欠き部に合わせて発光源の配列方向を合わせ、背面側からネジ４１２で固定される。また、コリメートレンズ４０８、４０９は各々その外周をベース部材４０５の半円状の取付ガイド面４０５−４、４０５−５に沿わせて光軸方向の調整を行い、発光点から射出した発散ビームが平行光束となるよう位置決めされ接着される。
【００６３】
なお、実施例では、上記したように各々の半導体レーザアレイからの光線が主走査面内で交差するように設定するため、光線に沿ってかん合穴４０５−１、４０５−２および半円状の取付ガイド面４０５−４、４０５−５を傾けて形成している。
【００６４】
ベース部材４０５はホルダ部材４１０に円筒状係合部４０５−３を係合し、ネジ４１３を貫通穴４１０−２を介してネジ穴４０５−６、４０５−７に螺合して固定され光源ユニットを構成する。
【００６５】
光源ユニットは、光学ハウジングの取付壁４１１に設けた基準穴４１１−１にホルダ部材の円筒部４１０−１をかん合し、表側よりスプリング６１１を挿入してストッパ部材６１２を円筒部突起４１０−３に係合することでホルダ部材４１０は取付壁４１１の裏側に密着して保持される。この時、スプリングの一端を突起４１１−２に引っかけることで円筒部中心を回転軸とした回転力を発生し、回転力を係止するように設けた調節ネジ６１３により、光軸の周りθにユニット全体を回転し、図５０（１）に示すように各ビームスポット列を１ライン分ずらして交互に配列するように調節する。アパーチャ４１５は各半導体レーザアレイ毎にスリットが設けられ、光学ハウジングに取り付けられて光ビームの射出径を規定する。
【００６６】
図４９は光源ユニットの別の実施例を示し、２個の半導体レーザアレイからの光ビームをビーム合成手段を用いて合成した例を示す。半導体レーザアレイ６０３，６１３およびコリメートレンズ６０５，６０６は図４８の実施例と同様、ベース部材６０１、６０２に各一つずつ支持され、第１、第２の光源部を構成する。第１のベース部材６０１、第２のベース部材６０２は共通のフランジ部材６０７に設けた穴６０７−１、６０７−２に円筒状係合部を係合してネジ固定される。第２のベース部材６０２には調節ネジ６０６が螺合され、この突出量を裏側から調節することで両腕部６０２−１を捩じって半導体レーザアレイおよびコリメートレンズの保持部だけが副走査方向βに傾けることができる。これにより、各々のビームスポットの配列を１ライン分ずらし、図５０（２）における配列となるよう調節する。
【００６７】
平行四辺形柱部と三角柱部からなるプリズム６０８は、第２の光源部の各ビームを斜面６０８−１で反射し、ビームスプリッタ面６０８−２で反射されて、直接通過してきた第１の光源部の各ビームに近接させて射出する。近接された複数のビームはポリゴンミラーで一度に走査され、感光体上に各々ビームスポットを結像する。アパーチャ６１５は同様に光学ハウジングに支持さる。実施例では各半導体レーザアレイからの光ビームはほぼ重なっているため共通のスリット６１５を設けている。フランジ部材６０７はホルダ部材６０９に保持され、光学ハウジングへは上記実施例と同様、取付壁６１０に設けた基準穴６１０−１にホルダ部材の円筒部６０９−１をかん合し、ユニット全体を回転することで、各々のビームスポットの配列の傾きを補正できるようにしている。
【００６８】
図５１は、図５２に示すような４個の発光源（４チャンネル）を持つ半導体レーザアレイ８０１を用いた場合のマルチビーム走査装置光源ユニットの構成例を示す。構成は、先の図４８、図４９と同様であるので、ここでは説明を省略する。
【００６９】
図５３に、これまで説明してきた光走査装置及び画像形成装置を、複数の感光体を有する多色対応の画像形成装置であるタンデムカラー機に適用した実施例を示す。ただし、図５３では本発明に関係する副走査断面の構成例のみを示している。図５３中、９０１はポリゴンミラー、９０２は走査レンズ１，９０３，９０４は折返しミラー、９０５は走査レンズ２、９０６は折返しレンズ、９０７は半透明部材、９０８は感光体、９０９は検出器である。他の光学系も同様である。また、９１０は中間転写ベルトである。
【００７０】
図５３では、ポリゴンミラー９０１を２段として走査光学系を上下に配備し、さらに走査光学系を偏向手段を中心とし、対向させて配備することにより、４つの被走査面に対応させた各走査光学系を配備している。このとき、有効画角の外の両側に配備されたミラーによりビームを各検出器に導光する。また、中間転写レベル９１０上に計測用のパターン像を形成し、各走査光学系毎に複数個配備されたセンサを用いて各色毎のドット位置を計測する。このとき、これまで説明したような補正を行うことにより高精度かつ経時変化に対応したドット位置補正が可能になる。
【００７１】
タンデムカラー機はシアン、マゼンダ、イエロー、ブラックの各色に対応した別々の感光体が必要であり、光走査光学系はそれぞれの感光体に対応して、別の光路を経て潜像を形成する。したがって、各感光体上で発生する主走査ドット位置ずれは異なる特性を有する場合が多い。そこで、これまで説明したような光走査装置を、タンデムカラー機に展開することにより、主走査ドット位置ずれが良好に補正された高画質な画像を得ることができる。特に画質の面では各ステーション間の色ずれを効果的に低減した、色再現性の良い画像が得られる。
【００７２】
例えばタンデムカラー機において、ステーション間の色ズレが数１０μｍ程度発生している場合、主走査位置ずれ量が１／８ドットを越えた画素クロックにおいて位相シフトをかけ主走査位置ずれの補正を行うことで、１２００ｄｐｉであれば１／８ドット相当である約２．６μｍ（２１．２μｍ／８）までドット位置ずれ量を低減できる。
【００７３】
【発明の効果】
本発明によれば、パルス幅変調信号のＬＤ変調信号を小振幅の差動信号で高速にＬＤ変調信号生成部からＬＤ駆動部側へ伝送することができ、動作速度の高速化、ＥＭＩ特性の向上、ＬＤ変調信号の高精度化が実現できる。また、それぞれのブロックの電源電圧、消費電力を最適化し、全体の消費電力の低減を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明による半導体レーザ変調駆動装置の一実施態様の概念図である。
【図２】本発明による半導体レーザ変調駆動装置の複数チャネルの構成例である。
【図３】従来の半導体レーザ変調駆動装置の構成例である。
【図４】従来のＬＤ変調信号を転送する場合の波形を説明する図である。
【図５】小振幅差動ＬＤ変調信号を転送する場合の波形を説明する図である。
【図６】伝送路が長くなった場合の小振幅差動ＬＤ変調信号の波形を説明する図である。
【図７】ＬＶＤＳ方式による小振幅差動ＬＤ変調信号の転送方法の構成例である。
【図８】本発明による半導体レーザ変調駆動装置の一実施例の構成図である。
【図９】図８の小振幅差動信号出力部の構成図である。
【図１０】本発明による半導体レーザ変調駆動装置の別の実施例の構成図である。
【図１１】図１０のＶＬＤ生成部の具体的構成例である。
【図１２】本発明による半導体レーザ変調駆動装置の更に別の実施例の構成図である。
【図１３】図１２の一部構成の詳細構成例である。
【図１４】小振幅差動信号の生成方法の具体的構成例である。
【図１５】小振幅差動信号の生成方法の別の具体的構成例である。
【図１６】小振幅差動信号の生成方法の別の具体的構成例である。
【図１７】小振幅差動信号の生成方法の別の具体的構成例である。
【図１８】小振幅差動信号の生成方法の別の具体的構成例である。
【図１９】小振幅差動信号の生成方法の別の具体的構成例である。
【図２０】小振幅差動信号の生成方法の別の具体的構成例である。
【図２１】小振幅差動信号の生成方法の別の具体的構成例である。
【図２２】小振幅差動信号の生成方法の別の具体的構成例である。
【図２３】小振幅差動信号の生成方法の別の具体的構成例である。
【図２４】小振幅差動信号の生成方法の別の具体的構成例である。
【図２５】ハイ電位生成方法の具体的構成例である。
【図２６】ロー電位生成方法の具体的構成例である。
【図２７】ハイ電位生成方法の別の具体的構成例である。
【図２８】ロー電位生成方法の別の具体的構成例である。
【図２９】ハイ電位／ロー電位生成方法の具体的構成例である。
【図３０】小振幅差動信号の生成方法の更に別の具体的構成例である。
【図３１】小振幅差動信号の生成方法の更に別の具体的構成例である。
【図３２】小振幅差動信号出力を抵抗で終端させた構成例である。
【図３３】小振幅差動信号の生成方法の更に別の具体的構成例である。
【図３４】電流源の具体的構成例である。
【図３５】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの概念図である。
【図３６】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの構成例である。
【図３７】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図３８】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図３９】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図４０】小振幅差動信号出力部と小振幅差動信号入力部とのインターフェイスの別の構成例である。
【図４１】小振幅差動信号入力部とＬＤ駆動部の具体的構成例である。
【図４２】小振幅差動信号入力部とＬＤ駆動部の別の具体的構成例である。
【図４３】小振幅差動信号入力部とＬＤ駆動部の別の具体的構成例である。
【図４４】小振幅差動信号入力部とＬＤ駆動部の別の具体的構成例である。
【図４５】本発明による半導体レーザ変調駆動装置を適用したシングルビーム走査画像形成装置の一実施例の全体構成図である。
【図４６】同じくマルチビーム走査画像形成装置におけるマルチビーム走査装置の全体的構成図である。
【図４７】２チャンネル半導体レーザアレイの構成図である。
【図４８】マルチビーム走査装置の光源ユニットの分解構成図である。
【図４９】マルチビーム走査装置の別の光源ユニットの分解構成図である。
【図５０】図４８及び図４９の光源ユニットにおけるビームスポット配列を示す図である。
【図５１】マルチビーム走査装置の更に別の光源ユニットの分解構成図である。
【図５２】４チャンネル半導体レーザアレイの構成図である。
【図５３】タンデムカラー機の主要部の構成例を示す図である。
【符号の説明】
１０ ＰＣＢ１／ＡＳＩＣ１
２０ ＰＣＢ２／ＡＳＩＣ２
１１０ 画像データ生成部
１２０ ＬＤ変調信号生成部
１３０ 小振幅差動信号出力部
１３１ 正転反転信号生成部
１３２ 小振幅信号出力部
１４０ 高周波クロック生成部
１５０ 画像クロック生成部
１６０ 小振幅差動信号入力部
１７０ ＬＤ駆動部
１８０ ＶＬＤ生成部
１９０、２０１、３０１、３０２ 半導体レーザ（ＬＢ）
２００ レーザ走査光学系
２２０ 画像処理ユニット
２２１ 画像データ・書込み制御信号生成部
２２２ ＬＤ変調信号生成部
２３０ レーザ駆動ユニット
２３２ ＬＤ駆動部
Claims (23)
- 複数のパラレル信号として伝送される画像データを生成する画像データ生成手段と、前記画像データから半導体レーザ変調信号を生成する半導体レーザ変調信号生成手段と、前記半導体レーザ変調信号に基づき、半導体レーザを駆動する半導体レーザ駆動手段とを備える半導体レーザ変調駆動装置において、
前記画像データ生成手段と前記半導体レーザ変調信号生成手段とを同一の基板もしくはＡＳＩＣに形成し、前記半導体レーザ駆動手段を別の基板もしくはＡＳＩＣに形成し、
前記半導体レーザ変調信号生成手段は、半導体レーザ変調信号を小振幅の差動信号で前記半導体レーザ駆動手段へ伝送する小振幅差動信号出力部を有すると共にも、該小振幅差動信号出力部の出力段をＣＭＬもしくはＥＣＬで構成し、
前記半導体レーザ駆動手段は、前記小振幅差動信号出力部からの前記小振幅の差動信号を入力する小振幅差動信号入力部を有し、
前記小振幅差動信号出力部を含む前記半導体レーザ変調信号生成手段と前記小振幅差動信号入力部を含む前記半導体レーザ駆動手段との電源電圧が異なる、
ことを特徴とする半導体レーザ変調駆動装置。 - 請求項１記載の半導体レーザ変調駆動装置において、前記小振幅差動信号出力部は、半導体レーザ変調信号からそれと同相の正転信号と位相が１８０度異なる反転信号とを生成する正転反転信号生成部と、前記正転信号及びもしくは反転信号を入力して、小振幅の差動信号を出力する小振幅信号出力部とから構成され、前記小振幅信号出力部をＣＭＬもしくはＥＣＬで構成したことを特徴とする半導体レーザ変調駆動装置。
- 請求項１もしくは２記載の半導体レーザ変調駆動装置において、前記小振幅差動信号入力部をトランジスタの差動入力構成としたことを特徴とする半導体レーザ変調駆動装置。
- 請求項３記載の半導体レーザ変調駆動装置において、前記小振幅差動信号入力部のトランジスタをＣＭＯＳで構成し、ゲートに小振幅差動信号を入力し、ソース同士を接続することにより差動入力構成としたことを特徴とする半導体レーザ変調駆動装置。
- 請求項３記載の半導体レーザ変調駆動装置において、前記小振幅差動信号出力部の出力段をＣＭＬとしたとき、前記小振幅差動信号入力部をバイポーラトランジスタで構成し、ベースに小振幅差動信号を入力し、エミッタ同士を接続することにより差動入力構成としたことを特徴とする半導体レーザ変調駆動装置。
- 請求項１乃至５のいずれか１項に記載の半導体レーザ変調駆動装置において、伝送後の小振幅差動信号出力を抵抗で終端させることにより電流出力としたことを特徴とする半導体レーザ変調駆動装置。
- 請求項１乃至６のいずれか１項に記載の半導体レーザ変調駆動装置において、伝送前の小振幅差動信号出力を抵抗を用いて結線したことを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの負荷を１つもしくは複数の抵抗で構成することを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの負荷を１つもしくは複数のダイオードで構成することを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの基準電位を電源電圧ＶＣＣとすることを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの基準電位を電源電圧ＶＣＣより低い中間電位とすることを特徴とする半導体レーザ変調駆動装置。
- 請求項１１記載の半導体レーザ変調駆動装置において、前記中間電 位を抵抗、ダイオード、電圧源のいずれかもしくは複数を用いて生成することを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬへの入力信号のスイングを小さくする低スイング出力部を有することを特徴とする半導体レーザ変調駆動装置。
- 請求項１３記載の半導体レーザ変調駆動装置において、前記低スイング出力部はバッファもしくはインバータを用いて構成されることを特徴とする半導体レーザ変調駆動装置。
- 請求項１４記載の半導体レーザ変調駆動装置において、前記バッファもしくはインバータのハイ電位は電源電圧ＶＣＣよりも低い電位ＶＨであり、及びもしくはロー電位はグランドよりも高い電位ＶＬであることを特徴とする半導体レーザ変調駆動装置。
- 請求項１５記載の半導体レーザ変調駆動装置において、前記ハイ電位及びもしくはロー電位は１つもしくは複数のダイオードと電流源から生成することを特徴とする半導体レーザ変調駆動装置。
- 請求項１５記載の半導体レーザ変調駆動装置において、前記ハイ電位及びもしくはロー電位はバンドギャップリファレンスとオペアンプから生成することを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬを２段もしくはそれ以上つないだ構成とすることを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの片方の入力を固定電圧とすることを特徴とする半導体レーザ変調駆動装置。
- 請求項２記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの電流源を抵抗で構成することを特徴とする半導体レーザ変調駆動装置。
- 請求項８記載の半導体レーザ変調駆動装置において、前記ＣＭＬもしくはＥＣＬの負荷抵抗を外付け部品で構成することを特徴とする半導体レーザ変調駆動装置。
- 少なくとも１つ以上の半導体レーザ光源と、前記光源から出射された光束を偏向する偏向手段と、前記偏向手段によって偏向された光束を被走査媒体に導く導光手段と、前記被走査媒体上を走査して前記被走査媒体上に画像を形成する画像形成装置において、前記請求項１乃至２１のいずれか１項に記載の半導体レーザ変調駆動装置を備えたことを特徴とする画像形成装置。
- 請求項２２記載の画像形成装置において、複数の被走査媒体を有するタンデムカラー機に対応することを特徴とする画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077458A JP4259895B2 (ja) | 2003-03-20 | 2003-03-20 | 半導体レーザ変調駆動装置及び画像形成装置 |
| US10/803,042 US7496121B2 (en) | 2003-03-20 | 2004-03-18 | Laser modulating and driving device and image reproducing apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077458A JP4259895B2 (ja) | 2003-03-20 | 2003-03-20 | 半導体レーザ変調駆動装置及び画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004284130A JP2004284130A (ja) | 2004-10-14 |
| JP4259895B2 true JP4259895B2 (ja) | 2009-04-30 |
Family
ID=33292208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003077458A Expired - Fee Related JP4259895B2 (ja) | 2003-03-20 | 2003-03-20 | 半導体レーザ変調駆動装置及び画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4259895B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4636891B2 (ja) * | 2005-01-25 | 2011-02-23 | 株式会社リコー | 画像形成装置 |
| KR100942380B1 (ko) | 2007-11-23 | 2010-02-12 | 광주과학기술원 | 직접 잠금 방법을 적용한 레이저 펄스의 절대 위상 안정화장치 및 방법 |
| JP2010129570A (ja) * | 2008-11-25 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | レーザ駆動回路 |
| JP6131938B2 (ja) * | 2014-12-22 | 2017-05-24 | コニカミノルタ株式会社 | 画像形成装置 |
-
2003
- 2003-03-20 JP JP2003077458A patent/JP4259895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004284130A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7671882B2 (en) | Semiconductor laser modulation driving apparatus and image forming apparatus | |
| JP2005096094A (ja) | カラー画像形成装置、半導体レーザ変調駆動装置および画像形成装置 | |
| JP4404351B2 (ja) | 画素クロック生成回路及び画像形成装置 | |
| US20040125199A1 (en) | Pixel clock generation apparatus, pixel clock generation method, and image forming apparatus capable of correcting main scan dot position shift with a high degree of accuracy | |
| US7826110B2 (en) | Light scanning apparatus, light scanning method, image forming apparatus, and color image forming apparatus | |
| US8005321B2 (en) | Pixel clock generator, optical scanner, and image forming apparatus | |
| US7193480B2 (en) | Voltage controlled oscillator, PLL circuit, pulse modulation signal generating circuit, semiconductor laser modulation device and image forming apparatus | |
| US8310516B2 (en) | Light scanning apparatus, light scanning method, image forming apparatus, color image forming apparatus, and recording medium having program | |
| US7496121B2 (en) | Laser modulating and driving device and image reproducing apparatus using the same | |
| JP4259895B2 (ja) | 半導体レーザ変調駆動装置及び画像形成装置 | |
| JP4409842B2 (ja) | 半導体レーザ変調駆動装置及び画像形成装置 | |
| US8743169B2 (en) | Pulse-modulation-signal generating device, light-source device, and optical scanning device | |
| JP4313132B2 (ja) | 画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 | |
| JP2005208323A (ja) | 光書き込み装置及び画像形成装置 | |
| JP3945966B2 (ja) | 画像形成装置 | |
| JP2004304146A (ja) | 光源駆動装置及び画像形成装置 | |
| JP3742513B2 (ja) | 画像形成装置 | |
| JP2011198918A (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 | |
| JP4313116B2 (ja) | 画素クロック生成装置及び画像形成装置 | |
| JP4308495B2 (ja) | 光走査装置及び画像形成装置 | |
| JP4603234B2 (ja) | 画素クロック及びパルス変調信号生成装置、光学走査装置及び画像形成装置 | |
| JP2003015067A (ja) | 画像形成装置 | |
| JPH06334248A (ja) | レーザダイオードの駆動回路 | |
| JP5304838B2 (ja) | 画像形成装置 | |
| JP2002036625A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |