JP4251057B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP4251057B2
JP4251057B2 JP2003354858A JP2003354858A JP4251057B2 JP 4251057 B2 JP4251057 B2 JP 4251057B2 JP 2003354858 A JP2003354858 A JP 2003354858A JP 2003354858 A JP2003354858 A JP 2003354858A JP 4251057 B2 JP4251057 B2 JP 4251057B2
Authority
JP
Japan
Prior art keywords
electrode
priming
discharge
electrodes
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003354858A
Other languages
Japanese (ja)
Other versions
JP2005122968A (en
Inventor
弘之 橘
桂一 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003354858A priority Critical patent/JP4251057B2/en
Publication of JP2005122968A publication Critical patent/JP2005122968A/en
Application granted granted Critical
Publication of JP4251057B2 publication Critical patent/JP4251057B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

本発明はプラズマディスプレイパネル(以下、パネルとも記す)に関する。   The present invention relates to a plasma display panel (hereinafter also referred to as a panel).

近年、急速に市場規模を拡大してきたプラズマディスプレイ装置は、大画面、薄型、軽量を特徴とする視認性に優れた表示デバイスである。また、ハイビジョン放送に代表される高精細映像に対応するため、プラズマディスプレイパネルの高精細化が進められている。プラズマディスプレイパネルの電極構造にはいくつかの種類があるが、現在は大画面化、高精細化に適したAC型3電極プラズマディスプレイパネルが主流となっている。   In recent years, a plasma display device whose market scale has been rapidly expanded is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight. In addition, in order to cope with high-definition video typified by high-definition broadcasting, high-definition plasma display panels are being promoted. There are several types of electrode structures for plasma display panels. Currently, AC type three-electrode plasma display panels suitable for larger screens and higher definition are the mainstream.

AC型3電極プラズマディスプレイパネルは、一般に対向配置された前面板と背面板との間に多数の放電セルを形成している。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に対をなして複数形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とを対向配置して密封し、内部の放電空間に放電ガスを封入している。また、ハイビジョンに対応した高精細なプラズマディスプレイパネルは通常700本を超す走査電極を有する。   In the AC type three-electrode plasma display panel, a large number of discharge cells are generally formed between a front plate and a back plate that are opposed to each other. The front plate is formed with a plurality of display electrodes, each consisting of a scan electrode and a sustain electrode, in parallel with each other on the front glass substrate, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel to the data electrodes on each of the dielectric layers. A phosphor layer is formed on the side surface of the partition wall. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode and the data electrode are three-dimensionally crossed and sealed, and the discharge gas is sealed in the internal discharge space. In addition, a high-definition plasma display panel compatible with high vision usually has more than 700 scanning electrodes.

AC型プラズマディスプレイパネルを駆動する方法としては、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組合せによって階調表示を行う、いわゆるサブフィールド法が一般的である。各サブフィールドは初期化期間、書込み期間および維持期間を有する。   As a method for driving an AC type plasma display panel, a so-called subfield method is generally used in which one field period is divided into a plurality of subfields and gradation display is performed by a combination of subfields that emit light. Each subfield has an initialization period, an address period, and a sustain period.

初期化期間では、プラズマディスプレイパネルを構成する全ての放電セルに初期化放電を起こし、続く書込み放電に必要な励起粒子(以下、プライミング粒子と記す)を発生させるための初期化パルスを印加する。続く書込み期間では、プラズマディスプレイパネルに備えられた走査電極およびデータ電極にそれぞれ走査パルスおよび書込みパルスを印加し、選択的な書込み放電を起こす。続く維持期間では走査電極と維持電極との間に所定の回数の維持パルスを印加して維持放電を起こし、放電セルを発光させる。   In the initialization period, initialization pulses are applied to all discharge cells constituting the plasma display panel to generate excitation particles (hereinafter referred to as priming particles) necessary for subsequent address discharge. In the subsequent address period, a scan pulse and an address pulse are applied to the scan electrode and the data electrode provided in the plasma display panel, respectively, to cause selective address discharge. In the subsequent sustain period, a predetermined number of sustain pulses are applied between the scan electrode and the sustain electrode to cause a sustain discharge, causing the discharge cell to emit light.

放電セルにおいて放電を起こす場合、放電電圧を印加してから放電を開始するまでに時間差(以下、放電遅れと略記する)がある。そのため、放電セルを安定して放電させるには、走査パルスおよび書込みパルスのパルス幅を少なくとも放電遅れより長くしなければならない。   When a discharge is generated in a discharge cell, there is a time difference (hereinafter abbreviated as a discharge delay) from when a discharge voltage is applied to when discharge is started. Therefore, in order to discharge the discharge cell stably, the pulse width of the scan pulse and the address pulse must be longer than at least the discharge delay.

一方、書込み期間では走査パルスを走査電極に順次印加していくので、走査電極の数によって走査パルスの印加回数が決まる。すなわち、プラズマディスプレイパネルの高精細化によって走査電極の数が増えると、増加した走査電極の数に依存して書込み期間が長くなる。書込み期間が長くなれば、初期化期間または維持期間を短縮してサブフィールドの期間が変わらないようにするか、初期化期間および維持期間は変えずにサブフィールドの期間を長くするかのいずれかによる時間調整が必要になる。   On the other hand, since the scan pulse is sequentially applied to the scan electrodes in the address period, the number of scan pulses applied is determined by the number of scan electrodes. That is, when the number of scan electrodes increases due to high definition of the plasma display panel, the address period becomes longer depending on the increased number of scan electrodes. If the writing period is long, either the initialization period or the sustain period is shortened so that the subfield period does not change, or the subfield period is lengthened without changing the initialization period and the sustain period. Time adjustment by is required.

しかし、初期化期間を短縮するために初期化パルスを短くすると、放電セルの初期化が不確実となり、続く書込み放電で誤放電を起こしやすくなる。また維持期間を短縮するために維持パルスの印加回数を減らすと、維持放電の回数が減り輝度が低下する。また、サブフィールドの期間を長くするために1フィールドあたりのサブフィールドの数を減らすと階調性が低下する。   However, if the initialization pulse is shortened in order to shorten the initialization period, the initialization of the discharge cell becomes uncertain, and erroneous discharge is likely to occur in the subsequent address discharge. If the number of sustain pulses applied is reduced in order to shorten the sustain period, the number of sustain discharges is reduced and the luminance is lowered. In addition, if the number of subfields per field is reduced in order to lengthen the period of the subfield, the gradation is deteriorated.

これらの課題を解決するために、前面板に補助放電電極(以下、プライミング電極と記す)を設け前面板側の面内補助放電によって生じた補助放電(以下、プライミング放電と記す)によって放電遅れを小さくするパネルとその駆動方法が提案されている(特許文献1参照)。
特開2002−297091号公報
In order to solve these problems, an auxiliary discharge electrode (hereinafter referred to as a priming electrode) is provided on the front plate, and the discharge delay is caused by the auxiliary discharge (hereinafter referred to as priming discharge) generated by the in-plane auxiliary discharge on the front plate side. A panel to be reduced and a driving method thereof have been proposed (see Patent Document 1).
JP 2002-297091 A

しかしながら、上述のパネルにおいては、個々の補助放電セルが比較的大きいため、画像表示のための放電セル間の距離を縮めることができず、その結果、高精細化が困難であるという課題があった。   However, in the above-mentioned panel, since the individual auxiliary discharge cells are relatively large, the distance between the discharge cells for image display cannot be reduced, and as a result, there is a problem that high definition is difficult. It was.

本発明はこのような課題に鑑みてなされたものであり、プラズマディスプレイパネルの高精細化と、書込み動作の高速、安定化を実現することができ、さらに、プライミング電極が断線したときにプライミング電極の断線による不具合の発生を抑えることができるプラズマディスプレイパネルを提供することを目的とする。   The present invention has been made in view of such problems, and can achieve high definition of the plasma display panel, high speed and stabilization of the writing operation, and further, when the priming electrode is disconnected, the priming electrode It is an object of the present invention to provide a plasma display panel that can suppress the occurrence of problems due to disconnection.

本発明のプラズマディスプレイパネルは、第1の基板上に互いに平行となるように配置された走査電極および維持電極と、前記第1の基板に放電空間を挟んで対向配置される第2の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、前記データ電極を覆うように形成した誘電体層と、前記誘電体層上にのみ設けられるとともに前記走査電極および前記維持電極と平行に配置されかつ前記走査電極との間でプライミング放電を発生させるプライミング電極と、前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルおよび前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、前記第2の基板上に、前記プライミング電極と交差する方向に配置され、かつ前記複数のプライミング電極を互いに電気的に接続するショートバーを設けたことを特徴とする。 The plasma display panel according to the present invention includes a scan electrode and a sustain electrode disposed on a first substrate so as to be parallel to each other, and a second substrate disposed opposite to the first substrate with a discharge space interposed therebetween. A data electrode disposed in a direction intersecting the scan electrode and the sustain electrode, a dielectric layer formed to cover the data electrode, and the scan electrode and the sustain electrode provided only on the dielectric layer And a plurality of main discharge cells formed by the scan electrode, the sustain electrode, and the data electrode, the scan electrode, and the priming. A plurality of priming discharge cells formed with electrodes, and partitioning the primer on the second substrate. Are arranged in a direction intersecting the grayed electrode, and characterized in that a shorting bar which connects the plurality of priming electrodes electrically from each other.

この構成によれば、第2の基板上にプライミング電極を配置することで、プラズマディスプレイパネルの高精細化と、書込み動作の高速、安定化を実現することができる。さらに、ショートバーによってプライミング電極が互いに電気的に接続されているので、プライミング電極に断線が生じた場合に、電気的に接続された他のプライミング電極からショートバーを介して断線したプライミング電極に駆動電圧を印加することができる。   According to this configuration, by disposing the priming electrode on the second substrate, it is possible to realize high definition of the plasma display panel and high speed and stabilization of the writing operation. Furthermore, since the priming electrodes are electrically connected to each other by the short bar, when a disconnection occurs in the priming electrode, it is driven from another electrically connected priming electrode to the priming electrode that is disconnected via the short bar. A voltage can be applied.

また、プライミング電極のうち隣接する少なくともふたつのプライミング電極をショートバーによって互いに電気的に接続して形成する構成であってもよい。   Moreover, the structure formed by electrically connecting at least two adjacent priming electrodes among the priming electrodes to each other by a short bar may be employed.

このような構成によっても、プライミング電極に断線が生じた場合に電気的に接続された他のプライミング電極からショートバーを介して断線したプライミング電極に駆動電圧を印加することができる。   Even with such a configuration, when a disconnection occurs in the priming electrode, a driving voltage can be applied to the priming electrode that is disconnected from the other priming electrode that is electrically connected via the short bar.

また、ショートバーは隔壁の下を通るように配置され、かつ少なくとも隔壁の下に配置されたショートバーの幅が隔壁の幅以下になるように形成した構成であってもよい。   The short bar may be disposed so as to pass under the partition wall, and at least the width of the short bar disposed under the partition wall may be equal to or smaller than the partition wall width.

このような構成によれば、ショートバーを設けたことによって発生する恐れのある不要な放電を抑えることができる。   According to such a configuration, unnecessary discharge that may occur due to the provision of the short bar can be suppressed.

本発明のプラズマディスプレイパネルによれば、高精細化した場合でも書込み放電を高速で、安定して行い、かつプライミング電極が断線したときにプライミング電極の断線による不具合の発生を抑えることができるプラズマディスプレイパネルを提供することができる。   According to the plasma display panel of the present invention, even when the definition is increased, the address discharge is stably performed at a high speed, and when the priming electrode is disconnected, the occurrence of problems due to the disconnection of the priming electrode can be suppressed. Panels can be provided.

以下、本発明の実施の形態におけるプラズマディスプレイパネルについて、図面を用いて説明する。   Hereinafter, a plasma display panel according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態)
図1は本発明の実施の形態におけるプラズマディスプレイパネルを示す断面図であり、図2は同パネルの背面基板側の構造を模式的に示す斜視図である。
(Embodiment)
FIG. 1 is a cross-sectional view showing a plasma display panel according to an embodiment of the present invention, and FIG. 2 is a perspective view schematically showing a structure on the back substrate side of the panel.

図1に示すように、第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンおよびキセノンの混合ガスが封入されている。   As shown in FIG. 1, a glass front substrate 21 as a first substrate and a rear substrate 31 as a second substrate are arranged to face each other with a discharge space therebetween, and ultraviolet rays are radiated to the discharge space by discharge. A gas mixture of neon and xenon is enclosed.

前面基板21上には、走査電極22と維持電極23とが互いに平行に対をなして複数形成されている。このとき、維持電極23−走査電極22−走査電極22−維持電極23−・・・となるように2本ずつ交互に配列されている。走査電極22と維持電極23はそれぞれ透明電極22a、23aと、透明電極22a、23a上に形成された金属母線22b、23bとから構成されている。ここで、走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられている。   A plurality of scan electrodes 22 and sustain electrodes 23 are formed in parallel with each other on the front substrate 21. At this time, two electrodes are alternately arranged so as to be sustain electrode 23 -scan electrode 22 -scan electrode 22 -sustain electrode 23-. Scan electrode 22 and sustain electrode 23 are each composed of transparent electrodes 22a and 23a and metal bus bars 22b and 23b formed on transparent electrodes 22a and 23a, respectively. Here, a light absorption layer 28 made of a black material is provided between scan electrode 22 and scan electrode 22 and between sustain electrode 23 and sustain electrode 23.

走査電極22のうち、一方の走査電極22の金属母線22bの突出部分22b’は光吸収層28上にまで突出して形成されている。そして、これらの走査電極22、維持電極23および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。   Of the scanning electrodes 22, the protruding portion 22 b ′ of the metal bus 22 b of one scanning electrode 22 is formed to protrude onto the light absorption layer 28. A dielectric layer 24 and a protective layer 25 are formed so as to cover the scan electrode 22, the sustain electrode 23, and the light absorption layer 28.

背面基板31上には、走査電極22および維持電極23と交差する方向に、データ電極32が互いに平行に複数形成されている。データ電極32を覆うように誘電体層33aが形成され、誘電体層33aの上に、データ電極32と交差する方向にプライミング電極36が複数形成されている。さらに、図2に示すように、プライミング電極36と交差する方向にショートバー37を形成し、ショートバー37は隣接するプライミング電極36を互いに電気的に接続している。   On the rear substrate 31, a plurality of data electrodes 32 are formed in parallel to each other in a direction intersecting with the scan electrodes 22 and the sustain electrodes 23. A dielectric layer 33a is formed so as to cover the data electrode 32, and a plurality of priming electrodes 36 are formed on the dielectric layer 33a in a direction crossing the data electrode 32. Further, as shown in FIG. 2, a short bar 37 is formed in a direction intersecting with the priming electrode 36, and the short bar 37 electrically connects the adjacent priming electrodes 36 to each other.

誘電体層33aは所定の厚みを有しており、データ電極32とプライミング電極36との間を絶縁している。プライミング電極36を覆うようにさらに誘電体層33b(以下、誘電体層33aおよび誘電体層33bを誘電体層33とも記す)が形成され、さらにその上に主放電セル(以下、放電セルと略記する)40を区画するための隔壁34が形成されている。隔壁34は、図2に示すように、データ電極32と平行な方向に延びる縦壁部34aと、放電セル40を形成し、かつ放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。隙間部41はひとつおきにプライミング電極36を有し、プライミング電極36を有した隙間部41はプライミング放電セル(以下、プライミングセルと略記する)41aとして形成される。そして、隔壁34により区画された放電セル40に対応する誘電体層33の表面と隔壁34の側面とに蛍光体層35が設けられている。   The dielectric layer 33a has a predetermined thickness and insulates the data electrode 32 and the priming electrode 36 from each other. A dielectric layer 33b (hereinafter, dielectric layer 33a and dielectric layer 33b is also referred to as dielectric layer 33) is further formed so as to cover priming electrode 36, and a main discharge cell (hereinafter abbreviated as discharge cell) is further formed thereon. A partition wall 34 for partitioning 40 is formed. As shown in FIG. 2, the partition wall 34 includes a vertical wall portion 34 a that extends in a direction parallel to the data electrode 32, and a horizontal wall portion 34 b that forms the discharge cells 40 and that forms the gap portions 41 between the discharge cells 40. It consists of Every other gap 41 has a priming electrode 36, and the gap 41 having the priming electrode 36 is formed as a priming discharge cell (hereinafter abbreviated as priming cell) 41a. A phosphor layer 35 is provided on the surface of the dielectric layer 33 corresponding to the discharge cells 40 partitioned by the barrier ribs 34 and on the side surfaces of the barrier ribs 34.

前面基板21と背面基板31を対向配置して封着する際、前面基板21上に形成された走査電極22の金属母線22bのうち光吸収層28上に突出した突出部分22b’と、背面基板31上に形成されたプライミング電極36とが平行に、かつプライミングセル41aを挟んで対向するように位置合わせする。すなわち、図1、図2に示したプラズマディスプレイパネルは、前面基板21側に形成された突出部分22b’と、背面基板31側に形成されたプライミング電極36との間でプライミング放電を行う構成となっている。また、図1ではプライミングセル41a側に蛍光体層35を形成していないが、これは、放電を阻害する働きのある蛍光体層を設けないことでプライミング放電を発生しやすくするためである。さらに、突出部分22b’とプライミング電極36との間隔はデータ電極32と透明電極22aとの間隔よりも短いので、プライミング放電は書込み放電よりも放電開始電圧が低く、放電が発生しやすい。   When the front substrate 21 and the rear substrate 31 are arranged to face each other and sealed, a protruding portion 22b ′ protruding on the light absorption layer 28 among the metal bus bars 22b of the scanning electrode 22 formed on the front substrate 21, and the rear substrate Alignment is performed so that the priming electrode 36 formed on 31 is parallel to and opposed to the priming cell 41a. That is, the plasma display panel shown in FIGS. 1 and 2 performs a priming discharge between the protruding portion 22b ′ formed on the front substrate 21 side and the priming electrode 36 formed on the back substrate 31 side. It has become. Further, in FIG. 1, the phosphor layer 35 is not formed on the priming cell 41a side, but this is because a priming discharge is easily generated by not providing a phosphor layer that functions to inhibit discharge. Further, since the interval between the protruding portion 22b 'and the priming electrode 36 is shorter than the interval between the data electrode 32 and the transparent electrode 22a, the priming discharge has a lower discharge start voltage than the address discharge and is likely to generate a discharge.

なお、図1、図2にはプライミング電極36を覆うようにさらに誘電体層33bが形成されているが、この誘電体層33bは形成しなくてもよい。また、図1では隙間部41側に蛍光体層35を形成していないが、隙間部41側に蛍光体層35を形成する構成としてもよい。   1 and 2, a dielectric layer 33b is further formed so as to cover the priming electrode 36. However, the dielectric layer 33b may not be formed. Further, in FIG. 1, the phosphor layer 35 is not formed on the gap 41 side, but the phosphor layer 35 may be formed on the gap 41 side.

図3(A)は図2のA−A線に沿う断面図であり、図3(B)は図2のB−B線に沿う断面図である。なお、ショートバー37は、図3に示すように、縦壁部34aの下を通るように配置する。   3A is a cross-sectional view taken along line AA in FIG. 2, and FIG. 3B is a cross-sectional view taken along line BB in FIG. In addition, the short bar 37 is arrange | positioned so that it may pass under the vertical wall part 34a, as shown in FIG.

図4は本発明の実施の形態におけるプラズマディスプレイパネルの電極配列図である。列方向にm列のデータ電極D〜D(図1のデータ電極32)が配列され、行方向にn行の走査電極SC〜SC(図1の走査電極22)とn行の維持電極SU〜SU(図1の維持電極23)とが維持電極SU−走査電極SC−走査電極SC−維持電極SU−・・・となるように2本ずつ交互に配列されている。そして、本発明の実施の形態においては奇数行目の走査電極SC、SC、・・・の突出部分(図1の突出部分22b’)と対向するようにn/2本のプライミング電極PR、PR、・・・(図1のプライミング電極36)が配列されている。 FIG. 4 is an electrode array diagram of the plasma display panel in accordance with the exemplary embodiment of the present invention. M columns of data electrodes D 1 to D m (data electrodes 32 in FIG. 1) are arranged in the column direction, and n rows of scan electrodes SC 1 to SC n (scan electrodes 22 in FIG. 1) and n rows of data electrodes are arranged in the row direction. sustain electrodes SU 1 to SU n (sustain electrodes 23 in FIG. 1) and the sustain electrodes SU 1 - scan electrode SC 1 - scan electrode SC 2 - sustain electrode SU 2 - · · · and so as to alternately arranged two by two Has been. In the embodiment of the present invention, n / 2 priming electrodes PR are arranged so as to face the protruding portions of the odd-numbered scan electrodes SC 1 , SC 3 ,... (The protruding portion 22 b ′ in FIG. 1). 1 , PR 3 ,... (Priming electrode 36 in FIG. 1) are arranged.

そして、一対の走査電極SC、維持電極SU(i=1〜n)とひとつのデータ電極D(j=1〜m)とを含む放電セルCi,j(図1の放電セル40)が放電空間内に形成される。このとき放電セルCの総数はm×n個になる。また1〜n行のうちの奇数行に走査電極SCの突出部分とプライミング電極PRとを含むプライミングセルPS(図1のプライミングセル41a)が形成され、プライミングセルPSの総数はn/2になる。 A discharge cell C i, j (discharge cell 40 in FIG. 1) including a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (j = 1 to m ). ) Is formed in the discharge space. At this time, the total number of discharge cells C is mxn. In addition, a priming cell PS i (priming cell 41a in FIG. 1) including the protruding portion of the scan electrode SC i and the priming electrode PR i is formed in an odd number of 1 to n rows, and the total number of priming cells PS is n / 2

このように、本発明の実施の形態におけるプラズマディスプレイパネルにおいては、奇数行目の走査電極SC(p=奇数)は突出部分22b’を持ち、自己の走査に伴ってプライミング放電を発生させるとともに書込みを行う。一方、偶数行目の走査電極SCp+1は突出部分22b’がなく、自己の走査に伴うプライミング放電を発生させずに書込みを行う。 As described above, in the plasma display panel according to the embodiment of the present invention, the scan electrodes SC p (p = odd number) in the odd-numbered rows have the protruding portions 22b ′, and generate priming discharge along with their own scanning. Write. On the other hand, the scan electrode SC p + 1 in the even-numbered row does not have the protruding portion 22b ′, and writing is performed without generating a priming discharge associated with its own scanning.

次に、パネルを駆動するための駆動波形とそのタイミングについて説明する。   Next, driving waveforms and timings for driving the panel will be described.

図5は、本発明の実施の形態におけるプラズマディスプレイパネルの駆動波形図である。なお、本発明の実施の形態においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外は同様の動作を行うので、ここではひとつのサブフィールドについてのみ動作を説明する。   FIG. 5 is a drive waveform diagram of the plasma display panel in accordance with the exemplary embodiment of the present invention. In the embodiment of the present invention, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period, and each subfield has a different number of sustain pulses in the sustain period. Since the same operation is performed except for the above, only the operation of one subfield will be described here.

初期化期間前半部では、データ電極D〜D、維持電極SU〜SUおよびプライミング電極PR〜PRn−1をそれぞれ0(V)に保持し、走査電極SC〜SCには、維持電極SU〜SUに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC〜SCと維持電極SU〜SU、データ電極D〜D、プライミング電極PR〜PRn−1との間でそれぞれ1回目の微弱な初期化放電が起こる。そして、走査電極SC〜SC上部に負の壁電圧が蓄積されるとともに、データ電極D〜D上部、維持電極SU〜SU上部およびプライミング電極PR〜PRn−1上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧をあらわす。 In half of the initializing period, data electrodes D 1 to D m, sustain electrodes SU 1 to SU n and priming electrodes PR 1 ~PR n-1 respectively kept 0 (V), to the scan electrodes SC 1 to SC n from the voltage V i1 of the discharge start voltage or less with respect to sustain electrodes SU 1 to SU n, and applies the ramp waveform voltage gradually rises toward the voltage V i2 that exceeds the discharge start voltage. While the ramp waveform voltage rises, the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n−1 are each first time. A weak initializing discharge occurs. Negative wall voltage is accumulated on scan electrodes SC 1 to SC n upper, data electrodes D 1 to D m upper, the sustain electrodes SU 1 to SU n upper and priming electrode PR 1 ~PR n-1 top Accumulates positive wall voltage. Here, the wall voltage at the upper part of the electrode represents a voltage generated by the wall charge accumulated on the dielectric layer covering the electrode.

初期化期間後半部では、維持電極SU〜SUを正電圧Veに保ち、走査電極SC〜SCには、維持電極SU〜SUに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC〜SCと維持電極SU〜SU、データ電極D〜D、プライミング電極PR〜PRn−1との間でそれぞれ2回目の微弱な初期化放電が起こる。そして、走査電極SC〜SC上部の負の壁電圧および維持電極SU〜SU上部の正の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR〜PRn−1上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。 In the second half of the initializing period, maintaining the sustain electrodes SU 1 to SU n to a positive voltage Ve, the scan electrodes SC 1 to SC n, the voltage V i3 which is a discharge start voltage or less with respect to sustain electrodes SU 1 to SU n Is applied with a ramp waveform voltage that gradually falls toward voltage V i4 exceeding the discharge start voltage. During this time, the second weak initializing discharge is generated between the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n−1. Occur. Then, negative wall voltage and sustain electrodes SU 1 to SU n positive wall voltage on scan electrodes SC 1 to SC n upper are weakened, positive wall voltage on data electrodes D 1 to D m upper address operation The positive wall voltage above the priming electrodes PR 1 to PR n−1 is also adjusted to a value suitable for the priming operation. This completes the initialization operation.

書込み期間では、走査電極SC〜SCを一旦電圧Vcに保持する。そして、プライミング電極PR〜PRn−1に電圧変化分(Vc−Vi4)とほぼ等しい電圧Vqを印加する。 In the address period, scan electrodes SC 1 to SC n are temporarily held at voltage Vc. Then, a voltage Vq substantially equal to the voltage change (Vc−V i4 ) is applied to the priming electrodes PR 1 to PR n−1 .

まず、奇数行目の放電セルCp,1〜Cp,mの書込み動作では、走査電極SCに走査パルス電圧Vaを印加するとともに、表示すべき画像信号に対応するデータ電極D(kは1〜mの整数)に正の書込みパルスVdを印加する。奇数行目の走査電極SCは自己の走査に伴ってプライミング放電を発生させるとともに書込みを行う走査電極である。したがって、この走査パルス電圧Vaの印加により、プライミングセルPSにおいてプライミング電極PRと走査電極SCとの間でプライミング放電が発生し、放電セルCp,1〜Cp,mと放電セルCp+1,1〜CP+1,mとの内部にプライミングが供給される。このときの放電は、上述したようにプライミングセルが放電しやすい構造であるため、放電遅れが小さく速い安定したプライミング放電となる。 First, in the address operation of the discharge cells C p, 1 to C p, m in the odd-numbered rows, the scan pulse voltage Va is applied to the scan electrode SC p and the data electrode D k (k corresponding to the image signal to be displayed is displayed. Is an integer of 1 to m), and a positive write pulse Vd is applied. The scan electrodes SC p of odd rows are scanning electrodes for writing with generating the priming discharge in accordance with the self-scanning. Therefore, by applying the scan pulse voltage Va, a priming discharge is generated between the priming electrode PR p and the scan electrode SC p in the priming cell PS p , and the discharge cells C p, 1 to C p, m and the discharge cell C Priming is supplied inside p + 1,1 to CP + 1, m . Since the discharge at this time has a structure in which the priming cell easily discharges as described above, the discharge becomes a fast and stable priming discharge with a small discharge delay.

その後引き続いて書込みパルス電圧を印加したデータ電極Dに対応する放電セルCp,kで書込み放電が発生する。このとき、放電セルCp,kの放電は走査電極SCとプライミング電極PRとの間で発生したプライミング放電からプライミングが供給されつつ発生するので、プライミングセルからプライミングの供給が始まるまでの時間遅れはあるものの、プライミング供給後は放電遅れが小さく安定した放電となる。 Subsequently, an address discharge is generated in the discharge cells Cp, k corresponding to the data electrodes Dk to which the address pulse voltage is applied. At this time, since the discharge of the discharge cell C p, k is generated while priming is supplied from the priming discharge generated between the scan electrode SC p and the priming electrode PR p , the time until the supply of priming from the priming cell is started. Although there is a delay, the discharge is small and stable after the priming supply.

この書込み放電により放電セルCp,kの走査電極SC上部に正電圧が蓄積され、維持電極SU上部に負電圧が蓄積されて、奇数行目の書込み動作が終了する。 By this address discharge, a positive voltage is accumulated on the scan electrode SC p of the discharge cells C p, k and a negative voltage is accumulated on the sustain electrode SU p, and the address operation in the odd-numbered rows is completed.

次に、偶数行目の放電セルCp+1,1〜CP+1,mの書込み動作では、p+1行目の走査電極SCP+1に走査パルス電圧Vaを印加すると同時に、データ電極D〜Dのうちp+1行目に表示すべき画像信号に対応するデータ電極Dに正の書込みパルス電圧Vdを印加する。これにより、データ電極Dと走査電極SCP+1との交差部で放電が発生する。このとき、放電セルCP+1,kでは走査電極SCとプライミング電極PRとの間で発生したプライミング放電から十分なプライミングがすでに供給された状態で放電が発生するので、書込み放電の放電遅れは非常に小さく安定した放電となる。 Next, in the address operation of the discharge cells C p + 1,1 to C P + 1, m in the even-numbered row, the scan pulse voltage Va is applied to the scan electrode SCP + 1 in the p + 1 row, and at the same time, among the data electrodes D 1 to D m A positive address pulse voltage Vd is applied to the data electrode Dk corresponding to the image signal to be displayed in the (p + 1) th row. As a result, a discharge is generated at the intersection between the data electrode Dk and the scan electrode SCP + 1 . At this time, in the discharge cell C P + 1, k , discharge occurs in a state where sufficient priming has already been supplied from the priming discharge generated between the scan electrode SC p and the priming electrode PR p , so the discharge delay of the address discharge is Very small and stable discharge.

この書込み放電により放電セルCp+1,kの走査電極SC上部に正電圧が蓄積され、維持電極SU上部に負電圧が蓄積されて、偶数行目の書込み動作が終了する。 By this address discharge, a positive voltage is accumulated on the scan electrode SC p of the discharge cell C p + 1, k , and a negative voltage is accumulated on the sustain electrode SU p, and the address operation in the even-numbered row is completed.

以下、同様の書込み動作をn行目の放電セルCn,kに至るまで行い、書込み動作が終了する。 Thereafter, the same address operation is performed until the discharge cell C n, k in the n- th row , and the address operation is completed.

維持期間では、走査電極SC〜SCおよび維持電極SU〜SUを0(V)に一旦戻した後、走査電極SC〜SCに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした放電セルCi,jにおける走査電極SC上部と維持電極SU上部との間の電圧は、正の維持パルス電圧Vsに加えて、書込み期間において走査電極SC上部および維持電極SU上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、放電セルCi,jにおいて維持放電が発生する。以降同様に、走査電極SC〜SCと維持電極SU〜SUとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCi,kに対して維持パルスの回数だけ維持放電が継続して行われる。 In the sustain period, after returning once to the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n to 0 (V), applies a positive sustain pulse voltage Vs to scan electrodes SC 1 to SC n. At this time, the voltage between the upper portion of scan electrode SC i and upper portion of sustain electrode SU i in discharge cell C i, j where address discharge has occurred is in addition to positive sustain pulse voltage Vs, and scan electrode SC i in the address period. The wall voltage accumulated in the upper part and the upper part of the sustain electrode SU i is added to be higher than the discharge start voltage. As a result, a sustain discharge is generated in the discharge cells C i, j . Similarly, the sustain pulses are alternately applied to scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SUn, so that the number of sustain pulses is equal to the number of sustain pulses for discharge cells C i, k that have caused address discharge. The sustain discharge is continuously performed.

このように、本発明の実施の形態では、奇数行目の放電セルCp,1〜Cp,mの書込み動作において、背面基板31側に設けたプライミング電極PRと前面基板21側に設けた走査電極SCとの間でプライミング放電を発生させる。このとき、プライミング電極PR〜PRn−1には常に共通の電圧波形を印加している。このプライミング放電の発生により、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングを供給することができ、放電遅れが小さく、高速かつ安定した書込み放電を実現することができる。 Thus, in the embodiment of the present invention, the discharge cell C p of the odd-numbered rows, 1 -C p, in a write operation of m, provided in priming electrode PR p and the front substrate 21 provided on the back substrate 31 side the priming discharge is generated between the scan electrodes SC p and. At this time, a common voltage waveform is always applied to the priming electrodes PR 1 to PR n−1 . Due to the occurrence of the priming discharge, priming can be supplied to the inside of the discharge cells C p, 1 to C p, m and the discharge cells C p + 1,1 to C p + 1, m, and the discharge delay is small, and it is fast and stable. Address discharge can be realized.

次に、ショートバー37について説明する。   Next, the short bar 37 will be described.

プラズマディスプレイパネルの製造工程では、様々な要因によりプラズマディスプレイパネルの電極に断線が発生することがある。プライミング電極36が断線すれば、断線箇所においてプライミング放電が発生せず、断線箇所周辺の放電セル40にプライミングを供給できなくなり、書込み放電の放電遅れが大きくなって書込み動作が不安定になる。書込み動作が不安定になれば、正常な画像を表示できなくなる。通常、プラズマディスプレイパネルの製造工程では、このような不具合を有するプラズマディスプレイパネルを選別するための工程(以下、選別工程)を設け、不良品を選別している。また、電極が断線したプラズマディスプレイパネルは、廃棄するか、または断線箇所を修復する作業(以下、リペア)を行うなどの処置を施さねばならず、これらのことはいずれもプラズマディスプレイパネルの製造にかかるコストを増やす原因となっている。   In the manufacturing process of the plasma display panel, disconnection may occur in the electrodes of the plasma display panel due to various factors. If the priming electrode 36 is disconnected, priming discharge does not occur at the disconnection portion, and priming cannot be supplied to the discharge cells 40 around the disconnection portion, and the discharge delay of the address discharge becomes large and the address operation becomes unstable. If the writing operation becomes unstable, a normal image cannot be displayed. Usually, in the manufacturing process of a plasma display panel, a process for selecting a plasma display panel having such a defect (hereinafter, a selection process) is provided to select defective products. In addition, the plasma display panel with broken electrodes must be disposed of, or repaired (hereinafter referred to as repair), and other measures must be taken, which all contribute to the manufacture of plasma display panels. This increases the cost.

図6は本発明の実施の形態における背面基板側の構造を模式的に示す平面図である。なお、図6ではショートバー37の位置および形状をわかりやすく示すために隔壁34を破線で示している。すなわち、本発明の実施の形態では、図6に示すように、プライミング電極36と交差する方向にショートバー37を形成し、プライミング電極36を互いに電気的に連接する構成としている。本発明の実施の形態では全てのプライミング電極36に対して常に共通の電圧波形を印加するように構成しているので、プライミング電極36を互いに電気的に連接することで、断線したプライミング電極36に対して、電気的に接続された他のプライミング電極36からショートバー37を介して駆動電圧を印加することができるようになる。このように、本発明のプラズマディスプレイパネルはショートバーを有しているので、たとえプライミング電極が断線しても、断線箇所においてプライミング放電を発生することができ、正常な画像を表示することが可能となる。   FIG. 6 is a plan view schematically showing the structure on the back substrate side in the embodiment of the present invention. In FIG. 6, the partition wall 34 is indicated by a broken line for easy understanding of the position and shape of the short bar 37. That is, in the embodiment of the present invention, as shown in FIG. 6, the short bar 37 is formed in the direction intersecting with the priming electrode 36, and the priming electrodes 36 are electrically connected to each other. In the embodiment of the present invention, since a common voltage waveform is always applied to all the priming electrodes 36, the priming electrodes 36 are electrically connected to each other so that the disconnected priming electrodes 36 are connected to each other. On the other hand, it becomes possible to apply a drive voltage from another electrically connected priming electrode 36 via a short bar 37. Thus, since the plasma display panel of the present invention has a short bar, even if the priming electrode is disconnected, priming discharge can be generated at the disconnected portion, and a normal image can be displayed. It becomes.

また、本発明の実施の形態では、図6に示すようにショートバー37を縦壁部34aの下を通るように配置し、かつ少なくとも縦壁部34aの下に配置されたショートバー37の幅を縦壁部34aの短手方向の幅以下に形成することで、ショートバー37が放電セル40の領域にかからないように構成することができる。この様子を、図7のプライミング電極36、ショートバー37および縦壁部34aの構造を模式的に示す斜視図を用いて示す。ただし、図7では放電セル40を省略している。上述したように、前面基板21側には、放電セル40を挟んで透明電極22a、23aが対をなして形成されている。したがって、ショートバー37の幅が縦壁部34aの短手方向の幅よりも広く形成されたり、あるいはショートバー37が縦壁部34aの下以外の場所に配置されて放電セル40の領域にかかってしまうと、ショートバー37と透明電極22aまたは透明電極23aとの間で不要な放電を起こす恐れがある。すなわち、本発明の実施の形態においては、このようにショートバー37が縦壁部34aの下に隠れるようにショートバー37の幅および配置を構成することによって、ショートバー37と他の電極との間に不要な放電を生じないようにしている。   Further, in the embodiment of the present invention, as shown in FIG. 6, the short bar 37 is disposed so as to pass under the vertical wall portion 34a, and at least the width of the short bar 37 disposed under the vertical wall portion 34a. Can be configured so that the short bar 37 does not cover the region of the discharge cell 40. This state is shown using a perspective view schematically showing the structure of the priming electrode 36, the short bar 37, and the vertical wall portion 34a of FIG. However, the discharge cells 40 are omitted in FIG. As described above, the transparent electrodes 22a and 23a are formed in pairs on the front substrate 21 side with the discharge cell 40 interposed therebetween. Therefore, the width of the short bar 37 is formed wider than the width of the vertical wall portion 34a in the short direction, or the short bar 37 is disposed at a place other than the lower portion of the vertical wall portion 34a and covers the region of the discharge cell 40. If this happens, unnecessary discharge may occur between the short bar 37 and the transparent electrode 22a or the transparent electrode 23a. That is, in the embodiment of the present invention, by configuring the width and arrangement of the short bar 37 so that the short bar 37 is hidden under the vertical wall portion 34a in this manner, An unnecessary discharge is not generated in the meantime.

図8は本発明の実施の形態におけるショートバー37の構成の一例を示す平面図である。図8に示すように、隣り合うプライミング電極36を複数のショートバー37で接続する構成としてもよい。このように構成することで、ひとつのプライミング電極36に発生する断線が2箇所あるいはそれ以上の複数箇所であっても、上述した不具合の発生を抑えることが可能となるからである。本願発明者が行った実験では、42インチサイズのプラズマディスプレイパネルにおいて約10cmに1本程度の間隔でショートバー37を配置することで、プラズマディスプレイパネルの製造工程から選別工程を省いても歩留まりに影響を与えなくなることが確認されている。選別工程が不必要になれば、さらに製造工程におけるコストを抑えることが可能となる。図9は本発明の実施の形態におけるショートバー37の構成の他の一例を示す平面図である。図8に示したように近接するショートバー37がひとつの直線上に並ぶような構成であってもよいが、図9に示すように近接するふたつのショートバー37が連続してひとつの直線上に並ばないように配置する構成であってもよい。   FIG. 8 is a plan view showing an example of the configuration of the short bar 37 in the embodiment of the present invention. As shown in FIG. 8, adjacent priming electrodes 36 may be connected by a plurality of short bars 37. By configuring in this way, it is possible to suppress the occurrence of the above-described problem even if there are two or more disconnections occurring in one priming electrode 36. In the experiment conducted by the present inventor, by arranging the short bars 37 at intervals of about 10 cm in a 42-inch size plasma display panel, it is possible to increase the yield even if the screening process is omitted from the manufacturing process of the plasma display panel. It has been confirmed that it has no effect. If the sorting process becomes unnecessary, the cost in the manufacturing process can be further reduced. FIG. 9 is a plan view showing another example of the configuration of the short bar 37 in the embodiment of the present invention. As shown in FIG. 8, the adjacent short bars 37 may be arranged on one straight line. However, as shown in FIG. 9, two adjacent short bars 37 are continuously arranged on one straight line. The structure arrange | positioned so that it may not line up.

なお、隣り合うプライミング電極36を接続するショートバー37がひとつであり、かつプライミング電極36の一端から駆動電圧を印加する構成であれば、他端にショートバー37を配置する構成が望ましい。図10は本発明の実施の形態における背面基板側の構造の一例を模式的に示す平面図である。ただし、図10ではショートバー37を接続している方の端部のみを図示している。このとき、端部に配置されたショートバー37は、他の電極との不要な放電を起こす恐れが非常に低いので、図10に示すようにショートバー37の幅を縦壁部34aの短手方向の幅よりも広く形成する構成としてもよい。   If there is one short bar 37 that connects adjacent priming electrodes 36 and a driving voltage is applied from one end of the priming electrode 36, a configuration in which the short bar 37 is disposed at the other end is desirable. FIG. 10 is a plan view schematically showing an example of the structure on the back substrate side in the embodiment of the present invention. However, FIG. 10 shows only the end portion to which the short bar 37 is connected. At this time, the short bar 37 disposed at the end portion is very unlikely to cause unnecessary discharge with other electrodes. Therefore, as shown in FIG. 10, the width of the short bar 37 is reduced to the short side of the vertical wall portion 34a. It is good also as a structure formed wider than the width | variety of a direction.

図11(a)〜(d)は本発明の実施の形態におけるプライミング電極36およびショートバー37の構造の例を模式的に示す斜視図である。図11(a)はプライミング電極36とショートバー37とを同じ厚みおよび同じ配置面に形成する構成を示した図である。この構成では、プラズマディスプレイパネルの製造工程において、プライミング電極36とショートバー37とを同一工程で製造することができる。図11(b)はショートバー37をプライミング電極36よりも薄く形成する構成を示した図である。この構成では、ショートバー37を形成するための材料を少なくしてショートバー37を形成することができる。図11(c)、(d)はプライミング電極36の上または下に、ショートバー37を配置して形成する構成を示している。この構成では、プラズマディスプレイパネルの製造工程において、プライミング電極36を形成する前、または形成した後に、例えばワイヤー状にしたショートバー37を一括して形成することができる。   11A to 11D are perspective views schematically showing examples of the structures of the priming electrode 36 and the short bar 37 in the embodiment of the present invention. FIG. 11A shows a configuration in which the priming electrode 36 and the short bar 37 are formed on the same thickness and the same arrangement surface. In this configuration, in the plasma display panel manufacturing process, the priming electrode 36 and the short bar 37 can be manufactured in the same process. FIG. 11B is a diagram showing a configuration in which the short bar 37 is formed thinner than the priming electrode 36. In this configuration, the short bar 37 can be formed with less material for forming the short bar 37. FIGS. 11C and 11D show a configuration in which a short bar 37 is disposed on or below the priming electrode 36. In this configuration, in the manufacturing process of the plasma display panel, before or after the priming electrode 36 is formed, for example, the wire-like short bar 37 can be formed in a lump.

なお、本発明の実施の形態では、放電セル40の形状が四角形になるように縦壁部34aをデータ電極32と平行に形成して、その縦壁部34aの下にショートバー37を配置する例を説明した。しかし、本発明の実施の形態はこの構成に限定するものではなく、例えば六角形などの四角形以外の形状に放電セル40を形成するように縦壁部34aを形成する構成であっても、ショートバー37を縦壁部34aの形状に合わせて縦壁部34aの下に配置することで上述と同様の効果を得ることができる。   In the embodiment of the present invention, the vertical wall portion 34a is formed in parallel with the data electrode 32 so that the discharge cell 40 has a quadrangular shape, and the short bar 37 is disposed under the vertical wall portion 34a. An example was explained. However, the embodiment of the present invention is not limited to this configuration. For example, even if the vertical wall portion 34a is formed so as to form the discharge cell 40 in a shape other than a quadrangle such as a hexagon, By arranging the bar 37 below the vertical wall portion 34a in accordance with the shape of the vertical wall portion 34a, the same effect as described above can be obtained.

なお、本発明の実施の形態は、上述した構成例を任意に組合せてショートバー37を形成する構成としてもよい。   The embodiment of the present invention may be configured to form the short bar 37 by arbitrarily combining the above-described configuration examples.

以上説明したように、本発明のプラズマディスプレイパネルは、背面基板側にプライミング電極を設けることで、プラズマディスプレイパネルを高精細化した場合でも放電遅れが小さく、高速かつ安定した書込み放電を実現することができる。加えて、ショートバーを設け、隣接するプライミング電極をショートバーによって互いに電気的に接続することで、プライミング電極が断線した場合でもプライミング電極の断線に関する不具合の発生を抑えることができ、製造工程において、例えばリペアなどに費やしていたコストを抑えることが可能となる。   As described above, the plasma display panel according to the present invention is provided with a priming electrode on the back substrate side, so that even when the plasma display panel has a high definition, the discharge delay is small and high-speed and stable address discharge can be realized. Can do. In addition, by providing a short bar and electrically connecting adjacent priming electrodes to each other by the short bar, even when the priming electrode is disconnected, it is possible to suppress the occurrence of problems related to the disconnection of the priming electrode. For example, it is possible to reduce the cost spent on repairs.

本発明にかかるプラズマディスプレイパネルは、高精細化した場合でも書込み放電を高速で、安定して行い、かつプライミング電極が断線したときにプライミング電極の断線による不具合の発生を抑えることができ、産業上有用である。   The plasma display panel according to the present invention can perform address discharge at high speed and stably even when the definition is increased, and can suppress the occurrence of problems due to disconnection of the priming electrode when the priming electrode is disconnected. Useful.

本発明の実施の形態におけるプラズマディスプレイパネルを示す断面図Sectional drawing which shows the plasma display panel in embodiment of this invention 本発明の実施の形態におけるプラズマディスプレイパネルの背面基板側の構造を模式的に示す斜視図The perspective view which shows typically the structure by the side of the back substrate of the plasma display panel in embodiment of this invention. (A)は図2のA−A線に沿う断面図(B)は図2のB−B線に沿う断面図(A) is a cross-sectional view taken along the line AA in FIG. 2 (B) is a cross-sectional view taken along the line BB in FIG. 本発明の実施の形態におけるプラズマディスプレイパネルの電極配列図Electrode arrangement diagram of plasma display panel in accordance with the exemplary embodiment of the present invention 本発明の実施の形態におけるプラズマディスプレイパネルの駆動波形図Driving waveform diagram of plasma display panel in accordance with the exemplary embodiment of the present invention 本発明の実施の形態における背面基板側の構造を模式的に示す平面図The top view which shows typically the structure by the side of the back substrate in embodiment of this invention 本発明の実施の形態におけるプライミング電極、ショートバーおよび縦壁部の構造を模式的に示す斜視図The perspective view which shows typically the structure of the priming electrode, short bar, and vertical wall part in embodiment of this invention 本発明の実施の形態におけるショートバーの構成の一例を示す平面図The top view which shows an example of a structure of the short bar in embodiment of this invention 本発明の実施の形態におけるショートバーの構成の他の一例を示す平面図The top view which shows another example of a structure of the short bar in embodiment of this invention 本発明の実施の形態における背面基板側の構造の一例を模式的に示す平面図The top view which shows typically an example of the structure by the side of the back substrate in embodiment of this invention (a)〜(d)は本発明の実施の形態におけるプライミング電極およびショートバーの構造の例を模式的に示す斜視図(A)-(d) is a perspective view which shows typically the example of the structure of the priming electrode and short bar in embodiment of this invention

符号の説明Explanation of symbols

21 (ガラス製の)前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
22b’ 突出部分
23 維持電極
24,33,33a,33b 誘電体層
25 保護層
28 光吸収層
31 (ガラス製の)背面基板
32 データ電極
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
36 プライミング電極
37 ショートバー
40 放電セル
41 隙間部
41a プライミングセル
21 Front substrate 22 (made of glass) 22 Scan electrode 22a, 23a Transparent electrode 22b, 23b Metal bus 22b 'Protruding portion 23 Sustain electrode 24, 33, 33a, 33b Dielectric layer 25 Protective layer 28 Light absorbing layer 31 (made of glass ) Back substrate 32 Data electrode 34 Partition 34a Vertical wall 34b Horizontal wall 35 Phosphor layer 36 Priming electrode 37 Short bar 40 Discharge cell 41 Gap 41a Priming cell

Claims (3)

第1の基板上に互いに平行となるように配置された走査電極および維持電極と、前記第1の基板に放電空間を挟んで対向配置される第2の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、前記データ電極を覆うように形成した誘電体層と、前記誘電体層上にのみ設けられるとともに前記走査電極および前記維持電極と平行に配置されかつ前記走査電極との間でプライミング放電を発生させるプライミング電極と、前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルおよび前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、前記第2の基板上に、前記プライミング電極と交差する方向に配置され、かつ前記複数のプライミング電極を互いに電気的に接続するショートバーを設けたことを特徴とするプラズマディスプレイパネル。 A scan electrode and a sustain electrode arranged so as to be parallel to each other on the first substrate, and the scan electrode and the sustain electrode arranged on the second substrate opposed to each other with a discharge space interposed therebetween A data electrode arranged in a direction intersecting with the data electrode, a dielectric layer formed so as to cover the data electrode, and provided only on the dielectric layer and arranged in parallel with the scan electrode and the sustain electrode and the scan A priming electrode for generating a priming discharge with the electrode, a plurality of main discharge cells formed with the scan electrode, the sustain electrode, and the data electrode, and a plurality of formed with the scan electrode and the priming electrode Barrier ribs formed so as to partition priming discharge cells, disposed on the second substrate in a direction intersecting with the priming electrodes, and A plasma display panel, characterized in that a shorting bar which connects the serial plurality of priming electrodes electrically from each other. プライミング電極のうち隣接する少なくともふたつのプライミング電極をショートバーによって互いに電気的に接続したことを特徴とする請求項1記載のプラズマディスプレイパネル。 2. The plasma display panel according to claim 1, wherein at least two adjacent priming electrodes among the priming electrodes are electrically connected to each other by a short bar. ショートバーは隔壁の下を通るように配置され、かつ少なくとも前記隔壁の下に配置された前記ショートバーの幅が前記隔壁の幅以下になるように形成したことを特徴とする請求項1記載のプラズマディスプレイパネル。 The short bar is disposed so as to pass under the partition, and at least a width of the short bar disposed under the partition is formed to be equal to or less than a width of the partition. Plasma display panel.
JP2003354858A 2003-10-15 2003-10-15 Plasma display panel Expired - Fee Related JP4251057B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003354858A JP4251057B2 (en) 2003-10-15 2003-10-15 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354858A JP4251057B2 (en) 2003-10-15 2003-10-15 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2005122968A JP2005122968A (en) 2005-05-12
JP4251057B2 true JP4251057B2 (en) 2009-04-08

Family

ID=34612651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354858A Expired - Fee Related JP4251057B2 (en) 2003-10-15 2003-10-15 Plasma display panel

Country Status (1)

Country Link
JP (1) JP4251057B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599627B1 (en) 2005-01-20 2006-07-12 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
JP2005122968A (en) 2005-05-12

Similar Documents

Publication Publication Date Title
KR100715625B1 (en) Plasma display panel drive method
KR100700407B1 (en) Method of driving plasma display panel
JP2005174850A (en) Plasma display panel
JP4251057B2 (en) Plasma display panel
JP3888321B2 (en) Driving method of plasma display panel
JP4325237B2 (en) Plasma display panel
JP4075878B2 (en) Driving method of plasma display panel
JP3988667B2 (en) Driving method of plasma display panel
KR100962810B1 (en) Plasma display device
JP4239779B2 (en) Plasma display panel
JP4228835B2 (en) Plasma display panel
JP4232609B2 (en) Plasma display panel
JP2006351259A (en) Plasma display panel
KR100962809B1 (en) Plasma display device
KR100976668B1 (en) Plasma display device
JP4258351B2 (en) Plasma display panel
JP4211579B2 (en) Plasma display panel
JP4507709B2 (en) Driving method of plasma display panel
JP2005100736A (en) Plasma display panel
JP4461733B2 (en) Driving method of plasma display panel
JP2005100737A (en) Plasma display panel
JP2005338458A (en) Method for driving plasma display panel, and plasma display apparatus
JP2005353515A (en) Plasma display panel
JP2006172800A (en) Plasma display panel and its driving method
JP2006031992A (en) Plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees