JP4250857B2 - Solid-state image sensor - Google Patents

Solid-state image sensor Download PDF

Info

Publication number
JP4250857B2
JP4250857B2 JP2000170965A JP2000170965A JP4250857B2 JP 4250857 B2 JP4250857 B2 JP 4250857B2 JP 2000170965 A JP2000170965 A JP 2000170965A JP 2000170965 A JP2000170965 A JP 2000170965A JP 4250857 B2 JP4250857 B2 JP 4250857B2
Authority
JP
Japan
Prior art keywords
solid
region
photoelectric conversion
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000170965A
Other languages
Japanese (ja)
Other versions
JP2001352052A (en
Inventor
真一 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000170965A priority Critical patent/JP4250857B2/en
Publication of JP2001352052A publication Critical patent/JP2001352052A/en
Application granted granted Critical
Publication of JP4250857B2 publication Critical patent/JP4250857B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、固体撮像素子に関し、特に、光電変換部に発生した過剰な電荷を掃き出すオーバーフロードレインを備えた固体撮像素子に関するものである。
【0002】
【従来の技術】
図4は電荷転送部にCCD(電荷結合素子)を用いたCCD型固体撮像素子を示す図である。なお、図4ではフォトダイオードと垂直CCDレジスタを別々に設けたインターライン転送型固体撮像素子の概略構成を示している。
【0003】
図4において、まず、半導体基板400上にフォトダイオード401が列状に配列されており、各フォトダイオード列に対応して垂直CCDレジスタ402が設けられている。フォトダイオード401と垂直CCDレジスタ402の間には電荷読み出しゲート領域403が形成されている。垂直CCDレジスタ402の一端には水平CCDレジスタ404が設けられ、水平CCDレジスタ404の一端には電荷検出部405及び出力部406が形成されている。なお、破線で囲んだ部分が単位画素407である。
【0004】
フォトダイオード401で光電変換された電荷は、読み出しゲート領域403を介して垂直CCDレジスタ402に転送される。読み出された電荷は垂直CCDレジスタ402により水平CCDレジスタ404まで転送され、更に水平CCDレジスタ404により電荷検出部405まで転送され、出力部406を介して外部に出力される。
【0005】
ところで、このようなCCDを用いた固体撮像素子ではブルーミングを抑制するために過剰電荷を掃き出すオーバーフロードレイン機構が各画素毎に設けられている。オーバーフロードレイン機構には、縦型オーバーフロードレインと横型オーバフロードレインの2つがある。
【0006】
図5は従来例の縦型オーバーフロードレインを備えたインターライン転送型固体撮像素子の単位画素の水平方向の断面構造を示す図である。図5において、シリコンからなるN型の半導体基板500の表面部にP- 型ウェル501が設けられている。P- 型ウェル501の表面部には、フォトダイオード401を構成するN型の光電変換部502が設けられており、その表面には暗電流を低減するためのP+ 型拡散層503が設けられている。また、垂直CCDレジスタ402を構成するN型拡散層504及びその下部に接してP型拡散層505が設けられている。光電変換部502とそれに対応するN型拡散層504との間には電荷読み出しゲート領域506が設けられ、反対側のN型拡散層504との間にはP+ 型素子分離層507が設けられている。
【0007】
また、表面には二酸化シリコン膜や窒化シリコン膜等からなる絶縁膜508が設けられており、N型拡散層504の上部の領域には多結晶シリコン膜等からなる垂直CCDレジスタ402の転送ゲート電極509が設けられている。更に、その上部には、絶縁膜508を介してタングステン膜やアルミニウム膜等からなる遮光膜510が設けられている。蓄積容量を超えて光電変換部502に発生した過剰な電荷はP- 型ウェル501を通って半導体基板500に掃き出される。即ち、P- 型ウェル501が蓄積電荷のバリア領域となり、半導体基板500が過剰な電荷を掃き出すドレイン領域となる。C51はP- 型ウェル501と光電変換部502の結合容量を示し、C52はP- 型ウェル501と半導体基板500の結合容量を示している。
【0008】
図6は従来例の横型オーバーフロードレインを備えたインターライン転送型固体撮像素子の単位画素の水平方向の断面構造を示す図である。図6において、まず、シリコンからなるP型の半導体基板600の表面部にフォトダイオード401を構成するN型の光電変換部601が設けられており、その表面には暗電流を低減するためのP+ 型拡散層602が設けられている。また、垂直CCDレジスタ402を構成するN型拡散層603が設けられている。光電変換部601とそれに対応するN型拡散層603との間には電荷読み出しゲート領域604が設けられている。その反対側にはドレイン領域605が設けられており、光電変換部601とドレイン領域605の間にはバリア領域606が設けられている。ドレイン領域605と反対側のN型拡散層603との間にはP+ 型素子分離層607が設けられている。
【0009】
また、表面には二酸化シリコン膜や窒化シリコン膜等からなる絶縁膜608が設けられ、N型拡散層603の上部の領域には多結晶シリコン膜等からなる垂直CCDレジスタ402の転送ゲート電極609が設けられている。更に、その上部には、絶縁膜608を介してタングステン膜やアルミニウム膜等からなる遮光膜610が設けられている。蓄積容量を超えて光電変換部601に発生した過剰な電荷はバリア領域606を通ってドレイン領域605に掃き出される。C61はバリア領域606と光電変換部601の結合容量を示し、C62はバリア領域606とドレイン領域605の結合容量を示している。
【0010】
【発明が解決しようとする課題】
上記従来の固体撮像素子では、図5、図6のいずれにおいても入射光量が大きいと対応できない問題があった。その理由を以下に説明する。図5に示す縦型オーバーフロードレインを備えた固体撮像素子、及び図6に示す横型オーバーフロードレインを備えた固体撮像素子において、光電変換部には入射光量に応じて電荷が蓄積され、入射光量が小さい時は蓄積電荷は入射光量に比例して増加する。この領域を線形領域と呼ぶ。入射光量が大きくなって、光電変換部の蓄積容量以上の電荷が発生すると、その過剰な電荷はドレイン領域に掃き出され、それ以上の蓄積電荷の増加は抑えられる。この領域を飽和領域と呼ぶ。飽和領域でも出力は全く一定ではなく、入射光量の増加に対して徐々に増えていく。この現象は、例えば、IEEE Transaction on Electron Devices,Vol.42,No.4(April 1995)pp.652-655にも記載されている。飽和領域では、入射光量の対数に対して蓄積電荷量は線形に増加する。
【0011】
図7は光電変換部に蓄積される電荷量の入射光量に対する依存性を表わすグラフである。入射光量aまでは線形領域であり、入射光量がaを超えると飽和領域となる。線形領域の最大出力はAである。しかしながら、固体撮像素子の最大出力電荷量は、垂直CCDレジスタの最大転送電荷量、水平CCDレジスタの最大転送電荷量、電荷検出部の最大電荷量のなかの最小値で制限される。そのため、光電変換部の蓄積電荷量が最大出力電荷量Bを超えると、再生画面上に縦スジや横スジなどの偽信号が現われる。
【0012】
そこで、この問題を解決するため、本願出願人は、先に、飽和領域の出力信号を利用してダイナミックレンジを拡大する方法を、特願平11−256012号として出願している。この方法では、飽和領域の出力信号を利用することで、ダイナミックレンジを大幅に拡大することができる。即ち、線形領域のみを利用した場合、検出できる最大光量はaであるが、飽和領域の出力信号も利用すれば検出できる最大光量はbとなるので、大幅にダイナミックレンジを大きくできるというものである。
【0013】
しかし、図7において線形領域では入射光量の変化aに対し蓄積電荷の変化量はAであるが、飽和領域では入射光量の変化(b−a)に対し蓄積電荷の変化量は(B−A)であるので、線形領域に比べ飽和領域では入射光量の変化に対する蓄積電荷の変化量が小さい。一方、固体撮像素子の出力信号には蓄積電荷量に比例した出力の他に雑音による出力変動が含まれているので、上記方法では雑音による出力信号の変動に対して飽和領域の蓄積電荷の変化量(B−A)があまり小さいと、SN比の悪い再生画像になるという問題があった。
【0014】
本発明は、上記従来の問題点に鑑みなされたもので、その目的は、飽和領域で入射光量の変化に対し蓄積電荷の変化量を大きくし、再生画像のSN比を向上することが可能な固体撮像素子を提供することにある。
【0015】
【課題を解決するための手段】
本発明は、上記目的を達成するため、線形領域及び飽和領域の蓄積電荷を出力信号として検出する光電変換部と、前記光電変換部に発生した過剰電荷を掃き出すオーバーフロードレイン備えた固体撮像素子において、前記光電変換部のうち前記オーバーフロードレイン側の一部に他の領域よりも不純物濃度の高い高濃度領域を形成したことを特徴とする。
【0016】
本発明においては、光電変換部のうちオーバーフロードレイン側の一部にその他の領域よりも不純物濃度の高い高濃度領域を形成することにより、飽和領域において入射光量変化に対し蓄積電荷の変化を大きくでき、飽和領域の出力信号を利用しても再生画像のSN比を向上できる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。まず、本発明の原理について説明する。入射光量に対する飽和領域における蓄積電荷の変化量は、バリア領域と光電変換部の結合容量及びバリア領域とドレイン領域の結合容量の比に依存し、バリア領域と光電変換部の結合容量が大きいほど蓄積電荷の変化量が大きくなる。
【0018】
この理由は以下のように説明できる。まず、蓄積電荷量の増加により光電変換部の電位が変動した時に電位バリアの高さ(バリア領域と光電変換部の電位差)が速やかに減少すると、光電変換部で発生した電荷が多く排出され、蓄積電荷量の増加量は小さくなる。逆に、電位バリアの高さがあまり減少しなければ光電変換部で発生した電荷の排出量は少なくなり、蓄積電荷量の増加量は大きくなる。この時、バリア領域と光電変換部の結合容量が大きいと、光電変換部の電位の変動につられてバリア領域の電位も変動し、電位バリアの高さがあまり減少しないので蓄積電荷量の増加量が大きくなる。
【0019】
従って、図5における結合容量C52に対して結合容量C51が大きいほど蓄積電荷の変化量が大きくなり、図6における結合容量C62に対して結合容量C61が大きいほど蓄積電荷の変化量が大きくなる。そのため、結合容量C51,C61を大きくすれば、蓄積電荷の変化量を大きくできるので、再生画像のSN比を向上することが可能である。本発明はこのような原理に基づいて結合容量C51あるいはC61を大きくするため、光電変換部の一部に他の領域よりも不純物濃度の高い高濃度領域を形成している。そこで、本発明の具体的な実施の形態について説明する。
【0020】
図1は本発明の第1の実施形態による縦型オーバーフロードレインを備えたインターライン転送型固体撮像素子の単位画素の水平方向の断面構造を説明するための図である。図1において、まず、シリコンからなるN型の半導体基板500の表面部にP- 型ウェル501が設けられている。P- 型ウェル501の表面部には、フォトダイオード401を構成するN型の光電変換部502が設けられている。光電変換部502は不純物濃度の高い高濃度領域101と不純物濃度の低い低濃度領域102から形成されている。
【0021】
また、光電変換部502の表面には暗電流を低減するためのP+ 型拡散層503が設けられている。更に、垂直CCDレジスタ402を構成するN型拡散層504及びその下部に接してP型拡散層505が設けられている。光電変換部502とそれに対応するN型拡散層504との間には電荷読み出しゲート領域506が設けられ、反対側のN型拡散層504との間にはP+ 型素子分離層507が設けられている。表面には二酸化シリコン膜や窒化シリコン膜等からなる絶縁膜508が設けられており、N型拡散層504の上部の領域には多結晶シリコン膜等からなる垂直CCDレジスタ402の転送ゲート電極509が設けられている。更に、その上部には、絶縁膜508を介してタングステン膜やアルミニウム膜等からなる遮光膜510が設けられている。
【0022】
蓄積容量を超えて光電変換部502に発生した過剰な電荷はP- 型ウェル501を通って半導体基板500に掃き出される。即ち、P- 型ウェル501が蓄積電荷のバリア領域となり、半導体基板500が過剰な電荷を掃き出すドレイン領域となる。C51はP- 型ウェル501と光電変換部502の結合容量を示し、C52はP- 型ウェル501と半導体基板500の結合容量を示している。本実施形態では、光電変換部502の半導体基板500側に高濃度領域101を設けているので、P- 型ウェル501と光電変換部502の結合容量C51が大きくなり、蓄積電荷の変化量を大きくできる。
【0023】
ここで、例えば、フォトダイオードの寸法が2μm×2μm、N型半導体基板の濃度が2.0E14、P- 型ウェルの濃度が1.5E15で深さが3.5μmとする。また、P+ 型拡散層の濃度が1.0E18で深さが表面から0.3μm、光電変換部の濃度が8.0E15で深さが0.3μmから2.0μmとする。この構造に対して、シミュレーションを行った結果、飽和領域での入射光量の変化に対する蓄積電荷の変化量は、入射光量10倍増加あたり電子数14000個であった。
【0024】
一方、光電変換部を濃度1.5E16で深さ1.5μmから2.0μmの高濃度領域と濃度2.0E15で深さ0.3μmから1.5μmの低濃度領域で形成すると、飽和領域での入射光量の変化に対する蓄積電荷の変化量は、入射光量10倍増加あたり電子数28000個になった。従って、光電変換部502を半導体基板500側の高濃度領域101と表面側の低濃度領域102の2つの領域から構成することにより、飽和領域の蓄積電荷の変化量は2倍になり、再生画像のSN比を2倍に向上できる。
【0025】
図2は本発明の第2の実施形態による横型オーバーフロードレインを備えたインターライン転送型固体撮像素子の単位画素の水平方向の断面構造を説明するための図である。図2において、まず、シリコンからなるP型の半導体基板600の表面部にフォトダイオード401を構成するN型の光電変換部601が設けられている。光電変換部601は、バリア領域606側の不純物濃度の高い高濃度領域201とその反対側の不純物濃度の低い低濃度領域202から形成されている。光電変換部601の表面には暗電流を低減するためのP+ 型拡散層602が設けられている。
【0026】
また、垂直CCDレジスタ402を構成するN型拡散層603が設けられている。光電変換部601とそれに対応するN型拡散層603との間には電荷読み出しゲート領域604が設けられている。その反対側にはドレイン領域605が設けられており、光電変換部601とドレイン領域605の間にはバリア領域606が設けられている。ドレイン領域605と反対側のN型拡散層603との間にはP+ 型素子分離層607が設けられている。
【0027】
また、表面には二酸化シリコン膜や窒化シリコン膜等からなる絶縁膜608が設けられており、N型拡散層603の上部の領域には多結晶シリコン膜等からなる垂直CCDレジスタ402の転送ゲート電極609が設けられている。更に、その上部には、絶縁膜608を介してタングステン膜やアルミニウム膜等からなる遮光膜610が設けられている。蓄積容量を超えて光電変換部601に発生した過剰な電荷はバリア領域606を通ってドレイン領域605に掃き出される。C61はバリア領域606と光電変換部601の結合容量を示し、C62はバリア領域606とドレイン領域605の結合容量を示している。本実施形態では、バリア領域606に接する側の光電変換部601の一部の不純物濃度を高くしているので、バリア領域606と光電変換部601の結合容量C61を大きくでき、蓄積電荷の変化量を大きくできる。
【0028】
ここで、例えば、フォトダイオードの寸法が2μm×2μm、P型半導体基板の濃度が1.0E17、P+ 型拡散層の濃度が1.0E18で深さが表面から0.3μm、バリア領域606の濃度が1.0E15で幅が1.5μmとする。また、光電変換部601の濃度が2.0E16で深さが0.3μmから2.0μmとする。この構造に対してシミュレーションを行った結果、飽和領域での入射光量の変化に対する蓄積電荷の変化量は、入射光量10倍増加あたり電子数1200個であった。
【0029】
一方、光電変換部601を濃度6.0E16で幅0.5μmの高濃度領域と濃度1.0E16で幅1.5μmの低濃度領域で形成すると、飽和領域での入射光量の変化に対する蓄積電荷の変化量は、入射光量10倍増加あたり電子数1600個になった。従って、光電変換部をドレイン領域側の高濃度領域と反対側の低濃度領域の2つの領域から構成することにより、飽和領域の蓄積電荷の変化量は1.3倍になり、再生画像のSN比を1.3倍に向上できる。
【0030】
図3はオーバーフロードレインを備えた固体撮像素子の光電変換部に蓄積される電荷量の入射光量に対する依存性を表わすグラフである。破線は従来の固体撮像素子の蓄積電荷量の依存性を示し、実線は本発明による固体撮像素子の蓄積電荷量の依存性を示している。本発明による蓄積電荷量は入射光量a′までは線形領域であり、入射光量がa′を超えると飽和領域となる。線形領域の最大出力はA′である。
【0031】
飽和領域では入射光量の変化(b−a′)に対して蓄積電荷の変化量は(B−A′)となり、従来の固体撮像素子に比べて入射光量に対する蓄積電荷の変化量の割合が大きくなっているのがわかる。従って、飽和領域の出力信号を利用した画像装置の再生画像のSN比を向上することができる。
【0032】
なお、以上の実施形態では、インターライン転送型固体撮像素子を例として説明したが、本発明はこれに限ることなく、リニア型、フレーム転送型、フルフレーム転送型、フレームインターライン転送型のCCD固体撮像素子、あるいはCMOS固体撮像素子等にも使用することができる。また、実施形態では光電変換部が電荷転送部と別々の場合を例としているが、本発明は光電変換部が電荷転送部を兼ねている構成の固体撮像素子にも使用可能である。
【0033】
【発明の効果】
以上説明したように本発明によれば、光電変換部のうちオーバーフロードレイン側の一部にその他の領域よりも不純物濃度の高い高濃度領域を形成しているので、飽和領域において入射光量変化に対し蓄積電荷の変化を大きくでき、飽和領域の出力信号を利用した場合であっても、再生画像のSN比を大幅に向上することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による縦型オーバーフロードレインを備えた固体撮像素子の単位画素の断面構造を示す図である。
【図2】本発明の第2の実施形態による横型オーバーフロードレインを備えた固体撮像素子の単位画素の断面構造を示す図である。
【図3】本発明と従来とで固体撮像素子の入射光量と蓄積電荷量の関係を比較して示す図である。
【図4】従来例のインターライン転送型固体撮像素子を示す図である。
【図5】従来例の縦型オーバーフロードレインを備えた固体撮像素子の単位画素の断面構造を示す図である。
【図6】従来例の横型オーバーフロードレインを備えた固体撮像素子の単位画素の断面構造を示す図である。
【図7】従来のオーバーフロードレインを備えた固体撮像素子の入射光量と蓄積電荷量の関係を示す図である。
【符号の説明】
101、201 高濃度領域
102、202 低濃度領域
400 半導体基板
401 フォトダイオード
402 垂直CCDレジスタ
403 読み出しゲート領域
404 水平CCDレジスタ
405 電荷検出部
406 出力部
407 単位画素
500 半導体基板
501 P- 型ウェル
502 光電変換部
503 P+ 型拡散層
504 N型拡散層
505 P型拡散層
506 読み出しゲート領域
507 P+ 型素子分離層
508 絶縁層
509 転送ゲート電極
510 遮光膜
600 半導体基板
601 光電変換部
602 P+ 型拡散層
603 N型拡散層
604 読み出しゲート領域
605 ドレイン領域
606 バリア領域
607 P+ 型素子分離層
608 絶縁層
609 転送ゲート電極
610 遮光膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state image sensor, and more particularly, to a solid-state image sensor provided with an overflow drain that sweeps excess charge generated in a photoelectric conversion unit.
[0002]
[Prior art]
FIG. 4 is a diagram showing a CCD solid-state imaging device using a CCD (charge coupled device) in the charge transfer portion. FIG. 4 shows a schematic configuration of an interline transfer type solid-state imaging device in which a photodiode and a vertical CCD register are separately provided.
[0003]
In FIG. 4, first, photodiodes 401 are arranged in rows on a semiconductor substrate 400, and a vertical CCD register 402 is provided corresponding to each photodiode row. A charge readout gate region 403 is formed between the photodiode 401 and the vertical CCD register 402. A horizontal CCD register 404 is provided at one end of the vertical CCD register 402, and a charge detection unit 405 and an output unit 406 are formed at one end of the horizontal CCD register 404. A portion surrounded by a broken line is a unit pixel 407.
[0004]
The charge photoelectrically converted by the photodiode 401 is transferred to the vertical CCD register 402 via the read gate region 403. The read charges are transferred to the horizontal CCD register 404 by the vertical CCD register 402, further transferred to the charge detection unit 405 by the horizontal CCD register 404, and output to the outside via the output unit 406.
[0005]
By the way, in such a solid-state imaging device using a CCD, an overflow drain mechanism for sweeping excess charges is provided for each pixel in order to suppress blooming. There are two overflow drain mechanisms, a vertical overflow drain and a horizontal overflow drain.
[0006]
FIG. 5 is a diagram showing a horizontal sectional structure of a unit pixel of an interline transfer type solid-state imaging device having a conventional vertical overflow drain. In FIG. 5, a P type well 501 is provided on the surface of an N type semiconductor substrate 500 made of silicon. An N type photoelectric conversion unit 502 constituting the photodiode 401 is provided on the surface portion of the P type well 501, and a P + type diffusion layer 503 for reducing dark current is provided on the surface thereof. ing. Further, an N-type diffusion layer 504 constituting the vertical CCD register 402 and a P-type diffusion layer 505 are provided in contact therewith. A charge readout gate region 506 is provided between the photoelectric conversion unit 502 and the corresponding N-type diffusion layer 504, and a P + -type element isolation layer 507 is provided between the photoelectric conversion unit 502 and the corresponding N-type diffusion layer 504. ing.
[0007]
Further, an insulating film 508 made of a silicon dioxide film, a silicon nitride film or the like is provided on the surface, and a transfer gate electrode of the vertical CCD register 402 made of a polycrystalline silicon film or the like is formed in an upper region of the N-type diffusion layer 504. 509 is provided. Further, a light shielding film 510 made of a tungsten film, an aluminum film, or the like is provided on the upper portion with an insulating film 508 interposed therebetween. Excess charge generated in the photoelectric conversion unit 502 beyond the storage capacity is swept out to the semiconductor substrate 500 through the P type well 501. That is, the P type well 501 serves as a barrier region for accumulated charges, and the semiconductor substrate 500 serves as a drain region for sweeping out excessive charges. C51 represents the coupling capacitance between the P type well 501 and the photoelectric conversion unit 502, and C52 represents the coupling capacitance between the P type well 501 and the semiconductor substrate 500.
[0008]
FIG. 6 is a diagram showing a horizontal sectional structure of a unit pixel of an interline transfer type solid-state imaging device having a horizontal overflow drain of a conventional example. In FIG. 6, first, an N-type photoelectric conversion unit 601 that constitutes a photodiode 401 is provided on the surface of a P-type semiconductor substrate 600 made of silicon, and a P for reducing dark current is provided on the surface. A + -type diffusion layer 602 is provided. Further, an N-type diffusion layer 603 constituting the vertical CCD register 402 is provided. A charge readout gate region 604 is provided between the photoelectric conversion unit 601 and the corresponding N-type diffusion layer 603. A drain region 605 is provided on the opposite side, and a barrier region 606 is provided between the photoelectric conversion unit 601 and the drain region 605. A P + type element isolation layer 607 is provided between the drain region 605 and the N type diffusion layer 603 on the opposite side.
[0009]
Further, an insulating film 608 made of a silicon dioxide film, a silicon nitride film or the like is provided on the surface, and a transfer gate electrode 609 of the vertical CCD register 402 made of a polycrystalline silicon film or the like is formed in a region above the N-type diffusion layer 603. Is provided. Further, a light shielding film 610 made of a tungsten film, an aluminum film, or the like is provided on the upper portion with an insulating film 608 interposed therebetween. Excess charge generated in the photoelectric conversion unit 601 beyond the storage capacity is swept out to the drain region 605 through the barrier region 606. C61 represents the coupling capacitance between the barrier region 606 and the photoelectric conversion unit 601, and C62 represents the coupling capacitance between the barrier region 606 and the drain region 605.
[0010]
[Problems to be solved by the invention]
The conventional solid-state imaging device has a problem that cannot be dealt with in either of FIGS. 5 and 6 if the amount of incident light is large. The reason will be described below. In the solid-state imaging device having the vertical overflow drain shown in FIG. 5 and the solid-state imaging device having the horizontal overflow drain shown in FIG. 6, charges are accumulated in the photoelectric conversion unit according to the incident light amount, and the incident light amount is small. Sometimes the accumulated charge increases in proportion to the amount of incident light. This region is called a linear region. When the amount of incident light increases and charges exceeding the storage capacity of the photoelectric conversion unit are generated, the excess charges are swept out to the drain region, and further increase in stored charges is suppressed. This region is called a saturation region. Even in the saturation region, the output is not constant, and gradually increases as the amount of incident light increases. This phenomenon is also described in, for example, IEEE Transaction on Electron Devices, Vol. 42, No. 4 (April 1995) pp. 652-655. In the saturation region, the accumulated charge amount increases linearly with the logarithm of the incident light amount.
[0011]
FIG. 7 is a graph showing the dependence of the amount of charge accumulated in the photoelectric conversion unit on the amount of incident light. The incident light amount a is a linear region, and when the incident light amount exceeds a, a saturated region is obtained. The maximum output in the linear region is A. However, the maximum output charge amount of the solid-state imaging device is limited by the minimum value among the maximum transfer charge amount of the vertical CCD register, the maximum transfer charge amount of the horizontal CCD register, and the maximum charge amount of the charge detection unit. Therefore, when the accumulated charge amount of the photoelectric conversion unit exceeds the maximum output charge amount B, a false signal such as a vertical stripe or a horizontal stripe appears on the reproduction screen.
[0012]
In order to solve this problem, the applicant of the present application has previously filed a method for expanding the dynamic range using an output signal in the saturation region as Japanese Patent Application No. 11-256,002. In this method, the dynamic range can be greatly expanded by using the output signal in the saturation region. That is, when only the linear region is used, the maximum amount of light that can be detected is a. However, if the output signal in the saturation region is also used, the maximum amount of light that can be detected is b. Therefore, the dynamic range can be greatly increased. .
[0013]
However, in FIG. 7, in the linear region, the amount of change in the accumulated charge is A with respect to the change a in the incident light amount, whereas in the saturation region, the amount of change in the accumulated charge is (B−A) with respect to the change in the incident light amount (b−a). Therefore, the amount of change in accumulated charge with respect to the change in the amount of incident light is smaller in the saturation region than in the linear region. On the other hand, since the output signal of the solid-state imaging device includes output fluctuation due to noise in addition to the output proportional to the amount of accumulated charge, the above method changes the accumulated charge in the saturation region with respect to fluctuations in the output signal due to noise. When the amount (B-A) is too small, there is a problem that a reproduced image has a poor SN ratio.
[0014]
The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to increase the amount of change in accumulated charge with respect to the change in the amount of incident light in the saturation region, thereby improving the SN ratio of the reproduced image. The object is to provide a solid-state imaging device.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a solid-state imaging device including a photoelectric conversion unit that detects accumulated charges in a linear region and a saturation region as an output signal, and an overflow drain that sweeps out excess charges generated in the photoelectric conversion unit . A high concentration region having a higher impurity concentration than other regions is formed in a part of the photoelectric conversion portion on the overflow drain side .
[0016]
In the present invention, by forming a high concentration region having a higher impurity concentration than the other regions in a part of the photoelectric conversion portion on the overflow drain side, the change in accumulated charge can be increased with respect to the change in the amount of incident light in the saturation region. Even if the output signal in the saturation region is used, the SN ratio of the reproduced image can be improved.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the principle of the present invention will be described. The amount of change in accumulated charge in the saturation region relative to the amount of incident light depends on the coupling capacity between the barrier region and the photoelectric conversion unit and the ratio between the coupling capacity between the barrier region and the drain region. The amount of change in charge increases.
[0018]
The reason for this can be explained as follows. First, when the potential barrier height (potential difference between the barrier region and the photoelectric conversion unit) rapidly decreases when the potential of the photoelectric conversion unit fluctuates due to an increase in the accumulated charge amount, a large amount of charge generated in the photoelectric conversion unit is discharged, The increase in the amount of accumulated charge is small. On the contrary, if the height of the potential barrier does not decrease so much, the discharge amount of the charge generated in the photoelectric conversion unit decreases, and the increase amount of the accumulated charge amount increases. At this time, if the coupling capacity between the barrier region and the photoelectric conversion unit is large, the potential of the barrier region also fluctuates according to the fluctuation of the potential of the photoelectric conversion unit, and the height of the potential barrier does not decrease so much. Becomes larger.
[0019]
Therefore, the larger the coupling capacitance C51 with respect to the coupling capacitance C52 in FIG. 5, the larger the amount of change in accumulated charge. The larger the coupling capacitance C61 with respect to the coupling capacitance C62 in FIG. Therefore, if the coupling capacitances C51 and C61 are increased, the amount of change in the accumulated charge can be increased, so that the S / N ratio of the reproduced image can be improved. In the present invention, in order to increase the coupling capacitance C51 or C61 based on such a principle, a high concentration region having a higher impurity concentration than other regions is formed in a part of the photoelectric conversion portion. Therefore, a specific embodiment of the present invention will be described.
[0020]
FIG. 1 is a view for explaining a horizontal sectional structure of a unit pixel of an interline transfer type solid-state imaging device having a vertical overflow drain according to the first embodiment of the present invention. In FIG. 1, first, a P type well 501 is provided on the surface of an N type semiconductor substrate 500 made of silicon. On the surface portion of the P type well 501, an N type photoelectric conversion unit 502 constituting the photodiode 401 is provided. The photoelectric conversion portion 502 is formed of a high concentration region 101 having a high impurity concentration and a low concentration region 102 having a low impurity concentration.
[0021]
A P + -type diffusion layer 503 for reducing dark current is provided on the surface of the photoelectric conversion unit 502. Further, an N-type diffusion layer 504 constituting the vertical CCD register 402 and a P-type diffusion layer 505 are provided in contact therewith. A charge readout gate region 506 is provided between the photoelectric conversion unit 502 and the corresponding N-type diffusion layer 504, and a P + -type element isolation layer 507 is provided between the photoelectric conversion unit 502 and the corresponding N-type diffusion layer 504. ing. An insulating film 508 made of a silicon dioxide film, a silicon nitride film or the like is provided on the surface, and a transfer gate electrode 509 of the vertical CCD register 402 made of a polycrystalline silicon film or the like is formed in an upper region of the N-type diffusion layer 504. Is provided. Further, a light shielding film 510 made of a tungsten film, an aluminum film, or the like is provided on the upper portion with an insulating film 508 interposed therebetween.
[0022]
Excess charge generated in the photoelectric conversion unit 502 beyond the storage capacity is swept out to the semiconductor substrate 500 through the P type well 501. That is, the P type well 501 serves as a barrier region for accumulated charges, and the semiconductor substrate 500 serves as a drain region for sweeping out excessive charges. C51 represents the coupling capacitance between the P type well 501 and the photoelectric conversion unit 502, and C52 represents the coupling capacitance between the P type well 501 and the semiconductor substrate 500. In the present embodiment, since the high concentration region 101 is provided on the semiconductor substrate 500 side of the photoelectric conversion unit 502, the coupling capacitance C51 between the P type well 501 and the photoelectric conversion unit 502 is increased, and the amount of change in accumulated charge is increased. it can.
[0023]
Here, for example, the size of the photodiode is 2 μm × 2 μm, the concentration of the N-type semiconductor substrate is 2.0E14, the concentration of the P -type well is 1.5E15, and the depth is 3.5 μm. Further, the concentration of the P + -type diffusion layer is 1.0E18, the depth is 0.3 μm from the surface, the concentration of the photoelectric conversion portion is 8.0E15, and the depth is 0.3 μm to 2.0 μm. As a result of simulation for this structure, the amount of change in the accumulated charge with respect to the change in the amount of incident light in the saturation region was 14000 electrons per 10-fold increase in the amount of incident light.
[0024]
On the other hand, when the photoelectric conversion part is formed in a high concentration region having a concentration of 1.5E16 and a depth of 1.5 μm to 2.0 μm and in a concentration region of 2.0E15 and a low concentration region having a depth of 0.3 μm to 1.5 μm, The amount of change in the accumulated charge with respect to the change in the amount of incident light was 28000 electrons per 10-fold increase in the amount of incident light. Therefore, by configuring the photoelectric conversion unit 502 from two regions, the high concentration region 101 on the semiconductor substrate 500 side and the low concentration region 102 on the surface side, the amount of change in the accumulated charge in the saturation region is doubled, and the reproduced image The SN ratio can be improved by a factor of two.
[0025]
FIG. 2 is a diagram for explaining a horizontal sectional structure of a unit pixel of an interline transfer solid-state imaging device having a horizontal overflow drain according to a second embodiment of the present invention. In FIG. 2, first, an N-type photoelectric conversion unit 601 that constitutes a photodiode 401 is provided on a surface portion of a P-type semiconductor substrate 600 made of silicon. The photoelectric conversion unit 601 is formed of a high concentration region 201 having a high impurity concentration on the barrier region 606 side and a low concentration region 202 having a low impurity concentration on the opposite side. A P + -type diffusion layer 602 for reducing dark current is provided on the surface of the photoelectric conversion unit 601.
[0026]
Further, an N-type diffusion layer 603 constituting the vertical CCD register 402 is provided. A charge readout gate region 604 is provided between the photoelectric conversion unit 601 and the corresponding N-type diffusion layer 603. A drain region 605 is provided on the opposite side, and a barrier region 606 is provided between the photoelectric conversion unit 601 and the drain region 605. A P + type element isolation layer 607 is provided between the drain region 605 and the N type diffusion layer 603 on the opposite side.
[0027]
Further, an insulating film 608 made of a silicon dioxide film, a silicon nitride film or the like is provided on the surface, and a transfer gate electrode of the vertical CCD register 402 made of a polycrystalline silicon film or the like is formed in an upper region of the N-type diffusion layer 603. 609 is provided. Further, a light shielding film 610 made of a tungsten film, an aluminum film, or the like is provided on the upper portion with an insulating film 608 interposed therebetween. Excess charge generated in the photoelectric conversion unit 601 beyond the storage capacity is swept out to the drain region 605 through the barrier region 606. C61 represents the coupling capacitance between the barrier region 606 and the photoelectric conversion unit 601, and C62 represents the coupling capacitance between the barrier region 606 and the drain region 605. In this embodiment, since the impurity concentration of a part of the photoelectric conversion unit 601 on the side in contact with the barrier region 606 is increased, the coupling capacitance C61 between the barrier region 606 and the photoelectric conversion unit 601 can be increased, and the amount of change in accumulated charge Can be increased.
[0028]
Here, for example, the size of the photodiode is 2 μm × 2 μm, the concentration of the P-type semiconductor substrate is 1.0E17, the concentration of the P + -type diffusion layer is 1.0E18, the depth is 0.3 μm from the surface, and the barrier region 606 The density is 1.0E15 and the width is 1.5 μm. Further, the density of the photoelectric conversion portion 601 is 2.0E16, and the depth is 0.3 μm to 2.0 μm. As a result of performing a simulation on this structure, the amount of change in accumulated charge with respect to the change in incident light amount in the saturation region was 1200 electrons per 10-fold increase in incident light amount.
[0029]
On the other hand, when the photoelectric conversion unit 601 is formed in a high-concentration region having a density of 6.0E16 and a width of 0.5 μm and a low-concentration region having a density of 1.0E16 and a width of 1.5 μm, The amount of change was 1600 electrons per 10-fold increase in the amount of incident light. Therefore, by constituting the photoelectric conversion unit from two regions of the high concentration region on the drain region side and the low concentration region on the opposite side, the amount of change in the accumulated charge in the saturation region is 1.3 times, and the SN of the reproduced image is increased. The ratio can be improved 1.3 times.
[0030]
FIG. 3 is a graph showing the dependence of the amount of charge accumulated in the photoelectric conversion unit of the solid-state imaging device having an overflow drain on the amount of incident light. The broken line indicates the dependence of the accumulated charge amount of the conventional solid-state imaging device, and the solid line indicates the dependence of the accumulated charge amount of the solid-state imaging device according to the present invention. The accumulated charge amount according to the present invention is a linear region up to the incident light amount a ′, and becomes a saturated region when the incident light amount exceeds a ′. The maximum output in the linear region is A ′.
[0031]
In the saturation region, the amount of change in the accumulated charge is (B-A ') with respect to the change in the amount of incident light (b−a ′), and the ratio of the amount of change in the accumulated charge to the amount of incident light is larger than in the conventional solid-state imaging device. You can see that Therefore, it is possible to improve the SN ratio of the reproduced image of the image device using the output signal in the saturation region.
[0032]
In the above embodiment, the interline transfer type solid-state imaging device has been described as an example. However, the present invention is not limited to this, and a linear type, frame transfer type, full frame transfer type, or frame interline transfer type CCD is used. It can also be used for a solid-state image sensor or a CMOS solid-state image sensor. In the embodiment, the case where the photoelectric conversion unit is separate from the charge transfer unit is taken as an example, but the present invention can also be used for a solid-state imaging device having a configuration in which the photoelectric conversion unit also serves as the charge transfer unit.
[0033]
【The invention's effect】
As described above, according to the present invention, a high concentration region having a higher impurity concentration than other regions is formed in a part of the photoelectric conversion unit on the overflow drain side. The change in accumulated charge can be increased, and the SN ratio of the reproduced image can be greatly improved even when the output signal in the saturation region is used.
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional structure of a unit pixel of a solid-state imaging device having a vertical overflow drain according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a cross-sectional structure of a unit pixel of a solid-state imaging device having a horizontal overflow drain according to a second embodiment of the present invention.
FIG. 3 is a diagram comparing the relationship between the amount of incident light and the amount of accumulated charge of a solid-state imaging device according to the present invention and the related art.
FIG. 4 is a diagram showing a conventional interline transfer type solid-state imaging device.
FIG. 5 is a diagram illustrating a cross-sectional structure of a unit pixel of a solid-state imaging device including a conventional vertical overflow drain.
FIG. 6 is a diagram showing a cross-sectional structure of a unit pixel of a solid-state imaging device having a horizontal overflow drain of a conventional example.
FIG. 7 is a diagram showing the relationship between the amount of incident light and the amount of accumulated charge in a solid-state imaging device having a conventional overflow drain.
[Explanation of symbols]
101, 201 High concentration region 102, 202 Low concentration region 400 Semiconductor substrate 401 Photodiode 402 Vertical CCD register 403 Read gate region 404 Horizontal CCD register 405 Charge detection unit 406 Output unit 407 Unit pixel 500 Semiconductor substrate 501 P - type well 502 Photoelectric Conversion unit 503 P + type diffusion layer 504 N type diffusion layer 505 P type diffusion layer 506 Read gate region 507 P + type element isolation layer 508 Insulating layer 509 Transfer gate electrode 510 Light shielding film 600 Semiconductor substrate 601 Photoelectric conversion unit 602 P + type Diffusion layer 603 N-type diffusion layer 604 Read gate region 605 Drain region 606 Barrier region 607 P + type element isolation layer 608 Insulating layer 609 Transfer gate electrode 610 Light shielding film

Claims (7)

線形領域及び飽和領域の蓄積電荷を出力信号として検出する光電変換部と、前記光電変換部に発生した過剰電荷を掃き出すオーバーフロードレイン備えた固体撮像素子において、
前記光電変換部のうち前記オーバーフロードレイン側の一部に他の領域よりも不純物濃度の高い高濃度領域を形成したことを特徴とする固体撮像素子。
In a solid-state imaging device including a photoelectric conversion unit that detects accumulated charge in a linear region and a saturation region as an output signal, and an overflow drain that sweeps out excess charge generated in the photoelectric conversion unit ,
A solid-state imaging device, wherein a high concentration region having a higher impurity concentration than other regions is formed in a part of the photoelectric conversion portion on the overflow drain side .
前記オーバーフロードレインは、縦型オーバーフロードレインから成り、前記光電変換部のうち半導体基板側の一部に他の領域よりも不純物濃度の高い高濃度領域を形成したことを特徴とする請求項1に記載の固体撮像素子。  The said overflow drain consists of a vertical overflow drain, The high concentration area | region where an impurity concentration is higher than another area | region was formed in a part by the side of a semiconductor substrate among the said photoelectric conversion parts. Solid-state image sensor. 前記オーバーフロードレインは、横型オーバーフロードレインから成り、前記光電変換部のうちドレイン領域側の一部に他の領域よりも不純物濃度の高い高濃度領域を形成したことを特徴とする請求項1に記載の固体撮像素子。  2. The overflow drain according to claim 1, wherein the overflow drain is a lateral overflow drain, and a high concentration region having a higher impurity concentration than other regions is formed in a part of the photoelectric conversion portion on the drain region side. Solid-state image sensor. 前記光電変換部と電荷転送部は別々に設けられていることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像素子。  4. The solid-state imaging device according to claim 1, wherein the photoelectric conversion unit and the charge transfer unit are provided separately. 5. 前記光電変換部は電荷転送部を兼ねていることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像素子。  The solid-state imaging device according to claim 1, wherein the photoelectric conversion unit also serves as a charge transfer unit. 前記固体撮像素子は、リニア型、インターライン転送型、フレーム転送型、フルフレーム転送型、フレームインターライン型の何れかであることを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像素子。  6. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is any one of a linear type, an interline transfer type, a frame transfer type, a full frame transfer type, and a frame interline type. Solid-state image sensor. 前記固体撮像素子は、CMOS型固体撮像素子であることを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像素子。  The solid-state imaging device according to claim 1, wherein the solid-state imaging device is a CMOS solid-state imaging device.
JP2000170965A 2000-06-07 2000-06-07 Solid-state image sensor Expired - Fee Related JP4250857B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000170965A JP4250857B2 (en) 2000-06-07 2000-06-07 Solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000170965A JP4250857B2 (en) 2000-06-07 2000-06-07 Solid-state image sensor

Publications (2)

Publication Number Publication Date
JP2001352052A JP2001352052A (en) 2001-12-21
JP4250857B2 true JP4250857B2 (en) 2009-04-08

Family

ID=18673585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000170965A Expired - Fee Related JP4250857B2 (en) 2000-06-07 2000-06-07 Solid-state image sensor

Country Status (1)

Country Link
JP (1) JP4250857B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742523B2 (en) * 2004-06-14 2011-08-10 ソニー株式会社 Solid-state imaging device and driving method thereof
JP4252078B2 (en) 2006-09-28 2009-04-08 三洋電機株式会社 Photodetector

Also Published As

Publication number Publication date
JP2001352052A (en) 2001-12-21

Similar Documents

Publication Publication Date Title
JP4270742B2 (en) Solid-state imaging device
JP3702854B2 (en) Solid-state image sensor
EP0854516B1 (en) Partially pinned photodiode for solid state image sensors
JP4273124B2 (en) Imaging apparatus and imaging system
CN100502023B9 (en) Using the active pixel cell of asymmetric transmission transistor
JP5642117B2 (en) CMOS image sensor with floating base reading concept
US11342367B2 (en) Photosensitive detector, imaging sensor chip formed using the photosentive detector, and detection method
JPH01147861A (en) Solid state image sensor device
EP1235277A2 (en) CMOS image sensor with complete pixel reset without kTC noise generation
JP2005237016A (en) Mos image sensor
JP2009510777A (en) Photodetector and N-type layer structure for improved collection
US7199410B2 (en) Pixel structure with improved charge transfer
KR100245245B1 (en) Amplifying type photoelectric converter, and charge coupled device using that
US20070069260A1 (en) Photodetector structure for improved collection efficiency
JP4053651B2 (en) Electromagnetic radiation detector, high-sensitivity pixel structure using the detector, and method of manufacturing the detector
JPH0766961B2 (en) Solid-state image sensor
US8039916B2 (en) CMOS pixel sensor with depleted photocollectors and a depleted common node
US20050051808A1 (en) Dual gate bcmd pixel suitable for high performance cmos image sensor arrays
JP2000340784A (en) Solid-state image pickup device
JPH0730086A (en) Amplified solid-state image sensing element
JP4250857B2 (en) Solid-state image sensor
JP2964571B2 (en) Solid-state imaging device
JP3590158B2 (en) MOS amplification type imaging device
JP3189327B2 (en) Charge detection device
JP2827993B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees