JP4240362B2

JP4240362B2 - Cleaving method of compound semiconductor wafer

Info

Publication number: JP4240362B2
Application number: JP2002350508A
Authority: JP
Inventors: 格齋藤
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2002-12-02
Filing date: 2002-12-02
Publication date: 2009-03-18
Anticipated expiration: 2022-12-02
Also published as: JP2004186340A

Description

【０００１】
【発明の属する技術分野】
本発明は、劈開性を利用してウエハからチップを製造するのに最適な化合物半導体ウエハの劈開方法に関するものである。特に、チップの角部に生じる損傷を軽減することができる劈開方法に関するものである。
【０００２】
【従来の技術】
従来、化合物半導体ウエハからチップを製造する方法として、ウエハの劈開性を利用してウエハを分割する方法が知られている。例えば、フォトダイオード(PD)のチップを得る場合は、まず、図2(A)に示すように電極や絶縁膜などの微細加工部101が形成されたウエハ100の表面部に、スクライブ装置200にて縦方向及び横方向に格子状にスクライブ溝102を形成する。このとき、スクライブ溝102の直下には、微小なクラック104が形成される。次に、ウエハ100の裏面(スクライブ溝102を形成していない面)にスクライブ溝102に沿って三角柱状の劈開ブレード103を配置し、ブレード103にてスクライブ溝102の直下に応力を与えて(同(B)参照)、クラック104をウエハ100の表面に進展させることで、ウエハ100を劈開してバー状にする(同(C)参照)。同様にバー状にしたウエハ100aの裏面からスクライブ溝102部分に劈開ブレード103を配置して押し当て(同(D)参照)、ウエハ100aを劈開してチップ100bを得る(同(E)参照)。
【０００３】
また、スクライブ溝を形成する部分に金属膜や非晶質合金膜を形成する技術が知られている(例えば、特許文献1及び2、非特許文献1参照)。
【０００４】
【特許文献１】
特開昭61-251051号公報(特許請求の範囲参照)
【特許文献２】
特開昭61-251052号公報(特許請求の範囲参照)
【非特許文献１】
「東芝技術公開集」、1996年5月23日発行、VOL.14-27、p.73-75
【０００５】
【発明が解決しようとする課題】
図2に示すように従来のスクライブ溝は、連続した直線状に形成している。しかし、化合物半導体は、極めて脆いため、直線状のスクライブ溝同士が交差する交点102'近傍では、微小なクラックがウエハに過剰に導入されることがある。その結果、従来は、チップ100bに分割した際、チップ100bの角部100b'(図2(E)において破線円で囲まれる部分)に欠けなどの不良発生を招き易く、歩留まりを低下させるという問題がある。
【０００６】
チップの角部の損傷を軽減するために、スクライブの際、スクライブ荷重を小さくして、クラックの発生状態を変化させることが考えられる。しかし、スクライブ荷重を小さくしすぎると、劈開しにくいという不具合が生じ、荷重の制御は、非常に困難である。
【０００７】
一方、特許文献1及び特許文献2や非特許文献1に記載されるように、スクライブ溝を形成する部分に金属膜や非晶質合金膜を形成して、過剰なクラックの導入を低減する方法がある。しかし、これらの方法では、金属膜や非晶質膜を別途形成する工程が必要であり、製造性に劣る。
【０００８】
そこで、本発明の主目的は、生産性がよく、チップの角部の損傷を低減することができる化合物半導体ウエハの劈開方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、スクライブ溝同士を交差させないことで上記の目的を達成する。
【００１０】
即ち、本発明化合物半導体ウエハの劈開方法は、化合物半導体ウエハの表面部にスクライブ溝を形成する工程と、形成した前記スクライブ溝に応力を与えてウエハを劈開する工程とを具える。そして、前記スクライブ溝は、連続する第一溝と不連続箇所を有する第二溝とからなり、前記第二溝の不連続箇所に第一溝が位置するように両溝が交差することを特徴とする。
【００１１】
従来、レーザダイオード(LD)用のウエハでは、スキップスクライブと呼ばれる破線状にスクライブ溝を形成することが知られている。この技術では、図3(A)に示すようにウエハ100のエッジ部分100'にスクライブ溝102aを形成すると共に、微細加工部101間の中間部に破線状にスキップスクライブ溝102bを形成する。そして、スクライブ溝102aに沿って劈開してバー状にし、同(B)に示すように更にバー状にしたウエハ100aのスキップスクライブ溝102bに沿って劈開してチップを得る。
【００１２】
LD用のウエハにおいてスクライブ溝を部分的に形成しても劈開できるのは、LD用のウエハは、通常、厚みがフォトダイオード(PD)用と比較して薄く、クラックの導入が少なくても劈開できるからである。かつ、LD用のウエハでは、通常、劈開面に活性層が露出されるため、PD用のウエハと同様にウエハの表面部に連続した直線状に、かつ格子状にスクライブ溝を形成すると、活性層が露出される劈開面にもクラックが導入されて活性層を損傷し、性能に不具合を生じる恐れがあるからである。
【００１３】
これに対し、PD用のウエハは、通常、厚みが比較的厚いため、上記LD用のウエハのように部分的にスクライブ溝を形成すると、劈開に必要なクラックを十分に導入させることができず、劈開できないことがある。従って、PD用のウエハでは、従来、上記スキップスクライブが用いられず、図2(A)に示すように連続する直線状で、かつ縦方向及び横方向の二つの方向に格子状にスクライブ溝を形成していた。
【００１４】
しかし、二方向のスクライブ溝同士を直接交わらせると、スクライブ溝の交点近傍は、スクライブが二回行われてクラックが二重に導入されることになる。このように過剰にクラックが導入されることで、チップの角部に欠けなどの損傷が生じ易くなる。この知見に基づき、本発明は、スクライブ溝を連続する第一溝と、不連続個所を有する第二溝とし、第二溝の不連続箇所に第一溝が位置することを規定する。即ち、本発明は、スクライブ溝同士が直接交わらない交差部を具える。この構成により、本発明は、スクライブ溝の交差部に過剰なクラックが導入されることを防止し、チップの角部に生じる損傷を軽減することができる。
【００１５】
以下、本発明をより詳しく説明する。
本発明劈開方法は、劈開性を有するウエハ、具体的には、GaAs、InPなどのIII-V族化合物半導体からなるウエハに適用することが好ましい。特に、劈開に必要とされる微小なクラックが十分に導入されることが望まれるPD用のウエハに利用することが好ましい。
【００１６】
本発明劈開方法では、劈開面にクラックが導入されることになるが、PD用のウエハの場合、劈開面に活性層が位置しないため、劈開面にクラックが導入されても性能に影響することがない。
【００１７】
本発明において第一溝及び第二溝は、直線状とし、第一溝は、連続した線状、第二溝は、不連続個所を有する線状とする。具体的には、第一溝は、連続線状、第二溝は、破線状とすることが挙げられる。第二溝を破線状とする場合、不連続箇所とは、第二溝を構成するスクライブライン間となる。従って、このスクライブライン間に第一溝が位置するように両溝を形成してもよい。これら第一溝及び第二溝は、それぞれ複数並行に具えて交差させ、格子状に形成するとよい。
【００１８】
化合物半導体ウエハには、図4に示すように結晶の方向として、＜0-1-1＞方向と、＜0-11＞方向がほぼ直交するように存在する。＜0-1-1＞方向、＜0-11＞方向とは、以下に示すものである。
【００１９】
【数１】

【００２０】
前者＜０−１−１＞方向は、一般に、結晶の物理的性質から、劈開に必要とされる微小なクラック（ウエハのある面から対向する面に向かう方向のクラック）が導入されにくい。一方、後者＜０−１１＞方向は、一般に、同クラックが導入され易い。そこで、＜０−１−１＞方向に形成するスクライブ溝は、劈開に必要なクラックが十分に導入されるように連続線状とする。これに対し、＜０−１１＞方向に形成するスクライブ溝は、もともとクラックが導入されやすいため、破線状として、クラックが存在する部分と存在しない部分があっても十分に劈開が可能である。この構成により、＜０−１−１＞方向及び＜０−１１＞方向の両方向とも、劈開に必要とされるクラックを十分に導入させることができる。
【００２１】
なお、＜0-1-1＞方向及び＜0-11＞方向の確認は、一般に、オリエンテーションフラット面(インゴットの状態で面方位を確認した後、後工程で面方位が認識できるように設けられた基準面、以下OF面と呼ぶ)と呼ばれる面により、容易に行うことができる。＜0-1-1＞方向は、通常、OF面と平行な方向、＜0-11＞方向は、OF面に直交する方向である。また、スクライブ溝の形成前に行われる微細加工部の形成は、一般に、OF面を基準に一定の方向にされるため、微細加工部の向きにより上記両方向を確認することも可能である。
【００２２】
更に、本発明において劈開は、＜0-1-1＞方向の第一溝に沿って行った後、＜0-11＞方向の第二溝に沿って行うことが好ましい。上記のように＜0-1-1＞方向は、＜0-11＞方向と比較して劈開に必要とされるクラックが導入されにくく、クラックが導入された部分とクラックが導入されていない部分とが存在することがあり、比較的劈開されにくい傾向にある。これに対し、＜0-11＞方向は、クラックが導入された部分が点在していても劈開され易い。従って、＜0-11＞方向の劈開を先に行って＜0-11＞方向の第二溝を切断させてしまうと、得られたバー状のウエハには、チップにするためのクラックが導入されていない部分が存在して、劈開できない恐れがある。そこで、より確実にチップ化するためには、＜0-1-1＞方向の劈開を行ってから、＜0-11＞方向の劈開を行うことが好ましい。
【００２３】
本発明においてスクライブ溝の形成は、連続する第一溝及び不連続箇所を有する第二溝の双方を形成することができ、上記不連続個所に第一溝が位置するように両溝を交差させることができるように刃部を制御可能なスクライバ装置を用いて行うことが好ましい。より具体的には、第一溝を連続線状に形成することができ、第二溝を破線状に形成することができると共に、第二溝を構成するスクライブラインの長さ及びスクライブライン間の長さなどが制御できるスクライバ装置を用いてもよい。例えば、スキップスクライブが可能な公知の装置を用いてもよい。
【００２４】
本発明においてウエハの劈開は、劈開バーなどの劈開装置を用いて行うとよく、公知の劈開バーなどを用いて行ってもよい。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
図1は、本発明劈開方法を用いてウエハからチップを製造する工程を示す概略説明図であり、(A)はウエハの上面からの図、(B)はウエハの側面からの図、(C)はバー状のウエハの上面からの図、(D)はバー状のウエハの側面からの図、(E)は、チップの模式図である。本発明の特徴とするところは、スクライブ溝1として、化合物半導体ウエハ10の表面部に連続線状の第一溝1aと、破線状の第二溝1bとを形成する。特に、第二溝1bの不連続箇所に第一溝1aが位置するように両溝1a、1bを交差させる点にある。以下、本発明劈開方法を用いて、化合物半導体ウエハをチップ化する手順を説明する。
【００２６】
(1) 化合物半導体ウエハを用意する。
本例において、ウエハ10は、PD用のウエハで、InPからなる化合物半導体ウエハを用いた。ウエハ10には、従来と同様の手法により、電極や絶縁膜などの微細加工部101を形成する。また、本例において微細加工部101は、OF面を基準として一定の方向に形成する。
【００２７】
(2) ウエハ10の表面部にスクライブ溝1を形成する。
本例では、破線状のスクライブ溝(第二溝1b)を形成する際、第二溝1bを構成するスクライブライン1b'の長さa、及びスクライブライン1b'間の長さbが制御可能な制御部(図示せず)を具えるスクライブ装置200を用いた。まず、連続線状の第一溝1aから形成する。このとき、制御部にて、微細加工部101により規定される所定の位置にスクライブ溝が形成されるように、刃部201の入射位置及び出射位置を設定して、連続線状の第一溝1aを形成する。この手法は、従来と同様に行うとよい。本例において第一溝1aは、＜0-1-1＞方向(OF面に平行な方向)に形成した。また、本例では、必要な本数の第一溝1aが得られるまで、順次並行に形成した。
【００２８】
次に、破線状の第二溝1bを形成する。このとき、第二溝1bの不連続個所、即ち、スクライブライン1b'間に第一溝1aが位置するように制御部にて、スクライブライン1b'の長さa、及びスクライブライン1b'間の長さbを設定する。そして、設定した破線状のスクライブ溝(第二溝1b)が形成できるように、刃部201の入射位置及び出射位置を設定して、微細加工部101により規定される所定の位置に第二溝1bを形成する。本例において、第二溝1bは、＜0-11＞方向(OF面に直交する方向)に形成した。また、本例では、必要な本数の第二溝1bが得られるまで、順次並行に形成した。
【００２９】
上記のように第一溝及び第二溝を形成することで、溝1a、1b同士が直接交差しない格子状のスクライブ溝1が形成される。また、本例では、劈開に必要とされるクラック(ウエハの表面から裏面に向かう方向のクラック)が導入されにくい＜0-1-1＞方向のスクライブ溝を連続線状とすることで、同方向に沿った同クラックの導入をより多くし、後工程の劈開をより確実なものとする。＜0-11＞方向は、同クラックが導入され易いため、破線状とする。なお、本例では、第一溝から形成したが、第二溝から形成してももちろんよい。
【００３０】
(3) 形成したスクライブ溝に応力を加えてウエハを劈開し、バー状にする。
上記のように格子状のスクライブ溝1を形成したウエハ10において、第一溝1aに沿って三角柱状の劈開ブレード103を配置し、ブレード103にてウエハ10の裏面側(溝1aを形成していない面側)から溝1aの直下に応力を与える(図1(B)参照)。すると、第一溝1aの形成により生じた微小なクラック104がウエハ10の表面側(溝1aを形成した面側)に進展して、ウエハ10は劈開され、バー状のウエハ10aを得る(図1(C)参照)。
【００３１】
(4) 得られたバー状のウエハを劈開して、チップ化する。
更に、得られたバー状のウエハ10aを劈開する。上記と同様にして、第二溝1bに沿って劈開ブレード103を配置し、ブレード103にてウエハ10aの裏面側(溝1bを形成していない面側)から溝1bの直下に応力を与える(図1(D)参照)。すると、第二溝1bの形成で生じた微細なクラック104がウエハ10aの表面側(溝1bを形成した面側)に進展して、ウエハ10aは劈開され、チップ10bを得る(図1(E)参照)。
【００３２】
本例では、上記のように、まず、＜0-1-1＞方向に沿って劈開してバー状にした後、＜0-11＞方向に沿って劈開してチップ化する。＜0-1-1＞方向は、劈開に必要とされるクラックが導入されにくい傾向にあるが、上記のように連続線状とすることで、この方向に沿った同クラックをより多く生じさせることができる。加えて、＜0-1-1＞方向の劈開を先に行うことで、この方向に沿って点在するクラックがあっても連続的につながっていくため、より確実に劈開して、バー状のウエハを得ることができる。
【００３３】
このように第一溝1a、第二溝1b同士を直接交差させて形成しないことで、スクライブ溝1の交差部2に過剰なクラックが導入されにくく、本発明劈開方法を用いて得られたチップ10bは、角部3に欠けなどの損傷が生じにくい。
【００３４】
(試験例1)
上記実施例で得られたチップ(試料No.1)と、従来の方法により得られたチップ(試料No.2)において、角部の欠け不良率を調べてみた。
【００３５】
試料No.2は、試料No.1と同様にInPからなる化合物半導体ウエハに同様の微細加工部を形成したものを用い、＜0-1-1＞方向及び＜0-11＞方向の双方とも、連続線状のラインで格子状にスクライブ溝を形成した後、劈開して得た。
【００３６】
本試験では、ウエハの厚み：0.35mm、第二溝のスクライブラインの長さa：0.15mm、スクライブライン間の長さb：0.25mm(ピッチ：0.4mm)、チップの大きさ：0.4mm×0.4mmとした。また、不良率は、全チップ数に対する割れ・欠けの不良が生じたチップ数の割合とした。
【００３７】
その結果、試料No.2では、不良率が約6〜9％であるのに対し、試料No.1は、1％以下であった。このことから、本発明劈開方法を適用すると、角部の欠けの低減を実現可能であることがわかる。
【００３８】
【発明の効果】
以上説明したように本発明劈開方法によれば、第二溝の不連続個所に第一溝を位置させて、両溝を直接交差させないことで、交差部に過剰なクラックの導入を抑え、チップの角部に欠けなどの不良が発生することを低減することができるという優れた効果を奏し得る。また、本発明劈開方法では、別途保護膜などを形成する工程を必要とせず、従来と同様の工程で製造することができるため、生産性に優れる。
【００３９】
更に、劈開に必要とされるクラックが導入され易い＜0-11＞方向のスクライブ溝を破線状に形成し、同クラックが導入されにくい＜0-1-1＞方向のスクライブ溝を連続線状に形成することで、＜0-1-1＞方向に沿ってクラックをより確実に導入させることが可能である。加えて、＜0-1-1＞方向から劈開することで、より確実に劈開してチップ化することができる。
【図面の簡単な説明】
【図１】本発明劈開方法を用いてウエハからチップを製造する工程を示す概略説明図であり、(A)はウエハの上面からの図、(B)はウエハの側面からの図、(C)はバー状のウエハの上面からの図、(D)はバー状のウエハの側面からの図、(E)は、チップの斜視図である。
【図２】従来の方法を用いてウエハからチップを製造する工程を示す概略説明図であり、(A)はウエハの上面からの図、(B)はウエハの側面からの図、(C)はバー状のウエハの上面からの図、(D)はバー状のウエハの側面からの図、(E)は、チップの斜視図である。
【図３】 LD用のウエハにおいてスクライブ溝を形成した状態を示す模式図であり、(A)は、部分上面図、(B)は、バー状にしたウエハの上面図である。
【図４】化合物半導体ウエハの結晶方向を示す説明図である。
【符号の説明】
1 スクライブ溝 1a 第一溝 1b 第二溝 1b' スクライブライン
2 交差部 3、100b' 角部
10、100 ウエハ 10a、100a バー状にしたウエハ 10b、100b チップ
100' エッジ部分 101 微細加工部 102、102a スクライブ溝 102' 交点
102b スキップスクライブ溝 103 劈開バー 104 クラック
200 スクライブ装置 201 刃部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for cleaving a compound semiconductor wafer that is optimal for manufacturing a chip from a wafer using cleavage. In particular, the present invention relates to a cleaving method that can reduce damage to the corners of a chip.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a method for manufacturing a chip from a compound semiconductor wafer, a method for dividing a wafer using the cleavage property of the wafer is known. For example, when obtaining a photodiode (PD) chip, first, as shown in FIG. 2 (A), the scribe device 200 is applied to the surface portion of the wafer 100 on which the microfabricated portion 101 such as an electrode or an insulating film is formed. Thus, the scribe grooves 102 are formed in a lattice shape in the vertical direction and the horizontal direction. At this time, a minute crack 104 is formed immediately below the scribe groove 102. Next, a triangular prism-shaped cleavage blade 103 is disposed along the scribe groove 102 on the back surface of the wafer 100 (the surface on which the scribe groove 102 is not formed), and stress is applied directly below the scribe groove 102 by the blade 103 ( (See (B)), by causing cracks 104 to propagate to the surface of wafer 100, wafer 100 is cleaved into a bar shape (see (C)). Similarly, a cleavage blade 103 is arranged and pressed from the back surface of the bar-shaped wafer 100a to the scribe groove 102 (see (D)), and the wafer 100a is cleaved to obtain a chip 100b (see (E)). .
[0003]
In addition, a technique for forming a metal film or an amorphous alloy film in a portion where a scribe groove is to be formed is known (see, for example, Patent Documents 1 and 2 and Non-Patent Document 1).
[0004]
[Patent Document 1]
JP 61-251051 A (refer to claims)
[Patent Document 2]
Japanese Patent Laid-Open No. 61-251052 (refer to the claims)
[Non-Patent Document 1]
"Toshiba Technical Collection", published on May 23, 1996, VOL.14-27, p.73-75
[0005]
[Problems to be solved by the invention]
As shown in FIG. 2, the conventional scribe groove is formed in a continuous linear shape. However, since the compound semiconductor is extremely fragile, a minute crack may be excessively introduced into the wafer in the vicinity of the intersection 102 ′ where the linear scribe grooves intersect. As a result, conventionally, when divided into chips 100b, the corner 100b ′ of the chip 100b (the part surrounded by the broken line circle in FIG. 2E) is likely to cause defects such as chipping, and the yield is reduced. There is.
[0006]
In order to reduce damage to the corners of the chip, it is conceivable to change the crack generation state by reducing the scribe load during scribing. However, if the scribe load is too small, there is a problem that it is difficult to cleave, and the control of the load is very difficult.
[0007]
On the other hand, as described in Patent Document 1, Patent Document 2, and Non-Patent Document 1, a method of reducing the introduction of excessive cracks by forming a metal film or an amorphous alloy film in a portion where a scribe groove is formed There is. However, these methods require a step of separately forming a metal film or an amorphous film, and are inferior in manufacturability.
[0008]
Therefore, a main object of the present invention is to provide a method of cleaving a compound semiconductor wafer that has good productivity and can reduce damage to the corners of a chip.
[0009]
[Means for Solving the Problems]
The present invention achieves the above object by preventing the scribe grooves from crossing each other.
[0010]
That is, the method for cleaving a compound semiconductor wafer of the present invention includes a step of forming a scribe groove on the surface portion of the compound semiconductor wafer and a step of cleaving the wafer by applying stress to the formed scribe groove. The scribe groove includes a continuous first groove and a second groove having a discontinuous portion, and both grooves intersect so that the first groove is located at the discontinuous portion of the second groove. And
[0011]
Conventionally, it is known that a scribe groove is formed in a broken line shape called a skip scribe in a wafer for a laser diode (LD). In this technique, as shown in FIG. 3 (A), a scribe groove 102a is formed in the edge portion 100 ′ of the wafer 100, and a skip scribe groove 102b is formed in the middle portion between the microfabricated portions 101 in a broken line shape. Then, the chip is cleaved along the scribe groove 102a to form a bar, and further cleaved along the skip scribe groove 102b of the wafer 100a formed into a bar as shown in FIG.
[0012]
LD wafers can be cleaved even if scribe grooves are partially formed. LD wafers are usually thinner than photodiodes (PDs) and can be cleaved even if cracks are not introduced. Because it can. In addition, since an active layer is usually exposed on the cleavage surface of an LD wafer, it is active when scribe grooves are formed in a continuous and lattice pattern on the surface of the wafer as in the PD wafer. This is because cracks are also introduced into the cleaved surface from which the layer is exposed, damaging the active layer and causing a problem in performance.
[0013]
On the other hand, PD wafers are usually relatively thick, so if the scribe groove is partially formed like the LD wafer, cracks necessary for cleavage cannot be sufficiently introduced. , May not be cleaved. Therefore, in the conventional wafer for PD, the above-mentioned skip scribe is not used, and the scribe grooves are formed in a continuous linear shape as shown in FIG. Was forming.
[0014]
However, when the scribe grooves in the two directions are directly intersected, scribing is performed twice in the vicinity of the intersection of the scribe grooves, and cracks are introduced twice. Thus, excessive cracks are introduced, so that damage such as chipping is likely to occur at the corners of the chip. Based on this knowledge, the present invention defines the scribe groove as a first groove that is continuous and a second groove that has discontinuous portions, and defines that the first groove is located at a discontinuous portion of the second groove. That is, the present invention includes an intersection where the scribe grooves do not intersect directly. With this configuration, the present invention can prevent excessive cracks from being introduced at the intersections of the scribe grooves, and can reduce damage that occurs at the corners of the chip.
[0015]
Hereinafter, the present invention will be described in more detail.
The cleavage method of the present invention is preferably applied to a wafer having a cleavage property, specifically, a wafer made of a III-V group compound semiconductor such as GaAs or InP. In particular, it is preferably used for a wafer for PD where it is desired that the minute cracks required for cleavage are sufficiently introduced.
[0016]
In the cleavage method of the present invention, cracks are introduced into the cleavage plane. However, in the case of PD wafers, the active layer is not located on the cleavage plane, so that even if cracks are introduced into the cleavage plane, performance is affected. There is no.
[0017]
In the present invention, the first groove and the second groove are linear, the first groove is a continuous line, and the second groove is a line having discontinuous portions . Specifically, the first groove may be a continuous line, and the second groove may be a broken line. When making a 2nd groove | channel into a broken line shape, a discontinuous location becomes between the scribe lines which comprise a 2nd groove | channel. Accordingly, both grooves may be formed so that the first groove is located between the scribe lines. A plurality of these first grooves and second grooves may be provided in parallel and formed in a lattice shape.
[0018]
In the compound semiconductor wafer, as shown in FIG. 4, the <0-1-1> direction and the <0-11> direction exist so as to be almost orthogonal as crystal directions. The <0-1-1> direction and the <0-11> direction are as follows.
[0019]
[Expression 1]

[0020]
In the former <0-1-1> direction, it is generally difficult to introduce micro cracks (cracks in a direction from the wafer-facing surface to the facing surface) necessary for cleavage due to the physical properties of the crystal. On the other hand, the latter <0-11> direction is generally easy to introduce the same crack. Therefore, the scribe groove formed in the <0-1-1> direction is formed in a continuous line shape so that cracks necessary for cleavage are sufficiently introduced . On the other hand, since the scribe groove formed in the <0-11> direction is originally easily cracked, it can be sufficiently cleaved even if there are a cracked portion and a non-existing portion as a broken line. With this configuration, cracks necessary for cleavage can be sufficiently introduced in both the <0-1-1> direction and the <0-11> direction.
[0021]
The confirmation of <0-1-1> direction and <0-11> direction is generally provided so that the orientation of the orientation flat surface (after confirming the orientation of the surface in the ingot state, can be recognized in a later step. Can be easily performed by a surface called a reference plane (hereinafter referred to as an OF plane). The <0-1-1> direction is usually a direction parallel to the OF plane, and the <0-11> direction is a direction orthogonal to the OF plane. In addition, since the formation of the finely processed portion performed before the formation of the scribe groove is generally performed in a fixed direction with reference to the OF surface, it is possible to confirm both directions according to the orientation of the finely processed portion.
[0022]
Further, in the present invention, the cleavage is preferably performed along the first groove in the <0-1-1> direction and then along the second groove in the <0-11> direction. As described above, in the <0-1-1> direction, cracks required for cleavage are less likely to be introduced than in the <0-11> direction, and a portion where cracks are introduced and a portion where cracks are not introduced And tend to be relatively difficult to cleave. On the other hand, the <0-11> direction is easily cleaved even if the portions where cracks are introduced are scattered. Therefore, if the cleavage in the <0-11> direction is performed first and the second groove in the <0-11> direction is cut, cracks for forming chips are introduced into the obtained bar-shaped wafer. There is a possibility that there is a part that is not done and it cannot be cleaved. Therefore, in order to more reliably form a chip, it is preferable to perform cleavage in the <0-1-1> direction and then perform cleavage in the <0-11> direction.
[0023]
In the present invention, the scribe groove can be formed by forming both a continuous first groove and a second groove having a discontinuous portion, and intersecting both grooves so that the first groove is located at the discontinuous portion. It is preferable to use a scriber device that can control the blade portion so that it can be used. More specifically, the first groove can be formed in a continuous line shape, the second groove can be formed in a broken line shape, and the length of the scribe lines constituting the second groove and between the scribe lines You may use the scriber apparatus which can control length etc. For example, a known device capable of skip scribe may be used.
[0024]
In the present invention, the wafer may be cleaved using a cleaving apparatus such as a cleaving bar, or may be performed using a known cleaving bar.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
FIG. 1 is a schematic explanatory view showing a process of manufacturing a chip from a wafer using the cleavage method of the present invention, (A) is a view from the top surface of the wafer, (B) is a view from the side surface of the wafer, (C ) Is a view from the upper surface of the bar-shaped wafer, (D) is a view from the side of the bar-shaped wafer, and (E) is a schematic view of the chip. A feature of the present invention is that, as the scribe groove 1, a continuous linear first groove 1a and a dashed second groove 1b are formed on the surface portion of the compound semiconductor wafer 10. Particularly, the two

grooves

1a and 1b are crossed so that the first groove 1a is located at a discontinuous portion of the second groove 1b. Hereinafter, a procedure for forming a compound semiconductor wafer into chips using the cleavage method of the present invention will be described.
[0026]
(1) Prepare a compound semiconductor wafer.
In this example, the wafer 10 is a PD wafer, and a compound semiconductor wafer made of InP is used. A finely processed portion 101 such as an electrode or an insulating film is formed on the wafer 10 by a method similar to the conventional method. Further, in this example, the finely processed portion 101 is formed in a certain direction with the OF surface as a reference.
[0027]
(2) The scribe groove 1 is formed on the surface portion of the wafer 10.
In this example, when forming a scribe groove having a broken line shape (second groove 1b), the length a of the scribe line 1b ′ constituting the second groove 1b and the length b between the scribe lines 1b ′ can be controlled. A scribing device 200 including a control unit (not shown) was used. First, a continuous linear first groove 1a is formed. At this time, the control unit sets the incident position and the emission position of the blade part 201 so that the scribe groove is formed at a predetermined position defined by the microfabricated part 101, and the continuous linear first groove Form 1a. This method may be performed in the same manner as in the past. In this example, the first groove 1a was formed in the <0-1-1> direction (direction parallel to the OF plane). Further, in this example, the first grooves 1a are formed in parallel until the required number of first grooves 1a are obtained.
[0028]
Next, a second groove 1b having a broken line shape is formed. At this time, the discontinuous portion of the second groove 1b, that is, the length a of the scribe line 1b ′ and the scribe line 1b ′ between the scribe lines 1b ′, that is, the first groove 1a is positioned between the scribe lines 1b ′. Set the length b. Then, the incident position and the emission position of the blade part 201 are set so that the set broken-line-shaped scribe groove (second groove 1b) can be formed, and the second groove is formed at a predetermined position defined by the microfabricated part 101. Form 1b. In this example, the second groove 1b was formed in the <0-11> direction (direction orthogonal to the OF plane). In this example, the second grooves 1b are formed in parallel in order until the required number of second grooves 1b are obtained.
[0029]
By forming the first groove and the second groove as described above, the lattice-shaped scribe groove 1 in which the

grooves

1a and 1b do not cross each other directly is formed. In addition, in this example, the scribe groove in the <0-1-1> direction in which cracks necessary for cleaving (cracks in the direction from the front surface to the back surface of the wafer) are difficult to be introduced is made continuous. The introduction of the same crack along the direction is increased, and the cleavage of the post-process is made more reliable. The <0-11> direction is a broken line because the same crack is easily introduced. In this example, the first groove is used, but it may be formed from the second groove.
[0030]
(3) Apply stress to the formed scribe groove to cleave the wafer into a bar shape.
In the wafer 10 in which the grid-like scribe grooves 1 are formed as described above, a triangular prism-shaped cleavage blade 103 is disposed along the first groove 1a, and the back surface side of the wafer 10 (the groove 1a is formed by the blade 103. Stress is applied directly from below the groove 1a to the groove 1a (see FIG. 1 (B)). Then, the minute crack 104 generated by the formation of the first groove 1a progresses to the surface side of the wafer 10 (the surface side where the groove 1a is formed), and the wafer 10 is cleaved to obtain a bar-shaped wafer 10a (FIG. 1 (C)).
[0031]
(4) The obtained bar-shaped wafer is cleaved to form chips.
Further, the obtained bar-shaped wafer 10a is cleaved. In the same manner as described above, the cleavage blade 103 is arranged along the second groove 1b, and stress is applied from the back surface side (the surface side where the groove 1b is not formed) of the wafer 10a to the position immediately below the groove 1b by the blade 103 ( (See Figure 1 (D)). Then, the fine crack 104 generated by the formation of the second groove 1b progresses to the surface side of the wafer 10a (the surface side where the groove 1b is formed), and the wafer 10a is cleaved to obtain the chip 10b (FIG. )reference).
[0032]
In this example, as described above, first, a bar is formed by cleaving along the <0-1-1> direction, and then cleaving along the <0-11> direction to form a chip. In the <0-1-1> direction, cracks required for cleavage tend not to be introduced, but by forming a continuous line as described above, more cracks along this direction are generated. be able to. In addition, by cleaving in the <0-1-1> direction first, even if there are cracks scattered along this direction, it will be continuously connected, so the cleavage is more reliable and the bar shape Wafers can be obtained.
[0033]
In this way, the first groove 1a and the second groove 1b are not formed by directly intersecting each other, so that excessive cracks are hardly introduced into the intersecting portion 2 of the scribe groove 1, and the chip obtained by using the cleavage method of the present invention. In 10b, damage such as chipping is unlikely to occur in the corner 3.
[0034]
(Test Example 1)
In the chip obtained in the above example (sample No. 1) and the chip obtained by the conventional method (sample No. 2), the chipping defect rate at corners was examined.
[0035]
Sample No. 2 uses a compound semiconductor wafer made of InP and similar micro-machined parts as in sample No. 1, both in the <0-1-1> direction and in the <0-11> direction. A scribe groove was formed in a lattice pattern with continuous lines, and then obtained by cleaving.
[0036]
In this test, wafer thickness: 0.35 mm, scribe line length a of the second groove: 0.15 mm, scribe line length b: 0.25 mm (pitch: 0.4 mm), chip size: 0.4 mm × 0.4 mm. The defect rate was the ratio of the number of chips in which cracks / chips were defective with respect to the total number of chips.
[0037]
As a result, in Sample No. 2, the defect rate was about 6 to 9%, whereas in Sample No. 1, it was 1% or less. From this, it can be seen that, when the cleavage method of the present invention is applied, it is possible to reduce the corner chipping.
[0038]
【The invention's effect】
As described above, according to the cleavage method of the present invention, the first groove is positioned at the discontinuous portion of the second groove, and the two grooves are not directly intersected, thereby suppressing the introduction of excessive cracks at the intersecting portion, and the chip. It is possible to achieve an excellent effect that it is possible to reduce the occurrence of defects such as chipping at the corners. Further, the cleavage method of the present invention does not require a separate step of forming a protective film or the like, and can be manufactured by the same steps as in the prior art, so that it is excellent in productivity.
[0039]
Furthermore, the <0-11> -direction scribe grooves that are easy to introduce cracks required for cleavage are formed in a broken line, and the <0-1-1> -direction scribe grooves that are difficult to introduce the cracks are continuous linearly. It is possible to more reliably introduce cracks along the <0-1-1> direction. In addition, by cleaving from the <0-1-1> direction, the chip can be more reliably cleaved.
[Brief description of the drawings]
FIG. 1 is a schematic explanatory view showing a process of manufacturing a chip from a wafer using the cleavage method of the present invention, (A) is a view from the top surface of the wafer, (B) is a view from the side surface of the wafer, (C ) Is a view from the upper surface of the bar-shaped wafer, (D) is a view from the side of the bar-shaped wafer, and (E) is a perspective view of the chip.
2A and 2B are schematic explanatory views showing a process of manufacturing a chip from a wafer using a conventional method, wherein FIG. 2A is a view from the top surface of the wafer, FIG. 2B is a view from the side surface of the wafer, and FIG. FIG. 4D is a view from the top surface of the bar-shaped wafer, FIG. 4D is a view from the side surface of the bar-shaped wafer, and FIG. 4E is a perspective view of the chip.
3A and 3B are schematic views showing a state in which a scribe groove is formed in an LD wafer, where FIG. 3A is a partial top view and FIG. 3B is a top view of a bar-shaped wafer.
FIG. 4 is an explanatory view showing a crystal direction of a compound semiconductor wafer.
[Explanation of symbols]
1 Scribe groove 1a 1st groove 1b 2nd groove 1b 'Scribe line
2 Intersection 3, 100b 'corner
10, 100

Wafer

10a, 100a Bar shaped

wafer

10b, 100b chip
100 'Edge part 101

Micromachined part

102, 102a Scribe groove 102' Intersection
102b Skip scribe groove 103 Cleave bar 104 Crack
200 Scribe device 201 Blade

Claims

Forming a scribe groove on the surface of the compound semiconductor wafer;
Cleaving the wafer by applying stress to the formed scribe groove,
The scribe groove consists of a continuous linear first groove and a dashed second groove,
Forming the first groove in the < 0-1-1 > direction of the wafer , forming the second groove in the < 0-11 > direction of the wafer ;
Cleavage method of the compound semiconductor wafer that both grooves such that said first groove to a discontinuity of the second groove is located, and wherein the crossing.

Cleaving, <0-1-1> After performed along the first groove direction, <0-11> direction of the compound semiconductor wafer according to claim 1, characterized in that along the second groove Cleaving method.