JP4239299B2 - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display device Download PDFInfo
- Publication number
- JP4239299B2 JP4239299B2 JP16644599A JP16644599A JP4239299B2 JP 4239299 B2 JP4239299 B2 JP 4239299B2 JP 16644599 A JP16644599 A JP 16644599A JP 16644599 A JP16644599 A JP 16644599A JP 4239299 B2 JP4239299 B2 JP 4239299B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- pixel
- circuit
- signal
- readout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明はノートPC、携帯端末等に用いられる液晶表示装置に関するものであり、特に駆動回路等の周辺回路が画素部分と同一アレイ基板上に一体形成されたアクティブマトリックス型液晶表示装置のアレイ検査回路に関するものである。
【0002】
【従来の技術】
直視型の液晶表示装置として、画素毎にアモルファスSi(a−Si)または多結晶Si(p−Si)からなる薄膜トランジスタ(以後TFT)を設け、このスイッチング動作により画素電極に電圧を印加し液晶を駆動するアクティブマトリックス型の液晶表示装置が、高画質が得られる点で多く使用されるようになった。
【0003】
a−Si TFT型の液晶表示装置は画素を駆動する駆動回路は駆動用LSIを外付けしたが、近年、高性能なp−Si TFTでパネルの画素部だけでなく駆動回路等の周辺回路を同一アレイ基板上に一体形成したp−Si TFT方式の液晶表示装置が開発された。駆動回路を内蔵することにより外部との接続本数が大幅に少なくできるだけでなく、外付けの駆動用LSIが不要になるので材料コスト低減も期待できる。
【0004】
駆動回路の構成として、点順次方式と線順次方式がある。図10にアナログ点順次方式の駆動回路を有する液晶表示装置の回路構成を示す。1はゲート線、2はデータ線、3は画素用のTFTスイッチ(以下、画素TFTとも言う)、4は画素電極、5は蓄積容量、6は信号入力線、7は信号端子、8は垂直駆動回路、100はアナログ点順次方式水平駆動回路である。駆動回路100は、シフトレジスタ20とTFTからなるスイッチング素子21の簡単な構成である。信号端子7よりシリアルに信号入力線6に入力される入力信号を、シフトレジスタ20の走査回路でスイッチング素子21を順次オンして、そのままデータ線2に与え、画素毎に順次書き込む。この点順次方式が現在実用化されている。例えば特開平10−96754号公報にも点順次方式液晶パネルの回路構成が示されている。
【0005】
一方、線順次方式は、アナログ方式とデジタル方式がある。図11にアナログ線順次方式の駆動回路を有する液晶表示装置の回路構成を示す。アナログ線順次方式の駆動回路101は、シフトレジスタ30、サンプルホールド31、アンプ32から構成される。アナログ方式はアナログの入力信号を1ライン分サンプルホールド31で保持し、アンプ32で増幅して、垂直駆動回路8の出力に同期して全データ線2に一斉に信号電圧を供給し、垂直駆動回路8で選択されたゲート上の全画素に書き込む。
【0006】
図12にデジタル線順次方式水平駆動回路を有する液晶表示装置の回路構成を示す。デジタル線順次方式の水平駆動回路102は、シフトレジスタ40、ラッチ41、D/Aコンバータ42から構成される。D/Aコンバータ42には抵抗分割、容量分割,PWM方式等がある。デジタル方式は信号入力線6のデジタル入力信号を1ライン分ラッチし、D/Aコンバータ42で階調に応じた電圧に変換してデータ線2に一斉に信号電圧を供給する。図中のD/Aコンバータ42は抵抗分割方式等で基準電圧線43に階調に応じた基準電圧が供給されるようになっており、階調に応じた基準電圧線43を複数のスイッチ44で選択する方式である。図中では簡単のために階調が2ビットでパラレル入力の例を示している。本方式はアナログ方式のアンプによる増幅より出力ばらつきが少ない利点があるが、階調が多くなると回路面積が非常に大きくなる欠点を有する。
【0007】
アレイ基板は基板完成後に各パネルのアレイ検査を行う。アレイ基板はカラーフィルター基板と張り合わせて液晶注入等のパネル組立工程が後にあるので、不良パネルは早期に発見することがコスト低減に必要である。特に駆動回路を内蔵するとTFTの数がさらに増えるので、アレイ検査がより重要になる。
【0008】
例えば、プレスジャーナル社 月刊FPD Intelligence 1998.9号のP84〜89にFPD検査技術が紹介されている。アレイ検査には、主に光学的検査方法と電気的検査方法がある。光学的検査方法はパターン欠陥のような外観検査が主体であり、外観異常のないTFTの不良は検出できない。電気的検査方法はオープン・ショートテスト法、画素電荷測定法、TEG検査等がある。TEG検査は、パネル周辺に設けられた専用の検査回路による検査なので、パネル自体の良否は類推でしか判定できない。
【0009】
画素電荷測定法はオープン・ショートテスト法に比較して、ゲート線、データ線のオープン、ショートだけでなく画素の良否も検出できる点で優れている。これは全ゲート線、データ線にプローブを当て、ゲート線にオン信号を印加して画素TFTをオンし、データ線に加えられた一定電圧を画素の蓄積容量に書き込む。一定時間保持した後に、再びゲート線にオン信号を印加して画素TFTをオンにし、蓄積容量に蓄えられた電荷を外部の検出器(積分器)で読み出す。この検出器の出力の大小により配線だけでなく、画素の良否も判定できる。
【0010】
【発明が解決しようとする課題】
しかし、駆動回路が一体形成された液晶表示装置のアレイ検査方法は、現時点では確立しておらず、この検査技術を紹介した文献は僅かである。
例えば前述の特開平10−96754号公報に点順次方式の水平駆動回路の検査方法が提案されている。図13は点順次方式の駆動回路を有する液晶表示装置の検査回路構成を示したものである。これは原理上は画素電荷測定法である。検査時の書込時は切替器11はW(Write)側になり、入力端子7から一定電圧の入力信号が入力信号線6に入力される。水平駆動回路103のシフトレジスタ50でTFTからなるスイッチング素子51が順次オンして入力信号がデータ線2に与えられ、垂直駆動回路により順次ゲート線1にオン信号を印加して画素TFT3をオンし、蓄積容量5に書き込まれ一定時間保持される。検査の読み出し時は切替器11はR(Read)側になり、再びゲート線1にオン信号を印加して画素TFT3をオンにし、蓄積容量5に蓄えられた電荷をシフトレジスタ50で順次スイッチング素子51をオンして、データ線2から電荷を信号入力線6を通じて外部の検出器(積分器)10で読み出す。 点順次方式は、読み出し時はデータ線から入力信号線までの配線間にスイッチング素子があるだけで接続されているので、画素電荷の検出が可能である。すなわち、点順次方式の駆動回路は画素信号読出し回路としても機能する。また、この例では、読出し端子は入力端子が兼ねているので検査に必要なプローブの数が少ない利点がある。
【0011】
しかし、より複雑な線順次方式の駆動回路での検査方法についてはこれまで報告がなかった。線順次方式では、出力線と入力信号線は駆動回路内にアンプやD/Aコンバータを有するために経路が分離されており、内部回路も様々であるので画素電荷の検出が困難であった。
本発明の目的は、駆動回路が同一基板上に一体形成されたアクティブマトリックス型液晶表示装置において、特に線順次方式の駆動回路で、画素毎の良否を判定できる画素信号読出し回路の構成、およびこの読出し回路を有する液晶表示装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明に係る第1のアクティブマトリックス型液晶表示装置は、線順次方式水平駆動回路と、垂直駆動回路と、各画素部にTFTスイッチと画素電極と蓄積容量とを備えたTFTアレイと、前記線順次方式水平駆動回路のシフトレジスタからの信号により水平画素列を順次選択する画素信号読出し回路が、同一のアレイ基板上に一体形成されたものである。
【0016】
また、前記画素信号読出し回路は、前記線順次方式水平駆動回路への入力信号線と複数のデータ線とを各々スイッチングトランジスタを介して接続する複数のバイパス線を前記線順次方式水平駆動回路内に有し、該水平駆動回路のシフトレジスタと前記スイッチングトランジスタによって順次選択されたデータ線および前記バイパス線を介して、蓄積容量に保持された画素信号が前記バイパス線を介して順次外部に出力されるよう構成されてなるものである。
【0017】
また、データ線から前記線順次方式水平駆動回路のD/Aコンバータの基準電圧供給線の一部を経由して、蓄積容量に保持された画素信号を外部に出力するものである。
【0018】
また、前記水平駆動回路がスイッチング素子を介して前記TFTアレイのデータ線に接続されており、蓄積容量に保持された画素信号を外部に出力するときに、スイッチング素子を選択的にオフ状態にして前記線順次方式水平駆動回路の出力側を高インピーダンスにするものである。
【0019】
また、前記画素信号読出し回路の駆動周波数を、前記線順次方式水平駆動回路の書き込み駆動周波数とは独立に制御するものである。
【0020】
また、前記画素信号読出し回路から外部への画素信号の読み出しと、前記線順次方式水平駆動回路への外部からの画像信号の供給が、共通端子を介して切替え可能に行われるように構成されてなるものである。
【0021】
【発明の実施の形態】
実施の形態1.
以下、この発明の一実施の形態を図について説明する。
図1はこの発明に係る液晶表示装置の回路構成図である。図において、104は線順次方式の水平駆動回路、8は垂直駆動回路、108はTFTアレイ、9はアレイ基板、200は画素信号読出し回路であり、前記画素信号読み出し回路200が前記TFTアレイ108のデータ線の片方の端に接続され、該データ線の他端が前記104水平駆動回路に接続されているため、前記画素信号読み出し回路はアレイ基板9の端部に位置することになる。画素信号読出し回路200はシフトレジスタ201とTFTからなる複数のスイッチングトランジスタ202からなる。203は検査時の読み出し線である。検査の書込時は切替器11、12はW側になり、ゲート線1にオン信号を印加して画素TFT3をオンし、水平駆動回路104により一定の信号電圧が信号線2を経て画素の蓄積容量5に書き込まれ一定時間保持される。検査の読み出し時は切替器11、12はR側になり、再びゲート線1にオン信号を印加して画素TFT3をオンにし、蓄積容量5に蓄えられた電荷を画素信号読出し回路200のシフトレジスタ201でスイッチングトランジスタ202を順次オンして、読み出し線203、信号端子7を経由して外部の検出器10で読み出す。
【0022】
この実施の形態では画素信号読出し回路は、前述の通りアレイ基板9の端部に配置されているので、検査後に画素信号読出し回路を切断除去することが可能である。画素信号読出し回路の除去によってパネルサイズの小型化が図れ、パソコンなどへの搭載に有利となる。
この実施の形態では信号端子7は検査の読み出し端子を兼用した構成にしており、この場合配線レイアウトが容易という利点がある。しかし図2に示すように読み出しの端子を別途設けても良く、画素毎の評価が可能という効果は同様である。
【0023】
実施の形態2.
図3はこの発明に係る液晶表示装置の回路構成図である。図において、105は線順次方式の水平駆動回路、60はシフトレジスタ、61はその他の回路、300は駆動回路と画面との間に設けられた画素信号読出し回路である。画素信号読出し回路300はシフトレジスタ60の出力に接続されたスイッチ301と、シフトレジスタの出力に連動が可能なスイッチングトランジスタ302からなり、データ線2を順次選択する機能があり、点順次方式の駆動回路構成に相当する。303は検査時の読み出し線である。以上の回路がアレイ基板9上に構成されている。検査の書込時は切替器11、12はW側に、スイッチ301はオフになり、ゲート線1にオン信号を印加して画素TFT3をオンし、水平駆動回路105の出力により一定の信号電圧が画素の蓄積容量5に書き込まれ一定時間保持される。検査の読み出し時は切替器はR側に、スイッチ301はオンになり、再びゲート線1にオン信号を印加して画素TFT3をオンにし、蓄積容量5に蓄えられた電荷を駆動回路105のシフトレジスタ60の出力に連動してスイッチングトランジスタ302を順次オンして、読み出し線303、信号端子7を経由して外部の検出器10で読み出す。検査の読み出し時の回路は点順時方式の駆動回路に相当する回路構成なので検査が可能になる。検出器10の出力の大小により駆動回路、配線だけでなく、画素の良否も判定できる。
【0024】
この実施の形態では前記切替え器までの読み出し信号線の長さを実施の形態1よりも短くでき、信号配線抵抗や配線容量の影響を小さくできる。
また、この実施の形態では前記画素信号読出し回路に含まれるシフトレジスタを前記水平駆動回路に含まれるシフトレジスタで兼用しており、回路構成がより簡単になり製造歩留りの向上が図れる。
この実施の形態では信号端子7の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【0025】
実施の形態3.
図4はこの発明に係る液晶表示装置の回路構成図である。図において、105は線順次方式の水平駆動回路、60、62はシフトレジスタ、61はその他の回路、300は駆動回路とTFTアレイとの間に設けられた画素信号読出し回路である。画素信号読出し回路300はシフトレジスタ62と、該シフトレジスタ62の出力でスイッチングするスイッチングトランジスタ302からなり、データ線2を順次選択する機能があり、点順次方式の駆動回路構成に相当する。303は検査時の読み出し線である。以上の回路がアレイ基板9上に構成されている。検査の書込時は切替器11、12はW側に、スイッチングトランジスタ302はオフになり、ゲート線1にオン信号を印加して画素TFT3をオンし、水平駆動回路105の出力により一定の信号電圧が画素の蓄積容量5に書き込まれ一定時間保持される。検査の読み出し時は切替器はR側になり、再びゲート線1にオン信号を印加して画素TFT3をオンにし、蓄積容量5に蓄えられた電荷を画素信号読出し回路300のシフトレジスタ62の出力に連動してスイッチングトランジスタ302を順次オンして、読み出し線303、信号端子7を経由して外部の検出器10で読み出す。検査の読み出し時の回路は点順時方式の駆動回路に相当する回路構成なので検査が可能になる。検出器10の出力の大小により駆動回路、配線だけでなく、画素の良否も判定できる。
【0026】
この実施の形態では前記切替え器までの読み出し信号線の長さを、実施の形態2と同様に、実施の形態1よりも短くでき、信号配線抵抗や配線容量の影響を小さくできる。
また、この実施の形態では前記画素信号読出し回路に含まれるシフトレジスタが前記水平駆動回路に含まれるシフトレジスタと独立に駆動できるので、駆動周波数を変えることにより詳細な検査が行える。
この実施の形態では信号端子7の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【0027】
実施の形態4.
図5はこの発明に係るその他の液晶表示装置の回路構成図である。図において、106はアナログ線順次方式水平駆動回路、70はシフトレジスタ、71はスイッチング素子、72はサンプルホールド回路、73はアンプ、74は入力側と出力側を接続するバイパス線である。検査の書込時は切替器11、75、76はW側になる。ゲート線1にオン信号を印加して画素TFT3をオンし、水平駆動回路106により一定の信号電圧が画素の蓄積容量5に書き込まれ、一定時間保持される。検査の読み出し時は切替器11、75、76はR側になり、再びゲート線1にオン信号を印加して画素TFT3をオンにし、蓄積容量5に蓄えられた電荷を、シフトレジスタ70で順次スイッチング素子71をオンして、データ線2からバイパス線74を経由して読み出し線77に戻し、信号端子7を経由して外部の検出器10で読み出す。信号電荷は駆動回路内のアンプ73、サーンプルホールド回路72を経由せず、検査の読み出し時の回路が点順時方式の駆動回路に相当する回路構成なので検査が可能になる。
この実施の形態では信号端子7は切替器76を設けて検査の読み出し端子を兼用した構成にしているが、検査用の読み出しの端子を別途設けても良い。
【0028】
実施の形態5.
図6はこの発明に係るその他の液晶表示装置の回路構成図である。図において、107はデジタル線順次方式の水平駆動回路、80はシフトレジスタ、81はスイッチングトランジスタ、82はラッチ、83はD/Aコンバータ、84は入力側と出力側を接続するバイパス線、85はスイッチ、86は読み出し線である。水平駆動回路107は、出力側は検査の読み出し時はスイッチ85等で高インピーダンス状態にできる回路構成である。図中のD/Aコンバータ83は抵抗分割方式等で基準電圧線43に階調に応じた基準電圧が供給されるようになっており、階調に応じた基準電圧線43を複数のスイッチ85で選択する方式である。図中では簡単のために階調が2ビットでパラレル入力の例を示している。検査の書込時は切替器11、87はW側になり信号入力線6に検査仕様で決まる階調のビット信号を入力する。水平駆動回路107により階調信号が所定の電圧信号となり画素の蓄積容量5に書き込まれ、一定時間保持される。検査の読み出し時は切替器11、87はR側になり、再びゲート線1にオン信号を印加して画素TFT3をオン状態にし、蓄積容量5に蓄えられた電荷を、シフトレジスタ80で順次スイッチングトランジスタ81をオンして、データ線2からバイパス線84およびスイッチングトランジスタ81を経由して読み出し線86に戻し、入力端子を経由して外部の検出器10で読み出す。電荷は駆動路内のD/Aコンバータ、ラッチを経由せず、検査の読み出し時の回路が点順時方式の駆動回路に相当する回路構成なので画素毎の検査が可能になる。
この実施の形態では信号端子7の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【0029】
実施の形態6.
図7はこの発明に係るその他の液晶表示装置の回路構成図である。図において、107はデジタル線順次方式の水平駆動回路、90はシフトレジスタ、11、91は切替器、95、97はスイッチ、92はラッチ、93はD/Aコンバータ、94は複数の基準電圧線、96は信号入力線6と基準電圧線94の一部を接続する読み出し線である。図中のD/Aコンバータ93は抵抗分割方式等で、基準電圧線94から階調に応じた基準電圧が供給されるようになっており、該基準電圧線94を複数のスイッチ95で選択する方式である。図中では簡単のために階調が2ビットでパラレル入力の例を示している。
検査の書込時は切替器11、91はW側に、スイッチ97はオフになり、信号入力線6に所定の階調のデジタル信号を入力する。水平駆動回路107の出力により階調信号が所定の信号電圧となり画素の蓄積容量5に書き込まれ、一定時間保持される。検査の読み出し時は切替器11、91はR側に、スイッチ97はオンになり、再びゲート線1にオン信号を印加して画素TFT3をオン状態にし、蓄積容量5に蓄えられた電荷を、シフトレジスタ90の出力に連動してスイッチ95の特定スイッチを順次オンして、データ線2から基準電圧線94の一部を経由して読み出し線96に流す。そして信号端子7を経由して、外部の検出器10で読み出す。電荷は水平駆動回路内のD/Aコンバータの一部、ラッチを経由せず、検査の読み出し時の回路が点順時方式の駆動回路に相当する回路構成なので画素毎の検査が可能になる。
この実施の形態では信号端子7の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【0030】
実施の形態7.
図8はこの発明に係る液晶表示装置の回路構成図である。図において、104は線順次方式の水平駆動回路、8は垂直駆動回路、108はTFTアレイ、9はアレイ基板、200は画素信号読出し回路であり、TFTアレイ108に関して前記水平駆動回路104の反対側に設けられている。画素信号読出し回路200はシフトレジスタ201と複数のスイッチングトランジスタ202からなる。203は検査時の読み出し線である。また、水平駆動回路104は、検査の読み出し時は、切替え信号と連動してスイッチング素子204をオフとし、出力インピーダンスを高インピーダンス状態にできる回路構成である。検査の書込時は切替器11、12はW側になり、ゲート線1にオン信号を印加して画素TFT3をオンし、水平駆動回路104により一定の信号電圧が画素の蓄積容量5に書き込まれ一定時間保持される。検査の読み出し時は切替器11、12はR側になり、再びゲート線1にオン信号を印加して画素TFT3をオンにし、蓄積容量5に蓄えられた電荷を画素信号読出し回路200のシフトレジスタ201でスイッチングトランジスタ202を順次オンして、読み出し線203、信号端子7を経由して外部の検出器10で読み出す。読み出し時はスイッチングトランジスタ204はオフ状態であるので水平駆動回路104の出力側はハイインピーダンス状態になり、蓄積容量5に蓄えられた電荷の殆どが画素信号読出し回路200側に流れる。検査の読み出し時の回路は順時各信号線1を選択していくため、各画素の検査が可能になる。検出器10の出力の大小により、駆動回路、配線だけでなく、画素の良否も判定できる。
この実施の形態では信号端子7は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【0031】
実施の形態8.
図9はこの発明に係る別の実施の形態である。図において、104A、104Bはそれぞれ線順次方式水平駆動回路を示し、それぞれ2つに分けられた別の表示画素アレイに対応し、それぞれの表示画素に対応した入力信号A、入力信号Bが入力する。また画素信号読出し回路200を構成するシフトレジスタにはクロック周波数を独立に制御するためのクロック信号入力端子205が設けられている。一般的に駆動回路を構成するのに用いられているp−Si(ポリシリコン)トランジスタなどの性能は単結晶Siに比較して低く、動作可能な最高周波数が低い。画素数が多い場合は駆動周波数が高くなるので、例えば、図9に示したように、駆動回路を複数に分割し、入力信号も複数に分割して駆動周波数を下げた回路構成をとる場合が多い。しかし検査回路の読み出し駆動周波数は必ずしも駆動回路の書込駆動周波数と一致する必要はない。検査回路の駆動周波数が駆動回路の周波数とは独立に制御できるようにすると、例えば周波数を通常より遅くして電荷保持時間や検出器の積分時間を長くし、画素の電荷保持特性を詳細に評価することが可能になる。また周波数が低ければ、図に示すように画素読出し回路は必ずしも分割する必要がなくなる。
【0032】
実施の形態9.
図2はこの発明にかかわる実施の形態1において、読み出し端子と信号端子を別にした図である。
【0033】
【発明の効果】
以上のように、この発明によれば、各画素部にTFTスイッチと画素電極と蓄積容量とを備えたTFTアレイと、垂直駆動回路と、線順次方式水平駆動回路と、該線順次方式水平駆動回路のシフトレジスタからの信号によりデータ線を順次選択して、画素の蓄積容量に保持された画素信号を外部に出力する画素信号読出し回路が、同一のアレイ基板上に一体形成されたものであるので、従来不可能であった画素毎の良否まで判定できるアレイ検査が可能になり、不良基板の早期発見によるコスト低減効果がある。また、画素信号読出し回路が基板端部にある場合と比べ、信号読み出し時の信号配線抵抗や配線容量の影響を小さくできる。
【0037】
また、前記画素信号読出し回路は、前記線順次方式水平駆動回路への入力信号線と複数のデータ線とを各々スイッチングトランジスタを介して接続する複数のバイパス線を前記線順次方式水平駆動回路内に有し、該線順次方式水平駆動回路のシフトレジスタが前記スイッチングトランジスタをオンすることにより選択された前記データ線および前記バイパス線を介して、蓄積容量に保持された画素信号を順次外部に出力するので、画素信号読出し回路に含まれるシフトレジスタを前記線順次方式水平駆動回路に含まれるシフトレジスタで兼用でき、回路構成が簡単になり製造歩留りの向上が図れる。
【0038】
また、データ線から前記線順次方式水平駆動回路の前記D/Aコンバータの基準電圧供給線の一部を経由して、蓄積容量に保持された画素信号を外部に出力するので、画素信号読出し回路の占める面積の低減が可能で、パネルサイズ縮小が図れる。
【0039】
また、前記線順次方式水平駆動回路の出力側が複数のデータ線と各々スイッチング素子を介して接続されており、蓄積容量に保持された画素信号を外部に出力するときに、スイッチング素子を選択的にオフ状態にして前記線順次方式水平駆動回路の出力側を高インピーダンスにするので、検査時に信号の駆動回路への漏れ込みが抑制され、画素毎に蓄積された電荷の正確な評価が行える。
【0040】
また、前記画素信号読出し回路の駆動周波数を、前記線順次方式水平駆動回路の書き込み駆動周波数とは独立に制御するので、駆動周波数を変えることにより画素の詳細な評価が行える。
【0041】
また、前記画素信号読出し回路の検査時の読み出し端子を、信号書込時の入力端子と兼ねるものであるので端子数を減らすことができ、基板上の配線レイアウトがより容易になる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による液晶表示装置を示す回路構成図である。
【図2】 この発明の実施の形態9による液晶表示装置を示す回路構成図である。
【図3】 この発明の実施の形態2による液晶表示装置を示す回路構成図である。
【図4】 この発明の実施の形態3による液晶表示装置を示す回路構成図である。
【図5】 この発明の実施の形態4による液晶表示装置を示す回路構成図である。
【図6】 この発明の実施の形態5による液晶表示装置を示す回路構成図である。
【図7】 この発明の実施の形態6による液晶表示装置を示す回路構成図である。
【図8】 この発明の実施の形態7による液晶表示装置を示す回路構成図である。
【図9】 この発明の実施の形態8による液晶表示装置を示す回路構成図である。
【図10】 点順次駆動方式の液晶表示装置を示す回路構成図である。
【図11】 アナログ線順次駆動方式の液晶表示装置を示す回路構成図である。
【図12】 デジタル線順次駆動方式の液晶表示装置を示す回路構成図である。
【図13】 アナログ点順次駆動方式の液晶表示装置の検査回路を示す構成図である。
【符号の説明】
1 ゲート線
2 データ線
3 TFTスイッチ(画素TFT)
4 画素電極
5 蓄積容量
6 信号入力線
7 信号端子
8 垂直駆動回路
9 アレイ基板
10 検出器
11 切替器
12 切替器
100 アナログ点順次方式水平駆動回路
101 アナログ線順次方式水平駆動回路
102 デジタル線順次方式水平駆動回路
103 アナログ点順次方式水平駆動回路
104、105 線順次方式水平駆動回路
106 アナログ線順次方式水平駆動回路
107 デジタル線順次方式水平駆動回路
108 TFTアレイ
200 画素信号読出し回路
201 シフトレジスタ
202 スイッチングトランジスタ
203 読み出し線
204 スイッチングトランジスタ
205 クロック信号入力端子
300 画素信号読出し回路
301 スイッチ
302 スイッチングトランジスタ
303 読み出し線[0001]
BACKGROUND OF THE INVENTION
BACKGROUND OF THE
[0002]
[Prior art]
As a direct-view type liquid crystal display device, a thin film transistor (hereinafter referred to as TFT) made of amorphous Si (a-Si) or polycrystalline Si (p-Si) is provided for each pixel, and a voltage is applied to the pixel electrode by this switching operation to provide liquid crystal. Driven active matrix type liquid crystal display devices have come to be used in many respects because of high image quality.
[0003]
In the a-Si TFT type liquid crystal display device, the driving circuit for driving the pixels is externally attached to the driving LSI. However, in recent years, not only the pixel portion of the panel but also the peripheral circuits such as the driving circuit with high performance p-Si TFTs. A p-Si TFT type liquid crystal display device integrally formed on the same array substrate has been developed. By incorporating the drive circuit, not only can the number of external connections be significantly reduced, but an external drive LSI is not required, and therefore material costs can be reduced.
[0004]
As a configuration of the driving circuit, there are a dot sequential method and a line sequential method. FIG. 10 shows a circuit configuration of a liquid crystal display device having an analog dot sequential driving circuit. 1 is a gate line, 2 is a data line, 3 is a TFT switch for pixels (hereinafter also referred to as a pixel TFT), 4 is a pixel electrode, 5 is a storage capacitor, 6 is a signal input line, 7 is a signal terminal, and 8 is vertical. A
[0005]
On the other hand, the line sequential method includes an analog method and a digital method. FIG. 11 shows a circuit configuration of a liquid crystal display device having an analog line sequential driving circuit. The analog line sequential driving circuit 101 includes a
[0006]
FIG. 12 shows a circuit configuration of a liquid crystal display device having a digital line sequential type horizontal drive circuit. The digital line sequential horizontal driving circuit 102 includes a
[0007]
The array substrate is subjected to array inspection after completion of the substrate. Since the array substrate is bonded to the color filter substrate and a panel assembly process such as liquid crystal injection is performed later, it is necessary to find a defective panel at an early stage for cost reduction. In particular, since the number of TFTs further increases when a drive circuit is built in, array inspection becomes more important.
[0008]
For example, FPD inspection technology is introduced in P84-89 of Monthly FPD Intelligence 19988.9 of Press Journal. The array inspection mainly includes an optical inspection method and an electrical inspection method. The optical inspection method is mainly an appearance inspection such as a pattern defect, and a TFT defect having no appearance abnormality cannot be detected. The electrical inspection method includes an open / short test method, a pixel charge measurement method, a TEG inspection, and the like. Since the TEG inspection is performed by a dedicated inspection circuit provided around the panel, the quality of the panel itself can be determined only by analogy.
[0009]
The pixel charge measurement method is superior to the open / short test method in that it can detect not only the open / short of the gate line and the data line but also the quality of the pixel. This applies probes to all gate lines and data lines, applies an ON signal to the gate lines to turn on the pixel TFTs, and writes a constant voltage applied to the data lines to the storage capacitor of the pixels. After holding for a certain time, an ON signal is applied to the gate line again to turn on the pixel TFT, and the charge stored in the storage capacitor is read out by an external detector (integrator). Not only the wiring but also the quality of the pixel can be determined by the magnitude of the output of the detector.
[0010]
[Problems to be solved by the invention]
However, an array inspection method for a liquid crystal display device in which a drive circuit is integrally formed has not been established at present, and there are few documents introducing this inspection technique.
For example, the above-described Japanese Patent Laid-Open No. 10-96754 proposes a dot sequential type horizontal driving circuit inspection method. FIG. 13 shows an inspection circuit configuration of a liquid crystal display device having a dot sequential driving circuit. This is in principle a pixel charge measurement method. At the time of writing at the time of inspection, the switch 11 is on the W (Write) side, and an input signal having a constant voltage is input from the input terminal 7 to the
[0011]
However, there has been no report on an inspection method using a more complicated line sequential driving circuit. In the line-sequential method, the output line and the input signal line have amplifiers and D / A converters in the drive circuit, so the paths are separated, and the internal circuit is various, so that it is difficult to detect pixel charges.
An object of the present invention is to provide a configuration of a pixel signal readout circuit capable of determining the quality of each pixel in an active matrix liquid crystal display device in which a drive circuit is integrally formed on the same substrate, in particular, with a line-sequential drive circuit, and this An object of the present invention is to provide a liquid crystal display device having a reading circuit.
[0012]
[Means for Solving the Problems]
First active matrix type according to the present inventionliquid crystalThe display device includes a line sequential horizontal drive circuit, a vertical drive circuit, a TFT array including a TFT switch, a pixel electrode, and a storage capacitor in each pixel portion, and a signal from a shift register of the line sequential horizontal drive circuit. The pixel signal readout circuit for sequentially selecting the horizontal pixel columns is integrally formed on the same array substrate.
[0016]
Also,The pixel signal readout circuit has a plurality of bypass lines in the line-sequential horizontal driving circuit for connecting an input signal line to the line-sequential horizontal driving circuit and a plurality of data lines through switching transistors. ,Sequentially selected by the shift register of the horizontal driving circuit and the switching transistorStored in the storage capacitor via the data line and the bypass lineThe pixel signals are sequentially output to the outside via the bypass line.
[0017]
Also,From the data line to the line sequential horizontal drive circuitReference voltage supply for D / A converterlinePart ofOutput the pixel signal held in the storage capacitor to the outside viaIs.
[0018]
The horizontal drive circuit is connected to the data line of the TFT array via a switching element,When outputting the pixel signal held in the storage capacitor to the outside,Switching element is selectively turned offThus, the output side of the line sequential type horizontal drive circuit is set to high impedance.Is.
[0019]
The drive frequency of the pixel signal readout circuit isLine sequential methodHorizontal drive circuitWrite driveControl independent of frequencyRumoIt is.
[0020]
The pixel signal readout circuitPixel signal from the outsideRead-out and supply of image signals from the outside to the line-sequential horizontal drive circuit via a common terminalSwitchableIt is comprised so that it may be performed.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram of a liquid crystal display device according to the present invention. In the figure, 104 is a line sequential horizontal drive circuit, 8 is a vertical drive circuit, 108 is a TFT array, 9 is an array substrate, 200 is a pixel signal readout circuit, and the pixel
[0022]
In this embodiment, since the pixel signal readout circuit is arranged at the end of the array substrate 9 as described above, the pixel signal readout circuit can be cut and removed after the inspection. By removing the pixel signal readout circuit, the panel size can be reduced, which is advantageous for mounting on a personal computer or the like.
In this embodiment, the signal terminal 7 is also used as a test readout terminal. In this case, there is an advantage that the wiring layout is easy. However, as shown in FIG. 2, a readout terminal may be provided separately, and the effect of enabling evaluation for each pixel is the same.
[0023]
FIG. 3 is a circuit diagram of the liquid crystal display device according to the present invention. In the figure, 105 is a line-sequential horizontal drive circuit, 60 is a shift register, 61 is another circuit, and 300 is a pixel signal readout circuit provided between the drive circuit and the screen. The pixel
[0024]
In this embodiment, the length of the readout signal line up to the switch can be made shorter than that in the first embodiment, and the influence of signal wiring resistance and wiring capacitance can be reduced.
In this embodiment, the shift register included in the pixel signal readout circuit is also used as the shift register included in the horizontal drive circuit, so that the circuit configuration is simplified and the manufacturing yield can be improved.
In this embodiment, a part of the signal terminal 7 is also used as an inspection readout terminal, but a readout terminal may be provided separately.
[0025]
FIG. 4 is a circuit diagram of the liquid crystal display device according to the present invention. In the figure, 105 is a line-sequential horizontal drive circuit, 60 and 62 are shift registers, 61 is another circuit, and 300 is a pixel signal readout circuit provided between the drive circuit and the TFT array. The pixel
[0026]
In this embodiment, the length of the read signal line up to the switching device can be made shorter than that of the first embodiment as in the second embodiment, and the influence of signal wiring resistance and wiring capacitance can be reduced.
In this embodiment, since the shift register included in the pixel signal readout circuit can be driven independently of the shift register included in the horizontal drive circuit, detailed inspection can be performed by changing the drive frequency.
In this embodiment, a part of the signal terminal 7 is also used as an inspection readout terminal, but a readout terminal may be provided separately.
[0027]
FIG. 5 is a circuit diagram of another liquid crystal display device according to the present invention. In the figure, 106 is an analog line sequential horizontal drive circuit, 70 is a shift register, 71 is a switching element, 72 is a sample and hold circuit, 73 is an amplifier, and 74 is a bypass line connecting the input side and the output side. When the test is written, the switches 11, 75 and 76 are on the W side. An on signal is applied to the
In this embodiment, the signal terminal 7 is provided with a switch 76 and serves as an inspection readout terminal. However, an inspection readout terminal may be provided separately.
[0028]
FIG. 6 is a circuit diagram of another liquid crystal display device according to the present invention. In the figure, 107 is a digital line sequential horizontal drive circuit, 80 is a shift register, 81 is a switching transistor, 82 is a latch, 83 is a D / A converter, 84 is a bypass line connecting the input side and the output side, 85 is A
In this embodiment, a part of the signal terminal 7 is also used as an inspection readout terminal, but a readout terminal may be provided separately.
[0029]
FIG. 7 is a circuit diagram of another liquid crystal display device according to the present invention. In the figure, 107 is a digital line sequential horizontal drive circuit, 90 is a shift register, 11 and 91 are switches, 95 and 97 are switches, 92 is a latch, 93 is a D / A converter, and 94 is a plurality of reference voltage lines. 96 are readout lines for connecting a part of the
When writing the test, the switches 11 and 91 are turned to the W side, the
In this embodiment, a part of the signal terminal 7 is also used as an inspection readout terminal, but a readout terminal may be provided separately.
[0030]
Embodiment 7 FIG.
FIG. 8 is a circuit diagram of the liquid crystal display device according to the present invention. In the figure,
In this embodiment, the signal terminal 7 is also used as an inspection readout terminal, but a readout terminal may be provided separately.
[0031]
FIG. 9 shows another embodiment according to the present invention. In the figure, reference numerals 104A and 104B denote line-sequential horizontal drive circuits, which correspond to two separate display pixel arrays, and input signals A and B corresponding to the respective display pixels are inputted. . The shift register constituting the pixel
[0032]
Embodiment 9 FIG.
FIG. 2 is a diagram in which the readout terminal and the signal terminal are separately provided in the first embodiment according to the present invention.
[0033]
【The invention's effect】
As described above, according to the present invention,,eachTFT switch and pixel electrode in the pixel areaAnd storage capacityTFT array with, DroopingDirect drive circuit and,lineA sequential horizontal drive circuit;The data line is sequentially selected by a signal from the shift register of the line sequential horizontal driving circuit, and the pixel signal held in the pixel storage capacitor is output to the outside.Since the pixel signal readout circuit is integrally formed on the same array substrate, it is possible to perform an array inspection in which it is possible to judge the quality of each pixel, which has been impossible in the past, and the cost reduction effect by early detection of defective substrates There is.In addition, the influence of the signal wiring resistance and the wiring capacitance at the time of signal readout can be reduced as compared with the case where the pixel signal readout circuit is provided at the substrate end.
[0037]
Also,The pixel signal readout circuit has a plurality of bypass lines in the line-sequential horizontal driving circuit for connecting an input signal line to the line-sequential horizontal driving circuit and a plurality of data lines through switching transistors. The pixel signal held in the storage capacitor is sequentially output to the outside through the data line and the bypass line selected by turning on the switching transistor by the shift register of the line sequential horizontal driving circuit.Therefore, the shift register included in the pixel signal readout circuit isLine sequential methodThe shift register included in the horizontal drive circuit can also be used, which simplifies the circuit configuration and improves the manufacturing yield.
[0038]
Also,From the data line to the line sequential horizontal drive circuitSupply of reference voltage for the D / A converterlinePart ofOutput the pixel signal held in the storage capacitor to the outside viaSoPixelThe area occupied by the signal readout circuit can be reduced, and the panel size can be reduced.
[0039]
Also, the line sequential horizontal drive circuitThe output side is connected to a plurality of data lines via switching elements, and when the pixel signal held in the storage capacitor is output to the outside,Switching element is selectively turned offThus, the output side of the line sequential type horizontal drive circuit is set to high impedance.Therefore, leakage of signals to the drive circuit during inspection is suppressed, and the charge accumulated for each pixel can be accurately evaluated.
[0040]
The drive frequency of the pixel signal readout circuit isLine sequential methodHorizontal drive circuitWrite driveControl independent of frequencyRuThus, detailed evaluation of the pixels can be performed by changing the driving frequency.
[0041]
Further, since the readout terminal at the time of inspection of the pixel signal readout circuit also serves as the input terminal at the time of signal writing, the number of terminals can be reduced, and the wiring layout on the substrate becomes easier.
[Brief description of the drawings]
1 is a circuit configuration diagram showing a liquid crystal display device according to
FIG. 2 is a circuit configuration diagram showing a liquid crystal display device according to a ninth embodiment of the present invention.
FIG. 3 is a circuit configuration diagram showing a liquid crystal display device according to a second embodiment of the present invention.
FIG. 4 is a circuit configuration diagram showing a liquid crystal display device according to a third embodiment of the present invention.
FIG. 5 is a circuit configuration diagram showing a liquid crystal display device according to a fourth embodiment of the present invention.
FIG. 6 is a circuit configuration diagram showing a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 7 is a circuit configuration diagram showing a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 8 is a circuit configuration diagram showing a liquid crystal display device according to a seventh embodiment of the present invention.
FIG. 9 is a circuit configuration diagram showing a liquid crystal display device according to an eighth embodiment of the present invention.
FIG. 10 is a circuit configuration diagram showing a dot sequential drive type liquid crystal display device;
FIG. 11 is a circuit configuration diagram showing a liquid crystal display device of an analog line sequential drive method.
FIG. 12 is a circuit configuration diagram showing a digital line sequential drive type liquid crystal display device.
FIG. 13 is a configuration diagram showing an inspection circuit of an analog dot sequential drive type liquid crystal display device.
[Explanation of symbols]
1 Gate line
2 data lines
3 TFT switch (pixel TFT)
4 Pixel electrode
5 storage capacity
6 Signal input line
7 Signal terminal
8 Vertical drive circuit
9 Array substrate
10 Detector
11 switcher
12 selector
100 Analog dot sequential horizontal drive circuit
101 Analog line sequential horizontal drive circuit
102 Digital line sequential horizontal drive circuit
103 Analog dot sequential horizontal drive circuit
104, 105 line sequential horizontal drive circuit
106 Analog line sequential horizontal drive circuit
107 Digital line sequential horizontal drive circuit
108 TFT array
200 pixel signal readout circuit
201 Shift register
202 Switching transistor
203 Read line
204 Switching transistor
205 Clock signal input terminal
300 Pixel signal readout circuit
301 switch
302 switching transistor
303 Read line
Claims (5)
前記走査信号線を順次選択する機能を持った垂直駆動回路と、
シフトレジスタと画素信号を保持する保持回路とを有し、前記シフトレジスタからの各出力信号により前記複数のデータ線に対応する各々の画素信号を前記保持回路に保持させ、前記垂直駆動回路による前記走査信号線の選択に同期して、前記複数のデータ線を介して前記画素信号を対応する画素に一斉に供給する線順次方式水平駆動回路と、
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により前記データ線を順次選択して、前記画素の前記蓄積容量に保持された前記画素信号を外部に出力する読み出し線を有する画素信号読出し回路と、
を同一基板上に備えてなるアクティブマトリックス型液晶表示装置において、
前記画素信号読出し回路は、前記TFTアレイに対して前記線順次方式水平駆動回路と同じ側に設けられ、
前記読み出し線は、前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により制御される複数のスイッチング素子の各々を介して前記複数のデータ線に接続され、
前記シフトレジスタからの各出力信号が、前記スイッチング素子を順次オンすることにより、選択された前記画素の前記蓄積容量に保持された前記画素信号を、前記データ線から前記スイッチング素子を介して、前記読み出し線に出力することを特徴とするアクティブマトリックス型液晶表示装置。A pixel including a plurality of data lines and a plurality of scanning signal lines intersecting in an XY matrix, each of which includes a pixel electrode connected via a switching TFT, and a storage capacitor is provided. A TFT array;
A vertical driving circuit having a function of sequentially selecting the scanning signal lines;
A shift register and a holding circuit for holding a pixel signal, each of the pixel signals corresponding to the plurality of data lines is held in the holding circuit by each output signal from the shift register, and the vertical drive circuit A line-sequential horizontal drive circuit that supplies the pixel signals to the corresponding pixels all at once via the plurality of data lines in synchronization with the selection of a scanning signal line;
A pixel signal having a readout line for sequentially selecting the data line by each output signal from the shift register of the line sequential horizontal driving circuit and outputting the pixel signal held in the storage capacitor of the pixel to the outside A readout circuit;
In an active matrix type liquid crystal display device provided on the same substrate ,
The pixel signal readout circuit is provided on the same side as the line sequential horizontal driving circuit with respect to the TFT array,
The readout line is connected to the plurality of data lines via each of a plurality of switching elements controlled by each output signal from the shift register of the line sequential type horizontal drive circuit,
Each output signal from the shift register sequentially turns on the switching element, so that the pixel signal held in the storage capacitor of the selected pixel is transferred from the data line via the switching element. An active matrix type liquid crystal display device which outputs to a readout line .
前記走査信号線を順次選択する機能を持った垂直駆動回路と、A vertical driving circuit having a function of sequentially selecting the scanning signal lines;
シフトレジスタと画素信号を保持する保持回路とを有し、前記シフトレジスタからの各出力信号により前記複数のデータ線に対応する各々の画素信号を前記保持回路に保持させ、前記垂直駆動回路による前記走査信号線の選択に同期して、前記複数のデータ線を介して前記画素信号を対応する画素に一斉に供給する線順次方式水平駆動回路と、A shift register and a holding circuit for holding a pixel signal, each pixel signal corresponding to the plurality of data lines is held in the holding circuit by each output signal from the shift register, and the vertical drive circuit A line-sequential horizontal drive circuit that supplies the pixel signals to corresponding pixels all at once via the plurality of data lines in synchronization with selection of a scanning signal line;
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により前記データ線を順次選択して、前記画素の前記蓄積容量に保持された前記画素信号を外部に出力する読み出し線を有する画素信号読出し回路と、A pixel signal having a readout line for sequentially selecting the data line by each output signal from the shift register of the line sequential horizontal driving circuit and outputting the pixel signal held in the storage capacitor of the pixel to the outside A readout circuit;
を同一基板上に備えてなるアクティブマトリックス型液晶表示装置において、In an active matrix type liquid crystal display device provided on the same substrate,
前記画素信号読出し回路は、前記TFTアレイに対して前記線順次方式水平駆動回路と同じ側に設けられ、The pixel signal readout circuit is provided on the same side of the TFT array as the line sequential horizontal driving circuit,
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により制御される複数のスイッチングトランジスタの各々を介して、前記読み出し線と前記複数のデータ線の各々とを接続する複数のバイパス線を前記線順次方式水平駆動回路内に有し、A plurality of bypass lines connecting the read line and each of the plurality of data lines via each of a plurality of switching transistors controlled by each output signal from the shift register of the line sequential type horizontal drive circuit. In the line sequential horizontal drive circuit,
前記シフトレジスタからの各出力信号が、前記スイッチングトランジスタを順次オンすることにより、選択された前記画素の前記蓄積容量に保持された前記画素信号を、前記データ線から前記バイパス線を経由し、前記スイッチングトランジスタを介して、前記読み出し線に出力することを特徴とするアクティブマトリックス型液晶表示装置。Each output signal from the shift register sequentially turns on the switching transistor, whereby the pixel signal held in the storage capacitor of the selected pixel is passed from the data line via the bypass line, and An active matrix liquid crystal display device that outputs to the readout line via a switching transistor.
前記走査信号線を順次選択する機能を持った垂直駆動回路と、A vertical driving circuit having a function of sequentially selecting the scanning signal lines;
シフトレジスタと画素信号を保持する保持回路とを有し、前記シフトレジスタからの各出力信号により前記複数のデータ線に対応する各々の画素信号を前記保持回路に保持させ、前記垂直駆動回路による前記走査信号線の選択に同期して、前記複数のデータ線を介してA shift register and a holding circuit for holding a pixel signal, each pixel signal corresponding to the plurality of data lines is held in the holding circuit by each output signal from the shift register, and the vertical drive circuit Synchronously with the selection of the scanning signal line, via the plurality of data lines 前記画素信号を対応する画素に一斉に供給する線順次方式水平駆動回路と、A line-sequential horizontal drive circuit that supplies the pixel signals to corresponding pixels all at once;
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により前記データ線を順次選択して、前記画素の前記蓄積容量に保持された前記画素信号を外部に出力する読み出し線を有する画素信号読出し回路と、A pixel signal having a readout line for sequentially selecting the data line by each output signal from the shift register of the line sequential horizontal driving circuit and outputting the pixel signal held in the storage capacitor of the pixel to the outside A readout circuit;
を同一基板上に備えてなるアクティブマトリックス型液晶表示装置において、In an active matrix type liquid crystal display device provided on the same substrate,
前記画素信号読出し回路は、前記TFTアレイに対して前記線順次方式水平駆動回路と同じ側に設けられ、The pixel signal readout circuit is provided on the same side of the TFT array as the line sequential horizontal driving circuit,
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号と、前記線順次方式水平駆動回路のD/Aコンバータの複数の基準電圧供給線から一部を選択するための選択スイッチとを、読み出し用スイッチを介して接続し、Each output signal from the shift register of the line-sequential horizontal driving circuit, and a selection switch for selecting a part from a plurality of reference voltage supply lines of the D / A converter of the line-sequential horizontal driving circuit, Connect via the readout switch,
前記読み出し用スイッチをオンすると共に、前記シフトレジスタの各出力信号が、前記D/Aコンバータの前記選択スイッチを順次オンすることにより、選択された前記画素の前記蓄積容量に保持された前記画素信号を、前記データ線から前記選択スイッチを経由して前記D/Aコンバータの一部の基準電圧供給線を介して、前記読み出し線に出力することを特徴とするアクティブマトリックス型液晶表示装置。The pixel signal held in the storage capacitor of the selected pixel by turning on the readout switch and each output signal of the shift register sequentially turning on the selection switch of the D / A converter. Is output from the data line to the readout line via the selection switch and a part of the reference voltage supply line of the D / A converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16644599A JP4239299B2 (en) | 1999-06-14 | 1999-06-14 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16644599A JP4239299B2 (en) | 1999-06-14 | 1999-06-14 | Active matrix type liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000352706A JP2000352706A (en) | 2000-12-19 |
JP4239299B2 true JP4239299B2 (en) | 2009-03-18 |
Family
ID=15831549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16644599A Expired - Fee Related JP4239299B2 (en) | 1999-06-14 | 1999-06-14 | Active matrix type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239299B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049519A (en) * | 2003-07-31 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | Display device |
JP2006178029A (en) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | Electrooptical apparatus, testing method and driving device for same and electronic apparatus |
JP2006178030A (en) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | Electrooptical apparatus, testing method and driving device for the same and electronic apparatus |
JP4561647B2 (en) * | 2006-02-02 | 2010-10-13 | セイコーエプソン株式会社 | Electro-optical device substrate, electro-optical device, and inspection method |
JP5127244B2 (en) * | 2006-02-03 | 2013-01-23 | 株式会社半導体エネルギー研究所 | Display device and electronic apparatus including the display device |
KR101337459B1 (en) | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic apparatus having the display device |
-
1999
- 1999-06-14 JP JP16644599A patent/JP4239299B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000352706A (en) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7009418B2 (en) | Inspecting method, semiconductor device, and display apparatus | |
KR100614016B1 (en) | Active matrix substrate and electronic apparatus | |
JP3964337B2 (en) | Image display device | |
US6204836B1 (en) | Display device having defect inspection circuit | |
JP2003043945A5 (en) | ||
KR101529288B1 (en) | Display apparatus | |
JPH0635414A (en) | Active matrix type liquid crystal display device and its driving method | |
JPH05289102A (en) | Active matrix substrate and its production | |
JP2008020675A (en) | Image display apparatus | |
EP1655631A1 (en) | Inspection method, semiconductor device, and display device | |
KR100757628B1 (en) | Image display apparatus and driving method thereof | |
JP2003050380A (en) | Method for inspecting array substrate | |
KR20090049216A (en) | Display device, and driving apparatus and driving method thereof | |
JP2004061243A (en) | Electrical inspection method and manufacturing method of semiconductor display device | |
JP4239299B2 (en) | Active matrix type liquid crystal display device | |
KR20100066654A (en) | Gate drive-ic in panel (gip) type liquid crystal display device and testing method thereof | |
US6940300B1 (en) | Integrated circuits for testing an active matrix display array | |
JP3424302B2 (en) | Liquid crystal display | |
JP2002116423A (en) | Liquid crystal display device and its inspecting method | |
KR20060082128A (en) | Substrate for display panel | |
CN101002245A (en) | Electrooptic apparatus substrate and method of examining such a substrate, electrooptic apparatus and electronic equipment | |
JP4080057B2 (en) | Inspection method for liquid crystal display devices | |
KR20060115518A (en) | Display panel and method of testing using thereof | |
JP2003114658A (en) | Display device and its inspection method | |
JPH085691A (en) | Inspection method for thin film transistor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |