JP4237329B2

JP4237329B2 - 液晶表示素子

Info

Publication number: JP4237329B2
Application number: JP9549899A
Authority: JP
Inventors: 剛高瀬
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 1999-04-01
Filing date: 1999-04-01
Publication date: 2009-03-11
Anticipated expiration: 2019-04-01
Also published as: JP2000292797A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子に係り、特に基板間隙を均一に保つスぺーサを備えた液晶表示素子に関する。
【０００２】
【従来の技術】
一般に、液晶表示素子は、シール材を介して対向配置させた一対の電極基板間に、液晶を保持させた構造を有する。このような液晶表示素子においては、基板間隙（セルギャップ）を均一に保つことが良好な表示特性を得る上で重要で、このため、従来より、一方の基板上にスぺーサ粒子を散布し、この上に他方の基板を貼り合わせることが行われている。
【０００３】
しかしながら、このようなスぺーサ粒子を散布したものでは、スぺーサ粒子が凝集しやすいことや均一な分散が困難であることなどから、確保できるセルギャップの均一性には限度があった。また、スぺーサ粒子の散布位置によっては光り抜けなどが生じ、コントラストが低下するという問題もあった。
【０００４】
そこで、これらの問題を解決するものとして、スぺーサ粒子に代えて、柱状のスぺーサを基板間に配置した液晶表示素子が提案されている。
【０００５】
すなわち、この液晶表示素子は、一方の基板上の非画素部に、例えば７０デュロメータＣ硬度のアクリル系樹脂からなる柱状のスぺーサを、例えば５０〜１００mm²に均一配置し、その上に他方の基板をシール材を介して貼り合わせるとともに、基板間に液晶を保持させたもので、スぺーサ粒子を散布したものに比べ、セルギャップの均一性をより高めることができるとともに、コントラストを向上させることができる。
【０００６】
【発明が解決しようとする課題】
ところで、近年、液晶表示素子は、軽量、薄型、低消費電力の特徴を生かして、さまざまな分野で広く利用されるようになっており、その一つに表示画面上にタッチパネルなどを具備し、ペン入力などで信号入力するようにした機器がある。このような用途に用いる液晶表示素子においては、外圧を加えたときにもセルギャップの均一性が十分に確保されることが要求される。
【０００７】
しかるに、上述した柱状スぺーサを用いた液晶表示素子は、基板間を封止するためのシール材に、ファイバを混入した高硬度の樹脂材料を使用しているため、外圧を加えたときのセルギャップの変化が表示画面の周辺部より中央部分で大きくなり、セルギャップの均一性が損なわれるという問題がある。すなわち、高硬度のシール材の影響により、周辺部のセルギャップは外圧が加えられてもほとんど変化しないが、中央部分ではシール材の影響をほとんど受けないため、外圧によりセルギャップが減少し、この結果、セルギャップの均一性が損なわれることとなる。
【０００８】
なお、この対策として、スぺーサの配置密度を高くすることが考えられるが、密度を高くすると、低温時、液晶の収縮とスぺーサの収縮が必ずしも一致しないため、真空泡が発生しやすくなり、表示品位を低下させるという問題を生ずる。
【０００９】
本発明はこのような事情に鑑みてなされたもので、外圧を加えたときにもセルギャップの均一性が十分に確保されるとともに、低温時の真空泡の発生も防止される液晶表示素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る本発明の液晶表示素子は、第１の基板と、前記第１の基板に対向配置された第２の基板と、前記第１および第２の基板間にほぼ均等に分散配置されその間隙を維持する複数のスぺーサと、前記第１および第２の基板間の周囲を封止固定するシール材と、前記第１および第２の基板間に保持された液晶層とを備えた液晶表示素子において、
前記第１および第２の基板間の中央部寄りに、その周辺部より高硬度のスぺーサが配置されていることを特徴としている。
【００１１】
上記構成の液晶表示素子によれば、第１および第２の基板間の中央部寄りに、その周辺部より高硬度のスぺーサが配置されているため、スぺーサの配置密度を増大させることなく、外圧を加えたときのセルギャップの変化を、シール材の影響をほとんど受けない中央部とシール材の影響を受ける周辺部とで、ほぼ同じにすることができる。したがって、外圧作用時のセルギャップの均一性が十分に確保されるとともに、低温時の真空泡の発生も防止される。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、以下の実施の形態において同一の要素には同一符号を付して重複する説明を省略する。
【００１３】
図１は、本発明の第１の実施の形態に係るアクティブマトリックス型の液晶表示素子の断面構造を概略的に示す図、図２は、その液晶表示素子の一部を拡大して示す断面図である。
【００１４】
これらの図に示すように、この実施の形態に係る液晶表示素子は、アレイ基板１と、アレイ基板１に対向して配置された対向基板２と、これらの基板間の周囲を封止固定する８５デュロメータＣ硬度のファィバ入エポキシ系樹脂からなるシール材３と、基板間に保持された液晶層４とを備えている。また、図示は省略したが、この液晶表示素子は、駆動回路部に電気的に接続されるとともに、アレイ基板１側に面光源装置を備えている。
【００１５】
アレイ基板１は、矩形状の透明なガラス基板（３７０mm×４７０mm×０．７mm）５を備え、このガラス基板５上には、互いに平行な多数本の信号線６とこれらの信号線６とほぼ直交する多数本の走査線（図示を省略）とが、マトリックス状に設けられている。ガラス基板５の自重によるたわみ量は、保持幅 550mmの場合約１０mm、保持幅５５０mmの場合約２０mmである。
【００１６】
信号線６と走査線とによって囲まれた各領域内には、インジウムスズ酸化物（以下、ＩＴＯと称する。）からなる透明な画素電極７が形成されており、また、各信号線６と各走査線との交差部近傍には、スイッチング素子として走査線自体をゲート電極７とした逆スタガ構造の薄膜トランジスタ（以下、ＴＦＴと称する。）８が設けられている。
【００１７】
さらに詳しく説明すると、ＴＦＴ８は、ガラス基板５上に形成されたゲート電極７を窒化シリコン（ＳｉＮｘ）膜からなるゲート絶縁膜９で覆い、その上に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）薄膜からなる半導体層１０を形成し、さらに、その上に窒化シリコン（ＳｉＮｘ）膜からなるチャネル保護膜１１を形成した構造を有する。チャネル保護膜１１および半導体層１０上には、それぞれリンドープの低抵抗水素化アモルファスシリコン（ｎ⁺ａ−Ｓｉ：Ｈ）薄膜からなる半導体層１２を介して、ａ−Ｓｉ：Ｈ薄膜からなる半導体層１０に電気的に接続されたソース電極１３と、信号線６と一体のドレイン電極１４が配置されている。ソース電極１３は、また、画素電極７に電気的に接続されている。
【００１８】
また、図示は省略したが、ガラス基板４上には、走査線とほぼ平行に補助容量線が配置され、これらの補助容量線と画素電極７がゲート絶縁膜９を介して対向配置され補助容量を構成している。
【００１９】
そして、上記構成のＴＦＴ８、画素電極７、走査線、信号線６などは、ポリイミドなどからなる透明な配向膜１５によって覆われている。
【００２０】
一方、対向基板２は、透明なガラス基板（３７０mm×４７０mm×０．７mm）１６を備え、このガラス基板１６の内面全体にわたってカラーフィルタ１７およびＩＴＯからなる透明な対向電極１８が順に積層形成され、さらに、その上にポリイミドなどからなる透明な配向膜１９が形成されている。図２中、２０、２１は、偏光板を示す。
【００２１】
そして、このようなアレイ基板１と対向基板２との間には、アレイ基板１と対向基板２との間のセルギャップを保持する、縦１４μｍ、横８μｍの矩形断面を有する四角柱からなる柱状スぺーサ２２が、９５２μｍ²／mm²の密度で４画素に１個の割合で均等に配置されている。
【００２２】
詳述すると、各柱状スぺーサ２２は、対向基板２の対向電極１８の内面に突設された柱状体２３を有し、その表面は配向膜１９によって覆われている。また、柱状体２３の先端は、配向膜１９を介して、アレイ基板１側の配向膜１５に接触し、走査線と対向している。
【００２３】
そして、本実施形態においては、これらの柱状スぺーサ２２のうち、シール材３の内側端よりほぼ３０mm内に位置する柱状スぺーサ２２Ａの柱状体２３Ａは、７０デュロメータＣ硬度のアクリル系樹脂により形成されており、また、それより内側に位置する柱状スぺーサ２２Ｂの柱状体２３Ｂは、８５デュロメータＣ硬度のアクリル系樹脂により形成されている。
【００２４】
このように構成される液晶表示素子においては、中央部に周辺部の柱状スぺーサ２２Ａより高硬度の柱状スぺーサ２２Ｂが配置されているため、外圧を加えたときのセルギャップが、シール材３に近い周辺部とシール材３から離れた中央部でほとんど変わることはなく、セルギャップの均一性が十分に確保され、良好な表示品位が維持される。しかも、中央部の柱状スぺーサ２２Ｂの配置密度を周辺部の柱状スぺーサ２２Ａの配置密度より増大させる必要はないため、低温時の真空泡の発生も防止することができる。
【００２５】
なお、周辺部に配置する柱状スぺーサ２２Ａおよび中央部に配置する柱状スぺーサ２２Ｂの硬度や配置領域などは、基板面積やシース材３の種類などによって適宜設定されるものであり、特に上記の例に限定されるものではない。本発明においては、柱状スぺーサ２２の配置領域をさらに細かく分けて、外側から中心部に向けて徐々に硬度が高くなるようにすることも可能である。
【００２６】
また、柱状スぺーサ２２の形成材料も特に上記したアクリル系樹脂に限定されるものではなく、形状も、ガラス基板５、１６に平行な断面形状が、円形や楕円形であってもよく、正方形、長方形、三角形などの多角形であってもよい。
【００２７】
柱状スぺーサ２２の配置密度は、５^００〜３０００μｍ²／mm2 の範囲が望ましく、このような範囲内であれば、セルギャップを均一に保持することができるとともに、低温時の真空泡の発生を十分に抑制することができる。すなわち、柱状スぺーサ２２の密度が５００μｍ²／mm²未満であると、セルギャップを均一に保持することが困難になり、逆に３０００μｍ²／mm²を超えると、真空泡の発生を招くおそれがある。配置密度のより望ましい範囲は７００〜２０００μｍ²／mm²の範囲である。
【００２８】
そして、このような柱状スぺーサ２２は、有効表示領域を損なわないよう、基板の配線上などの非表示領域に配置するとともに、できるだけ均等に配置することが望ましい。
【００２９】
さらに、上述した実施の形態では、柱状スぺーサ２２を構成する柱状体２３を対向基板２の対向電極１８の内面に設けているが、カラーフィルタ１７の内面に設けるようにしてもよい。また、柱状体２３を別個に設けず、カラーフィルタ１７の各色の積層体で構成するようにしてもよい。
【００３０】
また、上述した実施の形態では、柱状スぺーサ２２を対向基板２側に設けているが、アレイ基板１側に配置する構成としてもよい。さらに、アレイ基板１と対向基板２のそれぞれに柱状スぺーサ２２を配置してもよい。この場合、周辺部の柱状スぺーサ２２Ａと柱状スぺーサ２２Ｂをそれぞれ別の基板に設けるようにしてもよい。また、それぞれの基板に設けた柱状スぺーサ２２を重ね合わせてセルギャップを保つ構成としてもよい。
【００３１】
さらに、上述した実施の形態は、本発明を逆スタガ構造のＴＦＴを有するアクティブマトリックス型の液晶表示素子に適用した例であるが、正スタガ構造のＴＦＴを有するアクティブマトリックス型の液晶表示素子をはじめ各種の液晶表示素子に適用できることはいうまでもない。
【００３２】
以下、本発明を正スタガ構造のＴＦＴを有するアクティブマトリックス型の液晶表示素子に適用した例を、第２の実施形態として図面を参照しながら説明する。
【００３３】
すなわち、図３は、本発明の第２の実施の形態に係るアクティブマトリックス型の液晶表示素子の断面構造を概略的に示す図、図４は、その液晶表示素子の一部を拡大して示す断面図である。
【００３４】
これらの図に示すように、この実施の形態に係る液晶表示素子は、アレイ基板１と、アレイ基板１に対向して配置された対向基板２と、これらの基板間の周囲を封止固定する８５デュロメータＣ硬度のファィバ入エポキシ系樹脂からなるシール材３と、基板間に保持された液晶層４とを備えている点、液晶表示素子が、駆動回路部に電気的に接続されるとともに、アレイ基板１側に面光源装置を備えている点、両基板１、２の外側に偏光板２０、２１を備えている点などにおいては、第１の実施形態と同じである。
【００３５】
本実施形態では、対向基板２は、透明なガラス基板（３７０mm×４７０mm× ０．７mm）１６の内面全体にわたってＩＴＯからなる透明な対向電極１８が形成され、その上にポリイミドなどからなる透明な配向膜１９が形成された構成となっている。
【００３６】
一方、アレイ基板１は、矩形状の透明なガラス基板（３７０mm×４７０mm×０．７mm）５上に、酸化シリコン（ＳｉＯ２）膜と窒化シリコン（ＳｉＮｘ）膜の二層構造からなるアンダーコーティング層３０が配置され、その上に、スイッチング素子として正スタガ構造のＴＦＴ３１が設けられた構成となっている。
【００３７】
さらに詳しく説明すると、このＴＦＴ３１は、アンダーコーティング層３０上に、ポリシリコン（ｐ−Ｓｉ）薄膜からなる半導体活性層（チャネル）３２、およびソース・ドレインとなるリンドープの低抵抗ポリシリコン（ｎ＋ｐ−Ｓｉ）薄膜からなる高濃度不純物領域３３を形成し、これらをゲート酸化膜３４で覆い、さらにその上にゲート電極３５を設けた構造を有する。なお、走査線（図示を省略）はゲート電極３５と同一の工程で形成される。走査線およびゲート酸化膜３４上には、ＭｏとＡｌの二層構造からなる信号線３６が配置され、信号線３６は、層間絶縁膜３７およびゲート酸化膜３４を貫通する第１のコンタクトホール３８を介して高濃度不純物領域３３に接続されている。
【００３８】
信号線３６上には、また、酸化シリコン（ＳｉＯ２）膜と窒化シリコン（ＳｉＮｘ）膜の二層構造からなる無機絶縁膜３９、赤、青、緑の３色のストライプ形状の有機樹脂からなるカラーフィルタ１７が順に設けられており、これらの無機絶縁膜３９およびカラーフィルタ１７には第２のコンタクトホール４０が形成されている。さらに、カラーフィルタ１７上にはＩＴＯからなる透明な画素電極７が配置され、画素電極７は信号線３６と電気的に接続されている。これらの画素電極７およびカラーフィルタ１７は、ポリイミドなどからなる透明な配向膜１５によって覆われている。
【００３９】
そして、このようなアレイ基板１と対向基板２との間の、画素電極７の非形成領域には、アレイ基板１と対向基板２との間のセルギャップを保持する柱状スぺーサ２２が、１４００μｍ²／mm²の密度で均等に配置されている。
【００４０】
詳述すると、各柱状スぺーサ２２は、アレイ基板１のカラーフィルタ１７上に突設された柱状体２３を有し、その表面は配向膜１５によって覆われている。
【００４１】
そして、本実施形態においては、これらの柱状スぺーサ２２のうち、シール材３の内側端よりほぼ３０mm内に位置する柱状スぺーサ２２Ａの柱状体２３Ａは、７０デュロメータＣ硬度のアクリル系樹脂により形成されており、また、それより内側に位置する柱状スぺーサ２２Ｂの柱状体２３Ｂは、８５デュロメータＣ硬度のアクリル系樹脂により形成されている。
【００４２】
このように構成される液晶表示素子においても、第１の実施形態と同様、中央部に、周辺部の柱状スぺーサ２２Ａより高硬度の柱状スぺーサ２２Ｂが配置されているため、外圧を加えたときのセルギャップが、シール材３に近い周辺部とシール材３から離れた中央部でほとんど変わることはなく、セルギャップの均一性が十分に確保され、良好な表示品位が得られる。しかも、中央部の柱状スぺーサ２２Ｂの配置密度を周辺部の柱状スぺーサ２２Ａの配置密度より増大させる必要はないため、低温時の真空泡の発生も防止することができる。
【００４３】
【発明の効果】
以上説明したように、本発明の液晶表示素子によれば、スぺーサの配置密度を増大させることなく、外圧を加えたときのセルギャップの変化を、シール材の影響をほとんど受けない中央部とシール材の影響を受ける周辺部とで、ほぼ同じにすることができるため、外圧作用時のセルギャップの均一性を十分に確保することができるとともに、低温時の真空泡の発生も防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るアクティブマトリックス型の液晶表示素子の断面構造を概略的に示す図。
【図２】図１の液晶表示素子の一部を拡大して示す断面図。
【図３】本発明の第２の実施の形態に係るアクティブマトリックス型の液晶表示素子の断面構造を概略的に示す図。
【図４】図３の液晶表示素子の一部を拡大して示す断面図。
【符号の説明】
１…アレイ基板２…対向基板３…シール材４…液晶層
５、１６…ガラス基板６、３６…信号線７…画素電極
８、３１…ＴＦＴ２２…柱状スぺーサ２２Ａ…低硬度の柱状スぺーサ
２２Ｂ…高硬度の柱状スぺーサ

Claims

第１の基板と、前記第１の基板に対向配置された第２の基板と、前記第１および第２の基板間にほぼ均等に分散配置されその間隙を維持する複数のスぺーサと、前記第１および第２の基板間の周囲を封止固定するシール材と、前記第１および第２の基板間に保持された液晶層とを備えた液晶表示素子において、
前記第１および第２の基板間の中央部寄りに、その周辺部より高硬度のスぺーサが配置されていることを特徴とする液晶表示素子。
前記シール材は、デュロメータＣ硬度が８０〜９０であることを特徴とする請求項１記載の液晶表示素子。
前記第１および第２の基板間の中央部寄りに配置されている高硬度のスぺーサは、デュロメータＣ硬度が８０〜９０であることを特徴とする請求項２記載の液晶表示素子。
前記スぺーサは、前記第１および第２の基板の少なくとも一方の内面に一体的に形成された柱状スぺーサであることを特徴とする請求項１乃至３のいずれか１項記載の液晶表示素子。
前記柱状スぺーサは、５００〜３０００μｍ²／mm²の密度で配置されていることを特徴とする請求項４記載の液晶表示素子。
前記柱状スぺーサ対は、７００〜２０００μｍ²／mm²の密度で配置されていることを特徴とする請求項４記載の液晶表示素子。
前記一対の基板の少なくとも一方は、マトリクス状に配置された複数本の信号線および走査線と、スイッチング素子を介して配置された画素電極とを含んでいることを特徴とする請求項１乃至６のいずれか１項記載の液晶表示素子。
前記柱状スぺーサ対は、前記信号線、走査線およびスイッチング素子のいずれかに重ねて配置されていることを特徴とする請求項７記載の液晶表示素子。