JP4230825B2 - Sampling apparatus and sampling method - Google Patents

Sampling apparatus and sampling method Download PDF

Info

Publication number
JP4230825B2
JP4230825B2 JP2003162178A JP2003162178A JP4230825B2 JP 4230825 B2 JP4230825 B2 JP 4230825B2 JP 2003162178 A JP2003162178 A JP 2003162178A JP 2003162178 A JP2003162178 A JP 2003162178A JP 4230825 B2 JP4230825 B2 JP 4230825B2
Authority
JP
Japan
Prior art keywords
clock
sampling
wireless
timing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003162178A
Other languages
Japanese (ja)
Other versions
JP2004364111A (en
Inventor
佐藤  修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2003162178A priority Critical patent/JP4230825B2/en
Publication of JP2004364111A publication Critical patent/JP2004364111A/en
Application granted granted Critical
Publication of JP4230825B2 publication Critical patent/JP4230825B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、デジタル携帯電話などの移動体通信で使用されるサンプリング装置、サンプリング方法に関する。特に複数の無線システムを同時に受信するマルチモード端末のアナログ−デジタル変換部(AD変換部)のサンプリング方式に関する。
【0002】
【従来の技術】
従来、デジタル携帯電話端末、ノート型PC、PDA(以下、受信機と呼ぶ)に内臓無線装置またはカードスロット型無線装置を装着し、複数の無線システムから信号を同時に受信することで、ユーザは、音声通話、データ通信に関するサービスを切れ目無く(シームレスに)利用している。
このようなデジタル信号処理を使用した受信機では、各無線システムに対応したサンプリングレート(クロック周波数)で受信信号をAD変換する(特許文献1を参照)。ここで、各無線システムのシステムクロックはそれぞれ異なることから、各無線システムに必要なサンプリング信号もそれぞれ異なる。また、各無線システムのシステムクロックは無線システム間で同期していない場合がある。このため、複数の無線システムを同時に受信処理するために、AD変換部を無線システム毎に用意し、AD変換することが考えられる(特許文献2を参照)。
【0003】
また、各無線システムの信号をAD変換部の入力前段で周波数軸上に配置し、一つにまとめてからAD変換部に入力し、一番高速なサンプリングレートが必要なシステムのサンプリングレートでAD変換し、その後信号処理で各システムに必要なサンプリングレートに変換することが考えられる。
これを図 を用いて説明すると、各無線システムA〜C(図 のSystemA〜C)のRF/IF変換部(RF→IF) の出力信号(受信信号)を加算した加算信号がAD変換部 (Sampler(AD Converter))に入力される。
入力された加算信号は、各無線システムA〜Cのシステムクロックに基づいて予め設定される固定のサンプリングクロックでサンプリングされる。例えば、無線システムAのシステムクッロク周波数が最も高いとすると、入力された加算信号は、無線システムAのシステムクロックに基づいてサンプリングされる。
【0004】
サンプリングされたデジタル信号は、必要なデジタルフィルタ(Digital Filter)処理がされた後、各無線システムのIF部(Digital IF or Timing Sync)に入力される。
このとき、無線システムAに関しては、既にAD変換部においてシステムクロックとデジタル信号とが同期されているため、デシメータ(Decimator)によってダウンサンプリングされてIF部に入力される。
一方、無線システムB、Cに関しては、AD変換部においてシステムクロックとサンプリングされたデジタル信号とが同期されていないため、IF部の前段において、サンプリングレート変換器(Sampling Rate converter)によって、無線システムB、Cのシステムクロックに基づいてサンプリング周波数が変換される。
【0005】
【非特許文献1】
「Sample Rate Conversion for Software Radio」,IEEE Communication Magazine 2000年8月,p.142−150
【非特許文献2】
荒木 純道,「ソフトウェア無線の基礎と応用」,平成14年10月31日,サイベックス株式会社ナレッジサービス事業部門,p.166−177
【0006】
【発明が解決しようとする課題】
しかし、前者の場合、AD変換部が複数個必要になり消費電力、部品スペースが大きくなるという問題点がある。
また、後者の場合、AD変換部は1つで済むが、無線システム毎にサンプリングレート変換器が必要となる。特にAD変換部のサンプリングレートと無線システムのレート比とが無理数の場合、性能の劣化やそれを補償する処理が必要となるという問題点がある。
また、サンプリングタイミングと無線システムのシンボル同期をとる場合には、各システムそれぞれ、サンプルタイミングでのデータ求める為の処理等が必要になる。このため、高速で複雑な信号処理回路が必要になり消費電力が増大するという問題点がある。
【0007】
本発明は、このような事情を考慮してなされたものであり、その目的は、チャネル分離等の受信機のIF処理や復調機能をデジタル信号処理で実現する場合において、AD変換部数とデジタル信号処理部を簡略化するためのサンプリング装置、サンプリング方法を提供することにある。
【0008】
【課題を解決するための手段】
この発明は上記の課題を解決すべくなされたもので、請求項1に記載の発明は、複数の無線システムのうち予め設定された優先システムのクロックタイミングより早く、他の無線システムのシステムクロックが発生した場合、該他の無線システムのシステムクロックを間引いたシステムクロックと、優先システムのシステムクロックとを重畳したサンプリングクロックを供給するタイミング制御手段と、
前記タイミング制御手段により供給されるサンプリングクロックによって、前記複数の無線システムの受信信号を加算した加算信号をサンプリングするサンプリング手段とを具備することを特徴とする。
【0009】
また、請求項2に記載の発明は、請求項1に記載の発明において、前記タイミング制御手段は、さらに、前記複数の無線システムに対して、各無線システムに対応するクロックタイミングで、前記サンプリング手段がサンプリングしたサンプリングデータの入力トリガ信号を出力することを特徴とする。
【0011】
また、請求項に記載の発明は、請求項に記載の発明において、前記他の無線システムのシステムクロックを間引いた場合、前記クロックタイミングにおけるサンプリングデータを該クロックタイミングの前後におけるサンプリングデータによって補完するデータ補完手段をさらに具備することを特徴とする。
【0012】
また、請求項に記載の発明は、複数の無線システムのうち予め設定された優先システムのクロックタイミングより早く、他の無線システムのシステムクロックが発生した場合、さらに、該他の無線システムのシステムクロックを間引いたシステムクロックと、優先システムのシステムクロックとを重畳したサンプリングクロックによって、前記複数の無線システムの受信信号を加算した加算信号をサンプリングすることを特徴とする。
【0013】
また、請求項に記載の発明は、請求項に記載の発明において、前記複数の無線システムに対して、さらに、各無線システムに対応するクロックタイミングで、サンプリングデータの入力トリガ信号を出力することを特徴とする。
【0015】
また、請求項に記載の発明は、請求項に記載の発明において、前記他の無線システムのシステムクロックを間引いた場合、前記複数の無線システムに対して、さらに、前記クロックタイミングにおけるサンプリングデータを該クロックタイミングの前後におけるサンプリングデータによって補完することを特徴とする。
【0016】
【発明の実施の形態】
以下、図面を参照して、本発明のサンプリング装置の一実施形態について説明する。本実施形態のサンプリング装置は、複数の無線システムの信号をAD変換部の入力前段で周波数軸上に配置し、一つにまとめてAD変換部に入力する方式を用いる。図1は、本実施形態のサンプリング装置を適用した無線受信機の構成を示す構成図である。
本実施形態の無線受信機は、複数の無線システムA、BのRF/IF変換部回路100−A、Bと、IF回路(復調器)101−A、Bと、サンプリング装置102とから構成される。
RF/IF変換部回路100−A、Bは、それぞれ低雑音増幅、AGC増幅、帯域制限等の処理を行い、RF信号(受信信号)をIF信号に変換する。RF/IF変換部回路100−A、Bが出力する2つのIF信号は、加算器103において加算されて、1つのIF信号(加算信号)として、サンプリング装置102に入力される。
IF回路(復調器)101−A、Bは、サンプリング装置102においてAD変換されるIF信号の入力を受けて、復調(Demodulator)し、上位レイヤ(通信制御部 図示せず)に出力する。
【0017】
サンプリング装置102は、加算器103から入力される加算信号をAD変換する。具体的には、サンプリング装置102は、AD変換部(Sampler:サンプリング部)110と、タイミング制御部(A,B Timing Management)111と、デジタル信号処理部112−A、Bとから構成される。
AD変換部110は、タイミング制御部111により供給されるサンプリングクロック(Sampling Clock(A+B))によって、複数の無線システムA、Bの受信信号(RF信号)を加算した加算信号(IF信号)をサンプリングする。
【0018】
タイミング制御部111は、クロック発生器120−A、Bより複数の無線システムA、Bにおけるシステムクロックの入力を受けて、この複数の無線システムA、Bにおけるシステムクロックを重畳したサンプリングクロックを供給する。
また、タイミング制御部111は、複数の無線システムA、Bに対して、各無線システムに対応するクロックタイミングで、AD変換部110がサンプリングしたサンプリングデータの入力トリガ信号(Timing trig.)をデジタル信号処理部112−A、Bに出力する。
また、タイミング制御部111は、上位レイヤ(通信制御部)より、複数の無線システムA、Bについての優先順位がセットされる。この優先システム選択信号(System Priority set(A or B))に基づいて、タイミング制御部111は、複数の無線システムのうち予め設定された優先システムのクロックタイミングより早く、他の無線システムのシステムクロックが発生した場合、他の無線システムのシステムクロックを間引いたシステムクロックと、優先システムのシステムクロックとを重畳したサンプリングクロックを供給する(後述する)。
クロック発生部120−A、Bは、上位レイヤ(通信制御部)のタイミング制御(SystemA、B timing adjustment)信号に基づいて、タイミング制御部111に対してクロックを供給する。
【0019】
デジタル信号処理部112−A、Bは、データ挿入部(Data Insertion)121−A、Bと、デジタルフィルタ処理部122−A、Bと、デシメータ123−A、Bとから構成される。
データ挿入部121−A、Bは、タイミング制御部111が優先無線システム以外の他の無線システムのシステムクロックを間引いた場合、タイミング制御部111から入力される補完トリガ信号に基づいて、間引いたクロックタイミングにおけるサンプリングデータをクロックタイミングの前後におけるサンプリングデータを利用して算出した後、補完する(後述する)。
デジタルフィルタ処理部122−A、Bは、必要な受信フィルタ処理を行う。デシメータ123−A、Bは、必要なデシメーション処理を行う(後述する)。
【0020】
次に、図面を参照して、本実施形態のサンプリング装置を適用した無線受信機の動作について説明する。図2は、本実施形態のタイミング制御部111におけるクロックタイミングの生成過程を示すタイムチャートである。
今、RF/IF変換部回路100−A、Bが出力する2つのIF信号が加算器103において加算されて、1つのIF信号(加算信号)として、サンプリング装置102に入力されると、AD変換部110において、各無線システムA、Bに対応したタイミングの複数のシステムクロックを重畳したサンプリングクロックを供給して、不均一なタイミングでサンプリング処理を実施する。
【0021】
このとき、タイミング制御部111は、1つの無線システム(例えば無線システムA)のクロックを優先したタイミングに調整してサンプリングクロックを供給する。具体的には、優先システム(無線システムA)のクロックタイミングより他の無線システム(無線システムB)のクロックが先に発生した場合、そのクロックの発生させない、つまり、サンプリング処理を一時省略する。
【0022】
これを図2を用いて説明する。図2において、各システムに対応したクロック波形のパルス幅tはAD変換部110の最高動作速度と同じとなるように設定される。
タイミング制御部111は、まずセットされた優先順位に基づいて、優先システム(無線システムA)のクロックタイミングより早く、他の無線システム(無線システムB)のシステムクロックが発生したことを検出する。
すなわち、図2の無線システムAのシステムクロックパルス(System A Clock)の一部が無線システムBのシステムクロックパルス(System B Clock)と重複している場合、立ち上がりエッジX部(無線システムAのシステムクロックパルス)が立ち上がりエッジY部(無線システムBのシステムクロックパルス)より遅れていることを検出すると、サンプリング処理を一時省略するクロックタイミングを示すトリガ信号(立ち上がりエッジP部から立ち下がりエッジP´部 ただし、立ち上がりエッジP部と立ち下がりエッジY´部との時刻が対応し、立ち下がりエッジP´部と立ち上がりエッジX´部との時刻が対応する)を生成する。
【0023】
そして、タイミング制御部111は、他の無線システム(無線システムB)のシステムクロックを間引いたシステムクロックと、優先システム(無線システムA)のシステムクロックとを重畳したサンプリングクロックを生成する。
具体的には、無線システムA、Bのシステムクロックをそれぞれ1パルス分だけ遅延させた遅延クロック信号(A−T Clock、B−T Clock)を生成し、無線システムAの遅延クロック信号と無線システムBの遅延クロック信号とを加算する。そして、この加算信号からトリガ信号を減算した信号を生成し、これをサンプリングクロックとする。タイミング制御部111はこのサンプリングクロックをAD変換部110に供給し、AD変換部110において、不均一なタイミングでサンプリング処理を実施する。
【0024】
また、タイミング制御部111は、複数の無線システムA、Bのデータ挿入部121−A、Bに対して、各無線システムに対応するクロックタイミングで、AD変換部110がサンプリングしたサンプリングデータの入力トリガ信号(Timing trig.)を出力する。また、タイミング制御部111が優先無線システム以外の無線システムのシステムクロックを間引いた場合、タイミング制御部111から入力される補完トリガ信号に基づいて、間引いたクロックタイミングにおけるサンプリングデータをクロックタイミングの前後におけるサンプリングデータを利用して算出した後、補完する。
【0025】
図3、4は、データ挿入部121−A、Bの一実施形態を示す構成図である。図3に示すように、データ挿入部121−A、Bは、入力されるサンプリングデータの補完トリガ信号がデータ選択器140(Selector)に入力されると、1サンプリング周期前のクロックタイミングにおけるサンプリングデータと、2サンプリング周期前のクロックタイミングにおけるサンプリングデータを2倍したサンプリングデータとを加算した加算値を補完値として選択する。
あるいは、図4に示すように、データ挿入部121−A、Bは、入力されるサンプリングデータの補完トリガ信号が1サンプリング周期だけ遅延された後、データ選択器140に入力されると、1サンプリング周期前のクロックタイミングにおけるサンプリングデータと、1サンプリング周期後のクロックタイミングにおけるサンプリングデータをとを加算して、1/2倍したサンプリングデータを補完値として選択する。
【0026】
そして、デジタル信号処理部112−A、Bにおいて、不均一なタイミングでサンプリングされたデジタル信号を各無線システムA、Bとそれぞれ同期したタイミング(各システムに対応したクロックタイミング)で取り出してデジタル信号処理を行う。なお、これらの処理は優先するシステムを任意に切替えて、無線システム間のハンドオーバー等を行う使用形態に対応する。
デジタル信号処理部112−A、BよりAD変換後のIF信号の入力を受けると、IF回路(復調器)101−A、Bは、これを復調した後、上位レイヤに出力する。
【0027】
したがって、本実施形態の本実施形態のサンプリング装置によれば、サンプリングレート変換器230−B、Cなどの信号処理部を用いず、1つのAD変換部110で複数の無線システムの受信を可能にするとともに、小型、省電力な無線端末を実現することができる効果が得られる。
また、本実施形態の本実施形態のサンプリング装置によれば、無線システムA、Bそれぞれに必要な信号列だけ処理することができる効果が得られる。
また、AD変換部110の動作可能速度を超えるクロックタイミングの発生を防止することができるとともに、システムクロックの重畳により動作可能速度を超えるクロックタイミングが発生した場合においてもサンプリング性能の劣化を防止することができる効果が得られる。
また、サンプリングデータの補完により、優先しない無線システムの性能劣化を極力少なくすることができる効果が得られる。
【0028】
また、本実施形態の本実施形態のサンプリング装置においては、特に受信信号周波数とサンプリング周波数との関係については言及しなかったが、例えば、サンプリング周波数を決定する際、AD変換部に入力する信号がIF帯の場合、図5に示すように信号周波数とサンプリング周波数を1/(4×整数)の関係に選ぶようにしてもよい。
具体的には、図5に示すように、受信しようとする無線システムが2つの場合で、入力される信号がそれぞれIF信号帯の場合、IF周波数がそれぞれ、3.84MHz(無線システムB WCDMA),20MHz(無線システムA WLAN)であれば、サンプリング周波数を61.44MHz(無線システムB),80MHz(無線システムA)に選ぶことで、信号周波数とサンプリング周波数を1/(4×整数)の関係に設定する。
【0029】
AD変換部110において、入力されたIF信号を、各無線システムA、Bに対応した2つのシステムクロックが重畳したサンプリングクロックによってサンプリングし、デジタル信号化する。
データ挿入部121−A、Bと、BPF/LPF122−A、B(デジタルフィルタ処理部121−A、Bに対応する)と、デジタルダウンコンバータ部・IQ検波処理部(DDC・IQDET)124−A、Bとから構成されるデジタル信号処理部112−A、Bは、各無線システムのシステムクロックに同期した信号で動作し、BPF/LPF122−A、Bにおいて、2つの無線システムA、Bそれぞれでデジタルフィルタ処理を行うとともに、デジタルダウンコンバータ部124−A、Bにおいて、周波数変化処理を行う。そして、IQ検波処理部124−A、Bにおいて、IQ検波処理を行いベースバンド信号に変換し、更にデシメーション処理、受信フィルタ処理後、出力する。
【0030】
一方、各サンプリングクロックのタイミングは、各システムのシンボルに対して同期をとるため、温度補償形水晶発振器(TCXO:TemperatureCompensated Crystal Oscillator)やDDS(Direct Digital Synthesizer)等と、復調部とからの情報(System A(WLAN)、System B(WCDMA)、
timing adjustment)によりタイミングを調整する。
このとき、クロック発生部120−A、Bは、2つそれぞれのクロック幅がAD変換部110の最高動作周波数クロックとそのクロック幅の時間tだけ遅れたタイミングのクロックを発生し、タイミング制御部111は、クロック発生部120−A、Bにおいて独立にタイミングを調整された信号により構成された信号のサンプリングクロックを生成する。
【0031】
そして、タイミング制御部111は、優先システム選択信号により選択された無線システムのクロックタイミングより、早い時刻に他の無線システムのシステムクロックが発生し、そのシステムクロックが‘0’に戻る前に優先無線システムのシステムクロックが発生した場合、補完トリガ信号をデータ挿入部121−A、Bに出力する。この補完トリガ信号により、データ挿入部121−A、Bは、サンプリングデータが存在しないクロックタイミングに前後のデータから求めたサンプリングデータを挿入する。
このように構成することで、AD変換部後段の周波数変換、IQ検波処理を簡略化できる効果が得られる。
【0032】
また、本実施形態の本実施形態のサンプリング装置を適用した受信機として、無線システムが2つの場合の例を示したが、本発明はこれに限られず、図6に示すように、無線システムを3つ以上(無線システムA〜C)とすること、入力信号をそれぞれベースバンド帯のIQ信号とIF信号帯2信号とすることも本発明に含まれるものである。
図6に示す受信機構成の場合、1つの無線システムAから出力されるベースバンドI信号とQ信号(BB IQ)とが、それぞれ無線システムB(WCDMA)、無線システムC(NCDMA)から出力されるIF信号とともに、2つのAD変換部103−1、2にそれぞれ入力される。
【0033】
すなわち、無線システムAのRF/BB IQ変換部100−Aより出力されるI信号と、無線システムBのRF/IF変換部100−Bより出力されるIF信号とが加算器103−1で加算された後、AD変換器110−1に入力される。
また、無線システムAのRF/BB IQ変換部100−Aより出力されるQ信号と、無線システムCのRF/IF変換部100−Cより出力されるIF信号とが加算器103−2で加算された後、AD変換器110−2に入力される。
加算器103−1、2より出力される加算信号は、AD変換部110−1、2に入力されて、タイミング制御部111が供給するサンプリングクロック(Sampling Clock A+B、A+C)によって不均一サンプリング処理が行われる。
【0034】
タイミング制御部111は、クロック発生部120−A〜Cより入力される無線システムA〜Cのシステムクロックに基づいて、AD変換部103−1、2にサンプリングクロックを供給する。サンプリングデータは、デジタル信号処理部112−AI、AQ(I信号、Q信号に対応する)、B、Cに入力される。
また、タイミング制御部111は、補完トリガ信号(Trig.A〜C)をデジタル信号処理部112−AI、AQ、B、Cのデータ挿入部121−AI、AQ、B、Cに対して出力する。
データ挿入部121−AI、AQ、B、Cは、補完トリガ信号の入力があった場合、上述したように、前後のサンプリングデータに基づいて算出したサンプリングデータでデータ補完する。
そして、デジタル信号処理部112−AI、AQ、B、Cにおいて、必要なフィルタ処理、デシメーション処理、周波数変換、IQ検波処理が行われ、各無線システムA〜CのIF部に出力される。
【0035】
このように構成することで、無線システムが3つ以上の受信機においても、サンプリングレート変換器230−B、Cなどの信号処理部を用いず、少ないAD変換部110−1、2で複数の無線システムの受信を可能にするとともに、小型、省電力な無線端末を実現することができる効果が得られる。
また、本実施形態の本実施形態のサンプリング装置によれば、無線システムA、Bそれぞれに必要な信号列だけ処理することができる効果が得られる。
また、AD変換部110―1、2の動作可能速度を超えるクロックタイミングの発生を防止することができるとともに、システムクロックの重畳により動作可能速度を超えるクロックタイミングが発生した場合においてもサンプリング性能の劣化を防止することができる効果が得られる。
また、サンプリングデータの補完により、優先しない無線システムの性能劣化を極力少なくすることができる効果が得られる。
【0036】
【発明の効果】
以上説明したように、本発明は、複数の無線システムにおけるシステムクロックを重畳したサンプリングクロックによって、複数の無線システムの受信信号を加算した加算信号をサンプリングするので、チャネル分離等の受信機のIF処理や復調機能をデジタル信号処理で実現する場合において、AD変換部数とデジタル信号処理部を簡略化することができる効果が得られる。
【図面の簡単な説明】
【図1】 無線システムが2つの場合の無線受信機の構成図。
【図2】 タイミング制御部におけるクロックタイミングの生成過程を示すタイムチャート。
【図3】 データ挿入部の構成図。
【図4】 データ挿入部の構成図。
【図5】 無線システムが2つの場合の無線受信機の構成図。
【図6】 無線システムが3つの場合の無線受信機の構成図。
【図7】 従来のサンプリング装置を適用した無線受信機の構成図。
【符号の説明】
100−A〜C、200−A〜C…RF/IF変換部
101−A〜B、201−A〜C…IF部
102、202…サンプリング装置
103−1,2、203…加算器
110、110−1、2、210…AD変換部
111…タイミング制御部
112−A(AI、AQ)〜C…デジタル信号処理部
120−A〜C、211…クロック発生器
121−A(AI、AQ)〜C…データ挿入部
122−A(AI、AQ)〜C、222−A〜C…デジタルフィルタ処理部(BPF、LPF)
123−A(AI、AQ)〜C、223−A…デシメータ
125−A(AI、AQ)〜C…受信フィルタ
140…選択器
230−B,C…サンプリングレート変換器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sampling device and a sampling method used in mobile communication such as a digital mobile phone. In particular, the present invention relates to a sampling method of an analog-digital conversion unit (AD conversion unit) of a multimode terminal that simultaneously receives a plurality of wireless systems.
[0002]
[Prior art]
Conventionally, by mounting a built-in wireless device or a card slot type wireless device on a digital cellular phone terminal, a notebook PC, or a PDA (hereinafter referred to as a receiver) and receiving signals simultaneously from a plurality of wireless systems, the user can Services related to voice calls and data communications are used seamlessly.
In a receiver using such digital signal processing, the received signal is AD converted at a sampling rate (clock frequency) corresponding to each wireless system (see Patent Document 1). Here, since the system clock of each wireless system is different, the sampling signal required for each wireless system is also different. In addition, the system clock of each wireless system may not be synchronized between the wireless systems. For this reason, in order to simultaneously receive and process a plurality of wireless systems, it is conceivable to prepare an AD conversion unit for each wireless system and perform AD conversion (see Patent Document 2).
[0003]
In addition, the signals of each wireless system are arranged on the frequency axis before the input of the AD conversion unit, put together and input to the AD conversion unit, and the AD at the sampling rate of the system that requires the fastest sampling rate. It is conceivable to convert the signal to a sampling rate necessary for each system by signal processing.
This will be described with reference to the figure. An added signal obtained by adding the output signal (reception signal) of the RF / IF converter (RF → IF) of each of the wireless systems A to C (Systems A to C in the figure) is converted into an AD converter ( Sampler (AD Converter)).
The input addition signal is sampled with a fixed sampling clock set in advance based on the system clock of each of the wireless systems A to C. For example, if the system clock frequency of the wireless system A is the highest, the input addition signal is sampled based on the system clock of the wireless system A.
[0004]
The sampled digital signal is input to an IF unit (Digital IF or Timing Sync) of each wireless system after necessary digital filter processing.
At this time, regarding the wireless system A, since the system clock and the digital signal are already synchronized in the AD converter, they are down-sampled by the decimator and input to the IF unit.
On the other hand, with respect to the wireless systems B and C, since the system clock and the sampled digital signal are not synchronized in the AD conversion unit, the wireless system B is sampled by a sampling rate converter (Sampling Rate converter) in the previous stage of the IF unit. , The sampling frequency is converted based on the C system clock.
[0005]
[Non-Patent Document 1]
“Sample Rate Conversion for Software Radio”, IEEE Communication Magazine August 2000, p. 142-150
[Non-Patent Document 2]
Junichi Araki, “Basics and Applications of Software Defined Radio”, October 31, 2002, Knowledge Service Business Division, Cybex Corporation, p. 166-177
[0006]
[Problems to be solved by the invention]
However, in the former case, there is a problem that a plurality of AD conversion units are required, which increases power consumption and component space.
In the latter case, only one AD converter is required, but a sampling rate converter is required for each wireless system. In particular, when the sampling rate of the AD conversion unit and the rate ratio of the wireless system are irrational numbers, there is a problem that performance degradation and processing for compensating for it are necessary.
Further, in order to synchronize the sampling timing with the symbol of the wireless system, each system requires processing for obtaining data at the sample timing. For this reason, there is a problem that a high-speed and complicated signal processing circuit is required and power consumption increases.
[0007]
The present invention has been made in consideration of such circumstances, and the object thereof is to realize the IF processing and demodulation function of a receiver such as channel separation by digital signal processing and the number of AD conversion units and the digital signal. An object of the present invention is to provide a sampling device and a sampling method for simplifying a processing unit.
[0008]
[Means for Solving the Problems]
The present invention has been made to solve the above-described problems. When a system clock of another radio system is generated earlier than a preset priority system clock timing among a plurality of radio systems, a system clock obtained by thinning out the system clock of the other radio system and a system clock of the priority system Supply sampling clock with superimposed Timing control means;
And sampling means for sampling an added signal obtained by adding the received signals of the plurality of wireless systems by a sampling clock supplied by the timing control means.
[0009]
Further, the invention according to claim 2 is the invention according to claim 1, wherein the timing control means further includes the sampling means at a clock timing corresponding to each wireless system with respect to the plurality of wireless systems. Outputs an input trigger signal of the sampled data sampled.
[0011]
Claims 3 The invention described in claim 1 In the invention described in (1), when the system clock of the other wireless system is thinned, it further comprises data complementing means for complementing sampling data at the clock timing with sampling data before and after the clock timing.
[0012]
Claims 4 The invention described in When a system clock of another radio system is generated earlier than a preset priority system clock timing among a plurality of radio systems, a system clock obtained by decimating a system clock of the other radio system, and a priority system Sampling the added signal that is the sum of the received signals of the multiple wireless systems using the sampling clock superimposed on the system clock It is characterized by doing.
[0013]
Claims 5 The invention described in claim 4 The sampling data input trigger signal is further output to the plurality of radio systems at a clock timing corresponding to each radio system.
[0015]
Claims 6 The invention described in claim 4 When the system clock of the other wireless system is thinned out, the sampling data at the clock timing is further supplemented with sampling data before and after the clock timing for the plurality of wireless systems. Features.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a sampling apparatus of the present invention will be described with reference to the drawings. The sampling apparatus according to the present embodiment uses a method in which signals of a plurality of wireless systems are arranged on the frequency axis before the input of the AD converter and are collectively input to the AD converter. FIG. 1 is a configuration diagram showing a configuration of a wireless receiver to which the sampling device of this embodiment is applied.
The radio receiver according to the present embodiment includes RF / IF converter circuits 100-A and B of a plurality of radio systems A and B, IF circuits (demodulators) 101-A and B, and a sampling device 102. The
The RF / IF converter circuits 100-A and 100B perform processing such as low noise amplification, AGC amplification, and band limitation, respectively, and convert the RF signal (reception signal) into an IF signal. The two IF signals output from the RF / IF converter circuits 100-A and 100B are added by the adder 103 and input to the sampling device 102 as one IF signal (added signal).
The IF circuits (demodulators) 101-A and B receive the input of the IF signal that is AD-converted by the sampling device 102, demodulates it, and outputs it to an upper layer (communication control unit not shown).
[0017]
The sampling device 102 AD converts the addition signal input from the adder 103. Specifically, the sampling device 102 includes an AD conversion unit (sampler) 110, a timing control unit (A, B Timing Management) 111, and digital signal processing units 112-A and B.
The AD conversion unit 110 samples the addition signal (IF signal) obtained by adding the reception signals (RF signals) of the plurality of wireless systems A and B by the sampling clock (Sampling Clock (A + B)) supplied by the timing control unit 111. To do.
[0018]
The timing control unit 111 receives input of system clocks in the plurality of wireless systems A and B from the clock generators 120-A and B, and supplies a sampling clock in which the system clocks in the plurality of wireless systems A and B are superimposed. .
In addition, the timing control unit 111 outputs a sampling data input trigger signal (Timing trig.) Sampled by the AD conversion unit 110 at a clock timing corresponding to each of the wireless systems A and B as a digital signal. The data is output to the processing units 112-A and B.
In addition, the timing control unit 111 sets priorities for a plurality of wireless systems A and B from an upper layer (communication control unit). Based on the priority system selection signal (System Priority set (A or B)), the timing control unit 111 is earlier than the clock timing of the priority system set in advance among the plurality of wireless systems, and the system clock of the other wireless system When this occurs, a sampling clock in which the system clock obtained by thinning out the system clock of another wireless system and the system clock of the priority system are superimposed is supplied (described later).
The clock generation units 120-A and B supply a clock to the timing control unit 111 based on a timing control (System A, B timing adjustment) signal of an upper layer (communication control unit).
[0019]
The digital signal processing units 112-A, B are configured by data insertion units (Data Insertion) 121-A, B, digital filter processing units 122-A, B, and decimators 123-A, B.
When the timing control unit 111 thins out the system clock of another wireless system other than the priority wireless system, the data insertion units 121-A and 121-B perform the thinned clock based on the complementary trigger signal input from the timing control unit 111. The sampling data at the timing is calculated using the sampling data before and after the clock timing, and then complemented (described later).
The digital filter processing units 122-A and 122B perform necessary reception filter processing. Decimators 123-A and B perform necessary decimation processing (described later).
[0020]
Next, the operation of the wireless receiver to which the sampling device of this embodiment is applied will be described with reference to the drawings. FIG. 2 is a time chart showing a clock timing generation process in the timing control unit 111 of the present embodiment.
When the two IF signals output from the RF / IF converter circuits 100-A and 100B are added by the adder 103 and input to the sampling device 102 as one IF signal (added signal), AD conversion is performed. The unit 110 supplies a sampling clock in which a plurality of system clocks having timings corresponding to the wireless systems A and B are superimposed, and performs sampling processing at uneven timing.
[0021]
At this time, the timing control unit 111 adjusts the clock of one wireless system (for example, the wireless system A) to a priority timing and supplies the sampling clock. Specifically, when the clock of another wireless system (wireless system B) is generated earlier than the clock timing of the priority system (wireless system A), the clock is not generated, that is, the sampling process is temporarily omitted.
[0022]
This will be described with reference to FIG. In FIG. 2, the pulse width t of the clock waveform corresponding to each system is set to be the same as the maximum operation speed of the AD conversion unit 110.
The timing control unit 111 first detects that the system clock of another wireless system (wireless system B) is generated earlier than the clock timing of the priority system (wireless system A) based on the set priority.
That is, when a part of the system clock pulse (System A Clock) of the wireless system A in FIG. 2 overlaps the system clock pulse (System B Clock) of the wireless system B, the rising edge X portion (system of the wireless system A) When it is detected that the clock pulse) is delayed from the rising edge Y portion (system clock pulse of the wireless system B), a trigger signal (clocking edge P portion to falling edge P ′ portion indicating the clock timing for temporarily omitting the sampling process) However, the times of the rising edge P and the falling edge Y ′ correspond, and the times of the falling edge P ′ and rising edge X ′ correspond).
[0023]
Then, the timing control unit 111 generates a sampling clock in which the system clock obtained by thinning out the system clock of another wireless system (wireless system B) and the system clock of the priority system (wireless system A) are superimposed.
Specifically, a delayed clock signal (AT Clock, BT Clock) obtained by delaying the system clocks of the wireless systems A and B by one pulse is generated, and the delayed clock signal of the wireless system A and the wireless system are generated. The B delayed clock signal is added. Then, a signal obtained by subtracting the trigger signal from the added signal is generated and used as a sampling clock. The timing control unit 111 supplies this sampling clock to the AD conversion unit 110, and the AD conversion unit 110 performs sampling processing at non-uniform timing.
[0024]
In addition, the timing control unit 111 inputs sampling data sampled by the AD conversion unit 110 at a clock timing corresponding to each wireless system with respect to the data insertion units 121-A and B of the plurality of wireless systems A and B. A signal (Timing trig.) Is output. In addition, when the timing control unit 111 thins out the system clock of a wireless system other than the priority wireless system, the sampling data at the thinned clock timing is obtained before and after the clock timing based on the complementary trigger signal input from the timing control unit 111. Complement after calculating using sampling data.
[0025]
3 and 4 are configuration diagrams showing an embodiment of the data insertion units 121-A and B. FIG. As shown in FIG. 3, the data insertion units 121-A and 121B, when the complementary trigger signal of the input sampling data is input to the data selector 140 (Selector), the sampling data at the clock timing one sampling period before And an addition value obtained by adding the sampling data obtained by doubling the sampling data at the clock timing two sampling cycles before is selected as a complementary value.
Alternatively, as illustrated in FIG. 4, when the data insertion units 121 -A and 121 B are input to the data selector 140 after the complementary trigger signal of the input sampling data is delayed by one sampling period, one sampling is performed. The sampling data at the clock timing before the cycle and the sampling data at the clock timing after one sampling cycle are added together, and the sampling data multiplied by 1/2 is selected as a complementary value.
[0026]
Then, the digital signal processing units 112-A and 112B extract digital signals sampled at non-uniform timings at timings synchronized with the wireless systems A and B (clock timings corresponding to the respective systems) and perform digital signal processing. I do. Note that these processes correspond to usage patterns in which a priority system is arbitrarily switched to perform handover between wireless systems.
When receiving an IF signal after AD conversion from the digital signal processing units 112-A and 112B, the IF circuits (demodulators) 101-A and B demodulate the signals and output them to the upper layer.
[0027]
Therefore, according to the sampling apparatus of this embodiment of the present embodiment, a single AD conversion unit 110 can receive a plurality of wireless systems without using a signal processing unit such as the sampling rate converters 230-B and C. In addition, an effect of realizing a small-sized and power-saving wireless terminal can be obtained.
Moreover, according to the sampling apparatus of this embodiment of this embodiment, the effect that only the signal sequence required for each of the radio systems A and B can be processed is obtained.
Further, generation of clock timing exceeding the operable speed of the AD conversion unit 110 can be prevented, and deterioration of sampling performance can be prevented even when clock timing exceeding the operable speed is generated by superimposing the system clock. The effect that can be obtained.
Further, by complementing the sampling data, an effect of minimizing the performance degradation of the non-priority wireless system can be obtained.
[0028]
In the sampling device of this embodiment of the present embodiment, the relationship between the reception signal frequency and the sampling frequency is not particularly mentioned. For example, when determining the sampling frequency, the signal input to the AD conversion unit is In the case of the IF band, as shown in FIG. 5, the signal frequency and the sampling frequency may be selected to have a relationship of 1 / (4 × integer).
Specifically, as shown in FIG. 5, when there are two wireless systems to be received and the input signals are each in the IF signal band, the IF frequency is 3.84 MHz (wireless system B WCDMA). , 20 MHz (wireless system A WLAN), by selecting the sampling frequency to 61.44 MHz (wireless system B) and 80 MHz (wireless system A), the relationship between the signal frequency and the sampling frequency is 1 / (4 × integer) Set to.
[0029]
In the AD conversion unit 110, the input IF signal is sampled by a sampling clock in which two system clocks corresponding to the wireless systems A and B are superimposed, and converted into a digital signal.
Data insertion unit 121-A, B, BPF / LPF 122-A, B (corresponding to digital filter processing unit 121-A, B), digital down converter unit / IQ detection processing unit (DDC / IQDET) 124-A , B are digital signal processing units 112-A, B that operate on signals synchronized with the system clock of each wireless system. In the BPF / LPF 122-A, B, each of the two wireless systems A, B In addition to performing digital filter processing, the digital down-converter units 124-A and B perform frequency change processing. Then, IQ detection processing sections 124-A and 124B perform IQ detection processing to convert the baseband signal, and after decimation processing and reception filter processing, output.
[0030]
On the other hand, since the timing of each sampling clock is synchronized with the symbols of each system, information from the temperature compensation type crystal oscillator (TCXO: Temperature Compensated Crystal Oscillator), DDS (Direct Digital Synthesizer), and the demodulator ( System A (WLAN), System B (WCDMA),
Timing is adjusted by timing adjustment).
At this time, the clock generation units 120-A and 120B generate clocks whose two clock widths are delayed by the maximum operating frequency clock of the AD conversion unit 110 and the time t of the clock width. Generates a sampling clock of a signal composed of signals whose timings are independently adjusted in the clock generators 120-A and 120B.
[0031]
Then, the timing control unit 111 generates a system clock of another wireless system at a time earlier than the clock timing of the wireless system selected by the priority system selection signal, and prioritizes the wireless before the system clock returns to “0”. When the system clock of the system is generated, a complementary trigger signal is output to the data insertion units 121-A and B. In response to the complementary trigger signal, the data insertion units 121-A and 121B insert the sampling data obtained from the preceding and succeeding data at the clock timing where the sampling data does not exist.
With this configuration, it is possible to obtain an effect that simplifies the frequency conversion and IQ detection processing after the AD conversion unit.
[0032]
In addition, as an example of a receiver to which the sampling device according to the present embodiment of the present embodiment is applied, there are two wireless systems. However, the present invention is not limited to this, and as shown in FIG. It is also included in the present invention that there are three or more (wireless systems A to C), and that the input signals are baseband band IQ signals and IF signal band 2 signals, respectively.
In the case of the receiver configuration shown in FIG. 6, the baseband I signal and Q signal (BB IQ) output from one radio system A are output from radio system B (WCDMA) and radio system C (NCDMA), respectively. Are input to the two AD converters 103-1 and 103-2, respectively.
[0033]
That is, the adder 103-1 adds the I signal output from the RF / BB IQ conversion unit 100-A of the wireless system A and the IF signal output from the RF / IF conversion unit 100-B of the wireless system B. Is input to the AD converter 110-1.
Further, the adder 103-2 adds the Q signal output from the RF / BB IQ conversion unit 100-A of the wireless system A and the IF signal output from the RF / IF conversion unit 100-C of the wireless system C. Is input to the AD converter 110-2.
The addition signals output from the adders 103-1 and 103-2 are input to the AD conversion units 110-1 and 110-2, and non-uniform sampling processing is performed by a sampling clock (Sampling Clock A + B, A + C) supplied by the timing control unit 111. Done.
[0034]
The timing controller 111 supplies sampling clocks to the AD converters 103-1 and 103-2 based on the system clocks of the wireless systems A to C input from the clock generators 120-A to C. Sampling data is input to the digital signal processing units 112-AI, AQ (corresponding to the I signal and Q signal), B, and C.
In addition, the timing control unit 111 outputs a complementary trigger signal (Trig. AC) to the digital signal processing unit 112-AI, AQ, B, C data insertion unit 121-AI, AQ, B, C. .
As described above, the data insertion units 121-AI, AQ, B, and C supplement data with sampling data calculated based on preceding and following sampling data when a complement trigger signal is input.
In the digital signal processing unit 112-AI, AQ, B, and C, necessary filter processing, decimation processing, frequency conversion, and IQ detection processing are performed and output to the IF units of the wireless systems A to C.
[0035]
With this configuration, even in a receiver having three or more wireless systems, a plurality of AD conversion units 110-1 and 110-2 are used without using signal processing units such as sampling rate converters 230-B and 230C. In addition to enabling reception of the wireless system, it is possible to achieve an effect of realizing a small and power-saving wireless terminal.
Moreover, according to the sampling apparatus of this embodiment of this embodiment, the effect that only the signal sequence required for each of the radio systems A and B can be processed is obtained.
In addition, it is possible to prevent generation of clock timing exceeding the operable speed of the AD converters 110-1 and 110-2, and deterioration of sampling performance even when clock timing exceeding the operable speed occurs due to superposition of the system clock. The effect which can prevent is acquired.
Further, by complementing the sampling data, an effect of minimizing the performance degradation of the non-priority wireless system can be obtained.
[0036]
【The invention's effect】
As described above, the present invention samples the added signal obtained by adding the reception signals of the plurality of wireless systems by the sampling clock in which the system clocks in the plurality of wireless systems are superimposed. Therefore, the receiver IF processing such as channel separation is performed. In the case where the demodulation function is realized by digital signal processing, the number of AD conversion units and the digital signal processing unit can be simplified.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a wireless receiver when there are two wireless systems.
FIG. 2 is a time chart showing a clock timing generation process in a timing control unit.
FIG. 3 is a configuration diagram of a data insertion unit.
FIG. 4 is a configuration diagram of a data insertion unit.
FIG. 5 is a configuration diagram of a wireless receiver when there are two wireless systems.
FIG. 6 is a configuration diagram of a wireless receiver when there are three wireless systems.
FIG. 7 is a configuration diagram of a wireless receiver to which a conventional sampling device is applied.
[Explanation of symbols]
100-A to C, 200-A to C: RF / IF converter
101-A to B, 201-A to C ... IF unit
102, 202 ... Sampling device
103-1, 2, 203 ... Adder
110, 110-1, 2, 210 ... AD converter
111 ... Timing control unit
112-A (AI, AQ) to C: Digital signal processing unit
120-A to C, 211 ... Clock generator
121-A (AI, AQ) to C: Data insertion unit
122-A (AI, AQ) to C, 222-A to C: Digital filter processing unit (BPF, LPF)
123-A (AI, AQ) to C, 223-A ... Decimator
125-A (AI, AQ) to C: reception filter
140 ... selector
230-B, C ... Sampling rate converter

Claims (6)

複数の無線システムのうち予め設定された優先システムのクロックタイミングより早く、他の無線システムのシステムクロックが発生した場合、該他の無線システムのシステムクロックを間引いたシステムクロックと、優先システムのシステムクロックとを重畳したサンプリングクロックを供給するタイミング制御手段と、
前記タイミング制御手段により供給されるサンプリングクロックによって、前記複数の無線システムの受信信号を加算した加算信号をサンプリングするサンプリング手段とを具備することを特徴とするサンプリング装置。
When a system clock of another radio system is generated earlier than a preset priority system clock timing among a plurality of radio systems, a system clock obtained by thinning out the system clock of the other radio system and a system clock of the priority system Timing control means for supplying a sampling clock superimposed with
A sampling device comprising: sampling means for sampling an added signal obtained by adding the received signals of the plurality of wireless systems by a sampling clock supplied by the timing control means.
前記タイミング制御手段は、さらに、
前記複数の無線システムに対して、各無線システムに対応するクロックタイミングで、前記サンプリング手段がサンプリングしたサンプリングデータの入力トリガ信号を出力することを特徴とする請求項1に記載のサンプリング装置。
The timing control means further includes:
The sampling apparatus according to claim 1, wherein an input trigger signal of sampling data sampled by the sampling unit is output to the plurality of radio systems at a clock timing corresponding to each radio system.
前記他の無線システムのシステムクロックを間引いた場合、前記クロックタイミングにおけるサンプリングデータを該クロックタイミングの前後におけるサンプリングデータによって補完するデータ補完手段をさらに具備することを特徴とする請求項に記載のサンプリング装置。The sampling according to claim 1 , further comprising data complementing means for complementing sampling data at the clock timing with sampling data before and after the clock timing when the system clock of the other radio system is thinned out. apparatus. 複数の無線システムのうち予め設定された優先システムのクロックタイミングより早く、他の無線システムのシステムクロックが発生した場合、
さらに、該他の無線システムのシステムクロックを間引いたシステムクロックと、優先システムのシステムクロックとを重畳したサンプリングクロックによって、前記複数の無線システムの受信信号を加算した加算信号をサンプリングすることを特徴とするサンプリング方法。
When the system clock of another wireless system is generated earlier than the clock timing of the preset priority system among the plurality of wireless systems,
Furthermore, the addition signal obtained by adding the reception signals of the plurality of wireless systems is sampled by a sampling clock obtained by superimposing the system clock of the other wireless system and the system clock of the priority system. Sampling method.
前記複数の無線システムに対して、さらに、各無線システムに対応するクロックタイミングで、サンプリングデータの入力トリガ信号を出力することを特徴とする請求項に記載のサンプリング方法。5. The sampling method according to claim 4 , further comprising: outputting an input trigger signal of sampling data to the plurality of wireless systems at a clock timing corresponding to each wireless system. 前記他の無線システムのシステムクロックを間引いた場合、前記複数の無線システムに対して、さらに、前記クロックタイミングにおけるサンプリングデータを該クロックタイミングの前後におけるサンプリングデータによって補完することを特徴とする請求項に記載のサンプリング方法。If thinning out the system clock of the other radio system, to the plurality of radio systems, further claim 4 sampling data in the clock timing, characterized in that complemented by the sampling data before and after of the clock timing The sampling method described in 1.
JP2003162178A 2003-06-06 2003-06-06 Sampling apparatus and sampling method Expired - Fee Related JP4230825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003162178A JP4230825B2 (en) 2003-06-06 2003-06-06 Sampling apparatus and sampling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003162178A JP4230825B2 (en) 2003-06-06 2003-06-06 Sampling apparatus and sampling method

Publications (2)

Publication Number Publication Date
JP2004364111A JP2004364111A (en) 2004-12-24
JP4230825B2 true JP4230825B2 (en) 2009-02-25

Family

ID=34054399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003162178A Expired - Fee Related JP4230825B2 (en) 2003-06-06 2003-06-06 Sampling apparatus and sampling method

Country Status (1)

Country Link
JP (1) JP4230825B2 (en)

Also Published As

Publication number Publication date
JP2004364111A (en) 2004-12-24

Similar Documents

Publication Publication Date Title
US6421372B1 (en) Sequential-acquisition, multi-band, multi-channel, matched filter
US8693525B2 (en) Multi-carrier transmitter for wireless communication
EP0693830B1 (en) Mobile station for CDMA mobile communication system and detection method of the same
JP4642264B2 (en) Correlation circuit for spread spectrum communication
JP3492177B2 (en) CDMA mobile communication equipment
JP2002538692A (en) Method and apparatus in a wireless receiver system using various standards
JPH08116292A (en) Device for use in equipment that provide digital radio link between fixed station and mobile radio unit
JPH11168407A (en) Spread spectrum communication equipment
JP4720658B2 (en) Synchronization detection circuit and multi-mode wireless communication device
EP1278307A2 (en) Circuit and method for correcting clock duty cycle
JP2006060721A (en) Software radio receiver
JP2000082973A (en) Path search device and cdma receiver using the same
JP4230825B2 (en) Sampling apparatus and sampling method
WO2008083850A1 (en) Electronic device, integrated circuit and method for selecting of an optimal sampling clock phase
EP0876000A2 (en) Oversampling CDMA receiver
WO2006126166A2 (en) Demodulator for multi-mode receiver
JP4843347B2 (en) Receiving system
US6647056B1 (en) Correlation circuit for spread spectrum communication, demodulation circuit and reception apparatus
US6959035B2 (en) Post-correlation interpolation for delay locked loops
JP2003037641A (en) Filter decimation device and digital quadrature demodulator
JP2001111458A (en) Device and method for tracing synchronism of code division multiple access system receiver
JP3991684B2 (en) Non-recursive digital filter and wireless receiver using the same
WO2008083849A1 (en) Electronic device, integrated circuit and method therefor
EP1628406B1 (en) Method and system for digital baseband receiver with digital RF/IF/VLIF support in GSM/GPRS/EDGE compliant handsets
JP2000269855A (en) Matched filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees