JP4226679B2 - Magnetic storage - Google Patents
Magnetic storage Download PDFInfo
- Publication number
- JP4226679B2 JP4226679B2 JP07457798A JP7457798A JP4226679B2 JP 4226679 B2 JP4226679 B2 JP 4226679B2 JP 07457798 A JP07457798 A JP 07457798A JP 7457798 A JP7457798 A JP 7457798A JP 4226679 B2 JP4226679 B2 JP 4226679B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- magnetic
- film
- magnetization
- data selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、読み出し時の出力信号が大きく高集積化が容易な磁気記憶装置に関する。
【0002】
【従来の技術】
磁性薄膜の磁化状態をディジタルビットの情報格納として用い、その抵抗変化を用いた磁気記憶装置が、例えば、特願平8−306014号及び特願平5−101641号に提案されている。
【0003】
先ず、特願平5−101641号(以下従来技術1)に記載されている磁気記憶装置の問題点を説明する。図28は、従来技術1に記されているメモリセルの構成を示す図である。図28(a)は平面図、図28(b)は同図(a)のA−A’部の断面図を、図28(c)は同図(a)のB−B’部の断面図を示している。図28において、92はデータ選択線、81及び83は、例えば20Oe以上の保磁力を有しほぼ同じ保磁力を有する強磁性体膜である。強磁性体膜81及び83は非磁性導電膜82を挟んで互いに磁気的に結合をしている。そして、強磁性体膜81/非磁性導電膜82/強磁性体膜83は、磁気状態によって抵抗変化を生ずる磁気記憶部16を形成している。
【0004】
そして、磁気記憶部16とデータ選択線92とが交差する部位で磁気状態を記憶するメモリセルとなっている。すなわち、図28においては、隣接する2本のデータ選択線92にそれぞれ、1つのメモリセルが形成されている。さらに、第1の導電層84,第2導電層85は、隣接するメモリセルの接続部の抵抗を減少させており、データ選択線92と直交する方向に延在して、強磁性体薄膜81/非磁性導電膜82/強磁性体膜83/第1導電層84/第2導電層85でデータ転送線80を形成している。
【0005】
また、層間絶縁膜91によってデータ選択線92とデータ転送線80との電気的分離が行われている。これらデータ転送線80とデータ選択線92は直交する方向に形成され、互いに直交する方向に磁場を形成する。
【0006】
また、強磁性体膜81,83の磁化容易方向がデータ選択線92の長手方向(以下データ選択線の方向)に対して平行に形成されている。そして、強磁性体膜81,83の磁化の向きを、それぞれの膜で全体として磁化容易方向に沿って1つの向き又は逆の向きに記憶することによって、2つの状態、つまり1ビットの論理情報を記憶している。
【0007】
記憶保持状態における強磁性体膜81の磁化の向きは、強磁性体膜83の磁化の向きとほぼ反平行となるように形成されている。そこで、強磁性体膜81,83において、その縁部から遠い場合には、異方性磁化の影響により強磁性体膜81,83の磁化の方向は反平行の場合に最も安定である。
【0008】
さらに、データ転送線80の電流の方向と強磁性体膜81,83の磁化の方向が垂直である時、データ転送線の抵抗が低く、電流の方向と磁化の方向が平行の場合にはデータ転送線の抵抗が高くなる。
【0009】
従来技術1の構成において、データ転送線80に一定の直流電流IBLをAからA’方向へ流した場合の、データ転送線80の抵抗RBLのデータ選択線92の電流IWL依存性を図29に示す。また、図30に、図28(a)の平面図に配置状態に対応する強磁性体膜81の磁化状態を矢印で示す。なお、強磁性体膜83の磁化状態は、強磁性体膜81の磁化状態を上下に反転したものとなる。ここで、図30(a)は、図29の状態D、図30(b)は図29の状態Cを示している。
【0010】
強磁性体薄膜の縁部では自由磁極による減磁磁場による異方性が大きく、データ転送線80の縁部の近くに、縁部に沿うような磁化が形成される。データ転送線80の縁部から遠い中心部では、強磁性体膜81,83の磁化容易方向がデータ選択線92の方向に平行に形成されているため、磁化もデータ選択線92に平行な方向に変化する。
【0011】
ここで、データ転送線80にAからA’方向への電流を流すことによって、強磁性体膜81にはデータ選択線80に平行且つ上向きの磁場が、また強磁性体膜83には下向きの磁場が形成される。状態C(図30(b))にこのような磁場を印加すると、状態D(図30(a))の場合よりも状態C(図30(b))の場合の方が、より強磁性体膜81と強磁性体膜83との磁化ベクトルと電流方向とのなす角度が小さくなり、より電流方向と平行状態に近く配向するため、より抵抗が高くなる。
【0012】
A→A’方向(下向き)に流れるデータ選択線92の電流によってデータ転送線80に平行且つ右向きの磁場が形成され、データ転送線に流れる電流によって形成される磁場との合成磁場は強磁性体膜81に対しては右上向きの磁場となる。よって、データ選択線電流がさらに正に増大すると、強磁性体膜11の磁化ベクトルが下向きから上向きに変化し、状態C(図30(b))のデータ状態から状態D(図30(a))のデータ状態に転移する。
【0013】
この時に必要なデータ選択線の電流は、データ転送線に電流を流していない場合に磁化ベクトルをデータ転送線と平行にするのに必要なデータ選択線の電流よりも小さくなる。
【0014】
次に、従来技術1に記載されている非破壊読み出し方法について説明する。従来技術1の非破壊読み出し法は、データ選択線92に負の電流IWLを流すことによって行われる。
【0015】
負の電流IWLによってデータ転送線80に平行且つ左向きの磁場が形成され、データ転送線80に流れる電流IBLによって形成される磁場HBLとの合成磁場は、強磁性体膜81に対して左上向きの磁場となる。そこで、データ選択線92に負の電流IWLを流すことによって、右上向きの磁化状態(図30(a))から左上向きの磁化状態(図30(c))に転移させる場合、データ転送線80端部の磁化ベクトルと180度反転するベクトルを有する磁化を強磁性体膜81内部に形成することなく転移することができる。
【0016】
一方、データ選択線92に負の電流IWLを流すことによって、右下向きベクトルの磁化状態(図30(b))から左上向きの磁化状態(図30(c))へ転移させる場合、データ転送線92の端部の磁化ベクトルと180度反転する磁化を強磁性体膜81の内部に形成する必要がある。
【0017】
このため、データ選択線92に供給する電流を十分負にすることによって、データ転送線80に沿って、データ転送線80端部の磁化ベクトルと180度方向の異なる磁壁(Neel Wall)が形成され(図30(d))る。そして、磁壁の形成に伴いデータ転送線80の抵抗RBLが急上昇する(図29:状態A)。この抵抗上昇は、正の電流をデータ選択線92に加えた場合と異なり、データ選択線92の電流を上昇させてもデータの破壊を伴わないので、非破壊読み出しが可能となる。
【0018】
ところが、この非破壊読み出し法では、データ転送線80の端部の磁化ベクトルと180度方向の異なる磁壁を強磁性体膜81中に形成する必要がある。磁壁の形成のために必要な磁場の大きさは、データ転送線80の端部の磁化ベクトルの方向に強磁性体膜81の磁化を向けるのに必要な磁場の大きさより必ず大きい。
【0019】
なぜなら、強磁性体膜81の縁部分の磁化の方向と逆方向に強磁性体膜81の中心部の磁化を向ける必要があるため、縁部分の磁化と中心部の磁化との交換相互作用のため、より大きな磁場が必要となるためである。
【0020】
従って、オフセット磁場の影響が小さい条件では、非破壊読み出しに必要なデータ選択線の電流は、書き込みに必要なデータ選択線の電流の下限以上となり、読み出し時にデータ選択線に大きな電流を流す必要がある。
【0021】
大電流の供給により、データ選択線の電流上昇によるエレクトロ・マイグレーションが起こりやすくなり信頼性の低下が生じやすい。また、データ選択線から発生する熱によって、抵抗変化率が減少、又は局所的変化が生じる。また、読み出し回数によって、温度上昇の程度が異なるため、読み出しの履歴に依存した抵抗変化が生じてしまう。
【0022】
つまり、読み出しデータの信号出力が変化したり、近隣のメモリセルの抵抗値が変化する。そのため、高集積化を図ると、アレイノイズが上昇して読み出しが困難になるという問題があった。
【0023】
次に、特願平8−306014(以下従来技術2)の問題点について説明する。図31は、従来技術2の磁気記憶装置の構成を示す図である。図31(a)は平面図、図31(b)は同図(a)のA−A’部の断面図、図31(c)は同図(a)のB−B’部の断面図を示している。なお、図31において、図28と同一なものには、同一符号をつけて詳しい説明は省略する。
【0024】
従来技術2では、強磁性体膜83の代わりに、強磁性体膜81よりも保磁力の小さい、例えば20Oe以下の保磁力を有する軟磁性体膜101が形成されている。強磁性体膜81と軟磁性体膜101は、非磁性導電膜82を挟んで互いに磁気的に結合されており、強磁性体膜81/非磁性導電膜82/軟磁性体膜101は、積層構造で磁気状態によって抵抗変化を生ずる磁気記憶部16を形成している。これらは、データ選択線92と積層して形成された場所で磁気状態を記憶するメモリセルとなっており、図31では1つのメモリセルが形成されている。
【0025】
従来技術2では、強磁性体膜81及び軟磁性体膜101の磁化容易方向がデータ転送線80と平行に形成されており、強磁性体膜81の磁化の向きを磁化容易方向に沿って1つの向き及び逆の向きに記憶することによって、1ビット(二つ)の論理情報を記憶している。
【0026】
さらに、非磁性導電膜82の厚さが、その中の伝導キャリアの自由行程よりも小さい場合には、強磁性体膜81及び軟磁性体膜101の磁化が平行の場合にデータ転送線の抵抗が低く、二つの膜81,101の磁化が反平行な場合にはデータ転送線の抵抗が最も高くなる。
【0027】
従来技術2では、データ転送線80とデータ選択線92とがメモリセル上で平行となる。図32は、従来技術2のメモリセルでマトリクスを形成した例である。図32では、データ選択線101を点線で示している。
【0028】
高密度メモリセルマトリクスを実現するために、データ転送線80とデータ選択線92との各交点にメモリセルを配置しようとすると、従来技術2では、データ選択線92を折り曲げて、データ転送線80とデータ選択線92とが直交する方向に変化させるか、逆にデータ転送線80を折り曲げる必要がある。
【0029】
さらに、例えば、データ選択線92に折り曲がり部を形成すると、折り曲がり部では電流がデータ転送線に対して平行に流れないため、情報を記憶する部分としては有効に機能しない。そこで、メモリセルのデータ転送線80の長手方向の長さとしては、情報を記憶する部分の長さxに加え、データ選択線92の折り曲がり部の長さyの二倍が必要となり、高集積化の妨げとなる。
【0030】
もちろん、折り曲がりパターンを有するデータ選択線92は、直線形状のデータ選択線のパターンに比較して、パターンの間隔が一定でなくリソグラフィやエッチング余裕を必要とするため、高集積化は困難となる。また、データ選択線92とデータ転送線80を平行に積層して形成する必要があり、データ選択線92とデータ転送線80を直交して形成する場合に比べて、そのデータ転送線に垂直方向の合わせずれに対する余裕は小さくなる。
【0031】
ところで、従来技術2(特願平8−306014号)には、データ選択線92とデータ転送線80とで形成される合成磁場の方向に、強磁性体膜11の磁化容易方向を一致させたメモリセルも開示されている。
【0032】
このようなメモリセル構成では、データ転送線80に複数個のメモリセルが接続され、且つデータ選択線92に対して複数個のデータ転送線が形成されている場合、強磁性体膜11の磁化容易方向に沿った2つの方向の磁化を情報記憶として用い、任意の情報を書き込む場合には、データ転送線80だけでなく、データ選択線92の電流を書き込み情報に合わせて少なくとも2値に変化させる必要がある。
【0033】
以下にこの理由を説明する。先ず、データ選択線92で選択した特定のメモリセルに、データ転送線92の作る磁場によって与えられた2値の情報“0”、“1”を書き込むことを考える。
【0034】
2値の情報を書き込む際、2つの磁化情報に対応してデータ転送線が作る磁化容易方向の磁場をそれぞれビット情報“0”及び“1”に対応させてHBL0 及びHBL1 とする。さらに、選択されたデータ選択線に接続された選択メモリセルに対して、選択したデータ選択線が形成する磁化容易方向の磁場をHWLSEL とする。また、選択されていないデータ選択線に接続された非選択メモリセルに対して、前記選択されていないデータ選択線が形成する磁場をHWLUNSEL とする。
【0035】
ここで、磁化容易方向に沿った強磁性体膜81の保磁力の大きさをHK 、バイアス磁場をH0 とし、磁化容易方向に沿った磁化の正負の向きを情報“0”及び“1”に対応させるとする。ここで、選択したメモリセルに“0”の情報を書き込む条件は、次にようになる。
【0036】
HBL0 +HWLSEL >HK +H0 (1)
さらに、この時、“0”の情報を書き込むメモリセルと同一のデータ転送線に接続され、選択されていないデータ選択線が接続されたメモリセルで、誤って“0”が書き込まれないための条件は、次のようになる。
【0037】
HBL0 +HWLUNSEL <HK +H0 (2)
式(1)及び式(2)を連立させて解くことにより次式が得られる。
【0038】
HWLUNSEL <HWLSEL (3)
次に、選択したメモリセルに“1”の情報を書き込む条件は、“0”と反対向きの磁化を与える必要から次のようになる。
【0039】
HBL1 +HWLUNSEL <−HK +H0 (4)
さらに、この時、“1”の情報を書き込むメモリセルと同一のデータ転送線に接続され、選択されていないデータ選択線に接続されたメモリセルで、誤って“1”が書き込まれないための条件は、次のようになる。
【0040】
HBL1 +HWLUNSEL >−HK +H0 (5)
そして、式(4)及び式(5)を連立させて解くことにより次式が得られる。
【0041】
HWLSEL <HWLUNSEL (6)
式(3),(6)の両方は、一定のHWLSEL 及びHWLUNSEL では満足することができない。つまり、従来技術2のメモリセル構成法では、“0”及び“1”を書き込む条件によって、それぞれデータ選択線に流す電流を変化させる必要があることがわかる。
【0042】
つまり、1つのデータ選択線に複数のメモリセルが接続され、それらにランダムデータを書き込む場合には、前記データ選択線の電流の大きさを、“0”及び“1”書き込みに対応して少なくとも2値の値を時間をずらして与え、相対する磁化それぞれに書き込みを行う必要がある。
【0043】
従って、“0”を書き込む場合と“1”を書き込む場合に、データ選択線の電流方向を反転させて“1”,“0”を書き込んでおり、データ選択線の駆動として3値制御が必要となり複雑となる。
【0044】
また、書き込み時に2値に変化する電流値を充分確保し、電流値の安定を図るために高速動作が難しいという問題があった。
【0045】
【発明が解決しようとする課題】
上述したように、従来の磁気抵抗素子を用いたメモリセルの構成では、大きな読み出し信号を得つつ高集積化を図るのが困難となる欠点があった。さらに、読み出し及び書き込み動作でデータ選択線の電流方向を変化させたり、記憶するビットの状態に合わせて書き込み時にデータ選択線の電流方向を変化させる必要があり、データ選択線の回路が複雑となる欠点があった。
【0046】
本発明の目的は、データの書き込み動作時及び読み込み動作時におけるデータ選択線に流れる電流の方向を一定にしてデータ選択線の回路を簡易化する共に、高密度メモリセルを高集積化を図り得る磁気記憶装置を提供することにある。
【0047】
【課題を解決するための手段】
[構成]
本発明は、上記目的を達成するために以下のように構成されている。
【0048】
(1)本発明の一例に係わる磁気記憶装置は、第1の磁性体と、第1の磁性体より保磁力が小さい第2の磁性体と、第1の磁性体と第2の磁性体との間に介在して形成された非磁性体とを含むデータ転送線と、前記データ転送線に対して交差配置されたデータ選択線とを具備し、第1の磁性体の磁化容易方向及び第2の磁性体の磁化容易方向は、それぞれ前記データ選択線の長手方向に本質的に平行又であり、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第1及び第2の磁性体の両方の磁化方向を前記磁化容易軸に平行な第1の方向、或いは第1の方向と逆向きの第2の方向の何れかに向けることによって、2値データを記憶することを特徴とする。
【0049】
(2)本発明の一例に係わる磁気記憶装置は、複数のデータ選択線と、これらのデータ選択線に同一極性且つ大きさの異なる2種類の電圧を供給するための電源ノードと、磁気容易軸が前記データ選択線と平行である第1の磁性体と、磁気容易軸が前記データ選択線と平行であって、第1の磁性体の保持力よりも小さな保持力を有する第2の磁性体と、第1の磁性体と第2の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、前記メモリセルにデータを書き込む場合、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第1及び第2の磁性体の両方の磁化方向を前記磁化容易軸に平行な第1の方向、或いは第1の方向と逆向きの第2の方向の何れかに向けることによって、2値データを記憶し、前記2種類の電圧の一方が選択されたデータ選択線に供給され、前記メモリセルからデータを読み出す場合、前記2種類の電圧の他方が選択されたデータ選択線に供給されることを特徴とする。
【0050】
好ましい実施態様は、前記データ転送線の一端が、一定の電圧を供給する電圧源に接続されていることである。
【0051】
(3) 本発明の一例に係わる磁気記憶装置は、複数のデータ選択線と、前記データ選択線に同一極性且つ大きさの異なる2種類の電流を供給するための電源ノードと、磁気容易軸が前記データ選択線と平行である第1の磁性体と、磁気容易軸が前記データ選択線と平行であって、第1の磁性体の保持力よりも小さな保持力を有する第2の磁性体と、第1の磁性体と第2の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、前記メモリセルにデータを書き込む場合、前記2種類の電流の一方が選択されたデータ選択線に供給され、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第1及び第2の磁性体の両方の磁化方向を前記磁化容易軸に平行な第1の方向、或いは第1の方向と逆向きの第2の方向の何れかに向けることによって、2値データを記憶し、前記メモリセルからデータを読み出す場合、前記2種類の電流の他方が選択されたデータ選択線に供給されることを特徴とする。
【0055】
さらに、本願発明に好ましい実施態様を以下に示す。
【0056】
前記読み出し動作時及び書き込み動作時において、前記データ転送線の電流が共通の2値を用いる。
【0057】
前記データ選択線の一端が一定の電圧を有する。
【0058】
[作用]
本発明は、上記構成によって以下の作用・効果を有する。
【0059】
本発明の構造を用いれば、データ選択線の電流方向を一定として回路を構成することができ、加えて、読み出し信号量も大きく確保できる。ここで、読み出し及び書き込み時に必要となるデータ選択線の電流の駆動回路に電流を一方向に流す回路だけで良い。そこで、データ選択線と電流源との間のスイッチ素子の面積を、双方向に電流を流す場合に比較して小さく、及び素子数を減らすことができる。また、データ選択線の一端の電位を固定しても、逆端の電位を前記一端の電位よりも一方向、例えば、正に振るだけでよく、正負の電圧を発生させる回路よりも簡単な回路で電圧振幅を大きく確保することができ、前記一端の電位よりも負の電圧を発生する電流源も必要なく、回路面積及び消費電力を小さくできる。
【0060】
また、データ転送線の一端を一定電圧に固定することができ、変化させる必要がない。そこで、データ転送線を電源に対して低インピーダンスに保つことでき、例えば、データ選択線の電位を変えた時に生ずる、データ転送線上の容量結合ノイズを小さくすることができ、より安定なデータ読み出しが実現できる。
【0061】
さらに、書き込み時に、データ選択線に2つの異なる電流値を時系列で与える必要がなく、電流切り替え回路を簡略化することができる。また、2つの異なる電流に切り替えるのに必要な、データ選択線を充電し、電流を安定させる時間を削減でき、より高速動作を行うことができる。さらに、電流切り替えに必要なデータ選択線の充電電荷を削減でき、より消費電力を削減することができる。さらに、電流源からスイッチ素子までの配線面積も小さくすることができ、より高密度なメモリセルアレイを形成できる。
【0062】
さらに、本発明の構造ではデータ転送線とデータ選択線を直交させた構成を用いることができる。よって、データ転送線及びデータ選択線を平行に配置した構造よりも、データ転送線またはデータ選択線の両方を直線状に配置することができ、より高密度メモリセルを形成できる。さらに、データ転送線またはデータ選択線が折れ曲がったレイアウトから直線状のレイアウトにすることができ、より配線が形成する磁場を均一にすることができメモリセル間のばらつきを小さくし、動作を安定にできる。また、配線レイアウトが直線状であるから、より配線のリソグラフィやエッチングに対して、配線の幅の変動を小さく抑えることができる。また、データ選択線とデータ転送線を直交して形成することができ、データ選択線とデータ転送線を平行して形成する場合に比較して、その平面内での合わせずれに対する余裕が大きくなる。
【0063】
本発明のメモリセルの構造を用いれば、データ読み出し時のデータ転送線の電流が小さくても、データ“1”と“0”とで十分な抵抗差を得ることができる。そこで、読み出し時に、データ選択線の電流上昇によるエレクトロ・マイグレーションが起こりやすくなり信頼性が低下する問題や、データ選択線の発生する熱によって、抵抗変化率が減少または、局所的に変化したり、読み出し回数によって、温度上昇の程度が異なるため、読み出しの履歴に依存した抵抗変化が生ずる問題を減少できる。また、データ選択線の発生する熱によって、読み出しデータの信号出力が変化したり、近隣のメモリセルの抵抗値が変化する問題を減少できる。そこで、高集積化しても、アレイノイズが上昇して読み出しが困難になりにくくなる。
【0064】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【0065】
[第1実施形態]
図1は、本願発明の第1実施形態に係わる磁気記憶装置のメモリセルの構成を示す図である。図1(a)は平面図、図1(b)はA−A’部の断面図、図1(c)はB−B’部の断面図である。
【0066】
例えば20Oe以上の保磁力を有する強磁性体膜11上に、導電性の非磁性体膜12を介して、強磁性体膜11より保磁力が小さい軟磁性体膜13が形成されている。軟磁性体膜13上に凸部を有するバリアメタル層14が形成されている。バリアメタル層14の凸部の天頂上に金属導電層15が形成されている。
【0067】
そして、全面に層間絶縁膜21が形成されている。金属導電層15が形成されていない領域を中心としてデータ選択線22が形成されている。
【0068】
なお、軟磁性体膜13の保磁力が強磁性体膜11の保磁力よりも小さいことが必要条件であり、必ずしも強磁性体膜11が強磁性体で軟磁性体膜13が軟磁性体でなくても良い。例えば、強磁性体膜11及び軟磁性体膜13がともに強磁性体であっても良いし、強磁性体膜11及び軟磁性体膜13が共に軟磁性体膜であっても良い。
【0069】
ここで、強磁性体膜11としては、例えば、厚さ0.5〜500nmのFe,Ni,Co,Cr又はMnや、それらの合金であるNiFeやCoFe,NiFeCo,CoPt並びにこれらの積層膜が用いることができる。
【0070】
また、軟磁性体膜13としては、保磁力が強磁性体膜11より小さく、且つ磁化は強磁性体膜11と同程度であることが望ましく、厚さ0.5〜500nmのNiFe,CoFe,NiFeCo,CoTaZr,CoNbZr,FeTaN又はCoZrNb/NiFe/CoFe等の積層膜が用いることができる。
【0071】
軟磁性体膜13の保磁力を強磁性体膜11の保磁力よりも小さくするには、例えば、軟磁性体膜13の材質を変えるだけでなく、強磁性体膜11と同じ材料を用いて軟磁性体膜13の厚さを強磁性体膜11より薄くすることによっても実現することができる。
【0072】
また、非磁性体膜12は、例えば厚さ0.5〜10nmのCu,AgCuやTaN等の非磁性体から構成されている。さらに、非磁性体膜12の厚さは、その中の伝導キャリアの自由行程よりも薄くなるよう形成され、強磁性体膜11及び軟磁性体膜13の磁化ベクトルが平行の場合に、データ転送線の抵抗が低く、それぞれの膜の磁化ベクトルが反平行な場合にはデータ転送線の抵抗が最も高くなるように選択される。また、強磁性体膜11と軟磁性体膜13との交換磁場は、軟磁性体膜13の保磁力よりも弱いことが、それぞれの膜の磁化ベクトルを独立に制御するために望ましい。
【0073】
また、データ転送線22の中心部分の磁化を、データ転送線22縁部分の磁化と独立に、データ選択線方向に沿った方向にするために、強磁性体膜11及び軟磁性体膜13の膜厚を厚くして磁壁の厚さよりもデータ転送線10の幅を厚くすることが望ましい。
【0074】
ここで、強磁性体膜11,非磁性体膜12及び軟磁性体膜13は積層構造で磁気状態に応じて抵抗が変化する磁気記憶部16を形成している。そして磁気記憶部16は、データ選択線22と交差する部位で磁気状態を記憶するメモリセル23となっている。すなわち、図1においては、隣接する2本のデータ選択線22にそれぞれ、1つのメモリセルが形成されている。
【0075】
また、バリアメタル層14は、例えば厚さ1〜100nmのTaNやTiN,WN,TaWからなり、上部構造物からの不純物汚染を防ぐ役割がある。また、金属導電層15は、例えば厚さ50〜1000nmのW,Al,AlCu又はCuから形成され、データ転送線10の隣接するメモリセル同士の接続領域の寄生抵抗を低減する役割がある。
【0076】
また、層間絶縁膜21は、例えば、5〜100nmの厚さからなるシリコン酸化膜またはシリコン窒化膜からなり、データ選択線22とデータ転送線10との電気的分離を行っている。データ転送線10とデータ選択線22とは直交するように交差配置され、互いに直交する方向に磁場を形成する。
【0077】
また、強磁性体膜11の磁化容易方向及び軟磁性体膜13の磁化容易方向がそれぞれデータ選択線22の長手方向に対して平行に形成されている。磁化容易方向を形成する方法としては、例えばNiFeを磁性体膜11,13として用いた場合、データ選択線22に沿った方向の磁場を印加しながら膜の堆積を行うことによって、5〜15Oe程度の磁気異方性を作りつけることができる。
【0078】
そして、強磁性体膜11及び軟磁性体膜13の磁化の向きを全体として磁化容易方向に沿って1つの向き及び逆の向きに記憶することによって、例えば、2つの状態、すなわち、1ビットの論理情報の記憶を行う。
【0079】
ここで、データ選択線22に電流を流すことで発生するA−A’方向の磁場をHWL、データ転送線10に電流を流すことで発生するB−B’方向の磁場をHBLとし、それぞれ、A→A’方向及びB→B’方向を正とする。これら磁場の方向は、HBLが磁化容易方向と一致し、HWLが磁化容易方向と直交し磁化困難方向と一致する。
【0080】
ここで、強磁性体膜11と軟磁性体膜13との保磁力が異なり、記憶保持状態における強磁性体膜11の磁化の向きは、軟磁性体膜13の磁化の向きとほぼ平行となるように形成される。このことは、記憶保持状態において、強磁性体膜11と軟磁性体膜13との磁化の向きは反平行状態となっている。
【0081】
また、強磁性体膜11の磁化容易方向は、データ選択線22に平行して形成されているので、データ選択線22とデータ転送線10とに流れる電流から生じる合成磁場の方向は一般に磁化容易方向とは異なる。
【0082】
次に、磁場HWLを印加しない状態での、データ転送線10の抵抗RBLの磁場HBLに対する依存性を図2に示す。図2において、矢印は磁場履歴の方向を示している。さらに、図3,4に、図2の状態A〜Dに対応した強磁性体膜11及び軟磁性体膜13の磁化状態を矢印で示す。
【0083】
なお、図3(a)は状態Aにおける軟磁性体膜13の磁化状態、図3(b)は状態Aにおける強磁性体膜11の磁化状態を示している。また、図3(c)は状態Bにおける軟磁性体膜13の磁化状態、図3(d)は状態Bにおける強磁性体膜11の磁化状態を示している。
【0084】
また、図4(a)は状態Cにおける軟磁性体膜13の磁化状態、図4(b)は状態cにおける強磁性体膜11の磁化状態を示している。また、図4(c)は状態Dにおける軟磁性体膜13の磁化状態、図4(d)は状態Dにおける強磁性体膜11の磁化状態を示している。
【0085】
図3,4を用いて図2の抵抗RBLについて説明する。状態Aでは、軟磁性体膜13及び強磁性体膜11の縁部から離れた中央部分の磁化が、ほぼ反平行状態になるため、データ転送線10の抵抗RBLが大きくなる。
【0086】
状態Aから、さらに、正方向の磁場HBLを印加していくと、磁場HK1で強磁性体膜11の磁化が下向きから上向きに変化し状態Bに遷移する。状態Bでは、縁部から離れた軟磁性体膜13及び強磁性体膜11の中央部分の磁化が平行状態になるため、データ転送線10の抵抗RBLは小さくなる。
【0087】
状態Bから、磁場HBLの向きを負の方向に変化させていき、磁場HBLが−HK2になると、軟磁性体膜13の磁化が上向きから下向きに変化し状態Cに遷移する。状態Cでは、縁部から離れた軟磁性体膜13及び強磁性体膜11の中央部分の磁化がほぼ反平行状態になるため、データ転送線10の抵抗RBLは上昇する。
【0088】
さらに、状態Cから、磁場HBLの向きを更に負の方向に変化させると、磁場が−HK1で強磁性体膜11の磁化が上向きから下向きに変化し状態Dに遷移する。状態Dでは、縁部から離れた軟磁性体膜13及び強磁性体膜11の中央部分の磁化が平行状態になるため、データ転送線10の抵抗RBLは減少する。
【0089】
状態Dから、磁場HBLを正の方向に変化させていき、磁場HBLがHK2になると、軟磁性体膜13の磁化が下向きから上向きに変化し状態Aに遷移する。
【0090】
ここで、膜内に磁化容易方向を有する強磁性体薄膜では、磁化困難方向の磁場が印加されると、磁化容易方向の磁化反転が生じる臨界磁場の大きさが小さくなることが知られている(金原、藤原著、“薄膜”裳華房 応用物理学選書3 p.300)。
【0091】
このことは、単一磁区の理想的な磁性薄膜では、強磁性体膜の磁化ベクトルMと磁化容易軸がなす角をθとし、異方性磁場をHK として、磁化困難方向に磁場HWLを印加し、磁場容易方向に磁場HBLを印加することを考えると、磁性体膜のエネルギーEが次のようになることから説明できる。
【0092】
E=(HK /2)× sin2 θ−HBL× cosθ−HWL× sinθ (7)
ここで、dE/dθ=0かつ、d2 E/dθ2 =0となる点で、磁場容易軸方向で磁化が反転する磁場HBL0 が与えられる。この場合、式(7)より、以下の関係が成り立つ。
【0093】
HBL0 =(HK 2/3 −HWL 2/3 )3/2 (8)
また、図5に、磁化困難方向に磁場HWLを加えた場合の、強磁性体薄膜の磁化と磁場HBL依存性を示す。
【0094】
式(8)より、磁化困難方向に磁場HWLを印加すると、図5に示すように、磁化反転が生ずる磁場HBL0 を小さくすることができる。なお、一般的には、HWLがほぼ0の場合には、磁気容易化方向の保磁力HC は、磁壁移動による磁化機構のためにHC <HK となるが、磁場HWLを大きくすることによってHBL0 が単調に小さくなる特徴は保たれる。
【0095】
次に、本実施形態の磁気記憶装置の書き込み動作を簡単に説明する。書き込み時においては、データ選択線22に、例えば正方向の電流を流し、正方向の磁場HWLを形成する。この磁場HWLはデータ転送線10の縁部の磁化の向きに沿っていることが、よりデータ転送線10の書き込みに必要な電流を小さくするのに望ましい。ここで、磁場HWLの方向は、磁化困難方向になっており、磁場HBLの方向は磁化容易方向になっている。
【0096】
磁場HWLをパラメータとした、データ転送線10の抵抗RBLの磁場HBLに対する依存性を図6に示す。なお、図6における磁場の履歴は、図2に示したものと同じとしている。また、磁場HWLが、0,HK2>HWL>0又はHWL>HK2の3つの場合を示している。
【0097】
前述したように、磁化困難方向に磁場HWLを印加することによって、磁化が反転するのに必要な磁場HBL0 が小さくなる。このため、磁場HWLを印加することによって、磁場HBLが正の場合には、強磁性体膜11の磁化が反転する磁場はHK1より小さい磁場Ha となる。また、磁場HBLが負の場合には、−HK1より絶対値が小さい磁場Hb となる。
【0098】
さらに、図7に、図6の状態A’及びB’(磁場HWLが印加された場合)並びに状態A及びB(磁場HWLが印加されていない場合)に対応する強磁性体膜11及び軟磁性体膜13の磁化状態を示す。
【0099】
図7(a)は、等しいHBLに対して、状態A’及びAにおける軟磁性体膜13の状態をそれぞれ実線及び点線で示している。ここで、データ選択線22によって形成される磁場の方向をHWLとして示してある。図7(b)は、等しいHBLに対して、状態A’及びAにおける強磁性体膜11の磁化の状態をそれぞれ実線及び点線で示している。また、図7(c)は、等しいHBLに対して、状態B’及びBにおける軟磁性体膜13の磁化状態をそれぞれ実線及び点線で示している。さらに、図7(d)は、等しいHBLに対して、状態B’およびBにおける強磁性体膜11の磁化の状態をそれぞれ実線及び点線で示している。
【0100】
状態A’では、縁部から離れた軟磁性体膜13及び強磁性体膜11の中央部分の磁化は、状態Aよりもよりデータ転送線の縁に沿って平行状態になっているため、より小さなHBLで磁化の向きを負方向から正方向へと変えることができる。さらに、正方向の磁場HBLを印加すると、磁場Ha で強磁性体膜11の磁化が下向きから上向きに変化し、状態A’から状態B’に遷移する。状態B’では、縁部から離れた軟磁性体膜13及び強磁性体膜11の中央部分の膜の磁化は平行状態になるため、データ転送線の抵抗RBLは小さくなる。
【0101】
以上から、データ“0”を書き込む場合には、例えば、データ選択線22への電流の供給によって、正方向の磁場HWLを印加すると共に、データ転送線10に電流を流して磁場HK1と磁場Ha との範囲の磁場HBLを印加する。
【0102】
また、データ“1”を書き込む場合には、データ選択線22への電流の供給によって正方向の磁場HWLを印加して、データ転送線10への電流の供給によって、−HK1とHb との間の磁場HBLを印加する。さらに、例えば選択していないデータ選択線による磁場HWLがほぼ0となるように電流を調整する。
【0103】
このようにすることにより、選択したデータ選択線のメモリセルでは、強磁性体膜11の磁化は変化する一方、選択していないデータ選択線のメモリセルでは、データ転送線の形成する磁場の絶対値がHK1以下なので、強磁性体膜11の磁化変化が生じない。
【0104】
よって、データ転送線に複数のメモリセルを接続していても、特定のメモリセルに選択的にデータ転送線で与えたデータに対応するデータの書き込みが行われる。この書き込み動作では、データ選択線の電流は一方向に流すだけで良い。
【0105】
次に、本実施形態の読み出し動作を簡単に説明する。読み出し時においては、選択したメモリセルの接続されたデータ選択線22に正方向に電流を流して正向の磁場HWLを形成し、選択されていないデータ選択線22では印加される磁場HWLがほぼ0となるように電流を調整する。
【0106】
磁場HWLが0又は正の磁場(HK2>HWL>0)である場合の、データ転送線10の抵抗RBLの磁場HBLに対する依存性を図8に示す。図8において、矢印は、読み出し操作における磁場の履歴の方向を示している。書き込み動作で説明したように、磁場HWLを印加することによって、磁化を反転させるのに必要な磁場HBL0 が小さくなる。このため、軟磁性体膜13の磁化が反転する磁場も、磁場HBLが正の場合には、HK2より小さい磁場HC となる。また、磁場HBLが負の場合には、−HK2より絶対値が小さい磁場HD となる。
【0107】
データを読み出す場合には、データ選択線への電流の供給によって正方向の磁場HWLを形成し、データ転送線に電流を流してHC とHK2との範囲の磁場H BLを形成する。
【0108】
このようにすることにより、データ“0”が書き込まれた状態では、図8の点Aから点“0”へ磁化状態が変化する。点“0”においては、図7(c),(d)に示した磁化状態となり、軟磁性体膜13の磁化が右上向きに保たれる。そこで、軟磁性体膜13と強磁性体膜11の中心部分の磁化が右上向きに揃うため、データ転送線の抵抗は小さくなる。
【0109】
一方、データ“1”が書き込まれた状態では、点Aから点“1”へ磁化状態が変化する。点“1”においては、HC より大きいHBLが印加されているため、軟磁性体膜13の磁化が右下向きから右上向きに変化し、図7(a),(b)に示した磁化状態となる。よって、軟磁性体膜13と強磁性体膜11の中心部分の磁化がそれぞれ右上向き及び右下向きとなり、状態B’よりも軟磁性体膜13と強磁性体膜11との磁化のなす角度が大きくなるため、データ転送線10の抵抗は“0”状態よりも大きくなる。
【0110】
一方、選択されていないデータ選択線22では、磁場HWLがほぼ0となるように電流を調整し、例えばデータ転送線10に電流を流してHK2とHC との範囲のセンス用の磁場HBLを印加する。このようにすることにより、選択していないデータ選択線に接続されデータが“1”状態のメモリセルでは、HK2より小さいHBLが印加されているため磁化の反転は生じず、軟磁性体膜13の磁化は右下向きのままに保たれる。よって、軟磁性体膜13と強磁性体膜11の中心部分の磁化が右下向きで揃うため、データ転送線の抵抗は小さい。選択していないデータ選択線に接続されデータが“0”状態のメモリセルでは、やはり、軟磁性体膜13と強磁性体膜11の中心部分の磁化が右上向きで揃うため、データ転送線の抵抗は小さい。
【0111】
そこで、選択されていないデータ選択線に接続されているメモリセルでは、選択されたデータ選択線に接続されているメモリセルと比較して、データ“0”とデータ“1”での出力の差が小さい。よって、データ転送線10に複数のメモリセルを縦列接続しても、データ選択線を用いて選択されたメモリセルのデータの読み出しを選択的に行うことができる。この読み出し動作では、データ選択線の電流は一方向に流すだけで良く、データ選択線の向きも書き込み動作と同じ向きでよい。
【0112】
ちなみに、軟磁性体膜13と強磁性体膜11との磁気的結合が弱い場合には、データ“1”の読み出し動作において、軟磁性体膜13の磁化が、右下向きから右上向きに変化し、磁場HBLをデータ“0”にしても図8の状態Bに戻り、高抵抗状態が保持され、データ“0”とデータ“1”とで抵抗が大きく異なってしまう。
【0113】
このデータ“1”を読み出した状態の後に、共通のデータ転送線に接続された他のメモリセルを読み出す場合を考える。すると、データ転送線に複数のメモリセルが縦列接続されている場合には、先に読み出しを行ったメモリセルにおける直列抵抗値が異なり、読み出しマージンを大きく低下させる。
【0114】
そこで、データ“1”の読み出し動作においては、読み出し後に軟磁性体膜13の磁化を右上向きから右下向きに変化させ読み出し開始状態に戻すため、例えば、データ転送線に電流を流して−HK2とHD との範囲のHBLを印加することが望ましい。
【0115】
以上から、本実施形態では、データ選択線に一方向の電流を流すことで、前記データ線に接続されたメモリセルを選択し、データ転送線の電流方向を制御することで読み出し、書き込みが行える。
【0116】
次に、データ転送線に複数のメモリセルを直列接続し、データ選択線に複数のメモリセル接続し、メモリセルマトリックスとして読み出し及び書き込み操作が行えること、及び、従来構成よりも大きな抵抗出力が得られることを示す。
【0117】
図9は、本実施形態のメモリセルでメモリセルマトリックスを形成した例を示す図である。図9(a)はメモリセルマトリクスの配置を示す平面図、図9(b)は、図9(a)のA−A’部の断面図、図9(c)は図9(a)を回路的に表現した図である。
【0118】
この例では、2つのデータ転送線101 ,102 と2つのデータ選択線221 ,222 の交点にそれぞれメモリセル2311,2312,2321,2322が形成されている。ここで、データ選択線221 は、電流源IWLが接続された選択されたデータ選択線であり、メモリセル2311,2321に対して正方向の磁場HWLを与える。一方、データ選択線222 は、選択されていないデータ選択線であり、電流源が接続されていない。
【0119】
また、データ転送線101 、102 には電流源IBLが接続され、メモリセル2311,2321に対して選択的にデータの書き込み及び読み出しを行う。この場合、選択されていないデータ選択線222 に接続されたメモリセル2312,2322には、誤書き込みや誤読み出し、及びデータ破壊を防ぐ必要がある。
【0120】
ところで、メモリセルの動作磁場条件を詳細検討した結果、従来技術に記載されている磁気記憶装置では、データ選択線の読み出し時に流す電流の絶対値を、書き込み時に流す電流の絶対値以下にした場合に問題があることが判明した。以下の検討では、簡単のために、データ選択線に流す電流が0の場合に、磁場HWL方向のバイアス磁場が、式(8)のHK に比較して充分小さく、データ転送線に流す電流が0の場合に、HBL方向のバイアス磁場が、式(8)のHK に比較して充分小さく、データ転送線縁部で磁化がデータ転送線方向に揃う効果を無視できるとする。なお、従来技術1のメモリセルの配置は、図9に示した配置と同様でよい。
【0121】
まず、従来技術1の構成では、読み出し時の抵抗変化が微少であることを説明する。書き込みに関して、磁場HBLと磁場HWLに対する制限領域を図10(a)に示す。図10(a)において、横軸は強磁性体膜11及び軟磁性体膜13の異方性磁場HK で正規化した磁場HWLを、縦軸は磁場HK で正規化した磁場HBLを示している。
【0122】
図では、構造ばらつき、又は電流源の電流や抵抗ばらつきのため、HWL及びHBLに関して±15.8%の誤差があっても安定してメモリセルを書き込むことができる条件をハッチングした領域で示している。
【0123】
ここで、セルの書き込み可能領域は、3つの制限領域に囲まれた領域となる。先ず、一つ目の制限は、式(8)で求められ、強磁性体膜11及び軟磁性体膜13の中心部の磁化が反転する磁場で決まる下限である。下限以下の磁場であると、強磁性体膜11及び軟磁性体膜13の磁化が反転せず、書き込みができない。
【0124】
二つ目の制限は、データ選択線22の形成する磁場HWLがHK よりも大きいと、磁化のスイッチングを生じる磁場HBLが0となるため、メモリセル23に蓄えられた磁化情報が消失してしまうことからくるものである。
【0125】
そして、三つ目の制限は、選択されたデータ選択線221 の形成する磁場が、隣接するメモリセル2312,2322に正方向の磁場Hを生じ、そのため誤書き込みを生じてしまうことからくるものである。
【0126】
図9(b)に示すように、データ選択線22の幅をw、データ選択線の間隔をs、データ選択線22とデータ転送線10中心とのメモリセル部での距離をhとすると、選択されたメモリセル2311の中心部に磁場HWLがデータ選択線221 に流れる電流によって形成されている条件で、隣接するメモリセル2321上に形成される正方向の磁場は、wh/π{h2 +(w+s)2 }となる。
【0127】
図10(a)では、h=0.45μm、w=0.6μm、s=0.4μmとして求めた結果を用いており、この場合、隣接する非選択メモリセル上に0.07HWLの磁場が形成される。この場合、誤書き込みが生じない条件は、式(8)からHBL 2/3 +(0.07HWL)2/3 <HK 2/3 となる。
【0128】
また、従来技術1の構成で、読み出し時にデータ選択線22の電流方向を書き込みと反対側に流す方法は、従来技術で説明したように、読み出しに、書き込みよりも大きな電流値を必要とする。
【0129】
従来技術1の構成で、読み出し時にデータ選択線の電流方向を書き込み時と同方向に流す方法は、読み出し信号量が小さいことを図10(b)を用いて示す。図10(b)は、読み出しに関して、磁場HBLと磁場HWLに対する制限領域を示しており、横軸は強磁性体膜11及び軟磁性体膜13の異方性磁場HK で正規化した磁場HWLを、縦軸は磁場HK で正規化した磁場HBLを示している。
【0130】
図では、構造ばらつきまたは電流源の電流や抵抗ばらつきのため、磁場HWL及び磁場HBLに関して±15.8%のばらつきがあっても安定してメモリセルから読み出すことができる条件をハッチングした領域で示している。
【0131】
さらに、セルの読み出し可能領域において、読み出し信号量ΔGMRとして抵抗値の反平行状態の抵抗値からの変化量を点線で示してある。ここでΔGMRは、強磁性体膜11及び軟磁性体膜13の磁化が反平行状態の場合の抵抗値を基準として、平行状態になった時の抵抗変化量、つまり、得られる最大の信号出力で正規化してある。これは、強磁性体膜11と軟磁性体膜13のそれぞれの磁化がなす角度をθとして、ΔGMR= sin2 (θ/2)で求めることができる。
【0132】
図10(b)に示すように、従来技術1の構成では、±15.8%のばらつきがあっても安定してメモリセルから読み出すことができる条件は、ΔGMRは高々0.2程度であり、大きな読み出し出力を得ることはできない。
【0133】
次に、本実施形態の構成では、ΔGMRを大きく確保できることを示す。まず、書き込みに関して、HBLとHWLに対する制限領域を図11(a)に示す。ここで、軟磁性体膜13の異方性磁場をHK2とし、強磁性体膜11の異方性磁場をHK1とし、HK1=0.4HK2としている。
【0134】
図11(a)において、横軸は強磁性体膜11の異方性磁場HK1で正規化したHWLを縦軸はHK1で正規化したHBLを示している。図では、構造ばらつき、または電流源の電流や抵抗ばらつきのため、HWL及びHBLに関して±15.8%の誤差があっても安定してメモリセルを書き込むことができる条件をハッチングした領域で示している。
【0135】
ここで、メモリセルの書き込み可能領域は、従来技術1と同様に3つの制限領域に囲まれた領域となる。1つめは、強磁性体膜11の中心部の磁化が反転する磁場で決まる下限であり、HBL 2/3 +HWL 2/3 <HK1 2/3 が条件となる。これ以下だと、メモリセルの磁化が反転せず、書き込みができない。
【0136】
2つめは、データ選択線22の形成する磁場HWLがHK1よりも大きいと、磁化のスイッチングを生じる磁場が0となるため、メモリセル23に蓄えられた磁化情報が消失してしまうことから来る制限である。
【0137】
さらに、3つめは、データ選択線22の形成する磁場が、隣接するメモリセル2312,2322にHWL方向の磁場を生じ、そのため軟磁性体膜13の磁化が反転し誤書き込みを生じてしまうことからくる制限である。
【0138】
選択されたメモリセル2311,2321の中心で磁場HWLが形成されている条件で、隣接するメモリセル2312,2322上に形成されるHWL方向の磁場は、wh/π{h2 +(w+s)2 }となる。
【0139】
図11(a)では、h=0.45μm、w=0.6μm、s=0.4μmとして求めた結果を用いており、この場合、0.07HWLの磁場が隣接する非選択メモリセル上に形成される。誤書き込みが生じない条件は、式(8)からHBL 2/3 +(0.07HWL)2/3 <HK2 2/3 となる。
【0140】
次に、本実施形態の磁気記憶装置の読み出しマージンについて示す。図11(b)は、読み出しに関して、HBLとHWLに対する制限領域を示しており、横軸は強磁性体膜11の異方性磁場HK1で正規化した磁場HWLを、縦軸は磁場HK1で正規化した磁場HBLを示している。
【0141】
図では、構造ばらつき、または電流源の電流や抵抗ばらつきのため、HWL及びHBLに関して±15.8%のばらつきがあっても安定してメモリセルから読み出すことができる条件をハッチングした領域で示している。
【0142】
セルの読み出し可能領域は、3つの制限領域に囲まれた領域となる。1つは、強磁性体膜11の磁化が反転する磁場で決まる上限で、HBL 2/3 +HWL 2/3 <HK1 2/3 となる。これ以上だと、強磁性体膜11の磁化が反転し、読み出し時に誤書き込みが生じる。
【0143】
2つめは、選択した読み出し時に必要な軟磁性体膜13の磁化を反転するための磁場の下限で、選択されたメモリセルの軟磁性体膜13の磁化を反転させるためには、HBL 2/3 +HWL 2/3 >HK2 2/3 が必要となる。
【0144】
さらに、3つめは、選択したデータ選択線22の形成する磁場が、隣接するメモリセル2312,2322にHWL方向の磁場を生じ、そのため軟磁性体8の磁化が反転し誤読み出しを生じてしまう事からくる上限である。
【0145】
書き込みと同じ条件の場合、0.07HWLの磁場が隣接する非選択メモリセル上に形成される。データ転送線方向で隣接するメモリセルに誤読み出しが生じないためには、HBL 2/3 +(0.07HWL)2/3 <HK2 2/3 の条件が必要となる。
【0146】
さらに、図11(b)に、セルの読み出し可能領域において、読み出し信号量ΔGMRとしてデータ保持状態である平行状態の抵抗値からの変化量を点線で示してある。ここでΔGMRは、強磁性体膜11及び軟磁性体膜13の磁化が平行状態の場合の抵抗値を基準として、反平行状態になった時の抵抗変化量、つまり、得られる最大の信号出力で正規化してある。これは、式(8)より強磁性体膜11と軟磁性体膜13のそれぞれの磁化の角度を求め、それらがなす角度をθとして、ΔGMR= sin2 (θ/2)で求めることができる。
【0147】
図11(b)に示すように、本実施形態の構成では、HBL/HK1=0.2、HWL/HK1=0.2とすることによって、±15.8%のばらつきがあっても安定してメモリセルから読み出すことができる条件内でΔGMRを0.7以上にすることができ、従来技術よりも大きな読み出し出力を得ることができる。
【0148】
さらに、図11(a)と図11(b)で、HBL/HK1=0.2と固定して、HWL/HK1=0.8とすることによって書き込みを、HWL/HK1=0.2とすることで読み出しを実現でき、任意のデータの読み出し及び書き込み動作を、データ転送線の電流を2値の電流源を用い、データ選択線の電流も2値の電流源を用いることで実現できる。よって、データ転送線及びデータ選択線の回路構成が簡単になる。
【0149】
(第2実施形態)
本実施形態では、第1実施形態で説明したメモリセルを用いてメモリマトリクスを形成し、読み取り及び書き込み動作を行う回路構成について説明する。
【0150】
図12は、本発明の第2実施形態に係わるメモリマトリクスを含む回路構成を示す図である。なお、図9と同一の部分には、同一符号を付し、その詳しい説明は省略する。
【0151】
図12において、4本のデータ転送線10(10S ,10US)と4つのデータ選択線22(22S ,22US)の各交点にメモリセル23(23S ,23US)が一つずつ形成されている。また、4本のデータ転送線10とデータ選択線22D の各交点にダミーメモリセル23D が少なくとも1つ形成されている。
【0152】
ここで、データ選択線22S は、選択されたデータ選択線22を示し、データ選択線22S に接続されたメモリセル23S に対して選択的にデータの書き込み及び読み出しを行う。一方、データ選択線22USは、選択されていないデータ選択線22を示している。データ選択線22USに接続されたメモリセル23USに対しては、誤書き込みや誤読み出し、及びデータ破壊を防ぐよう回路構成及びタイミング調整をする必要がある。
【0153】
データ選択線22の一端は、それぞれトランジスタ33(33S ,33US)のソース・ドレイン電極の一端に接続されている。トランジスタ33のゲート電極は電圧ノードW(W1〜W4)に接続されている。電圧ノードWは、いわゆるアドレスデコーダに接続され、選択されたデータ選択線22S に電流を排他選択的に供給する。このアドレスデコーダについては、DRAMやSRAMで周知の回路を用いればよい。また、データ選択線22の他端は、例えば、0Vとなっている電圧供給ノードに接続されている。
【0154】
さらに、トランジスタ33のソース・ドレイン電極の他端は、電流供給ノード22N に接続されている。さらに、電流供給ノード22N はトランジスタ31のソースドレイン電極の一端に接続され、トランジスタ31のソースドレインの他端は、例えば正の電位を供給する電圧ノードVH に接続されている。電圧ノードVH は、メモリセル書き込みに十分なデータ選択線電流を与えるためのものであり、供給する電圧は例えば電源電圧VDDと等しいか、その1〜3倍程度とする。
【0155】
また電流供給ノード22N は、トランジスタ32のソースドレイン電極の一端に接続され、トランジスタ32のソースドレインの他端は、正の電圧を供給する電圧ノードVL に接続されている。電圧ノードVL は、メモリセル読み出しに十分なデータ選択線電流を与えるためのものであり、供給される電圧は例えば0Vから電源電圧VDDまでの電圧とする。
【0156】
トランジスタ31とトランジスタ32はp型MISFETであることが、電流供給ノード22N を充電する際に、電流供給ノード22N が電圧ノードVH や電圧ノードVL からのしきい値による電圧低下する問題がないため望ましい。
【0157】
また、データ転送線10の一端には、直列に接続されたメモリセル23S ,23US及びダミーメモリセル23D を介して、電圧Vplate を供給する電圧源Vplate に接続されている。さらに、データ転送線10の他端は、差動センスアンプ36(36S ,36US)に接続されている。なお、差動センスアンプ36には、データ転送線10に対してそれぞれ対となるデータ転送線35(35S ,35US)が接続されている。
【0158】
そして、差動センスアンプ36US、及びデータ転送線10US,35USは、差動センスアンプ36S 、及びデータ転送線10S ,35S に対して並列接続され、差動センスアンプ36S 、及びデータ転送線10S ,35S と同様に動作させることができるし、選択したデータ転送線10S ,35S のみを動作させることも可能である。
【0159】
図12に示した回路構成では、4本のデータ転送線10にそれぞれ4つのメモリセル23が接続され、4x4のメモリセル構成となっている。また、それぞれのデータ転送線10には、ダミーメモリセル23D が接続されている。もちろん、データ転送線10、及びデータ選択線10に接続するメモリセル23の数は4つではなく複数であればよく、2n 個(nは正の整数)であることがアドレスデコードをする上で望ましい。
【0160】
図13は、図12の1つの対となるデータ転送線10S ,35S 及び差動センスアンプ36S について詳しく示した回路図である。なお、図13において、図12と同一な部分には同一符号を付し、その詳細な説明を省略する。
【0161】
また、図13において、選択されていないデータ転送線10US,35USと差動センスアンプ36USは、データ転送線10S ,35S 及び差動センスアンプ36S と同様に並列に形成すればよいので、図13では簡単のため省略する。
【0162】
差動センスアンプ36は、p型MISFET40(40S ,40US)とn型MISFET41(41S ,41US)とから構成されている。n型MISFET41USのソースドレイン電極の一端はデータ転送線10S に接続され、他端は電圧ノードSANに接続されている。また、n型MISFET41USのゲート電極はデータ転送線35S に接続されている。
【0163】
さらに、n型MISFET41S のソースドレイン電極の一端は、データ転送線35S に接続され、他端は電圧ノードSANに接続されている。また、n型MISFET41S のゲート電極はデータ転送線10S に接続されている。これらn型MISFET41S 及び41USで、いわゆる交差結合型アンプとなっている。
【0164】
さらに、p型MISFET40USのソースドレイン電極の一端は、データ転送線10S に接続され、他端は電圧ノードSAPに接続されている。また、p型MISFET40USのゲート電極はデータ転送線35S に接続されている。これらp型MISFET40S ,40USで、データ転送線10S ,35S に対する、いわゆる交差結合型アンプとなっている。
【0165】
MISFET42USのソースドレイン電極の一端は、データ転送線10S に接続され、他端は外部データ入出力端子I/O1に接続されている。MISFET42S のソースドレイン電極の一端は、データ転送線35S に接続され、他端は外部データ入出力端子I/O2に接続されている。
【0166】
MISFET42S ,42USのゲート電極は電圧ノードYLに接続されている。これらMISFET42,42USは、外部データ入出力端子I/O1,I/O2とデータ転送線10S ,35S との接続/非接続を電圧ノードYLの電圧を変化することで制御することができる。
【0167】
さらに、MISFET43のソースドレイン電極の一端は、データ転送線10S に接続され、他端はデータ転送線35S に接続されている。MISFET43のゲート電極は、電圧ノードEQに接続されている。電圧ノードEQの電圧を変化させることによって、データ転送線10S ,35S の電位を等しくし、データ転送線10S とデータ転送線35S との電圧非平衡を小さくする。
【0168】
MISFET43及び電圧ノードEQは、例えば、データ転送線10S ,35S が充分低インピーダンスで電圧Vplate を供給する電源に接続され、そのデータ転送線の電圧非平衡が問題とならなければ省略することができる。
【0169】
本実施形態では、メモリセル23S ,23USが、センスアンプ回路及び電圧電源Vplate に直列にトランジスタを介することなしに接続されている。よって、直列に接続するトランジスタのチャネル抵抗による電圧低下による読み出し信号余裕の縮小を防ぐことができる。また、読み出し時に読み出しプローブ電流はI/O1,I/O2に流れ、センスアンプ部トランジスタ40S ,40US,41S 、41USには、ほとんど流れない。このため、センスアンプのトランジスタでは、読み出し電流を流すことによる電圧低下が生じず、センスアンプ内の電圧低下による読み出し信号余裕の縮小を防ぐことができる。
【0170】
ここで、ダミーメモリセル23D は、そのデータ選択線22D を選択状態から非選択状態にした場合に、{(データ“1”であるメモリセル23の抵抗値)−(データ“0”であるメモリセル23の抵抗値)}の値以下の抵抗変化量を有するようにしたメモリセルである。
【0171】
そして、その抵抗変化量は、{(データ“1”であるメモリセル23の抵抗値)−(データ“0”であるメモリセル23の抵抗値)}の半分に、{(選択メモリセル23S の“0”状態の抵抗値)−(非選択メモリセル23USの“0”状態の抵抗値)}を加えたものであることが望ましい。
【0172】
このようなダミーメモリセル23D を形成するには、例えば、図14に示すように、データ転送線10の長手方向に沿った方向のメモリセル23のデータ記憶領域の長さをzとした場合、ダミーメモリセル23D の長さをz/2にして形成すればよい。図14(a)は、メモリセル及びダミーメモリセルの構成を示す平面図、図14(b)は同図(a)のA−A’部の断面図、図14(c)は同図(a)のB−B’部の断面図である。
【0173】
ここで、メモリセル23及びダミーメモリセル23D に対する、それぞれのデータ選択線22及び22D に流す電流を等しくすれば、データ選択時の“1”及び“0”の状態変化に対応する抵抗変化量は、ダミーメモリセル23D では、メモリセル23の半分となり、望ましい値となる。
【0174】
また、ここでは、比較のため、メモリセル23とダミーメモリセル23D とがデータ転送線10に縦続して形成されている例を示している。
【0175】
また、図15に示すように、メモリセル23上のデータ選択線22の幅とダミーメモリセル23D 上のデータ選択線22D との幅を同じにし、ダミーメモリセル23D の記憶領域の長さをメモリセル23の半分に縮小した形にすることも可能である。このような構成であると、データ選択線22,22D に電流を供給した際、データ選択線22とデータ選択線22D によって、それぞれ形成される磁場が等しくなる電流密度がほぼ同じになり、データ選択線22D の信頼性上望ましい形を形成できる。
【0176】
なお、図15(a)は、メモリセル及びダミーメモリセルの構成を示す平面図、図15(b)は同図(a)のA−A’部の断面図、図15(c)は同図(a)のB−B’部の断面図である。
【0177】
さらに、図16に、ダミーメモリセルの他の構成例を示す。図16(a)は、メモリセル及びダミーメモリセルの構成を示す平面図、図16(b)は同図(a)のA−A’部の断面図、図16(c)は同図(a)のB−B’部の断面図である。
【0178】
データ転送線10の長手方向に垂直な方向に余裕がある場合には、メモリセル23の幅kの2倍の幅(2k)を持つメモリセルを形成してダミーメモリセル23D としてもよい。
【0179】
このダミーメモリセル23D においても、メモリセル23及びダミーメモリセル23D で、それぞれのデータ選択線22及び22D に流す電流を等しくすれば、データ選択時の“1”及び“0”の状態変化に対応する抵抗変化量は、ダミーメモリセル23D ではメモリセル23の半分となり、望ましい値となる。
【0180】
本実施形態のダミーメモリセルでは、メモリセル23と同じ材料及び構成でダミーメモリセル23D を作成することができる。そこで、差動センスアンプとダミーメモリセルを用いて、メモリセル抵抗の温度変化や、強磁性体膜11、非磁性体膜12や軟磁性体膜13の膜厚方向のばらつきや組成ばらつきよる磁化曲線の変化の影響を補償することができ、より安定なメモリ読み出し動作を実現できる。
【0181】
さらに、ダミーメモリセル23D については、データ選択線22D に読み出し選択電流を流した場合には、通常のメモリセル23で“1”のデータ状態で読み出しを行った場合と同じ磁化状態となるように、予め、ダミーメモリセル23D の強磁性体膜11の磁化を決めてあるとする。これには、例えば、後述する“1”データの書き込み動作をダミーメモリセル23D について行えばよい。
【0182】
もちろん、ダミーメモリセルについては、ダミーメモリセル23D 上のデータ選択線22D に読み出し選択電流を流した際に、{(メモリセル23の“1”の抵抗)−(メモリセル23の“0”の抵抗)}の値以下の抵抗変化量を有するようにしたメモリセルであれば、メモリセル23と同一材料及び構造で形成しなくてもよい。
【0183】
次に、図13に対応する、本メモリセル23に対する書き込み動作を、図17のタイミングチャートを用いて説明する。なお、以下で、トランジスタのon状態とは、トランジスタのしきい値よりも大きな電圧をゲート電極に加えて、MISFETのソース電極とドレイン電極が導通状態になっていることを示し、トランジスタのoff状態とは、トランジスタのしきい値よりも小さな電圧をゲート電極に加えて、MISFETのソース電極とドレイン電極が遮断状態になっていることを示す。
【0184】
なお、しきい値としては、ソース電極とドレイン電極との間に流れる電流が、例えば40nA×(チャネル幅)/(ゲート長さ)となる値になった時のゲート電圧とする。
【0185】
また、本実施形態では、通常のCMOSロジック回路の構成が簡単なため、しきい値が正であるトランジスタを例として用いて説明する。もちろん、しきい値が負のトランジスタを用いても、ゲート電圧の可変範囲にしきい値が含まれるようにすればよいことは自明である。
【0186】
先ず、例えば、トランジスタ(p型MISFET)31のゲート電位Φw をVDDから0Vとすることによって、トランジスタ31をon状態とし、電流供給ノード22N の電位VWLをVH に充電する。電流供給ノード22N は、複数のトランジスタ33US及び33D のソースドレイン電極の一端が並列に接続されているため、容量が大きくなり、大きな充電電流を必要とする。そこで、電流供給ノード22N をあらかじめVH に充電しておくことによって、電流供給ノード22N を充電しない場合に比較して、トランジスタ33がon状態へ遷移する時に、充電電流分、書き込み時のデータ選択線22の電流の減少を防ぐことができる。
【0187】
一方、データ転送線側では、書き込みデータとして、外部データ入出力端子I/O1及びI/O2に電位を与え、データ転送線10に書き込みデータに対応した電流を流すシーケンスを行う。書き込みデータが“0”状態を実線で、“1”状態を破線で示している。
【0188】
まず、電圧ノードEQをVDDから0Vにすることによって、データ転送線10S 及び35S の電位V10,V35を同電位に保つためのトランジスタ43をoffにし、データ転送線10S から、対となるデータ転送線35S への電流の流入及び流出を防止し、書き込み電流の誤流出を防止する。この電圧ノードEQの電圧遷移は、MISFET42S ,42USがon状態となる電圧ノードYLの遷移に先立って行われる。
【0189】
書き込み時に0VまたはVDDの電圧をとるデータ転送線10S ,35S から、電圧ノードSANへの電流の流入及び流出の寄生効果が生じると、書き込み電流が変化したり、消費電力が増えてしまう。この寄生効果を防ぐため、n型MISFET41S 、31USで形成された交差結合型アンプの電圧ノードSANの電圧を{(I/O1及びI/O2に与えるデータ電位の最大値)−(n型MISFET41S 、41USのしきい値)}以上にし、データ転送線10S 、35S の電位V10,V35に依らず、交差結合型アンプをoff状態にする。
【0190】
本タイミングチャートでは、電圧ノードSANの電圧をVDDとしている。また、電圧ノードSAPについても同様の寄生効果が生じるため、p型MISFET40S 、40USで形成された交差結合型アンプの制御端子である電圧ノードSAPの電圧を{(I/O1及びI/O2に与えるデータ電位の最小値)+(p型MISFET41S 、41USのしきい値)}以下にし、データ転送線10S 、35S の電位V10,V35に依らず、交差結合型アンプをoff状態にする。
【0191】
本タイミングチャートでは、電圧ノードSAPの電圧を0Vとしている。これら電圧ノードSAN,SAPの電圧遷移は、電圧ノードEQの電圧遷移後、MISFET42S ,42USがon状態となる電圧ノードYLの電圧遷移までに行われる。
【0192】
次いで、I/O1に書き込みデータ“0”または“1”に対応するデータ電位を与え、I/O2に書き込みデータの反転データ“1”または“0”に対応するデータ電位を与える。これら、I/O1及びI/O2は低インピーダンスの電源、例えば0VやVDDと接続されていることが書き込み電流安定及びノイズ低減のためには望ましい。
【0193】
次いで、例えば、電圧ノードYLを0VからVDDにすることによってMISFET42S ,42USをonにする。ここで、Vplate とI/O1の電位差によって、データ転送線10S に書き込みデータに対応した電流を流す。
【0194】
第1実施形態で説明したように、本メモリセルでは、データ書き込み時においてデータ転送線10S に流れる書き込み電流の方向を変化させることによって、データの書き換えを行う。電流の方向を変化させるには、Vplate はI/O1のデータ電位の範囲にある必要があり、VDD/2が“0”、“1”の書き込み電流を等しくし電流及び磁場の余裕を広げるのに望ましい。また、I/O1及びI/O2のデータ電位は、電圧ノードYLの立ち上がりまでに決定していればよい。
【0195】
次いで、MISFET42S ,42USがon状態になった後で、例えば、選択したデータ選択線が接続された電圧ノードW2を0VからVDDとすることによってトランジスタ43S をonにする。これにより、データを書き込むメモリセルの接続されたデータ選択線22S に書き込み電流IWLを選択的に流し、書き込みを行う。
【0196】
書き込み時のデータ転送線10及びデータ選択線22の電流としては、例えば、図11(a)に示したハッチング範囲のHWL及びHBLを生じる電流を用いれば、強磁性体膜11の磁化の方向を書き込み電流方向に従って変化させることができる。例えば、図11(a)の磁性体の組み合わせでは、磁場HBLとして、データ“1”の場合には0.2HK1となる磁場を形成するようI/O1の電圧を制御し、データ“0”の場合には−0.2HK1となる磁場を形成するようI/O1の電圧を制御する。さらに、データ選択線22S の書き込み電流IW としては、磁場HWLとして、データ選択線22S に0.8HK1の磁場が生じるようにし、非選択データ選択線22USには、ほぼゼロ磁場が加わるようにすればよい。
【0197】
また、トランジスタ33S をonにする場合、非選択データ選択線22US及びダミーメモリセル23D に接続されたデータ選択線22D に接続されたトランジスタ33US及び33D の電圧ノードW1,W3〜W8,WD1及びWD2は0Vとし、off状態にするのが消費電力を減少させる上で望ましい。
【0198】
次いで、トランジスタ33S またはトランジスタ31をoff状態にし、データ選択線22S の書き込み電流を遮断する。次いで、MISFET42S ,42USをoff状態にし、データ転送線10S に供給される電流を遮断する。データ選択線22S への電流を先に遮断し、データ転送線10S に書き込みデータに対応した電流を流すことによって、軟磁性体膜13の磁化の方向を安定して強磁性体膜11の方向に揃えることができる。
【0199】
次いで、データ転送線10の電位V10を一定に保ち、次の読み出し操作を高速に行うために、データ転送線10,35の電圧V10,V35をVplate にする。これには、センスアンプ制御の電圧ノードSAN、並びに電圧ノードSAPの電圧をVplate に戻す。さらに、電圧ノードEQの電圧を0VからVDDにして、データ転送線10と35の電位V10,V35を等しくし、平衡状態にする。
【0200】
この書き込みシーケンスにおいて、選択されていないデータ選択線22USに接続されたメモリセル23USでは、データ選択線によって生じる磁場HWLが軟磁性体膜13の抗磁力以下となるため、誤って軟磁性体膜13及び強磁性体膜11にデータが書き込みされることがなく、選択したメモリセル23S のみに選択的に書き込みを行うことができる。
【0201】
次に、図13に示した回路のメモリセル23の読み出し動作を、図18のタイミングチャートを用いて説明する。
【0202】
まず、例えば、p型MISFET41S のゲート電位Φr をVDDから0Vとすることによって、p型MISFET41をon状態とし、電圧ノード22N をVL に充電する。
【0203】
図13のように、電圧ノード22N は複数のトランジスタ33US及び33D のソースドレイン電極の一方が並列に接続されるため、容量が大きくなり、大きな充電電流を必要とする。そこで、電圧ノード22N をあらかじめVL に充電しておくことによって、電圧ノード22N を充電しない場合に比較して、トランジスタ33のon状態への遷移で前記充電電流分、読み出し時のデータ選択線の電流の減少を防ぐことができる。
【0204】
一方、データ転送線については、I/O1及びI/O2を同電位、例えば0Vを与えることによって、データ転送線10S 及びデータ転送線35S に等しい読み出しセンス用電流を流すシーケンスを行う。
【0205】
本タイミングチャートでは、“0”状態を実線で、“1”状態を破線で示している。まず、I/O1及びI/O2を低インピーダンスの電源、例えば0Vと接続し同電位を与える。この電位としては、書き込みに用いた“0”状態の電位や“1”状態の電位と等しくすればよい。
【0206】
次いで、例えば、入力YLを0VからVDDとすることによってMISFET42S 及び42USをonにする。ここで、Vplate とI/O1の電位差、及び、Vplate とI/O2の電位差によって、データ転送線10S 及びデータ転送線35S に等しい電流を流す。この際、データ選択線には電流を流していないので、I/O1及びI/O2の電位を書き込みに用いた“0”状態の電位や“1”状態の電位と等しくすれば、書き込みの場合の非選択データ選択線に接続されたメモリセルと同様に、強磁性体膜11及び軟磁性体膜13の磁化情報の破壊による誤書き込み及び誤読み出しは生じない。
【0207】
次いで、例えば、電圧ノードW2及びWD2を0VからVDDとすることによってトランジスタ33S 及び33D をonにする。ここで、電圧ノードW2は読み出しを行うメモリセル23S に接続されたデータ選択線22S を選択するためのトランジスタ入力である。また、電圧ノードWD2は、データ転送線35S に接続されたダミーメモリセル23D を選択するためのトランジスタ入力であり、読み出すメモリセル23S に接続されたデータ転送線10S と、選択するダミーメモリセル23D に接続されたデータ転送線35S は対となって、差動センスアンプ36の入力となっている。
【0208】
ここで、読み出しセンス時のデータ転送線10及びデータ選択線22の電流としては、例えば、図11(b)に示したハッチング範囲のHWL及びHBLを生じる電流を用いれば、軟磁性体膜13の磁化の方向を読み出し時のHBLの方向に従って変化させることができ、抵抗変化出力を得ることができる。
【0209】
例えば、図11(b)の磁性体の組み合わせでは、HBLとして、0.2HK1となる磁場を形成するようI/O1及びI/O2の電圧を制御する。さらに、選択したメモリセル23S のデータ選択線22S の読み出し電流Ir 及び、ゲート入力がWD2であるトランジスタと接続されたダミーメモリセル23D の読み出し電流としては、HWLとして、選択データ選択線22S に0.2HK1〜0.3HK1の磁場が生じるように制御する。さらに、非選択データ選択線22USには、メモリセルにHWL方向にほぼゼロ磁場が加わるように制御する。
【0210】
ここで、選択したメモリセル23S の“1”及び“0”状態に対する抵抗値変化が、非選択のメモリセル23USの“0”及び“1”状態の抵抗値変化よりも充分大きいものとする。また、選択したメモリセル23S の“0”に対応する抵抗値をRsel 、“1”状態に対応する抵抗値をRsel +ΔRsel とし、非選択のメモリセル23USの抵抗値をRunsel とし、ダミーメモリセル23D の“0”に対応する抵抗値をRdummy 、“1”状態に対応する抵抗値をRdummy +ΔRdummy とし、MISFET42S ,42USのon時のチャネル抵抗をRchとする。
【0211】
この条件で、データ転送線10S の電流Ir は、MISFET42をonした直後で、メモリセル23S が“0”の状態で、
Vplate /(Rsel +3* Runsel +Rdummy +Rch)、
“1”の状態で、
Vplate /(Rsel +ΔRsel +3* Runsel +Rdummy +Rch)
となる。
【0212】
一方、データ転送線35S の電流は、トランジスタ32をonした直後で、
Vplate /(4* Runsel +ΔRdummy +Rdummy +Rch)
となる。そこで、
ΔRdummy =(Rsel −Runsel )+ΔRsel /2
となるようにすれば、データ転送線35S の電流とデータ転送線10S の電流の大小によって、メモリセル23S の“0”及び“1”を判別できる。
【0213】
従って、電圧ノードEQをVDDから0Vに変化した後、データ転送線10S ,35S のセンスアンプ端の電圧降下量が、データ転送線に流れる電流が異なるため、メモリセル23のデータ状態によって、データ転送線10S とデータ転送線35S との間で異なる結果が得られる。
【0214】
次いで、例えば、データ転送線10S 及びデータ転送線35S のセンスアンプ端の電圧差が200mV以上となった時に、電圧ノードSANを0Vとすることによって、n型MISFET41S 及び41USで形成された交差結合型アンプを動作させる。ここで、メモリセル23S が“0”状態の場合には、データ転送線10S のセンスアンプ端の電位V10が0Vまで低下し、メモリセル23が“1”状態の場合には、データ転送線35S のセンスアンプ端の電位V35が0Vまで低下する。
【0215】
この後、電圧ノードYLを一度VDDから0Vとし、I/O1、2とデータ転送線10S ,35S とを切り離す。次いで、p型MISFET40S 及び40USで形成された交差結合型アンプを動作させる。ここで、メモリセル23S が“1”状態の場合には、データ転送線10のセンスアンプ端の電位V10がVDDまで上昇する。これによって、メモリセル23S のデータ転送線10の電流方向を反転させ、磁場HBLを反転させる。メモリセル23S のデータが“1”の場合には、読み出し電流によって、メモリセル23S の強磁性体膜11と軟磁性体膜13の磁化が、データ保持状態の平行に近い状態から反平行に近い状態にスイッチしている。
【0216】
しかし、このHBL反転によって、軟磁性体膜13の磁化を強磁性体膜11の磁化の方向に戻し、メモリセル23S をデータ保持状態に戻すことができる。本タイミングチャートではrestoreと書いた範囲がこれに該当する。
【0217】
また、メモリセル23S が“0”状態の場合には、データ転送線35S のセンスアンプ端の電圧V35がVDDまで上昇する。これによって、ダミーメモリセル23D のデータ転送線10S の電流方向を反転させ、磁場HBLを反転させる。
【0218】
メモリセル23S のデータが“0”の場合には、読み出し電流によって、ダミーメモリセル23D の強磁性体膜11と軟磁性体膜13の磁化が、データ保持状態の平行に近い状態から反平行に近い状態にスイッチしている。
【0219】
しかし、このHBL反転によって、軟磁性体膜13の磁化を強磁性体膜11の磁化の方向に戻し、ダミーメモリセル23D を初期状態に戻すことができる。本タイミングチャートでは、restoreと書いた範囲がこれに該当する。
【0220】
次いで、I/O1,2を、低インピーダンス電源と切り離し、あらかじめ等しい電圧、例えば0Vに充電して、例えば浮遊状態にして高インピーダンス状態とする。その後、入力YLを再度0VからVDDに上げ、データ転送線10S ,35S とI/O1,2とを接続する。これによって、読み出したデータをI/O1,2に出力する。I/O1,2を高インピーダンス状態にするのにI/O1,2に生じるノイズ及び負荷容量によって誤ってデータ反転が起こらず、P型MISFET40に充分駆動力がある場合は、電圧ノードYLを一度0Vに下げ再びVDDに上げるシーケンスを省略することができる。次いで、入力YLをVDDから0Vとし、I/O1,2とデータ転送線10S ,35S とを切り離す。
【0221】
次いで、データ転送線の電位を一定に保ち、次の読み出し操作を高速に行うために、データ転送線10S ,35S の電位V10,V35をVplate にする。これには、センスアンプ制御入力SAN及びSAPの電圧をVplate に戻す。さらに、電圧ノードEQの電圧を0VからVDDとして、データ転送線10S ,35S の電位V10,V35を等しくし、平衡状態にする。
【0222】
この読み出しシーケンスにおいて、データ転送線10S ,35S の電流の絶対値は、書き込みシーケンスにおける値と等しい。よって、この読み出しシーケンスにおいて、選択されていないデータ選択線に接続されたメモリセルでは、データ選択線が生じるHBLが軟磁性体膜13の抗磁力以下となるため、誤って軟磁性体膜13及び強磁性体膜11に書き込みされることがなく、選択したメモリセル23S のみに読み出しを行うことができる。
【0223】
本実施形態の回路構成では、読み出し及び書き込みに対して、データ転送線の電流として“0”、“1”に対応した2値のみで読み出し及び書き込みを行うことができる。そのため、よりデータ転送線の周辺回路が簡単となる。さらに、メモリセルが、センスアンプ回路及びVplate を有する電圧ノードに直列にトランジスタを介することなしに接続されている。よって、直列に接続するトランジスタのチャネル抵抗ばらつきによる読み出し信号余裕の縮小を防ぐことができる。
【0224】
また、本実施形態のダミーメモリセル構成では、メモリセル23と同じ材料及び構造でダミーメモリセル23D を作成することができる。そこで、差動センスアンプとダミーメモリセルを用いて、メモリセル抵抗の温度変化や読み出し電流による変化、及び、強磁性体膜11、非磁性導電膜12や軟磁性体膜13の膜厚方向のバラツキによる磁化曲線の変化の影響を補償することができ、より安定なメモリ読み出し動作を実現できる。
【0225】
(第3実施形態)
図19は、本発明の第3実施形態に係わる磁気記憶装置の構成を示す図である。図19(a)は図1(a)の平面図のA−A’部に対応する断面図で、図19(b)はB−B’部に対応する断面図である。なお、図19において、図1と同一な部分には同一符号を付し、その詳細な説明を省略する。
【0226】
本実施形態の特徴は、図1における強磁性体膜11,非磁性導電膜12及び軟磁性体膜13からなる磁気記憶部をグラニュラー薄膜52で置き換えたことである。なお、51は絶縁膜である。
【0227】
図19(c)にグラニュラー薄膜52の構造を示す。例えばCuやAg等の非磁性体からなる非磁性体母相521 に、例えばCo等の磁性材料からなる直径0.1μm以下の強磁性粒子522 と、強磁性粒子522 より保磁力が小さく、例えば直径0.1μm以下のNiやFeの軟磁性粒子523 とを、例えばそれぞれ、10から50%体積分率で分散させた構造となっている。そして、強磁性粒子522 と軟磁性粒子523 の磁化ベクトルの配列変化に対して抵抗変化が生ずる。
【0228】
例えば、強磁性粒子522 を非磁性体母相521 中に分散させた例として、CuにCoを分散させた膜では、10kOeの磁場印加で5%以上の抵抗の減少があることが知られている(三谷誠司、高梨弘毅、藤森啓安、固体物理Vol.32、No.4、p.238(1997))。
【0229】
さらに、非磁性体母相521 として、Al2 O3 やSiO2 、MgO、HfO2 などの非磁性絶縁体母相を用いてもよく、例えば、酸化アルミニウムにCoを分散させたCo52Al20O28膜では、10kOeの磁場印加で8%以上の抵抗の減少があることが知られている(三谷誠司、高梨弘毅、藤森啓安、固体物理Vol.32、No.4、p.235(1997))。
【0230】
ここでグラニュラー薄膜52の抵抗値及び抵抗変化量は、強磁性粒子522 と軟磁性粒子523 との配置間隔によって決まる。従って、第1実施形態の非磁性体膜12の膜厚をキャリアの平均自由行程、つまり典型的には室温で10nm以下にする必要があったのに対し、グラニュラー薄膜52の膜厚は、例えば、10nm程度でもよい。このため、より抵抗値の製膜条件のばらつきを抑えることができる。
【0231】
さらに、非磁性体母相521 として、Al2 O3 やSiO2 、MgO、HfO2 などの非磁性絶縁体を用いた場合には、メモリセルのデータ転送線方向の抵抗を、非磁性体母相を用いた場合よりも大きくすることができ、チャネル抵抗が金属よりも大きなMISFETを読み出し書き込み回路に用いる場合には、インピーダンス整合上都合がよい。
【0232】
また、図20に本実施形態の変形例を示す。図20(a)は図1(a)の平面図のA−A’部に対応する断面図で、図20(b)はB−B’部に対応する断面図、図20(c)はグラニュラー薄膜の構成を示す図である。なお、図20において、図19と同一な部分には同一符号を付し、その詳細な説明を省略する。
【0233】
本変形例では、基本的には先に示したものと同じであるが、グラニュラー薄膜52を軟磁性膜55で挟んだ構造を有する。
【0234】
また、グラニュラー薄膜52は、図20(c)に示すように、例えばCuやAgからなる非磁性体母相521 中に例えばCo,Ni又はFe等の磁性材料からなる直径0.1μm以下の強磁性粒子522 を、例えば10から50%体積分率で分散させた構造となっている。そして、グラニュラー薄膜52を、強磁性粒子522 の保磁力より小さい軟磁性膜55で挟んでいる。
【0235】
グラニュラー薄膜52の磁化の方向と軟軟磁性膜55との磁化の方向変化によって、グラニュラー薄膜52と軟磁性膜55との界面において磁化の方向に依存した散乱またはトンネル現象が生じ、抵抗変化が生ずる。
【0236】
もちろん、本変形例も、非磁性体母相521 として、Al2 O3 やSiO2 、MgO、HfO2 などの非磁性絶縁体母相を用いてもよい。本変形例では、強磁性粒子と軟磁性膜55との間隔によって、抵抗値及び抵抗変化量が決まるので、グラニュラー薄膜52を極端に薄くする必要がない。よって、グラニュラー薄膜52を例えば10nm以上に厚く成膜することによって、より抵抗値のばらつきを抑えることができる。もちろん、本変形例で、グラニュラー薄膜52として、軟磁性体となる粒子を分離させた構造とし、軟磁性膜55の代わりに強磁性体膜を用いた構造でもよい。また、軟磁性膜55の片側のみを形成した構造を用いることが可能である。
【0237】
(第4実施形態)
図21は、本発明の第4実施形態に係わる磁気記憶装置の構成を示す図である。図21(a)は平面図、図21(b)は同図(a)のA−A’部の断面図、図21(c)は同図(a)のB−B’部の断面図、図21(d)は同図(a)のC−C’部の断面図を示す。なお、図1と同一なものには同一符号を付し、その説明を省略する。
【0238】
絶縁基体61上にデータ選択線22が形成されている。データ選択線22の表面及び側部に、それぞれ表面絶縁膜63及び側壁絶縁膜64が形成されている。そして、側壁絶縁膜64の間の絶縁基体61上に側壁間導電膜65が形成されている。表面絶縁膜63,側壁絶縁膜64及び側壁間導電膜65の表面は同一平面に形成されている。また、絶縁基体61上、且つ側壁間導電膜の間に層間絶縁膜70が形成されている。
【0239】
表面絶縁膜63,側壁絶縁膜64及び側壁間導電膜65上に、バリアメタル66,強磁性体膜11及び非磁性導電膜12及び軟磁性体膜13が順次積層されている。
【0240】
本実施形態では、側壁間導電膜65がデータ選択線22と自己整合的に形成されている点、及びデータ選択線22の上にデータ転送線10が形成されている点が第1実施形態と異なっている。
【0241】
バリアメタル66は、例えば厚さ1〜100nmのTaN,TiN,WN,TaW等からなり、下部構造からの不純物汚染を防ぎ、側壁間導電膜65及び表面絶縁膜63と、強磁性体膜11との密着性を向上させ、強磁性体膜11を堆積する場合の下地平坦性を向上させる役割がある。
【0242】
また、側壁間導電膜65は、例えば厚さ50〜1000nmでW,Al,AlCu又はCuから形成され、データ転送線10のメモリセル同士の接続領域の寄生抵抗を削減する役割があり、軟磁性体膜13のパターンと自己整合的に形成されている。また、層間導電膜65はバリアメタル66と接触している。
【0243】
また、表面絶縁膜63及び側壁絶縁膜64は、例えば5〜100nmの厚さからなるシリコン酸化膜またはシリコン窒化膜からなる絶縁膜からなり、データ選択線22とデータ転送線10との電気的分離を行っている。
【0244】
これらデータ転送線10とデータ選択線22は直交する方向に形成され、互いに直交する方向に磁場を形成する。また、絶縁基体61は、例えばシリコン酸化膜、シリコン窒化膜、またはアルミナからなる絶縁膜で構成されている。
【0245】
次に、図22〜25の工程断面図を用いて、図21の磁気記憶装置の製造工程を説明する。図22〜25の工程断面図において、それぞれ(a)〜(d)に示す部位は、図21の(a)〜(d)に示す部位に対応している。
【0246】
先ず、図22に示すように,あらかじめCMP法を用いて平坦にした絶縁基体61上に、例えば、厚さ50〜1000nmのW、Al、AlCuからなる導電膜,厚さ5〜200nmのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を順次全面に堆積する。さらに、リソグラフィと異方性エッチングによって、導電膜及び絶縁膜を選択的にパターンニングして取り除き、データ選択線22及び表面絶縁膜63を形成する。
【0247】
次いで、例えば、厚さ1〜200nmのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を全面に堆積する。この絶縁膜の厚さは、データ選択線22の配置間隔の1/2以下とする。そして、図23に示すように、例えば異方性エッチングによって絶縁膜を垂直方向にエッチングし、データ選択線22の切り立った側壁に絶縁膜を選択的に残し、側壁絶縁膜64を形成する。ここで、側壁絶縁膜64の材質は、絶縁基体61の材質と異なっていることが、データ選択線22の側壁に選択的に側壁絶縁膜64を形成するのに望ましい。
【0248】
次いで、図24に示すように、全面に例えば厚さ50〜2000nmのW、Al、AlCu、Cuからなる導電膜を全面堆積した後、例えばCMP法により表面絶縁膜63の表面に現れる程度に前記導電膜を研磨エッチングして平坦化し、側壁絶縁膜64に囲まれた領域に側壁間導電膜65を形成する。このCMP工程は、平滑化レジストを全面塗布した後エッチングする、いわゆるエッチバックプロセスで代替してもよい。
【0249】
次いで、図25に示すように、例えば厚さ1〜100nmのTaNやTiN,WN,TaWからなるバリアメタル66、厚さ500〜0.5nmのFe、Ni、Co、Cr、Mnやそれらの合金NiFeやCoFe、NiFeCo、CoPt、及びこれらの積層膜からなる強磁性体膜11、及び10〜0.5nmの厚さのCu、AgCuやTaNからなる非磁性体の非磁性導電膜12、厚さ500〜0.5nmのNiFe、CoFe、NiFeCo、CoTaZr、CoNbZr、FeTaNまたは、CoZrNb/NiFe/CoFeなどの積層膜からなる軟磁性体膜13を全面に順次堆積する。
【0250】
さらに、レジスト71を全面に塗布した後、リソグラフィ技術を用いてレジスト71をパターニングし、エッチングまたはイオンミリングによって軟磁性体膜13,非磁性導電膜12,強磁性体膜11,バリアメタル66及び側壁間導電膜65をエッチングする。このようにして軟磁性体膜13,非磁性導電膜12,強磁性体膜11,バリアメタル66からなる各データ転送線10に対して電気的に接続された側壁間導電膜65を自己整合的に形成することができる。この後、例えばレジスト71は灰化させて取り除く。
【0251】
そしてさらに、厚さ50〜1000nmのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を全面に堆積し、例えば、エッチバックによって絶縁膜を側壁絶縁膜64と側壁間導電膜65に囲まれた溝内にのみ残すことによって層間絶縁膜70を形成し図21に示した形状を形成する。
【0252】
本実施形態では、データ選択線22が形成される絶縁基体61をあらかじめ平坦にすることができる。よって、データ転送線22の厚さや粒径、配向を第1実施形態に比べて均一にすることが容易となる。このため、よりエレクトロ・マイグレーションによる断線が起きにくいデータ選択線22を形成することができ、データ選択線22に流せる電流密度を大きくすることができる。
【0253】
さらに、データ選択線22の成膜温度を強磁性体膜11,非磁性導電膜12及び軟磁性体膜13が劣化する温度よりも上昇させることができる。例えば、強磁性体膜11としてNiFe、非磁性導電膜12としてCuを用いた場合には、250℃以上の温度にすると、NiFeとCuとの界面拡散のため抵抗変化率が劣化する問題が生じる。
【0254】
このため、強磁性体膜11,非磁性導電膜12及び軟磁性体膜13からなる磁気記憶部16を形成した後のプロセスは、250℃以下の低温で構成する必要があり、磁気記憶部16の形成後にデータ選択線22の形成を行う構成では、データ転送線10とデータ選択線22間の絶縁膜として、例えば、250℃以上の成膜温度を必要とするプラズマSiN膜、TEOS分解を用いたプラズマSiO2 膜、常圧CVDで形成したSiO2 絶縁膜のように、電気絶縁特性が良い膜を形成するのは困難であった。
【0255】
さらに、データ選択線22も高温で堆積することができないため、400℃以上の基板温度を必要とするCVD法を用いてAlやW膜を形成することが困難であった。そのため、室温から100℃程度の基板温度でデータ転送線10を形成すると、粒界成長が起きにくく粒界が多く信頼性が低く電気抵抗が高い膜が形成されてしまう問題点があった。
【0256】
しかし、本実施形態の構造及び製造法を用いれば、例えば、400℃以上の温度でデータ選択線22を形成した後に、データ転送線10を形成することができるので、上記のデータ転送線10の耐熱性の問題を解決することができ、表面絶縁膜63として、よりエッチング加工性や電気的絶縁特性の良い膜を使用できる。また、データ選択線22を加工する際のエッチングダメージが磁気記憶部16に入らないため、より信頼性の高い磁気メモリセルを形成することができる。
【0257】
さらに、本実施形態では、リソグラフィを要する工程は、データ選択線22を形成する工程とデータ転送線10を形成する工程の2工程であり、第1実施形態と比べて、リソグラフィ工程を減らすことができる。また、データ転送線10の抵抗を下げる側壁間導電膜65が自己整合的に形成されるので、データ転送線22と側壁間導電膜65との合わせずれによるメモリセル領域のデータ転送線10の形成する磁場の不均一性を防ぐことができる。ここで、より抵抗変化を均一にでき、よりメモリセルの特性のばらつきを小さくできる。
【0258】
さらに、図26に本実施形態の変形例の構造を示す。図26(a)は平面図、図26(b)は(a)のA−A’部の断面図、図26(c)は(a)のB−B’部の断面図、図26(d)は(a)のC−C’部の断面図である。なお、図1及び図21と同一の部分には、同一符号をつけて詳しい説明は省略する。
【0259】
本変形例の特徴は、先に示した表面絶縁膜及び側壁絶縁膜が一体化され、絶縁基体61及びデータ選択線22を覆うように層間絶縁膜81が形成されていることである。
【0260】
この構造は、例えば次のように形成すればよい。予めCMP法によって平坦にした絶縁基体61上に、例えば厚さ50〜1000nmのW、Al、AlCuからなる導電膜を全面に堆積した後、パターニングを行いデータ選択線22を形成する。さらに、例えば、データ選択線22の配置間隔の1/2以下の厚さ、例えば厚さ5〜200nmのシリコン酸化膜またはシリコン窒化膜を等方的な成膜手法を用いて全面に堆積して層間絶縁膜81を形成し、図27に示した形状を得る。後の工程は、図24,25を用いて説明した製造工程と一致するので省略する。
【0261】
本変形例では、表面絶縁膜63と側壁絶縁膜64の厚さをそれぞれ任意に選択することはできないが、表面絶縁膜63を形成する際の微細な異方性エッチングが不要である。よって、異方性エッチングを行うことが困難な、例えばアルミナやMgOなどを用いることができ、工程も簡単となる。また、データ転送線10のエッチングの際に、表面絶縁膜63と側壁絶縁膜64の境界からエッチングガスが侵入し、側壁絶縁膜64をデータ選択線22がエッチングされてしまう問題を防ぐことができる。
【0262】
なお、本発明は上述した各実施例に限定されるものではない。上記実施形態では、層間絶縁膜,表面絶縁膜及び側壁絶縁膜等の絶縁膜の形成法としては、熱酸化による酸化膜形成法、30keV程度の低加速エネルギーで酸素を注入した酸化膜を形成してもよいし、絶縁膜を堆積する方法で形成してもよいし、シリコン窒化膜を堆積する方法、これらを組み合わせてもよい。
【0263】
また、素子分離膜や絶縁膜形成法自身は、磁性膜や金属膜を絶縁膜に変換するこれら以外の方法、例えば酸化イオンを堆積した磁性膜に注入する方法や、堆積した磁性膜を酸化する方法を用いてもかまわない。
【0264】
また、もちろん、絶縁膜としては、レジスト、Spin−on−glassやシリコン窒化膜、その他チタン酸化膜、タンタル酸化膜、レジスト、またはAl2 O3 、有機常誘電体膜の単層膜またはそれらの複合膜を用いることもできる。
【0265】
また、強磁性体膜11、強磁性粒子522 、及び軟磁性体膜13、軟磁性粒子523 の材料は、希薄磁性半導体であるHgMnTeやCdMnSe、InMnAs、GaMnAs、やペロブスカイト型強磁性体LaCaMnOやLaSrMnOやスピネルフェライトFeO、MnFeO、CoFeO、NiFeO、PtMnSb、NiMnSbでもよい。また、この場合非磁性導電膜12、非磁性体母相521 としては、例えば、n型またはp型にドープしたHgCdTe、InGaAs、SrTiO、MgOを用いることが可能である。また、強磁性体膜11及び軟磁性体膜13の上下関係は入れ替えても構わない。
【0266】
第2実施形態において、スイッチ素子としてn型MISFET又はp型MISFETを用いたが、これらは、ゲート入力を反転すれば、p型とn型とを入れ替えてもよい。また、n型MISFETでなく、例えばnpnバイポーラトランジスタでもよいし、pnpバイポーラトランジスタでもよい。バイポーラトランジスタを用いた場合には、ドレイン電極の代わりにコレクタ電極、ソース電極の代わりにエミッタ電極、ゲート電極の代わりにベース電極を用い、on状態にするのに、例えばベース−エミッタ電極間にnpnトランジスタで正にpn接合の順方向電圧、例えばSiでは0.6V以上、pnpトランジスタで負に順方向電圧以上に印加し、off状態にするにはベース電極を0Vとすればよい。
【0267】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0268】
【発明の効果】
以上説明したように本発明によれば、データの書き込み動作時及び読み込み動作時におけるデータ選択線に流れる電流の方向を一定にしてデータ選択線の回路が簡易化されると共に、メモリセルの高集積化を図り得る。
【図面の簡単な説明】
【図1】第1実施形態に係わる磁気記憶装置の構成を示す図。
【図2】データ転送線の抵抗RBLの磁場HBLに対する依存性を示す特性図。
【図3】図2の状態A〜Dに対応した強磁性体膜及び軟磁性体膜の磁化状態を示す図。
【図4】図2の状態A〜Dに対応した強磁性体膜及び軟磁性体膜の磁化状態を示す図。
【図5】磁化困難方向に磁場HWLを加えた場合の、強磁性体薄膜の磁化と磁場HBL依存性を示す特性図。
【図6】磁場HWLをパラメータとした、データ転送線の抵抗RBLの磁場HBLに対する依存性を示す特性図。
【図7】図6の状態A’及びB’並びに状態A及びBに対応する強磁性体膜及び軟磁性体膜の磁化状態を示す特性図。
【図8】磁場HWLが0又は正の磁場である場合のデータ転送線の抵抗RBLの磁場HBLに対する依存性を示す特性図。
【図9】第1実施形態に係わるメモリマトリクスの構成を示す図。
【図10】従来技術の読み出し動作時及び書き出し動作時の磁場HBLと磁場HWLに対する制限領域を示す図。
【図11】本実施形態の読み出し動作時及び書き出し動作時の磁場HBLと磁場HWLに対する制限領域を示す図。
【図12】第2実施形態に係わるメモリマトリクスを含む回路構成を示す図。
【図13】図12の回路構成の一部を詳細に示した図。
【図14】ダミーセルの構成を示す図。
【図15】ダミーセルの構成を示す図。
【図16】ダミーセルの構成を示す図。
【図17】書き込み動作を説明するためのタイミングチャートを示す図。
【図18】読み込み動作を説明するためのタイミングチャートを示す図。
【図19】第3実施形態に係わる磁気記憶装置の構成を示す図。
【図20】第3実施形態に係わる磁気記憶装置の構成を示す図。
【図21】第4実施形態に係わる磁気記憶装置の構成を示す図。
【図22】図21の磁気記憶装置の製造工程を示す図。
【図23】図21の磁気記憶装置の製造工程を示す図。
【図24】図21の磁気記憶装置の製造工程を示す図。
【図25】図21の磁気記憶装置の製造工程を示す図。
【図26】図21の磁気記憶装置の変形例を示す図。
【図27】図26の磁気記憶装置の製造工程を示す図。
【図28】従来技術の磁気記憶装置の構成を示す図。
【図29】データ転送線の抵抗RBLのデータ選択線の電流IWL依存性を示す特性図。
【図30】強磁性体膜の磁化状態を示す図。
【図31】従来の磁気記憶装置の構成を示す図。
【図32】図31の磁気記憶装置を用いたマトリクスの構成を示す図。
【符号の説明】
10…データ転送線
10s …選択されたデータ転送線
11…強磁性体膜
12…非磁性導電膜
13…軟磁性体膜
14…バリアメタル層
15…金属導電層
16…磁気記憶部
20…スイッチ素子
20…トランジスタ
21…層間絶縁膜
22…データ選択線
22S …選択されたデータ選択線
22US…選択されていないデータ選択線
22D …ダミーメモリセル用のデータ選択線
22N …電流供給ノード
23…メモリセル
23S …選択されたメモリセル
23US…選択されていないメモリセル
23D …ダミーメモリセル
24N …ノード
31…トランジスタ
32…トランジスタ
33…トランジスタ
35…データ転送線
36…差動センスアンプ
40…p型MISFET
41…n型MISFET
42…MISFET
43…トランジスタ
51…絶縁膜
52…グラニュラー薄膜
521 …非磁性体母相
522 …強磁性粒子
523 …軟磁性粒子
55…軟磁性膜
61…絶縁基体
63…表面絶縁膜
64…側壁絶縁膜
65…側壁間導電膜
66…導電膜
70…層間絶縁膜
71…レジスト
81…層間絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention provides a large output signal at the time of reading and facilitates high integration.Magnetic storageRelated.
[0002]
[Prior art]
For example, Japanese Patent Application No. 8-306014 and Japanese Patent Application No. 5-101641 have proposed magnetic storage devices using the magnetization state of a magnetic thin film as digital bit information storage and using the resistance change.
[0003]
First, problems of the magnetic storage device described in Japanese Patent Application No. 5-101641 (hereinafter referred to as Prior Art 1) will be described. FIG. 28 is a diagram showing a configuration of a memory cell described in the
[0004]
The memory cell stores a magnetic state at a portion where the
[0005]
Further, the
[0006]
The easy magnetization direction of the
[0007]
The magnetization direction of the
[0008]
Further, when the direction of the current of the
[0009]
In the configuration of the
[0010]
The anisotropy due to the demagnetizing magnetic field due to the free magnetic pole is large at the edge of the ferromagnetic thin film, and magnetization along the edge is formed near the edge of the
[0011]
Here, by passing a current from the A to A ′ direction through the
[0012]
A magnetic field parallel and rightward to the
[0013]
The data selection line current required at this time is smaller than the data selection line current required to make the magnetization vector parallel to the data transfer line when no current is passed through the data transfer line.
[0014]
Next, the nondestructive reading method described in the
[0015]
Negative current IWLGenerates a magnetic field parallel and leftward to the
[0016]
On the other hand, the
[0017]
Therefore, by making the current supplied to the
[0018]
However, in this nondestructive reading method, it is necessary to form a domain wall in the
[0019]
This is because it is necessary to direct the magnetization of the central portion of the
[0020]
Therefore, under the condition that the influence of the offset magnetic field is small, the current of the data selection line necessary for nondestructive reading is equal to or greater than the lower limit of the current of the data selection line necessary for writing, and it is necessary to pass a large current through the data selection line during reading. is there.
[0021]
By supplying a large current, electromigration is likely to occur due to an increase in the current of the data selection line, and reliability is likely to be reduced. Further, the rate of change in resistance decreases or a local change occurs due to heat generated from the data selection line. In addition, since the degree of temperature rise varies depending on the number of readings, a resistance change depending on the reading history occurs.
[0022]
That is, the signal output of read data changes or the resistance value of a neighboring memory cell changes. For this reason, there is a problem that when the integration is increased, the array noise rises and it becomes difficult to read.
[0023]
Next, problems of Japanese Patent Application No. 8-306014 (hereinafter referred to as Prior Art 2) will be described. FIG. 31 is a diagram showing a configuration of the magnetic storage device of the
[0024]
In the
[0025]
In
[0026]
Further, when the thickness of the nonmagnetic
[0027]
In the
[0028]
In order to realize a high-density memory cell matrix, when trying to arrange memory cells at each intersection of the
[0029]
Further, for example, if a bent portion is formed in the
[0030]
Of course, the
[0031]
By the way, in the prior art 2 (Japanese Patent Application No. 8-306014), the magnetization easy direction of the
[0032]
In such a memory cell configuration, when a plurality of memory cells are connected to the
[0033]
The reason for this will be described below. First, consider writing binary information “0” and “1” given by a magnetic field generated by the
[0034]
When writing binary information, the magnetic field in the easy magnetization direction created by the data transfer line corresponding to the two magnetization information is associated with the bit information “0” and “1”, respectively, and HBL0And HBL1And Further, the magnetic field in the easy magnetization direction formed by the selected data selection line is applied to the selected memory cell connected to the selected data selection line.WLSELAnd In addition, the magnetic field generated by the unselected data selection line is set to H with respect to an unselected memory cell connected to the unselected data selection line.WLUNSELAnd
[0035]
Here, the magnitude of the coercive force of the
[0036]
HBL0+ HWLSEL> HK+ H0 (1)
Further, at this time, “0” is not erroneously written in the memory cell connected to the same data transfer line as the memory cell to which the information “0” is written and to which the unselected data selection line is connected. The conditions are as follows.
[0037]
HBL0+ HWLUNSEL<HK+ H0 (2)
The following equation is obtained by solving equations (1) and (2) simultaneously.
[0038]
HWLUNSEL<HWLSEL (3)
Next, the condition for writing information “1” in the selected memory cell is as follows because it is necessary to apply magnetization in the direction opposite to “0”.
[0039]
HBL1+ HWLUNSEL<-HK+ H0 (4)
Further, at this time, “1” is not written by mistake in the memory cell connected to the same data transfer line as the memory cell to which the information “1” is written and connected to the unselected data selection line. The conditions are as follows.
[0040]
HBL1+ HWLUNSEL> -HK+ H0 (5)
Then, the following equation is obtained by solving equations (4) and (5) simultaneously.
[0041]
HWLSEL<HWLUNSEL (6)
Both equations (3) and (6) are constant HWLSELAnd HWLUNSELThen I can not be satisfied. That is, it can be seen that in the memory cell configuration method of the
[0042]
That is, when a plurality of memory cells are connected to one data selection line and random data is written to them, the magnitude of the current of the data selection line is set to at least “0” and “1” writing. It is necessary to give binary values while shifting the time and write to each of the opposite magnetizations.
[0043]
Therefore, when writing “0” and “1”, the current direction of the data selection line is reversed and “1” and “0” are written, and ternary control is required for driving the data selection line. It becomes complicated.
[0044]
In addition, there is a problem that high-speed operation is difficult in order to secure a sufficient current value that changes to binary during writing and to stabilize the current value.
[0045]
[Problems to be solved by the invention]
As described above, the configuration of the memory cell using the conventional magnetoresistive element has a drawback that it is difficult to achieve high integration while obtaining a large read signal. Furthermore, it is necessary to change the current direction of the data selection line in the read and write operations, or to change the current direction of the data selection line at the time of writing in accordance with the state of the bit to be stored. There were drawbacks.
[0046]
An object of the present invention is to simplify the circuit of the data selection line by making the direction of the current flowing through the data selection line constant during the data write operation and the read operation, and to achieve high integration of the high-density memory cells.Magnetic storageIt is to provide.
[0047]
[Means for Solving the Problems]
[Constitution]
The present invention is configured as follows to achieve the above object.
[0048]
(1) A magnetic memory device according to an example of the present invention includes a first magnetic body, a second magnetic body having a smaller coercive force than the first magnetic body, the first magnetic body, and the second magnetic body. A data transfer line including a non-magnetic material formed between the data transfer lines, and a data selection line arranged to intersect the data transfer line, and the first magnetic material has an easy magnetization direction and a first magnetization direction. The easy magnetization directions of the two magnetic materials are essentially parallel to the longitudinal direction of the data selection line, respectively.And the magnetization direction of both the first and second magnetic bodies is changed to a first direction parallel to the easy axis or a first direction by a magnetic field generated from a current flowing in the data selection line and the data transfer line. Store binary data by pointing in one of the second directions opposite to the one directionIt is characterized by that.
[0049]
(2) A magnetic storage device according to an example of the present invention includes a plurality of data selection lines, a power supply node for supplying two types of voltages having the same polarity and different sizes to the data selection lines, and an easy magnetic axis. Is a first magnetic body that is parallel to the data selection line, and a second magnetic body that has a magnetic easy axis that is parallel to the data selection line and has a holding force smaller than the holding force of the first magnetic body. And a non-magnetic body formed between the first magnetic body and the second magnetic body, and a data transfer arranged so as to cross the plurality of data selection lines And writing data to the memory cell,A magnetization direction of both the first and second magnetic bodies is changed to a first direction parallel to the easy axis or a first direction by a magnetic field generated from a current flowing through the data selection line and the data transfer line. And store binary data by pointing in either of the second directions opposite toOne of the two types of voltages is supplied to a selected data selection line, and when reading data from the memory cell, the other of the two types of voltages is supplied to a selected data selection line. .
[0050]
In a preferred embodiment, one end of the data transfer line is connected to a voltage source that supplies a constant voltage.
[0051]
(3) A magnetic storage device according to an example of the present invention includes a plurality of data selection lines, a power supply node for supplying two kinds of currents having the same polarity and different sizes to the data selection lines, and an easy magnetic axis. A first magnetic body that is parallel to the data selection line; and a second magnetic body that has a magnetic easy axis parallel to the data selection line and having a holding force smaller than the holding force of the first magnetic body; A data transfer line including a plurality of memory cells each including a first magnetic body and a non-magnetic body formed between the first magnetic body and the second magnetic body, and arranged to intersect the plurality of data selection lines When writing data to the memory cell, one of the two types of current is supplied to the selected data selection line,A magnetization direction of both the first and second magnetic bodies is changed to a first direction parallel to the easy axis or a first direction by a magnetic field generated from a current flowing through the data selection line and the data transfer line. And store binary data by pointing in either of the second directions opposite toWhen reading data from the memory cell, the other of the two kinds of currents is supplied to a selected data selection line.
[0055]
Further, preferred embodiments for the present invention are shown below.
[0056]
In the read operation and the write operation, the data transfer line uses a common binary value.
[0057]
One end of the data selection line has a constant voltage.
[0058]
[Action]
The present invention has the following operations and effects by the above configuration.
[0059]
By using the structure of the present invention, the circuit can be configured with the current direction of the data selection line constant, and in addition, a large amount of read signal can be secured. Here, only a circuit that allows a current to flow in one direction to the driving circuit for the current of the data selection line necessary for reading and writing is sufficient. Therefore, the area of the switch element between the data selection line and the current source can be made smaller and the number of elements can be reduced as compared with the case where a current flows in both directions. Further, even if the potential at one end of the data selection line is fixed, the potential at the opposite end may be simply shifted in one direction, for example, positively than the potential at the one end, and the circuit is simpler than a circuit that generates positive and negative voltages. Thus, a large voltage amplitude can be secured, a current source that generates a negative voltage with respect to the potential at the one end is not necessary, and the circuit area and power consumption can be reduced.
[0060]
Also, one end of the data transfer line can be fixed at a constant voltage, and there is no need to change it. Therefore, the data transfer line can be kept at a low impedance with respect to the power supply, for example, capacitive coupling noise on the data transfer line, which occurs when the potential of the data selection line is changed, can be reduced, and more stable data reading can be performed. realizable.
[0061]
Further, it is not necessary to give two different current values to the data selection line in time series at the time of writing, and the current switching circuit can be simplified. In addition, it is possible to charge the data selection line necessary for switching to two different currents, reduce the time for stabilizing the current, and perform higher speed operation. Furthermore, the charge of the data selection line required for current switching can be reduced, and the power consumption can be further reduced. Further, the wiring area from the current source to the switch element can be reduced, and a higher density memory cell array can be formed.
[0062]
Furthermore, in the structure of the present invention, a configuration in which the data transfer line and the data selection line are orthogonal can be used. Therefore, both the data transfer line and the data selection line can be arranged in a straight line rather than the structure in which the data transfer line and the data selection line are arranged in parallel, and a higher density memory cell can be formed. In addition, a layout in which the data transfer line or data selection line is bent can be changed to a linear layout, the magnetic field formed by the wiring can be made more uniform, the variation between memory cells can be reduced, and the operation can be stabilized. it can. In addition, since the wiring layout is linear, fluctuations in the width of the wiring can be reduced with respect to the lithography and etching of the wiring. Further, the data selection line and the data transfer line can be formed orthogonally, and a margin for misalignment in the plane is increased as compared with the case where the data selection line and the data transfer line are formed in parallel. .
[0063]
By using the structure of the memory cell of the present invention, a sufficient resistance difference can be obtained between data “1” and “0” even if the current of the data transfer line during data reading is small. Therefore, at the time of reading, the resistance change rate decreases or changes locally due to the problem that electromigration due to the current rise of the data selection line tends to occur and the reliability decreases, and the heat generated by the data selection line, Since the degree of temperature rise varies depending on the number of readings, the problem of resistance change depending on the reading history can be reduced. Further, it is possible to reduce the problem that the signal output of the read data changes or the resistance value of the neighboring memory cell changes due to heat generated by the data selection line. Therefore, even if the integration is high, array noise rises and it becomes difficult to read out.
[0064]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0065]
[First Embodiment]
FIG. 1 is a diagram showing a configuration of a memory cell of a magnetic memory device according to the first embodiment of the present invention. 1A is a plan view, FIG. 1B is a cross-sectional view of the A-A ′ portion, and FIG. 1C is a cross-sectional view of the B-B ′ portion.
[0066]
For example, a soft
[0067]
An interlayer insulating
[0068]
It is a necessary condition that the coercive force of the soft
[0069]
Here, as the
[0070]
The soft
[0071]
In order to make the coercive force of the soft
[0072]
The
[0073]
Further, in order to make the magnetization of the central portion of the
[0074]
Here, the
[0075]
The
[0076]
The
[0077]
The easy magnetization direction of the
[0078]
Then, by storing the magnetization directions of the
[0079]
Here, the magnetic field in the A-A ′ direction generated by passing a current through the
[0080]
Here, the coercivity of the
[0081]
Further, since the direction of easy magnetization of the
[0082]
Next, the magnetic field HWLResistance R of the
[0083]
3A shows the magnetization state of the soft
[0084]
4A shows the magnetization state of the soft
[0085]
Resistor R in FIG. 2 using FIGS.BLWill be described. In the state A, the magnetization of the central portion away from the edges of the soft
[0086]
From state A, the magnetic field H in the positive directionBLAs the voltage is applied, the magnetic field HK1Thus, the magnetization of the
[0087]
From state B, magnetic field HBLThe direction of the magnetic field HBL-HK2Then, the magnetization of the soft
[0088]
Furthermore, from state C, the magnetic field HBLWhen the direction of is further changed to the negative direction, the magnetic field becomes -H.K1Thus, the magnetization of the
[0089]
From state D, magnetic field HBLIs changed in the positive direction, and the magnetic field HBLIs HK2Then, the magnetization of the soft
[0090]
Here, it is known that, in a ferromagnetic thin film having an easy magnetization direction in the film, the magnitude of the critical magnetic field that causes magnetization reversal in the easy magnetization direction decreases when a magnetic field in the difficult magnetization direction is applied. (Kanehara, Fujiwara, “Thin Film” Yukabo, Applied Physics Selection 3 p.300).
[0091]
This means that in an ideal magnetic thin film having a single magnetic domain, the angle formed by the magnetization vector M of the ferromagnetic film and the easy axis is θ, and the anisotropic magnetic field is HKThe magnetic field H in the direction of difficult magnetizationWLAnd magnetic field H in the direction of easy magnetic fieldBLCan be explained from the fact that the energy E of the magnetic film is as follows.
[0092]
E = (HK/ 2) x sin2θ-HBL× cosθ-HWL× sinθ (7)
Where dE / dθ = 0 and d2E / dθ2Magnetic field H whose magnetization is reversed in the direction of the easy magnetic axis at the point where = 0BL0Is given. In this case, the following relationship is established from Equation (7).
[0093]
HBL0= (HK 2/3-HWL 2/3)3/2 (8)
FIG. 5 shows a magnetic field H in the direction of difficulty in magnetization.WLOf the ferromagnetic thin film and the magnetic field HBLIndicates dependency.
[0094]
From equation (8), the magnetic field H in the direction of hard magnetizationWLAs shown in FIG. 5, a magnetic field H that causes magnetization reversal is applied.BL0Can be reduced. In general, HWLIs almost zero, the coercive force H in the direction of easy magnetismCH is due to the magnetization mechanism by domain wall motion.C<HKThe magnetic field HWLBy increasing HBL0The characteristic of monotonically decreasing is maintained.
[0095]
Next, the write operation of the magnetic storage device of this embodiment will be briefly described. At the time of writing, for example, a current in the positive direction is supplied to the
[0096]
Magnetic field HWLAs a parameter, the resistance R of the
[0097]
As described above, the magnetic field H in the direction of difficult magnetizationWLIs applied to the magnetic field H necessary for the magnetization to reverse.BL0Becomes smaller. For this reason, the magnetic field HWLBy applying a magnetic field HBLIs positive, the magnetic field at which the magnetization of the
[0098]
Further, FIG. 7 shows states A ′ and B ′ (magnetic field H of FIG.WL) And states A and B (magnetic field H)WLThe magnetization state of the
[0099]
FIG. 7A shows an equal HBLOn the other hand, the states of the soft
[0100]
In the state A ′, the magnetization of the central portion of the soft
[0101]
From the above, when writing data “0”, for example, by supplying a current to the
[0102]
When data “1” is written, the magnetic field H in the positive direction is supplied by supplying current to the data selection line 22.WL, And by supplying a current to the
[0103]
By doing so, the magnetization of the
[0104]
Therefore, even when a plurality of memory cells are connected to the data transfer line, data corresponding to the data given to the specific memory cell through the data transfer line is selectively written. In this write operation, the current of the data selection line need only flow in one direction.
[0105]
Next, the read operation of this embodiment will be briefly described. At the time of reading, a current flows in the positive direction through the
[0106]
Magnetic field HWLIs 0 or a positive magnetic field (HK2> HWL> 0), the resistance R of the
[0107]
When reading data, the magnetic field H in the positive direction is supplied by supplying a current to the data selection line.WLAnd current is passed through the data transfer line to generate HCAnd HK2And a magnetic field in the rangeH BLForm.
[0108]
By doing so, the magnetization state changes from the point A in FIG. 8 to the point “0” in the state where the data “0” is written. At the point “0”, the magnetization state shown in FIGS. 7C and 7D is obtained, and the magnetization of the soft
[0109]
On the other hand, in a state where data “1” is written, the magnetization state changes from point A to point “1”. At point “1”, HCGreater than HBLIs applied, the magnetization of the soft
[0110]
On the other hand, in the unselected
[0111]
Therefore, in the memory cell connected to the unselected data selection line, the output difference between the data “0” and the data “1” compared to the memory cell connected to the selected data selection line. Is small. Therefore, even when a plurality of memory cells are connected in cascade to the
[0112]
Incidentally, when the magnetic coupling between the soft
[0113]
Consider a case where another memory cell connected to a common data transfer line is read after this data “1” has been read. Then, when a plurality of memory cells are connected in cascade to the data transfer line, the series resistance value in the memory cell from which data has been read out is different, and the read margin is greatly reduced.
[0114]
Therefore, in the read operation of data “1”, the magnetization of the soft
[0115]
As described above, in this embodiment, reading and writing can be performed by selecting a memory cell connected to the data line by passing a current in one direction through the data selection line and controlling the current direction of the data transfer line. .
[0116]
Next, a plurality of memory cells are connected in series to the data transfer line, a plurality of memory cells are connected to the data selection line, read and write operations can be performed as a memory cell matrix, and a resistance output larger than that of the conventional configuration can be obtained. Indicates that
[0117]
FIG. 9 is a diagram showing an example in which a memory cell matrix is formed by the memory cells of this embodiment. 9A is a plan view showing the arrangement of the memory cell matrix, FIG. 9B is a cross-sectional view of the AA ′ portion of FIG. 9A, and FIG. 9C is FIG. 9A. FIG.
[0118]
In this example, two
[0119]
Further, the
[0120]
By the way, as a result of detailed examination of the operating magnetic field conditions of the memory cell, in the magnetic memory device described in the prior art, when the absolute value of the current that flows when the data selection line is read is less than or equal to the absolute value of the current that flows when the data is written It turns out that there is a problem. In the following discussion, for the sake of simplicity, when the current flowing through the data selection line is 0, the magnetic field HWLDirection bias field is H in equation (8).KWhen the current flowing through the data transfer line is zero,BLDirection bias field is H in equation (8).KIt is assumed that the effect of magnetization in the data transfer line direction at the edge of the data transfer line can be ignored. The arrangement of the memory cells in the
[0121]
First, it will be described that the resistance change at the time of reading is very small in the configuration of the
[0122]
In the figure, because of structural variations or current source current and resistance variations, HWLAnd HBLThe hatched area indicates a condition for stably writing a memory cell even if there is an error of ± 15.8%.
[0123]
Here, the writable area of the cell is an area surrounded by three restricted areas. First, the first limit is a lower limit determined by the magnetic field at which the magnetizations of the central portions of the
[0124]
The second limitation is the magnetic field H formed by the data selection line 22.WLIs HKIs greater than the magnetic field H that causes magnetization switching.BLThis is because the magnetization information stored in the
[0125]
The third restriction is that the selected
[0126]
As shown in FIG. 9B, when the width of the
[0127]
In FIG. 10A, the results obtained with h = 0.45 μm, w = 0.6 μm, and s = 0.4 μm are used. In this case, 0.07H is placed on the adjacent non-selected memory cell.WLThe magnetic field is formed. In this case, the condition for preventing erroneous writing is H from the equation (8).BL 2/3+ (0.07HWL)2/3<HK 2/3It becomes.
[0128]
Further, in the configuration of the
[0129]
FIG. 10B shows that the method of flowing the current direction of the data selection line at the time of reading in the same direction as at the time of writing in the configuration of the
[0130]
In the figure, the magnetic field H due to structural variations or current source resistance variations.WLAnd magnetic field HBLThe hatched area indicates a condition that can be stably read from the memory cell even if there is a variation of ± 15.8%.
[0131]
Further, in the cell readable region, the amount of change of the resistance value from the resistance value in the anti-parallel state is indicated by a dotted line as the read signal amount ΔGMR. Here, ΔGMR is the amount of change in resistance when the
[0132]
As shown in FIG. 10B, in the configuration of the
[0133]
Next, it is shown that ΔGMR can be secured large in the configuration of the present embodiment. First, regarding writing, HBLAnd HWLFIG. 11 (a) shows the restricted area for. Here, the anisotropic magnetic field of the soft
[0134]
In FIG. 11A, the horizontal axis represents the anisotropic magnetic field H of the ferromagnetic film 11.K1H normalized byWLThe vertical axis is HK1H normalized byBLIs shown. In the figure, because of structural variations or current source current and resistance variations, HWLAnd HBLThe hatched area indicates a condition for stably writing a memory cell even if there is an error of ± 15.8%.
[0135]
Here, the writable area of the memory cell is an area surrounded by three restricted areas as in the
[0136]
The second is the magnetic field H formed by the data selection line 22.WLIs HK1If it is larger than this, the magnetic field that causes the magnetization switching becomes 0, and this is a limitation resulting from the disappearance of the magnetization information stored in the
[0137]
Third, the magnetic field formed by the
[0138]
Selected
[0139]
In FIG. 11A, the results obtained with h = 0.45 μm, w = 0.6 μm, and s = 0.4 μm are used. In this case, 0.07HWLAre formed on adjacent non-selected memory cells. The condition that no erroneous writing occurs is H from the equation (8).BL 2/3+ (0.07HWL)2/3<HK2 2/3It becomes.
[0140]
Next, the read margin of the magnetic memory device of this embodiment is shown. FIG. 11B shows the HBLAnd HWLThe horizontal axis represents the anisotropic magnetic field H of the ferromagnetic film 11.K1Magnetic field H normalized byWL, The vertical axis is the magnetic field HK1Magnetic field H normalized byBLIs shown.
[0141]
In the figure, because of structural variations or current source current and resistance variations, HWLAnd HBLThe hatched area indicates a condition that can be stably read from the memory cell even if there is a variation of ± 15.8%.
[0142]
The readable area of the cell is an area surrounded by three restricted areas. One is an upper limit determined by the magnetic field at which the magnetization of the
[0143]
The second is the lower limit of the magnetic field for reversing the magnetization of the soft
[0144]
Third, the magnetic field formed by the selected
[0145]
0.07H for the same conditions as writingWLAre formed on adjacent non-selected memory cells. In order to prevent erroneous reading from occurring in adjacent memory cells in the data transfer line direction, HBL 2/3+ (0.07HWL)2/3<HK2 2/3These conditions are required.
[0146]
Further, in FIG. 11B, the amount of change from the resistance value in the parallel state, which is the data holding state, is indicated by a dotted line as the read signal amount ΔGMR in the cell readable region. Here, ΔGMR is the amount of change in resistance when the
[0147]
As shown in FIG. 11B, in the configuration of this embodiment, HBL/ HK1= 0.2, HWL/ HK1By setting the value to 0.2, ΔGMR can be set to 0.7 or more within the condition that data can be stably read from the memory cell even if there is a variation of ± 15.8%, which is larger than the conventional technique. A read output can be obtained.
[0148]
Further, in FIGS. 11A and 11B, HBL/ HK1= 0.2 and HWL/ HK1= 0.8 for writing to HWL/ HK1Reading can be realized by setting = 0.2, and arbitrary data read and write operations are performed using a binary current source for the data transfer line and a binary current source for the data selection line. This can be achieved. Therefore, the circuit configuration of the data transfer line and the data selection line is simplified.
[0149]
(Second Embodiment)
In this embodiment, a circuit configuration in which a memory matrix is formed using the memory cells described in the first embodiment and a read and write operation is performed will be described.
[0150]
FIG. 12 is a diagram showing a circuit configuration including a memory matrix according to the second embodiment of the present invention. The same parts as those in FIG. 9 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0151]
In FIG. 12, four data transfer lines 10 (10S, 10US) And four data selection lines 22 (22S, 22US) At each intersection of memory cells 23 (23S, 23US) Are formed one by one. The four
[0152]
Here, the
[0153]
One end of the
[0154]
Further, the other end of the source / drain electrode of the transistor 33 is connected to the current supply node 22.NIt is connected to the. Furthermore, the
[0155]
The
[0156]
The
[0157]
Further, the
[0158]
Then, the differential sense amplifier 36USAnd data transfer
[0159]
In the circuit configuration shown in FIG. 12, four
[0160]
FIG. 13 shows a pair of
[0161]
Further, in FIG. 13, the unselected
[0162]
The differential sense amplifier 36 includes a p-type MISFET 40 (40S, 40US) And n-type MISFET 41 (41S, 41US). n-type MISFET41USOne end of the source / drain electrode of the
[0163]
Further, the n-type MISFET 41SOne end of the source / drain electrode is connected to the data transfer line 35.SThe other end is connected to the voltage node SAN. Also, n-type MISFET 41SThe gate electrode of the
[0164]
Furthermore, p-type MISFET 40USOne end of the source / drain electrode is connected to the data transfer line 10.SThe other end is connected to the voltage node SAP. Also, p-type MISFET 40USThe gate electrode of the data transfer line 35SIt is connected to the. These p-type MISFETs 40S, 40USThus, the
[0165]
MISFET42USOne end of the source / drain electrode is connected to the data transfer line 10.SThe other end is connected to the external data input / output terminal I / O1. MISFET42SOne end of the source / drain electrode is connected to the data transfer line 35.SThe other end is connected to the external data input / output terminal I / O2.
[0166]
MISFET42S, 42USAre connected to a voltage node YL. These MISFETs 42 and 42USAre external data input / output terminals I / O1, I / O2 and data transfer line 10.S, 35SCan be controlled by changing the voltage of the voltage node YL.
[0167]
Further, one end of the source / drain electrode of the
[0168]
The
[0169]
In the present embodiment, the
[0170]
Here, the
[0171]
The amount of change in resistance is half of {(resistance value of the
[0172]
Such a
[0173]
Here, the
[0174]
Also, here, for comparison, the
[0175]
Further, as shown in FIG. 15, the width of the
[0176]
15A is a plan view showing the configuration of the memory cell and the dummy memory cell, FIG. 15B is a cross-sectional view taken along the line AA ′ in FIG. 15A, and FIG. It is sectional drawing of the BB 'part of a figure (a).
[0177]
Further, FIG. 16 shows another configuration example of the dummy memory cell. 16A is a plan view showing the configuration of the memory cell and the dummy memory cell, FIG. 16B is a cross-sectional view taken along the line AA ′ in FIG. 16A, and FIG. It is sectional drawing of the BB 'part of a).
[0178]
If there is a margin in the direction perpendicular to the longitudinal direction of the
[0179]
This
[0180]
In the dummy memory cell of the present embodiment, the
[0181]
Further, the
[0182]
Of course, for the dummy memory cell, the
[0183]
Next, a write operation to the
[0184]
The threshold value is the gate voltage when the current flowing between the source electrode and the drain electrode becomes a value of, for example, 40 nA × (channel width) / (gate length).
[0185]
In this embodiment, since the configuration of a normal CMOS logic circuit is simple, a transistor having a positive threshold value will be described as an example. Of course, it is obvious that even if a transistor having a negative threshold value is used, the threshold value may be included in the variable range of the gate voltage.
[0186]
First, for example, the gate potential Φw of the transistor (p-type MISFET) 31 is set to VDDThe
[0187]
On the other hand, on the data transfer line side, a sequence is applied to the external data input / output terminals I / O1 and I / O2 as write data, and a current corresponding to the write data is supplied to the
[0188]
First, voltage node EQ is set to VDDTo 0V from the
[0189]
0V or V when writingDDThe data transfer
[0190]
In this timing chart, the voltage of the voltage node SAN is expressed as VDDIt is said. In addition, since the same parasitic effect occurs for the voltage node SAP, the p-type MISFET 40S, 40USThe voltage of the voltage node SAP which is the control terminal of the cross-coupled amplifier formed by {is the minimum value of the data potential applied to I / O1 and I / O2) + (p-type MISFET 41S, 41US
[0191]
In this timing chart, the voltage of the voltage node SAP is 0V. The voltage transition of these voltage nodes SAN and SAP is performed after the voltage transition of the voltage node EQ.S, 42USIs performed until the voltage transition of the voltage node YL in the on state.
[0192]
Next, a data potential corresponding to write data “0” or “1” is applied to I / O1, and a data potential corresponding to inverted data “1” or “0” of the write data is applied to I / O2. These I / O1 and I / O2 are low impedance power supplies such as 0V and VDDIs desirable for stabilizing the write current and reducing noise.
[0193]
Then, for example, the voltage node YL is changed from 0V to VDDBy making MISFET42S, 42USTurn on. Where VplateAnd the I / O1 potential difference, the data transfer line 10SA current corresponding to the write data is supplied to.
[0194]
As described in the first embodiment, in the present memory cell, the
[0195]
Then, MISFET42S, 42USIs turned on, for example, the voltage node W2 to which the selected data selection line is connected is changed from 0V to VDDSo that
[0196]
As the current of the
[0197]
Transistor 33SIs turned on, the non-selected
[0198]
Next, transistor 33SAlternatively, the
[0199]
Next, the potential V of the
[0200]
In this write sequence, an unselected
[0201]
Next, the read operation of the
[0202]
First, for example, p-type MISFET 41SGate potential ΦrVDDIs set to 0 V, the p-type MISFET 41 is turned on, and the voltage node 22NVLTo charge.
[0203]
As shown in FIG. 13, the
[0204]
On the other hand, for the data transfer line, by applying the same potential to I / O1 and I / O2, for example, 0V, the
[0205]
In this timing chart, the “0” state is indicated by a solid line, and the “1” state is indicated by a broken line. First, I / O1 and I / O2 are connected to a low-impedance power source, for example, 0 V, and given the same potential. This potential may be equal to the “0” state potential or the “1” state potential used for writing.
[0206]
Then, for example, input YL is changed from 0V to VDDMISFET42SAnd 42USTurn on. Where VplateAnd I / O1 potential difference and VplateAnd the I /
[0207]
Then, for example, voltage nodes W2 and WD2 are changed from 0V to VDDSo that the transistor 33SAnd 33DTurn on. Here, the voltage node W2 is a
[0208]
Here, as the current of the
[0209]
For example, in the combination of magnetic bodies in FIG.BLAs 0.2HK1The voltages of I / O1 and I / O2 are controlled so as to form a magnetic field. Further, the selected
[0210]
Here, the selected
[0211]
Under this condition, the
Vplate/ (Rsel+3*Runsel+ Rdummy+ Rch),
In the state of “1”,
Vplate/ (Rsel+ ΔRsel+3*Runsel+ Rdummy+ Rch)
It becomes.
[0212]
On the other hand, the data transfer line 35SImmediately after turning on the
Vplate/ (4*Runsel+ ΔRdummy+ Rdummy+ Rch)
It becomes. Therefore,
ΔRdummy= (Rsel-Runsel) + ΔRsel/ 2
If so, the data transfer line 35SCurrent and
[0213]
Therefore, the voltage node EQ is set to VDDAfter changing from 0 to 0 V, the
[0214]
Next, for example, the
[0215]
After this, the voltage node YL is once set to VDDTo 0 V, I /
[0216]
However, this HBLBy reversing, the magnetization of the soft
[0217]
Further, the
[0218]
[0219]
However, this HBLBy reversing, the magnetization of the soft
[0220]
Next, the I /
[0221]
Next, in order to keep the potential of the data transfer line constant and perform the next read operation at high speed, the
[0222]
In this read sequence, the
[0223]
In the circuit configuration of this embodiment, for reading and writing, reading and writing can be performed with only two values corresponding to “0” and “1” as the current of the data transfer line. Therefore, the peripheral circuit of the data transfer line is further simplified. Further, the memory cell includes a sense amplifier circuit and VplateIs connected in series without a transistor. Accordingly, it is possible to prevent the read signal margin from being reduced due to variations in channel resistance of transistors connected in series.
[0224]
In the dummy memory cell configuration of the present embodiment, the
[0225]
(Third embodiment)
FIG. 19 is a diagram showing a configuration of a magnetic memory device according to the third embodiment of the present invention. 19A is a cross-sectional view corresponding to the A-A ′ portion of the plan view of FIG. 1A, and FIG. 19B is a cross-sectional view corresponding to the B-B ′ portion. In FIG. 19, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0226]
The feature of the present embodiment is that the magnetic memory portion composed of the
[0227]
FIG. 19C shows the structure of the granular
[0228]
For example, the
[0229]
Further, the
[0230]
Here, the resistance value and the resistance change amount of the granular
[0231]
Further, the
[0232]
FIG. 20 shows a modification of the present embodiment. 20A is a cross-sectional view corresponding to the AA ′ portion of the plan view of FIG. 1A, FIG. 20B is a cross-sectional view corresponding to the BB ′ portion, and FIG. It is a figure which shows the structure of a granular thin film. In FIG. 20, the same parts as those in FIG. 19 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0233]
This modification is basically the same as that shown above, but has a structure in which a granular
[0234]
Further, as shown in FIG. 20C, the granular
[0235]
Due to the change in the magnetization direction of the granular
[0236]
Of course, this modified example also has a non-magnetic matrix 52.1As Al2OThreeAnd SiO2, MgO, HfO2A non-magnetic insulator parent phase such as may be used. In this modification, the resistance value and the amount of change in resistance are determined by the distance between the ferromagnetic particles and the soft
[0237]
(Fourth embodiment)
FIG. 21 is a diagram showing the configuration of the magnetic memory device according to the fourth embodiment of the present invention. 21A is a plan view, FIG. 21B is a cross-sectional view taken along the line AA ′ in FIG. 21A, and FIG. 21C is a cross-sectional view taken along the line BB ′ in FIG. FIG. 21 (d) is a cross-sectional view taken along the line CC ′ of FIG. 21 (a). In addition, the same code | symbol is attached | subjected to the thing same as FIG. 1, and the description is abbreviate | omitted.
[0238]
A
[0239]
On the
[0240]
In the present embodiment, the
[0241]
The
[0242]
The inter-side wall
[0243]
Further, the
[0244]
The
[0245]
Next, the manufacturing process of the magnetic memory device in FIG. 21 will be described with reference to process cross-sectional views in FIGS. 22 to 25, the parts shown in (a) to (d) respectively correspond to the parts shown in (a) to (d) in FIG. 21.
[0246]
First, as shown in FIG. 22, for example, a conductive film made of W, Al, and AlCu having a thickness of 50 to 1000 nm and a silicon oxide film having a thickness of 5 to 200 nm are formed on an insulating
[0247]
Next, for example, an insulating film made of a silicon oxide film or a silicon nitride film having a thickness of 1 to 200 nm is deposited on the entire surface. The thickness of this insulating film is set to ½ or less of the arrangement interval of the data selection lines 22. Then, as shown in FIG. 23, the insulating film is etched in the vertical direction by anisotropic etching, for example, and the insulating film is selectively left on the side wall where the
[0248]
Next, as shown in FIG. 24, a conductive film made of W, Al, AlCu, Cu, for example, having a thickness of 50 to 2000 nm is deposited on the entire surface, and then appears to the extent that it appears on the surface of the
[0249]
Next, as shown in FIG. 25, for example, a
[0250]
Further, after the resist 71 is applied to the entire surface, the resist 71 is patterned by using a lithography technique, and the soft
[0251]
Further, an insulating film made of a silicon oxide film or a silicon nitride film having a thickness of 50 to 1000 nm is deposited on the entire surface. For example, the insulating film is etched back in a trench surrounded by the
[0252]
In the present embodiment, the insulating
[0253]
Further, the film formation temperature of the
[0254]
For this reason, the process after the formation of the
[0255]
Furthermore, since the
[0256]
However, if the structure and the manufacturing method of this embodiment are used, the
[0257]
Furthermore, in the present embodiment, the processes that require lithography are two processes, that is, the process of forming the
[0258]
Further, FIG. 26 shows a structure of a modification of the present embodiment. 26A is a plan view, FIG. 26B is a cross-sectional view taken along the line AA ′ in FIG. 26A, FIG. 26C is a cross-sectional view taken along the line BB ′ in FIG. d) It is sectional drawing of CC 'part of (a). The same parts as those in FIG. 1 and FIG.
[0259]
The feature of this modification is that the above-described surface insulating film and side wall insulating film are integrated, and an
[0260]
For example, this structure may be formed as follows. A conductive film made of W, Al, AlCu, for example, having a thickness of 50 to 1000 nm is deposited on the entire surface of the insulating
[0261]
In this modification, the thicknesses of the
[0262]
In addition, this invention is not limited to each Example mentioned above. In the above embodiment, as a method for forming an insulating film such as an interlayer insulating film, a surface insulating film, and a sidewall insulating film, an oxide film forming method by thermal oxidation or an oxide film in which oxygen is implanted at a low acceleration energy of about 30 keV is formed. Alternatively, it may be formed by a method of depositing an insulating film, a method of depositing a silicon nitride film, or a combination thereof.
[0263]
In addition, the element isolation film or insulating film forming method itself is a method other than those for converting a magnetic film or a metal film into an insulating film, for example, a method of injecting oxide ions into a deposited magnetic film, or oxidizing a deposited magnetic film. The method may be used.
[0264]
Of course, as the insulating film, resist, spin-on-glass, silicon nitride film, other titanium oxide film, tantalum oxide film, resist, or Al2OThreeAlternatively, a single layer film of an organic paraelectric film or a composite film thereof can be used.
[0265]
Further, the
[0266]
In the second embodiment, the n-type MISFET or the p-type MISFET is used as the switch element. However, these may be switched between the p-type and the n-type if the gate input is inverted. Further, instead of the n-type MISFET, for example, an npn bipolar transistor or a pnp bipolar transistor may be used. When a bipolar transistor is used, a collector electrode is used instead of the drain electrode, an emitter electrode is used instead of the source electrode, a base electrode is used instead of the gate electrode, and the npn is turned on, for example, between the base and emitter electrodes. The forward voltage of the pn junction is positively applied by the transistor, for example, 0.6 V or more for Si, and the negative voltage is applied by the pnp transistor more than the forward voltage, and the base electrode may be set to 0 V to enter the off state.
[0267]
In addition, the present invention can be variously modified and implemented without departing from the scope of the invention.
[0268]
【The invention's effect】
As described above, according to the present invention, the circuit of the data selection line is simplified by making the direction of the current flowing through the data selection line constant during the data write operation and the read operation, and the memory cell is highly integrated. Can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a magnetic memory device according to a first embodiment.
FIG. 2 is a data transfer line resistance RBLMagnetic field HBLThe characteristic view which shows the dependence with respect to.
3 is a diagram showing magnetization states of a ferromagnetic film and a soft magnetic film corresponding to states A to D in FIG. 2;
4 is a diagram showing magnetization states of a ferromagnetic film and a soft magnetic film corresponding to states A to D in FIG. 2;
FIG. 5 shows a magnetic field H in the direction of difficult magnetizationWLOf the ferromagnetic thin film and the magnetic field HBLThe characteristic view which shows dependence.
FIG. 6: Magnetic field HWLIs the parameter R of the data transfer lineBLMagnetic field HBLThe characteristic view which shows the dependence with respect to.
7 is a characteristic diagram showing magnetization states of a ferromagnetic film and a soft magnetic film corresponding to the states A ′ and B ′ and the states A and B in FIG. 6;
FIG. 8: Magnetic field HWLR of the data transfer line when is a zero or positive magnetic fieldBLMagnetic field HBLThe characteristic view which shows the dependence with respect to.
FIG. 9 is a diagram showing a configuration of a memory matrix according to the first embodiment.
FIG. 10 shows a magnetic field H during a read operation and a write operation according to the prior art.BLAnd magnetic field HWLFIG.
FIG. 11 shows a magnetic field H during a read operation and a write operation according to the present embodiment.BLAnd magnetic field HWLFIG.
FIG. 12 is a diagram showing a circuit configuration including a memory matrix according to a second embodiment.
13 is a diagram showing a part of the circuit configuration of FIG. 12 in detail.
FIG. 14 is a diagram showing a configuration of a dummy cell.
FIG. 15 is a diagram showing a configuration of a dummy cell.
FIG. 16 shows a structure of a dummy cell.
FIG. 17 is a timing chart for explaining a write operation.
FIG. 18 is a timing chart for explaining a reading operation.
FIG. 19 is a diagram showing a configuration of a magnetic memory device according to a third embodiment.
FIG. 20 is a diagram showing a configuration of a magnetic memory device according to a third embodiment.
FIG. 21 is a diagram showing a configuration of a magnetic memory device according to a fourth embodiment.
22 is a view showing a manufacturing process of the magnetic memory device in FIG. 21; FIG.
FIG. 23 is a view showing a manufacturing process of the magnetic memory device in FIG. 21;
24 is a view showing a manufacturing process of the magnetic memory device in FIG. 21; FIG.
25 is a view showing a manufacturing process of the magnetic memory device in FIG. 21; FIG.
FIG. 26 is a view showing a modification of the magnetic memory device of FIG.
27 is a view showing a manufacturing process of the magnetic memory device in FIG. 26; FIG.
FIG. 28 is a diagram showing a configuration of a conventional magnetic storage device.
FIG. 29 shows a resistance R of a data transfer line.BLCurrent I of the data selection lineWLThe characteristic view which shows dependence.
FIG. 30 is a diagram showing a magnetization state of a ferromagnetic film.
FIG. 31 is a diagram showing a configuration of a conventional magnetic storage device.
32 is a diagram showing a matrix configuration using the magnetic memory device of FIG. 31;
[Explanation of symbols]
10. Data transfer line
10s... selected data transfer line
11 ... Ferromagnetic film
12 ... Nonmagnetic conductive film
13 ... Soft magnetic film
14 ... Barrier metal layer
15 ... Metal conductive layer
16 ... Magnetic storage unit
20 ... Switch element
20 ... transistor
21 ... Interlayer insulating film
22 ... Data selection line
22S... selected data selection line
22US... unselected data selection line
22D... Data selection line for dummy memory cells
22N... Current supply node
23 ... Memory cell
23S... selected memory cell
23US... unselected memory cells
23D... Dummy memory cell
24N…node
31 ... Transistor
32 ... Transistor
33 ... Transistor
35 ... Data transfer line
36 ... Differential sense amplifier
40 ... p-type MISFET
41 ... n-type MISFET
42 ... MISFET
43 ... transistor
51. Insulating film
52 ... Granular thin film
521... Non-magnetic matrix
522... ferromagnetic particles
52Three... Soft magnetic particles
55. Soft magnetic film
61. Insulating substrate
63 ... Surface insulating film
64 .. Side wall insulating film
65. Conductive film between side walls
66. Conductive film
70 ... interlayer insulating film
71 ... resist
81. Interlayer insulating film
Claims (6)
前記データ転送線に対して交差配置されたデータ選択線とを具備し、
第1の磁性体の磁化容易方向及び第2の磁性体の磁化容易方向は、それぞれ前記データ選択線に平行であり、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第1及び第2の磁性体の両方の磁化方向を前記磁化容易軸に平行な第1の方向、或いは第1の方向と逆向きの第2の方向の何れかに向けることによって、2値データを記憶することを特徴とする磁気記憶装置。A first magnetic body, a second magnetic body having a coercive force smaller than that of the first magnetic body, and a nonmagnetic body formed between the first magnetic body and the second magnetic body. Including data transfer lines;
A data selection line arranged crossing the data transfer line,
The easy magnetization direction of the first magnetic body and the easy magnetization direction of the second magnetic body are each parallel to the data selection line, and the magnetic field generated by the current flowing through the data selection line and the data transfer line By directing the magnetization directions of both the first and second magnetic bodies in either a first direction parallel to the easy axis or a second direction opposite to the first direction, binary data magnetic storage apparatus characterized by storing.
これらのデータ選択線に同一極性且つ大きさの異なる2種類の電圧を供給するための電源ノードと、
磁化容易軸が前記データ選択線と平行である第1の磁性体と、磁化容易軸が前記データ選択線と平行であって、第1の磁性体の保持力よりも小さな保持力を有する第2の磁性体と、第1の磁性体と第2の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、
前記メモリセルにデータを書き込む場合、前記2種類の電圧の一方が選択されたデータ選択線に供給され、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第1及び第2の磁性体の両方の磁化方向を前記磁化容易軸に平行な第1の方向、或いは第1の方向と逆向きの第2の方向の何れかに向けることによって、2値データを記憶し、前記メモリセルからデータを読み出す場合、前記2種類の電圧の他方が選択されたデータ選択線に供給されることを特徴とする磁気記憶装置。Multiple data selection lines,
A power supply node for supplying two types of voltages having the same polarity and different sizes to these data selection lines;
A first magnetic magnetization easy axis is parallel to the data select lines, the magnetization easy axis which is parallel with the data selection line, with a small holding force than the holding force of the first magnetic body A plurality of memory cells each including a second magnetic body and a nonmagnetic body formed between the first magnetic body and the second magnetic body, and intersecting the plurality of data selection lines And arranged data transfer lines,
When writing data to the memory cell, one of the two kinds of voltages is supplied to the selected data selection line, and the first and second voltages are generated by a magnetic field generated from a current flowing through the data selection line and the data transfer line. Binary data is stored by directing both magnetization directions of the two magnetic bodies in a first direction parallel to the easy magnetization axis or a second direction opposite to the first direction; When reading data from the memory cell, the other of the two types of voltages is supplied to a selected data selection line.
前記データ選択線に同一極性且つ大きさの異なる2種類の電流を供給するための電源ノードと、
磁化容易軸が前記データ選択線と平行である第1の磁性体と、磁化容易軸が前記データ選択線と平行であって、第1の磁性体の保持力よりも小さな保持力を有する第2の磁性体と、第1の磁性体と第2の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、
前記メモリセルにデータを書き込む場合、前記2種類の電流の一方が選択されたデータ選択線に供給され、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第1及び第2の磁性体の両方の磁化方向を前記磁化容易軸に平行な第1の方向、或いは第1の方向と逆向きの第2の方向の何れかに向けることによって、2値データを記憶し、前記メモリセルからデータを読み出す場合、前記2種類の電流の他方が選択されたデータ選択線に供給されることを特徴とする磁気記憶装置。Multiple data selection lines,
A power supply node for supplying two types of current having the same polarity and different sizes to the data selection line;
A first magnetic magnetization easy axis is parallel to the data select lines, the magnetization easy axis which is parallel with the data selection line, with a small holding force than the holding force of the first magnetic body A plurality of memory cells each including a second magnetic body and a nonmagnetic body formed between the first magnetic body and the second magnetic body, and intersecting the plurality of data selection lines And arranged data transfer lines,
When writing data to the memory cell, one of the two kinds of currents is supplied to the selected data selection line, and the first and second currents are generated by a magnetic field generated from the current flowing through the data selection line and the data transfer line. Binary data is stored by directing both magnetization directions of the two magnetic bodies in either a first direction parallel to the easy axis or a second direction opposite to the first direction; When reading data from the memory cell, the other of the two kinds of currents is supplied to a selected data selection line.
前記第1の磁性体からなる第1の膜と、
前記第2の磁性体からなる第2の膜と、
前記非磁性体からなる第3の膜とからなり、
前記第3の膜は第1の膜と第2の膜に挟まれて形成されていることを特徴とする請求項1〜3の何れかに記載の磁気記憶装置。The memory cell is
A first film made of the first magnetic material;
A second film made of the second magnetic material;
A third film made of the non-magnetic material,
The magnetic memory device according to claim 1, wherein the third film is formed between the first film and the second film.
前記メモリセルのうち選択されたメモリセルに、前記第1の方向と直交する方向から第2の磁界を印加し、前記第1の方向の磁界と前記第2の磁界との相乗作用により、前記選択されたメモリセルの第1及び第2の磁化状態記憶素子の少なくとも一方の磁化方向を変化させるデータ選択線と、
情報書込み時において、書き込まれる2値情報に応じて、前記選択されたメモリセルの第1及び第2の磁化方向を磁化容易化軸に平行な第1の方向に向けるように、前記第1及び第2の磁界の強さを制御し、情報読み出し時において前記選択されたメモリセルの第1及び第2の磁化状態記憶素子の一方の磁化方向を変化させ、前記第1の方向と逆向きの第2の方向にするように前記第1及び第2の磁界の強さを制御する磁界強度制御手段と、
選択されたメモリセルにおいて、前記第1及び第2の磁化状態記憶素子の磁化方向が平行か反平行であるかを電気的に測定し、読み出し信号を出力する判定手段とを具備してなることを特徴とする磁気記憶装置。A plurality of memory cells each including a first magnetization state storage element and a second magnetization state storage element having a lower coercive force than the first magnetization state storage element, and applying a magnetic field in a first direction to the memory cell; A data transfer line to be applied;
A second magnetic field is applied to a selected memory cell among the memory cells from a direction orthogonal to the first direction, and a synergistic action between the magnetic field in the first direction and the second magnetic field causes the A data selection line for changing the magnetization direction of at least one of the first and second magnetization state storage elements of the selected memory cell;
At the time of writing information, the first and second magnetization directions of the selected memory cell are oriented in a first direction parallel to the magnetization facilitating axis according to binary information to be written. Controlling the strength of the second magnetic field, changing the magnetization direction of one of the first and second magnetization state storage elements of the selected memory cell at the time of reading information , and reversing the first direction Magnetic field strength control means for controlling the strength of the first and second magnetic fields so as to be in the second direction ;
A determination means for electrically measuring whether the magnetization directions of the first and second magnetization state storage elements are parallel or anti-parallel in the selected memory cell and outputting a read signal; A magnetic storage device.
前記データ選択線は、読み出し及び書込み時の何れの場合も、極性の等しい磁界の向きの第2の磁界成分を発生させることを特徴とする請求項5に記載の磁気記憶装置。The data transfer line generates a first magnetic field component having a different magnetic field direction at the time of writing corresponding to each of binary data stored in a memory cell,
6. The magnetic storage device according to claim 5 , wherein the data selection line generates a second magnetic field component having the same magnetic field direction in both cases of reading and writing.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07457798A JP4226679B2 (en) | 1998-03-23 | 1998-03-23 | Magnetic storage |
US09/272,192 US6169688B1 (en) | 1998-03-23 | 1999-03-18 | Magnetic storage device using unipole currents for selecting memory cells |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07457798A JP4226679B2 (en) | 1998-03-23 | 1998-03-23 | Magnetic storage |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11273338A JPH11273338A (en) | 1999-10-08 |
JP4226679B2 true JP4226679B2 (en) | 2009-02-18 |
Family
ID=13551183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07457798A Expired - Fee Related JP4226679B2 (en) | 1998-03-23 | 1998-03-23 | Magnetic storage |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4226679B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502125B2 (en) * | 2019-09-12 | 2022-11-15 | Kioxia Corporation | Magnetoresistive memory device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169689B1 (en) * | 1999-12-08 | 2001-01-02 | Motorola, Inc. | MTJ stacked cell memory sensing method and apparatus |
DE10043218C2 (en) * | 2000-09-01 | 2003-04-24 | Infineon Technologies Ag | Circuit arrangement and method for accelerating aging in an MRAM |
JP4577334B2 (en) * | 2000-11-27 | 2010-11-10 | 株式会社日立製作所 | Semiconductor device |
JP2003007982A (en) * | 2001-06-22 | 2003-01-10 | Nec Corp | Magnetic storage device and method of designing the same |
JP4570313B2 (en) * | 2001-10-25 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | Thin film magnetic memory device |
US6815248B2 (en) * | 2002-04-18 | 2004-11-09 | Infineon Technologies Ag | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing |
KR100448853B1 (en) * | 2002-05-20 | 2004-09-18 | 주식회사 하이닉스반도체 | Magnetic random access memory |
JP4646485B2 (en) * | 2002-06-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | Thin film magnetic memory device |
JP2004055918A (en) * | 2002-07-22 | 2004-02-19 | Toshiba Corp | Magnetic storage device and its manufacturing method |
JP3906145B2 (en) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | Magnetic random access memory |
US7071009B2 (en) * | 2004-04-01 | 2006-07-04 | Headway Technologies, Inc. | MRAM arrays with reduced bit line resistance and method to make the same |
JP4749454B2 (en) * | 2008-09-02 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | Thin film magnetic memory device |
US9768229B2 (en) * | 2015-10-22 | 2017-09-19 | Western Digital Technologies, Inc. | Bottom pinned SOT-MRAM bit structure and method of fabrication |
-
1998
- 1998-03-23 JP JP07457798A patent/JP4226679B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502125B2 (en) * | 2019-09-12 | 2022-11-15 | Kioxia Corporation | Magnetoresistive memory device |
Also Published As
Publication number | Publication date |
---|---|
JPH11273338A (en) | 1999-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6169688B1 (en) | Magnetic storage device using unipole currents for selecting memory cells | |
JP6280195B1 (en) | Magnetic memory | |
US8779496B2 (en) | Spin FET, magnetoresistive element and spin memory | |
US8357982B2 (en) | Magnetic memory | |
KR100521825B1 (en) | Magnetic memory device and method of manufacturing the same | |
US8897061B2 (en) | MTJ cell for an MRAM device and a manufacturing method thereof | |
US7307302B2 (en) | Magneto-resistive effect element and magnetic memory | |
US7109539B2 (en) | Multiple-bit magnetic random access memory cell employing adiabatic switching | |
KR101312900B1 (en) | Storage element and memory | |
US7751235B2 (en) | Semiconductor memory device and write and read methods of the same | |
KR20080070597A (en) | Magnetoresistive element and magnetic memory | |
JP4226679B2 (en) | Magnetic storage | |
KR20050039842A (en) | Magnetoresistant device and magnetic memory device further comme nts | |
KR101958420B1 (en) | Magnetic memory device and method of operating the same | |
US8036024B2 (en) | Magnetic storage element storing data by magnetoresistive effect | |
JP2012028489A (en) | Magnetic storage device | |
CN114649471A (en) | Three-dimensional funnel-shaped spin-transfer torque MRAM cell with non-uniform thickness of each layer | |
JP2000187976A (en) | Magnetic thin film memory and its recording and reproducing method | |
CN110956988A (en) | Storage device | |
JP3839958B2 (en) | Magnetic storage | |
US7295460B2 (en) | Magnetic memory cell, magnetic memory device, and method of manufacturing magnetic memory device | |
US7522450B2 (en) | Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method | |
JP2005203443A (en) | Magnetoresistive effect element and magnetic memory device | |
JP4537981B2 (en) | Magnetic storage | |
WO2009107780A1 (en) | Magnetoresistive memory device and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |