JP4220651B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラ Download PDFInfo
- Publication number
- JP4220651B2 JP4220651B2 JP2000122366A JP2000122366A JP4220651B2 JP 4220651 B2 JP4220651 B2 JP 4220651B2 JP 2000122366 A JP2000122366 A JP 2000122366A JP 2000122366 A JP2000122366 A JP 2000122366A JP 4220651 B2 JP4220651 B2 JP 4220651B2
- Authority
- JP
- Japan
- Prior art keywords
- surge
- output
- circuit
- output signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は大きなサージを発生する誘導負荷を駆動するのに適したプログラマブルコントローラに関する。
【０００２】
【従来の技術】
従来方式について、図１、図２により以下説明する。
図１にプログラマブルコントローラの出力回路の回路構成例及び出力回路に例えば電磁弁などの誘導負荷を接続した例を示す。演算制御部（図示せず）からのプログラムコントローラが制御対象を制御するための出力信号１が出力信号を絶縁して外部へ伝えるフォトカプラ２に与えられる。フォトカプラ２からの出力信号はこれを電流増幅し、外部の負荷をＯＮ／ＯＦＦ駆動するトランジスタ３に与えられる。トランジスタ３は外部の負荷を駆動する。外部では駆動しようとする誘導負荷４とこの誘導負荷４を動かすための電源５が接続されている。
【０００３】
図２に演算制御部からの出力信号１の波形Ａと誘導負荷をＯＮ／ＯＦＦする信号６の波形Ｂのそれぞれのタイムチャートを示す。
図示のように、信号１がＯＦＦからＯＮに変化するときは、誘導負荷はＯＦＦからＯＮに特段の波形の乱れなく動作するが、信号１がＯＮからＯＦＦに変化する時は、誘導負荷が接続されている場合では逆起電力が発生し、大きなサージ７を発生する。これは誘導負荷のインダクタンスが大きければ大きい程サージは大きく、且つノイズが大きいものとなる。
【０００４】
このサージに起因するノイズは、出力回路の出力端子よりプログラマブルコントローラの内部に入り込み、プログラマブルコントローラの内部の制御回路が最悪の場合には誤動作に至ってしまう。このとき、フォトカプラ２によりノイズは低減されるが十分ではない。さらに、このノイズは外部へ出るか、負荷の電源５に入るかして悪影響をもたらす。
【０００５】
この対処として、従来では、誘導負荷４に並列にコンデンサと抵抗器が直列に構成されたサージキラー８を接続し、誘導負荷４から発生するサージを吸収し、抑える方法、あるいは出力部の出力端子部にダイオードを設け、ここでサージをカットする方法が知られている。
【０００６】
しかし、誘導負荷のインダクタンスが大きくなるにつれて、サージレベルやエネルギーが大きくなり、従来の方法ではサージの吸収やカットには限界があるため、大きい誘導負荷に対しては、コントローラ内部への侵入を抑えきれず、誤動作の可能性がある。
【０００７】
更に、特開平６−２９１６３１号公報に記載のように駆動素子のゲートに選択的に抵抗を入れ抵抗値を変化させ、ゲート電圧の増加あるいは減少させる速度を遅くして、ノイズ並びにサージ電圧を抑制する方法がある。この方法ではサージ電圧を抑制する効果はあるが、信号の応答速度が遅くなると言う特性が付随する。
【０００８】
【発明が解決しようとする課題】
従来のサージキラーの挿入では、比較的大きな誘導負荷のＯＮ／ＯＦＦ駆動に伴い発生するサージを抑えきれず、その効果は十分ではない。
【０００９】
プログラマブルコントローラには種々の負荷が接続され、それが誘導負荷である場合にもそのインダクタンスの大きさはさまざまである。一方、サージが抑制されればそれで良いものではなく、信号の応答速度の遅れ（以下単に遅れという）が出来るだけ小さいことがプログラマブルコントローラのユーザにとって最も重要なことである。先に述べた駆動素子に抵抗を接続しそれを変化させる方法では遅れとのバランスが考慮されていず、単にサージの低減について述べられている。更に、プログラマブルコントローラのユーザの使用環境や、装置のノイズ対策の度合いなどから、ユーザによっては遅れを重視する場合もあるし、サージによるノイズを重視する場合もある。従来の技術では、このようなユーザの設計思想を反映することが出来なかった。
【００１０】
従って、本発明の目的は、遅延とのバランスを考慮しながら誘導負荷から発生するサージを抑えるプログラマブルコントローラを提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、制御対象となる装置を制御する出力信号を出力する演算制御部と、前記出力信号を複数の端子の１つにスイッチングするスイッチ回路と、
前記端子にそれぞれ接続され互いに値の異なる複数の前記出力信号の変化速度を遅らせる素子を含む出力遅延回路と、前記出力遅延回路の制御を受け前記制御対象となる装置の負荷を制御する負荷制御回路と、サージをモニタしサージレベルが所定の範囲内かを判定する判定回路と、前記判定回路の出力を受けサージレベルが所定の範囲に入るよう前記スイッチ回路のスイッチングの切り替えを制御するスイッチ制御回路と , を備え , 前記スイッチ制御回路は、前記スイッチ回路をサージレベルが前記ある決められた範囲に入って、且つ前記出力信号の変化速度を最も少なく遅らせる端子にスイッチングするよう制御することを特徴とする。
【００１２】
【発明の実施の形態】
図４により、本発明の原理を説明する。
従来では、図２に示すように、負荷がＯＮ→ＯＦＦに変化した時、サージ７が発生していた。これは誘導負荷の逆起電力の原理で発生するもので、ＯＮ→ＯＦＦの切り替わる速度が速いほど、サージレベルが大きくなる。従って、このＯＮ→ＯＦＦの切り替わる速度をどんどん遅くしてゆくと（図４の例ではＡのＳＷ−１ → ＳＷ−４）、図４のＢの波形に示すように、サージレベルが小さくなる。
【００１３】
本発明は、負荷で発生するサージレベルを検出し、サージが図４のＢのサージ検出レベル５０以下になるように、このＳＷ−１〜ＳＷ−４を切替え、自動的に調整するものである。なお、またユーザがユーザの設計思想に基づいてプログラマブルコントローラの制御プログラムによってＳＷの一つを指定することも可能である。
【００１４】
この原理を応用した一実施例を以下に説明する。
図３に、本発明の実施例を示す。
図で演算制御部１００は制御のための一般のプログラムと本実施例でのスイッチを指定するプログラムを含む制御プログラムと、出力ＩＣ９と、詳細を後述するＳＷＩＣ切り替え制御部１９とを有する。演算制御部１００の演算結果２１を出力する時、この出力は出力ＩＣ９の出力ポート２２に出力される。この出力信号１０は出力回路２００に与えられ、外部へと出力される。なお、図示していないがプログラマブルコントローラは入力回路も備えており、出力対象から得られる情報を合わせて制御プログラムで演算を行なう。更に、入力回路からは上記の本実施例でのスイッチの指定の入力も出来る。
【００１５】
次に、出力回路２００について詳述する。スイッチ機能内蔵ＩＣ１２は出力ＩＣ９のポート２２から出力される演算出力である出力信号１０を入力とし、出力ＩＣのポート２３から与えられる制御信号に従って、出力信号１０を複数の（本実施例では４個の）端子のいずれかにスイッチングする。４個は例であってより精密な制御を望む場合は数を増やしても良い。これらの端子はそれぞれ抵抗値の異なる４種類の抵抗器１３（Ｒ１〜Ｒ４、Ｒ１が最も抵抗値が低く、Ｒ４が最も抵抗値が高い）の１つに接続される。抵抗器１３の他端は共通にコンデンサ１５に接続されており、抵抗器１３とコンデンサ１５で出力遅延回路が構成されている。ＦＥＴ１４はコンデンサ１５の電圧を電流に変換する働きをする。一方、出力信号１０がＯＦＦからＯＮに切り替わるときは信号はダイオード１１を通って抵抗値はほとんどなく遅延時間なしでＦＥＴ１４に与えられるように構成されている。ＦＥＴ１４はさらにフォトカプラ２に接続され、フォトカプラ２の出力は従来と同様に出力用トランジスタ３のゲートに与えられ、出力用トランジスタ３により外部負荷４のＯＮ／ＯＦＦが制御される。
【００１６】
本実施例ではサージ電圧がフォトカプラ２４でモニタされ、コンデンサ２５によりサージピークホールド信号１６が得られる。サージピークホールド信号１６は比較器１７である電圧、すなわち、図４でのサージ検出レベル５０に当たる電圧と比較され、サージピークホールド信号１６がサージ検出レベル５０より高いとき“１”、低いとき“０”となる比較器出力信号１８が出力される。比較器出力信号１８はＳＷＩＣ切り替え制御部１９に入力される。ＳＷＩＣ切り替え制御部１９の出力は出力ＩＣ９のポート２３に与えられる。
【００１７】
次に、出力信号１０がＯＮからＯＦＦへ変化した場合の動作を説明する。プログラマブルコントローラに負荷４を接続したときの初期の状態では、スイッチ機能内蔵ＩＣ１２では出力信号１は抵抗値が最も低いＲ１の端子にスイッチングされている。このときサージがどの程度大きいかは制御対象となる誘導負荷のインダクタンスの大きさによる。このときのサージレベルによって、前述の構成に従い、ＳＷＩＣ切り替え制御部１９に入力される比較器出力信号１８の値が決まる。もし、これが“０”であれば既に、サージレベルはサージ検出レベル５０より小さく悪影響を与えないレベルであるとされるから、スイッチ機能内蔵ＩＣ１２でのそのスイッチング状態を維持させる。比較器出力信号の値が“１”であればサージレベルはサージ検出レベル５０を超えていることを示すから、ＳＷＩＣ切り替え制御部１９は出力ＩＣ９のポート２３を通してスイッチ機能内蔵ＩＣ１２に次に抵抗値の高いＲ２にスイッチングさせる。こうすることにより、出力信号１０の変化の速度がより遅くなるからサージレベルは下がる。以下同様にして、比較器出力信号１８の値が“０”となるまでスイッチ機能内蔵ＩＣ１２に、より高い抵抗値を持つ端子に切り替えさせる。この信号が“０”であることを検出した時点で、スイッチ機能内蔵ＩＣ１２での切替えは変更せず、固定し、維持する。以上の動作で、負荷にて発生するサージが基準値以下になり、且つ出力信号の遅れは最小限になるように制御ができる。
【００１８】
以上が自動制御によるサージレベルの制御である。以下に、上記実施例と同じ出力信号の遅延回路及びスイッチング回路を使った他の実施例を説明する。
【００１９】
ユーザによって、サージレベルを重視するか、出力信号の切り替え速度を重視するかは異なる。サージレベルを重視する場合には近くにノイズに弱い装置がある環境で使用する場合やサージキラーなどを使っていない場合などがある。また、出力信号の切り替え速度を重視する場合は、即応性が厳しく求められる制御対象装置を扱う場合や、ノイズ対策の必要性の少ない環境で使用する場合などである。
【００２０】
制御プログラムの中にスイッチ機能内蔵ＩＣでのスイッチングをユーザが指定する部分を設ける。これを符号２０で表す。ここであるスイッチング（例えば、Ｒ２につながる端子２との接続）を指定するとこれが出力ＩＣのポート２３に与えられ指定されたスイッチングがスイッチ機能内蔵ＩＣ１２内で行なわれる。上記実施例では２つのラダー回路で４つの端子を選択しているが、１つの端子に１つのラダー回路を対応させてもよい。ポート２３では制御プログラムからのスイッチングの指定がある場合はそれをＳＷＩＣ切り替え制御部１９からの信号に優先させる。以上の実施例ではユーザの要求に合致した出力信号の遅れと、サージレベルの大きさが実現出来る。
【００２１】
【発明の効果】
本発明によれば、適正な出力信号の遅れで、プログラマブルコントローラの出力に接続された誘導負荷より発生するサージを抑えることの出来るプログラマブルコントローラが実現できる。
【図面の簡単な説明】
【図１】従来技術の構成例を示す図。
【図２】従来技術回路のタイミングチャート。
【図３】本発明の実施の構成例を示す図。
【図４】本発明のタイミングチャート。
【符号の説明】
１． 出力信号
２． 絶縁素子（フォトカプラ）
３． 出力用トランジスタ
４． 誘導負荷
５． 負荷駆動用電源
６． 誘導負荷ＯＮ／ＯＦＦ信号
７． サージ波形
８． サージキラー
９． 出力用ＩＣ
１０． 出力ＩＣ出力信号
１１． ダイオード
１２． スイッチ機能内蔵ＩＣ
１３． 抵抗器（Ｒ１〜Ｒ４）
１４． ＦＥＴトランジスタ
１５． コンデンサ
１６． サージピークホールド信号
１７． 比較器（コンパレータＩＣ）
１８． 比較器出力信号
１９． ＳＷＩＣ切替え制御部
２０． 制御プログラム内、出力コイル
５０．サージ検出基準レベル
【発明の属する技術分野】
本発明は大きなサージを発生する誘導負荷を駆動するのに適したプログラマブルコントローラに関する。
【０００２】
【従来の技術】
従来方式について、図１、図２により以下説明する。
図１にプログラマブルコントローラの出力回路の回路構成例及び出力回路に例えば電磁弁などの誘導負荷を接続した例を示す。演算制御部（図示せず）からのプログラムコントローラが制御対象を制御するための出力信号１が出力信号を絶縁して外部へ伝えるフォトカプラ２に与えられる。フォトカプラ２からの出力信号はこれを電流増幅し、外部の負荷をＯＮ／ＯＦＦ駆動するトランジスタ３に与えられる。トランジスタ３は外部の負荷を駆動する。外部では駆動しようとする誘導負荷４とこの誘導負荷４を動かすための電源５が接続されている。
【０００３】
図２に演算制御部からの出力信号１の波形Ａと誘導負荷をＯＮ／ＯＦＦする信号６の波形Ｂのそれぞれのタイムチャートを示す。
図示のように、信号１がＯＦＦからＯＮに変化するときは、誘導負荷はＯＦＦからＯＮに特段の波形の乱れなく動作するが、信号１がＯＮからＯＦＦに変化する時は、誘導負荷が接続されている場合では逆起電力が発生し、大きなサージ７を発生する。これは誘導負荷のインダクタンスが大きければ大きい程サージは大きく、且つノイズが大きいものとなる。
【０００４】
このサージに起因するノイズは、出力回路の出力端子よりプログラマブルコントローラの内部に入り込み、プログラマブルコントローラの内部の制御回路が最悪の場合には誤動作に至ってしまう。このとき、フォトカプラ２によりノイズは低減されるが十分ではない。さらに、このノイズは外部へ出るか、負荷の電源５に入るかして悪影響をもたらす。
【０００５】
この対処として、従来では、誘導負荷４に並列にコンデンサと抵抗器が直列に構成されたサージキラー８を接続し、誘導負荷４から発生するサージを吸収し、抑える方法、あるいは出力部の出力端子部にダイオードを設け、ここでサージをカットする方法が知られている。
【０００６】
しかし、誘導負荷のインダクタンスが大きくなるにつれて、サージレベルやエネルギーが大きくなり、従来の方法ではサージの吸収やカットには限界があるため、大きい誘導負荷に対しては、コントローラ内部への侵入を抑えきれず、誤動作の可能性がある。
【０００７】
更に、特開平６−２９１６３１号公報に記載のように駆動素子のゲートに選択的に抵抗を入れ抵抗値を変化させ、ゲート電圧の増加あるいは減少させる速度を遅くして、ノイズ並びにサージ電圧を抑制する方法がある。この方法ではサージ電圧を抑制する効果はあるが、信号の応答速度が遅くなると言う特性が付随する。
【０００８】
【発明が解決しようとする課題】
従来のサージキラーの挿入では、比較的大きな誘導負荷のＯＮ／ＯＦＦ駆動に伴い発生するサージを抑えきれず、その効果は十分ではない。
【０００９】
プログラマブルコントローラには種々の負荷が接続され、それが誘導負荷である場合にもそのインダクタンスの大きさはさまざまである。一方、サージが抑制されればそれで良いものではなく、信号の応答速度の遅れ（以下単に遅れという）が出来るだけ小さいことがプログラマブルコントローラのユーザにとって最も重要なことである。先に述べた駆動素子に抵抗を接続しそれを変化させる方法では遅れとのバランスが考慮されていず、単にサージの低減について述べられている。更に、プログラマブルコントローラのユーザの使用環境や、装置のノイズ対策の度合いなどから、ユーザによっては遅れを重視する場合もあるし、サージによるノイズを重視する場合もある。従来の技術では、このようなユーザの設計思想を反映することが出来なかった。
【００１０】
従って、本発明の目的は、遅延とのバランスを考慮しながら誘導負荷から発生するサージを抑えるプログラマブルコントローラを提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、制御対象となる装置を制御する出力信号を出力する演算制御部と、前記出力信号を複数の端子の１つにスイッチングするスイッチ回路と、
前記端子にそれぞれ接続され互いに値の異なる複数の前記出力信号の変化速度を遅らせる素子を含む出力遅延回路と、前記出力遅延回路の制御を受け前記制御対象となる装置の負荷を制御する負荷制御回路と、サージをモニタしサージレベルが所定の範囲内かを判定する判定回路と、前記判定回路の出力を受けサージレベルが所定の範囲に入るよう前記スイッチ回路のスイッチングの切り替えを制御するスイッチ制御回路と , を備え , 前記スイッチ制御回路は、前記スイッチ回路をサージレベルが前記ある決められた範囲に入って、且つ前記出力信号の変化速度を最も少なく遅らせる端子にスイッチングするよう制御することを特徴とする。
【００１２】
【発明の実施の形態】
図４により、本発明の原理を説明する。
従来では、図２に示すように、負荷がＯＮ→ＯＦＦに変化した時、サージ７が発生していた。これは誘導負荷の逆起電力の原理で発生するもので、ＯＮ→ＯＦＦの切り替わる速度が速いほど、サージレベルが大きくなる。従って、このＯＮ→ＯＦＦの切り替わる速度をどんどん遅くしてゆくと（図４の例ではＡのＳＷ−１ → ＳＷ−４）、図４のＢの波形に示すように、サージレベルが小さくなる。
【００１３】
本発明は、負荷で発生するサージレベルを検出し、サージが図４のＢのサージ検出レベル５０以下になるように、このＳＷ−１〜ＳＷ−４を切替え、自動的に調整するものである。なお、またユーザがユーザの設計思想に基づいてプログラマブルコントローラの制御プログラムによってＳＷの一つを指定することも可能である。
【００１４】
この原理を応用した一実施例を以下に説明する。
図３に、本発明の実施例を示す。
図で演算制御部１００は制御のための一般のプログラムと本実施例でのスイッチを指定するプログラムを含む制御プログラムと、出力ＩＣ９と、詳細を後述するＳＷＩＣ切り替え制御部１９とを有する。演算制御部１００の演算結果２１を出力する時、この出力は出力ＩＣ９の出力ポート２２に出力される。この出力信号１０は出力回路２００に与えられ、外部へと出力される。なお、図示していないがプログラマブルコントローラは入力回路も備えており、出力対象から得られる情報を合わせて制御プログラムで演算を行なう。更に、入力回路からは上記の本実施例でのスイッチの指定の入力も出来る。
【００１５】
次に、出力回路２００について詳述する。スイッチ機能内蔵ＩＣ１２は出力ＩＣ９のポート２２から出力される演算出力である出力信号１０を入力とし、出力ＩＣのポート２３から与えられる制御信号に従って、出力信号１０を複数の（本実施例では４個の）端子のいずれかにスイッチングする。４個は例であってより精密な制御を望む場合は数を増やしても良い。これらの端子はそれぞれ抵抗値の異なる４種類の抵抗器１３（Ｒ１〜Ｒ４、Ｒ１が最も抵抗値が低く、Ｒ４が最も抵抗値が高い）の１つに接続される。抵抗器１３の他端は共通にコンデンサ１５に接続されており、抵抗器１３とコンデンサ１５で出力遅延回路が構成されている。ＦＥＴ１４はコンデンサ１５の電圧を電流に変換する働きをする。一方、出力信号１０がＯＦＦからＯＮに切り替わるときは信号はダイオード１１を通って抵抗値はほとんどなく遅延時間なしでＦＥＴ１４に与えられるように構成されている。ＦＥＴ１４はさらにフォトカプラ２に接続され、フォトカプラ２の出力は従来と同様に出力用トランジスタ３のゲートに与えられ、出力用トランジスタ３により外部負荷４のＯＮ／ＯＦＦが制御される。
【００１６】
本実施例ではサージ電圧がフォトカプラ２４でモニタされ、コンデンサ２５によりサージピークホールド信号１６が得られる。サージピークホールド信号１６は比較器１７である電圧、すなわち、図４でのサージ検出レベル５０に当たる電圧と比較され、サージピークホールド信号１６がサージ検出レベル５０より高いとき“１”、低いとき“０”となる比較器出力信号１８が出力される。比較器出力信号１８はＳＷＩＣ切り替え制御部１９に入力される。ＳＷＩＣ切り替え制御部１９の出力は出力ＩＣ９のポート２３に与えられる。
【００１７】
次に、出力信号１０がＯＮからＯＦＦへ変化した場合の動作を説明する。プログラマブルコントローラに負荷４を接続したときの初期の状態では、スイッチ機能内蔵ＩＣ１２では出力信号１は抵抗値が最も低いＲ１の端子にスイッチングされている。このときサージがどの程度大きいかは制御対象となる誘導負荷のインダクタンスの大きさによる。このときのサージレベルによって、前述の構成に従い、ＳＷＩＣ切り替え制御部１９に入力される比較器出力信号１８の値が決まる。もし、これが“０”であれば既に、サージレベルはサージ検出レベル５０より小さく悪影響を与えないレベルであるとされるから、スイッチ機能内蔵ＩＣ１２でのそのスイッチング状態を維持させる。比較器出力信号の値が“１”であればサージレベルはサージ検出レベル５０を超えていることを示すから、ＳＷＩＣ切り替え制御部１９は出力ＩＣ９のポート２３を通してスイッチ機能内蔵ＩＣ１２に次に抵抗値の高いＲ２にスイッチングさせる。こうすることにより、出力信号１０の変化の速度がより遅くなるからサージレベルは下がる。以下同様にして、比較器出力信号１８の値が“０”となるまでスイッチ機能内蔵ＩＣ１２に、より高い抵抗値を持つ端子に切り替えさせる。この信号が“０”であることを検出した時点で、スイッチ機能内蔵ＩＣ１２での切替えは変更せず、固定し、維持する。以上の動作で、負荷にて発生するサージが基準値以下になり、且つ出力信号の遅れは最小限になるように制御ができる。
【００１８】
以上が自動制御によるサージレベルの制御である。以下に、上記実施例と同じ出力信号の遅延回路及びスイッチング回路を使った他の実施例を説明する。
【００１９】
ユーザによって、サージレベルを重視するか、出力信号の切り替え速度を重視するかは異なる。サージレベルを重視する場合には近くにノイズに弱い装置がある環境で使用する場合やサージキラーなどを使っていない場合などがある。また、出力信号の切り替え速度を重視する場合は、即応性が厳しく求められる制御対象装置を扱う場合や、ノイズ対策の必要性の少ない環境で使用する場合などである。
【００２０】
制御プログラムの中にスイッチ機能内蔵ＩＣでのスイッチングをユーザが指定する部分を設ける。これを符号２０で表す。ここであるスイッチング（例えば、Ｒ２につながる端子２との接続）を指定するとこれが出力ＩＣのポート２３に与えられ指定されたスイッチングがスイッチ機能内蔵ＩＣ１２内で行なわれる。上記実施例では２つのラダー回路で４つの端子を選択しているが、１つの端子に１つのラダー回路を対応させてもよい。ポート２３では制御プログラムからのスイッチングの指定がある場合はそれをＳＷＩＣ切り替え制御部１９からの信号に優先させる。以上の実施例ではユーザの要求に合致した出力信号の遅れと、サージレベルの大きさが実現出来る。
【００２１】
【発明の効果】
本発明によれば、適正な出力信号の遅れで、プログラマブルコントローラの出力に接続された誘導負荷より発生するサージを抑えることの出来るプログラマブルコントローラが実現できる。
【図面の簡単な説明】
【図１】従来技術の構成例を示す図。
【図２】従来技術回路のタイミングチャート。
【図３】本発明の実施の構成例を示す図。
【図４】本発明のタイミングチャート。
【符号の説明】
１． 出力信号
２． 絶縁素子（フォトカプラ）
３． 出力用トランジスタ
４． 誘導負荷
５． 負荷駆動用電源
６． 誘導負荷ＯＮ／ＯＦＦ信号
７． サージ波形
８． サージキラー
９． 出力用ＩＣ
１０． 出力ＩＣ出力信号
１１． ダイオード
１２． スイッチ機能内蔵ＩＣ
１３． 抵抗器（Ｒ１〜Ｒ４）
１４． ＦＥＴトランジスタ
１５． コンデンサ
１６． サージピークホールド信号
１７． 比較器（コンパレータＩＣ）
１８． 比較器出力信号
１９． ＳＷＩＣ切替え制御部
２０． 制御プログラム内、出力コイル
５０．サージ検出基準レベル
Claims (1)
- 制御対象となる装置を制御する出力信号を出力する演算制御部と、
前記出力信号を複数の端子の１つにスイッチングするスイッチ回路と、
前記端子にそれぞれ接続され互いに値の異なる複数の前記出力信号の変化速度を遅らせる素子を含む出力遅延回路と、
前記出力遅延回路の制御を受け前記制御対象となる装置の負荷を制御する負荷制御回路と、
サージをモニタしサージレベルが所定の範囲内かを判定する判定回路と、
前記判定回路の出力を受けサージレベルが所定の範囲に入るよう前記スイッチ回路のスイッチングの切り替えを制御するスイッチ制御回路と,
を備え,
前記スイッチ制御回路は、前記スイッチ回路をサージレベルが前記ある決められた範囲に入って、且つ前記出力信号の変化速度を最も少なく遅らせる端子にスイッチングするよう制御することを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122366A JP4220651B2 (ja) | 2000-04-18 | 2000-04-18 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122366A JP4220651B2 (ja) | 2000-04-18 | 2000-04-18 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001306109A JP2001306109A (ja) | 2001-11-02 |
| JP4220651B2 true JP4220651B2 (ja) | 2009-02-04 |
Family
ID=18632850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122366A Expired - Fee Related JP4220651B2 (ja) | 2000-04-18 | 2000-04-18 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4220651B2 (ja) |
-
2000
- 2000-04-18 JP JP2000122366A patent/JP4220651B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001306109A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6961944B2 (ja) | パワー半導体モジュール | |
| EP1441441B1 (en) | Gate driving circuit | |
| US9257830B2 (en) | Semiconductor device | |
| US5008771A (en) | Diagnostic circuit for units providing current control and protection against excessive heat dissipation for semiconductor power devices | |
| JP2531953B2 (ja) | 電流制限器 | |
| JP2000050623A (ja) | 過渡応答回路網および同期整流器デバイスを不活性化する方法および電力変換器 | |
| KR970072581A (ko) | 자기저항 기기내의 전류 정형 장치 및 그 정형 방법 | |
| US20080030270A1 (en) | Startup and shutdown click noise elimination for class d amplifier | |
| JP2004531199A (ja) | 電流モードが制御されるスイッチモード電源 | |
| KR940004923A (ko) | 모터 및 유도성 부하를 위한 제어시스템 | |
| JP3820167B2 (ja) | 半導体スイッチング装置 | |
| US7154326B2 (en) | Dither amplitude correction for constant current drivers | |
| KR20070064447A (ko) | 직류 변환기를 사용하는 통신 시스템의 전원 공급 장치 | |
| JPS59139606A (ja) | コイル電流制御装置 | |
| EP2128950A1 (en) | Protection system for voltage transformers | |
| JP4220651B2 (ja) | プログラマブルコントローラ | |
| CN108736696A (zh) | 半导体装置及其控制方法 | |
| US9608525B2 (en) | Selected-parameter adaptive switching for power converters | |
| JP4713347B2 (ja) | 半導体素子の駆動回路 | |
| EP0624951B1 (en) | Control circuit for slowly turning off a power switch | |
| JPH1127933A (ja) | 電気消費体の出力を制御する方法及び装置 | |
| JP2002165454A (ja) | 交流電圧調整装置 | |
| JP4266594B2 (ja) | 電圧安定化回路 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JP2023093292A (ja) | ゲート駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051107 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20051107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |