JP4214714B2 - Method for producing group III nitride compound semiconductor - Google Patents

Method for producing group III nitride compound semiconductor Download PDF

Info

Publication number
JP4214714B2
JP4214714B2 JP2002147130A JP2002147130A JP4214714B2 JP 4214714 B2 JP4214714 B2 JP 4214714B2 JP 2002147130 A JP2002147130 A JP 2002147130A JP 2002147130 A JP2002147130 A JP 2002147130A JP 4214714 B2 JP4214714 B2 JP 4214714B2
Authority
JP
Japan
Prior art keywords
group iii
compound semiconductor
iii nitride
nitride compound
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002147130A
Other languages
Japanese (ja)
Other versions
JP2003068662A (en
Inventor
久喜 加藤
誠 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2002147130A priority Critical patent/JP4214714B2/en
Priority to US10/479,483 priority patent/US20040169192A1/en
Priority to EP02730885A priority patent/EP1403912A4/en
Priority to PCT/JP2002/005446 priority patent/WO2002099859A1/en
Priority to TW91111951A priority patent/TW550709B/en
Publication of JP2003068662A publication Critical patent/JP2003068662A/en
Application granted granted Critical
Publication of JP4214714B2 publication Critical patent/JP4214714B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明はIII族窒化物系化合物半導体の製造方法に関する。尚、III族窒化物系化合物半導体とは、例えばAlN、GaN、InNのような2元系、AlxGa1-xN、AlxIn1-xN、GaxIn1-xN(いずれも0<x<1)のような3元系、AlxGayIn1-x-yN(0<x<1, 0<y<1, 0<x+y<1)の4元系を包括した一般式AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)で表されるものがある。なお、本明細書においては、特に断らない限り、単にIII族窒化物系化合物半導体と言う場合は、伝導型をp型あるいはn型にするための不純物がドープされたIII族窒化物系化合物半導体をも含んだ表現とする。
【0002】
【従来の技術】
III族窒化物系化合物半導体は、例えば発光素子とした場合、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移型の半導体であり、発光ダイオード(LED)やレーザダイオード(LD)等の発光素子に応用されている。また、そのバンドギャップが広いため、他の半導体を用いた素子よりも高温において安定した動作を期待できることから、FET等トランジスタへの応用も盛んに開発されている。また、ヒ素(As)を主成分としていないことで、環境面からも様々な半導体素子一般への開発が期待されている。このIII族窒化物系化合物半導体では、サファイアを基板とし、その上に形成した素子の他、炭化ケイ素(SiC)基板やシリコン(Si)基板を用いるものがある。
【0003】
【発明が解決しようとする課題】
III族窒化物系化合物半導体を基板上にエピタキシャル成長させる際、基板が完全に洗浄されていない場合や微細なきずを有する場合、又は成長条件が最適でない場合など、バッファ層を介しても基板の汚れやきずの上部には単結晶のIII族窒化物系化合物半導体が形成されない場合がある。このような基板の汚れやきずが極めて小さい領域であっても、単結晶のIII族窒化物系化合物半導体が形成されない領域は、III族窒化物系化合物半導体を厚膜にエピタキシャル成長させるほど広がっていく。これはピットと呼ばれるもので、III族窒化物系化合物半導体においては、一般的に側面を{1−101}面とする倒立六角錐状のものとして現れる。この側面は、III族窒化物系化合物半導体の成長面がc面{0001}面である場合、それらのなす角度が約62度で、場合によってはIII族窒化物系化合物半導体をエピタキシャル成長させた膜厚程度の大きさのピットとなる場合も有り得る。
【0004】
また、III族窒化物系化合物半導体と格子定数や熱膨張率の近い基板は安価に得られるものが無い。そのためサファイア、シリコン、SiC、スピネル(MgAl2O4)などの異種基板を用いることが一般的である。しかし、サファイア、シリコン、SiC、スピネル(MgAl2O4)などの異種基板上にIII族窒化物系化合物半導体をエピタキシャル成長させると、極めて多量の貫通転位を有するIII族窒化物系化合物半導体が形成されてしまう。この貫通転位も、上記ピット形成の始点となる場合がある。
【0005】
この様子を図4に示す。図4は、基板1に、バッファ層2を介してIII族窒化物系化合物半導体層3を形成する様子を示している。基板1にSで示した小さい面積の領域が、汚れを有していたり、傷を有していたりしたとすると、図4に示すようにその部分をバッファ層2が覆わない様な場合がある。このままIII族窒化物系化合物半導体層3をエピタキシャル成長させたことで、エピタキシャル成長面Cと、約62度の角度を成す{1−101}面M'を有するピットP1が形成されてしまう。即ち、本来エピタキシャル成長面C上にどんどんIII族窒化物系化合物半導体が積層されていくはずが、下層にエピタキシャル成長面が無い部分についてはエピタキシャル成長が無いか非常に遅いからである。また、基板1との格子定数の差から、貫通転位D1、D2、D3、D4が形成される。貫通転位D1のようにバッファ層2の範囲で消滅するもの、貫通転位D2のようにIII族窒化物系化合物半導体層3の成長中に消滅するもの、貫通転位D3のようにIII族窒化物系化合物半導体層3の成長中に消滅せず、成長面Cに追随して成長していくものの他、ある時点からピットP2を生成してしまう貫通転位D4もある。
【0006】
このように、一度ピットが形成されてしまうと、通常のエピタキシャル成長中にはピットが消滅することは無かった。また、ピットが形成されてしまうと、その部分を含む領域に形成されるIII族窒化物系化合物半導体素子は、その特性が著しく低下する。また、III族窒化物系化合物半導体多層膜を形成してもIII族窒化物系化合物半導体が平坦でない部分を有するので、素子寿命も短いものとなる。また、設計通りの特性を有しない素子となってしまう。このように、従来はピットが形成されてしまうと、その上層に形成されるIII族窒化物系化合物半導体素子は不良品となり、歩留まりの悪化をもたらしていた。
【0007】
本発明は上記の課題を解決するためになされたものであり、その目的とするところは、ピットの低減されたIII族窒化物系化合物半導体をエピタキシャル成長により得ることである。
【0008】
【課題を解決するための手段】
上記の課題を解決するため、請求項1に記載の手段によれば、エピタキシャル成長を用いたIII族窒化物系化合物半導体の製造方法において、第1のIII族窒化物系化合物半導体を面状に一定厚さにエピタキシャル成長させる第1工程と、第1のIII族窒化物系化合物半導体と組成の異なる第2のIII族窒化物系化合物半導体を、縦方向よりも横方向成長の速いような所定条件でエピタキシャル成長させる第2工程と、第1のIII族窒化物系化合物半導体をエピタキシャル成長させる第3工程とからなり、第2工程においてエピタキシャル成長される第2のIII族窒化物系化合物半導体は第1工程で形成された第1のIII族窒化物系化合物半導体表面のピットを埋めるものであり、第2工程において成長される第2の III 族窒化物系化合物半導体はアルミニウムを含む、又はアクセプタとなるマグネシウムその他の II 族元素がドープされており、第2工程における成長温度は900℃以上であって、且つ第1工程及び3工程における成長温度よりも低いことを特徴とする。ここで面状にとは、完全な平面を意味するものではない。また、縦方向よりも横方向成長の速いような所定条件とは、縦方向成長と横方向成長とを同時に行って比較すると縦方向よりも横方向成長が速いような条件の意味である。また、ピットを埋めるとは、ピットが完全に埋められて平滑化することに限定されず、「ピットが埋まる方向に」状態が変化する程度で良いものとする。
【0009】
た、請求項2に記載の手段によれば、第2工程において成長される第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成が、第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成よりもモル比5パーセント以上多いことを特徴とする。ここでアルミニウム組成がモル比5パーセント以上多いとは、例えば、GaNとAl0.05Ga0.95N、Al0.1Ga0.9NとAl0.15Ga0.85Nのように、全III族中のアルミニウム組成の差が5パーセント以上であることを言い、いわゆる1.05倍以上のことを指すものではない。
【0010】
また、請求項3に記載の手段によれば、第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比5パーセント以下、第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比10パーセント以上であることを特徴とする。また、請求項4に記載の手段によれば、第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比0パーセント以上2パーセント以下、第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比7パーセント以上であることを特徴とする。
【0011】
【0012】
また、請求項5に記載の手段によれば、第3工程に続き、少なくとも第1のIII族窒化物系化合物半導体をエッチングにより点状、ストライプ状又は格子状等の島状態に形成したのち、島状態の段差の上段の上面及び側面を核として第4のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程とを有することを特徴とする。ここで、少なくとも第1のIII族窒化物系化合物半導体をエッチングするとは、第3工程にて成長された第1のIII族窒化物系化合物半導体を少なくともエッチングするの意味であり、第2工程にて成長された第2のIII族窒化物系化合物半導体をもエッチングしても、さらには第1工程にて成長された第1のIII族窒化物系化合物半導体をもエッチングしても良い。
【0013】
【作用及び発明の効果】
本発明の概要を図1を参照しながら説明する。今、何等かの小領域Sが原因となり、ピットPを有する第1のIII族窒化物系化合物半導体層31が形成されているとする(図1の(a))。ここで所定条件で、供給源量を切換えて、組成の異なる第2のIII族窒化物系化合物半導体層4を形成する。このとき、第2のIII族窒化物系化合物半導体層4が縦方向よりも横方向成長の速いような成長条件であるので第1のIII族窒化物系化合物半導体層31が覆えなかった小領域Sを、第2のIII族窒化物系化合物半導体層4が覆えるようになる(図1の(b))。こうして、いわば横方向成長的にピットの底部(倒立六角錐の頂点)Sを第2のIII族窒化物系化合物半導体4が覆ったのち、再度第1のIII族窒化物系化合物半導体層32を形成すべくエピタキシャル成長を行えば(図1の(c))、例え凹部が残っていても、その凹部には急速にIII族窒化物系化合物半導体32が形成され、結局極めて平坦なc面が形成される(図1の(d)、請求項1)。
第2工程における成長条件が、900℃以上の成長温度であれば、横方向成長が容易となる。
【0014】
第2のIII族窒化物系化合物半導体層アルミニウムを含む、或いはアクセプタとなるマグネシウムその他の II 族元素がドープされていることで、容易に横方向成長の速いような成長条件を設けることができる第1、第2のIII族窒化物系化合物半導体層のアルミニウム組成の差は5%以上、更には10%以上であることが望ましい(請求項2)。例えば第1のIII族窒化物系化合物半導体がGaNならば、第2のIII族窒化物系化合物半導体の組成をAl0.1Ga0.9N又はAl0.15Ga0.85Nとすることで確実にピットを埋めることができることを本発明者らは見出している。ここにおいて、第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比5パーセント以下、第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比10パーセント以上であれば(請求項3)、又は第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比0パーセント以上2パーセント以下、第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比7パーセント以上であれば(請求項4)、本願発明が適用できる。
【0015】
た、第3工程に引き続き、少なくとも第1のIII族窒化物系化合物半導体をエッチングにより点状、ストライプ状又は格子状等の島状態に形成したのち、島状態の段差の上段の上面及び側面を核として第4のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させることで、より欠陥の少ない部分を核とした横方向エピタキシャル成長により、段差の埋められた部分は貫通転位の抑制された領域とすることができる(請求項5)。
【0016】
【発明の実施の形態】
上記の発明の実施の形態としては、次の中からそれぞれ選択することができる。
【0017】
基板上にIII族窒化物系化合物半導体を順次積層を形成する場合は、基板としてはサファイア、シリコン(Si)、炭化ケイ素(SiC)、スピネル(MgAl2O4)、LiGaO2、NdGaO3、ZnO、MgOその他の無機結晶基板、リン化ガリウム又は砒化ガリウムのようなIII-V族化合物半導体あるいは窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体等を用いることができる。
【0018】
III族窒化物系化合物半導体層を形成する方法としては有機金属気相成長法(MOCVD又はMOVPE)が好ましいが、分子線気相成長法(MBE)、ハライド気相成長法(Halide VPE)等を用いても良く、各層を各々異なる成長方法で形成しても良い。
【0019】
III族窒化物系化合物半導体は、III族元素の組成の一部又は全部を、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の組成の一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN(0≦x≦1)に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。このようにして結晶性を良くすることで本願発明と合わせて更に貫通転位を100乃至1000分の1程度にまで下げることもできる。なお、発光素子として構成する場合は、III族窒化物系化合物半導体の2元系、若しくは3元系を用いることが望ましい。
【0020】
n型のIII族窒化物系化合物半導体層を形成する場合には、n型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、p型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはn型不純物とp型不純物を同一層にドープしても良い。
【0021】
本願と組み合わせていわゆる横方向エピタキシャル成長を行う構成としても良い。即ち、種々の横方向エピタキシャル成長により貫通転位を減らす構成を組み合わせても良い。横方向エピタキシャル成長としては成長面が基板に垂直となるものが望ましいが、基板に対して斜めのファセット面のまま成長するものでも良い。この際、段差の底部に底面の無い、断面がV字状のものでも良い。
【0022】
即ち、図2(a)のような、基板1上にバッファ層を介して形成されたピットの低減されたIII族窒化物系化合物半導体層300を図2(b)のようにエッチングして点状、ストライプ状又は格子状等の島状態に形成する。III族窒化物系化合物半導体層300は図1(d)の第1のIII族窒化物系化合物半導体31、第2のIII族窒化物系化合物半導体4、第3のIII族窒化物系化合物半導体32を合わせて示している。こうして、III族窒化物系化合物半導体層300の段差の上面及び側面を核として第4のIII族窒化物系化合物半導体33を縦及び横方向エピタキシャル成長させる(図2の(c))ことで段差を埋めると共に、段差の下段上方には貫通転位の抑制された領域を形成することができる(図2の(d))。
【0023】
基板1上にバッファ層を介して形成されたピットの低減されたIII族窒化物系化合物半導体層300の、エッチングによる点状、ストライプ状又は格子状等の島状態に形成する方法としては、図3の(a)のように基板1を露出するまで行う方法や、図3の(b)のように段差の上段をマスク5で覆う方法、又は図3の(c)のように段差の上段及び下段をマスク5で覆う方法、等でも良い。
【0024】
上記のピットの低減されたIII族窒化物系化合物半導体を形成したウエハには、FET、発光素子等の半導体素子を形成することができる。発光素子の場合は、多重量子井戸構造(MQW)、単一量子井戸構造(SQW)の他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のものが考えられるが、pin接合或いはpn接合等により形成しても良い。
【0025】
第2のIII族窒化物系化合物半導体の成長温度は、横方向成長させる点から900℃以上の成長温度が好ましい。900℃未満の成長温度では非晶質の層が形成されてしまうこととなり不都合だからである。
【0026】
第2のIII族窒化物系化合物半導体のアルミニウム組成は、第1のIII族窒化物系化合物半導体のアルミニウム組成よりも5パーセント以上、好ましくは10パーセント以上多いものとすることが望ましい。即ち、例えば第1のIII族窒化物系化合物半導体がGaNならば、第2のIII族窒化物系化合物半導体はAl0.05Ga0.95N、好ましくはAl0.1Ga0.9N等とすることが望ましい。アルミニウム組成がより多い第2のIII族窒化物系化合物半導体を導入することで、アルミニウム組成が少ない第1のIII族窒化物系化合物半導体が覆えないピットの底部を覆うことができる。尚、ドーパントにより横方向成長を速くさせることも可能である。III族と置き換わってアクセプタとなるII族元素を供給することにより、アルミニウムが無くても、また、アルミニウム組成がより多い第2のIII族窒化物系化合物半導体を形成する場合は更に横方向成長を速くさせることも可能である。
【0027】
〔第1実施例〕
有機洗浄及び熱処理により洗浄したa面を主面とし、単結晶のサファイア基板1上に、温度を400℃まで低下させて、H2を10L/min、NH3を5L/min、TMAを20μmol/minで約3分間供給してAlNのバッファ層2を約20nmの厚さに形成した。次に、サファイア基板1の温度を1100℃に保持し、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、膜厚約1μmのGaN層31を形成した。次に、サファイア基板1の温度を1000℃に降温し、H2を10L/min、NH3を10L/min、TMGを100μmol/min、TMAを10μmol/minで供給し、膜厚約100nmのAl0.15Ga0.85Nから成る層4を形成した。次に、サファイア基板1の温度を1100℃に昇温し、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、膜厚約5μmのGaN層32を形成した。このようにして形成したGaN層32にはウエハにピットが見られなかった。
【0028】
〔比較例〕
降温と昇温をせず、Al0.15Ga0.85Nから成る層4を形成せずに、連続してGaN層31とGaN層32を形成するようにして、第1実施例と同様に膜厚6μmのGaN層をサファイア基板のa面にAlNバッファ層を介して形成した。このようにして形成したGaN層には、ウエハに数十個のピットが形成されていた。
【0029】
〔第2実施例〕
第1実施例において、膜厚約1μmのGaN層31を形成したのちに形成する層4を、膜厚約100nmのAl0.15Ga0.85N:Mgとした他は同様に形成した。マグネシウム(Mg)のドープ量は約1019cm-3とした。層4の上の膜厚約5μmのGaN層32にはウエハにピットが見られなかった。なお、Al0.15Ga0.85N:Mgの形成はAl0.15Ga0.85Nよりも横方向成長が速いことが確認された。
【0030】
〔第3実施例〕
第1実施例において、膜厚約1μmのGaN層31を形成したのちに形成する層4を、膜厚約100nmのGaN:Mgとした他は同様に形成した。マグネシウム(Mg)のドープ量は約1019cm-3とした。層4の上の膜厚約5μmのGaN層32にはウエハにピットが見られなかった。なお、GaN:Mgの形成はGaNと違い、横方向成長が確認された。
【図面の簡単な説明】
【図1】 本発明の具体的な実施例に係るIII族窒化物系化合物半導体の製造方法の工程を示す断面図。
【図2】 本発明の他の実施例に係るIII族窒化物系化合物半導体の製造方法の工程を示す断面図。
【図3】 本発明の他の実施例に係るIII族窒化物系化合物半導体の製造方法の工程の一部を示す断面図。
【図4】 従来の、ピットを有するIII族窒化物系化合物半導体を示す断面図。
【符号の説明】
1 基板
2 バッファ層
3、31、32 III族窒化物系化合物半導体
4 よりアルミニウム組成の高いIII族窒化物系化合物半導体
P、P1、P2 ピット
1、D2、D3、D4 貫通転位
S 汚れ又はピットの底部
C エピタキシャル成長面
M' ピットの側面
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for producing a group III nitride compound semiconductor. The group III nitride compound semiconductor is, for example, a binary system such as AlN, GaN, InN, Al x Ga 1-x N, Al x In 1-x N, Ga x In 1-x N (whichever Also includes ternary systems such as 0 <x <1) and quaternary systems of Al x Ga y In 1-xy N (0 <x <1, 0 <y <1, 0 <x + y <1) general formula is Al x Ga y in 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) with those represented. In this specification, unless otherwise specified, the group III nitride compound semiconductor is simply referred to as a group III nitride compound semiconductor doped with an impurity for making the conductivity type p-type or n-type. An expression that also includes
[0002]
[Prior art]
Group III nitride compound semiconductors, for example, when used as light-emitting elements, are direct transition semiconductors whose emission spectrum covers a wide range from ultraviolet to red, and are used in light-emitting elements such as light-emitting diodes (LEDs) and laser diodes (LDs). Applied. In addition, since the band gap is wide, stable operation can be expected at a higher temperature than elements using other semiconductors. Therefore, applications to transistors such as FETs have been actively developed. In addition, since it does not contain arsenic (As) as the main component, it is expected to develop various semiconductor devices in general from an environmental point of view. Some of these Group III nitride compound semiconductors use sapphire as a substrate and a silicon carbide (SiC) substrate or silicon (Si) substrate in addition to the element formed thereon.
[0003]
[Problems to be solved by the invention]
When epitaxially growing a III-nitride compound semiconductor on a substrate, the substrate may be contaminated even if it passes through the buffer layer, such as when the substrate is not completely cleaned, has fine flaws, or the growth conditions are not optimal. A single crystal group III nitride compound semiconductor may not be formed on the top of the scratch. Even in a region where such contamination and scratches on the substrate are extremely small, the region where the single crystal group III nitride compound semiconductor is not formed becomes wide enough to epitaxially grow the group III nitride compound semiconductor into a thick film. . This is called a pit and generally appears as an inverted hexagonal pyramid having a side surface of {1-101} in a group III nitride compound semiconductor. In this aspect, when the growth surface of a group III nitride compound semiconductor is a c-plane {0001} plane, the angle formed by them is about 62 degrees, and in some cases, a film obtained by epitaxially growing a group III nitride compound semiconductor In some cases, the pits may be as thick as the pits.
[0004]
Also, there is no substrate that can be obtained at low cost with a substrate having a lattice constant or thermal expansion coefficient close to that of the group III nitride compound semiconductor. Therefore, it is common to use different substrates such as sapphire, silicon, SiC and spinel (MgAl 2 O 4 ). However, when a group III nitride compound semiconductor is epitaxially grown on a dissimilar substrate such as sapphire, silicon, SiC, or spinel (MgAl 2 O 4 ), a group III nitride compound semiconductor having a very large amount of threading dislocations is formed. End up. This threading dislocation may also be the starting point of the pit formation.
[0005]
This is shown in FIG. FIG. 4 shows a state in which the group III nitride compound semiconductor layer 3 is formed on the substrate 1 via the buffer layer 2. If the area of a small area indicated by S on the substrate 1 is soiled or scratched, the buffer layer 2 may not cover the portion as shown in FIG. . By epitaxially growing the group III nitride compound semiconductor layer 3 as it is, the pits P 1 having the {1-101} plane M ′ forming an angle of about 62 degrees with the epitaxial growth plane C are formed. That is, the group III nitride compound semiconductor is supposed to be stacked on the epitaxial growth surface C originally, but there is no epitaxial growth or very slow in the portion where there is no epitaxial growth surface in the lower layer. Further, threading dislocations D 1 , D 2 , D 3 , and D 4 are formed from the difference in lattice constant from the substrate 1. Those that disappear in the range of the buffer layer 2 such as threading dislocations D 1 , those that disappear during the growth of the group III nitride compound semiconductor layer 3 such as threading dislocations D 2 , and groups III such as threading dislocations D 3 In addition to those that do not disappear during the growth of the nitride-based compound semiconductor layer 3 and follow the growth surface C, there are threading dislocations D 4 that generate pits P 2 from a certain point in time.
[0006]
Thus, once pits are formed, the pits never disappeared during normal epitaxial growth. Further, when the pit is formed, the characteristics of the group III nitride compound semiconductor element formed in the region including the portion are remarkably deteriorated. Further, even when the group III nitride compound semiconductor multilayer film is formed, the group III nitride compound semiconductor has a portion that is not flat, so that the device life is shortened. In addition, the device does not have the characteristics as designed. Thus, conventionally, when pits are formed, the group III nitride compound semiconductor element formed on the upper layer becomes a defective product, resulting in a decrease in yield.
[0007]
The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a group III nitride compound semiconductor with reduced pits by epitaxial growth.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, according to the means of claim 1, in the method for producing a group III nitride compound semiconductor using epitaxial growth, the first group III nitride compound semiconductor is fixed in a planar shape. A first step of epitaxial growth to a thickness and a second group III nitride compound semiconductor having a composition different from that of the first group III nitride compound semiconductor are formed under predetermined conditions such that the lateral growth is faster than the lengthwise direction. A second step of epitaxial growth and a third step of epitaxially growing the first group III nitride compound semiconductor are formed, and the second group III nitride compound semiconductor epitaxially grown in the second step is formed in the first step. all SANYO fill the pits have been the first group III nitride compound semiconductor surface, a second group III nitride compound semiconductor grown in the second step is aluminum Including, or are acceptor become magnesium other Group II element is doped, the growth temperature in the second step is a at 900 ° C. or higher, and wherein a lower than the growth temperature in and the first step and third step To do. Here, the term “planar” does not mean a complete plane. In addition, the predetermined condition that the lateral growth is faster than the vertical direction means a condition that the lateral growth is faster than the vertical direction when the vertical growth and the lateral growth are performed simultaneously. Further, filling the pit is not limited to smoothing by completely filling the pit, and it is sufficient that the state changes “in the direction in which the pit is filled”.
[0009]
Also, according to the means described in claim 2, the aluminum composition in the Group III of the second group III nitride compound semiconductor grown in the second step, the first Group III nitride compound semiconductor It is characterized by having a molar ratio of 5 percent or more than the aluminum composition in Group III. Here, when the molar ratio of the aluminum composition is 5 percent or more, the difference in aluminum composition among all the III groups is 5 such as GaN and Al 0.05 Ga 0.95 N, Al 0.1 Ga 0.9 N and Al 0.15 Ga 0.85 N. It means that it is more than a percentage , and it does not indicate what is called 1.05 times or more.
[0010]
Further, according to according to the means described in claim 3, the first group III aluminum composition of the nitride-based compound semiconductor of a group III in the molar ratio 5% or less, second group III nitride compound semiconductor of Group III The aluminum composition is characterized by having a molar ratio of 10 percent or more. According to the means of claim 4 , the aluminum composition in group III of the first group III nitride compound semiconductor has a molar ratio of 0 percent or more and 2 percent or less, and the second group III nitride compound semiconductor. The aluminum composition in group III is characterized by having a molar ratio of 7 percent or more.
[0011]
[0012]
According to the means of claim 5 , following the third step, after forming at least the first group III nitride compound semiconductor into an island state such as a dot shape, a stripe shape, or a lattice shape by etching, And a step of epitaxially growing a fourth group III nitride compound semiconductor in the vertical and horizontal directions using the upper surface and side surfaces of the upper step in the island state as nuclei. Here, to etch at least the first group III nitride compound semiconductor means to at least etch the first group III nitride compound semiconductor grown in the third step. The second group III nitride compound semiconductor grown in this manner may be etched, or the first group III nitride compound semiconductor grown in the first step may be etched.
[0013]
[Operation and effect of the invention]
The outline of the present invention will be described with reference to FIG. Now, it is assumed that the first group III nitride compound semiconductor layer 31 having the pits P is formed due to some small region S ((a) of FIG. 1). Here, the second group III nitride compound semiconductor layer 4 having a different composition is formed by switching the supply source amount under predetermined conditions. At this time, since the second group III nitride compound semiconductor layer 4 has growth conditions such that the lateral growth is faster than the vertical direction, the first III group nitride compound semiconductor layer 31 cannot cover the small region. The second group III nitride compound semiconductor layer 4 can cover S ((b) of FIG. 1). In this way, after the second group III nitride compound semiconductor 4 covers the bottom of the pit (vertical hexagonal pyramid apex) S in a laterally growing manner, the first group III nitride compound semiconductor layer 32 is again formed. If epitaxial growth is performed (FIG. 1 (c)), even if a recess remains, a group III nitride compound semiconductor 32 is rapidly formed in the recess, and an extremely flat c-plane is eventually formed. ((D) in FIG. 1, claim 1).
If the growth condition in the second step is a growth temperature of 900 ° C. or higher, lateral growth is facilitated.
[0014]
A second Group III nitride compound semiconductor layer containing aluminum, or by magnesium serving as an acceptor other Group II element is doped, can be provided fast such growth conditions of readily lateral growth . First, the difference in the aluminum composition of the second Group III nitride compound semiconductor layer is 5% or more, more desirably 10% or more (claim 2). For example, if the first group III nitride compound semiconductor is GaN, the composition of the second group III nitride compound semiconductor is Al 0.1 Ga 0.9 N or Al 0.15 Ga 0.85 N to reliably fill the pits. The present inventors have found that this is possible. Here, the aluminum composition in Group III of the first Group III nitride compound semiconductor is 5 percent or less, and the aluminum composition in Group III of the second Group III nitride compound semiconductor is 10 percent or more. ( Claim 3 ), or the aluminum composition in group III of the first group III nitride compound semiconductor is a molar ratio of 0 to 2 percent, and group III of the second group III nitride compound semiconductor If the aluminum composition is 7% or more by mole ratio ( Claim 4 ), the present invention can be applied.
[0015]
Also, following the third step, at least the first Group III nitride compound semiconductor punctate by etching, after forming the island state of stripe-shaped or lattice-like shape, the upper top surface and side surface of the step of the island state The fourth group III nitride compound semiconductor was grown epitaxially in the vertical and lateral directions with the nucleus as the nucleus, and through the epitaxial growth in the lateral direction with the fewer defects as the nucleus, the portion where the step was buried was suppressed from threading dislocations. It can be a region ( Claim 5 ).
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The embodiment of the above invention can be selected from the following.
[0017]
In the case of sequentially forming a group III nitride compound semiconductor on a substrate, the substrate is sapphire, silicon (Si), silicon carbide (SiC), spinel (MgAl 2 O 4 ), LiGaO 2 , NdGaO 3 , ZnO MgO and other inorganic crystal substrates, III-V group compound semiconductors such as gallium phosphide or gallium arsenide, gallium nitride (GaN) and other group III nitride compound semiconductors can be used.
[0018]
As a method for forming the group III nitride compound semiconductor layer, metal organic vapor phase epitaxy (MOCVD or MOVPE) is preferable, but molecular beam vapor phase epitaxy (MBE), halide vapor phase epitaxy (Halide VPE), etc. Each layer may be formed by a different growth method.
[0019]
Group III nitride-based compound semiconductors can replace part or all of the composition of group III elements with boron (B) and thallium (Tl), and part of the composition of nitrogen (N) can be phosphorus (P ), Arsenic (As), antimony (Sb), and bismuth (Bi), the present invention can be substantially applied. Moreover, what doped such an extent that these elements cannot be displayed on a composition may be used. For example, Al x Ga 1-x N (0 ≦ x ≦ 1), which is a group III nitride compound semiconductor that does not contain indium (In) and arsenic (As), is composed of aluminum (Al) and gallium (Ga). Indium (In), which has a large atomic radius, or arsenic (As), which has a larger atomic radius than nitrogen (N), can compensate for the expansion strain of the crystal due to the loss of nitrogen atoms by compressive strain and improve crystallinity. You may do it. By improving the crystallinity in this manner, the threading dislocation can be further reduced to about 100 to 1/1000 in combination with the present invention. In the case of constituting the light emitting element, it is desirable to use a binary or ternary group III-nitride compound semiconductor.
[0020]
When an n-type group III nitride compound semiconductor layer is formed, a group IV element such as Si, Ge, Se, Te, C, or a group VI element can be added as an n-type impurity. Further, as a p-type impurity, a group II element or group IV element such as Zn, Mg, Be, Ca, Sr, or Ba can be added. A plurality of these or n-type impurities and p-type impurities may be doped in the same layer.
[0021]
It is good also as a structure which performs what is called lateral epitaxial growth combining with this application. That is, a configuration in which threading dislocations are reduced by various lateral epitaxial growths may be combined. As the lateral epitaxial growth, it is desirable that the growth surface is perpendicular to the substrate, but growth may be performed with the facet surface oblique to the substrate. At this time, the bottom of the step may be V-shaped with no bottom surface.
[0022]
That is, the group III nitride compound semiconductor layer 300 with reduced pits formed on the substrate 1 via the buffer layer as shown in FIG. 2A is etched as shown in FIG. It is formed in an island state such as a shape, stripe shape or lattice shape. The group III nitride compound semiconductor layer 300 includes the first group III nitride compound semiconductor 31, the second group III nitride compound semiconductor 4, and the third group III nitride compound semiconductor of FIG. 32 is also shown. In this way, the fourth group III nitride compound semiconductor 33 is epitaxially grown in the vertical and horizontal directions with the top and side surfaces of the step of the group III nitride compound semiconductor layer 300 as nuclei (FIG. 2 (c)). In addition to filling, a region where threading dislocations are suppressed can be formed above the lower part of the step ((d) in FIG. 2).
[0023]
As a method for forming a group III nitride compound semiconductor layer 300 with reduced pits formed on the substrate 1 through a buffer layer into an island state such as a dot shape, a stripe shape, or a lattice shape by etching, FIG. 3 (a), until the substrate 1 is exposed, a method of covering the upper step of the step with a mask 5 as shown in FIG. 3 (b), or an upper step of the step as shown in FIG. 3 (c). Alternatively, a method of covering the lower stage with the mask 5 may be used.
[0024]
A semiconductor element such as an FET or a light emitting element can be formed on the wafer on which the group III nitride compound semiconductor with reduced pits is formed. In the case of a light emitting device, a multi-quantum well structure (MQW), a single quantum well structure (SQW), a homo structure, a hetero structure, or a double hetero structure can be considered, but it is formed by a pin junction or a pn junction. May be.
[0025]
The growth temperature of the second group III nitride compound semiconductor is preferably a growth temperature of 900 ° C. or higher from the viewpoint of lateral growth. This is because an amorphous layer is formed at a growth temperature lower than 900 ° C., which is inconvenient.
[0026]
The aluminum composition of the second group III nitride compound semiconductor is desirably 5 percent or more, preferably 10 percent or more, higher than the aluminum composition of the first group III nitride compound semiconductor. That is, for example, if the first group III nitride compound semiconductor is GaN, the second group III nitride compound semiconductor is preferably Al 0.05 Ga 0.95 N, preferably Al 0.1 Ga 0.9 N. By introducing the second group III nitride compound semiconductor having a higher aluminum composition, the bottom of the pit that cannot be covered by the first group III nitride compound semiconductor having a lower aluminum composition can be covered. The lateral growth can be accelerated by the dopant. By supplying a group II element that replaces the group III and serving as an acceptor, even when there is no aluminum, and when a second group III nitride compound semiconductor with a higher aluminum composition is formed, further lateral growth is performed. It is also possible to make it faster.
[0027]
[First embodiment]
The a-plane cleaned by organic cleaning and heat treatment is the main surface, and the temperature is lowered to 400 ° C on a single crystal sapphire substrate 1, H 2 is 10 L / min, NH 3 is 5 L / min, and TMA is 20 μmol / The AlN buffer layer 2 was formed to a thickness of about 20 nm by supplying about 3 minutes at a min. Next, the temperature of the sapphire substrate 1 was maintained at 1100 ° C., H 2 was introduced at 20 L / min, NH 3 was introduced at 10 L / min, and TMG was introduced at 300 μmol / min to form a GaN layer 31 having a thickness of about 1 μm. Next, the temperature of the sapphire substrate 1 is lowered to 1000 ° C., H 2 is supplied at 10 L / min, NH 3 is supplied at 10 L / min, TMG is supplied at 100 μmol / min, and TMA is supplied at 10 μmol / min. A layer 4 composed of 0.15 Ga 0.85 N was formed. Next, the temperature of the sapphire substrate 1 is raised to 1100 ° C., H 2 is introduced at 20 L / min, NH 3 is introduced at 10 L / min, and TMG is introduced at 300 μmol / min to form a GaN layer 32 having a thickness of about 5 μm. . No pits were found on the wafer in the GaN layer 32 thus formed.
[0028]
[Comparative example]
The GaN layer 31 and the GaN layer 32 are continuously formed without forming the layer 4 made of Al 0.15 Ga 0.85 N without lowering and raising the temperature, and the film thickness is 6 μm as in the first embodiment. The GaN layer was formed on the a surface of the sapphire substrate via the AlN buffer layer. In the GaN layer thus formed, several tens of pits were formed on the wafer.
[0029]
[Second Embodiment]
In the first embodiment, the layer 4 formed after the GaN layer 31 having a thickness of about 1 μm was formed in the same manner except that Al 0.15 Ga 0.85 N: Mg having a thickness of about 100 nm was formed. The doping amount of magnesium (Mg) was about 10 19 cm −3 . No pits were found on the wafer in the GaN layer 32 having a thickness of about 5 μm on the layer 4. The formation of Al 0.15 Ga 0.85 N: Mg was confirmed to be faster in lateral growth than Al 0.15 Ga 0.85 N.
[0030]
[Third embodiment]
In the first embodiment, the layer 4 formed after the GaN layer 31 having a thickness of about 1 μm was formed in the same manner except that the GaN: Mg having a thickness of about 100 nm was used. The doping amount of magnesium (Mg) was about 10 19 cm −3 . No pits were found on the wafer in the GaN layer 32 having a thickness of about 5 μm on the layer 4. The formation of GaN: Mg was confirmed to be lateral growth unlike GaN.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing steps of a method for producing a group III nitride compound semiconductor according to a specific example of the present invention.
FIG. 2 is a cross-sectional view showing a process of a method for producing a group III nitride compound semiconductor according to another embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a part of a process of a method for producing a group III nitride compound semiconductor according to another embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a conventional group III nitride compound semiconductor having pits.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3, 31, 32 Group III nitride compound semiconductor 4 Group III nitride compound semiconductor with higher aluminum composition than P, P 1 , P 2 pits D 1 , D 2 , D 3 , D 4 penetration Dislocation S Dirt or bottom of pit C Epitaxial growth surface M 'Side of pit

Claims (5)

エピタキシャル成長を用いたIII族窒化物系化合物半導体の製造方法において、
第1のIII族窒化物系化合物半導体を面状に一定厚さにエピタキシャル成長させる第1工程と、
第1のIII族窒化物系化合物半導体と組成の異なる第2のIII族窒化物系化合物半導体を、縦方向よりも横方向成長の速いような所定条件でエピタキシャル成長させる第2工程と、
前記第1のIII族窒化物系化合物半導体をエピタキシャル成長させる第3工程とからなり、
前記第2工程においてエピタキシャル成長される前記第2のIII族窒化物系化合物半導体は前記第1工程で形成された前記第1のIII族窒化物系化合物半導体表面のピットを埋めるものであり、
前記第2工程において成長される前記第2の III 族窒化物系化合物半導体はアルミニウムを含む、又はアクセプタとなるマグネシウムその他の II 族元素がドープされており、
前記第2工程における成長温度は900℃以上であって、且つ前記第1工程及び前記第3工程における成長温度よりも低いことを特徴とするIII族窒化物系化合物半導体の製造方法。
In a method for producing a group III nitride compound semiconductor using epitaxial growth,
A first step of epitaxially growing the first group III nitride-based compound semiconductor in a planar shape with a certain thickness;
A second step of epitaxially growing a second group III nitride compound semiconductor having a composition different from that of the first group III nitride compound semiconductor under predetermined conditions such that the lateral growth is faster than the vertical direction;
A third step of epitaxially growing the first group III nitride compound semiconductor,
Wherein said second group III nitride compound semiconductor is epitaxially grown in the second step all SANYO fill the pits of the first said formed in step a first group III nitride compound semiconductor surface,
The second group III nitride compound semiconductor grown in the second step contains aluminum, or is doped with magnesium or other group II element that serves as an acceptor ,
A method for producing a group III nitride compound semiconductor, wherein the growth temperature in the second step is 900 ° C. or higher and lower than the growth temperatures in the first step and the third step .
前記第2工程において成長される前記第2のIII族窒化物系化合物半導体はアルミニウムを含むものであって、III族中のアルミニウム組成が、前記第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成よりもモル比5パーセント以上多いことを特徴とする請求項1に記載のIII族窒化物系化合物半導体の製造方法。The second group III nitride compound semiconductor grown in the second step contains aluminum, and the aluminum composition in group III is the group III of the first group III nitride compound semiconductor. 2. The method for producing a group III nitride compound semiconductor according to claim 1 , wherein the molar ratio is 5 percent or more than the aluminum composition therein. 前記第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比5パーセント以下、前記第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比10パーセント以上であることを特徴とする請求項2に記載のIII族窒化物系化合物半導体の製造方法。  The aluminum composition in group III of the first group III nitride compound semiconductor is 5 percent or less, and the aluminum composition in group III of the second group III nitride compound semiconductor is 10 percent or more. The method for producing a group III nitride compound semiconductor according to claim 2, wherein: 前記第1のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比0パーセント以上2パーセント以下、前記第2のIII族窒化物系化合物半導体のIII族中のアルミニウム組成がモル比7パーセント以上であることを特徴とする請求項2に記載のIII族窒化物系化合物半導体の製造方法。  The aluminum composition in group III of the first group III nitride compound semiconductor has a molar ratio of 0 to 2 percent, and the aluminum composition in group III of the second group III nitride compound semiconductor has a molar ratio of 7 The method for producing a group III nitride compound semiconductor according to claim 2, wherein the method is a percentage or more. 前記第3工程に続き、少なくとも前記第1のIII族窒化物系化合物半導体をエッチングにより点状、ストライプ状又は格子状等の島状態に形成したのち、島状態の段差の上段の上面及び側面を核として第4のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程とを有することを特徴とする請求項1乃至請求項4のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法。Following the third step, at least the first group III nitride compound semiconductor is formed into an island state such as a dot shape, a stripe shape, or a lattice shape by etching, and then the upper surface and side surfaces of the upper step of the island state are formed. 5. The group III nitride compound semiconductor according to claim 1, further comprising a step of epitaxially growing a fourth group III nitride compound semiconductor in the longitudinal and lateral directions as a nucleus. Manufacturing method.
JP2002147130A 2001-06-04 2002-05-22 Method for producing group III nitride compound semiconductor Expired - Fee Related JP4214714B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002147130A JP4214714B2 (en) 2001-06-04 2002-05-22 Method for producing group III nitride compound semiconductor
US10/479,483 US20040169192A1 (en) 2001-06-04 2002-06-03 Method for producing group III nitride compounds semiconductor
EP02730885A EP1403912A4 (en) 2001-06-04 2002-06-03 Method of producing iii nitride compound semiconductor
PCT/JP2002/005446 WO2002099859A1 (en) 2001-06-04 2002-06-03 Method of producing iii nitride compound semiconductor
TW91111951A TW550709B (en) 2001-06-04 2002-06-04 Method of producing III nitride compound semiconductor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-168015 2001-06-04
JP2001168015 2001-06-04
JP2002147130A JP4214714B2 (en) 2001-06-04 2002-05-22 Method for producing group III nitride compound semiconductor

Publications (2)

Publication Number Publication Date
JP2003068662A JP2003068662A (en) 2003-03-07
JP4214714B2 true JP4214714B2 (en) 2009-01-28

Family

ID=26616278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002147130A Expired - Fee Related JP4214714B2 (en) 2001-06-04 2002-05-22 Method for producing group III nitride compound semiconductor

Country Status (2)

Country Link
JP (1) JP4214714B2 (en)
TW (1) TW550709B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203520A (en) * 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd Semiconductor light emitting element
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR101026031B1 (en) 2008-11-14 2011-03-30 삼성엘이디 주식회사 Nitride Semiconductor Device and Manufacturing Method of The Same
JP5499839B2 (en) * 2010-03-31 2014-05-21 日亜化学工業株式会社 Method for manufacturing gallium nitride based semiconductor substrate

Also Published As

Publication number Publication date
JP2003068662A (en) 2003-03-07
TW550709B (en) 2003-09-01

Similar Documents

Publication Publication Date Title
JP4432180B2 (en) Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor
US6855620B2 (en) Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
KR100500863B1 (en) Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
US6860943B2 (en) Method for producing group III nitride compound semiconductor
US6967122B2 (en) Group III nitride compound semiconductor and method for manufacturing the same
US7163876B2 (en) Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device
US6844246B2 (en) Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2010510655A (en) Light emitting diode and laser diode using N-plane GaN, InN and AlN and their alloys
US20040169192A1 (en) Method for producing group III nitride compounds semiconductor
JP2007317752A (en) Template substrate
JP2007314360A (en) Template substrate
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP4051892B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP3753948B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP3680751B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4214714B2 (en) Method for producing group III nitride compound semiconductor
JP3896806B2 (en) Method for producing group III nitride compound semiconductor
JP4016566B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4698053B2 (en) Method for producing group III nitride compound semiconductor
JP2005302980A (en) Nitride based semiconductor light emitting element and its fabrication process
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same
JP4487654B2 (en) Group III nitride compound semiconductor light emitting device
JP2001267244A (en) Method of manufacturing group iii nitride-based compound semiconductor and group iii nitride-based compound semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Ref document number: 4214714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees