JP4209140B2 - Image processing device - Google Patents
Image processing device Download PDFInfo
- Publication number
- JP4209140B2 JP4209140B2 JP2002173519A JP2002173519A JP4209140B2 JP 4209140 B2 JP4209140 B2 JP 4209140B2 JP 2002173519 A JP2002173519 A JP 2002173519A JP 2002173519 A JP2002173519 A JP 2002173519A JP 4209140 B2 JP4209140 B2 JP 4209140B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- scanning direction
- data
- pixels
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 239000011159 matrix material Substances 0.000 claims description 19
- 238000009499 grossing Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 14
- 210000003813 thumb Anatomy 0.000 description 11
- 210000004027 cell Anatomy 0.000 description 9
- 210000000352 storage cell Anatomy 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
Images
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、上下又は左右に対称な画素配列であっても同じようにスムージング処理を施すことができる画像処理装置に関する。
【0002】
【従来の技術】
スムージングを行う際、注目画素の周囲の画素のマトリクス(例えば注目画素を中心とする3×3画素)を抽出し、そのマトリクスの黒白の配置に基づいて注目画素の黒白を決定する。更に、スムージングのみではなく、解像度の変換も行う場合、例えば主走査方向と副走査方向にそれぞれ2倍に拡大するときには4画素、主走査方向のみ、又は副走査方向のみに拡大するときには2画素に、それぞれ注目画素を変換する。
【0003】
従来は、例えば図5に示すように、3×3画素のマトリクスに対しては0〜11のレジスタを持ち、主走査方向と副走査方向とも2倍に拡大する場合には、レジスタ“8”,“9”,“10”,“11”の順に画素データを選択し、副走査方向のみに拡大する場合には、レジスタ“8”,“10”の順に画素データを選択し、主走査方向のみに拡大する場合には、レジスタ“8”,“9”の順に画素データを選択し、拡大無し時のノイズ除去の場合には、レジスタ“8”のみの画素データを選択している。
【0004】
【発明が解決しようとする課題】
上記従来の画素変換では、図6の(a),(b)に示すように、レジスタ時点での画像は左右対称で同じ補間情報であっても、副走査拡大のときには、出力画像は非対称となる。つまり、図6の(a)のレジスタ時点では、レジスタ“10”に黒データが登録されており、副走査拡大のときは図5に示したように、レジスタ“8”,“10”の順に選択されるので、出力画像はスムージング処理が施されたものとなる。これに対して、図6の(b)の時点では、レジスタ“11”に黒データが登録されているが、副走査拡大のときにはレジスタ“11”のデータは採用されないので、出力画像はスムージング処理が施されないものとなる。
【0005】
このような問題点は、左右対称画像だけでなく、上下対称画像でも同様に起こり得る。従って、画素配列パターンとしては、左右対称、上下対称であっても、副走査拡大のときはスムージング処理が施される場合とされない場合があった。
【0006】
この発明は、そのような問題点に着目してなされたものであって、上下又は左右に対称な画素配列であっても、同じようにスムージング処理を施すことができる画像処理装置を提供することを目的としている。
【0007】
【課題を解決するための手段】
前記目的を達成するために、この発明の画像処理装置は、画像より抽出された注目画素を主走査方向と副走査方向、副走査方向、又は主走査方向に2倍に解像度変換する際のスムージング処理を施すときに、前記注目画素と当該注目画素を中心として周囲の3×3画素マトリクスを抽出する画素抽出手段と、前記抽出された3×3画素マトリクスの黒白の配置に基づいて解像度変換後の注目画素の黒白を決定する画素データ生成手段とを備えたものであって、前記画素データ生成手段は、前記3×3画素マトリクスのうち注目画素以外の画素については、各画素に対応してそれぞれ1つのレジスタを有し、注目画素については、主走査方向と副走査方向に2倍に解像度変換するときは注目画素を主走査方向に2画素と副走査方向に2画素の合計4画素に変換するのに応じて4つのレジスタを有し、副走査方向に2倍に解像度変換するときは注目画素を副走査方向に2画素に変換するのに応じて2つのレジスタを有し、主走査方向に2倍に解像度変換するときは注目画素を主走査方向に2画素に変換するのに応じて2つのレジスタを有し、前記各レジスタには、それぞれ前記3×3画素マトリクスにおける対応の画素の黒データ又は白データが記憶され、前記画素データ生成手段は、注目画素を主走査方向と副走査方向に2倍に解像度変換する場合は、前記4つのレジスタのうち、4画素分の上行の2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の4画素における上行の2画素のデータとして選択するとともに、4画素分の下行の2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の4画素における下行の2画素のデータとして選択し、注目画素を副走査方向に2倍に解像度変換する場合は、前記2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の2画素のデータとして選択し、注目画素を主走査方向に2倍に解像度変換する場合は、前記2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の2画素のデータとして選択することを特徴とする。
【0008】
この画像処理装置では、上記構成であるため、注目画素を中心とする周囲の3×3画素マトリクスが上下又は左右に対称な画素配列であっても、解像度変換後に同じようにスムージング処理を施すことができる。
【0009】
また、上記構成において、画素データ生成手段は、注目画素について、解像度変換しないときは注目画素に対して1つのレジスタを有し、当該レジスタには前記3×3画素マトリクスにおける注目画素の黒データ又は白データが記憶され、前記画素データ生成手段は、注目画素を解像度変換しない場合は、前記レジスタのデータをそのまま解像度変換しない注目画素のデータとして選択することとしてもよい。
【0010】
【発明の実施の形態】
以下、実施の形態により、この発明を更に詳細に説明する。但し、本発明は、周囲の画素データに基づき、スムージング及び解像度変換された画素データを生成する点に特徴があるので、その点を中心に説明する。
【0011】
実施形態に係る画像処理装置の主要部の回路図を図1に示す。ここでは、スムージングを行う際に注目画素の周囲の3×3画素のマトリクスを抽出するものとする。各画素に対応して、レジスタ4の記憶セル“0”,“1”,“2”,“3”,“4”,“5”,“6”,“7”,“X”があり、ビデオ信号(復号された画像データ)がラインメモリ1,2,3に順に入力され、ラインメモリ1のデータはレジスタ4aの記憶セル“0”,“7”,“6”に、ラインメモリ2のデータはレジスタ4bの記憶セル“1”,“X”,“5”に、ラインメモリ3のデータはレジスタ4cの記憶セル“2”,“3”,“4”にそれぞれ順に入力される。
【0012】
主走査方向及び副走査方向の解像度変換のための画素データ、主走査方向の解像度変換のための画素データ、副走査方向の解像度変換のための画素データ、拡大無し時のノイズ除去のための画素データをそれぞれ生成する回路図は図2に示すとおりである。
【0013】
図2において、主走査方向及び副走査方向の拡大時は、注目画素Xの記憶内容がサムスイッチ13に入力され、更に記憶セル“8”,“9”の記憶内容が画素スイッチ10に、また記憶セル“10”,“11”の記憶内容が画素スイッチ11にそれぞれ入力され、画素スイッチ10,11の各出力はラインスイッチ12を介してサムスイッチ13に入力される。
【0014】
そして、主走査方向及び副走査方向の拡大時には、まずラインスイッチ12が注目画素の上行にオンしている状態で、記憶セル“8”,“9”の内容が画素スイッチ10、ラインスイッチ12を経て、サムスイッチ13に順次選択出力される。次に、注目画素の下行に走査が移り、ラインスイッチ12が下行にオンすると、記憶セル“10”,“11”の内容が画素スイッチ11、ラインスイッチ12を経て、サムスイッチ13に順次選択出力される。
【0015】
副走査方向の拡大時は、注目画素Xの記憶内容がサムスイッチ13に入力され、記憶セル“12”,“13”の記憶内容がラインスイッチ12に入力され、ラインスイッチ12の出力がサムスイッチ13に入力される。この場合は、ラインスイッチ12が注目画素において上行にオンしている状態で、記憶セル“12”の内容がラインスイッチ12を介してサムスイッチ13に出力され、続いてラインスイッチ12が注目画素において下行にオンすると、記憶セル“13”の内容がラインスイッチ12よりサムスイッチ13に選択出力される。
【0016】
主走査方向の拡大時は、注目画素Xの記憶内容がサムスイッチ13に入力され、記憶セル“14”,“15”の記憶内容が画素スイッチ10に入力され、画素スイッチ10の出力がサムスイッチ13に入力される。この場合は、記憶セル“14”,“15”の内容が画素スイッチ10を介してサムスイッチ13に順次選択出力される。
【0017】
また、拡大無し時は、注目画素Xの記憶内容がサムスイッチ13に入力され、記憶セル“16”の記憶内容がサムスイッチ13に直接入力される。
【0018】
次に、上記のように構成された画素データ生成回路の動作について説明する。この画素データ生成回路では、図3にも示すように、3×3画素のマトリクスに対しては0〜16の記憶セルを有するレジスタ(以下、各記憶セルを単にレジスタという)があり、主走査方向と副走査方向とも2倍に拡大するする場合には、レジスタ“8”,“9”,“10”,“11”の順に選択し、副走査方向のみに拡大する場合には、レジスタ“12”,“13”の順に選択し、主走査方向のみに拡大する場合には、レジスタ“14”,“15”の順に選択し、拡大無し時のノイズ除去の場合には、レジスタ“16”のみを選択している。
【0019】
この画素変換では、図4の(a),(b)に示すように、レジスタ時点での画像が左右対称で同じ補間情報である場合、副走査拡大のときには、副走査拡大時のレジスタ“12”,“13”からデータを取るため、出力画像も左右対称となる。すなわち、図4の(a)のレジスタ時点では、副走査拡大時のレジスタ“13”に黒データが登録されており、そのレジスタ“13”がそのまま選択されるので、出力画像はスムージング処理が施されたものとなる。また、図4の(b)の時点でも、同じレジスタ“13”が採用されるので、出力画像はスムージング処理が施されたものとなる。
【0020】
勿論、上下対称画像の場合も同様にスムージング処理が施される。従って、左右対称又は上下対称の画素配列パターンであっても、スムージング処理が施されることになる。
【0021】
【発明の効果】
以上説明したように、本発明の請求項1記載の画像処理装置によれば、上記構成であるため、注目画素を中心とする周囲の3×3画素マトリクスが上下又は左右に対称な画素配列であっても、解像度変換後に同じようにスムージング処理を施すことができる。
【0022】
また、請求項2記載の構成とすれば、解像度変換しない場合の注目画素のデータを決定することができる。
【図面の簡単な説明】
【図1】実施形態に係る画像処理装置の主要部を示す回路図である。
【図2】同画像処理装置において、主走査方向及び副走査方向の解像度変換のための画素データ、主走査方向の解像度変換のための画素データ、副走査方向の解像度変換のための画素データ、拡大無し時のノイズ除去のための画素データをそれぞれ生成する回路図である。
【図3】3×3画素のマトリクスに対するレジスタの各記憶セルを示す図である。
【図4】左右対称画像の場合におけるレジスタの記憶画像、入力画像及び出力画像を示す図である。
【図5】従来例に係る3×3画素のマトリクスに対するレジスタの各記憶セルを示す図である。
【図6】従来例に係る、左右対称画像の場合におけるレジスタの記憶画像、入力画像及び出力画像を示す図である。
【符号の説明】
1〜3 ラインメモリ
4 レジスタ
10,11 画素スイッチ
12 ラインスイッチ
13 サムスイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing apparatus capable of performing smoothing processing in the same manner even when the pixel arrangement is symmetrical vertically and horizontally.
[0002]
[Prior art]
When performing the smoothing, a matrix of pixels around the target pixel (for example, 3 × 3 pixels centered on the target pixel) is extracted, and the black and white of the target pixel is determined based on the black and white arrangement of the matrix. Further, when performing not only smoothing but also resolution conversion, for example, when enlarging twice in the main scanning direction and the sub-scanning direction, respectively, it is 4 pixels, and when enlarging only in the main scanning direction or only in the sub-scanning direction, it is 2 pixels. , Each pixel of interest is converted.
[0003]
Conventionally, as shown in FIG. 5, for example, a register of 0 to 11 is provided for a 3 × 3 pixel matrix, and the register “8” is used when the main scanning direction and the sub-scanning direction are doubled. , “9”, “10”, “11” are selected in the order of pixel data, and when the pixel data is enlarged only in the sub-scanning direction, the pixel data is selected in the order of registers “8”, “10”, and the main scanning direction In the case of enlargement to only the pixel data, the pixel data is selected in the order of the registers “8” and “9”, and in the case of noise removal without enlargement, the pixel data of only the register “8” is selected.
[0004]
[Problems to be solved by the invention]
In the above conventional pixel conversion, as shown in FIGS. 6A and 6B, even when the image at the register time is symmetrical and has the same interpolation information, the output image is asymmetric at the time of sub-scan enlargement. Become. That is, black data is registered in the register “10” at the time of the register shown in FIG. 6A, and in the sub-scan enlargement, as shown in FIG. 5, the registers “8” and “10” are arranged in this order. Since it is selected, the output image has been subjected to smoothing processing. On the other hand, black data is registered in the register “11” at the time of FIG. 6B, but since the data in the register “11” is not adopted during sub-scanning enlargement, the output image is smoothed. Will not be given.
[0005]
Such a problem can occur not only in a left-right symmetric image but also in a vertically symmetric image. Therefore, even if the pixel arrangement pattern is bilaterally symmetric or vertically symmetric, there are cases where smoothing processing is not performed during sub-scanning enlargement.
[0006]
The present invention has been made paying attention to such problems, and provides an image processing apparatus capable of performing smoothing processing in the same manner even when the pixel arrangement is symmetrical vertically and horizontally. It is an object.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, an image processing apparatus according to the present invention performs smoothing when the pixel of interest extracted from an image is subjected to resolution conversion twice in the main scanning direction and the sub scanning direction, the sub scanning direction, or the main scanning direction. When the processing is performed, the pixel extraction means for extracting the pixel of interest and the surrounding 3 × 3 pixel matrix around the pixel of interest and the resolution conversion based on the black and white arrangement of the extracted 3 × 3 pixel matrix be those with a pixel data generating means for determining a black-and-white of the pixel of interest, the pixel data generating means, for pixels other than the target pixel of the 3 × 3 pixel matrix, corresponding to each pixel Each pixel has one register, and for the target pixel, when the resolution conversion is doubled in the main scanning direction and the sub-scanning direction, the target pixel is a total of two pixels in the main scanning direction and two pixels in the sub-scanning direction. There are four registers according to conversion to pixels, and when converting the resolution twice in the sub-scanning direction, there are two registers according to converting the pixel of interest into two pixels in the sub-scanning direction, When the resolution conversion is performed twice in the main scanning direction, there are two registers corresponding to the conversion of the pixel of interest into two pixels in the main scanning direction, and each register corresponds to the 3 × 3 pixel matrix. When the pixel data generation means converts the resolution of the pixel of interest twice in the main scanning direction and the sub-scanning direction, the pixel data generation unit stores four pixels of the four registers. The register data corresponding to the two pixels in the upper row is selected as the data of the upper two pixels in the four pixels of the pixel of interest after resolution conversion as it is, and the register data corresponding to the lower two pixels in the four pixels is selected. If the data is selected as data of two pixels in the lower row of the four pixels of the pixel of interest after resolution conversion and the pixel of interest is subjected to resolution conversion twice in the sub-scanning direction, the register data corresponding to the two pixels is selected. Are selected as the data of the two pixels of the pixel of interest after resolution conversion, and when the pixel of interest is subjected to resolution conversion twice in the main scanning direction, the register data corresponding to the two pixels is directly subjected to resolution conversion. The selection is made as data of two pixels of the target pixel .
[0008]
Since this image processing apparatus has the above-described configuration, smoothing processing is similarly performed after resolution conversion even if the surrounding 3 × 3 pixel matrix centered on the pixel of interest is a pixel array that is symmetrical vertically or horizontally. Can do.
[0009]
Further, in the above configuration, the pixel data generation unit has one register for the target pixel when the resolution conversion is not performed for the target pixel, and the register includes black data of the target pixel in the 3 × 3 pixel matrix or When white data is stored and the pixel data generation means does not convert the resolution of the pixel of interest, the data of the register may be selected as data of the pixel of interest that does not perform resolution conversion as it is.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to embodiments. However, the present invention is characterized in that pixel data that has been subjected to smoothing and resolution conversion is generated based on surrounding pixel data, and this point will be mainly described.
[0011]
A circuit diagram of a main part of the image processing apparatus according to the embodiment is shown in FIG. Here, it is assumed that a 3 × 3 pixel matrix around the target pixel is extracted when smoothing is performed. Corresponding to each pixel, there are storage cells “0”, “1”, “2”, “3”, “4”, “5”, “6”, “7”, “X” of the
[0012]
Pixel data for resolution conversion in the main scanning direction and sub-scanning direction, pixel data for resolution conversion in the main scanning direction, pixel data for resolution conversion in the sub-scanning direction, pixels for noise removal without enlargement A circuit diagram for generating each data is as shown in FIG.
[0013]
In FIG. 2, at the time of enlarging in the main scanning direction and the sub-scanning direction, the stored contents of the target pixel X are input to the
[0014]
When enlarging in the main scanning direction and the sub-scanning direction, first, in a state where the
[0015]
At the time of enlargement in the sub-scanning direction, the stored contents of the pixel of interest X are input to the
[0016]
At the time of enlargement in the main scanning direction, the stored contents of the target pixel X are input to the
[0017]
When there is no enlargement, the stored contents of the pixel of interest X are input to the
[0018]
Next, the operation of the pixel data generation circuit configured as described above will be described. In this pixel data generation circuit, as shown in FIG. 3, there is a register having 0 to 16 memory cells (hereinafter, each memory cell is simply referred to as a register) for a 3 × 3 pixel matrix. When enlarging both the direction and the sub-scanning direction twice, the registers “8”, “9”, “10”, and “11” are selected in this order. When enlarging only in the sub-scanning direction, the register “ When selecting 12 ”and“ 13 ”in this order and enlarging only in the main scanning direction, select in the order of registers“ 14 ”and“ 15 ”. When removing noise without enlargement, register“ 16 ” Only have selected.
[0019]
In this pixel conversion, as shown in FIGS. 4A and 4B, when the image at the register point is symmetrical and has the same interpolation information, the sub-scan enlargement register “12” is used in the sub-scan enlargement. Since the data is taken from “,” “13”, the output image is also symmetrical. That is, at the time of the register shown in FIG. 4A, black data is registered in the register “13” at the time of sub-scan enlargement, and the register “13” is selected as it is, so that the output image is subjected to smoothing processing. Will be. Also, at the time of FIG. 4B, the same register “13” is employed, so that the output image has been subjected to smoothing processing.
[0020]
Of course, the smoothing process is similarly performed in the case of a vertically symmetrical image. Therefore, smoothing processing is performed even for a pixel arrangement pattern that is symmetrical or vertically symmetrical.
[0021]
【The invention's effect】
As described above , according to the image processing apparatus according to
[0022]
Further, with the configuration according to
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a main part of an image processing apparatus according to an embodiment.
FIG. 2 illustrates pixel data for resolution conversion in the main scanning direction and sub-scanning direction, pixel data for resolution conversion in the main scanning direction, pixel data for resolution conversion in the sub-scanning direction in the image processing apparatus; It is a circuit diagram which each produces | generates the pixel data for the noise removal at the time of no expansion.
FIG. 3 is a diagram showing each storage cell of a register for a 3 × 3 pixel matrix;
FIG. 4 is a diagram illustrating an image stored in a register, an input image, and an output image in the case of a symmetric image.
FIG. 5 is a diagram showing each storage cell of a register for a 3 × 3 pixel matrix according to a conventional example.
FIG. 6 is a diagram showing a stored image, an input image, and an output image of a register in the case of a symmetric image according to a conventional example.
[Explanation of symbols]
1-3
Claims (2)
前記画素データ生成手段は、前記3×3画素マトリクスのうち注目画素以外の画素については、各画素に対応してそれぞれ1つのレジスタを有し、注目画素については、主走査方向と副走査方向に2倍に解像度変換するときは注目画素を主走査方向に2画素と副走査方向に2画素の合計4画素に変換するのに応じて4つのレジスタを有し、副走査方向に2倍に解像度変換するときは注目画素を副走査方向に2画素に変換するのに応じて2つのレジスタを有し、主走査方向に2倍に解像度変換するときは注目画素を主走査方向に2画素に変換するのに応じて2つのレジスタを有し、
前記各レジスタには、それぞれ前記3×3画素マトリクスにおける対応の画素の黒データ又は白データが記憶され、
前記画素データ生成手段は、注目画素を主走査方向と副走査方向に2倍に解像度変換する場合は、前記4つのレジスタのうち、4画素分の上行の2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の4画素における上行の2画素のデータとして選択するとともに、4画素分の下行の2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の4画素における下行の2画素のデータとして選択し、
注目画素を副走査方向に2倍に解像度変換する場合は、前記2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の2画素のデータとして選択し、
注目画素を主走査方向に2倍に解像度変換する場合は、前記2画素に対応するレジスタのデータを、そのまま解像度変換後の注目画素の2画素のデータとして選択することを特徴とする画像処理装置。 When performing a smoothing process when the resolution of the pixel of interest extracted from the image is doubled in the main scanning direction and the sub-scanning direction, the sub-scanning direction, or the main scanning direction, the pixel of interest and the pixel of interest are centered. Pixel extraction means for extracting the surrounding 3 × 3 pixel matrix, and pixel data generation means for determining the black and white of the pixel of interest after resolution conversion based on the black and white arrangement of the extracted 3 × 3 pixel matrix an image processing apparatus,
The pixel data generation unit has one register corresponding to each pixel for pixels other than the target pixel in the 3 × 3 pixel matrix, and the target pixel in the main scanning direction and the sub-scanning direction. When converting the resolution to 2 times, there are 4 registers to convert the pixel of interest into 2 pixels in the main scanning direction and 2 pixels in the sub scanning direction, and the resolution is doubled in the sub scanning direction. When converting, it has two registers according to the conversion of the target pixel into two pixels in the sub-scanning direction, and when converting the resolution twice in the main scanning direction, the target pixel is converted into two pixels in the main scanning direction. Have two registers to do,
Each register stores black data or white data of a corresponding pixel in the 3 × 3 pixel matrix,
When the pixel data generation unit performs resolution conversion of the pixel of interest twice in the main scanning direction and the sub-scanning direction, among the four registers, the register data corresponding to the two pixels in the upper row of the four pixels, The data is selected as the data of the upper two pixels in the four pixels of the target pixel after the resolution conversion as it is, and the register data corresponding to the lower two pixels of the four pixels is directly converted into the lower row of the four pixels of the target pixel after the resolution conversion. Selected as data of 2 pixels,
When the resolution of the target pixel is doubled in the sub-scanning direction, the register data corresponding to the two pixels is selected as data of the two pixels of the target pixel after the resolution conversion as it is,
When performing resolution conversion of a pixel of interest twice in the main scanning direction, the data of the register corresponding to the two pixels is selected as it is as data of two pixels of the pixel of interest after resolution conversion. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173519A JP4209140B2 (en) | 2002-06-14 | 2002-06-14 | Image processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173519A JP4209140B2 (en) | 2002-06-14 | 2002-06-14 | Image processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023308A JP2004023308A (en) | 2004-01-22 |
JP4209140B2 true JP4209140B2 (en) | 2009-01-14 |
Family
ID=31172715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002173519A Expired - Fee Related JP4209140B2 (en) | 2002-06-14 | 2002-06-14 | Image processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4209140B2 (en) |
-
2002
- 2002-06-14 JP JP2002173519A patent/JP4209140B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004023308A (en) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3333839B2 (en) | Interpolation line detection method and interpolation line detection device | |
JPH06333035A (en) | Image processor | |
JP2813196B2 (en) | Image processing device | |
JP4341653B2 (en) | Image processing apparatus, image reading apparatus, image processing method, and image processing program | |
JP4209140B2 (en) | Image processing device | |
JP3539552B2 (en) | Image processing device | |
JP2007214966A (en) | Unit and method for processing image, and image forming apparatus | |
JPH0371326A (en) | Scanning adding device | |
JP3221152B2 (en) | Facsimile machine | |
JP2839578B2 (en) | Image data input processing device | |
JP2689609B2 (en) | Video camera equipment | |
JP2641432B2 (en) | Interface device | |
JP3359361B2 (en) | Enlargement printing device | |
JP2001136375A (en) | Image resolution converting method | |
JP2005018465A (en) | Image processor, method, and program | |
JP2001045287A5 (en) | ||
JP2969930B2 (en) | Line memory of image processing device | |
JP2003283808A (en) | Image processor | |
JPH0638038A (en) | Smoothing processing method for binary image | |
JP3061830B2 (en) | Image processing device | |
JPH0573668A (en) | Mosaic processor | |
JPH08111774A (en) | Image reading device | |
JPH04130583A (en) | Electronic editing device | |
JP2001016448A (en) | Picture processor and picture processing method | |
JPH0522578A (en) | Facsimile device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061025 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141031 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |