JP4206780B2 - Rotation position detector - Google Patents
Rotation position detector Download PDFInfo
- Publication number
- JP4206780B2 JP4206780B2 JP2003047474A JP2003047474A JP4206780B2 JP 4206780 B2 JP4206780 B2 JP 4206780B2 JP 2003047474 A JP2003047474 A JP 2003047474A JP 2003047474 A JP2003047474 A JP 2003047474A JP 4206780 B2 JP4206780 B2 JP 4206780B2
- Authority
- JP
- Japan
- Prior art keywords
- counting
- signal
- clock
- counter
- angle signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、対象物の回転に同期して生成される不等周期を含む角度信号に基づいて基準位置を検出する回転位置検出装置に関する。
【0002】
【従来の技術】
この種の回転位置検出装置として、特許文献1から3に記載されたものがある。このうち特許文献1と2に記載された内燃機関用回転位置検出装置は、角度信号のパルス列における隣接するパルスの周期の比と所定の判定値Kとの比較に基づいて基準位置を検出するものであり、アップダウンカウンタとf/K分周回路とを備えて構成されている(図13参照)。ここで、f/K分周回路は、1/3分周クロックと1/2分周クロックとを組み合わせてダウンクロックを生成するようになっている。
【0003】
この回転位置検出装置は、所定のクロックをアップカウントすることによりパルス列の周期を計測し、そのクロック数から上記ダウンクロックをダウンカウントしてボローが発生したことにより基準位置を検出する。この構成によれば、比較的低い周波数のクロックを用いた場合であっても、小数点を含む判定値Kを設定することができる。
【0004】
これに対し、特許文献3に記載されたかけ歯センサ用回路は、回路の簡素化のため、アップダウンカウンタを使用せずにアップカウンタのみを用いて構成したものである。
【0005】
【特許文献1】
特開平5−66105号公報
【0006】
【特許文献2】
特開平5−71909号公報
【0007】
【特許文献3】
特開平5−93603号公報
【0008】
【発明が解決しようとする課題】
図13は、上記特許文献2と同様の回転位置検出装置の一構成例を示しており、図14は、その動作波形を示している。この回転位置検出装置1において、回転センサ2から波形整形回路3を介して出力された角度信号NEは分周回路4で1/2に分周され、2つのアップダウンカウンタ5、6は、パルス信号の各周期ごとにアップカウントとダウンカウントとを交互に繰り返す。アップダウンカウンタ5、6は、カウント方向(アップ/ダウン)が互いに逆向きとなり、クロック発生回路7からのクロックCLKによりアップカウントし、1/K分周回路8からの分周クロックによりダウンカウントする。アップダウンカウンタ5、6へのクロックの供給は、セレクタ9、10によって制御される。エッジ検出回路11、12により角度信号NEのアップエッジが検出されると、アップダウンカウンタ5、6はリセットされる。以上の構成によれば、回転センサ2が基準位置である欠け歯部分を検出すると、アップダウンカウンタ5、6のうち何れか一方からボロー信号BOが出力される。
【0009】
しかし、この回転位置検出装置1は2つのアップダウンカウンタ5、6と1/K分周回路8とを備えているため、回路規模が大きくなり、IC化した場合にチップ面積が増大しコストが高くなるという問題がある。
【0010】
本発明は上記事情に鑑みてなされたもので、その目的は、従来の構成に比べて回路規模を縮小化することができる回転位置検出装置を提供することにある。
【0011】
【課題を解決するための手段】
請求項1に記載した手段によれば、クロックパルス生成手段は、重複期間がないように二相化した第1および第2のクロックパルスを生成する。そして、第1のカウント手段と第2のカウント手段を、それぞれ第1のクロックパルスと第2のクロックパルスに対応して選択することにより、多重化した動作が可能となる。すなわち、第1のカウント手段は、第1のクロックパルスをアップカウントすることにより角度信号発生手段から出力される角度信号の各周期を計測し、第2のカウント手段は、これと並行して第2のクロックパルスをカウントしてn進のカウンタ値を得る。
【0012】
デコード手段は、このn進のカウント値をデコードし、そのn個のカウント値のうちm個のカウント値に対応して許可パルスを生成する。そして、第3のカウント手段は、上記第2のカウント手段の動作と同相で、第1のカウント手段により計測されたカウント値を上記許可パルスに対応してダウンカウントすることにより、ボローの有無などに基づいて角度信号における不等周期(基準位置)を検出することができる。
【0013】
こうした多重化は、周期的な角度信号に対して、アップカウントする第1のカウント手段の動作とダウンカウントする第3のカウント手段の動作とが同時進行する必要がある場合、すなわち、ダウンカウントに必要な許可パルスを生成する第2のカウント手段も第1のカウント手段と並行して動作させる必要がある場合に、冗長な構成部分を除く上で有効な手段となる。
【0014】
本発明では、第1のカウント手段と第2のカウント手段の動作を時分割により多重化したため、同時に用いることのない構成部分、すなわち各カウント手段が有する保持手段のカウント値をインクリメントして新たな入力値とするインクリメント手段を共通化することができる。その結果、従来はカウント手段ごとに必要とされていたインクリメント手段の一部を省くことができ、従来構成に比べて回路規模を縮小することができる。
【0015】
請求項2に記載した手段によれば、インクリメント手段は、共通のインクリメンタと、各保持手段のカウント値を当該インクリメンタを介して各保持手段の入力側に戻す共通のデータバスと、このデータバスに介在し各保持手段に対して前記カウント値に替えて所定のリセット値を与える共通の選択手段とから構成されている。この構成によれば、第1および第2のカウント手段は、インクリメンタ、データバスおよび選択手段を共用化できる。
【0016】
請求項3に記載した手段によれば、共通化した選択手段を用いることにより、第1のカウント手段の保持手段に対しては角度信号の所定のエッジに対応してリセットをかけ、第2のカウント手段の保持手段に対しては基数nごとにリセットをかけることができる。
【0018】
請求項4に記載した手段によれば、内燃機関のクランク角度などを精度よく検出することができる。
【0019】
【発明の実施の形態】
(第1の実施形態)
以下、内燃機関のクランク角度を検出する回転位置検出装置の第1の実施形態について図1から図11を参照しながら説明する。
図1は、回転位置検出装置の全体的な電気的構成を示している。この回転位置検出装置21は、角度信号NEを出力する角度信号発生部22、角度信号NEのアップエッジを検出するエッジ検出回路23、システム全体の同期化クロックCLKを出力するクロック発生回路24、クロックCLKを二相化したクロックCK0、CK1を生成する二相化回路25、クロックCK0をアップカウントして角度信号NEの各周期を計測するカウンタ26、クロックCK1をアップカウントするn進(本実施形態では5進)カウンタ27、カウンタ27のカウント値をデコードしてイネーブル信号ENとリセット信号RSTを出力するデコード回路28、イネーブル信号ENを許可パルスとしてカウンタ26のカウント値をクロックCLKに同期してダウンカウントするカウンタ29、およびプリセット信号生成回路であるANDゲート30から構成されている。
【0020】
以下、各構成要素の具体的構成について説明する。なお、各信号の具体的な波形および発生タイミングは、図3に示すタイミングチャートに示されている。 角度信号発生部22(角度信号発生手段に相当)は、内燃機関のクランク軸またはカム軸31(対象物に相当)の回転位置に応じた信号を出力するようになっている。クランク軸またはカム軸31に取り付けられたロータ32の外周部には、例えば10°CAで等間隔に設けられる36個の歯32aのうち、2個の歯を基準位置にて欠落させた欠歯部分32bが形成されている。ロータ32の外周部の歯32aに対向した位置には、電磁ピックアップ、ホールセンサ、光センサなどから構成される回転センサ33が設けられており、その回転センサ33の出力信号は、波形整形回路34を通過することにより矩形波に波形整形されて角度信号NEとなる。
【0021】
エッジ検出回路23は、図4に示すように、縦続接続された3つのDフリップフロップ35、36、37を備えており、その各クロック入力端子CKには、インバータ38を介してクロックCK0が入力されるようになっている。ANDゲート39は、1段目のフリップフロップ35の非反転出力信号と2段目のフリップフロップ35の反転出力信号とからエッジ検出信号NEEG0を生成し、ANDゲート40は、2段目のフリップフロップ36の非反転出力信号と3段目のフリップフロップ37の反転出力信号とからエッジ検出信号NEEG1を生成するようになっている。
【0022】
このエッジ検出回路23は、クロックCK0のダウンエッジのタイミングで角度信号NEのアップエッジを検出し、角度信号NEがLレベルからHレベルに変化した後の最初のクロックCK0のダウンエッジから2番目のダウンエッジまでの期間、エッジ検出信号NEEG0をHレベルにするように動作する。このエッジ検出信号NEEG0は、後述するプリセット信号PRを生成するために用いられる。また、エッジ検出回路23は、上記クロックCK0の2番目のダウンエッジから3番目のダウンエッジまでの期間、エッジ検出信号NEEG1をHレベルにするように動作する。このエッジ検出信号NEEG1は、カウンタ26、27をリセットするために用いられる。
【0023】
二相化回路25(クロックパルス生成手段に相当)は、図5に示すように、インバータ42を介して入力されるクロックCLKを2分周するためのDフリップフロップ41と、フリップフロップ41の非反転出力信号とクロックCLKとからクロックCK0を生成するANDゲート43、およびフリップフロップ41の反転出力信号とクロックCLKとからクロックCK1を生成するANDゲート44から構成されている。フリップフロップ41の非反転出力信号は、セレクト信号SELとなっている。
【0024】
生成されたクロックCK0はカウンタ26に与えられ、クロックCK1はカウンタ27に与えられるようになっている。これらクロックCK0とCK1は、クロックCLKの1/2の周波数を有し、重複期間がないように二相化されているため、後述するようにカウンタ26と27の動作を時分割により多重化することが可能となる。
【0025】
カウンタ26(第1のカウント手段に相当)とカウンタ27(第2のカウント手段に相当)は、それぞれ個別の保持回路45と46(保持手段に相当)を有しており、それ以外の回路部分であるインクリメント回路47を共通化した構成となっている。インクリメント回路47(インクリメント手段に相当)は、共通データバス48、この共通データバス48に介在するインクリメンタ49とセレクタ50、およびORゲート51から構成されている。
【0026】
保持回路45と46のチップセレクト端子CSには、それぞれ上記セレクト信号SELとその反転したセレクト信号INVSELが入力されており、保持回路45と46は、共通データバス48に対し同時にデータを出力しないようになっている。本実施形態では、保持回路46の構成ビット数M(=3)に比べ、保持回路45の構成ビット数Nの方が大きいため、共通データバス48のバス幅はNビットとなっている。
【0027】
保持回路45、46は、図8、図9に示すように、それぞれビット数がN、Mである点を除いて同じ構成となっている。図8を例に説明すると、入力データのD0〜DN-1 の各ビットに対応してDフリップフロップ52(0) 〜52(N-1) が設けられており、それらのクロック入力端子CKにはバッファ54を介してクロックCK0が与えられるようになっている。
【0028】
フリップフロップ52(0) 〜52(N-1) の各反転出力信号は、クロックドインバータ53(0) 〜53(N-1) を通した後出力データQ0〜Q(N-1) とされており、それらクロックドインバータ53(0) 〜53(N-1) には、インバータ55、56を介してセレクト信号SELが与えられるようになっている。図9に示す保持回路46も、同様にしてDフリップフロップ57(0) 〜57(M-1) 、クロックドインバータ58(0) 〜58(M-1) 、バッファ59およびインバータ60、61から構成されている。
【0029】
セレクタ50(選択手段に相当)は、ORゲート51から与えられる選択信号がLレベル(0)の場合、インクリメンタ49の出力データを選択して保持回路45、46に与え、選択制御信号がHレベル(1)の場合、全ビット0のデータを選択して保持回路45、46に与えるようになっている。ORゲート51には、エッジ検出信号NEEG1とリセット信号RSTとが入力されており、エッジ検出信号NEEG1により保持回路45と46のデータがリセットされ、リセット信号RSTにより保持回路46のデータがリセットされる。
【0030】
インクリメンタ49は、図6(b)に示すように入力データに対し1を加えたデータを出力するようになっている。このインクリメンタ49は、図6(a)に示すように、入力データのD0〜DN-1 の各ビットに対応して加算回路62(0) 〜62(N-1) を設けた回路構成となっている。
【0031】
デコード回路28(デコード手段に相当)は、保持回路46の出力データ(カウンタ27のカウント値)をデコードするデコーダ63、このデコーダ63の出力信号Xとインバータ66から出力されるセレクト信号INVSELとからイネーブル信号ENを生成するANDゲート64、およびデコーダ63の出力信号Yとセレクト信号INVSELとからリセット信号RSTを生成するANDゲート65から構成されている。セレクト信号INVSELを用いてゲート制御するのは、デコーダ63の入力端子に接続されるバスが、時分割動作するカウンタ26、27の共通データバス48であって、保持回路46の出力データのみならず保持回路45の出力データも入力されるからである。
【0032】
デコーダ63は、図7(a)に示すように、インバータ67〜69、NANDゲート70およびANDゲート71から構成されている。このデコーダ63は、図7(b)に示すように、5進カウンタ27のカウント値0から4までのうち1と3に対応してHレベルとなる信号Xと、カウント値4に対応してHレベルとなる信号Yとを出力する。このデコーダ63を用いると、カウンタ26をアップカウントさせるクロックCK0の5周期(n)に2回(m)の割合でイネーブル信号EN(許可パルスに相当)が生成されるので、本実施形態の欠歯判定値Kはn/=5/2=2.5となる。
【0033】
カウンタ29(第3のカウント手段に相当)は、カウンタ26が角度信号NEの1周期にわたりアップカウントしたカウント値をプリセット信号PRによりプリセットし、イネーブル信号ENが与えられるとクロックCLKに同期してダウンカウントするNビットのダウンカウンタである。回転センサ33がロータ32の欠歯部分32b(基準位置)を検出すると、カウンタ29はボロー信号BOを出力するようになっている。
【0034】
このカウンタ29は、図10に示すように、保持回路72、デクリメンタ73、セレクタ74、75およびデータバス76から構成されている。保持回路72は、データDB、D0〜DN-1 の各ビットに対応してDフリップフロップ77(B) 、77(0) 〜77(N-1) が設けられており、これらのクロック入力端子CKにはバッファ78を介してクロックCLKが与えられるようになっている。フリップフロップ77(B) 、77(0) 〜77(N-1) の出力データQB、Q0〜QN-1 はデータバス76を介してセレクタ74およびデクリメンタ73に入力されており、フリップフロップ77(B) の出力データはセレクタ74に入力されている。
【0035】
セレクタ74は、イネーブル信号ENがLレベル(0)の場合、フリップフロップ77(B) 、77(0) 〜77(N-1) の出力データQB、Q0〜QN-1 を選択して出力し、イネーブル信号ENがHレベル(1)の場合、デクリメンタ73の出力データDB、D0〜DN-1 を選択して出力するようになっている。また、セレクタ75は、プリセット信号PRがLレベルの場合、セレクタ74の出力データを選択し、プリセット信号PRがHレベルの場合、0であるデータDBとカウンタ26のカウント値を選択し、これらをデータDB、D0〜DN-1 としてフリップフロップ77(B) 、77(0) 〜77(N-1) に与えるようになっている。
【0036】
デクリメンタ73は、図11(b)に示すように入力データに対し1を減算したデータを出力するようになっている。このデクリメンタ73は、図11(a)に示すように、入力データのQ0〜QN-1 の各ビットに対応して減算回路79(0) 〜79(N-1) を備え、さらにボローデータDBを求めるための減算回路79(B) を備えて構成されている。
【0037】
次に、回転位置検出装置21の動作について図2および図3に示すタイミングチャートも参照しながら説明する。
図2は、角度信号NEに対するカウンタ26と29のカウント値の変化を示している。また、図3は、クロック、信号、カウント値の変化タイミングを示している。図3には、上から順に角度信号NE、クロックCLK、セレクト信号SEL、クロックCK0、クロックCK1、エッジ検出信号NEEG0、エッジ検出信号NEEG1、カウンタ26のカウント値、リセット信号RST、カウンタ27のカウント値、プリセット信号PR、イネーブル信号EN、カウンタ29のカウント値が示されている。
【0038】
この回転位置検出装置21に用いられる主なクロックは、二相化回路25により生成された二相化クロックCK0とCK1であり、クロックCK0はカウンタ26のアップカウントに用いられ、クロックCK1はカウンタ27のアップカウントに用いられる。これに合わせて、カウンタ26の保持回路45は、クロックCK0に対応したセレクト信号SELによってチップセレクトされ、カウンタ27の保持回路46は、クロックCK1に対応したセレクト信号INVSELによってチップセレクトされる。
【0039】
内燃機関のクランク軸またはカム軸31の回転に伴ってロータ32が回転すると、ロータ32の近傍に取り付けられた回転センサ33には、ロータ32の外周部に設けられた歯32aに応じて変化する信号が発生する。この信号は、波形整形回路34によって矩形波状の角度信号NEとなる。角度信号NEにアップエッジが現れると、まずエッジ検出信号NEEG0がHレベルとなり、このエッジ検出信号NEEG0とセレクト信号SELとがANDゲート30によりプリセット信号PRとなってカウンタ29に与えられる。カウンタ29は、セレクト信号SELによりチップセレクトされている保持回路45から、データバス80を介してカウント値(図2に示すaまたは3a)を入力しプリセットする。
【0040】
エッジ検出信号NEEG0がLレベルに戻ると、今度はエッジ検出信号NEEG1がHレベルとなる。このエッジ検出信号NEEG1は、クロックCK0とCK1にそれぞれアップエッジが発生する期間Hレベルを保つので、その間セレクタ50は全ビット0のデータを選択し続け、保持回路45、46ともにリセットされる。エッジ検出信号NEEG1がLレベルに戻ると、カウンタ26は次にエッジ検出信号NEEG1がHレベルになるまでの期間、再びクロックCK0をアップカウントし始める。
【0041】
一方、5進のカウンタ27は、エッジ検出信号NEEG1の他にリセット信号RSTによってもリセットされる。このリセット信号RSTは、ANDゲート65においてセレクト信号INVSELによりゲートされているので、セレクト信号SELによってチップセレクトされるカウンタ26をリセットさせることはない。
【0042】
カウンタ26と27は、セレクト信号SEL、INVSELによって相補的に動作するため、共通データバス48、インクリメンタ49、セレクタ50などを共用しても、互いに影響を及ぼすことはない。
【0043】
さて、カウンタ26のカウント値がプリセットされたカウンタ29は、イネーブル信号ENがHレベルの状態でクロックCLKのアップエッジに同期してダウンカウントする。イネーブル信号ENは、カウンタ27のカウント値0から4のうち1と3に対応してHレベルとなるため(図7(b)参照)、カウンタ29によるダウンカウントの割合(カウント値の変化率)は、カウンタ26によるアップカウントの割合(カウント値の変化率)の1/K=1/2.5となる。この欠歯判定値Kは、カウンタ27の基数n(=5)とイネーブル信号ENの数m(=2)とからn/mで求められる。
【0044】
従って、カウンタ26のカウント値とカウンタ29のカウント値とは、図2に示すように変化することになる。すなわち、多少の回転変動があったとしても、基準位置以外の歯32aのピッチT(j-1) が連続して現れる場合には、カウンタ29のカウント値が0にまで低下することはない。これに対し、基準位置(欠歯部分32b)の歯のピッチTj(≒3・T(j-1) )が現れた場合には、そのピッチT(j-1) の途中でプリセット信号PRが発生しないため、カウンタ29のカウント値が0にまで低下し、Hレベルのボロー信号BOが出力される。従って、このHレベルのボロー信号BOが出力されたことを以って、角度信号NEにおける基準位置を検出することができる。
【0045】
以上説明したように、本実施形態によれば、カウンタ26を用いてクロックCK0をアップカウントすることにより角度信号発生部22から出力される角度信号NEの各周期を計測し、そのカウント値をカウンタ29を用いて上記アップカウントの1/Kの割合でダウンカウントすることにより、ボロー信号BOとして基準位置(欠歯部分32b)を検出することができる。この回転位置検出装置21は、ロータ32の形状精度や回転数による信号周期の変動などに対し、基準位置の誤検出が極めて少ないという特徴を有している。
【0046】
カウンタ29は、デコード回路28から出力されるイネーブル信号ENをダウンカウントの許可パルスとして用いており、そのデコード回路28にはカウンタ27から5進カウント値が与えられている。本実施形態では、カウンタ26に与えるクロックCK0とカウンタ27に与えるクロックCK1を、重複期間がないように二相化している。そして、カウンタ26の保持回路45を、クロックCK0に対応したセレクト信号SELによってチップセレクトし、カウンタ27の保持回路46を、クロックCK1に対応したセレクト信号INVSELによってチップセレクトしている。この時分割動作による多重化により、カウンタ26と27について、保持回路45、46以外の回路部分であるインクリメント回路47(共通データバス48、インクリメンタ49、セレクタ50)を共用化することができる。
【0047】
その結果、これまで必要とされてきたデータバス、インクリメンタ、セレクタの一部を省くことができ、従来構成に比べて回路規模を縮小化でき、特にIC化した場合にチップ面積を縮小化してコストを下げることができる。また、カウンタ46の基数nおよびデコーダ63の構成を適宜設定することにより、整数部のみならず小数部を含む欠歯判定値K(本実施形態では2.5)を設定することができるため、内燃機関の特性等に合わせて最適な欠歯判定値Kを用いて基準位置を検出することができる。
【0048】
(第2の実施形態)
図12は、本発明の第2の実施形態に係る回転位置検出装置に用いられるデコーダの構成および機能表を示している。このデコーダ81を用いる場合には、上記5進カウンタ27に替えて12進カウンタを用いる必要がある。その他の構成部分は第1の実施形態と同様である。
【0049】
このデコーダ81は、インバータ82、83、NANDゲート84およびANDゲート85から構成されており、図示しない12進カウンタから入力されるカウント値0から11までの12状態(n=12)のうち1、3、5、7、9の5状態(m=5)に対応してHレベルとなる信号Xと、カウント値11に対応してHレベルとなる信号Yとを出力する。従って、本実施形態の欠歯判定値Kはn/m=12/5=2.4となる。
【0050】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
カウンタ26と27の動作を時分割により多重化したが、三相化したクロックを用いてカウンタ26、27、29の動作を時分割により多重化することも可能である。これにより回路規模を一層縮小化することができる。
回転位置検出装置21は、内燃機関に限らず回転対象物に対し広く適用することができる。
ロータ32における欠歯部分32bの欠落歯数は、2に限らず3、4…であってもよい。
デコーダ63は、5進カウンタ27のカウント値0から4までのうち1と3に対応してHレベルとなる信号Xを出力したが、例えば2と3など他の組み合わせに対応して出力するようにしてもよい。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態を示す回転位置検出装置の全体的な電気的構成図
【図2】 角度信号NEに対するカウンタのカウント値の変化を示すタイミングチャート
【図3】 クロック、信号およびカウント値の変化を示すタイミングチャート
【図4】 エッジ検出回路の電気的構成図
【図5】 二相化回路の電気的構成図
【図6】 インクリメンタの電気的構成図(a)および機能図(b)
【図7】 デコーダの電気的構成図(a)および機能図(b)
【図8】 保持回路45の電気的構成図
【図9】 保持回路46の電気的構成図
【図10】 カウンタ29の電気的構成図
【図11】 デクリメンタの電気的構成図(a)および機能図(b)
【図12】 本発明の第2の実施形態を示す図7相当図
【図13】 従来技術を示す図1相当図
【図14】 図2相当図
【符号の説明】
21は回転位置検出装置、22は角度信号発生部(角度信号発生手段)、25は二相化回路(クロックパルス生成手段)、26はカウンタ(第1のカウント手段)、27はカウンタ(第2のカウント手段)、28はデコード回路(デコード手段)、45、46は保持回路(保持手段)、47はインクリメント回路(インクリメント手段)、48は共通データバス(データバス)、50はセレクタ(選択手段)である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a rotational position detection device that detects a reference position based on an angle signal including an unequal period generated in synchronization with the rotation of an object.
[0002]
[Prior art]
As this type of rotational position detection device, there are those described in
[0003]
This rotational position detection device measures the period of a pulse train by up-counting a predetermined clock, and detects the reference position by generating a borrow by down-counting the down clock from the number of clocks. According to this configuration, even when a relatively low frequency clock is used, the determination value K including a decimal point can be set.
[0004]
On the other hand, the toothpick sensor circuit described in
[0005]
[Patent Document 1]
JP-A-5-66105
[0006]
[Patent Document 2]
JP-A-5-71909
[0007]
[Patent Document 3]
JP-A-5-93603
[0008]
[Problems to be solved by the invention]
FIG. 13 shows an example of the configuration of a rotational position detection device similar to that of
[0009]
However, since this rotational
[0010]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a rotational position detection device capable of reducing the circuit scale as compared with the conventional configuration.
[0011]
[Means for Solving the Problems]
According to the means described in
[0012]
The decoding means decodes the n-ary count value and generates a permission pulse corresponding to the m count values among the n count values. The third counting means is in phase with the operation of the second counting means, and counts down the count value measured by the first counting means corresponding to the permission pulse, so that the presence / absence of a borrow, etc. Based on this, it is possible to detect an unequal period (reference position) in the angle signal.
[0013]
Such multiplexing is performed when the operation of the first counting means for counting up and the operation of the third counting means for counting down need to proceed simultaneously with respect to the periodic angle signal, that is, in down-counting. The second counting means for generating the necessary permission pulse is also an effective means for removing redundant components when it is necessary to operate in parallel with the first counting means.
[0014]
In the present invention, since the operations of the first counting means and the second counting means are multiplexed by time division, the count value of the holding means possessed by the components that are not used at the same time, that is, each counting means, is incremented and a new value is obtained. Incrementing means for input values can be shared. As a result, it is possible to omit a part of the increment means conventionally required for each count means, and to reduce the circuit scale as compared with the conventional configuration.
[0015]
According to the means described in
[0016]
According to the means described in
[0018]
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
A first embodiment of a rotational position detection device that detects a crank angle of an internal combustion engine will be described below with reference to FIGS.
FIG. 1 shows the overall electrical configuration of the rotational position detection device. The
[0020]
Hereinafter, a specific configuration of each component will be described. In addition, the specific waveform and generation timing of each signal are shown in the timing chart shown in FIG. The angle signal generator 22 (corresponding to angle signal generating means) outputs a signal corresponding to the rotational position of the crankshaft or camshaft 31 (corresponding to the object) of the internal combustion engine. On the outer periphery of the
[0021]
As shown in FIG. 4, the
[0022]
The
[0023]
As shown in FIG. 5, the two-phase circuit 25 (corresponding to the clock pulse generation means) includes a D flip-
[0024]
The generated clock CK0 is supplied to the
[0025]
The counter 26 (corresponding to the first counting means) and the counter 27 (corresponding to the second counting means) have
[0026]
The select signal SEL and the inverted select signal INVSEL are input to the chip select terminals CS of the holding
[0027]
As shown in FIGS. 8 and 9, the holding
[0028]
The inverted output signals of the flip-flops 52 (0) to 52 (N-1) are passed through clocked inverters 53 (0) to 53 (N-1), and then output data Q0 to Q (N-1). The clocked inverters 53 (0) to 53 (N-1) are supplied with a select signal SEL via
[0029]
When the selection signal supplied from the
[0030]
As shown in FIG. 6B, the
[0031]
The decode circuit 28 (corresponding to the decode means) is enabled from the
[0032]
The
[0033]
The counter 29 (corresponding to the third counting means) presets the count value that the
[0034]
As shown in FIG. 10, the
[0035]
When the enable signal EN is at L level (0), the
[0036]
As shown in FIG. 11B, the
[0037]
Next, the operation of the rotational
FIG. 2 shows changes in the count values of the
[0038]
The main clocks used in this rotational
[0039]
When the
[0040]
When the edge detection signal NEEG0 returns to the L level, the edge detection signal NEEG1 is now at the H level. Since the edge detection signal NEEG1 is kept at the H level during the period when the up edges are generated in the clocks CK0 and CK1, the
[0041]
On the other hand, the quinary counter 27 is also reset by a reset signal RST in addition to the edge detection signal NEEG1. Since the reset signal RST is gated by the select signal INVSEL in the AND
[0042]
Since the
[0043]
The
[0044]
Therefore, the count value of the
[0045]
As described above, according to the present embodiment, each cycle of the angle signal NE output from the
[0046]
The
[0047]
As a result, some of the data buses, incrementers, and selectors that have been required so far can be omitted, and the circuit scale can be reduced compared to the conventional configuration. In particular, when an IC is used, the chip area can be reduced. Cost can be reduced. Further, by appropriately setting the radix n of the
[0048]
(Second Embodiment)
FIG. 12 shows a configuration and function table of a decoder used in the rotational position detection apparatus according to the second embodiment of the present invention. When this
[0049]
The
[0050]
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
Although the operations of the
The rotational
The number of missing teeth of the missing
The
[Brief description of the drawings]
FIG. 1 is an overall electrical configuration diagram of a rotational position detection device showing a first embodiment of the present invention;
FIG. 2 is a timing chart showing changes in the count value of the counter with respect to the angle signal NE
FIG. 3 is a timing chart showing changes in clock, signal, and count value.
FIG. 4 is an electrical configuration diagram of an edge detection circuit.
FIG. 5 is an electrical configuration diagram of a two-phase circuit.
FIG. 6 is an electrical configuration diagram (a) and a functional diagram (b) of an incrementer.
7 is an electrical configuration diagram (a) and a functional diagram (b) of a decoder. FIG.
FIG. 8 is an electrical configuration diagram of the holding
9 is an electrical configuration diagram of the holding
FIG. 10 is an electrical configuration diagram of the
FIG. 11 is an electrical configuration diagram (a) and a functional diagram (b) of a decrementer.
FIG. 12 is a view corresponding to FIG. 7 showing a second embodiment of the present invention.
FIG. 13 is a view corresponding to FIG.
FIG. 14 is a diagram corresponding to FIG.
[Explanation of symbols]
Claims (4)
重複期間がないように二相化した第1および第2のクロックパルスを生成するクロックパルス生成手段と、
前記第1のクロックパルスに対応して選択され、前記第1のクロックパルスをアップカウントすることにより前記角度信号の各周期を計測する第1のカウント手段と、
前記第2のクロックパルスに対応して選択され、前記第2のクロックパルスをカウントすることによりn進カウンタを構成する第2のカウント手段と、
この第2のカウント手段から出力されるn進のカウント値をデコードし、そのn個のカウント値のうちm個のカウント値に対応して許可パルスを生成するデコード手段と、
前記第1のカウント手段により計測されたカウント値を前記許可パルスに対応してダウンカウントすることにより、前記角度信号における不等周期を検出する第3のカウント手段とを備え、
前記第1のカウント手段と第2のカウント手段は、それぞれカウント値を保持する保持手段を備えるとともに、そのカウント値をインクリメントして当該保持手段への新たな入力値とする共通のインクリメント手段を備えていることを特徴とする回転位置検出装置。Generation of an angle signal that generates an angle signal that is generated in synchronization with the rotation of the object and has a constant period under constant speed rotation, and the part corresponding to the reference position of the object has an unequal period Means,
Clock pulse generating means for generating first and second clock pulses that are two-phased so that there is no overlapping period;
First counting means that is selected corresponding to the first clock pulse and measures each period of the angle signal by up-counting the first clock pulse;
Second counting means selected corresponding to the second clock pulse and constituting an n-ary counter by counting the second clock pulse;
Decoding means for decoding an n-ary count value output from the second counting means and generating a permission pulse corresponding to m count values of the n count values;
A third counting means for detecting an unequal period in the angle signal by down-counting the count value measured by the first counting means in correspondence with the permission pulse;
Each of the first counting means and the second counting means includes holding means for holding a count value, and also includes common increment means for incrementing the count value to be a new input value to the holding means. A rotational position detecting device.
共通のインクリメンタと、
前記第1および第2のカウント手段の各保持手段のカウント値を前記インクリメンタを介して当該各保持手段に入力する共通のデータバスと、
このデータバスに介在し、前記各保持手段に対して、前記カウント値を前記インクリメンタを介してインクリメントされた値に替えて所定のリセット値を与える共通の選択手段とから構成されていることを特徴とする請求項1記載の回転位置検出装置。The increment means includes
With a common incrementer,
A common data bus for inputting count values of the holding means of the first and second counting means to the holding means via the incrementer;
Interposed the data bus, to the respective holding means, that instead of the count value to the increment value through the incrementer is composed of a common selection means for providing a predetermined reset value The rotational position detection device according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047474A JP4206780B2 (en) | 2003-02-25 | 2003-02-25 | Rotation position detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047474A JP4206780B2 (en) | 2003-02-25 | 2003-02-25 | Rotation position detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004257814A JP2004257814A (en) | 2004-09-16 |
JP4206780B2 true JP4206780B2 (en) | 2009-01-14 |
Family
ID=33113720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003047474A Expired - Fee Related JP4206780B2 (en) | 2003-02-25 | 2003-02-25 | Rotation position detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4206780B2 (en) |
-
2003
- 2003-02-25 JP JP2003047474A patent/JP4206780B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004257814A (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2868266B2 (en) | Signal phase difference detection circuit and signal phase difference detection method | |
KR940007543B1 (en) | High speed programmable divider | |
JP4806631B2 (en) | Timing generator and semiconductor test equipment | |
US8675810B2 (en) | Programmable low power multi-modulus divider with 50/50 duty cycle | |
US8050148B2 (en) | Flash time stamp apparatus | |
JP3827947B2 (en) | Clock error detection device | |
US6246737B1 (en) | Apparatus for measuring intervals between signal edges | |
US3548328A (en) | Digital fm discriminator | |
US7801263B2 (en) | Clock divider with a rational division factor | |
JP4206780B2 (en) | Rotation position detector | |
US20150199174A1 (en) | Method for Checking an Output | |
JP2002323971A (en) | Random number generator | |
JP4352921B2 (en) | Rotation position detector | |
JP2005045507A (en) | Non-integer frequency divider | |
US20180017944A1 (en) | Heterogeneous sampling delay line-based time to digital converter | |
US6725245B2 (en) | High speed programmable counter architecture | |
JP5234095B2 (en) | Pulse phase difference encoding circuit | |
JP4289983B2 (en) | Phase velocity detector | |
JP2923175B2 (en) | Clock generation circuit | |
JP4189729B2 (en) | Asynchronous readout method of timer count value and timer | |
JP2010074637A (en) | Up/down counter device | |
JP2004038457A (en) | Semiconductor circuit device | |
JP2689539B2 (en) | Divider | |
JP5055016B2 (en) | Phase difference measurement circuit | |
JPH1032565A (en) | Detection circuit for excess/missing clock signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |