JP4200434B2 - 乱数発生装置 - Google Patents
乱数発生装置 Download PDFInfo
- Publication number
- JP4200434B2 JP4200434B2 JP2003187305A JP2003187305A JP4200434B2 JP 4200434 B2 JP4200434 B2 JP 4200434B2 JP 2003187305 A JP2003187305 A JP 2003187305A JP 2003187305 A JP2003187305 A JP 2003187305A JP 4200434 B2 JP4200434 B2 JP 4200434B2
- Authority
- JP
- Japan
- Prior art keywords
- movable part
- random number
- drive
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、シミュレーション及び暗号化に用いる乱数を発生する乱数発生装置に係わるものである。
【0002】
【従来の技術】
近年、通信及び情報技術の発展により、多くの情報が電子的に通信あるいは処理され、保存されるようになってきた。このような情報の電子化で重要な事項のひとつが、情報の安全性、すなわち安全に情報を送受信、保存、処理することである。
機密事項や個人情報など秘密が外部に漏れることは多大な損害を被ることになるため、これらの情報を関係者以外に解読させなくする技術が暗号化技術である。
【0003】
上記暗号化技術の発展により、極めて強力な暗号化アルゴリズムが開発されてきた。その強固さを保証しているもののひとつが暗号化鍵である。
この暗号化鍵が推測可能なものであればどんなに優秀なアルゴリズムを用いても容易に暗号が解読されてしまう。
この暗号化鍵は、一般に乱数より生成され、安全性を保証するために、乱数が推測不可能であることが必要条件である。
【0004】
しかし、現在のコンピュータにおける乱数の発生は、疑似乱数発生プログラムにより行われているため、完全には推測不可能ではない。
疑似乱数発生プログラムが生成する乱数は、プログラムを初期化する「シード」と呼ばれる数値によって決定される。
これは、このシードが分かれば、疑似乱数発生プログラムの乱数列が推測可能であることを意味している。
【0005】
より強固なシード、推測が難しいシードを発生させるために、キーを押した時間や任意に押されたキーの列などを用いることがあるが、数多くの試行を繰り返せば、発生する数列の発現パターンをある程度推測することができる。
この第三者による推測を防止するためには、真に推測不可能な乱数(真乱数)が必要となる。
【0006】
真乱数を発生する最も良い方法は、自然界に存在するノイズや核分裂、宇宙線などの推測不可能な事象を利用したものである。
実際に熱ノイズを利用した乱数発生器(Random Number Generator:RNG)は実現され、商品化されており(非特許文献1)、また、量子効果を利用したデバイスも研究されている(非特許文献2,3)。
【0007】
【非特許文献1】
http://www.toshiba.co.jp/product/abv
【非特許文献2】
Stofanov A, Guinnard O, Zbinden H,"Optical quantum radom number generator",JOURNAL OF MODERN OPTICS 47, (4) 595-598,MAR,20,2000
【非特許文献3】
Jennewein T, Achleitner U, Wenfurter H, Zelinger A, "A first and compact quantum random number generator", REVIER OF SCIENTIFIC INSTRUMENTS 71:(4) 1675-1680 APR 2000
【0008】
【発明が解決しようとする課題】
しかし、これらの乱数発生器は、乱数発生源からの信号を検出、増幅し、それをデジタルに変換する必要があるため構造が複雑であった。
さらに、従来の乱数発生装置は、デバイスとしての大きさがセンチメートル単位と大きく、また増幅及びデジタル変化における精度が必要なため、価格が高価となっている。
近年の携帯機器においては、無線伝送によりデータの交換を行っているため、暗号化によるデータの保護がより重要となっており、携帯機器への応用を考慮した場合、デバイスの大きさと価格は、大きな問題となる。
【0009】
本発明はこのような背景の下になされたもので、静電アクチュエータの不安定性を積極的に利用し、小型で真乱数を発生する、基板上にマイクロマニシングの技術を利用して形成した乱数発生デバイスであり、この乱数発生デバイスが機械的スイッチと同様に電極の接触による導通を用いて、乱数を電圧レベルの変化で出力するため、外部に増幅器などを必要とせず単独で乱数を発生できる乱数発生装置を提供する。
【0010】
【課題を解決するための手段】
本発明の乱数発生装置は、突起状に形成された可動部(例えば、一実施形態の可動部MB)を有する可動部電極(例えば、一実施形態の接地電極ME)と、前記可動部の両側に等距離の位置に配置され、同一のタイミングで駆動パルスが印加されて、この可動部を静電力により引きつける第1及び第2の駆動電極(例えば、一実施形態の駆動電極EA,EB)と、前記可動部の両側に等距離の位置に配置され、前記第1または第2の駆動電極に引きつけられた可動部が接触し、いずれの駆動電極方向に引きつけられたかを検出する第1及び第2の検出電極(例えば、一実施形態の検出電極SA,SB)と、前記第1及び第2の検出電極各々と電源との間に介挿される第1及び第2の抵抗(例えば、一実施形態の抵抗RA,RB)とを有し、前記可動部が駆動パルスの印加されていないとき、周囲の不確定要素の影響により、前記第1及び第2の駆動電極間において、位置が不規則に揺らいでおり、駆動パルスが印加されたとき、周囲の不安定要素により電界が揺らぎ、可動部が第1または第2の駆動電極のうちより静電引力強い電極に引き寄せられ、対応する検出電極に接触することによる電圧レベルの変化を乱数値として取り出すことを特徴とする。
【0011】
本発明の乱数発生装置は、前記可動部と前記第1及び第2検出電極各々との間隔が、可動部と前記第1及び第2の駆動電極の間隔より狭いことを特徴とする。
【0012】
本発明の乱数発生装置は、前記第1及び第2の抵抗が、前記電圧レベルが「H」及び「L」レベルのデジタル値で得られるように、前記可動部と前記第1及び第2の検出電極の接触抵抗より高いことを特徴とする。
【0013】
本発明の乱数発生装置は、同一基板表面に、前記可動部電極,第1及び第2の駆動電極,第1及び第2の検出電極,第1及び第2の抵抗の組を複数配置して、1回の駆動パルスの印加により複数ビットの乱数を発生させることを特徴とする。
【0014】
【発明の実施の形態】
本発明の乱数発生装置は、静電アクチュエータの不安定性を積極的に利用し、小型で真乱数を発生するものである。
この乱数発生装置は、後に詳細に説明するが、SOI等の基板上に、片持ち梁型の可動部とこの可動部を駆動させる駆動電極とを形成した乱数発生デバイスであり、可動部と、電源に抵抗を介して接続された検出電極電極との接触による導通により、機械的スイッチと同様に、検出電極の電圧レベルの「H」及び「L」レベルがデジタル値として出力され、このデジタル値が得られるため、外部に増幅器などを必要とせず単独で乱数の信号を発生できる構造となっている。
【0015】
図を用いて、本発明の動作原理を説明する。図1は乱数発生装置に用いる機構の構成を示す概念図である。
基本構成としては、2つの向かい合った電極EA,EBの中間位置に、導電体で形成され、接地された可動部MBを配置する。
そして、図1に示すように、2つの電極EA,EBに同時に同じ電圧を印加した場合、可動部MB(導電体)と電極EA及びEB各々との間に静電引力が発生する。
この静電引力は、駆動電極EA,EBに駆動パルスが印加されていないとき、可動部MBと電極EA及びEBとの距離が同様のため、電極EA及びEB双方に対して同じである。
このため、可動部は、理論的には双方の駆動電極EA,EB間において釣り合った静電引力を受け、駆動パルスが印加されても動かない。
【0016】
しかし、可動部MBは、2つの駆動電極EA,EBに電圧を印加しない状態において、機械的には平衡点に存在しているが、駆動電極EA及びEBとの距離が熱的,電気的ノイズ,振動など多くの周囲の環境に基づく不確定要素基づく微小な揺らぎにより、完全な中点ではなく何れかに偏った、つまり、2つの駆動電極EA,EBに電圧を印加した状態において、静電力的に不安定平衡点に位置している。
すなわち、2つの駆動電極EA,EBに駆動パルスが印加されていないとき、可動部MBは機械的(パーマス系)な状態でしかないので、安定的な平衡点にある。そして電圧を印加することにより、「電気的に」不安定な平衡点を作り出すことになる。つまり、熱的,電気的ノイズ,振動など多くの周囲の環境に基づく不確定要素に基づく、微小な揺らぎにより、駆動電極EA,EBの間の中央の点から駆動電極EA,EB何れかの電極に、時間の経過において近づいている状態であるため。機械的に安定的な状態から、いずれかの駆動電極に引き寄せられるという不安定な状態に移行することになる。
その結果、可動部MBは、2つの駆動電極EA,EBに駆動パルスにより所定の電圧を印加すると、静電引力の均衡が崩れ、可動部はどちらかの電極に引かれることになる。
どちらの電極に引かれるかは、上述した熱的、電気的ノイズや振動など多くの周囲の不確定要素に依存するため推測不可能であり、本研究ではこの推測不可能な現象を乱数の発生に利用している。
【0017】
図を用いて本発明の構成及び動作について説明する。図2は本発明による乱数発生装置の構成例を示す概念図である。
本発明の乱数発生装置は、2つの向かい合ったSOI上に固定された矩形状の駆動電極EA,EBの間において、これらの駆動電極との間隔が同一の距離dとなる中間位置に、接地電極MEから長尺状状に突出形成された、所定の幅及び長さの矩形形状の突起である可動部MB(SOI面に対し平行に可動)が配置され、静電アクチュエータを構成している。
また、図2に示すように、2つの駆動電極EA,EBは、コの字状に形成されて、互いに結合(接続)されており、駆動時において、同一のタイミングで同一の駆動電圧が印加されることになるので、駆動時には同電位になる。
【0018】
すなわち、駆動電極EAと駆動電極EBとの中間位置に、接地電極MEの突出部である片持ち梁型の可動部MBを配置し、その左右に、所定の間隔を持たせ、可動部MBの位置を検出する検出電極SA,SBを各々配置している。
検出電極SA,SB各々は、それぞれ駆動電極EA,EBの上部に配置され、可動部MBとの間隔は駆動電極EA,EBと同様に同一であり、距離dより短く(狭く)設定され、配置されている。
また、検出電極SA,SB各々は、それぞれ抵抗RA及びRBを介して電源Dに接続されている。
ここで、検出電極SA及び抵抗RAの接続点を出力端子OAとし、検出電極SB及び抵抗RBの接続点を出力端子OBとしている。
また、抵抗RA及びRBは、上記構成例において、SOI基板に形成するよう記載されているが、外部の抵抗を接続するようにして、外付けの抵抗とすることで、SOI基板上に形成しない構成とすることも可能である。
【0019】
駆動電極EA,EBに駆動電圧を印加すると、その時点において、上述した不確定要素の影響により、可動部MBと、駆動電極EA,EBとの間の静電力の均衡が崩れることになる。
すなわち、駆動電圧が印加されたとき、可動部MBは、機械的な安定状態から、静電引力的(電界的)に不安定状態となり、微小な位置の揺らぎ、及び周囲の不安定要素による電界の揺らぎにより、駆動電極EAまたはEBいずれかの、静電引力がより強い方へ引き寄せられ(間隔がより狭いほうに引き寄せられ)、引き寄せられたほうの(対応する)検出電極に接触し、この接触した検出電極の電圧レベルの変化が、乱数の出力値として出力される。
このとき、距離dは、周辺の不確定要素により、ゆらぎΔdにより位置する不安定平衡点として、例えば、駆動電極EA,EBと、可動部MBとの間隔が、距離(d+Δd)と距離(d−Δd)との何れかとなる。
【0020】
この結果、可動部MBは、駆動電極EAまたはEBいずれかの方向に、検出電極SA,SBのいずれかと接触するまで引き寄せされる。
検出電極SA,SBが、可動部MBと駆動電極EA,EBとの接触を防止するストッパーの役目を兼ねることにより、可動部MBが駆動電極EA,EBに接触して短絡することがない。
これにより、本発明の乱数発生回路は、可動部MBと駆動電極EA,EBとの間に電流が流れることはなく、低消費電力により駆動させることができる。
【0021】
図3(a)は図2の乱数発生装置の等価回路を示し、図3(b)は図2の乱数発生装置の動作例を説明するタイミングチャートが示されている。
図3(a)に示すように可動部MBは、接点スイッチの役割を担うことになり、駆動電極EA,EBに印可される駆動電圧のパルス信号(クロック)に同期して動作する。
このとき、接点スイッチである可動部MBの動作方向は、すでに述べたように、周囲の不確定要素に基づき予想不可能である。
【0022】
図3(b)において示されているに、各出力端子から出力される出力波形は、可動部MBが接触した検出電極(SAまたはSB)により決定される。
図3(a)の等価回路において、可動部MBと検出電極SA,SBとの接触抵抗が、抵抗RA,RBに比べ十分に小さいとする。
そして、図3(b)に示すように、駆動電極EA,EBに駆動パルスが印可され、この駆動パルスにより発生する静電力により、可動部MBが検出電極SAに接触すると、出力端子OAから「L」レベルの出力信号が出力され、出力端子OBから「H」レベルの出力信号が出力される。
そして、連続して駆動パルスを与えることにより、時系列に、これら不確定要素に基づいた不規則な出現確率を有するデジタル値が出力され、所定のビット数の乱数値を得ることができる。
【0023】
すなわち、可動部MBが検出電極SAに接触すると、スイッチ電源−抵抗RA−可動部MBと検出電極SAとの接触抵抗−接地電位(可動部MBが接地電極に接続している)の直列の電流パスが形成され、抵抗RAと上記接触抵抗との抵抗値による分圧により、「L」レベルの信号がデジタル値として出力される。
このため、上記抵抗RA及びRBは、検出電極に可動部MBが接触していないときに、検出電極の電圧レベルが「H」レベルとなり、検出電極に可動部MBが接触しているときに、「L」レベルの電圧レベルの検出結果となるように、すなわち乱数となる信号が、次段のデジタル回路の入力において、各々「H」レベル及び「L」レベル信号として検出される値となるように、抵抗値が設定される。すなわち、抵抗RA及び抵抗RB各々は、可動部MBと検出電極SA,SB各々との接触抵抗より高い抵抗値となるように形成される。
【0024】
また、駆動電極EA,EBに駆動パルスが印可され、この駆動パルスにより発生する静電力により、可動部MBが検出電極SBに接触すると、出力端子OAから「H」レベルの出力信号が出力され、出力端子OBから「L」レベルの出力信号が出力される。
このとき、乱数発生器から乱数としての出力信号を取得するとき、駆動パルスに同期して、すなわち駆動パルスが印加されているときの、出力端子からの出力信号を乱数として取り出すことになる。
【0025】
上述したように、本発明による乱数発生装置は、可動部MBと検出電極SA,SBとの接触抵抗が、抵抗RA,RBに比べ十分に小さければ、出力端子OA,OB各々の出力をデジタル信号として取り扱うことができる。
このため、本発明による乱数発生装置は、外部に増幅器などの能動素子を必要とせず、極めて単純な構造で乱数発生器を実現できる。
【0026】
次に、図4を用いて、静電マイクロアクチュエータを利用した、本発明の乱数発生装置の製造方法を説明する。
図4は本発明の製造方法を説明する、静電マイクロアクチュエータの断面示す概念図(図2における線分A−Aにおける線視断面図)である。
本発明においては、静電マイクロアクチュエータを、活性層厚10μmのSOI(Silicon on Insurator、Si/SiO2(2酸化シリコン:酸化膜)/Si)を用いて作製した。
【0027】
図4(a)において、マイクロアクチュエータのパターン(アクチュエータの構造)を、フォトリソグラフィによりSOI表面に、レジストパターンとして転写する。
そして、このレジストパターン(フォトレジストパターン)をマスクとして、深堀りRIE(Reactive Ion Etching)による異方性エッチングにより、マイクロアクチュエータのパターン(構造)を作製する。
【0028】
次に、図4(b)において、フッ化水素酸(HF)による等方性エッチングにより、可動部MB直下の酸化膜層を除去し、可動(構造)を基板より切り離す。これにより、可動部MBは、接地電極MEとの接続点を可動軸として、SOI基板表面に平行に可動自在となる。
このとき、駆動電極EA,EBと検出電極SA,SBの直下の酸化膜は、可動部MBと比較して、面積が非常に大きく、一部の酸化膜が除去されるのみで、ほとんどエッチングされずに残ることとなる。
【0029】
最後に、図4(c)において、レジストを除去し、検出電極SA,SBと、可動部MBとの接触抵抗を下げるため、サンプルを回転させながら、斜め蒸着法により、検出電極SA,SB及び可動部MBの側面(側壁)にアルミニウムを堆積する。
このアルミニウム蒸着を行うとき、サンプル(乱数発生装置)を回転させることで、アルミニウム膜の対称性を確保している。
また、動作周波数を決定するため、以下の(1)〜(5)式により、マイクロアクチュエータの構造設計を行う。
【0030】
【数1】
【0031】
【数2】
【0032】
【数3】
【0033】
【数4】
【0034】
(1)式は、可動部MBと駆動電極EA(またはEB)との間の静電力を求める式である。
ε0は真空中の誘電率であり、gは初期ギャップ(すなわち可動部MBと駆動電極EA(またはEB)との間隔d)、xは駆動電極EAとEBとの中間位置からの変位量であり、Vは印加電圧であり、leは可動部MBと駆動電極とのオーバーラップ(平面視において重なっている)している長さであり、heは可動部MBの側壁の高さである。
【0035】
(2)式は、可動部MBの弾力による発生する力を求める式であり、ここで、kは弾性定数であり、xmaxは可動部MBの最大変位である。
(3)式は、共振周波数を求める式であり、ここで、kは弾性定数であり、mは可動部MBの質量であり、また、m∝ρとする。
(4)式は、(2)式に(3)式を代入し、この結果の(2)式と(1)式
との力Fを等しいとして求めた式であり、Cは定数である。
この(4)式に基づき、駆動電圧V及び駆動周波数f0に基づき、可動部MBと駆動電極EA,EBとの距離などを求めることとなる。
【0036】
次に、実際に上述した乱数発生装置を作成して、乱数の発生の実験を行った。作製したデバイスは、可動部MBの長さが300μmであり、可動部MBの幅が5μmであり、駆動電極EA,EBと可動部MBとの間隔dは10μmである。
また、150Vの正弦波を駆動パルスとして印加した場合の共振周波数は22kHzである。
ピーク電圧150Vの駆動パルスを印加し、乱数を発生させて4ビットデータを660個サンプリングし、図5に示すように発生分布をプロットしてみた。
ここで、x軸(B2i;偶数番目)及びy軸(B2i+1;奇数番目)ともに発生した4ビットデータを示し、各々「0(0000;16進数)」から「15(1111(16進数))」の範囲で示してある。
【0037】
さらに、図5においては、時系列順にそれぞれのプロットを線で結ぶことにより、相関の状態を強調してある。
上述のようにして、図5において自己相関の有無を調べたところ、部分的な偏りや一定の繰り返しパターンが見られないことから、このデバイスから発生した乱数には相関が無いことが判る。
【0038】
また、無規則性の検定として、上述した660のサンプルを用いて、以下の(5)式により、相関係数rxyを求めた。
【数5】
図5に示すように、「0000」を「0」とし、…、「1000」を「8」とし、…、「1111」を「15」とし、各々x軸及びy軸の座標値(xi,yi)として、(5)式の計算を行う。
この(5)式により得られる相関係数rxyが1に近いと正の相関があり、−1に近いと負の相関があり、0に近いと相関がないと判定される。
【0039】
図5に示すように、「0000」を「0」とし、…、「1000」を「8」とし、…、「1111」を「15」とし、すなわち2進数(16進数)を10進数に変換して、各々x軸及びy軸の座標値(xi,yi)として、(5)式の計算を行った。
これにより、今回サンプリングした乱数の相関係数rxyは「0.15」と求められ、上記660個の乱数の並び方の前後の関係はないと判定して良く、無規則性が保証される。
【0040】
上述したように、本発明による乱数発生装置は、乱数発生源である静電マイクロアクチュエータから出力される信号がデジタル信号であるため、従来の乱数発生源からの信号を検出、増幅し、それをデジタルに変換する必要がなく、構造及び周辺回路の構成が非常に簡単である。
さらに、本発明による乱数発生装置は、静電マイクロアクチュエータに基づいて構成されているため、半導体集積回路に他の回路とともに作り込むことが可能であり、同一デバイスとしての大きさを従来に比較して大幅に小型化することができ、かつ増幅及びデジタル変換の回路を用いないため、増幅回路の精度向上などを考える必要もなく、デバイス全体の価格を低下させることが可能である。
【0041】
本発明の乱数発生装置は、静電アクチュエータの不安定性を積極的に利用し、小型で真乱数に近い乱数を発生するデバイスを開発することができ、乱数発生デバイスにおいて、機械的スイッチと同様に電極の接触による導通を用いるため、外部に増幅器などを必要とせず単独で乱数を発生できる乱数発生装置を提供できる。
【0042】
また、本発明の構成としては、図2に示したように、1つのマイクロアクチュエータを半導体回路と同一チップ(同一基板)上に構成して、連続的に駆動パルスを印加して乱数の発生を行わせても良いし、例えば、数万〜数百万個単位でSOI上に形成して、これらのマイクロアクチュエータを並列に同時動作させるようにし、駆動パルスの1回の印加により、数万〜数百万ビットの乱数を一度に発生させることも可能であり、シミュレーションにおいて、無規則性の高い乱数(真の乱数に近い状態の乱数)を高速に発生させることができ、シミュレーションの高速化及び精度の向上を可能とする。
【0043】
また、本発明の静電マイクロアクチュエータを用いることにより、検出電極SA,SB各々が、駆動電極EA,EBと可動部MBとの接触を防止するため、これらの間において電流が流れることを防止するため、数百万個の静電マイクロアクチュエータを動作させたとしても、大きな消費電流が流れることはなく、省電力の乱数発生装置を提供することが可能である。
【0044】
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
一実施形態においては、可動部MBがSOIの基板表面に平行に可動自在に動作するとして説明したが、図6に示すように、駆動電極EA及びEBが形成する平面に平行に可動自在に作成することも可能である。
【0045】
図6において、可動部MBと、駆動電極EA及びEBとはSOI基板に対して、長尺上の形状により垂直方向に形成されている。
駆動電極EA,EBの各々の上部には、それぞれ検出電極SA,SBが絶縁体としてSiO2(酸化膜)を間に介挿した状態で形成されている。可動部MBと検出電極SA,SBそれぞれとの間隔(距離)は、一実施形態と同様にdである。可動部MBは図示されない他の部分において接地電極MEと接続され、検出電極SA及びSBも同様に、各々図示されない他の部分において、抵抗RA,RBにそれぞれ接続され、駆動電極EA及びEBも、各々図示されない他の部分において、駆動パルスが与えられる。
図6の構成の乱数発生装置の動作及び乱数の発生方法については、すでに述べた一実施形態と同様のため説明を省略する。
【0046】
また、図7において、基板の表面に、駆動電極EB,検出電極SBとを設けて、絶縁膜を介して、可動部MBを有した接地電極MEを形成する。
ここで、図7(a)は上部から見た平面図であり、図7(b)は図7(a)の線B−Bでの線視断面図である。
そして、この可動部MB上に絶縁膜を形成して、形成した絶縁膜上に駆動電極EAと、検出電極SAとを形成する。
次に、駆動電極EAと駆動電極EBとの重なり、及び検出電極SAと検出電極SBとの重なりの部分において、稼働するときの軸となる部分を除いた領域Fの各電極間に設けられている酸化膜を除去し、可動部MBを上下に(検出電極SAまたはSB方向に対して)可動自在とする。
すなわち、領域Fにおいては、駆動電極EAと駆動電極EBとの重なり、及び検出電極SAと検出電極SBとの重なりの部分が中空(距離dの間隔で分離されている)となっている。可動部MBと検出電極SA,SBそれぞれとの間隔(距離)は、一実施形態と同様にdである。
【0047】
ここで、駆動電極EA,EBにおける、検出電極SA及びSBに近い端部と逆の位置の端部の酸化膜を残し、可動部MBが上下(検出電極SAまたはSB方向に)に可動するときの可動軸としている。
可動部MBは図示されない他の部分において接地電極MEと接続され、検出電極SA及びSBも同様に、各々図示されない他の部分において、抵抗RA,RBにそれぞれ接続され、駆動電極EA及びEBも、各々図示されない他の部分において、駆動パルスが与えられる。
図7の構成の乱数発生装置の動作及び乱数の発生方法については、すでに述べた一実施形態と同様のため説明を省略する。
【0048】
加えて、他の実施形態として、可動部MBと、検出電極SA,SB各々との間をコンデンサとして、すなわちアクチュエータを容量センサとして、検出電極SA,SBに接触せずとも、距離の変化による容量変化を電気信号に変化させて、この電気信号に基づいて乱数を生成する構成とすることも可能である。
この場合、容量を電気信号に変換させ、電気信号を所定のレベルと比較して、デジタル値の乱数を生成するコンパレータが必要となるが、一方、検出電極SAと検出電極SBとの容量の差が明確となる程度に移動すればよいので、駆動電極EA及びEBに印加する電圧を低下させることが可能であり、かつ容量を検出するため抵抗RA,RBの使用の必要が無くなり、検出時に電流が流れないため消費電力を削減することができる。
【0049】
【発明の効果】
本発明の乱数発生装置によれば、静電アクチュエータの不安定性を積極的に利用し、小型で真乱数に近い乱数を発生するデバイスを開発することができ、乱数発生デバイスにおいて、機械的スイッチと同様に電極の接触による導通を用いるため、外部に増幅器などを必要とせず単独で真乱数に近い乱数を発生できる乱数発生装置を提供できる。
【図面の簡単な説明】
【図1】 本発明の乱数発生装置の動作原理を説明する、乱数発生の機構の構成例を示す概念図である。
【図2】 本発明の一実施形態による乱数発生装置の構成例を示す概念図である。
【図3】 図2の乱数発生装置の動作例を説明する概念図である。
【図4】 静電マイクロアクチュエータを利用した、本発明の乱数発生装置の製造方法を説明する図である。
【図5】 図2の乱数発生装置により生成した乱数の発生分布をプロットした図である。
【図6】 本発明の他の実施形態による乱数発生装置の構造例を示す概念図である。
【図7】 本発明の他の実施形態による乱数発生装置の構造例を示す概念図である。
【符号の説明】
EA,EB 駆動電極
OA,OB 出力端子
RA,RB 抵抗
SA,SB 検出電極
MB 可動部
ME 接地電極
Claims (4)
- 突起状に形成された可動部を有する可動部電極と、
前記可動部の両側に等距離の位置に配置され、同一のタイミングで駆動パルスが印加さられて、この可動部を静電力により引きつける第1及び第2の駆動電極と、
前記可動部の両側に等距離の位置に配置され、前記第1または第2の駆動電極に引きつけられた可動部が接触し、いずれの駆動電極方向に引きつけられたかを検出する第1及び第2の検出電極と、
前記第1及び第2の検出電極各々と電源との間に介挿される第1及び第2の抵抗と
を有し、
前記可動部が駆動パルスの印加されていないとき、周囲の不確定要素の影響により、前記第1及び第2の駆動電極間において、位置が不規則に揺らいでおり、駆動パルスが印加されたとき、可動部が第1または第2の駆動電極のうちより静電引力が強い電極に引き寄せられ、対応する検出電極に接触することによる電圧レベルの変化を乱数値として取り出すことを特徴とする乱数発生装置。 - 前記可動部と前記第1及び第2検出電極各々との間隔が、可動部と前記第1及び第2の駆動電極の間隔より狭いことを特徴とする請求項1記載の乱数発生装置。
- 前記第1及び第2の抵抗が、前記電圧レベルが「H」及び「L」レベルのデジタル値で得られるように、前記可動部と前記第1及び第2の検出電極の接触抵抗より高いことを特徴とする請求項1または請求項2に記載の乱数発生装置。
- 基板表面に、前記可動部電極,第1及び第2の駆動電極,第1及び第2の検出電極,第1及び第2の抵抗の組を複数配置して、1回の駆動パルスの印加により複数ビットの乱数を発生させることを特徴とする請求項1から請求項3の何れかに記載の乱数発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003187305A JP4200434B2 (ja) | 2003-06-30 | 2003-06-30 | 乱数発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003187305A JP4200434B2 (ja) | 2003-06-30 | 2003-06-30 | 乱数発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005025298A JP2005025298A (ja) | 2005-01-27 |
JP4200434B2 true JP4200434B2 (ja) | 2008-12-24 |
Family
ID=34186199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003187305A Expired - Fee Related JP4200434B2 (ja) | 2003-06-30 | 2003-06-30 | 乱数発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4200434B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7213378B2 (ja) | 2017-08-31 | 2023-01-26 | 株式会社トプコン | Oct機能拡張ユニット |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7140002B2 (ja) * | 2019-03-06 | 2022-09-21 | 日本電信電話株式会社 | ランダムビット列生成装置 |
KR102037667B1 (ko) * | 2019-05-02 | 2019-11-26 | 주식회사 피에스디엘 | 난수생성장치 및 그 생성방법 |
-
2003
- 2003-06-30 JP JP2003187305A patent/JP4200434B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7213378B2 (ja) | 2017-08-31 | 2023-01-26 | 株式会社トプコン | Oct機能拡張ユニット |
Also Published As
Publication number | Publication date |
---|---|
JP2005025298A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5432440B2 (ja) | 揺動体装置 | |
JP5610557B2 (ja) | 電荷層を軽減した集積回路構造およびこれを形成する方法 | |
US9748899B2 (en) | MEMS amplitude modulator and MEMS magnetic field sensor including same | |
US8096180B2 (en) | Inertial sensor | |
Lee et al. | An axial strain modulated double-ended tuning fork electrometer | |
US20220141565A1 (en) | Acoustic transducer and manufacturing method thereof | |
JP4200434B2 (ja) | 乱数発生装置 | |
Perrin et al. | Contact-Free MEMS Devices for Reliable and Low-Power Logic Operations | |
Zhu et al. | Design and fabrication of an electrostatic aln rf mems switch for near-zero power rf wake-up receivers | |
Seppa et al. | Microelectromechanical systems in electrical metrology | |
Alzgool et al. | Self-powered triboelectric MEMS accelerometer | |
JP2005159315A (ja) | 電荷トラップ構造及び方法を用いたストレージデバイス | |
Li et al. | High‐accuracy silicon‐on‐insulator accelerometer with an increased yield rate | |
Hashimoto et al. | Evaluation of a single-crystal-silicon microelectromechanical systems resonator utilizing a narrow gap process | |
JP2001044450A (ja) | 半導体力学量センサ | |
JP2006042005A (ja) | 電気機械共振器 | |
Mitsuya et al. | A Method to Determine the Electret Charge Potential of MEMS Vibrational Energy Harvester Using Pure-White Noise | |
TWI566446B (zh) | 表面彈性波產生裝置、收發裝置及其產生方法 | |
Sari et al. | A micro electrostatic linear accelerator based on electromagnetic levitation | |
US20230370256A1 (en) | System for Quantum Field Noise Source and Secure Information Transfer Therefrom | |
Sinatra et al. | Self-generating microsensor with meander architecture for performance enhancement in inertial systems | |
Nguyen et al. | Design and fabrication of MEMS electrostatic energy harvester with nonlinear springs and vertical sidewall electrets | |
KR20180097241A (ko) | 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치 | |
Kim et al. | Micromechanical resonant displacement gain stages | |
Cordova | Reversible computing: adiabatic capacitive logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |