JP4194183B2 - 走査変換装置 - Google Patents
走査変換装置 Download PDFInfo
- Publication number
- JP4194183B2 JP4194183B2 JP23959099A JP23959099A JP4194183B2 JP 4194183 B2 JP4194183 B2 JP 4194183B2 JP 23959099 A JP23959099 A JP 23959099A JP 23959099 A JP23959099 A JP 23959099A JP 4194183 B2 JP4194183 B2 JP 4194183B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- output
- memory
- field
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、飛び越し走査の映像信号を順次走査の映像信号に変換する走査変換装置に関する。
【０００２】
【従来の技術】
飛び越し走査の映像信号を順次走査の映像信号に変換する従来の走査変換装置では、動き適応型走査線補間処理が使用されている。動き適応型走査線補間処は、映像信号に含まれる被写体の動きを検出し、動きがある部分には補間画素と同一のフィールドの信号で補間するフィールド内補間処理を施し、静止している部分には前フィールドの信号で補間するフィールド間補間処理を施すものである。
【０００３】
図６は、従来の走査変換装置の概略構成ブロック図を示す。１１０は、飛び越し走査映像信号の入力端子、１１２はフィールドメモリ、１１４はラインメモリ、１１６はフィールドメモリ、１１８は入力端子１１０の入力映像信号と、メモリ１１２，１１４，１１６により遅延した映像信号の差を算出する減算器、１２０は減算器１１８の出力の絶対値を算出する絶対値回路、１２２は絶対値回路１２０の出力を所定閾値と比較する比較回路、１２４はラインメモリ１１４の入力と出力の和を算出する加算器、１２６は加算器１２４の出力を１／２倍する係数器、１２８は比較回路１２２により制御されて、メモリ１１６の出力又は係数器１２６の出力を選択する選択回路、１３０は、選択回路１２８の選択結果の出力端子である。
【０００４】
図７は、フィールド間の画素の関係も模式図を示す。図７を参照して、図６に示す実施例の動作を説明する。画像入力端子１１０から入力する映像信号の画像情報は、メモリ１１２により１フィールド分、遅延され、ラインメモリ１１４により１ライン分、遅延され、メモリ１１６により更に１フィールド分、遅延される。これにより、図７に示す模式図上で、入力端子１１０に入力する映像信号の画素がＣ（ｋ＋１）のとき、メモリ１１２の出力は画素Ｄ（ｋ）、メモリ１１４の出力は画素Ｂ（ｋ）、メモリ１１６の出力は画素Ｃ（ｋ−１）になる。
【０００５】
減算器１１８と絶対値回路１２０が、動き検出回路として機能する。すなわち、減算器１１８は、画素Ｃ（ｋ＋１）と画素Ｃ（ｋ−１）の差分を計算し、絶対値回路１２０がその絶対値を算出する。絶対値回路１２０の出力は、その画素の動き量を算出する。比較回路１２２は、絶対値回路１２０の出力を所定の閾値と比較して、その画素の動きの有無を判定する。
【０００６】
加算器１２４は、画素Ｂ（ｋ）と画素Ｄ（ｋ）を加算し、係数器１２６が、加算器１２４の加算結果に１／２を乗算する。これにより、画素Ｂ（ｋ）と画素Ｄ（ｋ）の相加平均値が得られる。選択回路１２８は、比較回路１２２の比較結果に従い、動きのある画素では、係数器１２６の出力（フィールド内補間値）を選択し、静止した画素に対しては、メモリ１１６から出力される前フレームの画素値（フィールド間補間値、より正確にはフレーム間補間値）を選択する。
【０００７】
【発明が解決しようとする課題】
従来例では、動き量を一定の閾値と比較して、動きの有無を判定する。静止画部分と動画部分が混在するような画像では画面内で一定の最適な閾値が存在しないので、動画部分で二重像現象が現われ、静止画部分では、垂直解像度が低下した画像になる場合がある。また、フィールド内浦間では、補間画素の上下の画素の加算平均を使用するので、斜め線エッジに対して画質が劣化する。
【０００８】
本発明は、このような不都合を解消した走査変換装置を提示することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る走査変換装置は、飛び越し走査の映像信号を順次走査の映像信号に変換する走査変換装置であって、入力された前記飛び越し走査の映像信号のうち、一つのフレーム中の一方のフィールドにおいて注目画素の前ラインの複数の画素と後ラインの複数の画素のうち、前記注目画素を中心とする互いに対称の位置にある複数組の画素信号を演算して前記複数組の方向に応じた複数の空間方向の相関を検出すると共に、前記一つのフレームにおける他方のフィールドにおいて前記注目画素に対応する位置の画素信号と前記一方のフィールドにおいて前記注目画素の上下に隣接する画素の平均値とを演算して時間方向の相関を検出する相関算出手段と、前記複数組の画素信号の平均値をそれぞれ演算する平均算出手段と、前記相関算出手段により検出された前記複数の空間方向の相関と時間方向の相関のうち、最も相関の高い方向を選択する方向選択手段と、前記他方のフィールドにおける前記注目画素に対応する画素信号と、前記平均算出手段により算出された前記複数組の画素信号の平均値信号のうち、前記方向選択手段で選択された方向に対応する信号を選択し、前記選択された信号により前記注目画素を補間する選択手段とを具備することを特徴とする。
【００１０】
当該方向選択手段は好ましくは、当該相関算出手段の結果から最小値の方向を選択する最小値方向選択手段と、当該最小値方向選択手段の、当該注目画素に隣接する複数の画素の出力を多数決する多数決手段とからなる。
【００１１】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００１２】
図１は、本発明の一実施例の概略構成ブロック図を示す。１０は飛び越し走査の映像信号が入力する入力端子、１２はラインメモリ、１４，１６，１８，２０，２２，２４，２６，２８は１画素分を遅延するピクセルメモリ、３０はフィールドメモリ、３２，３４，３６，３８，４０，４２は減算器、４４，４６，４８，５０，５２は絶対値算出器、５６は最小値算出回路、５８，６０，６２，６４，６６は加算器、６８，７０，７２，７４，７６は１／２を乗算する係数器、７８は、最小値算出回路５６の算出結果に従い、メモリ３０及び係数器６８〜７６の出力の何れかを選択する選択回路、８０は選択回路７８の選択結果を外部に出力する出力端子である。
【００１３】
減算器３２〜４２、絶対値算出器４４〜５４及び最小値算出回路５６は全体として、相関検出回路として機能する。加算器５８〜６６、係数器６８〜７６及び選択回路７８は全体として、補間回路として機能する。
【００１４】
図２及び図３は、本実施例で注目する画素配置を示す。図２及び図３を参照して、本実施例の動作を詳細に説明する。
【００１５】
画像入力端子１０から入力する画像情報は、ピクセルメモリ１１４，１６，１８，２０により１画素分ずつ遅延される。入力端子１０に入力するフィールドｋの画素を図２に示すラインＤ上のＤｎ＋２とすると、メモリ１４，１６，１８，２０の出力はそれぞれＤｎ＋１，Ｄｎ，Ｄｎ−１，Ｄｎ−２となる。同様に、ラインメモリ１２の出力は図２に示すラインＢ上のＢｎ＋２となり、ピクセルメモリ２２，２４，２６，２８の出力はそれぞれＢｎ＋１，Ｂｎ，Ｂｎ−１，Ｂｎ−２となる。また、フィールドメモリ３０はピクセルメモリ１８の出力を１フィールド期間、遅延し、メモリ３０の出力は、画面上では、図２に示すＣラインの画素Ｃｎとなる。
【００１６】
メモリ３０の出力はフィールド（ｋ−１）に属するので、Ｃ ｎ（ｋ−１）と表記し、ラインＢ，Ｄ上の画素はフィールドｋに属するので、それぞれＢｉ（ｋ），Ｄｉ（ｋ）と表記する。
【００１７】
相関検出回路は、以下のように動作する。すなわち、減算器３４及び絶対値算出回路４６が、メモリ２８の出力Ｂｎ−２（ｋ）と入力端子１０の入力Ｄｎ＋２（ｋ）との差の絶対値を算出する。減算器３６及び絶対値算出回路５０が、メモリ２６の出力Ｂｎ−１（ｋ）とメモリ１４の出力Ｄｎ＋１（ｋ）との差の絶対値を算出する。減算器３８及び絶対値算出回路５２が、メモリ２４の出力Ｂｎ（ｋ）とメモリ１６の出力Ｄｎ（ｋ）との差の絶対値を算出する。減算器４０及び絶対値算出回路５４が、メモリ２６の出力Ｂｎ＋１（ｋ）とメモリ１８の出力Ｄｎ−１（ｋ）との差の絶対値を算出する。減算器４２及び絶対値算出回路５４が、メモリ１２の出力Ｂｎ＋２（ｋ）とメモリ２０の出力Ｄｎ−２（ｋ）との差の絶対値を算出する。
【００１８】
また、加算器６２は、メモリ２４の出力Ｂｎ（ｋ）とメモリ１６の出力Ｄｎ（ｋ）を加算し、係数器７２がその加算結果に１／２に乗算する。減算器３２及び絶対値算出回路４４は、メモリ３０の出力Ｃｎ（ｋ−１）と、係数器７２の出力（Ｂｎ（ｋ）＋Ｄｎ（ｋ））／２との差の絶対値を算出する。
【００１９】
最小値算出回路５６は、絶対値算出回路４４〜５４の出力の内、最小値を算出し、図２及び図３に示す参照画素方向ｄ１ｉ〜ｄ５ｉ，ｄ１ｂのうち、その最小値の方向を信号を選択回路７８の選択制御端子に供給する。
【００２０】
補間回路の動作を説明する。加算器５８と係数器６８が、メモリ２８の出力Ｂｎ−２（ｋ）と入力端子１０の入力Ｄｎ＋２（ｋ）の相加平均値を演算する。加算器６０と係数器７０が、メモリ２６の出力Ｂｎ−１（ｋ）とメモリ１４の出力Ｄｎ＋１（ｋ）の相加平均値を演算する。先に説明したように、加算器６２及び係数器７２が、メモリ２４の出力Ｂｎ（ｋ）とメモリ１６の出力Ｄｎ（ｋ）の相加平均値を演算する。加算器６４と係数器７４が、メモリ２２の出力Ｂｎ＋１（ｋ）とメモリ１８の出力Ｄｎ−１（ｋ）の相加平均値を演算する。加算器６６と係数器７６が、メモリ１２の出力Ｂｎ＋２（ｋ）とメモリ２０の出力Ｄｎ−２（ｋ）の相加平均値を演算する。
【００２１】
選択回路７８は、係数器６８〜７６の出力及びメモリ３０の出力Ｃｎ（ｋ−１）のうち、最小値算出回路５６で検索された最小値方向に応じた方向の値を選択して、出力端子８０に出力する。
【００２２】
図４は、本発明の第２実施例の概略構成ブロック図を示す。図４に示す実施例では、最小値算出回路５６の出力と選択回路７８の選択制御端子との間にノイズ除去回路８２を設け、選択回路７８に代わる選択回路７８ａが、多数の補間候補値から実際に適用する補間値を選択する。その他の構成要素は図１と同じであり、図１と同じ作用の構成要素には同じ符号を付してある。
【００２３】
ノイズ除去回路８２は、２つのラインメモリ８４，８６、６つのピクセルメモリ８８，９０，９２，９４，９６，９８及び多数決算出回路１００からなる。多数決算出回路１００には、
１）最小値算出回路５６の出力、
２）最小値算出回路５６の出力を１画素分、遅延した値、
３）最小値算出回路５６の出力を２画素分、遅延した値、
４）最小値算出回路５６の出力を１ライン分遅延した値、
５）最小値算出回路５６の出力を１ラインと１画素分、遅延した値、
６）最小値算出回路５６の出力を１ラインと２画素分、遅延した値、
７）最小値算出回路５６の出力を２ライン分遅延した値、
８）最小値算出回路５６の出力を２ラインと１画素分、遅延した値、及び
９）最小値算出回路５６の出力を１ラインと２画素分、遅延した値
が入力する。結局、多数決算出回路１００には、図５に示す画素配置例の、各画素Ａｎ−１〜Ａｎ＋１、Ｃｎ−１〜Ｃｎ＋１及びＥｎ−１〜Ｅｎ＋１における最小差分値の方向の情報が入力し、多数決算出回路１００は、これら９つの情報の中で最も多い方向を演算する。
【００２４】
選択回路７８ａは、ノイズ除去回路８２の多数決算出回路１００の算出結果の示す方向の補間値を選択して、出力端子８０に出力する。
【００２５】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、フィールド内及びフィールド間の相関を調べて参照画素を決定することで、静止画部分の垂直解像度低下及び動画部分の二重像現象を抑制して、良好な画質の順次走査画像を得ることができる。また、フィールド内補間では、補間画素を中心に斜め方向の画素を用いて補間するので、斜め線エッジを損なわない良好な画質の画像を得ることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の概略構成ブロック図である。
【図２】 第１実施例における同一フィールド内での画素配置の模式図である。
【図３】 第１実施例におけるフィールド間での画素配置の模式図である。
【図４】 本発明の第２実施例の概略構成ブロック図である。
【図５】 多数決算出回路１００の入力の画素配置の模式図である。
【図６】 従来例の概略構成ブロック図である。
【図７】 従来例における動き検出補間動作の画素配置図である。
【符号の説明】
１０：入力端子
１２：ラインメモリ
１４，１６，１８，２０，２２，２４，２６，２８：ピクセルメモリ
３０：フィールドメモリ
３２，３４，３６，３８，４０，４２：減算器
４４，４６，４８，５０，５２：絶対値算出器
５６：最小値算出回路
５８，６０，６２，６４，６６：加算器
６８，７０，７２，７４，７６：係数器
７８，７８ａ：選択回路
８０：出力端子
８２：ノイズ除去回路
８４，８６：ラインメモリ
８８，９０，９２，９４，９６，９８：ピクセルメモリ
１００：多数決算出回路
１１０：入力端子
１１２：フィールドメモリ
１１４：ラインメモリ
１１６：フィールドメモリ
１１８：減算器
１２０：絶対値回路
１２２：比較回路
１２４：加算器
１２６：係数器
１２８：選択回路
１３０：出力端子
【発明の属する技術分野】
本発明は、飛び越し走査の映像信号を順次走査の映像信号に変換する走査変換装置に関する。
【０００２】
【従来の技術】
飛び越し走査の映像信号を順次走査の映像信号に変換する従来の走査変換装置では、動き適応型走査線補間処理が使用されている。動き適応型走査線補間処は、映像信号に含まれる被写体の動きを検出し、動きがある部分には補間画素と同一のフィールドの信号で補間するフィールド内補間処理を施し、静止している部分には前フィールドの信号で補間するフィールド間補間処理を施すものである。
【０００３】
図６は、従来の走査変換装置の概略構成ブロック図を示す。１１０は、飛び越し走査映像信号の入力端子、１１２はフィールドメモリ、１１４はラインメモリ、１１６はフィールドメモリ、１１８は入力端子１１０の入力映像信号と、メモリ１１２，１１４，１１６により遅延した映像信号の差を算出する減算器、１２０は減算器１１８の出力の絶対値を算出する絶対値回路、１２２は絶対値回路１２０の出力を所定閾値と比較する比較回路、１２４はラインメモリ１１４の入力と出力の和を算出する加算器、１２６は加算器１２４の出力を１／２倍する係数器、１２８は比較回路１２２により制御されて、メモリ１１６の出力又は係数器１２６の出力を選択する選択回路、１３０は、選択回路１２８の選択結果の出力端子である。
【０００４】
図７は、フィールド間の画素の関係も模式図を示す。図７を参照して、図６に示す実施例の動作を説明する。画像入力端子１１０から入力する映像信号の画像情報は、メモリ１１２により１フィールド分、遅延され、ラインメモリ１１４により１ライン分、遅延され、メモリ１１６により更に１フィールド分、遅延される。これにより、図７に示す模式図上で、入力端子１１０に入力する映像信号の画素がＣ（ｋ＋１）のとき、メモリ１１２の出力は画素Ｄ（ｋ）、メモリ１１４の出力は画素Ｂ（ｋ）、メモリ１１６の出力は画素Ｃ（ｋ−１）になる。
【０００５】
減算器１１８と絶対値回路１２０が、動き検出回路として機能する。すなわち、減算器１１８は、画素Ｃ（ｋ＋１）と画素Ｃ（ｋ−１）の差分を計算し、絶対値回路１２０がその絶対値を算出する。絶対値回路１２０の出力は、その画素の動き量を算出する。比較回路１２２は、絶対値回路１２０の出力を所定の閾値と比較して、その画素の動きの有無を判定する。
【０００６】
加算器１２４は、画素Ｂ（ｋ）と画素Ｄ（ｋ）を加算し、係数器１２６が、加算器１２４の加算結果に１／２を乗算する。これにより、画素Ｂ（ｋ）と画素Ｄ（ｋ）の相加平均値が得られる。選択回路１２８は、比較回路１２２の比較結果に従い、動きのある画素では、係数器１２６の出力（フィールド内補間値）を選択し、静止した画素に対しては、メモリ１１６から出力される前フレームの画素値（フィールド間補間値、より正確にはフレーム間補間値）を選択する。
【０００７】
【発明が解決しようとする課題】
従来例では、動き量を一定の閾値と比較して、動きの有無を判定する。静止画部分と動画部分が混在するような画像では画面内で一定の最適な閾値が存在しないので、動画部分で二重像現象が現われ、静止画部分では、垂直解像度が低下した画像になる場合がある。また、フィールド内浦間では、補間画素の上下の画素の加算平均を使用するので、斜め線エッジに対して画質が劣化する。
【０００８】
本発明は、このような不都合を解消した走査変換装置を提示することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る走査変換装置は、飛び越し走査の映像信号を順次走査の映像信号に変換する走査変換装置であって、入力された前記飛び越し走査の映像信号のうち、一つのフレーム中の一方のフィールドにおいて注目画素の前ラインの複数の画素と後ラインの複数の画素のうち、前記注目画素を中心とする互いに対称の位置にある複数組の画素信号を演算して前記複数組の方向に応じた複数の空間方向の相関を検出すると共に、前記一つのフレームにおける他方のフィールドにおいて前記注目画素に対応する位置の画素信号と前記一方のフィールドにおいて前記注目画素の上下に隣接する画素の平均値とを演算して時間方向の相関を検出する相関算出手段と、前記複数組の画素信号の平均値をそれぞれ演算する平均算出手段と、前記相関算出手段により検出された前記複数の空間方向の相関と時間方向の相関のうち、最も相関の高い方向を選択する方向選択手段と、前記他方のフィールドにおける前記注目画素に対応する画素信号と、前記平均算出手段により算出された前記複数組の画素信号の平均値信号のうち、前記方向選択手段で選択された方向に対応する信号を選択し、前記選択された信号により前記注目画素を補間する選択手段とを具備することを特徴とする。
【００１０】
当該方向選択手段は好ましくは、当該相関算出手段の結果から最小値の方向を選択する最小値方向選択手段と、当該最小値方向選択手段の、当該注目画素に隣接する複数の画素の出力を多数決する多数決手段とからなる。
【００１１】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００１２】
図１は、本発明の一実施例の概略構成ブロック図を示す。１０は飛び越し走査の映像信号が入力する入力端子、１２はラインメモリ、１４，１６，１８，２０，２２，２４，２６，２８は１画素分を遅延するピクセルメモリ、３０はフィールドメモリ、３２，３４，３６，３８，４０，４２は減算器、４４，４６，４８，５０，５２は絶対値算出器、５６は最小値算出回路、５８，６０，６２，６４，６６は加算器、６８，７０，７２，７４，７６は１／２を乗算する係数器、７８は、最小値算出回路５６の算出結果に従い、メモリ３０及び係数器６８〜７６の出力の何れかを選択する選択回路、８０は選択回路７８の選択結果を外部に出力する出力端子である。
【００１３】
減算器３２〜４２、絶対値算出器４４〜５４及び最小値算出回路５６は全体として、相関検出回路として機能する。加算器５８〜６６、係数器６８〜７６及び選択回路７８は全体として、補間回路として機能する。
【００１４】
図２及び図３は、本実施例で注目する画素配置を示す。図２及び図３を参照して、本実施例の動作を詳細に説明する。
【００１５】
画像入力端子１０から入力する画像情報は、ピクセルメモリ１１４，１６，１８，２０により１画素分ずつ遅延される。入力端子１０に入力するフィールドｋの画素を図２に示すラインＤ上のＤｎ＋２とすると、メモリ１４，１６，１８，２０の出力はそれぞれＤｎ＋１，Ｄｎ，Ｄｎ−１，Ｄｎ−２となる。同様に、ラインメモリ１２の出力は図２に示すラインＢ上のＢｎ＋２となり、ピクセルメモリ２２，２４，２６，２８の出力はそれぞれＢｎ＋１，Ｂｎ，Ｂｎ−１，Ｂｎ−２となる。また、フィールドメモリ３０はピクセルメモリ１８の出力を１フィールド期間、遅延し、メモリ３０の出力は、画面上では、図２に示すＣラインの画素Ｃｎとなる。
【００１６】
メモリ３０の出力はフィールド（ｋ−１）に属するので、Ｃ ｎ（ｋ−１）と表記し、ラインＢ，Ｄ上の画素はフィールドｋに属するので、それぞれＢｉ（ｋ），Ｄｉ（ｋ）と表記する。
【００１７】
相関検出回路は、以下のように動作する。すなわち、減算器３４及び絶対値算出回路４６が、メモリ２８の出力Ｂｎ−２（ｋ）と入力端子１０の入力Ｄｎ＋２（ｋ）との差の絶対値を算出する。減算器３６及び絶対値算出回路５０が、メモリ２６の出力Ｂｎ−１（ｋ）とメモリ１４の出力Ｄｎ＋１（ｋ）との差の絶対値を算出する。減算器３８及び絶対値算出回路５２が、メモリ２４の出力Ｂｎ（ｋ）とメモリ１６の出力Ｄｎ（ｋ）との差の絶対値を算出する。減算器４０及び絶対値算出回路５４が、メモリ２６の出力Ｂｎ＋１（ｋ）とメモリ１８の出力Ｄｎ−１（ｋ）との差の絶対値を算出する。減算器４２及び絶対値算出回路５４が、メモリ１２の出力Ｂｎ＋２（ｋ）とメモリ２０の出力Ｄｎ−２（ｋ）との差の絶対値を算出する。
【００１８】
また、加算器６２は、メモリ２４の出力Ｂｎ（ｋ）とメモリ１６の出力Ｄｎ（ｋ）を加算し、係数器７２がその加算結果に１／２に乗算する。減算器３２及び絶対値算出回路４４は、メモリ３０の出力Ｃｎ（ｋ−１）と、係数器７２の出力（Ｂｎ（ｋ）＋Ｄｎ（ｋ））／２との差の絶対値を算出する。
【００１９】
最小値算出回路５６は、絶対値算出回路４４〜５４の出力の内、最小値を算出し、図２及び図３に示す参照画素方向ｄ１ｉ〜ｄ５ｉ，ｄ１ｂのうち、その最小値の方向を信号を選択回路７８の選択制御端子に供給する。
【００２０】
補間回路の動作を説明する。加算器５８と係数器６８が、メモリ２８の出力Ｂｎ−２（ｋ）と入力端子１０の入力Ｄｎ＋２（ｋ）の相加平均値を演算する。加算器６０と係数器７０が、メモリ２６の出力Ｂｎ−１（ｋ）とメモリ１４の出力Ｄｎ＋１（ｋ）の相加平均値を演算する。先に説明したように、加算器６２及び係数器７２が、メモリ２４の出力Ｂｎ（ｋ）とメモリ１６の出力Ｄｎ（ｋ）の相加平均値を演算する。加算器６４と係数器７４が、メモリ２２の出力Ｂｎ＋１（ｋ）とメモリ１８の出力Ｄｎ−１（ｋ）の相加平均値を演算する。加算器６６と係数器７６が、メモリ１２の出力Ｂｎ＋２（ｋ）とメモリ２０の出力Ｄｎ−２（ｋ）の相加平均値を演算する。
【００２１】
選択回路７８は、係数器６８〜７６の出力及びメモリ３０の出力Ｃｎ（ｋ−１）のうち、最小値算出回路５６で検索された最小値方向に応じた方向の値を選択して、出力端子８０に出力する。
【００２２】
図４は、本発明の第２実施例の概略構成ブロック図を示す。図４に示す実施例では、最小値算出回路５６の出力と選択回路７８の選択制御端子との間にノイズ除去回路８２を設け、選択回路７８に代わる選択回路７８ａが、多数の補間候補値から実際に適用する補間値を選択する。その他の構成要素は図１と同じであり、図１と同じ作用の構成要素には同じ符号を付してある。
【００２３】
ノイズ除去回路８２は、２つのラインメモリ８４，８６、６つのピクセルメモリ８８，９０，９２，９４，９６，９８及び多数決算出回路１００からなる。多数決算出回路１００には、
１）最小値算出回路５６の出力、
２）最小値算出回路５６の出力を１画素分、遅延した値、
３）最小値算出回路５６の出力を２画素分、遅延した値、
４）最小値算出回路５６の出力を１ライン分遅延した値、
５）最小値算出回路５６の出力を１ラインと１画素分、遅延した値、
６）最小値算出回路５６の出力を１ラインと２画素分、遅延した値、
７）最小値算出回路５６の出力を２ライン分遅延した値、
８）最小値算出回路５６の出力を２ラインと１画素分、遅延した値、及び
９）最小値算出回路５６の出力を１ラインと２画素分、遅延した値
が入力する。結局、多数決算出回路１００には、図５に示す画素配置例の、各画素Ａｎ−１〜Ａｎ＋１、Ｃｎ−１〜Ｃｎ＋１及びＥｎ−１〜Ｅｎ＋１における最小差分値の方向の情報が入力し、多数決算出回路１００は、これら９つの情報の中で最も多い方向を演算する。
【００２４】
選択回路７８ａは、ノイズ除去回路８２の多数決算出回路１００の算出結果の示す方向の補間値を選択して、出力端子８０に出力する。
【００２５】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、フィールド内及びフィールド間の相関を調べて参照画素を決定することで、静止画部分の垂直解像度低下及び動画部分の二重像現象を抑制して、良好な画質の順次走査画像を得ることができる。また、フィールド内補間では、補間画素を中心に斜め方向の画素を用いて補間するので、斜め線エッジを損なわない良好な画質の画像を得ることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の概略構成ブロック図である。
【図２】 第１実施例における同一フィールド内での画素配置の模式図である。
【図３】 第１実施例におけるフィールド間での画素配置の模式図である。
【図４】 本発明の第２実施例の概略構成ブロック図である。
【図５】 多数決算出回路１００の入力の画素配置の模式図である。
【図６】 従来例の概略構成ブロック図である。
【図７】 従来例における動き検出補間動作の画素配置図である。
【符号の説明】
１０：入力端子
１２：ラインメモリ
１４，１６，１８，２０，２２，２４，２６，２８：ピクセルメモリ
３０：フィールドメモリ
３２，３４，３６，３８，４０，４２：減算器
４４，４６，４８，５０，５２：絶対値算出器
５６：最小値算出回路
５８，６０，６２，６４，６６：加算器
６８，７０，７２，７４，７６：係数器
７８，７８ａ：選択回路
８０：出力端子
８２：ノイズ除去回路
８４，８６：ラインメモリ
８８，９０，９２，９４，９６，９８：ピクセルメモリ
１００：多数決算出回路
１１０：入力端子
１１２：フィールドメモリ
１１４：ラインメモリ
１１６：フィールドメモリ
１１８：減算器
１２０：絶対値回路
１２２：比較回路
１２４：加算器
１２６：係数器
１２８：選択回路
１３０：出力端子
Claims (1)
- 飛び越し走査の映像信号を順次走査の映像信号に変換する走査変換装置であって、
入力された前記飛び越し走査の映像信号のうち、一つのフレーム中の一方のフィールドにおいて注目画素の前ラインの複数の画素と後ラインの複数の画素のうち、前記注目画素を中心とする互いに対称の位置にある複数組の画素信号を演算して前記複数組の方向に応じた複数の空間方向の相関を検出すると共に、前記一つのフレームにおける他方のフィールドにおいて前記注目画素に対応する位置の画素信号と前記一方のフィールドにおいて前記注目画素の上下に隣接する画素の平均値とを演算して時間方向の相関を検出する相関算出手段と、
前記複数組の画素信号の平均値をそれぞれ演算する平均算出手段と、
前記相関算出手段により検出された前記複数の空間方向の相関と時間方向の相関のうち、最も相関の高い方向を選択する方向選択手段と、
前記他方のフィールドにおける前記注目画素に対応する画素信号と、前記平均算出手段により算出された前記複数組の画素信号の平均値信号のうち、前記方向選択手段で選択された方向に対応する信号を選択し、前記選択された信号により前記注目画素を補間する選択手段
とを具備することを特徴とする走査変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23959099A JP4194183B2 (ja) | 1999-08-26 | 1999-08-26 | 走査変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23959099A JP4194183B2 (ja) | 1999-08-26 | 1999-08-26 | 走査変換装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001069468A JP2001069468A (ja) | 2001-03-16 |
| JP2001069468A5 JP2001069468A5 (ja) | 2006-09-07 |
| JP4194183B2 true JP4194183B2 (ja) | 2008-12-10 |
Family
ID=17047046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23959099A Expired - Fee Related JP4194183B2 (ja) | 1999-08-26 | 1999-08-26 | 走査変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4194183B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2372394B (en) * | 2000-12-22 | 2004-09-22 | Matsushita Electric Ind Co Ltd | Interpolation apparatus and video signal processing apparatus including the same |
-
1999
- 1999-08-26 JP JP23959099A patent/JP4194183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001069468A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784115A (en) | System and method for motion compensated de-interlacing of video frames | |
| US4768092A (en) | Image signal conversion device | |
| US7012649B2 (en) | Image processing apparatus and method, program, and recording medium | |
| JP3962876B2 (ja) | ビデオ信号用補間フィルタ | |
| US9185431B2 (en) | Motion detection device and method, video signal processing device and method and video display device | |
| JP2008136227A (ja) | ビデオデータ処理方法 | |
| KR19990031433A (ko) | 스캔 컨버터 회로 | |
| WO2009052430A1 (en) | Systems and methods of motion and edge adaptive processing including motion compensation features | |
| JP3293561B2 (ja) | 画像表示装置及び画像表示方法 | |
| KR100422575B1 (ko) | 디인터레이싱을 위한 공간축/시간축 보간 시스템 및 방법 | |
| JP4217543B2 (ja) | 動き情報処理装置及び方法 | |
| JP3189292B2 (ja) | 走査線補間装置 | |
| JPH0662283A (ja) | ビデオ信号のノイズ低減システム | |
| US20060033839A1 (en) | De-interlacing method | |
| JP4194183B2 (ja) | 走査変換装置 | |
| JP2004320279A (ja) | 動画像時間軸補間方法及び動画像時間軸補間装置 | |
| JP3814326B2 (ja) | 映像信号処理回路 | |
| JP3121519B2 (ja) | 動きベクトルを用いた動き内挿方法および動き内挿回路ならびに動きベクトル検出方法および動きベクトル検出回路 | |
| JP2775688B2 (ja) | 画像信号処理装置 | |
| KR100252949B1 (ko) | 스캔컨버터회로 | |
| JP2770300B2 (ja) | 画像信号処理処置 | |
| US9324131B1 (en) | Method and apparatus for motion adaptive deinterlacing with reduced artifacts | |
| KR100471186B1 (ko) | 영역 기반으로 영상 데이터를 보간하기 위한 디인터레이싱장치 및 방법 | |
| US7405767B2 (en) | Video image conversion method for interlaced image to progressive image and system thereof | |
| KR100252943B1 (ko) | 스캔컨버터회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |