JP4193019B2 - パワーアプリケーションのためのマイクロ磁気素子を備えるデバイス、およびデバイスの形成方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーアプリケーションのためのマイクロ磁気素子に関する。
【０００２】
【従来の技術】
ノート型コンピュータおよび携帯電話等の、コンパクトで能率のよい持ち運び可能な電子デバイスの市場が拡大している。市場が拡大することによって、関連するパワーＩＣにおけるサイズの縮小、および効率の改善の双方に対する必要性が明らかになってきた。特に、電力消費を押さえバッテリーの寿命を延ばすために、例えば、オンチップＤＣ−ＤＣコンバータ等の単一チップパワー素子のような、一体化された電力管理が求められている。かかる一体化の極めて重要な側面として、ＣＭＯＳおよび磁気素子の単一チップ上への一体化が挙げられる。特に、高周波数で動作するプレーナ誘導器および変圧器は、かかるＤＣ−ＤＣコンバータの基礎的な磁気素子である。さらに、例えばパーマロイ等の、誘導器および変圧器で使用される現在の磁気材料は、かかるオンチップパワーデバイスにとって望ましくない、いくつかの制限を被る。例えば、パーマロイの接着性は所望のレベルより低くなる傾向があり、この合金は、その導電性のために、周波数範囲の点でいくつかの制限がある。
【０００３】
【発明が解決しようとする課題】
したがって、集積ＣＭＯＳ／パワーアプリケーションに用いられるマイクロ磁気素子を形成するための改良された技術が、かかる素子に用いられる改良された材料とともに、求められている。
【０００４】
【課題を解決するための手段】
本発明の方法は、フォトレジスト型材料が、従来のパターニング材料としてだけではなく、磁気層間または導電層間の絶縁および／またはプレーナ化材料としても使用される、多層素子を形成することを含む。フォトレジストを全体的な素子構造の一部として使用することは、ＬＩＧＡ型プロセスに特有のことである。（ＬＩＧＡはドイツ語の頭字語であり、英語では、リソグラフィー（lithography）、めっきする（plating）、成型する（molding）という意味である。ＬＩＧＡプロセスの一般的な説明については、例えば、H.Guckelによる「Micromechanics for x-ray lithography and x-ray lithography for micromechanics」、Precision Engineering and Opto-Mechanics、SPIE、Vol.1167、151-158(1989)を参照のこと。）本発明によると、種々の集積ＣＭＯＳ／マイクロ磁気素子を、プレーナ誘導器および変圧器を備える素子を含むように形成することができる。さらに、本方法の一実施形態では、特定の技術が、電気めっきされた銅コイルに損害を与えることなく、基板表面から金を含んだシード層をエッチングするために使用される。このような技術は、かかるシード層上で銅を電気めっきする場合に有用である。なぜなら、金をエッチングして取り除くために使用されるほとんどの化学薬品は、このような技術がなければ、銅コイルに損害を与えてしまうからである。
【０００５】
本発明はまた、誘導器および変圧器等のデバイスで特に有用な磁気材料に関する。材料とは、Ｃｏ_xＰ_yＦｅ_zの組成を有する非晶質の鉄−コバルト−リン合金であり、ここでｘ＋ｙ＋ｚ＝１００であり、ｘは５〜１５、ｙは１３〜２０、ｚはその残りである。有用な一実施形態において、ｘは１１、ｙは１７である。コバルトおよび鉄は、比較的高い飽和磁化と低い保磁力を提供し、一方、リンは、非晶質構造を提供する量で存在するが、飽和磁化を許容不可能には低くしない。合金は、典型的には、０．１〜０．５Ｏｅの保磁力、１００〜１５０μΩ−ｃｍの電気抵抗率、および約１６〜約１９ｋＧの飽和磁化を示し、それらはすべてパーマロイより優れた改善が見られる。
【０００６】
【発明の実施の形態】
集積ＣＭＯＳ／マイクロ磁気素子
本発明の方法は、フォトレジスト型材料が、従来のパターニング材料としてだけではなく、磁気層間または導電層間における絶縁材料または／およびプレーナ化材料としても使用される、多層素子を形成することを含む。（プレーナ化とは、次の層のための物理的支持と、次の製造ステップのための比較的平らな表面との双方を、材料が提供することを指す。）この方法によると、例えば、誘導器および変圧器等の種々のプレーナマイクロ磁気素子、ならびに、例えば、電磁石、フィルタ（例えば、高域、低域）、継電器、機械粒子フィルタ、および種々の他のＭＥＭＳデバイス等の、多数の他の素子を形成することができる。特に、本発明の多層製品は、以下の基本的な方法ステップ、
（１）通常はシリコンであり、集積回路デバイスが組み込まれた基板を提供するステップと、
（２）基板上に、第１のパターニングされたフォトレジスト層を形成するステップと、
（３）典型的には金属シード層上に電気めっきすることによって、第１のパターンで磁気材料層を形成するステップと、
（４）磁気材料層上に、絶縁またはプレーナ化／支持フォトレジスト層を形成するステップと、
（５）絶縁またはプレーナ化／支持フォトレジスト層上に、第２のパターニングされたフォトレジスト層を形成するステップと、
（６）同じく典型的には金属シード層上に電気めっきすることによって、第２のパターンで導電材料（例えば、巻線）を形成するステップと、
によって形成される。
（本明細書では、層とは、説明の際に、パターニングされたという修飾語を伴って使用される場合と、伴わないで使用される場合があるが、どちらの場合であっても、連続的または非連続的な材料層（例えば、巻線または他のパターニングされた層）を指す。導電とは、１オーム／スクエアを超えないシート抵抗を指す。）これらのステップは、以下に説明する実施形態によってさらに明らかにされる。
【０００７】
あらゆる順序で、活性層（活性とは、例えば磁気層または導電層を意味する）を形成することができる。例えば、上記の基本的な方法において、可能な代替形態は、第１のフォトレジストによって規定されるパターンで導電材料層を形成し、次いで、第２のフォトレジストによって規定されるパターンで磁気材料層を形成することである。典型的には、以下の実施形態で示されるように、例えば、第３のパターニングされたフォトレジスト層によって規定されるパターンで形成される付加的な磁気材料層、および付加的な絶縁またはプレーナ化／支持フォトレジスト層等の、付加的な層が存在する。
【０００８】
あらゆる磁気材料層は通常、少なくとも２μｍ、より典型的には少なくとも５ｍの厚さを有するように形成される。同様に、あらゆる導電層は、典型的には少なくとも５μｍ、より典型的には少なくとも３０μｍの厚さを有するように形成される。特にこれらの厚さのため、例えば、磁気材料および導電材料等の種々の金属の活性層は、典型的には電気めっきによって形成される。絶縁およびプレーナ化フォトレジスト層は通常、少なくとも２μｍの厚さを有するように形成される。磁気材料または導電材料が電気めっきされる、パターンを規定するフォトレジスト層の厚さは、電気めっきされた材料の所望の厚さによって変化する。
【０００９】
本方法の一実施形態によると、プレーナ誘導器（任意選択的には二重螺旋プレーナ誘導器）が形成される。図１（ａ）に示されるように、シリコンウェハ１０は、その上面にパッシベーションまたは絶縁層１２が設けられ、典型的には、酸化物が約２μｍの厚さで存在する。ウェハは、典型的には、例えばＣＭＯＳ電力回路１４等の集積回路型デバイスを備え、絶縁層１２は、１つまたは複数のビア１６、１８を備え、回路１４と誘導器との間の電気接続を提供し、デバイスの磁心のための接地２０を提供する。（他の実施形態では、種々の制御回路を基板に組み込むことができる。）
【００１０】
図１（ｂ）に示されるように、層２２が形成され、基板１０と形成されるべき誘導器との間に絶縁およびプレーナ化層を提供する。典型的には、絶縁層は、ビア１６、１８を維持するためにパターニングされるフォトレジスト層２２である。このフォトレジストは、クラリアントコーポレーション（Clariant Corporation）の一部門である、ＡＺエレクトロニックマテリアルから市販されているＡＺ−４０００シリーズ等の、ＵＶ光に対して高感度であるノボラック型ポジティブフォトレジストであることが有利である。フォトレジストは、電気めっき溶液等の活動的な化学的環境に対して実質的に不活性であることが有利である。電気めっきのための金属シード層は、多くの場合抵抗上に形成されるので、種々の材料に対する良好な接着性もまた求められている。さらに、フォトレジストを絶縁および／またはプレーナ化層として組み込むことが望まれる場合、抵抗は、所望の機械特性および電気特性を示すことが有利である。特に、多層素子においては、抵抗は、次のリソグラフィおよび層形成のための平らな表面を提供する機能を有することが有利である。所望の電気特性は、硬化した際の許容可能な誘電定数を含む。フォトレジスト層２２の所望の厚さによっては、層がいくつかの薄膜層を構成することも可能である。フォトレジストのパターニングは、使用される特定のフォトレジストに基づいて、従来の技術で実行される。硬化は、例えば、電気めっき溶液等の次の環境に対して、フォトレジストを実質的に不活性にするために使用される。
【００１１】
図１（ｃ）に示されるように、パターニングされたフォトレジスト層２２が形成された後、比較的薄い金属膜２４が形成され、誘導器のより下側にある磁心プレートの次の電気めっきのためのシード層として機能する。膜２４のための有用な材料とは、例えば、約１２５〜３００Åのチタンとそれに続く５００〜３０００Åの金である、二層チタン／金膜である。金は所望の抵抗率および化学特性を示し、チタンは硬化したフォトレジスト２２への金の接着性を強める。金およびチタンは、典型的には、スパッタリングまたは電子ビーム蒸着によって堆積される。チタン／銅シード層を使用することも可能である。
【００１２】
図１（ｄ）に示されるように、下側にある磁心プレートの次の形成のために、パターニングされたフォトレジスト層２６が形成されパターニングされる。フォトレジスト層２６の厚さは、磁心の所望の厚さに基づいている。すなわち、磁気材料は通常、フォトレジストの上面まで電気めっきされる。
【００１３】
図１（ｅ）に示されるように、フォトレジスト層２６が形成された後、下側にある磁心２７が、シード層２４上への電気めっきによって形成され、次いで抵抗層２６が除去される。磁心２７が、任意の適当な磁気材料（典型的には、例えばパーマロイ等の、誘導器および変圧器に応用するための軟磁性体）から形成される。磁心２７は、以下でより詳細に説明するように、本発明のＦｅ−Ｃｏ−Ｐ合金から形成されることが有利である。所望の誘導器コア材料の特性として、比較的低い保磁力、比較的高い電気抵抗率、および比較的高い飽和磁化が挙げられる。
【００１４】
図１（ｆ）に示されるように、他のフォトレジスト層２８は、絶縁およびプレーナ化層として形成され（かつ、ビアを保持するようにパターニングされ）る。次いで、典型的には先のシード層２４と同一の材料および特性を有する金属シード層３０が、フォトレジスト層２８の選択された領域上に形成される。特に、図に示されるように、シード層３０は、形成されるべきコイルの渦巻き（spire）間の短絡を生じないような方法でパターニングされる。（代替的には、かかる短絡を生じるシード層の部分を後に除去する。）
【００１５】
次に、図１（ｇ）に示されるように、パターニングされたフォトレジスト層３２が形成され、典型的には銅コイルである伝導コイル３４を形成するための型を提供する。次いでコイル３４が、シード層３０上への電気めっきによって形成される。コイル３４およびフォトレジスト３２の厚さは、この実施形態において、典型的には約３０μｍである。フォトレジスト層３２は除去されずに残り、誘導器内の電気絶縁体、およびプレーナ、物理的な支持層として機能する。
【００１６】
図１（ｈ）に示されるように、頂部フォトレジスト層３６が形成され、絶縁およびプレーナ化層を提供する。（先のフォトレジスト層３２と、この次のフォトレジスト層３６の双方を同時に硬化することが可能である。）電気めっきのためにシード層３８が形成され、この層は、典型的には先のシード層と同一の材料および特性を有している。次いでパターニングされたフォトレジスト層（図示せず）が形成され、実質的に同一の厚さのコア４０を提供するために選択されたフォトレジストの厚さを有する、頂部磁心４０の次の電気めっきをするための型を提供する。最後に頂部磁心４０が、典型的には下側にある磁心２６と同様の材料および技術を用いて電気めっきされる。次いで、フォトレジスト層が除去される。任意選択的には、付加的な絶縁材料が、保護を目的として磁心４０上に形成される。
【００１７】
結果得られる集積ＣＭＯＳ／マイクロ磁気素子５０は、図２に概略的に示されている。素子５０は、ＣＭＯＳ回路（図示せず）が形成される基板５２、より下側にある磁心５４、より上側にある磁心５６、螺旋誘導器５８（１つの螺旋だけを図示）、ならびに中間硬化フォトレジスト層６０、６２、６４を備える。一実施形態においては、より下側にある磁心５４およびより上側にある磁心５６が、以下で説明されるＦｅ−Ｃｏ−Ｐ合金から形成され、それらは約５μｍの厚さを有する。二重螺旋誘導器は、約３０μｍの厚さで銅から形成される。中間フォトレジスト層６０、６２、６４は、１つまたは複数のＡＺＰ−４０００シリーズフォトレジストから形成される。
【００１８】
上記のステップを異なる順序で、付加的または代替的な層を用いて実行することを含む、この特定の実施形態の多数の変形形態が可能であり、これは、リソグラフィックおよびめっき技術に関係する当業者には明白であろう。
【００１９】
例えば、図３（ａ）で示される、図１（ｆ）および図１（ｇ）で説明されるステップの代替形態では、上記の実施形態に比べてより連続的なシード層７４が形成され、次いで、隣接する巻線間の短絡を回避するためにコイル７６が形成された後にシード層７４の部分が除去される。（シード層７４は、上記の実施形態のように、磁気材料７０上に形成される絶縁体材料（例えばフォトレジスト）層７２上に形成される。）図３（ａ）に示されるように、フォトレジスト７８は、シード層７４上にパターニングされ、次いで、型としてフォトレジスト７８を使用することでコイル７６が形成される。
【００２０】
典型的には従来の化学エッチングによってフォトレジストが一旦除去されると、短絡を回避するために、コイル７６の隣接する巻線間にある領域において、シード層７４を除去しなければならない。しかしながら、チタン／金シード層の選択された部分を除去することに伴う潜在的な問題は、ほとんどの金エッチングが、（最も一般的な巻線材料である）銅までも除去してしまうことである。本発明は、酸化物形成技術によりシード層７４を選択的に除去することによって、この問題を克服する。特に、図３（ｂ）に示されるように、酸素プラズマは、フォトレジスト層７８から残っている任意の有機残滓を除去することと、コイル７６の表面上に薄い酸化物８０（例えば、酸化銅）を形成することとの双方に使用される。（典型的なプラズマ処理は、２〜３分、２００〜３００ｍＷ、１ｍＴｏｒｒである。）この酸化物は、コイル７６の材料を、金エッチングに対して実質的に不活性にする。したがって、金とチタンは、コイル７６に損害を与えることなくエッチングされ得る。シード層が一旦除去されると、酸化銅層８０は、適当な方法によって同様に除去される。例えば金は、ＫＩ濃度が０．１６モルである、２０：１の重量比のＫＩ／Ｉの水溶液で除去され得る。チタンは、例えば０．５％のＨＦ水溶液、またはシュウ酸溶液で除去され得る。酸化銅は、１：１：１０の比であるＨ₂ＳＯ₄：Ｈ₂Ｏ₂（３０％）：Ｈ₂Ｏの溶液において、短い（例えば５秒）処理で容易に除去される。他の適当なエッチング技術は、当業者には周知である。
【００２１】
フォトレジスト技術
上述したように、フォトレジストは、クラリアントコーポレーションの一部門であるＡＺエレクトロニックマテリアルから市販されているＡＺ−４０００シリーズ等の、ＵＶ光に対して高感度なノボラック型ポジティブフォトレジストであることが有利である。種々の粘度が利用可能であるが、それは、例えば３〜５０μｍの典型的な範囲を超える、所望の膜厚に主に依存している。様々なコーティング方法も同様に利用可能であり、これは、例えばスピンコート、スプレーコート、またはローラーコート等の特定の応用技術に依存している。かかるフォトレジストを使用するための以下の技術は、本発明において所望の結果を提供する。
【００２２】
層形成
高い膜厚（例えば１０μｍより厚い）のために、マルチプルスピンコーティングを行うことができる。マルチプルスピン工程は、第１の層を基板に加えることによって開始される。第２の層上でスピニングを行う前に、例えば、８０℃で２分間加熱板上で乾燥させる等の、短い緩やかな乾燥（soft-bake）ステップが行われる。次いでスピナ上にウェハが戻され、第２のコーティングが行われると、約５〜６分の緩和期間が提供され、次の緩やかな乾燥が１１０℃で行われる。同一の工程が次の層に繰り返され、各層が形成された後には緩やかな乾燥が行われる。個々の乾燥状況は、形成される層の合計数によって変化する。これらの緩やかな乾燥は、個々の層から溶媒を蒸発させ、それによって最終的な乾燥処理を容易にする。比較的短い緩やかな乾燥時間は、次のフォトレジストの行動に対する有害な効果を回避する。緩和時間は通常、室温で４〜８分であり、溶媒の蒸発、厚さの均一性、およびフォトレジストの安定化を可能にする。緩和中には、水平で大気乱流を防ぐ配置が望まれる。
【００２３】
厚いフォトレジスト層は、スピン周期中にエッジビードを形成する傾向があり、露出工程中のフォトレジスト面とフォトマスクとの間の良好な接触を提供するためには、ビードを除去することが望ましい。正確に制御された液体ディスペンサを用いて溶媒をエッジビードに塗布し、主要なフォトレジストコーティングが除去されないようにすることができる。
【００２４】
緩やかな乾燥工程中、フォトレジストに存在する溶媒および水分の双方が蒸発する。しかしながら、フォトレジスト中の水分は、ＤＮＱ／ノボラック型フォトレジスト（特に、厚い膜）において行われる光化学工程にとって必要である。（当分野において知られているように、ＤＮＱとはジアノナフトキノンを指す。）湿気がない場合、フォトレジストは、望ましくない性能を発揮する傾向がある。したがって、室温での待ち時間は、フォトレジストが失った湿気を再び吸収できるように、緩やかな乾燥の後にあることが推奨される。
【００２５】
露出
ＡＺ−４０００シリーズフォトレジストは、ｇ−、ｈ−およびｉ−ライン（それぞれ３６５ｎｍ、４０５ｎｍ、４３５ｎｍ）波長に対して高感度である。ＵＶリソグラフィは、焦点の深さおよび回折によって幾分制限される。厚いフォトレジスト層（例えば、１０μｍ〜２００μｍ）を有するＵＶリソグラフィを使用可能にするために、典型的には、適当な回折低減レンズを有する特別のアライナーが使用される。例えば、ＳＵＳＳ ＭＡ１５０マスクアライナー等の、大型露出ギャップレンズ（LEGO: Large Exposure Gap Optics）を有するアライナーは、回折を低減し、視準を増大させ、厚い膜における高解像度印刷および耐浸側壁（steep resist sidewall）を実現する。
【００２６】
露出工程の基本的なパラメータは、線量を規定する光度および露出時間である。ここで、フォトレジストは、
ｄｏｓｅ（ｍＪ／ｃｍ²）＝ｉｎｔｅｎｓｉｔｙ（ｍＷ／ｃｍ²）・ｔｉｍｅ（ｓｅｃ）
にしたがって露出される。
【００２７】
実験データは、ＡＺ−４６２０フォトレジストの５〜３０μｍの厚さを有する膜に対して、所望のパターン印刷および現像の品質が１５０〜１８０秒の露出時間で達成されたことを示し、２５μｍの厚さのフォトレジストについて、１８００〜２１６０ｍＪ／ｃｍ²の有利な線量を規定する。
【００２８】
比較的長い露出中のフォトレジストの過剰な加熱を避けるためには、短い（３０〜６０秒）の冷却時間間隔が有用である。例えば、３０μｍの厚さを有するＡＺ−４６２０膜の１８０秒の露出は、典型的には、４５秒の冷却時間を間に挟んだ２つの９０秒の露出に分割され、冷却中は、ウェハ／マスク接触が維持される。
【００２９】
現像
フォトレジスト材料によって、特定の現像液が使用される。厚いフォトレジスト膜についての現像工程をより効率的にするために、典型的に攪拌が使用され、新しい現像溶液が露出領域上に定常的に補給されるようにする。高いアスペクト比パターンにとって、新しい溶液を補給することはより困難なことである。なぜなら、フォトレジストが露出領域から除去されたとき、パターンはより深くなり、それにより新しい溶液の経路が制限されるからである。したがって、強い攪拌は有用であるが、手動の制御は困難であり貧弱な生産性しか提供しないため、例えば磁気攪拌プレートを有する磁気攪拌バー等の攪拌装置の助けを借りた攪拌が望ましい。現像時間は、希釈濃度および露出エネルギー線量に依存する。
【００３０】
硬化
フォトレジストを、アセトン、電気めっき浴および金属蒸着工程のような厳しい環境に対して実質的に不活性にさせるために、硬化ステップが行われる。ＡＺ−４０００シリーズフォトレジストでは、例えば２２０℃の加熱板上で少なくとも１〜２時間加熱することによって硬化が行われる。硬化したフォトレジストは、比較的厳しい化学薬品への露出においても変わらないままでいる、強力な化学的不活性層を提供する。ＡＺ−４０００シリーズフォトレジストは、硬化した際、６２９〜６７４Ｖ／μｍのブレークダウン電圧で、４．０２〜４．５８の誘電定数（２００℃〜２５０℃の範囲の硬化温度に対して）を示すと報告されている。
【００３１】
厚い抵抗層が硬化する際、典型的には、硬化した層の残留応力は避けられず、ある場合にはウェハの座屈につながる。選択されたフォトレジストは、低い残留応力を有し、それによってウェハの変形が比較的低レベルに維持されることが有利である。しかしながら、硬化したフォトレジストの連続した層が使用される際、残留応力効果は単一の層の場合よりも重要になる。かかる多層の実施形態のために、ウェハのある側から他の側にわたる応力解放チャネルが典型的に使用される。次いで、この応力が各デバイスのフットプリント上に局所化され、ウェハの座屈が大幅に低減される。
【００３２】
一実施形態において、硬化は、ウェハを真空オーブンの内部にあるプログラム可能なデジタル加熱板に配置することによって行われる。加熱板の温度は、例えば室温から１時間に１５℃の割合で、ＡＺ−４０００シリーズフォトレジストでは約１５０℃であるフォトレジストリフロー温度まで上昇するようにプログラムされる。ウェハは、膜の厚さに依存するが典型的には約２時間リフロー温度にとどまり、例えばＡＺ−４０００シリーズでは２２０℃である、より高い温度まで上昇し、約１〜２時間そこにとどまる。次いでウェハは、ゆっくりと室温まで冷却される。
【００３３】
硬化中に加えられた真空は、通常フォトレジスト層の底部に形成されるか、あるいはすでに取り込まれている気泡を除去する。フォトレジストを真空状態でリフロー温度に維持することにより、取り込まれた気泡の表面への移動が促進され、表面では気泡が解放される。硬化の前にすべての気泡を除去することができないと、高温で気泡が急速に膨張してしまう結果となる。したがって、表面上の気泡の破裂の際に形成されたクレーターによって、フォトレジスト膜が損害を受ける可能性がある。
【００３４】
一般的に、抵抗膜の底部から頂部までの加熱は、フォトレジスト本体のより均一な加熱に寄与する傾向があるので、加熱板は、従来の乾燥オーブンに比べ好適である。特に、抵抗表面が抵抗膜の他の部分よりも早く加熱される場合は、しわの寄った表面を生じさせるクラスティングに見舞われる可能性がある。
【００３５】
さらに、硬化した層と基板との間の良好な接着を確実にするために、フォトレジストスピニングの前のウェハ洗浄および乾燥には特別の注意を払う必要がある。同様に、多数の硬化した層が堆積する場合、例えば脱イオン水を用いた広範囲なリンスによって、フォトレジスト底面を十分に洗浄するべきである。
【００３６】
鉄−コバルト−リン磁気合金
上記のように、本発明によるマイクロ磁気デバイスは、非晶質の鉄−コバルト−リン合金から形成されることが有利である。磁気合金は、Ｃｏ_xＰ_yＦｅ_zの組成を有し、ここで、ｘ＋ｙ＋ｚ＝１００であり、ｘは５〜１５、ｙは１３〜２０、ｚはその残りである。有用な一実施形態において、ｘは１１、ｙは１７である。コバルトおよび鉄は、比較的高い飽和磁化と、低い保磁力を提供する。リンは、非晶質構造を提供する量で存在するが、飽和磁化を許容不可能に低くしない。特に合金は、典型的には０．１〜０．５Ｏｅの保磁力、１００〜１５０μΩ−ｃｍの電気抵抗率、および約１６〜約１９ｋＧの飽和磁化を示す。（パーマロイは、蒸着状況によって０．１Ｏｅの保磁力、２０〜２５μΩ−ｃｍの電気抵抗率、９〜１０ｋＧの飽和磁化を示す。）上述したようなマイクロ磁性体で使用される場合、磁気合金は、５〜１０μｍの厚さにめっきされる傾向がある。この厚さの範囲では、以下の実施例で示されるように、重大な損失を起こすことなく、デバイスを１０〜３０ＭＨｚの周波数で使用することができる。
【００３７】
合金は通常、集積ＣＭＯＳ／マイクロ磁気素子を製造する上記方法の場合のように、電気めっきによって形成される。マイクロ磁気をシリコンウェハ上に形成されるＣＭＯＳデバイスと一体化することにより、特に、集積素子においてフォトレジストが絶縁材料として用いられている場合は、電気めっきに利用可能な温度の処理の際にいくらかの制限が設けられる。したがって、典型的には、磁気材料をアニールして磁化の容易軸を規定することが可能であるが、かかるアニールは通常、かかる集積素子において回避されなければならない。容易軸を規定する１つの代替的な方法は、加えられた磁界において電気めっきを行うことである。例えば、ヘルムホルツコイルを使用して、コイルの内径の半分より多くの部分にわたって比較的均一な磁界を生成することができる。かかるコイルを用いて、約１５Ａの電流を有する、約７５Ｇａｕｓｓまでの磁界を生成することができるが、それは使用される特定の装置に依存する。
【００３８】
ＦｅＣｏＰ合金を電気めっきするのに適当な典型的な浴組成が、表１に示されている。本明細書に記載されたガイドラインに従って作成された、浴における多数の変化形態もまた可能である。C.Lowrieによる「Iron Plating」、Metal Finishing、'99 Guidebook and Directory Issue、Vol.97、No.1(1999)を参照のこと。
【００３９】
【表１】

【００４０】
アスコルビン酸は、Ｆｅ⁺²からＦｅ⁺³への酸化を遅らせる働きをするが、それにもかかわらず、それは溶液中で起こる。この酸化を低減するのを助けるためには、めっき工程中に窒素スパージングを行うことも有用である。Ｈ₂は望ましくない副作用として陰極で発生するので、窒素の気泡が、高速の攪拌と組み合わされて、Ｈ₂の気泡をその形成時に取り除くのを助ける。これは、めっきされる基板表面上のＨ₂気泡周辺に点欠陥が形成されるのを低減する。（Ｎ₂を使用するため、酸素を除去する界面活性剤の使用は、表面活性剤が発泡の原因となるという点で望ましくない。）さらに、可溶性の鉄陽極は（白金めっきされたニオビウム等の）不溶性陽極に比べて好適である。なぜなら、そうでない場合はＦｅ⁺³ビルドアップが発生し、それによって陰極が汚染され電流効果が低減するからである。
【００４１】
めっき溶液のｐＨを制御することは、本方法の重要な側面である。特に、特定のｐＨより高い場合は、水酸化鉄が電極表面で形成され、茶色く濁った堆積物のめっきの原因となる可能性がある。ｐＨは通常、陰極において水が減少する際に時間とともに上昇し、Ｈ₂およびＯＨ^-を生成するので、緩衝剤の追加または連続的な酸の追加のいずれかが、ｐＨを制御するために使用されるべきである。表１に示されるような浴では、約３のｐＨが維持された。（表１で示される浴は、めっき中に酸の追加を必要とする、緩衝剤を用いていない浴である。）また表面のｐＨは、浴中の電流密度および攪拌速度により、その大半の（bulk）ｐＨと等しいか、あるいはそれより大きくなり、このことも同様に考慮されなくてはならない。
【００４２】
本発明は、例示することを意図した以下の実施例によりさらに明らかになるであろう。
【００４３】
実施例
実験状況
シリコンウェハには、１２．５ｎｍのＴｉと５０ｎｍのＡｕからなるスパッタリングされたシード層が設けられた。シード層の典型的なシート抵抗は、０．９８ｏｈｍ−ｃｍであった。１．０ｃｍの幅と約１１ｃｍの長さを有するストリップが得られた。電子洗浄後、各ストリップの一部は、耐酸ポリマー樹脂（３Ｍ（商品名）Ｋｅｌ−Ｆ８００）のコーティングでマスクされた。アミルアセテートに溶かしたポリマーの溶液は、金の表面に拡散し、８５℃のエアオーブン中で乾燥し、一端をめっきのために４．０ｃｍ露出させ、もう一端を電気接続のために約２ｃｍ露出させた。さらに、中心に０．１６平方インチのホールを有する、３／４平方インチのサンプルが調製され、次いで、インダクタンスおよび抵抗測定のために、角を切り落とし六角形を形成した。ウェハ全体のパターンをフォトリソグラフィックに規定した後、中心の正方形ホールはＥＤＰ（エチレン ジアミン ピロカテコール）でエッチングされた。次いでウェハは、同一のＴｉ／Ａｕシード層がスパッタリングされた後、正方形に切られた。
【００４４】
ブレーカー状のめっき容器が、極微の多孔性焼結ガラスフリットを底から３ｍｍ上方をシールした直径３インチのガラス管から作成された。フリットの底部と容器の底部との間の空間はできるだけ小さくなるように作成され、それによって、容器の下の磁気攪拌装置とフリットの上の攪拌バーとの間の結合が最大量となった。ガラス管は容器に対してシールされ、フリットと底部との間のギャップに接続し、Ｎ₂が溶液を通して気泡化されることを可能にした。攪拌バーは、２インチの長さで、３／８インチの直径を有し、５５０ＲＰＭでスピンされた。
【００４５】
陽極は、５０Ｘ２５Ｘ１ｍｍの「プラトロニック（Puratronic）」等級（９９．９９５％）の鉄製シートから作成され、４．５Ｘ０．５Ｘ０．０２インチのＴｉ金属ストリップにボルト留めされた。めっき溶液にさらされたＴｉは、市販のラッカーで絶縁されＦｅ⁺²の酸化を防いだ。陽極およびＳｉ（Ｔｉ／Ａｕ）陰極の頂部の双方は、めっき容器のテフロン製の蓋（lid）から突出し、その蓋により適所に保持される。陽極の配置は、溶液の中心領域における磁気攪拌装置からの渦の形成を抑制するのを助け、一方、溶液の周辺の流れは陰極の表面に対して直角であり、横方向の厚さ異方性を最小化した。Ｈｇ／Ｈｇ₂ＳＯ₄基準電極は、めっきされる領域の頂部のすぐ上に配置される橋の端部のフリットを用いて、飽和したＫ₂ＳＯ₂を含む塩橋を通してめっき溶液に接続された。
【００４６】
めっき溶液の組成は、上記の表１において与えられる。化学薬品の純度は、プラトロニック等級（９９．９９９％）がより低い等級のＣｕの存在によって選択されたＣｏＳＯ₄・７Ｈ₂Ｏを除いては、試薬（Reagent）等級であった。１リットルの溶液は、１５分間Ｎ₂で攪拌し、次いで表１に示された順序で化学薬品を追加することで、８００ｍｌの１８ＭΩの脱イオン水をまず脱酸素化することによって調製された。最終的な溶液は、０．２μｍのフィルタで濾過され、３．０２のｐＨを有し、とても暗い灰色となった。ｐＨは、希釈されたＨ₂ＳＯ₄を必要ならば滴状で加えることによって、３．０〜３．１の範囲で維持された。
【００４７】
めっき実験は、電圧および電流を制御する、コンピュータ制御されたポテンシオスタット（放射計ＩＭＴ１０１電気化学インタフェース、およびＤＥＡ３３２デジタル電気化学分析器）を使用して行われた。ヘルムホルツコイルは、めっき中に垂直磁界に加えるのに使用され、磁気測定のための簡易磁軸を提供した。コイルは、約１６インチの外径と、１２・３／４インチの内径と、１・１／２インチの厚さを有し、その軸に沿って約７インチ分離された。１５Ａの電流で、約７５Ｇａｕｓｓの磁界が、コイルの中心の約８インチの直径を有する領域上に生成された。
【００４８】
シリコンウェハストリップ上でのめっきの後、電気活性領域を規定するのに使用されるポリマーコーティングがアミルアセテートおよびアセトンで除去され、次いでストリップが、イソプロピルアルコール中でリンスされ、およびＮ₂で送風乾燥（blow-dry）された。振動サンプル磁力計（ＶＳＭ）に使用されるか、あるいは基礎分析に使用されるサンプル（３Ｘ３ｍｍ）は、ストリップの中心部から切り離され、基板の縁に沿って厚さの変動を低減した。基礎分析は、波長分散Ｘ線分光計を有する電子マイクロプローブによって行われた。めっき工程において固有の変動が、以下に示すように、厚さと組成が異なるサンプルを生成したことに留意されたい。
【００４９】
実施例１
保磁力（Ｈ_c）、非軸性磁気異方性（Ｈ_k）、および飽和磁化（Ｂ_s）の測定は、ＶＳＭによって行われた。Ｎｉシート基準は、誘導読み取りの較正に使用された。各サンプルは、容易軸および困難軸と平行な加えられた磁界を用いて、９０度ずらして二度測定された。いくつかの合金の保磁力および異方性特性は、以下に与えられる。上述した厚さの変動のため、飽和磁化についての正確な数字は、行った試験からは得られず、ＶＳＭデータに基づいて得ることができた。Ｂ_s値は、約１６〜約１９ｋＧとして現れた。
【００５０】
【表２】

【００５１】
実施例２
いくつかのサンプルの抵抗率は、プログラム可能な自動ＲＣＬ計（フィリップス型ＰＭ６３０４）を用いて、シード層上の合金のストリップにわたる抵抗と、単独のシード層とを測定し、それらを並列の抵抗器として扱うことで判定された。接続は、カプトン（商品名）テープとインジウムはんだを使用してストリップの長さを規定することで行われた。平均の抵抗率は、約１２５μΩ−ｃｍであった。
【００５２】
周波数の関数としてのインダクタンスおよびＡＣ抵抗は、ＨＰ１６４５４磁気材料測定固定オプションを有するＨＰ４３９６ネットワーク／インピーダンス分析器を使用して、上述した六角形のサンプルについて測定された。周波数の関数としてのインダクタンスおよび抵抗は、種々の膜厚について、図４および図５に示されている。特にそれらの図において、線図は、上から順に、２０．２μｍ、１５．６μｍ、９．８９μｍ、８．１３μｍ、５．９６μｍ、３．９６μｍ、３．９３μｍ、１．７７μｍの厚さである。
【００５３】
本発明の他の実施形態は、本明細書を考慮し、本明細書に記載された本発明を実施することで、当業者には明らかになるであろう。
【図面の簡単な説明】
【図１ａ】本発明の方法の一実施形態を説明する図である。
【図１ｂ】本発明の方法の一実施形態を説明する図である。
【図１ｃ】本発明の方法の一実施形態を説明する図である。
【図１ｄ】本発明の方法の一実施形態を説明する図である。
【図１ｅ】本発明の方法の一実施形態を説明する図である。
【図１ｆ】本発明の方法の一実施形態を説明する図である。
【図１ｇ】本発明の方法の一実施形態を説明する図である。
【図１ｈ】本発明の方法の一実施形態を説明する図である。
【図２】本発明にしたがって形成されたデバイスを説明する図である。
【図３】図３（ａ）および（ｂ）は、本発明による金シード層エッチング技術を説明する図である。
【図４】本発明のＦｅＣｏＰ合金についての、インダクタンス対周波数を説明する図である。
【図５】本発明のＦｅＣｏＰ合金についての、抵抗対周波数を説明する図である。
【符号の説明】
１０、５２ 基板
１２ 絶縁層
１４ 回路
１６、１８ ビア
２０ 接地
２２、２６、２８、３２、３６ フォトレジスト層
２４、３０、３８、７４ シード層
２７、４０、５４、５６ 磁心
３４、７６ コイル
５０ 素子
６０、６２、６４ 中間フォトレジスト層
７０ 磁気材料
８０ 酸化物

Claims (19)

1. デバイスを形成する方法であって、
   集積回路デバイスを備える基板を提供するステップと、
   前記基板の上に、第１のパターニングされたフォトレジスト層を形成するステップと、
   前記第１のパターニングされたフォトレジスト層によって規定されたパターンで、第１の磁気材料層または導電材料層を形成するステップと、
   前記第１の磁気材料層または前記導電材料層の上に、絶縁およびプレーナ化（planarizing）フォトレジスト層を形成するステップと、
   前記絶縁及びプレーナ化フォトレジスト層の上にパターニングされたシード層を形成するステップと、
   前記絶縁およびプレーナ化フォトレジスト層及び前記パターニングされたシード層の上に、第２のパターニングされたフォトレジスト層を形成するステップと、ここで、前記第２のパターニングされたフォトレジスト層は除去されず、
   前記第２のパターニングされたフォトレジスト層に位置付けられ規定されたパターンで、前記絶縁及びプレーナ化フォトレジスト層の上に第２の磁気材料層または導電材料層を形成するステップとを含み、ここで、前記第１及び第２のパターニングされたフォトレジスト層により規定されたパターンで形成された前記第２の磁気材料層または導電材料層の少なくとも一つは磁性を有する、
   方法。
2. 前記第２のパターニングされたフォトレジスト層によって規定されたパターンで形成された前記磁気材料層または前記導電材料層の上に、第２の絶縁およびプレーナ化フォトレジスト層を形成するステップと、
   前記第２の絶縁およびプレーナ化フォトレジスト層の上に、第３のパターニングされたフォトレジスト層を形成するステップと、
   前記第３のパターニングされたフォトレジスト層によって規定されたパターンで、第３の磁気材料層または導電材料層を形成するステップと、
   をさらに含む、請求項１に記載の方法。
3. 前記第１の磁気材料層は、前記第１のパターニングされたフォトレジスト層によって規定されたパターンで形成され、前記第２の導電材料層は、前記第２のパターニングされたフォトレジスト層によって規定されたパターンで形成される、請求項１に記載の方法。
4. 前記第２のパターニングされたフォトレジスト層によって規定されたパターンで形成された前記第２の導電材料層の上に、第２の絶縁およびプレーナ化フォトレジスト層を形成するステップと、
   前記第２の絶縁およびプレーナ化フォトレジスト層の上に第３のパターニングされたフォトレジスト層を形成するステップと、
   前記第３のパターニングされたフォトレジスト層によって規定されたパターンで、第３の磁気材料層を形成するステップと、
   をさらに含む、請求項３に記載の方法。
5. 前記第１のパターニングされたフォトレジスト層を形成する前に、前記基板表面上に絶縁およびプレーナ化フォトレジスト層を形成するステップをさらに含む、請求項１に記載の方法。
6. 前記導電材料層（単数または複数）は、少なくとも５μｍの厚さを有するように形成され、前記磁気材料層（単数または複数）は、少なくとも２μｍの厚さを有するように形成される、請求項１に記載の方法。
7. 前記導電材料層（単数または複数）は、少なくとも３０μｍの厚さを有するように形成され、前記磁気材料層（単数または複数）は、少なくとも５μｍの厚さを有するように形成される、請求項６に記載の方法。
8. 前記磁気材料は、Ｃｏ_ｘＰ_ｙＦｅ_ｚの組成の非晶質合金であり、ここで、ｘ＋ｙ＋ｚ＝１００であり、ｘは５〜１５、ｙは１３〜２０、ｚはその残りである、請求項１に記載の方法。
9. 前記第１のパターニングされたフォトレジスト層によって規定されたパターンで前記導電材料を形成する前記ステップ、および前記第２のパターニングされたフォトレジスト層によって規定されたパターンで前記導電材料を形成する前記ステップのいずれか、または双方は、
   金属シード層を形成するステップと、
   前記シード層上で、前記導電材料を電気めっきするステップと、
   前記第１または第２のパターニングされたフォトレジスト層を除去するステップと、
   前記電気めっきされた導電材料の表面を酸化させるステップと、
   前記金属シード層を除去するステップと、
   前記酸化した表面を、前記導電材料から除去するステップと、
   を含む、請求項１に記載の方法。
10. 前記シード層は金を含み、前記導電材料は銅を含む、請求項９に記載の方法。
11. 多層素子を備えるデバイスであって、
    集積回路デバイスを備える基板と、
    前記基板の上に形成された第１のパターニングされたフォトレジスト層と、
    前記第１のパターニングされたフォトレジスト層により規定されたパターンで形成された、第１の磁気材料層または第１の導電材料層と、
    前記磁気材料層または導電材料層の上に形成された絶縁フォトレジスト層と、
    前記絶縁フォトレジスト層の上に形成されたパターニングされたシード層と、
    前記絶縁フォトレジスト層及び前記パターニングされたシード層の上に、形成された第２のパターニングフォトレジスト層と、ここで、前記第２のパターニングされたフォトレジスト層は除去されず、
    前記絶縁フォトレジスト層の上に及び前記第２のパターニングされたフォトレジスト層により規定されたパターンで形成された第２の磁気材料層または第２の導電材料層とを備え、ここで、前記第１及び第２のパターニングされたフォトレジスト層により規定されたパターンで形成された前記磁気または導電材料の少なくとも一つは、磁性を有する
    デバイス。
12. 前記多層素子は、前記第１の絶縁フォトレジスト層の上にある前記第１の磁気材料層と、前記第２の絶縁層の上にある第２の導電材料層とを備え、該素子はさらに、
    前記第２の導電材料層の上に形成される、第３の絶縁フォトレジスト層と、
    前記第３の絶縁フォトレジスト層の上に形成される、第３の磁気材料層と、
    を備える、請求項１１に記載のデバイス。
13. 前記第１および第２の磁気材料層の少なくとも一方は、Ｃｏ_ｘＰ_ｙＦｅ_ｚの組成の合金であり、ここで、ｘ＋ｙ＋ｚ＝１００であり、ｘは５〜１５、ｙは１３〜２０、ｚはその残りである、請求項１１に記載のデバイス。
14. 前記導電材料層（単数または複数）は、少なくとも５μｍの厚さを有するように形成され、前記磁気材料層（単数または複数）は、少なくとも２μｍの厚さを有するように形成される、請求項１１に記載のデバイス。
15. 前記導電材料層（単数または複数）は、少なくとも３０μｍの厚さを有するように形成され、前記磁気材料層（単数または複数）は、少なくとも５μｍの厚さを有するように形成される、請求項１４に記載のデバイス。
16. 前記多層素子は、誘導器または変圧器を備える、請求項１１に記載のデバイス。
17. Ｃｏ_ｘＰ_ｙＦｅ_ｚの組成の合金である磁気素子を備え、ここで、ｘ＋ｙ＋ｚ＝１００であり、ｘは５〜１５、ｙは１３〜２０、ｚはその残りである、請求項１１記載のデバイス。
18. 前記合金は、０．１〜０．５Ｏｅの保磁力、１００〜１５０μΩ−ｃｍの電気抵抗率、および１６〜１９ｋＧの飽和磁化を示す、請求項１７に記載のデバイス。
19. 前記絶縁フォトレジスト層は絶縁及びプレーナ化フォトレジスト層を含む、請求項１１記載のデバイス。

Images