JP4185893B2 - Wafer grip fingers to minimize distortion - Google Patents

Wafer grip fingers to minimize distortion Download PDF

Info

Publication number
JP4185893B2
JP4185893B2 JP2004187383A JP2004187383A JP4185893B2 JP 4185893 B2 JP4185893 B2 JP 4185893B2 JP 2004187383 A JP2004187383 A JP 2004187383A JP 2004187383 A JP2004187383 A JP 2004187383A JP 4185893 B2 JP4185893 B2 JP 4185893B2
Authority
JP
Japan
Prior art keywords
wafer
free end
groove
solid member
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004187383A
Other languages
Japanese (ja)
Other versions
JP2005051213A (en
Inventor
クマール シンハ ジャイディープ
トルトラ ドメニコ
エス. ポデゥジェ ノエル
Original Assignee
エーディーイー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーディーイー コーポレーション filed Critical エーディーイー コーポレーション
Publication of JP2005051213A publication Critical patent/JP2005051213A/en
Application granted granted Critical
Publication of JP4185893B2 publication Critical patent/JP4185893B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

<関連出願について>
この出願は2000年11月6日出願のウエーハグリップフィンガと称する米国出願09/674,814の一部継続出願である。この出願は2003年6月27日出願の歪を最小にするウエーハグリップフィンガと称する米国仮出願60/483,426の優先権を主張する。
<連邦政府の後援による研究開発に関する宣明>
なし
<Related applications>
This application is a continuation-in-part of US application 09 / 674,814, referred to as a wafer grip finger, filed on Nov. 6, 2000. This application claims the priority of US Provisional Application 60 / 483,426, called Wafer Grip Finger, which minimizes the distortion of the application filed on June 27, 2003.
<Declaration on research and development supported by the federal government>
None

<発明の背景>
本発明は一般的に半導体ウエーハの形状を計測する装置と方法に関し、特に、精度を向上させた半導体ウエーハの形状計測装置と方法に関する。
<Background of the invention>
The present invention generally relates to an apparatus and method for measuring the shape of a semiconductor wafer, and more particularly to an apparatus and method for measuring the shape of a semiconductor wafer with improved accuracy.

半導体装置の製造では、ウエーハが所定の基準又は標準に適合しているかを判定する為に、典型的に半導体ウエーハの形状を計測する。そのような標準は、平坦さ、バウ(bow)、ワープ(warp)などのような様々なウエーハ形状パラメータに関係する。半導体ウエーハが所定のウエーハ形状標準に適合しないと判定された場合は、そのウエーハは使用不可能とみなされる可能性があり、従って廃棄される。   In the manufacture of semiconductor devices, the shape of a semiconductor wafer is typically measured to determine whether the wafer meets a predetermined standard or standard. Such standards relate to various wafer shape parameters such as flatness, bow, warp, etc. If it is determined that the semiconductor wafer does not meet a predetermined wafer shape standard, the wafer may be considered unusable and is therefore discarded.

例えば半導体の製造中にウエーハをテスト及び、又は計測する際、半導体ウエーハはウエーハ取り扱い装置によって水平又は垂直位置に保持されるかも知れない。そのようなウエーハは多くの場合水平位置に保持されることによって、重力によるウエーハの弛みを軽減するとともに、外気中の分子が漂着する可能性がある水平表面を最小にすることによってウエーハ汚染を軽減する。しかし、もし半導体ウエーハが過剰にそっていたりゆがんでいたら、ウエーハテストや計測で求めた結果は精確ではないかも知れない。それに加えて、半導体ウエーハのそのような過剰なバウやワープは、それ以前にそのウエーハ表面に定着させてあるかも知れない薄膜層に望ましくないストレスを引き起こすかも知れない。   For example, when testing and / or measuring a wafer during semiconductor manufacturing, the semiconductor wafer may be held in a horizontal or vertical position by a wafer handling device. Such wafers are often held in a horizontal position to reduce wafer sag due to gravity and to reduce wafer contamination by minimizing horizontal surfaces to which molecules in the outside air can float. To do. However, if the semiconductor wafer is excessively warped or distorted, the results obtained from the wafer test and measurement may not be accurate. In addition, such excessive bowing or warping of a semiconductor wafer may cause undesirable stress on thin film layers that may have previously settled on the wafer surface.

半導体ウエーハに過剰なバウやワープの可能性があるばかりでなく、ウエーハ取り扱い装置自体がそのウエーハのバウやワープを悪化させるかも知れない。例えば、従来のウエーハ取り扱い装置は典型的に、ウエーハのエッジ(edge)を保持するように構成されたV形状の溝を有するウエーハグリップフィンガを含む。ウエーハグリップフィンガの溝は典型的に、半導体業界で様々なアプリケーションに使われている非汚染材料のポリエチルエテルケトン(polyetheretherketone (PEEK))で作られている。V形状の溝はウエーハを過剰に束縛し、溝・ウエーハ接点表面に不確定な負荷を与えるかも知れないため、ウエーハグリップフィンガの溝はウエーハの形状を歪めるかも知れない。例えば、V形状の溝で半導体ウエーハを垂直位置に保持するとトルクが生じてウエーハを捻じ曲げるかも知れなく、そうなるとウエーハ形状計測の誤差が増す。更に、そのような負荷によって誘発された計測誤差は、計測されるウエーハの元来の形状の関数(function)であることがよくある。このような理由から、計測するウエーハ形状パラメータから負荷によって誘発される誤差を分離する事は、不可能ではないにしても困難である。   Not only is there a possibility of excessive bow and warp in a semiconductor wafer, the wafer handling device itself may exacerbate the wafer bow and warp. For example, conventional wafer handling devices typically include a wafer gripping finger having a V-shaped groove configured to hold a wafer edge. Wafer grip finger grooves are typically made of the non-contaminating material polyetheretherketone (PEEK) used in various applications in the semiconductor industry. Wafer grip finger grooves may distort the shape of the wafer, since V-shaped grooves may over-constrain the wafer and cause an indeterminate load on the groove / wafer contact surface. For example, if the semiconductor wafer is held in a vertical position by a V-shaped groove, torque may be generated and the wafer may be twisted, which increases the error in wafer shape measurement. Furthermore, measurement errors induced by such loads are often a function of the original shape of the wafer being measured. For this reason, it is difficult, if not impossible, to separate the load induced error from the measured wafer shape parameters.

従って、ウエーハ形状中のいかなる歪も最小にするとともに半導体ウエーハを精確に配置及び保持する装置と方法をウエーハのテスト又は計測ステーション内に有することが望ましい。そのような装置は、ウエーハ形状パラメータの範囲に渡って計測装置の領域内にウエーハが納まるように、ウエーハをウエーハテスト・計測ステーション内に配置するであろう。また、ウエーハの歪を最小にするばかりでなく、確実なウエーハグリップ力も起こすことが出来るようにウエーハをウエーハテスト・計測ステーション内に保持する装置と方法を有することも望ましい。   Accordingly, it is desirable to have an apparatus and method within a wafer test or metrology station that minimizes any distortion in the wafer shape and accurately places and holds the semiconductor wafer. Such a device would place the wafer in a wafer test and measurement station so that the wafer fits within the area of the measurement device over the range of wafer shape parameters. It would also be desirable to have an apparatus and method for holding a wafer in a wafer test and measurement station so that not only wafer distortion is minimized, but also a reliable wafer grip force can be generated.

<発明の簡単なまとめ>
本発明に従って、計測するウエーハの歪を最小にする半導体ウエーハ形状計測装置及び方法を開示する。一実施例では、該装置は、ウエーハのテストや計測時に半導体ウエーハを所定の位置に保持するように構成された、複数のウエーハグリップフィンガを含む。各々のウエーハグリップフィンガは、ウエーハのエッジと接触するように構成された溝を含む。溝とウエーハエッジは各々曲率半径を有し、該ウエーハグリップフィンガが該溝の一点か、一小領域(patch)か、一区域だけと接触することを確実にするために、該溝の曲率半径をウエーハエッジのものより大きくする。好適な実施例では、該接触点、小領域又は区域は、該溝の中央領域に位置する。更に、個々のウエーハグリップフィンガはその一端の中央位置に、実質的に蹄鉄形状の窪み(recess)を有するステンレススチール製のブランク(blank)を含むことが好ましい。個々のウエーハグリップフィンガは更に、該スチール製ブランクの端の全長から突出する該窪みに配置された、適合性(compliant)非汚染材料を含む。好適な実施例では、適合性非汚染材料はポリエチルエテルケトン(polyetheretherketone (PEEK))である。該溝は、該スチール製ブランクから突出するPEEKの部分内に形成される。該PEEKは該スチール製ブランクの端の全長に沿って配置され、該中央に位置する窪みを満たしているので、該PEEKは、先ず中央位置で該スチール製ブランクから第一の所定距離だけ突出し、次に該窪みの両側で該スチール製ブランクから第二の所定距離だけ突出する。ここで、該第一の所定距離は第二の所定距離よりも大きい。
<Simple summary of invention>
In accordance with the present invention, a semiconductor wafer shape measurement apparatus and method that minimizes distortion of the wafer being measured is disclosed. In one embodiment, the apparatus includes a plurality of wafer grip fingers configured to hold the semiconductor wafer in place during wafer testing and measurement. Each wafer grip finger includes a groove configured to contact the edge of the wafer. The groove and wafer edge each have a radius of curvature, and the radius of curvature of the groove to ensure that the wafer gripping finger contacts only one point, a patch or a section of the groove. Is larger than that of the wafer edge. In a preferred embodiment, the contact point, subregion or area is located in the central region of the groove. Further, each wafer grip finger preferably includes a stainless steel blank having a substantially horseshoe-shaped recess at a central location at one end thereof. Each wafer grip finger further includes a compliant, non-contaminating material disposed in the recess protruding from the entire length of the steel blank end. In the preferred embodiment, the compatible non-staining material is polyetheretherketone (PEEK). The groove is formed in the portion of PEEK protruding from the steel blank. Since the PEEK is located along the entire length of the end of the steel blank and fills the centrally located recess, the PEEK first protrudes from the steel blank at a central position by a first predetermined distance; Next, a second predetermined distance protrudes from the steel blank on both sides of the recess. Here, the first predetermined distance is larger than the second predetermined distance.

その結果、ウエーハエッジに接触する該溝の中央領域はその中央領域の各サイドの溝部分よりも適合的であり、それによって該ウエーハエッジに接触する時に半導体ウエーハの歪を軽減する。更に、該中央領域の両側の溝部分は該溝の中央領域よりも固いため、該複数のウエーハグリップフィンガは高精度で半導体ウエーハを保持することができる。
本発明のその他の特徴や機能や局面は、以下に述べる本発明の詳細な説明から明瞭である。
As a result, the central region of the groove that contacts the wafer edge is more suitable than the groove portion on each side of the central region, thereby reducing the distortion of the semiconductor wafer when contacting the wafer edge. Further, since the groove portions on both sides of the central region are harder than the central region of the groove, the plurality of wafer grip fingers can hold the semiconductor wafer with high accuracy.
Other features, functions, and aspects of the present invention will be apparent from the detailed description of the invention set forth below.

<発明の詳細な説明>
2000年11月6日出願09/674,814(ウエーハグリップフィンガ)を引用を以ってここに組み込む。2003年6月27日出願60/483,426(歪を最小にするグリップフィンガ)を引用を以ってここに組み込む。
<Detailed Description of the Invention>
No. 09 / 674,814 filed Nov. 6, 2000 (Wafer Grip Finger) is incorporated herein by reference. No. 60 / 483,426 filed Jun. 27, 2003 (grip fingers that minimize distortion) is incorporated herein by reference.

計測するウエーハの歪を最小にする半導体形状の計測装置と方法を開示する。ここに開示する装置と方法は、被験半導体ウエーハを保持する為に複数のウエーハグリップフィンガを採用し、その各々のウエーハグリップフィンガは中央部分の一点、一小領域(patch)、又は一区域で該ウエーハの一端と接触する一つの溝を有する。該溝はその中央区域ではより適合的であるがその中央区域の両側の末端区域ではより固いので、該複数のウエーハグリップフィンガは歪を軽減しながらも精度を増してウエーハを保持する事が出来る。   Disclosed is a semiconductor shape measuring apparatus and method for minimizing distortion of a wafer to be measured. The apparatus and method disclosed herein employs a plurality of wafer grip fingers to hold a test semiconductor wafer, each wafer grip finger having a single point, a patch, or a section of the central portion. One groove is in contact with one end of the wafer. The grooves are more conformable in the central area but stiffer at the end areas on either side of the central area, so that the plurality of wafer grip fingers can hold the wafer with increased accuracy while reducing distortion. .

図1は、典型的にシリコンなどの半導体材料からなるウエーハ12を描写する。ウエーハ12は三つのウエーハグリップフィンガ14、16、18によって支持される。従来技術のウエーハグリップフィンガ14、16、18を図2a−2cに示す。図2a−2cに示すように、該フィンガはその一端の区域22に、ウエーハ12を保持する為の溝24を有する本体20を有する。図2bに示すように、溝24は、物理的に分離されている二点26と28でウエーハ12と接触する。三つの該フィンガを用いる事によって六つの接触点が該ウエーハを保持する事になるが、それらのどれか一点で力、トルク、又はストレスを精確に制御できないほどの過剰なウエーハ束縛が起こる場合がある。また、該力はウエーハ平面を逸脱する方向に起こる事もある。その結果、ウエーハは寸法計測誤差を引き起こす可能性のある変形力とトルクを経験するかも知れない。   FIG. 1 depicts a wafer 12 typically made of a semiconductor material such as silicon. The wafer 12 is supported by three wafer grip fingers 14, 16, 18. Prior art wafer grip fingers 14, 16, 18 are shown in FIGS. 2a-2c. As shown in FIGS. 2 a-2 c, the finger has a body 20 having a groove 24 for holding the wafer 12 in a region 22 at one end thereof. As shown in FIG. 2b, the groove 24 contacts the wafer 12 at two points 26 and 28 that are physically separated. By using three fingers, six contact points will hold the wafer, but at any one of these points excessive wafer constraints may occur that force, torque, or stress cannot be accurately controlled. is there. The force may occur in a direction deviating from the wafer plane. As a result, the wafer may experience deformation forces and torques that can cause dimensional measurement errors.

図3a−3cは、曲率半径がウエーハのエッジのものより大きい湾曲形状の溝34を有する、ウエーハグリップフィンガ32を描写する。該ウエーハは中央の一点のみで接触する。その接点は有限の大きさの小領域か区域でよい。一点又は一区域に限定された接触はウエーハへの変形力を最小にし、計測の精度を向上する。   3a-3c depict a wafer grip finger 32 having a curved groove 34 with a radius of curvature that is greater than that of the edge of the wafer. The wafer contacts only at a central point. The contacts may be small areas or areas of finite size. Contact limited to a single point or area minimizes the deformation force on the wafer and improves measurement accuracy.

例えば、ウエーハグリップフィンガ32は、摩擦によって誘発される力、特にウエーハの平面から逸脱する力を緩和する為に、テフロン(Teflon)やその他適当な低摩擦特性の材料でコーティングされた溝を有しても良い。フィンガ自体もそのような材料にしても良い。   For example, the wafer gripping fingers 32 have grooves coated with Teflon or other suitable low friction material to mitigate friction-induced forces, particularly those that deviate from the wafer plane. May be. The finger itself may be made of such a material.

図4はウエーハの接触小領域(patch)36と溝34を更に詳細に描写する。図4に示すように、ウエーハに掛かる力は全てウエーハの平面内に納まるため、ウエーハを変形するような力は殆んど発生しないか、ゼロに等しい。図2a−2cに示したようなV形状の溝を用いると、接点の応力はウエーハの平面を逸脱し、ウエーハを変形させる力の原因になる。   FIG. 4 depicts the contact patch 36 and groove 34 of the wafer in more detail. As shown in FIG. 4, since all the force applied to the wafer is within the plane of the wafer, the force that deforms the wafer hardly occurs or is equal to zero. If a V-shaped groove as shown in FIGS. 2a-2c is used, the contact stress deviates from the plane of the wafer, causing a force to deform the wafer.

図5は該溝の曲率半径に相対する剪断変形と平面内力の影響を示すグラフであり、ウエーハ端の曲率半径(即ち、re)からその二倍以上の範囲にわたって示されている。図5に示すように、溝の曲率半径を拡大すると該剪断変形力は実質的に減少する。 Figure 5 is a graph showing the effect of the song in the radii on opposite shearing the plane force of the groove, the curvature of the wafer edge radius (i.e., r e) are shown over a range of more than twice from. As shown in FIG. 5, when the radius of curvature of the groove is increased, the shear deformation force is substantially reduced.

図6aは、本発明による、半導体ウエーハ104を保持する為の装置100のもう一つの実施例を示す。そこに図解した実施例では、ウエーハ保持装置100は、シリコンウエーハなどのウエーハ104を水平位置から垂直位置の範囲で選定された位置に保持するように操作できる、複数のウエーハグリップフィンガ102を含む。図6aに示すように、ウエーハ保持装置100は、三つのウエーハグリップフィンガ102を用いてウエーハ104を実質的に垂直の位置に保持する。ウエーハ保持装置100はウエーハ運搬ハンドル(handle)の一部であっても良いし、ウエーハ104をウエーハテスト・計測ステーションに保持する支持固定物であっても良いし、その他半導体ウエーハを取り扱うのに適切な装置又はシステムならば何でも良い。例えば、ウエーハ保持装置100は米国マサチューセッツ州ウェストウッド市のエーディーイー社(ADE Corporation)が製造する適当な寸法計測機の一部であっても良い。   FIG. 6a shows another embodiment of an apparatus 100 for holding a semiconductor wafer 104 according to the present invention. In the illustrated embodiment, the wafer holding device 100 includes a plurality of wafer grip fingers 102 that can be operated to hold a wafer 104 such as a silicon wafer in a position selected from a horizontal position to a vertical position. As shown in FIG. 6a, the wafer holding device 100 uses three wafer grip fingers 102 to hold the wafer 104 in a substantially vertical position. The wafer holding device 100 may be a part of a wafer transport handle, a supporting fixture for holding the wafer 104 on a wafer test / measurement station, or other suitable for handling semiconductor wafers. Any device or system can be used. For example, the wafer holding device 100 may be part of a suitable dimension measuring machine manufactured by ADE Corporation of Westwood, Massachusetts.

図6bは図6aの複数のウエーハグリップフィンガ102の一つの側面図である。図6bに示すように、ウエーハグリップフィンガ102は、所定の曲率半径がrfの、実質的に円形の断面を有する溝101を含む。更に、半導体ウエーハ104のエッジは所定の曲率半径reを有する。好適な実施例では、溝101の曲率半径rfはウエーハ104のエッジの曲率半径reよりも大きい。その結果ウエーハグリップフィンガ102は、実質的に溝101の一点か、一小領域か、一区域103だけでウエーハエッジと接触し、装填時にウエーハ104上に掛かるねじれやトルクの量の軽減を誘発する。 6b is a side view of one of the plurality of wafer grip fingers 102 of FIG. 6a. As shown in Figure 6b, the wafer gripping finger 102 includes a predetermined radius of curvature is r f, substantially groove 101 having a circular cross-section. Furthermore, the edge of the semiconductor wafer 104 has a predetermined radius of curvature r e. In the preferred embodiment, the radius of curvature r f of the groove 101 is greater than the radius of curvature r e of the edge of the wafer 104. As a result, the wafer gripping finger 102 contacts the wafer edge substantially at only one point, a small area, or only one area 103 of the groove 101, and induces a reduction in the amount of twist and torque on the wafer 104 during loading. .

好適な実施例では、各々のウエーハグリップフィンガ102は実質的に溝101の中央領域で半導体ウエーハ104のエッジに接触し、それによって、複数のウエーハグリップフィンガ102がウエーハ104に与える全ての力がウエーハ104の平面内に収まることが保証される。ウエーハ104の平面内に納まったそのような応力は本質的にウエーハ104を変形できない。その結果、一つ又はそれ以上の従来の計測プローブ110(例えば、図6bのプローブ1と2を参照)を採用して装填時に誘発される計測エラーを軽減しながら、平坦さや、バウや、ワープなどのウエーハ形状パラメータを計測する事が出来る。   In the preferred embodiment, each wafer grip finger 102 contacts the edge of the semiconductor wafer 104 substantially in the central region of the groove 101 so that all of the forces that the plurality of wafer grip fingers 102 exert on the wafer 104 are applied. It is guaranteed to be within the plane of 104. Such stresses that fall within the plane of the wafer 104 essentially cannot deform the wafer 104. As a result, one or more conventional measurement probes 110 (see, eg, probes 1 and 2 in FIG. 6b) can be employed to reduce measurement errors induced during loading while maintaining flatness, bows, warps, etc. The wafer shape parameters such as can be measured.

図7はウエーハグリップフィンガ102の一つの詳細図である(図6aも参照)。そこに図解した実施例では、ウエーハグリップフィンガ102は、固体部材102aと、内部に湾曲した溝101が形成された該固体部材102a上に配置された適合性非汚染材料202を含む。例えば、固体部材102aはステンレススチール又はその他の適切な材料で作られた金属ブランクにで良い。更に、該適合性非汚染材料202はポリエチルエテルケトン(PEEK)又はその他の適切な材料で良い。そして更に、注入モールド(molding)処理又はその他適切な製造処理によってPEEK材料202を金属ブランク102a上に配置し、PEEK材料202内に溝101を形成しても良い。好適実施例では注入モールド処理を採用して、ウエーハ保持装置100内に含まれる全てのウエーハグリップフィンガ102が実質的に同一であることを確実にする。図7に示すように、PEEK202は、溝101の中央位置では第一に所定した距離206だけ、そして溝101の相対向する両端では第二に所定した距離208だけ、金属ブランク102aの端から突出する。ここで、距離206は距離208よりも大きい。   FIG. 7 is a detailed view of one of the wafer grip fingers 102 (see also FIG. 6a). In the illustrated embodiment, the wafer grip finger 102 includes a solid member 102a and a compatible non-contaminating material 202 disposed on the solid member 102a having a curved groove 101 formed therein. For example, the solid member 102a can be a metal blank made of stainless steel or other suitable material. Further, the compatible non-staining material 202 can be polyethyl ether ketone (PEEK) or other suitable material. Still further, the PEEK material 202 may be placed on the metal blank 102 a by molding or other suitable manufacturing process to form the groove 101 in the PEEK material 202. The preferred embodiment employs an injection mold process to ensure that all wafer grip fingers 102 contained within the wafer holding device 100 are substantially identical. As shown in FIG. 7, the PEEK 202 protrudes from the end of the metal blank 102a by a first predetermined distance 206 at the center of the groove 101 and by a second predetermined distance 208 at opposite ends of the groove 101. To do. Here, the distance 206 is larger than the distance 208.

従って、所定の距離206で示すようにPEEK材料202の中央位置では厚さが増している為、溝101の中央領域は溝101の相対向する末端部分よりも適合的である。更に、所定の距離208で示すようにPEEK材料202は末端位置では厚さが小さい為、溝101の末端部分は溝101の中央領域よりも強固である。   Accordingly, the central region of the groove 101 is more suitable than the opposite end portions of the groove 101 because the thickness is increased at the central position of the PEEK material 202 as indicated by the predetermined distance 206. Further, as indicated by the predetermined distance 208, the PEEK material 202 has a small thickness at the end position, so that the end portion of the groove 101 is stronger than the central region of the groove 101.

各々のウエーハグリップフィンガ102は溝101のより適合的な中央領域で半導体ウエーハ104のエッジと接触する為(図6a参照)、ウエーハの変形と消耗は軽減される。それに加えて、溝101はその中央領域の両側、特に溝の末端部分でより強固な為、複数のウエーハグリップフィンガ102はウエーハを高精度で保持し配置する事が出来る。溝101の末端区域のPEEK材料202の厚みを減らすとウエーハグリップフィンガ102の構造強度が増すことは注意に値する。   Since each wafer grip finger 102 contacts the edge of the semiconductor wafer 104 in a more suitable central region of the groove 101 (see FIG. 6a), wafer deformation and wear are reduced. In addition, since the groove 101 is stronger on both sides of the central region, particularly at the end of the groove, the plurality of wafer grip fingers 102 can hold and arrange the wafer with high accuracy. It is worth noting that reducing the thickness of the PEEK material 202 in the end region of the groove 101 increases the structural strength of the wafer gripping finger 102.

図8は、半導体ウエーハ104をテスト又の計測の為に保持している時のウエーハグリップフィンガ102内の応力集中のシミュレーションを示す(図6aも参照)。例えば、ウエーハグリップフィンガ内のそのような応力集中のシミュレーションは、アンシス(ANSYSTM)有限エレメント分析ソフトウェア又はその他適切なソフトウェア分析ツール(tool)を用いて求める事ができる。図8に描写した複数の区域の応力集中シミュレーションはウエーハグリップフィンガによるウエーハへの装填応力約3.5kgに対応し、参照番号302で示すように、適合的中央領域における約25nmの偏向の原因になる。応力集中は溝の中央領域302で最高であり、参照番号304で示すように、溝の中央領域302から末端部分に向かって徐々に減少する。 FIG. 8 shows a simulation of stress concentration in the wafer gripping finger 102 when holding the semiconductor wafer 104 for test or measurement (see also FIG. 6a). For example, simulation of such stress concentrations within a wafer grip finger can be determined using ANSYS finite element analysis software or other suitable software analysis tool. The stress concentration simulation of the multiple zones depicted in FIG. 8 corresponds to a loading stress on the wafer of about 3.5 kg by the wafer gripping finger, which causes a deflection of about 25 nm in the conformal central region, as indicated at 302 Become. The stress concentration is highest in the central region 302 of the groove and gradually decreases from the central region 302 of the groove toward the end portion as indicated by reference numeral 304.

図10はウエーハグリップフィンガ102内に含まれるステンレススチールブランク102aの詳細図である(図6aも参照)。そこに図解した実施例では、スチールブランク102aは、スチールブランク102aの相対向面に形成された実質的に蹄鉄形状の窪み504を含む。図10に示すように、複数の穴502はスチールブランク102aを通して窪み部分504内に形成される。その結果、PEEK材料202をスチールブランク102aの窪み504に配置すると、PEEK材料202は複数の穴502を流れ抜けスチールブランク102aと結合する。こうすると、実質的に閉じたフレーム(frame)のPEEK材料が、より良い構造的付着力でスチールブランク102aに形成される。スチールブランク102aは更に、ウエーハグリップフィンガ102がウエーハと接触する溝101の中央領域の付近に、PEEK材料202の蓄積を可能にする窪み206aを含む(図7参照)。例えば、ウエーハグリップフィンガがウエーハに与える所定の応力に基づいてPEEK材料202の所定の厚さ206(図7参照)を達成するために、窪み206aの適切な寸法を判定することが出来る。好適実施例では、スチールブランク102a内に形成された窪み504と窪み206aは、PEEK材料202内(図7参照)の応力集中の強度を減らす作用をする複数の円形の角506を有し(図10参照)、それによってウエーハグリップフィンガの早計な仕損じを防止する。図9と11は、テストや計測の為に半導体ウエーハを保持する時のウエーハグリップフィンガ102内の応力集中のシミュレーションの解図である。図8に参照して上に述べたように、そのようなウエーハグリップフィンガ内の応力集中のシミュレーションは、アンシス(ANSYSTM)有限エレメント分析ソフトウェア又はその他の適切なソフトウェア分析ツールを用いて求められる。図9の黒いシェード(shading)で示すように、PEEK材料202内の応力集中の強度は、窪み504の丸まった角に隣接した領域(参照番号402と404参照)と窪み206aの丸まった角に近接した領域(参照番号406参照)で減衰している。
FIG. 10 is a detailed view of the stainless steel blank 102a contained within the wafer grip finger 102 (see also FIG. 6a). In the illustrated embodiment, the steel blank 102a includes substantially horseshoe-shaped depressions 504 formed in opposing surfaces of the steel blank 102a. As shown in FIG. 10, a plurality of holes 502 are formed in the recessed portion 504 through the steel blank 102a. As a result, when the PEEK material 202 is placed in the recess 504 of the steel blank 102a, the PEEK material 202 flows through the plurality of holes 502 and joins the steel blank 102a. In this way, a substantially closed frame PEEK material is formed on the steel blank 102a with better structural adhesion. The steel blank 102a further includes a recess 206a that allows accumulation of the PEEK material 202 near the central region of the groove 101 where the wafer gripping finger 102 contacts the wafer (see FIG. 7). For example, the appropriate dimensions of the recess 206a can be determined to achieve a predetermined thickness 206 (see FIG. 7) of the PEEK material 202 based on a predetermined stress applied to the wafer by the wafer gripping fingers. In the preferred embodiment, the indentations 504 and indentations 206a formed in the steel blank 102a have a plurality of circular corners 506 that serve to reduce the strength of stress concentrations in the PEEK material 202 (see FIG. 7) (see FIG. 10), thereby preventing premature failure of the wafer grip fingers. FIGS. 9 and 11 are solutions of a simulation of stress concentration in the wafer gripping finger 102 when holding the semiconductor wafer for testing and measurement. As described above with reference to FIG. 8, simulation of stress concentration in such wafer grip fingers is determined using ANSYS finite element analysis software or other suitable software analysis tools. As shown by the black shading in FIG. 9, the strength of the stress concentration in the PEEK material 202 is in the region adjacent to the rounded corner of the depression 504 (see reference numerals 402 and 404) and the rounded corner of the depression 206a. It is attenuated in the adjacent region (see reference numeral 406).

PEEK材料202の好適厚さ206と208は(図7参照)、ウエーハグリップフィンガ102が半導体ウエーハに与える所定の応力に基づいて判定できる(図6a参照)。例えば、PEEK材料202の好適な厚さ208は大体0.8mmと判定して良い。図11はウエーハを保持している時のウエーハグリップフィンガ102内の応力集中のシミュレーションを示し、この時PEEK材料の厚さ208は模範厚さ0.8mmの約半分、即ち、約0.4mmである。図11に描出した複数の応力集中のシミュレーションの区域は、ウエーハグリップフィンガ102がウエーハに与える約2kgの負荷力に対応する。   The preferred thicknesses 206 and 208 of the PEEK material 202 (see FIG. 7) can be determined based on the predetermined stress that the wafer gripping finger 102 applies to the semiconductor wafer (see FIG. 6a). For example, a suitable thickness 208 for the PEEK material 202 may be determined to be approximately 0.8 mm. FIG. 11 shows a simulation of stress concentration in the wafer gripping finger 102 when holding the wafer, where the PEEK material thickness 208 is about half of the exemplary thickness of 0.8 mm, ie, about 0.4 mm. is there. The area of the plurality of stress concentration simulations depicted in FIG. 11 corresponds to a load force of about 2 kg applied to the wafer by the wafer gripping finger 102.

該応力集中は溝の中央領域602で最高であり、そして参照番号604で示すように、溝の末端部分で減少している。更にこの図解例では、参照番号606で示すように、最適でないPEEK厚さ208によるスチールブランク102a(図10参照)の兆候(indications)が観察される。例えば、該溝の中央区域602内のPEEK材料はスチールブランク部分606を横切って変形し、望ましくないウエーハの変形及び/又は汚染の原因になるかも知れない。しかし、もしPEEK材料厚さ208が模範好適厚さ0.8mmの約二倍、即ち約1.6mm、であったならば、ウエーハの変形や汚染や消耗が軽減されたとしても、ウエーハはウエーハグリップフィンガに保持されている時不安定になる。従って、ウエーハグリップフィンガ102に採用されるPEEK材料の厚さは、少なくとも部分的に、ウエーハの装填条件と寸法計測機の必要条件に基づいて最適化して良い。   The stress concentration is highest in the central region 602 of the groove and decreases at the end portion of the groove, as indicated by reference numeral 604. Furthermore, in this illustrated example, indications of the steel blank 102a (see FIG. 10) due to non-optimal PEEK thickness 208 are observed, as indicated by reference numeral 606. For example, the PEEK material in the central area 602 of the groove may deform across the steel blank portion 606 and may cause undesirable wafer deformation and / or contamination. However, if the PEEK material thickness 208 is about twice the exemplary preferred thickness of 0.8 mm, ie, about 1.6 mm, the wafer will still remain even if wafer deformation, contamination, and wear are reduced. Unstable when held by gripping fingers. Accordingly, the thickness of the PEEK material employed in the wafer gripping finger 102 may be optimized based at least in part on the loading conditions of the wafer and the requirements of the dimension measuring machine.

本開示のウエーハグリップフィンガ102(図6a参照)は、計測しようとする半導体ウエーハを低変形及び高装填精度で精確に保持しようとする時に採用できる。個々のウエーハグリップフィンガとウエーハエッジとの間の接触領域の減少と、フィンガの溝の形成に用いる材料の選択により、ウエーハ汚染は最小になる。更に、該フィンガの溝の曲率半径はウエーハエッジのものより大きい為、ウエーハのねじれや変形は軽減される。好適にはモールド(molded)製のPEEK材料でできた該ウエーハグリップフィンガの湾曲した溝は、ウエーハグリップフィンガの製造性、信頼性、及び装填精度を向上させる。   The wafer grip finger 102 (see FIG. 6a) of the present disclosure can be used when the semiconductor wafer to be measured is to be accurately held with low deformation and high loading accuracy. Wafer contamination is minimized by reducing the contact area between the individual wafer grip fingers and the wafer edge and by selecting the material used to form the finger grooves. Furthermore, since the radius of curvature of the groove of the finger is larger than that of the wafer edge, the twist and deformation of the wafer are reduced. The curved grooves of the wafer grip fingers, preferably made of molded PEEK material, improve the manufacturability, reliability and loading accuracy of the wafer grip fingers.

普通の技術能力を有する者ならば、上に説明した変形を最小にするウエーハグリップフィンガの変更や変化は、ここに開示した発明概念から逸脱する事なくできる。従って、添付するクレームの範囲と趣旨による以外は、本発明が限定されると見るべきではない。   Those of ordinary skill in the art can make changes and changes to the wafer grip fingers that minimize the deformation described above without departing from the inventive concepts disclosed herein. Accordingly, the invention should not be viewed as limited except by the scope and spirit of the appended claims.

本発明は下記詳細な説明を図面と関連付ける中で充分に理解される。それらの図面は:
複数のウエーハグリップフィンガに保持された半導体ウエーハの斜視図; 従来技術のウエーハグリップフィンガの図 従来技術のウエーハグリップフィンガの図 従来技術のウエーハグリップフィンガの図 図1の半導体ウエーハのエッジと接触する為の、湾曲した溝を有するウエーハグリップフィンガの図 図1の半導体ウエーハのエッジと接触する為の、湾曲した溝を有するウエーハグリップフィンガの図 図1の半導体ウエーハのエッジと接触する為の、湾曲した溝を有するウエーハグリップフィンガの図 本発明によるウエーハグリップフィンガのデザインをする場合の考慮の説明図 本発明によるウエーハグリップフィンガのデザインをする場合の考慮の説明図 本発明による、半導体ウエーハを保持するための装置の斜視図; 図6aの装置に含まれる、半導体ウエーハをテスト又は計測する時に保持する為に用いられるウエーハグリップフィンガの側面図; 図6bのウエーハグリップフィンガの斜視図; 半導体ウエーハをテスト又は計測する為に保持する時の、図6bのウエーハグリップフィンガ内の応力集中をシミュレートした描画図 半導体ウエーハをテスト又は計測する為に保持する時の、図6bのウエーハグリップフィンガ内の応力集中をシミュレートした描画図 図6bのウエーハグリップフィンガ内に含まれるステンレススチールブランクの斜視図 PEEK材料の代表的厚さがウエーハグリップフィンガに採用される時の、図6bのウエーハグリップフィンガ内の応力集中をシミュレートした描画図。
The present invention is fully understood in connection with the following detailed description in conjunction with the drawings. Those drawings are:
A perspective view of a semiconductor wafer held by a plurality of wafer gripping fingers; Illustration of prior art wafer grip fingers Illustration of prior art wafer grip fingers Illustration of prior art wafer grip fingers 1 is a view of a wafer gripping finger having a curved groove for contacting the edge of the semiconductor wafer of FIG. 1 is a view of a wafer gripping finger having a curved groove for contacting the edge of the semiconductor wafer of FIG. 1 is a view of a wafer gripping finger having a curved groove for contacting the edge of the semiconductor wafer of FIG. Explanatory drawing of consideration when designing wafer grip finger according to the present invention Explanatory drawing of consideration when designing wafer grip finger according to the present invention A perspective view of an apparatus for holding a semiconductor wafer according to the present invention; A side view of a wafer gripping finger used to hold a semiconductor wafer when testing or measuring, included in the apparatus of FIG. 6a; A perspective view of the wafer gripping finger of FIG. 6b; Drawing depicting simulated stress concentration in the wafer gripping finger of FIG. 6b when the semiconductor wafer is held for testing or measurement. Drawing depicting simulated stress concentration in the wafer gripping finger of FIG. 6b when the semiconductor wafer is held for testing or measurement. A perspective view of the stainless steel blank contained within the wafer gripping finger of FIG. 6b. FIG. 6b is a drawing simulating stress concentration in the wafer gripping finger of FIG. 6b when a representative thickness of PEEK material is employed in the wafer gripping finger.

Claims (10)

半導体ウエーハ(104)を所定の位置に保持するように構成された複数のウエーハグリップフィンガ(102)を備え、該ウエーハはエッジを有し、各々のウエーハグリップフィンガは長方形の固体部材(102a)を含み、該固体部材は第一の直線部、第二の直線部及び第一と第二の直線部の間に設けられた蹄鉄形状部を有するエッジを含む自由端を備え、該自由端エッジの蹄鉄形状部は該長方形の固体部材の自由端において窪みを形成し、
各々のウエーハグリップフィンガは更に、適合性非汚染材料(202)を含み、該適合性非汚染材料は、自由端エッジの前記第一と第二の直線部のそれぞれに設けられた第一の部分、及び固体部材の自由端において前記窪みを満たすために自由端エッジの蹄鉄形状部に設けられた第二の部分を含み、自由端エッジの第一と第二の直線部のそれぞれに設けられた該適合性非汚染材料の各々の第一の部分は、第一の所定の厚さ(208)を有し、固体部材の自由端において前記窪みを満たした該適合性非汚染材料の第二の部分は、第二の所定の厚さ(206)を有し、
該適合性非汚染材料は、該固体部材の自由端の窪みをまたがり該固体部材の自由端エッジの第一と第二の直線部にわたって形成された溝(101)を有し
該溝は該固体部材の自由端の窪みに対向して設けられた中央領域(302)と、該固体部材の自由端エッジの第一と第二の直線部の各々に対向して設けられた末端部分(304)とを有し、該溝の中央領域は該ウエーハエッジと接触するように構成され、
前記適合性非汚染材料の第二の所定の厚さ適合性非汚染材料の第一の所定の厚さよりも大きく、ウエーハエッジと接触する溝の中央領域を溝の各々の末端部分より、より適合させ、これによりウエーハの変形及び消耗が軽減する、
半導体ウエーハ取り扱い装置。
A plurality of wafer gripping fingers (102) configured to hold the semiconductor wafer (104) in place, the wafer having an edge, each wafer gripping finger having a rectangular solid member (102a) The solid member includes a free end including an edge having a first straight portion, a second straight portion, and a horseshoe-shaped portion provided between the first and second straight portions; The horseshoe shape forms a depression at the free end of the rectangular solid member,
Each wafer gripping finger further includes a compatible non-contaminating material (202), the compatible non-contaminating material being a first portion provided on each of the first and second straight portions of the free end edge. , And a second portion provided in the horseshoe-shaped portion of the free end edge to fill the recess at the free end of the solid member, provided on each of the first and second straight portions of the free end edge Each first portion of the compatible non-contaminating material has a first predetermined thickness (208) and a second portion of the compatible non-contaminating material that fills the depression at the free end of the solid member. The portion has a second predetermined thickness (206);
The compatible non-contaminating material has a groove (101) formed across the first and second straight portions of the free end edge of the solid member across the recess at the free end of the solid member ;
The groove is provided opposite to the central region (302) provided opposite to the recess at the free end of the solid member and the first and second straight portions of the free end edge of the solid member. An end portion (304), and a central region of the groove is configured to contact the wafer edge;
The second predetermined thickness of the compatible non-contaminating material is greater than the first predetermined thickness of the compatible non-contaminating material, and the central region of the groove contacting the wafer edge is from each end portion of the groove, More adaptable, which reduces wafer deformation and wear,
Semiconductor wafer handling equipment.
前記溝が定の曲率半径(rを持つ円形カーブの断面を有する、
請求項1に記載の装置。
Has a circular curve cross section the groove has a Jo Tokoro radius of curvature (r f),
The apparatus of claim 1.
前記溝の中央領域が、一点(103)で前記ウエーハと接触するように構成された、
請求項1に記載の装置。
The central region of the groove is configured to contact the wafer at one point (103),
The apparatus of claim 1.
前記各々のウエーハグリップフィンガの固体部材が金属製である、
請求項1に記載の装置。
The solid member of each wafer grip finger is made of metal,
The apparatus of claim 1.
前記各々のウエーハグリップフィンガの非汚染材料がポリエチルエテルケトン(PEEK)でできている、
請求項1に記載の装置。
The non-contaminating material of each wafer grip finger is made of polyethyl ether ketone (PEEK),
The apparatus of claim 1.
複数のウエーハグリップフィンガ(102)によって前記半導体ウエーハ(104)を所定の位置に保持し、前記ウエーハがエッジを有し、
各々のウエーハグリップフィンガは長方形の固体部材(102a)を含み、該固体部材は第一の直線部、第二の直線部及び第一と第二の直線部の間に設けられた蹄鉄形状部を有するエッジを含む自由端を備え、該自由端エッジの蹄鉄形状部は該長方形の固体部材の自由端において窪みを形成し、
各々のウエーハグリップフィンガは更に、適合性非汚染材料(202)を含み、該適合性非汚染材料は、自由端エッジの第一と第二の直線部のそれぞれに設けられた第一の部分、及び固体部材の自由端において前記窪みを満たすために自由端エッジの蹄鉄形状部に設けられた第二の部分を含み、自由端エッジの第一と第二の直線部のそれぞれに設けられた該適合性非汚染材料の各々の第一の部分は第一の所定の厚さ(208)を有し、固体部材の自由端において窪みを満たした該適合性非汚染材料の第二の部分は第二の所定の厚さ(206)を有し、
該適合性非汚染材料は、該固体部材の自由端の窪みをまたがり該固体部材の自由端エッジの第一と第二の直線部にわたって形成された溝(101)を有し、
該溝は該固体部材の自由端の前記窪みに対向して設けられた中央領域(302)と、該固体部材の自由端エッジの第一と第二の直線部の各々に対向して設けられた末端部分(304)とを有し、該溝の中央領域は該ウエーハエッジと接触するように構成され、
前記適合性非汚染材料の第二の所定の厚さは適合性非汚染材料の第一の所定の厚さよりも大きく、ウエーハエッジと接触する溝の中央領域を溝の各々の末端部分より、より適合させ、これによりウエーハの変形及び消耗が軽減する、ステップを有する、
半導体ウエーハを取り扱う方法。
The semiconductor wafer (104) is held in place by a plurality of wafer gripping fingers (102), and the wafer has an edge,
Each wafer grip finger includes a rectangular solid member (102a) that includes a first straight portion, a second straight portion, and a horseshoe-shaped portion provided between the first and second straight portions. A free end including an edge having a horseshoe shape of the free end edge forming a depression at the free end of the rectangular solid member;
Each wafer grip finger further includes a compatible non-contaminating material (202), the compatible non-contaminating material comprising a first portion provided on each of the first and second straight portions of the free end edge; And a second portion provided in the horseshoe-shaped portion of the free end edge to fill the recess at the free end of the solid member, the second portion provided on each of the first and second straight portions of the free end edge Each first portion of the compatible non-contaminating material has a first predetermined thickness (208), and the second portion of the compatible non-contaminating material filling the depression at the free end of the solid member is the first portion. Two predetermined thicknesses (206);
The compatible non-contaminating material has a groove (101) formed across the first and second straight portions of the free end edge of the solid member across the recess at the free end of the solid member;
The groove is provided opposite to the central region (302) provided opposite to the depression at the free end of the solid member and the first and second straight portions of the free end edge of the solid member. And a central region of the groove is configured to contact the wafer edge;
The second predetermined thickness of the compatible non-contaminating material is greater than the first predetermined thickness of the compatible non-contaminating material, and the central region of the groove in contact with the wafer edge is more from each end portion of the groove. Having steps to adapt and thereby reduce wafer deformation and wear,
A method of handling semiconductor wafers.
前記溝が定の曲率半径(rを持つ円形カーブの断面を有する、
請求項6に記載の方法。
Has a circular curve cross section the groove has a Jo Tokoro radius of curvature (r f),
The method of claim 6.
前記溝の中央区域の一点(103)で前記ウエーハと接触するステップを更に含む、
請求項6に記載の方法。
Further comprising contacting the wafer at a point (103) in a central area of the groove,
The method of claim 6.
前記各々のウエーハグリップフィンガの固体部材が金属製である、
請求項6に記載の方法。
The solid member of each wafer grip finger is made of metal,
The method of claim 6.
前記各々のウエーハグリップフィンガの非汚染材料がポリエチルエテルケトン(PEEK)でできている、
請求項6に記載の方法。
The non-contaminating material of each wafer grip finger is made of polyethyl ether ketone (PEEK),
The method of claim 6.
JP2004187383A 2003-06-27 2004-06-25 Wafer grip fingers to minimize distortion Expired - Fee Related JP4185893B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US48342603P 2003-06-27 2003-06-27

Publications (2)

Publication Number Publication Date
JP2005051213A JP2005051213A (en) 2005-02-24
JP4185893B2 true JP4185893B2 (en) 2008-11-26

Family

ID=34272455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187383A Expired - Fee Related JP4185893B2 (en) 2003-06-27 2004-06-25 Wafer grip fingers to minimize distortion

Country Status (1)

Country Link
JP (1) JP4185893B2 (en)

Also Published As

Publication number Publication date
JP2005051213A (en) 2005-02-24

Similar Documents

Publication Publication Date Title
JP6752829B2 (en) Test head with vertical probe suitable for high frequency application
JP4832207B2 (en) Transport tray for prober equipment
TWI448660B (en) Apparatus and method for quantifying a bow of a wafer
EP1860692B1 (en) Holding gripper and holding method for semiconductor wafer and shape measuring apparatus
TW202115410A (en) Probe card
JP4185893B2 (en) Wafer grip fingers to minimize distortion
JP2013518401A (en) System and method for evaluation of non-uniform deformation in multilayer wafers
US7175214B2 (en) Wafer gripping fingers to minimize distortion
CN110612602B (en) Floating wafer chuck
CN107342254B (en) The calibration method of crystal edge etching machine bench
US20090148256A1 (en) Support Pin with Dome Shaped Upper Surface
US9746400B2 (en) Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer
CN208336179U (en) Wafer suction disc
JP6913764B2 (en) Pressing member and substrate holder
US9412638B2 (en) End effector pads
JPH06304875A (en) Holding tool for electronic part and handling method thereof
CN108333298B (en) Wafer placing device and wafer orientation instrument
CN208336180U (en) Wafer suction disc
KR100810637B1 (en) Semiconductor substrate Transfer Robot
JP2002539621A (en) Wafer gripping fingers
US20040060186A1 (en) Laser alignment tool
JP2021012999A (en) Stage device
KR100223969B1 (en) Crecent of test apparatus of semiconductor device
CN117059540A (en) Wafer loading and unloading machine
JP2008171979A (en) Tool for reinforcing semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees