JP4178989B2 - III-V compound semiconductor wafer manufacturing method - Google Patents
III-V compound semiconductor wafer manufacturing method Download PDFInfo
- Publication number
- JP4178989B2 JP4178989B2 JP2003039911A JP2003039911A JP4178989B2 JP 4178989 B2 JP4178989 B2 JP 4178989B2 JP 2003039911 A JP2003039911 A JP 2003039911A JP 2003039911 A JP2003039911 A JP 2003039911A JP 4178989 B2 JP4178989 B2 JP 4178989B2
- Authority
- JP
- Japan
- Prior art keywords
- angle
- orientation
- plane
- single crystal
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、III−V族化合物半導体ウェーハの製造方法に関し、さらに詳しくは、オフアングルのIII−V族化合物半導体ウェーハを製造する際に、単結晶インゴットの切断に伴なう単結晶の損失部分を低減し、オフアングルのウェーハを効率良く製造できる方法に関する。ここで、オフアングルとは、低指数面からずれた表面を持つという意味で、低指数面とは面指数(hkl)の値が(100)、(110)、(111)などのように小さい整数で表される結晶面である。
【0002】
【従来技術】
III−V族化合物半導体ウェーハは、発光素子、レーザ素子や受光素子等の光学化合物半導体デバイス製造に際して、エピタキシャル用の基板として用いられるものである。III−V族化合物半導体とは、リン化ガリウム(GaP)、リン化インジウム(InP)、ヒ化ガリウム(GaAs)、ヒ化インジウム(InAs)等である。上記III−V族化合物半導体の単結晶は、一般に液体封止チョクラルスキー(LEC)法、水平ブリッジマン(HB)法、垂直ブリッジマン(VB)法、垂直温度勾配(VGF)法によって製造される。
例えば、リン化ガリウム単結晶ウェーハ(以下、GaPウェーハと略称することもある。)は、発光素子用のエピタキシャル膜を成長させるための基板として広く用いられている。このエピタキシャル工程では、液相エピタキシャル成長法あるいは気相エピタキシャル成長法で基板上に発光層が形成される。
【0003】
近年、発光素子の高出力化、長寿命化のため等の性能向上にともない、GaPウェーハとしては、良質な発光素子用エピタキシャル膜を得るために残留歪や結晶欠陥の少ない良質な単結晶であることと同時に、特定の結晶方位に傾いたオフアングルのウェーハであることが重要である。エピタキシャル層を成長させる基板として、主に低指数面の(100)ウェーハが用いられるが、例えば、{100}面から特定の<110>の方向へ数度偏位した面方位を持つオフアングルのウェーハが提案されている(例えば、特許文献1参照)。
【0004】
なお、本明細書中では、結晶面及び結晶の方位の表示について以下のような記号を用いて説明することとする。
例えば(100)の()記号は特定の結晶面を示し、{100}の{}記号は(100)面と等価な結晶面、(100)、(−100)、(010)、(0−10)、(001)、(00−1)面を含む。また、例えば[110]の[]記号は特定の結晶方位を示し、<110>の<>記号は等価な結晶方位を表す。図1に、GaPの(100)面を中心とした結晶面および結晶方位の関係を示す。
図中の面指数は負数の場合、整数の上に線を引いて示している。
【0005】
従来、オフアングルの結晶面を持つGaPウェーハの工業的製造プロセスは、以下の工程からなる。
(1)結晶育成
LEC法では、縦型単結晶育成炉の高圧容器の中心に配置された石英ルツボの中に、原料のGaP多結晶とn型不純物を装入し、更にその上に液体封止剤を載せる。次いで、高圧容器内を不活性ガス雰囲気下で高圧とした後、GaPの融点以上まで昇温する。GaP原料が融解後、上部シャフトに取り付けた<100>方向の種結晶を降下させて、GaP融液に浸ける。その後、融液界面の温度を所定温度に下げ、界面の融液を凝固させ、種結晶を徐々に引き上げることでGaP単結晶が育成される。
【0006】
(2)加工
育成された端面が(100)面の単結晶インゴットは、円筒研削機を用いて円筒研削された後、X線結晶方位測定器で結晶の円筒面上の[01−1]方位を検出してウェーハの方位を示すためのオリエンテーションフラット(以下、単に「OF」と呼称することがある。)を研削する。次に、OFの付いた円筒研削後の単結晶インゴットは、以下のいずれかの方法で厚さ250〜400μmのウェハに切断される。
▲1▼内周刃切断機に取り付けて、(100)面に対して、[10−1]、[110]、[101]又は[1−10]の結晶方位に所定のオフアングルで切断する。▲2▼内周刃切断機で単結晶インゴットの端面を所定のオフアングルに予め切断した後、ワイヤーソーに取り付けて前記切断した単結晶インゴットの端面に平行に切断する。
【0007】
(3)評価
得られたGaPウェーハは電気特性、加工精度、反り、結晶欠陥、外観を検査し、合格したものが所定のオフアングルの結晶面を持つ、エピタキシャル用の単結晶ウェーハとなる。
【0008】
上記のように、<100>方向に育成された、端面が(100)面の単結晶インゴットから、所定の角度に傾けて切断してオフアングルのウェーハを得る方法(以下、(100)インゴット法と呼称することがある。)では、切断において前記単結晶インゴットを傾けた分だけ損失となる部分が発生する。例えば、直径55mmで直胴長100mmの単結晶から10゜のオフアングルのウェーハを切断する場合には、55mm×tan10゜=9.7mmの長さの単結晶部分、即ち直胴長の約10%の部分が切断損失となる問題がある。
【0009】
ところで、<100>方向から特定の方位に傾けたオフアングルの単結晶インゴットを育成し、結晶の軸に対して直角方向に切断する方法(以下、オフアングルインゴット法と呼称することがある。)では、オフアングルに伴なう前記切断損失を無くすことができる。しかしながら、前記オフアングルインゴット法が有効なのは(100)面に対して[0±1±1]方位にオフアングルを持つ場合に限られる。(100)面に対して[0±1±1]方位のオフアングルを持つ場合については、(100)面に対して[0±1±1]方位のオフアングルを持つ単結晶を育成後、結晶の軸に対して直角方向に切断することによるウェーハの製造方法が提案されている(例えば、特許文献2参照)。
【0010】
上記の(100)面に対して[0±1±1]方位のオフアングルの場合であれば、単結晶の円筒面上の一組の向かい合う等価な<110>方位は、オフアングルの分だけ{110}面から傾くが、X線結晶方位測定器の入出射X線の軌跡に対して直角方向の傾きであるので検出できる。また、単結晶の円筒面上の他の一組の向かい合う等価な<110>方位は、{110}面にほぼ垂直であるので検出でき、円筒面上の<110>方位を検出してウェーハの方位を示すためのOFが研削される。
【0011】
ところが、(100)面から[10−1]、[110]、[101]ないしは[1−10]方位に傾いた結晶面を持つオフアングルで育成した単結晶の場合、OFとして研削した平面は、単結晶の円筒面上の二組の向かい合う等価な<110>方位からオフアングルに相応する分だけ{110}面から傾くため、X線結晶方位測定器では十分な強度のX線回折ピークが得られず、<110>方位が検出されない。したがって、これまでは、(100)面から[10−1]、[110]、[101]又は[1−10]方位に傾いた結晶面を持つオフアングルのGaPウェーハの製造には、前記(100)インゴット法すなわち<100>方位で育成した単結晶を円筒研削機で円筒およびOF研削してから、所定の方位とオフアングルに傾けて切断する方法を用いてきた。この方法では、上記したように、切断において単結晶インゴットを傾けた分だけ切断損失が発生するので、切断損失の低減が望まれている。
【0012】
【特許文献1】
特開平8−83926号公報(第1頁、第2頁)
【特許文献2】
特許第2882355号公報(第1頁、第2頁)
【0013】
【発明が解決しようとする課題】
本発明の目的は、上記の従来技術の問題点に鑑み、オフアングルのIII−V族化合物半導体ウェーハを製造する際に、単結晶インゴットの切断に伴なう単結晶の損失部分を低減し、オフアングルのウェーハを効率良く製造できる方法を提供することにある。
【0014】
【課題を解決するための手段】
本発明者は、上記目的を達成するために、(100)面から[10−1]、[110]、[101]又は[1−10]方位に所定のオフアングルの結晶面を持つIII−V族化合物半導体ウェーハの製造方法について、鋭意研究を重ねた結果、(100)面から特定の[0±1±1]方位に所定のオフアングルから算出した角度に傾いた結晶面を持つ単結晶を育成する工程と該単結晶を特定の方位に所定のオフアングルから算出した前記角度だけ傾いた方向に切断してウェーハを得る工程を組合せて行ったところ、所望のオフアングルのウェーハが得られ、かつ取得枚数が増加することを見出し、本発明を完成した。
【0015】
すなわち、本発明の第1の発明によれば、(100)面から[10−1]、[110]、[101]又は[1−10]方位に所定のオフアングル(α)の結晶面を持つIII−V族化合物半導体ウェーハを製造する方法であって、(100)面から[011]ないし[0−1−1]のいずれかの方位、あるいは[01−1]ないし[0−11]のいずれかの方位に下記の式(1)を満足する角度(β)だけ傾いた方向の結晶面を持つ単結晶を育成する工程と、該単結晶を[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位に前記角度(β)だけ傾いた方向に切断してウェーハを得る工程を含むことを特徴とするIII−V族化合物半導体ウェーハの製造方法が提供される。
【0016】
β=cos−1[{2/((1/cosα)2+1)}1/2] (1)
【0017】
また、本発明の第2の発明によれば、第1の発明において、前記オフアングル(α)が、5〜20°であることを特徴とするIII−V族化合物半導体ウェーハの製造方法が提供される。
【0018】
また、本発明の第3の発明によれば、第1の発明において、さらに、前記ウェーハを得る工程に先立って、単結晶をX線結晶方位測定器を付属する自動円筒研削装置を用いて円筒研削した後、[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位を検出してオリエンテーションフラットを研削する工程を含むことを特徴とするIII−V族化合物半導体ウェーハの製造方法が提供される。
【0019】
また、本発明の第4の発明によれば、第1〜3いずれかの発明において、前記III−V族化合物半導体ウェーハが、リン化ガリウム単結晶ウェーハであることを特徴とするIII−V族化合物半導体ウェーハの製造方法が提供される。
【0020】
【発明の実施の形態】
以下、本発明のIII−V族化合物半導体ウェーハの製造方法を詳細に説明する。
本発明に係るIII−V族化合物半導体ウェーハの製造方法は、オフアングルのIII−V族化合物半導体ウェーハの製造方法において、単結晶インゴットの切断に伴なう単結晶の損失部分を低減し、オフアングルのウェーハを効率良く製造するものである。
【0021】
本発明において、(100)面に対して[0±1±1]方位のオフアングルであれば、単結晶の円筒面上の一組の向かい合う等価な<110>方位はオフアングルの分だけ{110}面から傾くが、X線結晶方位測定器の入出射X線の軌跡に対して直角方向の傾きであるため、該測定器で検出でき、OFが研削できるということが重要である。これによって、(100)面から[10−1]、[110]、[101]又は[1−10]方位に傾いた結晶面を持つ所定のオフアングル(α)のIII−V族化合物半導体ウェーハの新規の製造方法が得られ、この製造方法において単結晶の切断損失の低減が達成される。
【0022】
すなわち、(100)面から[10−1]、[110]、[101]又は[1−10]方位に傾いた結晶面を持つオフアングルαのIII−V族化合物半導体ウェーハを製造する場合には、<100>方位から[011]ないし[0−1−1]のいずれかの方位に角度βだけ傾けた結晶面で単結晶を育成し、該単結晶を円筒研削機で円筒研削した後、X線結晶方位測定器で(01−1)面ないし(0−11)面を検出しOFを研削してから、[01−1]ないし[0−11]方位に角度βだけ傾けて切断する。なお、角度βは、(100)面から[10−1]、[110]、[101]又は[1−10]方位にオフアングルαだけ傾いた結晶面の[0±1±1]方位成分の傾きの角度であり、上記式(1)にて算出される。
【0023】
このとき、角度βは、オフアングルαに比べて低い数値になるので、本発明の方法に従い単結晶インゴットを角度βに切断するほうが、前記(100)インゴット法即ち(100)面を持つ単結晶インゴットからオフアングルαだけ傾けて切断する方法よりも、切断の角度が小さくなるので切断に伴なう損失部分を低減でき、取得するウェーハ枚数を増やすことができる。
【0024】
本発明に係るIII−V族化合物半導体としては、特に限定されるものではなく、リン化ガリウム(GaP)、リン化インジウム(InP)、ヒ化ガリウム(GaAs)、ヒ化インジウム(InAs)等のIII−V族化合物半導体が含まれるが、その中で特に発光素子用の化合物半導体として広く使用されているリン化ガリウム(GaP)が好ましく用いられる。
【0025】
(1)単結晶を育成する工程
本工程は、(100)面から[011]ないし[0−1−1]のいずれかの方位に上記の式(1)を満足する角度(β)だけ傾いた方向の結晶面を持つ単結晶を育成する工程である。
本発明において、III−V族化合物半導体の単結晶を育成する工程の方法としては、特に限定されるものではなく、LEC法、HB法、VB法、VGF法等の公知の方法を使うことができる。
【0026】
例えば、LEC法でGaP単結晶を育成する場合には、縦型単結晶育成炉の高圧容器の中心に配置された石英ルツボの中に、原料のGaP多結晶とS、Te、又はSiから選ばれるn型不純物を装入し、更にその上に液体封止剤を載せる。
液体封止剤は、原料融解時にGaP融液の上に液体封止層を形成してリンの揮発分解を防止するためのもので、通常はB2O3が用いられる。
次いで、高圧容器内を窒素、アルゴン等の不活性ガス雰囲気下で高圧とし、前記育成炉の黒鉛ヒーターに通電してGaPの融点以上まで昇温する。GaP原料が融解後、上部シャフトに取り付けた<100>方向の種結晶を降下させて、液体封止層の直下に位置するGaP融液に浸ける。その後、石英ルツボを回転させながら、融液界面の温度を所定温度に下げ、続いて種結晶を回転させながら上昇させることで界面の融液を凝固させ、GaP単結晶が育成される。
【0027】
(2)オリエンテーションフラットを研削する工程
本工程は、特に限定されるものではなく、単結晶の切断に先立って単結晶を円筒研削した後、所定の方位を検出してオリエンテーションフラットを研削する工程が用いられるが、工業的な効率性から、単結晶をX線結晶方位測定器を付属する自動円筒研削装置を用いて円筒研削した後、[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位を検出してオリエンテーションフラットを研削する工程が好ましい。例えば、育成された単結晶インゴットは、自動円筒研削機を用いて、外形を整えるために円筒研削された後、同装置に付属されているX線結晶方位測定器で結晶の円筒面上の所定の方位を自動的に検出してウェーハの方位を示すためのオリエンテーションフラットを研削する。ここで、オリエンテーションフラットを研削する方法としては、特に限定されるものではなく、市販の自動円筒研削装置、例えば齋藤精機社製の自動円削機やウエダ技研商事社製のMS−h200NAH−Bが用いられる。
【0028】
(3)ウェーハを得る工程
ウェーハを得る工程は、前記単結晶を[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位に前記角度(β)だけ傾いた方向に切断してウェーハを得る工程である。OFの付いた円筒研削後の単結晶インゴットは、以下のいずれかの方法で厚さ250〜400μmのウェハに切断される。
▲1▼内周刃切断機に取り付けて、[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位に前記角度(β)だけ傾いた方向に切断する。
▲2▼内周刃切断機で単結晶インゴットの端面を[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位に前記角度(β)で予め切断した後、ワイヤーソーに取り付けて前記切断した単結晶インゴットの端面に平行に切断する。
本発明において、オフアングルのウェーハを得る方法としては、特に限定されるものではなく、公知の内周刃切断機及びワイヤーソーを用いて行うことができる。
【0029】
本発明において、オフアングルαは、特に限定されるものではなく、種々の角度が選定できるが、発光ダイオード用の良質なエピタキシャル膜を得るためには、一般的に角度5〜20°が好ましい。
【0030】
上記のように、本発明の方法で、(100)面から[10−1]、[110]、[101]又は[1−10]方位に傾いた結晶面を持つオフアングルαのIII−V族化合物半導体ウェーハの製造方法が得られ、かつこの製造方法において単結晶の切断損失の低減が達成される。
【0031】
【実施例】
以下に、本発明の実施例および比較例によって本発明をさらに詳細に説明するが、本発明はこれらの実施例によってなんら限定されるものではない。
(実施例1)
(100)面に対して[10−1]方位にオフアングル10゜で傾いた結晶面のGaPウェーハの製造を、以下の方法で行った。
【0032】
(1)単結晶を育成する工程
LEC法による育成炉の高圧容器の中心に配置された石英ルツボの中に、原料のGaP多結晶とn型不純物のSを装入し、さらに原料の上に液体封止剤B2O3を載せた。
【0033】
次に、高圧容器内をアルゴン雰囲気下で高圧とし、前記育成炉の黒鉛ヒーターに通電してGaPの融点以上まで昇温した。GaP原料が融解後、上部シャフトに取り付けた<100>方位から[0−1−1]方位に7.1゜傾いている結晶面をもつ種結晶を降下させて、液体封止層の直下に位置するGaP融液に浸けた。その後、石英ルツボを回転させながら、融液界面の温度を所定温度に下げ、続いて種結晶を回転させながら上昇させ、直径55mm、直胴長110mmのGaP単結晶を育成した。
【0034】
(2)オリエンテーションフラットを研削する工程
次いで、自動円筒研削装置で直径53mmに円筒研削した後、当該装置に付加されているX線結晶方位測定器で、(01−1)面を検出しOFを研削した。
(3)ウェーハを得る工程
次に(100)面に対して[0−1−1]方位に7.1゜傾いている結晶面が出ている単結晶インゴット端部の結晶面が、[01−1]方位にも7.1゜傾いた結晶面になるように内周刃切断機で切断して調整した。このとき、調整代として10mmを使ったため、直胴長は100mmとなった。単結晶インゴット側面の(0−1−1)面側を試料台に貼りつけてからワイヤーソーに取り付け、単結晶インゴット端部の結晶面がワイヤーと平行になるよう位置調整した後、厚さ350μmのウェハに切断した。製造されたGaPウェーハの枚数は、184枚であった。
【0035】
図2の(a)に、以上の工程で得られたGaPウェーハの模式図を示す。図2(a)において、実線は切断するときの単結晶インゴットの傾斜角度とその方位を、破線はオフアングルの結晶面の傾斜角度とその方位を表す。図2(a)より、以上の工程で得られたGaPウェーハは、(100)面に対して[10−1]方位にオフアングル10゜で傾いた結晶面を持っていることが分かる。
【0036】
(比較例1)
<100>方位の種結晶であることを除いては実施例1と同様に行って、直径55mm、直胴長110mmのGaP単結晶を得た。次いで自動円筒研削機で直径53mmに円筒研削した後、当該装置に付加されているX線結晶方位測定器で(01−1)面を検出しOFを研削した。次に(100)面が出ている単結晶インゴット端部の結晶面が、[10−1]方位に10゜傾いた結晶面になるように内周刃切断機で切断して調整した。このとき調整代として10mmを使ったため、直胴長は100mmとなった。
【0037】
図2の(b)に、以上の工程で得られたGaPウェーハの模式図を示す。図2(b)において、実線は切断するときの単結晶インゴットの傾斜角度とその方位を、破線はオフアングルの結晶面の傾斜角度とその方位を表す。単結晶インゴット側面の(010)面側を試料台に貼りつけてからワイヤーソーに取り付け、単結晶インゴット端部の結晶面がワイヤーと平行になるよう位置調整した後、厚さ350μmのウェハに切断した。得られたGaPウェーハの枚数は179枚であった。
【0038】
以上より、本発明の方法に従って行われた実施例1では、単結晶の切断後に得られたGaPウェーハの枚数が、比較例1に比べて約3%増えた。この増加率は、育成した単結晶の切断角度の差2.9゜(10°−7.1°)に相当する割合の2.7%((53mm×tan2.9゜)/100mm≒0.027)と合致することから、本発明の方法に従って行われた実施例1では切断角度が小さくなることによって、切断に伴なう損失部分が減少したことを示している。
【0039】
【発明の効果】
以上説明したように、本発明のIII−V族化合物半導体ウェーハの製造方法は、単結晶インゴットの切断に伴なう損失部分を低減し、オフアングルのウェーハを効率良く製造できる方法であり、その工業的価値は極めて大きい。
【図面の簡単な説明】
【図1】(100)面を中心とした結晶面と結晶方位の関係を表す図である。
【図2】GaPウェーハの模式図を表す図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a group III-V compound semiconductor wafer, and more particularly, in manufacturing an off-angle group III-V compound semiconductor wafer, a loss portion of the single crystal accompanying the cutting of the single crystal ingot. The present invention relates to a method capable of efficiently manufacturing an off-angle wafer. Here, the off-angle means that the surface has a surface deviated from the low index plane, and the low index plane has a small plane index (hkl) such as (100), (110), or (111). It is a crystal plane represented by an integer.
[0002]
[Prior art]
The group III-V compound semiconductor wafer is used as an epitaxial substrate in the production of an optical compound semiconductor device such as a light emitting element, a laser element or a light receiving element. The III-V group compound semiconductor is gallium phosphide (GaP), indium phosphide (InP), gallium arsenide (GaAs), indium arsenide (InAs), or the like. The III-V compound semiconductor single crystal is generally manufactured by a liquid-sealed Czochralski (LEC) method, a horizontal Bridgman (HB) method, a vertical Bridgman (VB) method, or a vertical temperature gradient (VGF) method. The
For example, a gallium phosphide single crystal wafer (hereinafter sometimes abbreviated as GaP wafer) is widely used as a substrate for growing an epitaxial film for a light emitting element. In this epitaxial process, a light emitting layer is formed on the substrate by liquid phase epitaxial growth or vapor phase epitaxial growth.
[0003]
In recent years, as the performance of the light emitting device has been improved for higher output and longer life, the GaP wafer is a high quality single crystal with little residual strain and crystal defects in order to obtain a good quality epitaxial film for light emitting device. At the same time, it is important that the wafer be an off-angle wafer inclined to a specific crystal orientation. As a substrate for growing an epitaxial layer, a (100) wafer having a low index plane is mainly used. For example, an off-angle having a plane orientation deviated several degrees from a {100} plane to a specific <110> direction. A wafer has been proposed (see, for example, Patent Document 1).
[0004]
In this specification, the display of crystal planes and crystal orientations will be described using the following symbols.
For example, the (100) () symbol indicates a specific crystal plane, the {100} {} symbol is a crystal plane equivalent to the (100) plane, (100), (−100), (010), (0− 10), (001), (00-1) planes. For example, the [] symbol of [110] indicates a specific crystal orientation, and the <> symbol of <110> indicates an equivalent crystal orientation. FIG. 1 shows the relationship between the crystal plane and the crystal orientation centered on the (100) plane of GaP.
When the surface index in the figure is a negative number, a line is drawn on the integer.
[0005]
Conventionally, an industrial manufacturing process of a GaP wafer having an off-angle crystal plane includes the following steps.
(1) In the crystal growth LEC method, a raw material GaP polycrystal and an n-type impurity are charged into a quartz crucible placed at the center of a high-pressure vessel of a vertical single crystal growth furnace, and a liquid seal is further formed thereon. Put a stopper. Next, after the inside of the high-pressure vessel is set to a high pressure in an inert gas atmosphere, the temperature is raised to the melting point of GaP or higher. After the GaP raw material is melted, the seed crystal in the <100> direction attached to the upper shaft is lowered and immersed in the GaP melt. Thereafter, the temperature of the melt interface is lowered to a predetermined temperature, the melt at the interface is solidified, and the seed crystal is gradually pulled up to grow a GaP single crystal.
[0006]
(2) After processing and growing the single crystal ingot having an end face of (100), it is subjected to cylindrical grinding using a cylindrical grinder, and then the [01-1] orientation on the cylindrical surface of the crystal using an X-ray crystal orientation measuring instrument. An orientation flat (hereinafter, simply referred to as “OF”) for detecting the orientation of the wafer and indicating the orientation of the wafer is ground. Next, the cylindrical single crystal ingot with OF attached is cut into a wafer having a thickness of 250 to 400 μm by any of the following methods.
(1) Attached to an inner peripheral cutting machine and cuts at a predetermined off-angle in the crystal orientation of [10-1], [110], [101] or [1-10] with respect to the (100) plane. . (2) After the end face of the single crystal ingot is cut in advance to a predetermined off-angle with an inner peripheral cutting machine, it is attached to a wire saw and cut in parallel with the end face of the cut single crystal ingot.
[0007]
(3) Evaluation The obtained GaP wafer is inspected for electrical characteristics, processing accuracy, warpage, crystal defects, and appearance, and a passed one becomes an epitaxial single crystal wafer having a predetermined off-angle crystal plane.
[0008]
As described above, a method of obtaining an off-angle wafer by inclining a predetermined angle from a single crystal ingot grown in the <100> direction and having an end surface of (100) plane (hereinafter referred to as (100) ingot method) In some cases, a portion that is lost due to the inclination of the single crystal ingot is generated during cutting. For example, when a 10 ° off-angle wafer is cut from a single crystal having a diameter of 55 mm and a straight cylinder length of 100 mm, a single crystal portion of 55 mm ×
[0009]
By the way, a method of growing an off-angle single crystal ingot tilted in a specific direction from the <100> direction and cutting it in a direction perpendicular to the crystal axis (hereinafter sometimes referred to as an off-angle ingot method). Then, the cutting loss associated with the off-angle can be eliminated. However, the off-angle ingot method is effective only when the off-angle is in the [0 ± 1 ± 1] direction with respect to the (100) plane. In the case of having an off-angle of [0 ± 1 ± 1] orientation with respect to the (100) plane, after growing a single crystal having an off-angle of [0 ± 1 ± 1] orientation with respect to the (100) plane, A method for manufacturing a wafer by cutting in a direction perpendicular to the crystal axis has been proposed (see, for example, Patent Document 2).
[0010]
In the case of an off angle of [0 ± 1 ± 1] orientation with respect to the above (100) plane, a pair of equivalent <110> orientations on a single crystal cylindrical surface is equivalent to the off angle. Although it is tilted from the {110} plane, it can be detected because it is tilted at right angles to the locus of incoming and outgoing X-rays of the X-ray crystal orientation measuring instrument. Further, another set of equivalent <110> orientations on the cylindrical surface of the single crystal can be detected because they are substantially perpendicular to the {110} plane, and the <110> orientation on the cylindrical surface can be detected to detect the wafer. The OF for indicating the orientation is ground.
[0011]
However, in the case of a single crystal grown at an off-angle having a crystal plane inclined from the (100) plane to [10-1], [110], [101] or [1-10] orientation, the plane ground as OF is The X-ray crystal orientation measuring instrument has a sufficiently strong X-ray diffraction peak because two sets of equivalent <110> orientations on the cylindrical surface of the single crystal are tilted from the {110} plane by an amount corresponding to the off-angle. It is not obtained and the <110> orientation is not detected. Therefore, until now, the manufacture of an off-angle GaP wafer having a crystal plane tilted in the [10-1], [110], [101] or [1-10] orientation from the (100) plane has the above ( 100) An ingot method, that is, a method in which a single crystal grown in the <100> orientation is subjected to cylinder and OF grinding with a cylindrical grinder and then cut by tilting to a predetermined orientation and off-angle. In this method, as described above, a cutting loss is generated as much as the single crystal ingot is tilted in cutting, and therefore it is desired to reduce the cutting loss.
[0012]
[Patent Document 1]
JP-A-8-83926 (first page, second page)
[Patent Document 2]
Japanese Patent No. 2882355 (first page, second page)
[0013]
[Problems to be solved by the invention]
The purpose of the present invention is to reduce the loss portion of the single crystal accompanying the cutting of the single crystal ingot when manufacturing an off-angle III-V compound semiconductor wafer in view of the above-mentioned problems of the prior art, An object of the present invention is to provide a method capable of efficiently manufacturing an off-angle wafer.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present inventor has employed a crystal plane with a predetermined off-angle in the [10-1], [110], [101] or [1-10] orientation from the (100) plane. As a result of earnest research on the manufacturing method of the group V compound semiconductor wafer, a single crystal having a crystal plane tilted from the (100) plane to a specific [0 ± 1 ± 1] orientation and an angle calculated from a predetermined off-angle And a step of obtaining a wafer by cutting the single crystal in a specific orientation from a predetermined off angle in a direction inclined by the angle, thereby obtaining a wafer having a desired off angle. The present invention has been completed by finding that the number of obtained sheets increases.
[0015]
That is, according to the first aspect of the present invention, a crystal plane with a predetermined off-angle (α) is oriented in the [10-1], [110], [101] or [1-10] orientation from the (100) plane. A method for manufacturing a III-V group compound semiconductor wafer having any one of the directions [011] to [0-1-1] from the (100) plane, or [01-1] to [0-11]. A step of growing a single crystal having a crystal plane in a direction inclined by an angle (β) satisfying the following formula (1) in any of the orientations of [01-1] to [0-11]: Or a direction inclined by the angle (β) to any one of the directions [011] to [0-1-1] to obtain a wafer. III A method for producing a group V compound semiconductor wafer is provided.
[0016]
β = cos −1 [{2 / ((1 / cos α) 2 +1)} 1/2 ] (1)
[0017]
According to a second aspect of the present invention, there is provided a method for producing a III-V group compound semiconductor wafer according to the first aspect, wherein the off-angle (α) is 5 to 20 °. Is done.
[0018]
According to a third aspect of the present invention, in the first aspect, prior to the step of obtaining the wafer, the single crystal is cylinderized using an automatic cylindrical grinding apparatus attached with an X-ray crystal orientation measuring device. After grinding, the method includes the step of grinding the orientation flat by detecting any orientation of [01-1] to [0-11] or any of [011] to [0-1-1]. A method for producing a III-V group compound semiconductor wafer is provided.
[0019]
According to a fourth invention of the present invention, in any one of the first to third inventions, the group III-V compound semiconductor wafer is a gallium phosphide single crystal wafer. A method of manufacturing a compound semiconductor wafer is provided.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the manufacturing method of the III-V compound semiconductor wafer of this invention is demonstrated in detail.
The III-V compound semiconductor wafer manufacturing method according to the present invention is an off-angle III-V compound semiconductor wafer manufacturing method that reduces the loss portion of the single crystal accompanying the cutting of the single crystal ingot and An angle wafer is efficiently manufactured.
[0021]
In the present invention, if the off angle is in the [0 ± 1 ± 1] orientation with respect to the (100) plane, a pair of equivalent <110> orientations on the cylindrical surface of the single crystal is equivalent to the off angle { 110} plane, but since it is inclined in a direction perpendicular to the locus of the incoming and outgoing X-rays of the X-ray crystal orientation measuring instrument, it is important that it can be detected by the measuring instrument and the OF can be ground. Thus, a predetermined off-angle (α) group III-V compound semiconductor wafer having a crystal plane inclined in the [10-1], [110], [101] or [1-10] orientation from the (100) plane. A novel manufacturing method is obtained, and in this manufacturing method, a reduction in the cutting loss of the single crystal is achieved.
[0022]
That is, when manufacturing an III-V group compound semiconductor wafer having an off-angle α having a crystal plane inclined in the [10-1], [110], [101] or [1-10] orientation from the (100) plane. After growing a single crystal on a crystal plane inclined by an angle β from the <100> orientation to any of the [011] to [0-1-1] orientations, the single crystal is subjected to cylindrical grinding with a cylindrical grinder. After detecting the (01-1) plane or (0-11) plane with an X-ray crystal orientation measuring instrument and grinding the OF, it is cut by tilting the [01-1] to [0-11] direction by an angle β. To do. The angle β is the [0 ± 1 ± 1] orientation component of the crystal plane tilted by the off-angle α from the (100) plane to the [10-1], [110], [101] or [1-10] orientation. And is calculated by the above equation (1).
[0023]
At this time, since the angle β is a lower value than the off-angle α, the single crystal ingot is cut into the angle β according to the method of the present invention, and the single crystal having the (100) ingot method, that is, the (100) plane. Since the cutting angle is smaller than the method of cutting by tilting from the ingot by the off-angle α, the loss portion accompanying the cutting can be reduced and the number of wafers to be acquired can be increased.
[0024]
The III-V group compound semiconductor according to the present invention is not particularly limited, and includes gallium phosphide (GaP), indium phosphide (InP), gallium arsenide (GaAs), indium arsenide (InAs), and the like. Among these, III-V group compound semiconductors are included, among which gallium phosphide (GaP), which is widely used as a compound semiconductor for light emitting devices, is preferably used.
[0025]
(1) Step of growing a single crystal This step is inclined from the (100) plane by an angle (β) satisfying the above formula (1) in any of the directions [011] to [0-1-1]. This is a step of growing a single crystal having a crystal plane in a different direction.
In the present invention, the method for growing a single crystal of a group III-V compound semiconductor is not particularly limited, and a known method such as LEC method, HB method, VB method, VGF method may be used. it can.
[0026]
For example, when a GaP single crystal is grown by the LEC method, a raw material GaP polycrystal and S, Te, or Si are selected in a quartz crucible placed at the center of a high-pressure vessel of a vertical single crystal growth furnace. N-type impurities to be charged, and a liquid sealant is placed thereon.
The liquid sealant is used to prevent volatile decomposition of phosphorus by forming a liquid seal layer on the GaP melt at the time of melting the raw material, and B 2 O 3 is usually used.
Next, the inside of the high-pressure vessel is set to a high pressure under an inert gas atmosphere such as nitrogen or argon, and the temperature is raised to the melting point of GaP or higher by energizing the graphite heater of the growth furnace. After the GaP raw material is melted, the seed crystal in the <100> direction attached to the upper shaft is lowered and immersed in a GaP melt located immediately below the liquid sealing layer. Thereafter, the temperature of the melt interface is lowered to a predetermined temperature while rotating the quartz crucible, and then the melt at the interface is solidified by raising the seed crystal while rotating the seed crystal, whereby a GaP single crystal is grown.
[0027]
(2) Step of grinding the orientation flat This step is not particularly limited, and the step of grinding the orientation flat by detecting a predetermined orientation after cylindrical grinding of the single crystal prior to cutting of the single crystal is performed. Although used, for industrial efficiency, a single crystal is subjected to cylindrical grinding using an automatic cylindrical grinding apparatus attached with an X-ray crystal orientation measuring instrument, and then any one of [01-1] to [0-11] A step of grinding the orientation flat by detecting the orientation or any orientation of [011] to [0-1-1] is preferable. For example, the grown single crystal ingot is subjected to cylindrical grinding to adjust the outer shape using an automatic cylindrical grinding machine, and then a predetermined crystal surface of the crystal is measured with an X-ray crystal orientation measuring instrument attached to the apparatus. The orientation flat is automatically ground to indicate the orientation of the wafer. Here, the method for grinding the orientation flat is not particularly limited. For example, a commercially available automatic cylindrical grinding apparatus, for example, an automatic circular cutting machine manufactured by Saito Seiki Co., Ltd. or MS-h200NAH-B manufactured by Ueda Giken Co., Ltd. may be used. Used.
[0028]
(3) Process for obtaining a wafer The process for obtaining a wafer is a process in which the single crystal is oriented in any one of [01-1] to [0-11] or any one of [011] to [0-1-1]. This is a step of obtaining a wafer by cutting in a direction inclined by the angle (β) in the direction. The single crystal ingot after cylindrical grinding with OF is cut into a wafer having a thickness of 250 to 400 μm by any of the following methods.
(1) Mounted on an inner peripheral cutting machine, the angle (01-1) to [0-11], or [011] to [0-1-1] Cut in a direction inclined by β).
(2) The end face of the single crystal ingot is set to any one of [01-1] to [0-11] or any one of [011] to [0-1-1] with an inner peripheral cutting machine. After cutting in advance at the angle (β), it is attached to a wire saw and cut parallel to the end face of the cut single crystal ingot.
In the present invention, the method for obtaining an off-angle wafer is not particularly limited, and can be performed using a known inner peripheral cutting machine and wire saw.
[0029]
In the present invention, the off-angle α is not particularly limited, and various angles can be selected. However, in order to obtain a high-quality epitaxial film for a light-emitting diode, an angle of 5 to 20 ° is generally preferable.
[0030]
As described above, in the method of the present invention, the off-angle α-III-V having a crystal plane tilted from the (100) plane to the [10-1], [110], [101] or [1-10] orientation. A method for producing a group compound semiconductor wafer is obtained, and a reduction in the cutting loss of a single crystal is achieved in this production method.
[0031]
【Example】
EXAMPLES The present invention will be described in more detail below with reference to examples and comparative examples, but the present invention is not limited to these examples.
(Example 1)
A GaP wafer having a crystal plane tilted at an off-angle of 10 ° in the [10-1] direction with respect to the (100) plane was manufactured by the following method.
[0032]
(1) Process of growing single crystal In a quartz crucible placed at the center of the high pressure vessel of the growth furnace by the LEC method, raw material GaP polycrystal and n-type impurity S are charged, and further on the raw material Liquid sealant B 2 O 3 was placed.
[0033]
Next, the inside of the high-pressure vessel was set to a high pressure under an argon atmosphere, and the graphite heater of the growth furnace was energized to raise the temperature to the melting point of GaP or higher. After the GaP raw material is melted, a seed crystal having a crystal plane inclined by 7.1 ° in the [0-1-1] direction from the <100> direction attached to the upper shaft is lowered to be directly below the liquid sealing layer. Immerse in the GaP melt located. Thereafter, while rotating the quartz crucible, the temperature of the melt interface was lowered to a predetermined temperature, and then the seed crystal was raised while rotating, thereby growing a GaP single crystal having a diameter of 55 mm and a straight body length of 110 mm.
[0034]
(2) Step of grinding the orientation flat Next, after cylindrical grinding to a diameter of 53 mm with an automatic cylindrical grinding device, the (01-1) plane is detected with an X-ray crystal orientation measuring instrument attached to the device, and OF is detected. Grinded.
(3) Step of obtaining wafer Next, the crystal plane at the end of the single crystal ingot from which the crystal plane tilted 7.1 ° in the [0-1-1] direction with respect to the (100) plane appears [01 -1] It was adjusted by cutting with an inner cutter so that the crystal plane was tilted by 7.1 ° in the orientation. At this time, since 10 mm was used as the adjustment allowance, the straight body length was 100 mm. After attaching the (0-1-1) plane side of the side surface of the single crystal ingot to the sample stage and attaching it to the wire saw, adjusting the position so that the crystal plane at the end of the single crystal ingot is parallel to the wire, the thickness is 350 μm. The wafer was cut. The number of manufactured GaP wafers was 184.
[0035]
The schematic diagram of the GaP wafer obtained by the above process is shown to (a) of FIG. In FIG. 2A, the solid line represents the inclination angle and orientation of the single crystal ingot when it is cut, and the broken line represents the inclination angle and orientation of the off-angle crystal plane. FIG. 2A shows that the GaP wafer obtained by the above process has a crystal plane inclined at an off angle of 10 ° in the [10-1] orientation with respect to the (100) plane.
[0036]
(Comparative Example 1)
A GaP single crystal having a diameter of 55 mm and a straight body length of 110 mm was obtained in the same manner as in Example 1 except that it was a seed crystal of <100> orientation. Next, after cylindrical grinding to a diameter of 53 mm by an automatic cylindrical grinding machine, the (01-1) plane was detected by an X-ray crystal orientation measuring device attached to the apparatus, and the OF was ground. Next, it was adjusted by cutting with an inner peripheral cutting machine so that the crystal face at the end of the single crystal ingot where the (100) face appeared was a crystal face inclined by 10 ° in the [10-1] orientation. At this time, since 10 mm was used as the adjustment allowance, the length of the straight body was 100 mm.
[0037]
FIG. 2B is a schematic diagram of the GaP wafer obtained through the above steps. In FIG. 2B, the solid line represents the inclination angle and orientation of the single crystal ingot when it is cut, and the broken line represents the inclination angle and orientation of the off-angle crystal plane. After attaching the (010) side of the side of the single crystal ingot to the sample stage, attach it to the wire saw, adjust the position so that the crystal plane at the end of the single crystal ingot is parallel to the wire, and then cut into a 350 μm thick wafer did. The number of obtained GaP wafers was 179.
[0038]
As described above, in Example 1 performed according to the method of the present invention, the number of GaP wafers obtained after cutting the single crystal was increased by about 3% compared to Comparative Example 1. This increase rate is 2.7% ((53 mm × tan 2.9 °) / 100 mm≈0.00% corresponding to the difference in the cutting angle of the grown single crystal 2.9 ° (10 ° -7.1 °). 027), in Example 1 performed according to the method of the present invention, it was shown that the loss portion associated with the cutting was reduced by reducing the cutting angle.
[0039]
【The invention's effect】
As described above, the method for producing a group III-V compound semiconductor wafer of the present invention is a method that can reduce a loss portion accompanying the cutting of a single crystal ingot and efficiently produce an off-angle wafer. Industrial value is extremely high.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a relationship between a crystal plane centered on a (100) plane and a crystal orientation.
FIG. 2 is a diagram showing a schematic diagram of a GaP wafer.
Claims (4)
(100)面から[011]ないし[0−1−1]のいずれかの方位、あるいは[01−1]ないし[0−11]のいずれかの方位に下記の式(1)を満足する角度(β)だけ傾いた方向の結晶面を持つ単結晶を育成する工程と、該単結晶を[01−1]ないし[0−11]のいずれかの方位、あるいは[011]ないし[0−1−1]のいずれかの方位に前記角度(β)だけ傾いた方向に切断してウェーハを得る工程を含むことを特徴とするIII−V族化合物半導体ウェーハの製造方法。
β=cos−1[{2/((1/cosα)2+1)}1/2] (1)A method for producing a III-V group compound semiconductor wafer having a crystal plane with a predetermined off-angle (α) in the [10-1], [110], [101] or [1-10] orientation from the (100) plane. There,
An angle satisfying the following formula (1) from any one of [011] to [0-1-1] or any one of [01-1] to [0-11] from the (100) plane A step of growing a single crystal having a crystal plane inclined by (β), and the single crystal in any orientation of [01-1] to [0-11], or [011] to [0-1] -1] includes a step of obtaining a wafer by cutting in a direction inclined by the angle (β) in any of the azimuth directions, and a method for producing a group III-V compound semiconductor wafer.
β = cos −1 [{2 / ((1 / cos α) 2 +1)} 1/2 ] (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039911A JP4178989B2 (en) | 2003-02-18 | 2003-02-18 | III-V compound semiconductor wafer manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039911A JP4178989B2 (en) | 2003-02-18 | 2003-02-18 | III-V compound semiconductor wafer manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004250248A JP2004250248A (en) | 2004-09-09 |
JP4178989B2 true JP4178989B2 (en) | 2008-11-12 |
Family
ID=33023954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003039911A Expired - Fee Related JP4178989B2 (en) | 2003-02-18 | 2003-02-18 | III-V compound semiconductor wafer manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4178989B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102187449B1 (en) * | 2019-05-28 | 2020-12-11 | 에스케이씨 주식회사 | PREPERATION METHOD FOR SiC INGOT, THE SiC INGOT AND A SYSTEM THEREOF |
WO2021246542A1 (en) * | 2020-06-02 | 2021-12-09 | 주식회사 쎄닉 | Silicon carbide ingot manufacturing method, silicon carbide ingots, and growth system therefor |
US11251041B2 (en) | 2018-08-02 | 2022-02-15 | Samsung Electronics Co., Ltd. | Substrate, integrated circuit device including the substrate, and method of manufacturing the integrated circuit device |
US11359306B2 (en) | 2019-10-29 | 2022-06-14 | Senic Inc. | Method for preparing a SiC ingot and device for preparing a SiC ingot wherein electrical resistance of crucible body is 2.9 ohms or more |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7146988B1 (en) * | 2021-03-19 | 2022-10-04 | Dowaエレクトロニクス株式会社 | GaAs wafer manufacturing method and GaAs wafer group |
-
2003
- 2003-02-18 JP JP2003039911A patent/JP4178989B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11251041B2 (en) | 2018-08-02 | 2022-02-15 | Samsung Electronics Co., Ltd. | Substrate, integrated circuit device including the substrate, and method of manufacturing the integrated circuit device |
KR102187449B1 (en) * | 2019-05-28 | 2020-12-11 | 에스케이씨 주식회사 | PREPERATION METHOD FOR SiC INGOT, THE SiC INGOT AND A SYSTEM THEREOF |
US11359306B2 (en) | 2019-10-29 | 2022-06-14 | Senic Inc. | Method for preparing a SiC ingot and device for preparing a SiC ingot wherein electrical resistance of crucible body is 2.9 ohms or more |
WO2021246542A1 (en) * | 2020-06-02 | 2021-12-09 | 주식회사 쎄닉 | Silicon carbide ingot manufacturing method, silicon carbide ingots, and growth system therefor |
Also Published As
Publication number | Publication date |
---|---|
JP2004250248A (en) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4603386B2 (en) | Method for producing silicon carbide single crystal | |
US7442355B2 (en) | Indium phosphide substrate and indium phosphide monocrystal and method of manufacturing thereof | |
US9349915B2 (en) | β-Ga2O3-based single crystal substrate | |
US20130068157A1 (en) | Method of manufacturing silicon carbide crystal | |
JP4513326B2 (en) | Nitride semiconductor crystal manufacturing method and nitride semiconductor substrate manufacturing method | |
US20210310155A1 (en) | Gallium arsenide single crystal substrate | |
JP2015224169A (en) | Production method of silicon carbide ingot | |
US20090072205A1 (en) | Indium phosphide substrate, indium phosphide single crystal and process for producing them | |
WO2001016408A1 (en) | Epitaxial silicon wafer | |
JP2017536325A (en) | Group III nitride crystals, methods for their production, and methods for producing bulk Group III nitride crystals in supercritical ammonia | |
JP4178989B2 (en) | III-V compound semiconductor wafer manufacturing method | |
JP4408247B2 (en) | Seed crystal for growing silicon carbide single crystal and method for producing silicon carbide single crystal using the same | |
JP2007070131A (en) | Method of manufacturing epitaxial wafer, and epitaxial wafer | |
US6878202B2 (en) | Method for growing single crystal of compound semiconductor and substrate cut out therefrom | |
JP3818023B2 (en) | Method for producing GaAs single crystal | |
US6752976B2 (en) | Inp single crystal substrate | |
JP7554215B2 (en) | Indium phosphide substrates and semiconductor epitaxial wafers | |
JP2004099390A (en) | Method of manufacturing compound semiconductor single crystal and compound semiconductor single crystal | |
JP4193681B2 (en) | Gallium phosphide single crystal production equipment | |
JP2005047797A (en) | InP SINGLE CRYSTAL, GaAs SINGLE CRYSTAL, AND METHOD FOR PRODUCING THEM | |
JP2003192498A (en) | Method of manufacturing gallium phosphide single crystal | |
JP2004323271A (en) | Si-DOPED GALLIUM ARSENIDE SINGLE CRYSTAL SUBSTRATE | |
JPS6270293A (en) | Production of compound semiconductor single crystal | |
JP2002114600A (en) | InP SINGLE CRYSTAL SUBSTRATE | |
JP2003073198A (en) | METHOD FOR PRODUCING GaP SINGLE CRYSTAL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |