JP4161917B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4161917B2
JP4161917B2 JP2004053969A JP2004053969A JP4161917B2 JP 4161917 B2 JP4161917 B2 JP 4161917B2 JP 2004053969 A JP2004053969 A JP 2004053969A JP 2004053969 A JP2004053969 A JP 2004053969A JP 4161917 B2 JP4161917 B2 JP 4161917B2
Authority
JP
Japan
Prior art keywords
layer
ruthenium
substrate
semiconductor element
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004053969A
Other languages
Japanese (ja)
Other versions
JP2005244049A (en
Inventor
毅彦 槇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004053969A priority Critical patent/JP4161917B2/en
Publication of JP2005244049A publication Critical patent/JP2005244049A/en
Application granted granted Critical
Publication of JP4161917B2 publication Critical patent/JP4161917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

この発明は、半導体素子及びその製造方法に関し、特にショットキ接合を有する半導体素子及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a Schottky junction and a manufacturing method thereof.

従来、窒化ガリウム系半導体を利用した、いわゆる電界効果型トランジスタにおいて、ショットキ特性を得るためのゲート電極として、ニッケルを材料として使用する構成が知られている。   2. Description of the Related Art Conventionally, in a so-called field effect transistor using a gallium nitride based semiconductor, a configuration using nickel as a material as a gate electrode for obtaining Schottky characteristics is known.

例えば、AlxGa1-xN/GaNヘテロ接合界面に生じる二次元電子ガスを利用した高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT、以下単にHEMTとも称する。)が知られている(例えば、非特許文献1参照)。このHEMTにおいては、Ni(ニッケル)をゲート電極の材料としている。
W. Lu, J. Yang, M. A. Khan, I. Adesida, IEEE Transactions on Electron Devices, Vol. 48, No. 3, 581 (2001) "AlGaN/GaN HEMTs on SiC with over 100GHz fT and Low Microwave Noise"
For example, a high electron mobility transistor (HEMT, hereinafter simply referred to as HEMT) using a two-dimensional electron gas generated at an Al x Ga 1-x N / GaN heterojunction interface is known (for example, Non-Patent Document 1). In this HEMT, Ni (nickel) is used as the material of the gate electrode.
W. Lu, J. Yang, MA Khan, I. Adesida, IEEE Transactions on Electron Devices, Vol. 48, No. 3, 581 (2001) "AlGaN / GaN HEMTs on SiC with over 100GHz fT and Low Microwave Noise"

例えば、上述の非特許文献1に記載されている技術によれば、ゲート電極には、材料としてニッケルが使用されている。このように、ニッケルによりゲート電極を形成すると、特に、動作時に、窒化物半導体に対して、逆方向電流が発生してしまう。従って、半導体素子の動作の信頼性が低下してしまう。   For example, according to the technique described in Non-Patent Document 1 described above, nickel is used as a material for the gate electrode. As described above, when the gate electrode is formed of nickel, a reverse current is generated in the nitride semiconductor particularly during operation. Therefore, the reliability of the operation of the semiconductor element is lowered.

上述したように、半導体素子の逆方向電流の発生を効果的に抑制するための構成は、依然として実現されていないのが現状である。従って、かかる逆方向電流の発生を効果的に抑制した半導体素子を実現するための技術が嘱望されている。   As described above, the present situation is that the configuration for effectively suppressing the generation of the reverse current of the semiconductor element has not yet been realized. Therefore, a technique for realizing a semiconductor element that effectively suppresses the generation of such reverse current is desired.

この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体素子は、下記のような構成上の特徴を有している。   The present invention has been made in view of the above problems. In solving the above-described problems, the semiconductor element of the present invention has the following structural features.

すなわち、この発明の半導体素子は、基板と、基板上に設けられていて、n−AlGaN層を最表層として含む化合物半導体の積層構造と、n−AlGaN層に接して設けられているルテニウム層を含む積層構造からなるショットキ電極とを具える。 That is, a semiconductor element of the present invention includes a substrate, a stacked structure of compound semiconductors provided on the substrate and including an n-AlGaN layer as an outermost layer, and a ruthenium layer provided in contact with the n-AlGaN layer. And a Schottky electrode having a laminated structure .

また、この発明の半導体素子の製造方法によれば、基板を準備する工程と、基板上に、n−AlGaN層を最表層として含む化合物半導体層を形成する工程と、n−AlGaN層に、ルテニウム層を含む積層構造からなるショットキ電極を、このルテニウム層をn−AlGaN層と接触させて、形成する工程とを含む。 In addition, according to the method for manufacturing a semiconductor device of the present invention, a step of preparing a substrate, a step of forming a compound semiconductor layer including an n-AlGaN layer as an outermost layer on the substrate, and ruthenium on the n-AlGaN layer Forming a Schottky electrode having a laminated structure including layers by bringing the ruthenium layer into contact with the n-AlGaN layer.

この発明の半導体素子の構成によれば、n−AlGaN層とこれに接触するルテニウム層とにより、良好な特性を有するショットキ接合を形成することができる。従って、いわゆる逆方向電流を効果的に抑制することができる。従って、かかる構成を、例えば、いわゆる電界効果型トランジスタのゲート電極として適用すれば、逆方向電流の発生により空乏層の制御が困難となることに起因するトランジスタの増幅機能の損失を、より効果的に低減することができる。すなわち、より高性能な半導体素子を提供することができる。   According to the configuration of the semiconductor element of the present invention, a Schottky junction having good characteristics can be formed by the n-AlGaN layer and the ruthenium layer in contact with the n-AlGaN layer. Therefore, so-called reverse current can be effectively suppressed. Therefore, if such a configuration is applied, for example, as a gate electrode of a so-called field effect transistor, the loss of the amplification function of the transistor due to the difficulty in controlling the depletion layer due to the generation of reverse current is more effective. Can be reduced. That is, a higher-performance semiconductor element can be provided.

また、この発明の半導体素子の製造方法によれば、上述した効果を奏する半導体素子を効率的に製造することができる。   Moreover, according to the method for manufacturing a semiconductor element of the present invention, a semiconductor element having the above-described effects can be efficiently manufactured.

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の1つに過ぎず、従って、何らこれらに限定されない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, only the shapes, sizes, and arrangement relationships of the respective constituent components are schematically shown to such an extent that the present invention can be understood, and the present invention is not particularly limited thereby. In the following description, specific materials, conditions, numerical conditions, and the like may be used. However, these are merely preferred examples, and are not limited to these.

1.半導体素子の構成
この発明の半導体素子の構成例について、図1を参照して説明する。
1. Configuration of Semiconductor Element A configuration example of a semiconductor element of the present invention will be described with reference to FIG.

図1は、この発明の半導体素子10の構成を説明するために、素子の切断面の切り口を概略的に示した説明図である。ここでは、いわゆる高電子移動度トランジスタ(以下、単にHEMTとも称する。)が具えるGaN系化合物半導体の積層構造を用いたショットキダイオードの構成を例にとって説明する。   FIG. 1 is an explanatory view schematically showing a cut surface of a cut surface of an element for explaining a configuration of a semiconductor element 10 of the present invention. Here, an example of a Schottky diode structure using a stacked structure of GaN-based compound semiconductors provided with a so-called high electron mobility transistor (hereinafter also simply referred to as HEMT) will be described.

この発明の半導体素子10は、基板12に形成されている。この例では、基板12を、サファイア基板としてある。   The semiconductor element 10 of the present invention is formed on a substrate 12. In this example, the substrate 12 is a sapphire substrate.

この基板12の一方の表面(基板面とも称する。)12a上には、複数の層を含む化合物半導体の積層構造(単に、化合物半導体層とも称する。)20が設けられている。   On one surface (also referred to as a substrate surface) 12 a of the substrate 12, a compound semiconductor stacked structure (also simply referred to as a compound semiconductor layer) 20 including a plurality of layers is provided.

基板12上には、第1バッファ層22として、GaNバッファ層が設けられている。第1バッファ層22は、例えば、AlNの層としてもよい。   On the substrate 12, a GaN buffer layer is provided as the first buffer layer 22. The first buffer layer 22 may be, for example, an AlN layer.

このGaNバッファ層上には、第2バッファ層24、すなわちこの例ではi−GaN層が設けられている。   On the GaN buffer layer, a second buffer layer 24, that is, an i-GaN layer in this example, is provided.

第2バッファ層24上には、スペーサ層26、すなわちこの例ではi−Al0.24Ga0.76Nスペーサ層が設けられている。 On the second buffer layer 24, a spacer layer 26, that is, an i-Al 0.24 Ga 0.76 N spacer layer in this example is provided.

スペーサ層26上には、キャリアを供給する層であるドナー層(ショットキ接合層)28であるn−Al0.24Ga0.76Nドナー層28が設けられている。 On the spacer layer 26, an n-Al 0.24 Ga 0.76 N donor layer 28 which is a donor layer (Schottky junction layer) 28 which is a layer for supplying carriers is provided.

上述したスペーサ層26及びドナー層28を構成するAlGaN層の組成は、例示に過ぎない。すなわち、AlGaN層の組成比は、AlxGa1-xN(0≦x<1)と定義され、この範囲で任意好適な組成比とすることができる。形成される膜の品質(表面の荒れ)、2次元電子層(2DEG)の電子の移動度を考慮すると、好ましくは、xを最大でも0.5程度とするのがよい。 The composition of the AlGaN layer constituting the spacer layer 26 and the donor layer 28 described above is merely an example. That is, the composition ratio of the AlGaN layer is defined as Al x Ga 1-x N (0 ≦ x <1), and any suitable composition ratio can be set within this range. Considering the quality of the film to be formed (surface roughness) and the mobility of electrons in the two-dimensional electron layer (2DEG), x is preferably about 0.5 at most.

このように、この例の化合物半導体層20は、基板12上に、第1バッファ層22、第2バッファ層24、スペーサ層26及びドナー層28とを順次に積層させて構成した構造体を有している。   As described above, the compound semiconductor layer 20 of this example has a structure in which the first buffer layer 22, the second buffer layer 24, the spacer layer 26, and the donor layer 28 are sequentially stacked on the substrate 12. is doing.

ドナー層28の表面28a上には、ショットキ電極32と、オーミック電極34が互いに離間して、形成されている。   On the surface 28a of the donor layer 28, a Schottky electrode 32 and an ohmic electrode 34 are formed apart from each other.

この発明のショットキ電極32は、ルテニウム層32aと、このルテニウム層32a上に設けられている酸化防止膜32bとを含んでいる。ルテニウム層32aは、ショットキ接合層28と接触して双方が相俟って、いわゆるショットキ接合を形成している。酸化防止膜32bは、一般的な酸化防止膜とすることができる。この酸化防止膜32bは、例えば、金(Au)を材料とする膜とするのが好適である。   The Schottky electrode 32 of the present invention includes a ruthenium layer 32a and an antioxidant film 32b provided on the ruthenium layer 32a. The ruthenium layer 32a comes into contact with the Schottky junction layer 28 and combines with each other to form a so-called Schottky junction. The antioxidant film 32b can be a general antioxidant film. The antioxidant film 32b is preferably a film made of, for example, gold (Au).

オーミック電極34は、この例ではチタン(Ti)から選択される第1オーミック金属層34aと、この第1オーミック金属層34a上に設けられている第2オーミック金属層34bとを含んでいる。第2オーミック金属層34bは、オーミック接触抵抗の低減を図るため、例えばアルミニウム(Al)を材料として形成するのが好適である。   In this example, the ohmic electrode 34 includes a first ohmic metal layer 34a selected from titanium (Ti) and a second ohmic metal layer 34b provided on the first ohmic metal layer 34a. The second ohmic metal layer 34b is preferably formed using, for example, aluminum (Al) as a material in order to reduce ohmic contact resistance.

上述した説明からも明らかなように、この発明の半導体素子10は、ドナー層28であるn−AlGaN層と、ショットキ電極32として、n−AlGaN層とショットキ接合を形成するルテニウム層32aとを含む構成となっている。   As apparent from the above description, the semiconductor element 10 of the present invention includes the n-AlGaN layer that is the donor layer 28 and the ruthenium layer 32a that forms a Schottky junction with the n-AlGaN layer as the Schottky electrode 32. It has a configuration.

このような構成とすれば、極めて良好な電気的特性に優れたショットキ接合を得ることができる。すなわち、具体的には、逆バイアス状態において、いわゆる逆方向電流の発生を防止することができるので、逆方向電流の発生により空乏層の制御が困難となることに起因するトランジスタの増幅機能の損失を、より効果的に低減することができる。   With such a configuration, a Schottky junction with excellent electrical characteristics can be obtained. Specifically, in the reverse bias state, the generation of so-called reverse current can be prevented, so that the loss of the amplification function of the transistor due to the difficulty in controlling the depletion layer due to the generation of reverse current. Can be reduced more effectively.

上述したルテニウム金属層32aをn−AlGaN層とショットキ接合させた化合物半導体素子の構成は、かかるショットキ接合の特性を評価するための単なる例示に過ぎず、従ってこの発明はショットキ接合層としてn−AlGaN層が適用されるあらゆる化合物半導体素子の電極の接合に、適用することができる。具体的には、例えば、この発明は、上述したHEMT等の電界効果型トランジスタのゲート電極の構成に適用して好適である。   The structure of the compound semiconductor element in which the ruthenium metal layer 32a is Schottky-bonded to the n-AlGaN layer is merely an example for evaluating the characteristics of the Schottky-junction. It can be applied to the bonding of electrodes of any compound semiconductor device to which the layer is applied. Specifically, for example, the present invention is suitably applied to the configuration of the gate electrode of the field effect transistor such as the HEMT described above.

2.半導体素子の製造方法
次に、図1を参照して説明した半導体素子10の製造方法について、図2を参照して説明する。
2. Next, a method for manufacturing the semiconductor element 10 described with reference to FIG. 1 will be described with reference to FIG.

図2(A)、(B)、(C)及び(D)は、製造工程を説明するために、製造中途の半導体素子を切断した切り口を示す概略的な図である。   2A, 2 </ b> B, 2 </ b> C, and 2 </ b> D are schematic views illustrating a cut surface of a semiconductor element that is being manufactured in order to explain the manufacturing process.

先ず、図2(A)に示すように、この例ではサファイヤ基板である基板12を準備する。   First, as shown in FIG. 2A, in this example, a substrate 12 which is a sapphire substrate is prepared.

次いで、図2(B)に示すように、基板12の表面12aに複数の層からなる化合物半導体層20を形成する。この積層構造体20は、複数の化合物半導体の層を、順次に、エピタキシャル成長させることにより形成する。   Next, as illustrated in FIG. 2B, a compound semiconductor layer 20 including a plurality of layers is formed on the surface 12 a of the substrate 12. The stacked structure 20 is formed by sequentially epitaxially growing a plurality of compound semiconductor layers.

この例では、先ず、GaN層である第1バッファ層22を、基板12上に形成する。この形成は、任意好適な条件で行われる従来公知の有機金属気相成長法(MOCVD)法により行うことができる。また、例えば、分子線エピタキシャル法(MBE法)を適用することもできる。   In this example, first, the first buffer layer 22 which is a GaN layer is formed on the substrate 12. This formation can be performed by a conventionally known metal organic chemical vapor deposition (MOCVD) method performed under any suitable conditions. For example, a molecular beam epitaxial method (MBE method) can also be applied.

同様の有機金属気相成長工程により、第1バッファ層22上に、この例ではi−GaN層である第2バッファ層24を形成する。   A second buffer layer 24, which is an i-GaN layer in this example, is formed on the first buffer layer 22 by the same metal organic vapor phase growth process.

次いで、第2バッファ層24上に、i−Al0.24Ga0.76N層であるスペーサ層26を形成する。 Next, a spacer layer 26 that is an i-Al 0.24 Ga 0.76 N layer is formed on the second buffer layer 24.

次に、スペーサ層26上に、n−Al0.24Ga0.76N層であるドナー層28を形成する。 Next, the donor layer 28 which is an n-Al 0.24 Ga 0.76 N layer is formed on the spacer layer 26.

このようにして、順次に成膜を行うことにより、複数の層が積層された、化合物半導層20を形成する。   In this way, the compound semiconductor layer 20 in which a plurality of layers are stacked is formed by sequentially forming a film.

然る後、図2(C)に示すように、化合物半導体層20上に、オーミック電極34を形成する。この例では、先ず、チタン(Ti)及びアルミニウム(Al)を用いて、従来公知のマスク工程、電子ビーム蒸着工程を任意好適な条件で行う。具体的には、オーミック電極の形状の開口を有するレジスト等のマスクを用いて、例えば、チタン膜を膜厚15nm、次いでこのチタン膜上に、アルミニウム膜を膜厚200nmで積層する。   Thereafter, as shown in FIG. 2C, the ohmic electrode 34 is formed on the compound semiconductor layer 20. In this example, first, a conventionally known mask process and electron beam evaporation process are performed under any suitable conditions using titanium (Ti) and aluminum (Al). Specifically, using a mask such as a resist having an opening in the shape of an ohmic electrode, for example, a titanium film is laminated with a thickness of 15 nm, and then an aluminum film is laminated on the titanium film with a thickness of 200 nm.

次に、従来公知のリフトオフ工程を行って、例えば、チタン膜である第1オーミック金属層34a及びアルミニウム膜である第2オーミック金属層34bを形成する。このようにして、オーミック電極34が形成される。   Next, a conventionally known lift-off process is performed to form, for example, a first ohmic metal layer 34a that is a titanium film and a second ohmic metal layer 34b that is an aluminum film. In this way, the ohmic electrode 34 is formed.

次いで、窒素雰囲気下、550℃で1分間、アニール工程を行って、良好なオーミック接触を形成する。   Next, an annealing process is performed at 550 ° C. for 1 minute in a nitrogen atmosphere to form a good ohmic contact.

次に、図2(D)に示すように、ショットキ電極32を形成する。上述のオーミック電極34の形成工程と同様にして、電子ビーム蒸着法により、ルテニウム(Ru)層を膜厚50nmとして形成する。次いで、ルテニウム層上に、電子ビーム蒸着法により、金(Au)膜を膜厚400nmとして形成する。次に、従来公知のリフトオフ工程を行って、ルテニウムを材料とするルテニウム層32a及び、例えば金の膜である酸化防止膜32bを形成する。このようにして、この例では、接合面積が2.50×10-5cm2であるショットキ電極32が形成される。 Next, as shown in FIG. 2D, a Schottky electrode 32 is formed. A ruthenium (Ru) layer having a film thickness of 50 nm is formed by electron beam evaporation in the same manner as in the above-described ohmic electrode 34 formation step. Next, a gold (Au) film having a thickness of 400 nm is formed on the ruthenium layer by electron beam evaporation. Next, a conventionally known lift-off process is performed to form a ruthenium layer 32a made of ruthenium and an antioxidant film 32b, for example, a gold film. Thus, in this example, the Schottky electrode 32 having a junction area of 2.50 × 10 −5 cm 2 is formed.

ここで、ルテニウム層32aの成膜工程につき説明する。成膜に使用される装置は、従来公知の成膜装置を使用することができる。電子ビーム蒸着法は、ハースライナと呼ばれる、例えばコップ状の容器内に、蒸着材料、すなわちこの例では、ルテニウム(Ru)を充填し、このルテニウムに電子ビームを照射することにより、これを蒸発させて、ドナー層(ショットキ接合層)28上に、ルテニウムの層を蒸着する。   Here, the film forming process of the ruthenium layer 32a will be described. As the apparatus used for film formation, a conventionally known film formation apparatus can be used. In the electron beam evaporation method, for example, a cup-shaped container called a hearth liner is filled with an evaporation material, that is, ruthenium (Ru) in this example, and this ruthenium is irradiated with an electron beam to evaporate it. Then, a ruthenium layer is deposited on the donor layer (Schottky junction layer) 28.

ハースライナ中のルテニウムに照射される電子ビームの照射条件は、好ましくは、加速電圧を8keVとし、フィラメント電流を17〜18A(アンペア)の範囲内の値とし、エミッション電流を0.18〜0.27A(アンペア)の範囲内の値とするのがよい。このような条件で電子ビームを照射すれば、0.01nm/秒〜0.06nm/秒の範囲内値の成膜速度を得ることができる。   The irradiation conditions of the electron beam applied to the ruthenium in the hearth liner are preferably an acceleration voltage of 8 keV, a filament current of 17 to 18 A (ampere), and an emission current of 0.18 to 0.27 A. A value within the range of (Ampere) is good. When the electron beam is irradiated under such conditions, a film formation rate within a range of 0.01 nm / second to 0.06 nm / second can be obtained.

なお、成膜速度を向上させるため、電子ビームのエミッション電流を上述した範囲より大きくすると、ハースライナ中のルテニウムは突沸してしまう恐れがある。   If the emission current of the electron beam is made larger than the above range in order to improve the film formation rate, ruthenium in the hearth liner may bump.

また、上述したハースライナは、一般に、銅(Cu)、タングステン(W)、その他のいずれかの適当な金属材料で形成されるが、例えば、耐熱性に優れたタングステン製のハースライナにルテニウムを充填して、電子ビームの照射を行う場合でも、高温により、ルテニウムとタングステンとが反応してしまい、ハースライナが破損する恐れがある。   The hearth liner described above is generally formed of copper (Cu), tungsten (W), or any other suitable metal material. For example, a hearth liner made of tungsten having excellent heat resistance is filled with ruthenium. Even when electron beam irradiation is performed, ruthenium and tungsten react with each other at a high temperature, and the hearth liner may be damaged.

従って、上述した条件で、ルテニウム層の電子ビーム蒸着工程を行う場合には、好ましくは、カーボン製のハースライナを使用するのがよい。   Therefore, when performing the electron beam evaporation process of the ruthenium layer under the above-described conditions, it is preferable to use a carbon hearth liner.

このようにして、電子ビーム蒸着工程を行えば、良好なショットキ特性を有するルテニウムのショットキ電極を効率的に形成することができる。すなわち、逆方向電流の発生が効果的に抑制された半導体素子を効率的に製造することができる。   Thus, if an electron beam vapor deposition process is performed, the ruthenium Schottky electrode which has a favorable Schottky characteristic can be formed efficiently. That is, it is possible to efficiently manufacture a semiconductor element in which generation of reverse current is effectively suppressed.

3.半導体素子の電気的特性
図3を参照して、上述した構造を有する半導体素子の電流−電圧特性につき説明する。図3は、この発明の半導体素子の電流−電圧特性を説明するためのグラフである。図3において、横軸には、電圧(単位:V)を示してあり、及び縦軸には電流密度の絶対値(単位:A/cm2)を対数表示として示してある。
3. Electrical Characteristics of Semiconductor Element With reference to FIG. 3, the current-voltage characteristics of the semiconductor element having the above-described structure will be described. FIG. 3 is a graph for explaining current-voltage characteristics of the semiconductor element of the present invention. In FIG. 3, the horizontal axis represents voltage (unit: V), and the vertical axis represents the absolute value of current density (unit: A / cm 2 ) as a logarithmic display.

グラフ(I)は、対照として、従来通り、ショットキ電極の材料をニッケル(Ni)とした以外は、上述した半導体素子と同一の構成を有するショットキダイオードの電流−電圧特性を示す図である。   Graph (I) is a graph showing current-voltage characteristics of a Schottky diode having the same configuration as that of the semiconductor element described above, except that the material of the Schottky electrode is nickel (Ni) as a conventional control.

グラフ(II)は、上述した構造を有するこの発明のルテニウム層をショットキ電極とする半導体素子(ショットキダイオード)の電流−電圧特性を示す図である。   Graph (II) is a diagram showing the current-voltage characteristics of a semiconductor element (Schottky diode) having the above-described structure of the ruthenium layer of the present invention as a Schottky electrode.

グラフ(II)から明らかなように、印加される電圧を負の電圧とした場合を、−8ボルトから0ボルトに向かってみていくと、−8ボルトから−5ボルトあたりまででいわゆる逆方向電流は、約1/100まで減少している。そして、−5ボルトから0ボルトまでで、逆方向電流は、さらに1/1000まで減少して0(ゼロ)に近づいていく。   As is apparent from the graph (II), when the applied voltage is a negative voltage, when looking from -8 volts to 0 volts, the reverse current is about -8 volts to -5 volts. Is reduced to about 1/100. From -5 volts to 0 volts, the reverse current further decreases to 1/1000 and approaches 0 (zero).

印加される電圧が正に転じると、急峻に電流密度の絶対値は大きくなっていく。   As the applied voltage turns positive, the absolute value of the current density increases sharply.

このようなグラフ(II)の形状からもこの発明のルテニウム層をショットキ電極とする半導体素子は、良好なショットキ特性を有していることが理解できる。   It can be understood from the shape of the graph (II) that the semiconductor element using the ruthenium layer of the present invention as a Schottky electrode has good Schottky characteristics.

グラフ(I)とグラフ(II)との比較から明らかなように、半導体素子に負の電圧を印加した場合のルテニウム層をショットキ電極とする半導体素子の電流値(II)は、従来のニッケル層をショットキ電極とする半導体素子の電流値(I)と比較して、全域で1/100あるいはそれ以下に低減されていることが理解できる。具体的には、印加電圧−8ボルトから−6ボルトの範囲でみると、逆方向電流は、1/1000程度に低減されていることがわかる。印加電圧−5ボルトから−3ボルトの範囲では、発生する逆方向電流の差は最大となり、1/10000以下に低減されている。印加電圧−3ボルトから0ボルトの範囲では、発生する逆方向電流の差は若干小さくなるが、1/100程度には低減されていることがわかる。   As is clear from the comparison between the graph (I) and the graph (II), the current value (II) of the semiconductor element using the ruthenium layer as a Schottky electrode when a negative voltage is applied to the semiconductor element is the same as the conventional nickel layer. As compared with the current value (I) of a semiconductor element having a Schottky electrode, it can be understood that the current value is reduced to 1/100 or less. Specifically, when the applied voltage is in the range of -8 volts to -6 volts, it can be seen that the reverse current is reduced to about 1/1000. In the range of the applied voltage from -5 volts to -3 volts, the difference in the generated reverse current is maximized and reduced to 1 / 10,000 or less. It can be seen that in the range of applied voltage from -3 volts to 0 volts, the difference in the generated reverse current is slightly reduced, but is reduced to about 1/100.

さらに、グラフ(I)及びグラフ(II)の電流−電圧特性を有する半導体素子それぞれの順方向電圧を印加した場合の電気的特性につき、いわゆる熱電子放出理論(Thermionic Emission Theory)に基づいて、評価した。   Furthermore, the electrical characteristics when the forward voltage of each of the semiconductor elements having the current-voltage characteristics shown in the graph (I) and the graph (II) is applied are evaluated based on the so-called thermionic emission theory. did.

この熱電子放出理論及びかかる理論から導かれる理想因子(n値)の詳細については、この発明の要旨ではないので、その説明は省略する。   The details of the thermionic emission theory and the ideal factor (n value) derived from the theory are not the gist of the present invention, and the description thereof will be omitted.

結果として、ルテニウム層をショットキ電極とする半導体素子の障壁高さは1.1eV(電子ボルト)であり、理想因子(n値)は1.6であった。   As a result, the barrier height of the semiconductor element having the ruthenium layer as a Schottky electrode was 1.1 eV (electron volts), and the ideal factor (n value) was 1.6.

一方、ニッケルをショットキ電極とする半導体素子の障壁高さは0.77eVであり、理想因子(n値)は1.7であった。   On the other hand, the barrier height of the semiconductor element using nickel as a Schottky electrode was 0.77 eV, and the ideal factor (n value) was 1.7.

このように、ルテニウム層をショットキ電極とする半導体素子の障壁高さが、ニッケルをショットキ電極とする半導体素子の障壁高さよりも大きいということは、ルテニウム層のショットキ電極が逆方向電流の発生をより効果的に抑制できることを意味している。   As described above, the barrier height of the semiconductor element using the ruthenium layer as the Schottky electrode is larger than the barrier height of the semiconductor element using the nickel as the Schottky electrode. This means that the Schottky electrode of the ruthenium layer generates more reverse current. It means that it can be effectively suppressed.

また、ルテニウム層をショットキ電極とする半導体素子の理想因子が、ニッケルをショットキ電極とする半導体素子の理想因子よりも1に近いということは、ルテニウム層をショットキ電極とする半導体素子の方が、より理想的なショットキ特性を得られていることを意味している。   In addition, the ideal factor of a semiconductor element using a ruthenium layer as a Schottky electrode is closer to 1 than the ideal factor of a semiconductor element using nickel as a Schottky electrode. This means that ideal Schottky characteristics have been obtained.

すなわち、例えば、ショットキ接合層にn−AlGaN層を使用して、かつルテニウムのショットキ電極をゲート電極として採用して電界効果型トランジスタを製造すれば、ゲートリーク電流がより低減された、良好なショットキ特性を有する素子を得ることができる。   That is, for example, if a field effect transistor is manufactured using an n-AlGaN layer as a Schottky junction layer and a ruthenium Schottky electrode as a gate electrode, a good Schottky with a reduced gate leakage current can be obtained. An element having characteristics can be obtained.

この発明の電界効果型トランジスタ等に適用して好適なショットキ電極の構成によれば、より電気的特性に優れたショットキ接合を有するショットキ電極を得ることができる。具体的には、この発明のショットキ電極は、素子のいわゆる逆バイアス状態において、逆方向電流の発生を抑制することができる。すなわち、逆方向電流の発生により空乏層の制御が困難となることに起因するトランジスタの増幅機能の損失を、より効果的に低減することができる。   According to the configuration of the Schottky electrode suitable for application to the field effect transistor or the like of the present invention, a Schottky electrode having a Schottky junction with more excellent electrical characteristics can be obtained. Specifically, the Schottky electrode of the present invention can suppress the generation of reverse current in the so-called reverse bias state of the element. That is, the loss of the amplification function of the transistor due to the difficulty in controlling the depletion layer due to the generation of reverse current can be more effectively reduced.

また、この発明の製造方法によれば、かかる効果を奏するショットキ電極を具える半導体素子を効率的に形成することができる。   In addition, according to the manufacturing method of the present invention, a semiconductor element including a Schottky electrode that exhibits such an effect can be efficiently formed.

この発明の半導体素子の構成を説明するために、素子の切断面の切り口を概略的に示した説明図である。It is explanatory drawing which showed roughly the cut end of the cut surface of an element, in order to demonstrate the structure of the semiconductor element of this invention. (A)、(B)、(C)及び(D)は、製造工程を説明するために、製造中途の半導体素子を切断した切り口を示す概略的な図である。(A), (B), (C) and (D) are schematic diagrams showing a cut surface obtained by cutting a semiconductor element being manufactured in order to explain the manufacturing process. この発明の半導体素子の電流−電圧特性を説明するためのグラフである。It is a graph for demonstrating the current-voltage characteristic of the semiconductor element of this invention.

符号の説明Explanation of symbols

10:半導体素子
12:基板(サファイア基板)
12a:表面
20:化合物半導体層
22:第1バッファ層
24:第2バッファ層
26:スペーサ層
28:ドナー層(ショットキ接合層)
32:ショットキ電極
32a:ルテニウム層
32b:酸化防止膜
34:オーミック電極
34a:第1オーミック金属層
34b:第2オーミック金属層
10: Semiconductor element 12: Substrate (sapphire substrate)
12a: surface 20: compound semiconductor layer 22: first buffer layer 24: second buffer layer 26: spacer layer 28: donor layer (Schottky junction layer)
32: Schottky electrode 32a: Ruthenium layer 32b: Antioxidation film 34: Ohmic electrode 34a: First ohmic metal layer 34b: Second ohmic metal layer

Claims (5)

基板と、
前記基板上に設けられていて、n−AlGaN層を最表層として含む化合物半導体の積層構造と、
前記n−AlGaN層に接して設けられているルテニウム層を含む積層構造からなるショットキ電極とを具えることを特徴とする半導体素子。
A substrate,
A stacked structure of compound semiconductors provided on the substrate and including an n-AlGaN layer as an outermost layer;
A semiconductor device comprising: a Schottky electrode having a laminated structure including a ruthenium layer provided in contact with the n-AlGaN layer.
前記基板は、サファイア基板であり、前記化合物半導体の積層構造は、基板上に設けられているバッファ層、該バッファ層上に設けられているi−GaN層、該i−GaN層上に設けられているi−AlGaN層、該i−AlGaN層上に設けられているn−AlGaN層を含むことを特徴とする請求項1に記載の半導体素子。   The substrate is a sapphire substrate, and the stacked structure of the compound semiconductor is provided on a buffer layer provided on the substrate, an i-GaN layer provided on the buffer layer, and the i-GaN layer. 2. The semiconductor device according to claim 1, further comprising: an i-AlGaN layer, and an n-AlGaN layer provided on the i-AlGaN layer. 基板を準備する工程と、
前記基板上に、n−AlGaN層を最表層として含む化合物半導体の積層構造を形成する工程と、
前記n−AlGaN層に、ルテニウム層を含む積層構造からなるショットキ電極を当該ルテニウム層を該n−AlGaN層と接触させて、形成する工程と
を含むことを特徴とする半導体素子の製造方法。
Preparing a substrate;
Forming a compound semiconductor stacked structure including an n-AlGaN layer as an outermost layer on the substrate;
And a step of forming a Schottky electrode having a laminated structure including a ruthenium layer on the n-AlGaN layer by bringing the ruthenium layer into contact with the n-AlGaN layer.
前記ルテニウム層を形成する工程は、カーボン製のハースライナを用いた電子ビーム蒸着法により行われる工程であることを特徴とする請求項3に記載の半導体素子の製造方法。 4. The method of manufacturing a semiconductor device according to claim 3, wherein the step of forming the ruthenium layer is a step performed by an electron beam evaporation method using a carbon hearth liner. 前記ルテニウム層を形成する工程は、加速電圧8keV、フィラメント電流を17〜18アンペアの範囲内として、及びエミッション電流を0.18〜0.27アンペアの範囲内として行われることを特徴とする請求項又3は4に記載の半導体素子の製造方法。 The step of forming the ruthenium layer is performed with an acceleration voltage of 8 keV, a filament current within a range of 17 to 18 amperes, and an emission current within a range of 0.18 to 0.27 amperes. 3 is a method for producing a semiconductor device as described in 4 above.
JP2004053969A 2004-02-27 2004-02-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4161917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004053969A JP4161917B2 (en) 2004-02-27 2004-02-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053969A JP4161917B2 (en) 2004-02-27 2004-02-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005244049A JP2005244049A (en) 2005-09-08
JP4161917B2 true JP4161917B2 (en) 2008-10-08

Family

ID=35025439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053969A Expired - Fee Related JP4161917B2 (en) 2004-02-27 2004-02-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4161917B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273640A (en) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2005244049A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
JP5580602B2 (en) Cascode circuit using depletion mode GaN-based FET
JP4221697B2 (en) Semiconductor device
JP6667712B2 (en) Power semiconductor device
TWI431770B (en) Semiconductor device and method for manufacturing the same
US8169003B2 (en) Termination and contact structures for a high voltage GaN-based heterojunction transistor
KR101108746B1 (en) Nitride based semiconductor device and method for manufacturing the same
KR20090128505A (en) High voltage gan-based heterojunction transistor structure and method of forming same
JP5202897B2 (en) Field effect transistor and manufacturing method thereof
JP2016076681A (en) Semiconductor device and method of manufacturing the same
JP7052503B2 (en) Transistor manufacturing method
JP4327114B2 (en) Nitride semiconductor device
JP5100002B2 (en) Nitride semiconductor device
JP2006286698A (en) Electronic device and power converter
JP5509544B2 (en) Semiconductor device and manufacturing method thereof
US20230207661A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP2021500747A (en) High electron mobility transistor with boron nitride alloy intermediate layer and manufacturing method
JP2007207820A (en) Field effect transistor and its manufacturing method
JP2010114219A (en) Semiconductor device and method of manufacturing the same
JP4161917B2 (en) Semiconductor device and manufacturing method thereof
JP2009246307A (en) Semiconductor device and method of manufacturing the same
JP5113375B2 (en) Nitride semiconductor device
JP2012209297A (en) Semiconductor device and method of manufacturing the same
JP2009060065A (en) Nitride semiconductor device
JP2009238956A (en) Semiconductor device and method of manufacturing the same
JP4869585B2 (en) Manufacturing method of nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees