JP4146619B2

JP4146619B2 - Semiconductor device

Info

Publication number: JP4146619B2
Application number: JP2001087091A
Authority: JP
Inventors: 逸三岡; 勝比古東山; 泰造大濱
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1996-11-18
Filing date: 2001-03-26
Publication date: 2008-09-10
Anticipated expiration: 2017-11-11
Also published as: JP2001313341A

Description

【０００１】
【発明の属する技術分野】
本発明は、パワートランジスタを含む複数のトランジスタを備えた半導体装置に係り、特に各トランジスタ間の相互干渉に起因する特性の劣化の防止対策に関する。
【０００２】
【従来の技術】
図８は、一般的なオーディオ装置用のスピーカ出力回路（混成集積回路）の一例を示す回路図である。同図に示すように、スピーカ出力回路は、一対のスピーカに対して直列に接続された一対の相補型トランジスタを備えている。すなわち、ＮＰＮトランジスタ３２ＡとＰＮＰトランジスタ３３Ａを有する回路がスピーカ３１Ａに接続され、ＮＰＮトランジスタ３２ＢとＰＮＰトランジスタ３３Ｂを有する回路がスピーカ３１Ｂに接続されている。
【０００３】
このようなスピーカ出力回路においては、一対のスピーカの出力特性は同等であることが要求される。一般に、複数の回路内にそれぞれパワートランジスタが配置されている場合には、従来より、複数のパワートランジスタを個々に接続して基板に実装するようにしている。これは、複数のパワートランジスタを共通の基板に搭載すると、各トランジスタ間における電流リークや発熱の影響によって回路を構成する各トランジスタにおける熱特性，耐圧特性の劣化が生じるおそれがあるからである。したがって、この例のごとく出力特性が互いに同等である複数の回路が必要とされる場合には、互いに同等の出力特性が要求される回路の数に対応した分のトランジスタを、個別に生産されたトランジスタの中から選択して、特性が整合されたＮＰＮトランジスタとＰＮＰトランジスタとを直列に接続するようにして、互いに同等の特性を有する複数の回路を実現していた。
【０００４】
一方、特開平６−３４２８７６号公報に開示されているように、半導体基板上に形成された出力用トランジスタを熱破壊から保護する機能を備えた半導体装置として、出力用トランジスタで囲まれる領域に出力トランジスタの温度を検出するためのトランジスタを配置した半導体装置が提案されている。この半導体装置において、出力用トランジスタと微弱な信号が流れる温度検出用トランジスタとは、トランジスタのエミッタ領域と同時に形成された単一の不純物拡散領域（チャネルストッパ）によって電気的に分離される構造となっている。
【０００５】
【発明が解決しようとする課題】
ところで、近年、オーディオ出力アンプのハイパワー化や多チャンネル化が要求されていることから、上記従来のスピーカ用回路を利用する場合、個々の回路を構成するために個別に生産されたトランジスタを使用するため、複数の回路の出力特性をほぼ同等とするには、個々のトランジスタのそれぞれにおいて電気的特性あるいは熱特性等の特性を整合させる必要がある。
【０００６】
しかしながら、上記従来の技術のごとく、個別に生産されたトランジスタの特性を目的に応じてそれぞれ合わせることは容易ではなく、製造コストの増大を招くと共に特性上も十分に同等化された複数の回路を得ることが困難であった。
【０００７】
また、オーディオのスピーカ出力用に使用される回路にあっては、トランジスタを個別に接続するため混成集積回路が大型化するという問題もあった。
【０００８】
一方、上記従来の公報に開示されている熱破壊防止機能を有する出力トランジスタを有する半導体装置においては、このチャネルストッパで分離されている出力トランジスタと温度検出用トランジスタとの電気的な分離が不十分なために、一方のトランジスタの動作が他のトランジスタの影響を受けやすいという問題があった。特に、温度検出用トランジスタの動作において、出力用トランジスタ及び半導体装置の外部からの雑音（ノイズ）の影響を受けやすいという問題もあった。
【０００９】
本発明の目的は、複数のパワー半導体素子を搭載した半導体装置において、各トランジスタの熱特性を均一化することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の半導体装置は、チップ形状の半導体基板と、上記半導体基板に設けられ、互いにほぼ同じ電気的特性を有するとともにエミッタ領域が発熱部となる２つのパワー縦型バイポーラトランジスタと、上記２つのパワー縦型バイポーラトランジスタを互いに電気的に分離する分離帯とを備え、上記２つのパワー縦型バイポーラトランジスタの各エミッタ領域における発熱部は、上記チップ形状の対角部に配設されている。
【００１１】
これにより、分離特性が向上すると共に、両パワー半導体素子の発熱部が互いにできるだけ離れている構造となるので、半導体基板の中央に熱がこもることを防ぐことができて放熱特性が良好になる。
【００１２】
上記各半導体素子がパワー縦型バイポーラトランジスタである場合には、上記各バイポーラトランジスタが共通のコレクタ領域を有し、かつ上記分離帯によってベース領域およびエミッタ領域が分離されていることが好ましい。
【００１３】
これにより、共通のコレクタ領域を有することで、両パワー半導体素子の熱特性を近いものとできる。
【００１４】
本発明の第２の半導体装置は、チップ形状の半導体基板と、上記半導体基板の少なくとも１つの角部を含む４つの領域に設けられ、互いにほぼ同じ電気的特性を有するとともにエミッタ領域が発熱部となる４つのパワー縦型バイポーラトランジスタと、上記４つのパワー縦型バイポーラトランジスタを互いに電気的に分離する分離帯とを備え、上記各パワー縦型バイポーラトランジスタのエミッタ領域における発熱部は、それぞれ上記各角部に配設されている。
【００１５】
上記各半導体素子がパワー縦型バイポーラトランジスタである場合には、上記各バイポーラトランジスタが共通のコレクタ領域を有し、かつ上記分離帯によってベース領域およびエミッタ領域が分離されていることが好ましい。
【００２０】
これにより、各パワー半導体素子の放熱特性が互いにほぼ等しいものとなる。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の平面図、図２は図１に示すII-II線における断面図である。ただし、図２において、図１に示した半導体装置の上部における複数の電極及び絶縁膜は省略されている。
【００２３】
本実施形態では、共通の半導体基板上に、共通のコレクタ領域を有する２個１対の縦型トランジスタを形成した場合について説明する。
【００２４】
図１に示すように、半導体装置は平面上で以下の構造を有している。
【００２５】
半導体基板３には、分離帯７によって分離される２つのＮＰＮ縦型バイポーラトランジスタ（第１縦型バイポーラトランジスタ１と第２縦型バイポーラトランジスタ２）が配置されている。半導体基板３は、例えば、チップサイズが３．３ｍｍ×３．３ｍｍ、厚さが２００μｍで、濃度が５×１０¹⁴／ｍｍ³ 程度のＮ型不純物（例えばボロン）がドープされている。
【００２６】
そして、第１縦型バイポーラトランジスタ１は、Ｎ型の第１エミッタ領域１３と、この第１エミッタ領域１３を囲むＰ型の第１ベース領域１２と、第１ベース領域１２を囲むＮ型の第１コレクタ領域１１とにより構成されている。第２縦型バイポーラトランジスタ２も、同様に、Ｎ型の第２エミッタ領域２３と、この第２エミッタ領域２３を囲むＰ型の第２ベース領域２２と、第２ベース領域２２を囲むＮ型の第２コレクタ領域２１とにより構成されている。そして、各縦型バイポーラトランジスタ１，２の第１，第２エミッタ領域１３，２３は、分離帯７に近い部分と分離帯７から離れた部分とを有しており、互いの分離帯７に近い部分がなるべくオーバーラップしないように配置されている。言い換えると、両エミッタ領域１３，２３は、平面的に見て、矩形の一部が欠けた構造をしており、かつ互いに半導体装置の中心点に関して点対称になるように配置されている。一方、各縦型バイポーラトランジスタ１，２の第１，第２ベース領域１２，２２は、平面的に見て、その外形が矩形でかつその外周部が互いに半導体装置の中心線に関して線対称になるように配置されている。第１，第２ベース領域１２，２２の平面上における寸法は、例えば縦が３．１ｍｍ、横が１．４５ｍｍ程度である。
【００２７】
また、分離帯７は、両ベース領域１２，２２と同じ導電型で略同等の不純物濃度と拡散深さとを有する上面付近における幅が約３０μｍの第１分離部８と、該第１分離部８の両側に形成され両エミッタ領域１３，２３と同じ導電型で略同等の不純物濃度と拡散深さとを有する第２分離部９とにより構成されている。上記第１分離部８は、半導体基板３の上面において、半導体基板３を横断するように、一方の側面からこれに相対向する他の側面まで直線状に形成されている。いわば、第１分離部８は、半導体基板３を平面的に２つに分割するように形成されている。また、半導体基板３の上面において、上記各第２分離部９は、半導体基板３の中央部では第１分離部８を両側から挟む一方、各バイポーラトランジスタ１，２の外周部をそれぞれ囲むように形成されている。言い換えると、各第２分離部９は、第１，第２コレクタ領域１１，２１の周囲を囲むように形成されており、どの部分においても幅が約３０μｍである。
【００２８】
また、図２に示すように、半導体装置は、図１に示すII−II線における断面内で、以下の構造を有している、
半導体基板３の下面上にはクロム，銀等により構成されるコレクタ電極６が形成されており、このコレクタ電極６に近接した半導体基板３の最下部はＮ+ 型の共通コレクタコンタクト領域５となっている。また、共通コレクタコンタクト領域５の上方には、Ｎ- 型の共通コレクタ領域４が存在しており、この共通コレクタ領域４の上方に、分離帯７と、各縦型バイポーラトランジスタ１，２の第１，第２ベース領域１２，２２と、第１，第２エミッタ領域１３，２３とが形成されている。上記共通コレクタ領域４は、第１ベース領域１２の近傍では第１コレクタ領域１１となり、第２ベース領域２２の近傍では第２コレクタ領域２１となるものであって、第１コレクタ領域１１と第２コレクタ領域２１との間に境界があるわけではない。そして、上記第１，第２ベース領域１２，２２は、基板内で第１，第２コレクタ領域１１，２１によって囲まれており、第１，第２エミッタ領域１３，２３は第１，第２ベース領域１２，２２によって囲まれている。つまり、各エミッタ領域１３，２３は、各ベース領域１２，２２よりも浅い。そして、第１，第２ベース領域１２，２２は互いに同等の深さを有し、第１，第２エミッタ領域１３，２３も互いに同等の深さを有している。
【００２９】
一方、半導体基板３の上面上には、第１，第２ベース領域１１，１２にコンタクトする第１，第２ベース電極１４，２４と、第１，第２エミッタ領域１３，２３にコンタクトする第１，第２エミッタ電極１５，２５とが形成されている。ただし、各電極と各領域とのコンタクト部以外の基板−各電極間には、絶縁膜が介在している。
【００３０】
また、半導体基板３内において、上記分離帯７の第１分離部８は、第１，第２ベース領域１２，２２と同じ深さまで形成され、第２分離部９は第１，第２エミッタ領域１３，２３と同じ深さまで、つまり、第１分離部８は、各第２分離部９よりも深く形成されている。そして、半導体基板３の奥方における第１分離部８の幅は約６０μｍである（上述のように上面付近における幅は３０μｍ）。つまり、半導体基板３の奥方部では第１分離部８のみが存在するが、半導体基板３の上面付近では、第２分離部９が第１分離部８と第１，第２コレクタ領域１１，２１との境界部に形成され、２つの第２分離部９によって第１分離部８を挟む構造となっている。
【００３１】
次に、本実施形態に係る半導体装置の製造方法について説明する。
【００３２】
まず、リンを添加した１０ｃｍ（４インチ）径の円形のＮ型シリコン基板３上に選択的にボロンを同時拡散させることにより、互いに独立した第１ベース領域１２と第２ベース領域２２と第１分離部８とを同時に同等の拡散深さに形成する。なお、共通コレクタ領域４は、リンを添加したＮ型シリコン基板３と同じ不純物濃度を有している。また、共通コレクタコンタクト領域５には、ウエハの状態で、共通コレクト領域４よりも高濃度のリンが拡散されているのが一般的である。
【００３３】
次に、前の工程で形成された第１ベース領域１２と第２ベース領域２２の一部にリンを導入して、第１エミッタ領域１３と第２エミッタ領域２３とを形成するが、このとき同時に、第１ベース領域１２及び第１分離部８に跨る領域と、第２ベース領域２２及び第１分離部８に跨る領域とにそれぞれリンを導入して、第２分離部９を形成する。この工程により、各ベース領域１２，２２よりも浅い各エミッタ領域１３，２３及び第２分離部９が形成される。
【００３４】
その後、基板上に絶縁膜を堆積した後、絶縁膜に接続孔を形成し、さらに基板上にアルミニウム合金膜等の金属膜を堆積した後これをパターニングして、第１，第２ベース領域１２，２２にそれぞれコンタクトする第１，第２ベース電極１４，２４と、第１，第２エミッタ領域１３，２３にそれぞれコンタクトする第１，第２エミッタ電極１５，２５とを形成する。
【００３５】
そして、最後に円形のシリコン基板３を、２個１対の第１縦型バイポーラトランジスタ１と、第２縦型バイポーラトランジスタ２と、各トランジスタ間を電気的に分離する分離帯７とからなる半導体装置ごとに適当なチップサイズで切り出す。
【００３６】
本実施形態に係る半導体装置は、以上の構造によって、以下のような作用効果を発揮することができる。
【００３７】
第１に、同等の特性を要求される２個の縦型バイポーラトランジスタ１，２が、同時に同一の製造プロセスにより共通の半導体基板上の近接する位置に対となって形成されることによって、従来のような個別に形成した２つの縦型バイポーラトランジスタ同士に比べ、各縦型バイポーラトランジスタ１，２の電気特性あるいは熱特性が互いに非常に近いものとなる。したがって、図８に示す回路内におけるＮＰＮバイポーラトランジスタ３２Ａ，３２Ｂとして、この縦型バイポーラトランジスタ１，２を使用し、ＰＮＰバイポーラトランジスタ３３Ａ，３３Ｂとして、本実施形態と同様の構成を有する共通の半導体基板上に形成された２個１対のＰＮＰ縦型バイポーラトランジスタを用いることにより、各スピーカ３１Ａ，３１Ｂの特性をほぼ同等にまで揃えることができるのである。
【００３８】
特に、分離帯７を異なる導電型からなる２層により構成し、いわば二重導電型構造とすることによって、対となる縦型トランジスタ間の分離，耐圧を確保することができる。
【００３９】
第２に、分離帯７の第１分離部８が両ベース領域１２，２２とほぼ同じ深さと同じ導電型で同じ濃度の不純物とを有し、第２分離部９が両エミッタ領域１３，２３とほぼ同じ深さと同じ導電型で同じ濃度の不純物とを有しているので、各縦型バイポーラトランジスタ１，２を形成するためのプロセスを利用して分離帯７を形成することができる。
【００４０】
第３に、分離帯７の構造により、それぞれの各縦型バイポーラトランジスタ１，２自体の耐圧値と同程度の電圧でブレークダウンが生じるので、各縦型バイポーラトランジスタ１，２間の分離耐圧値をできるだけ高く維持することができる。すなわち、それぞれの縦型バイポーラトランジスタ１，２の各々のエミッタ電極１５，２５間にバイアスを印加したときに、ベース領域−コレクタ領域間に逆バイアスが印加されたときと同様に、ベース領域の周囲に空乏層が広がる。そのとき、ベース領域から周囲の分離帯（第２分離部を含む）間での距離をほぼ一定としておくことで、空乏層の広がりをベース領域の周囲でほぼ一定とできる。その結果、それぞれの縦型バイポーラトランジスタ１，２がベース領域−コレクタ領域間の逆バイアスに対してブレークダウンする電圧と同程度の電圧でブレークダウンが生じる。つまり、各縦型バイポーラトランジスタ１，２間の分離耐圧値がトランジスタ自身の耐圧値にほぼ等しい程度まで確保される。例えば、分離帯７の両端から第１ベース領域１２と第２ベース領域２２までの距離はいずれも６０μｍであり、ベース深さ(拡散深さ)とエミッタ深さ(拡散深さ)は、それぞれ１５μｍと１２μｍである。そして、Ｎ型シリコン基板である共通コレクタ領域４の比抵抗が１０オームである場合には、各縦型バイポーラトランジスタ１，２の分離耐圧は１００ボルトである。
【００４１】
第４に、各縦型バイポーラトランジスタ１，２の各コレクタ領域１１，２１が基板奥方で共通コレクタ領域４につながっているので、言い換えると各トランジスタのコレクタ領域が共有されているので、各縦型バイポーラトランジスタ１，２で発生する熱の共有化を図ることができ、各々の熱特性を合わせやすい。
【００４２】
第５に、分離帯７において、第１分離部８と第２分離部９とが重ねられた構造となっているので、分離帯７全体の幅を狭くすることができる。つまり、チップサイズを可及的に小さくできるので、半導体装置のコストアップを防止することができる。
【００４３】
第６に、図２に示すように、分離帯７において、各ベース領域１２，２２と同じ導電型で同じ不純物濃度を有する第１分離部８が半導体基板３の上面に達し、かつ第１分離部８が第２分離部９よりも下へ突出する(半導体基板３内に向けて深くなる)ように構成されているので、上記のように両トランジスタ１，２間の分離特性を良好にすることができる。
【００４４】
また、半導体装置の平面形状が図１に示される形状となっていることから、以下の作用効果が得られる。
【００４５】
第１に、チップ形状の半導体基板３の中央部に形成された分離帯７によって、各縦型バイポーラトランジスタ１，２が形成される基板領域を２つの互いに線対称の領域に分け、第１，第２ベース領域１２，２２の外周部が互いに線対称になるようにすることによって、各縦型バイポーラトランジスタの電気特性あるいは熱特性をより近いものにすることができる。
【００４６】
第２に、主要発熱部に関与するエミッタ領域である第１エミッタ領域１３と第２エミッタ領域２３とを分離帯７に近い部分をできるだけ少なくし、各エミッタ領域１３，２３が点対称に配置されているので、各エミッタ領域１３，２３の広い領域（主要発熱部）が互いに食い違っている状態となり、分離帯７で分離された２個の縦型バイポーラトランジスタ１，２の特性を同等として、熱耐量特性をさらによくすることができる。
【００４７】
第３に、各エミッタ領域１３，２３の外形が各ベース領域１２，２２の外形とは異なっているので、２個の縦型バイポーラトランジスタ１，２の発熱が半導体基板３の中央部分にこもって、熱特性を低下させることがない。特に、本実施形態では、エミッタ領域１３，２３において半導体基板３における対向する一対の対角部で広くなっており、かつ、分離帯７において第１エミッタ領域１３と第２エミッタ領域２３とに共に接近する箇所がないので、この効果を顕著に発揮することができる。実際、このような構成を採用した本実施形態に係る半導体装置では、単に対の縦型バイポーラトランジスタを形成した従来の構成の半導体装置と比べて、熱耐量特性が２０％程度向上した。
【００４８】
なお、本実施形態では、各エミッタ領域１３，２３のうち分離帯７に近接する部分よりも分離帯７から離れている部分の方が長いので、分離帯７において両側のエミッタ領域１３，２３に共に近接する部分はない。言い換えると、各エミッタ領域１３，２３が互いに近接することがないような平面形状を有している。しかし、本発明は、かかる実施形態の平面形状に限定されるものではなく、各エミッタ領域のうち分離帯に近接する部分の方が分離帯から離れている部分よりも長くてもよい。その場合にも、分離帯において両側のエミッタ領域に共に近接する部分が少なくなるように形成されていればよい。
【００４９】
第４に、本実施形態では、各エミッタ領域１３，２３の広い領域を各エミッタ電極１５，２５へのワイヤボンデング等を行うためにも用いることが可能であるので、パターン形状が明確となって、しかも各エミッタ電極１５，２５が互いに離れている構成となるので、ワイヤボンディング接続が容易になる。特に、本実施形態では、各エミッタ領域１３，２３と各ベース領域１２，２２とを併せたワイヤボンディング接続される領域を半導体基板３の四方に設ける構成にできるので、実装がさらに容易になる。
【００５０】
ただし、ベース領域の形状が本実施形態とは異なっているなどの場合には、エミッタ領域のパターン形状は、ベース領域のパターン形状に対応してエミッタ領域の主要発熱部である広い領域をベース領域の一方側に形成し、さらにベース領域の他方側にもベース領域へのワイヤボンド接続を行う領域を確保するように構成してもよい。
【００５１】
第５に、各エミッタ領域１３，２３の形状を、広い領域と各ベース領域１２，２２の一端の近くまで延びる狭い領域とからなるように形成しているので、能動領域の活用化が図れることになる。
【００５２】
第６に、本実施形態では、分離帯７で２個の縦型バイポーラトランジスタ１，２を同等に分割配置することが可能な必要最低のサイズにする構成にしてあるので、半導体装置のチップサイズを小さくして、縦型バイポーラトランジスタとして機能する活性領域を極力確保することができる。ただし、分離帯７は、半導体基板３を２分してその一方側から他方側に達する半導体基板３の中央部のみでなく、縦型バイポーラトランジスタ１，２の周囲に設けてもよい。
【００５３】
なお、本実施形態では、活性領域を広く活用するために、ベース領域１２，２２が半導体基板３に対して極力広い方がよいので、分離帯７により分離された半導体基板の平面形状に応じ、周囲に半導体基板３と同一の導電型領域であるコレクタ領域１１，２１を残してベース領域１２，２２が配置されるようにしている。
【００５４】
また、本実施形態の製造方法によると、分離帯７の第１分離部８と第２分離部９とを、各ベース領域１２，２２および各エミッタ領域１３，２３への不純物導入と同時に形成しているため、従来の個別の縦型バイポーラトランジスタを製造するためのプロセスに付加する工程も必要なく、容易かつ低コストで２個１対の縦型バイポーラトランジスタ１，２を形成することができる。
【００５５】
よって、本実施形態の半導体装置を使用した混成集積回路の小型化を図ることができ、しかも、当該混成集積回路の組立工数を削減することも可能になる。
【００５６】
次に、分離帯７における第１分離部８と第２分離部９の平面構造の変形例について説明する。図３(ａ)〜(ｃ)は、上記分離帯７における第１分離部８と第２分離部９との配置関係の変形例を説明するための平面図である。
【００５７】
本実施形態における分離帯７の形状以外の形状としては、図３（ａ）〜（ｃ）に示す形状が考えられる。ここで、各縦型バイポーラトランジスタ１，２間の分離特性を良好にするためには、図３（ａ），（ｂ）に示すように、半導体基板３における第１分離部８が第２分離部９を囲むような構成にすることが好ましい。一方、図３(ｃ)に示すように、逆に第１分離部８を第２分離部９が囲むような構成にすると、範囲Ａの間でリークが発生するおそれがある。
【００５８】
なお、本実施形態では、パワートランジスタとして、単純な縦型バイポーラトランジスタを用いたが、後述の縦型ＭＯＳトランジスタやダーリントン接続パワートランジスタを用いても、上述の効果と実質的に同等の効果が得られる。
【００５９】
（第２の実施形態）
次に、熱破壊を防止するために出力トランジスタとこの出力トランジスタの温度を検出するための温度検出用トランジスタとを備えた半導体装置に関する第２の実施形態について説明する。
【００６０】
図４は第２の実施形態に係る半導体装置の平面図であり、図５は図４に示すＶ−Ｖ線における断面図である。
【００６１】
図４に示すように、半導体装置は、Ｎ型シリコン基板であるコレクタ領域５１と、該コレクタ領域５１上に形成されたリング状の第１ベース領域５２と、該第１ベース領域５２上に形成されたＣ字状の第１エミッタ領域５３と、コレクタ領域５１上における第１ベース領域５２及び第１エミッタ領域５３の内側に形成された分離帯６１と、該分離帯６１の内側に形成された立方体の第２ベース領域６２と、該第２ベース領域６２上に形成された直方体の第２エミッタ領域６３とを備えている。さらに、半導体装置は、コレクタ領域５１の下面に設けられたコレクタ電極５４と、第１ベース領域５２の上面に設けられた第１ベース電極５５と、第２ベース領域６２の上に設けられた第２ベース電極６５と、第１エミッタ領域５３の上面に設けられた第１エミッタ電極５６と、第２エミッタ領域６３の上面に設けられた第２エミッタ電極６６とを備えている。コレクタ領域５１と第１ベース領域５２と第１エミッタ領域５３とにより出力用トランジスタ５０が構成されており、コレクタ領域５１と第２ベース領域６２と第２エミッタ領域６３とにより温度検出用トランジスタ６０が構成されている。
【００６２】
上記分離帯６１は、上記両ベース領域５２，６２と同じ導電型でほぼ同じ濃度の不純物がほぼ同じ深さまでドープされてなる第１分離部５８と、上記両エミッタ領域５３，６３と同じ導電型でほぼ同じ濃度の不純物がほぼ同じ深さまでドープされてなる第２分離部５９とによって構成されている。そして、半導体基板の奥方部では第１分離部５８のみが存在するが、半導体基板の上面付近では、第２分離部５９が第１分離部５８とコレクタ領域５１との境界部に形成され、２つの第２分離部５９によって第１分離部５８を挟む構造となっている。
【００６３】
次に、本実施形態に係る半導体装置の製造方法について説明する。
【００６４】
まず、リンを添加した円形のＮ型シリコン基板（コレクタ領域５１）上に選択的にボロンを同時拡散させることにより、互いに独立した第１ベース領域５２と第２ベース領域６２と第１分離部５８とを同時に同等の拡散深さに形成する。次に、前の工程で形成された第１ベース領域５２と第２ベース領域６２の一部にリンを導入して、第１エミッタ領域５３と第２エミッタ領域６３とを形成するが、このとき同時に、第１ベース領域５２及び第１分離部５８に跨る領域と、第２ベース領域６２及び第１分離部５８に跨る領域とにそれぞれリンを導入して、第２分離部５９を形成する。この工程により、各ベース領域５２，６２よりも浅い各エミッタ領域５３，６３及び第２分離部５９が形成される。
【００６５】
その後、基板上に絶縁膜を堆積した後、絶縁膜に接続孔を形成し、さらに基板上にアルミニウム合金膜等の金属膜を堆積した後これをパターニングして、第１，第２ベース領域５２，６２にそれぞれコンタクトする第１，第２ベース電極５６，６５と、第１，第２エミッタ領域５３，６３にそれぞれコンタクトする第１，第２エミッタ電極５６，６６とを形成する。
【００６６】
そして、最後に円形のシリコン基板を、出力用トランジスタ５０と、温度検出用トランジスタ６０と、各トランジスタ間を電気的に分離する分離帯６１とからなる半導体装置ごとに適当なチップサイズで切り出す。
【００６７】
本実施形態に係る半導体装置によると、以上の構造を有することによって以下の作用効果を発揮することができる。
【００６８】
第１に、出力用トランジスタ５０と温度検出用トランジスタ６０とが異なる導電型の２層により構成される分離帯６２によって分離される構造としたので、雑音信号（ノイズ）などから影響を受けないような構造となり、温度検出用トランジスタ６０によって出力用トランジスタ５０の温度を検出する際に、より精度の高い温度検出を行うことができる。
【００６９】
第２に、分離帯６１の第１分離部５８が両ベース領域５２，６２と同じ深さと同じ導電型で同じ濃度の不純物を有し、第２分離部５９が両エミッタ領域５３，６３と同じ深さと同じ導電型で同じ濃度の不純物を有しているので、各トランジスタ５０，６０を形成するためのプロセスを利用して分離帯６１を形成することができる。
【００７０】
第３に、上記第１の実施形態で説明したように、出力用トランジスタ５０及び温度検出用トランジスタ６０は、それぞれのトランジスタ５０，６０自体の耐圧値と同程度の逆電圧が印加されたときにブレークダウンが生じるので、出力用トランジスタ５０と温度検出用トランジスタ６０との間の分離，耐圧をできるだけ高く維持することができる。
【００７１】
特に、温度検出用トランジスタ６０の周囲が出力用トランジスタ５０の発熱する部分である第１エミッタ領域５３により囲まれているので、温度検出用トランジスタ６０の検出温度が出力用トランジスタ５０温度とよく一致し、温度検出精度が向上する。
【００７２】
次に、本実施形態の半導体装置の効果に関するデータについて説明する。図６は、各トランジスタの周囲を囲む単一導電型構造のチャネルストッパ領域を有する従来の半導体装置と、トランジスタ間を分離する異なる導電型の２層により構成される分離帯を設けた本実施形態の半導体装置による検出温度のばらつきを比較するために行った実験のデータを示す図である。ただし、従来の半導体装置及び本実施形態の半導体装置は、いずれもオーディオ装置に配設されるものであり、出力用トランジスタの温度の設定は２２０℃としている。
【００７３】
同図において、Ｐは本実施形態に係る半導体装置の検出温度の分布状態を示し、Ｑは従来の半導体装置による検出温度の分布状態を示している。同図に示すように、本実施形態に係る半導体装置による検出温度のばらつきは、従来の半導体装置による検出温度のばらつきに比べて大幅に小さくなっている。
【００７４】
このため、本実施形態に係る半導体装置をオーディオ装置に適用することにより、オーディオ装置の故障率を大幅に低減することができる。
【００７５】
なお、本実施形態においては、出力用トランジスタとしてシングルトランジスタ構造を採用したが、シングルトランジスタの代わりにダーリントン接続トランジスタ構造を採用しても、上述の効果と同様の効果が得られる。
【００７６】
（第３の実施形態）
次に、第３の実施形態について説明する。
【００７７】
図７は、本発明をパワーＭＯＳＦＥＴに適用した例を示す断面図である。ただし、同図の左方は図示を省略されており、この部分には任意の半導体素子を配置することができる。同図に示すように、半導体基板８３には、分離帯８７によって他の領域から分離されるパワー縦型ＭＯＳＦＥＴ１が配設されている。このパワー縦型ＭＯＳＦＥＴ１は、本例では２つの縦型ＭＯＳＦＥＴにより構成されているが、一般的には、電力に応じた数の縦型ＭＯＳＦＥＴにより１つのパワー縦型ＭＯＳＦＥＴが構成されている。半導体基板８３には、Ｎ型不純物（例えばボロン）がドープされている。
【００７８】
そして、各ＭＯＳＦＥＴは、互いに離間して形成された２つのソース領域９３と、基板内でこの２つのソース領域９３を囲むＰ型ウエル領域９２と、基板内でＰ型ウエル領域９２を囲むＮ型基板領域８４（半導体基板８３にドープされた不純物を含む）とにより構成されている。さらに、Ｎ型基板領域８４の下方は高濃度のＮ型不純物を含むドレインコンタクト領域８５となっていて、ドレインコンタクト領域８５上にはドレイン電極８６が設けられている。一方、半導体基板８３の上面上には、Ｐ型ウエル領域９２と２つのソース領域９３とにコンタクトするソース電極９５が形成されている。また、２つのＭＯＳＦＥＴのＰウエル領域９２と一方のソース領域９３とに絶縁膜を介して跨るポリシリコンゲート９６と、該ポリシリコンゲート９６にコンタクトするゲート電極９７とが設けられている。
【００７９】
また、分離帯８７は、Ｐ型ウエル領域９２と同じ導電型で略同等の濃度の不純物がドープされた上面付近における第１分離部８８と、該第１分離部８８の両側に形成されソース領域９３と同じ導電型で略同等の濃度の不純物が導入された第２分離部８９とにより構成されている。なお、図示しないが、上記第１分離部８８は、チップの一側面（例えば図７を示す紙面の上方）から相対向する他側面（例えば同紙面の下方）までに亘っており、第２分離部８９はパワー縦型ＭＯＳＦＥＴ８１の周囲を取り囲んでいる。なお、第１分離部８８と第２分離部８９の幅寸法は、上記第１の実施形態と同程度でよい。
【００８０】
本実施形態においても、図７の左方の領域にこのパワー縦型ＭＯＳＦＥＴ８１と同じ構造を有するパワー縦型ＭＯＳＦＥＴを配置して、同じ特性を有する１対のパワートランジスタが要求される回路に配設することができる。また、図７の左方の領域にこのパワー縦型ＭＯＳＦＥＴの温度を制御するために使用されるセンサ素子や制御素子を配置することもできる。さらに、図４に示すように、温度検出素子の周囲に多数の縦型ＭＯＳＦＥＴからなるパワー縦型ＭＯＳＦＥＴを設けてもよい。
【００８１】
本実施形態においても、断面構造や、平面的な形状を上記第１の実施形態または第２の実施形態と同様に設けることにより、第１の実施形態や第２の実施形態と同様の効果を発揮することができる。なお、本実施形態に係るパワー縦型ＭＯＳＦＥＴの発熱部は、電流が集中するソース領域９３である。
【００８２】
（その他の実施形態）
次に、本発明に係る分離帯構造を３個以上のトランジスタを備えた半導体装置に設ける場合の平面構造について説明する。
【００８３】
図９は、上記第１の実施形態に係る縦型バイポーラトランジスタと基本的に同じ構造を有する４つのトランジスタ１Ａ，２Ａ，１Ｂ，２Ｂを備えた半導体装置における各領域の配置状態を示す平面図である。同図に示すように、分離帯７の第１分離部８がチップを４分割するように十字状に形成されており、第１分離部８の両側に第２分離部９が設けられている。そして、各第２分離部９は、各トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂの周囲を取り囲んでいる。また、各トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂのコレクタ領域１１Ａ，２１Ａ，１１Ｂ，２１Ｂの内側にベース領域１２Ａ，２２Ａ，１２Ｂ，２２Ｂが形成されており、各ベース領域１２Ａ，２２Ａ，１２Ｂ，２２Ｂの外周部はいずれも同じ大きさの矩形状に形成されている。そして、各ベース領域１２Ａ，２２Ａ，１２Ｂ，２２Ｂの内方にはそれぞれエミッタ領域１３Ａ，２３Ａ，１３Ｂ，２３Ｂが形成されている。各エミッタ領域１３Ａ，２３Ａ，１３Ｂ，２３Ｂの発熱部はいずれも４つの角部に配置されていて、熱の集中を回避できる構成となっている。
【００８４】
図１０は、３つのパワートランジスタである第１〜第３トランジスタを配置した場合の分離帯７の第１分離部８と第２分離部９の構造例を示す平面図である。また、図１１は、６つのパワートランジスタである第１〜第６トランジスタを配置した場合の分離帯７の第１分離部８と第２分離部９の構造例を示す平面図である。かかる場合にも、同等の電気特性を有する３つまたは６つのパワートランジスタを共通の半導体基板に設けながら、各トランジスタ間の電気的な分離を確保することができる。
【００８５】
【発明の効果】
本発明の半導体装置によれば、分離帯にて分離される複数の半導体素子の発熱部の配置を角部に設けて中央に熱がこもらないようにするなどの手段を講じたので、それぞれの半導体素子が独立して動作できるような素子分離が可能になると共に、半導体装置全体の放熱特性が良好になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る２つの縦型バイポーラトランジスタを配設した半導体装置の平面図である。
【図２】図１に示すII−II線における断面図である。
【図３】半導体装置の分離帯における第１分離部と第２分離部との設置状態の変形例を説明するための平面図である。
【図４】第２の実施形態に係る出力用トランジスタと温度検出用トランジスタとを配設した半導体装置の平面図である。
【図５】図４に示すＶ−Ｖ線における断面図である。
【図６】第２の実施形態に係る半導体装置と従来の半導体装置との検出温度のばらつきのデータを示す図である。
【図７】第３の実施形態に係るパワー縦型ＭＯＳＦＥＴの構造を示す断面図である。
【図８】従来の半導体素子及び第１の実施形態の半導体素子が配置されるオーディオ用のスピーカ出力回路の一例を示す回路図である。
【図９】他の実施形態に係る４つのパワー縦型バイポーラトランジスタを設けた半導体装置のエミッタ領域の配置状態を示す平面図である。
【図１０】その他の実施形態に係る３つのトランジスタの間を分離するための分離帯の構造を示す平面図である。
【図１１】その他の実施形態に係る６つのトランジスタの間を分離するための分離帯の構造を示す平面図である。
【符号の説明】
１第１縦型バイポーラトランジスタ
２第２縦型バイポーラトランジスタ
３半導体基板
４共通コレクタ領域
５共通コレクタコンタクト領域
６コレクタ電極
７分離帯
８第１分離部
９第２分離部
１１第１コレクタ領域
２１第２コレクタ領域
１２第１ベース領域
２２第２ベース領域
１３第１エミッタ領域
２３第２エミッタ領域
５０出力用トランジスタ
５１コレクタ領域
５２第１ベース領域
５３第１エミッタ領域
５４コレクタ電極
５５第１ベース電極
５６第１エミッタ電極
５８第１分離部
５９第２分離部
６０温度検出用トランジスタ
６１分離帯
６２第２ベース領域
６３第２エミッタ領域
６５第２ベース電極
６６第２エミッタ電極
８１パワー縦型ＭＯＳＦＥＴ
８３半導体基板
８４基板領域
８５ドレインコンタクト領域
８６ドレイン電極
８７分離帯
８８第１分離部
８９第２分離部
９２Ｐ型ウエル領域
９３ソース領域
９５ソース電極
９６ポリシリコンゲート
９７ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a plurality of transistors including a power transistor, and more particularly to measures for preventing deterioration of characteristics caused by mutual interference between transistors.
[0002]
[Prior art]
FIG. 8 is a circuit diagram showing an example of a speaker output circuit (hybrid integrated circuit) for a general audio device. As shown in the figure, the speaker output circuit includes a pair of complementary transistors connected in series to the pair of speakers. That is, a circuit having an NPN transistor 32A and a PNP transistor 33A is connected to the speaker 31A, and a circuit having an NPN transistor 32B and a PNP transistor 33B is connected to the speaker 31B.
[0003]
In such a speaker output circuit, the output characteristics of a pair of speakers are required to be equal. In general, when power transistors are arranged in a plurality of circuits, a plurality of power transistors are conventionally connected to each other and mounted on a substrate. This is because if a plurality of power transistors are mounted on a common substrate, the thermal characteristics and breakdown voltage characteristics of each transistor constituting the circuit may be deteriorated due to the influence of current leakage and heat generation between the transistors. Therefore, when a plurality of circuits having the same output characteristics are required as in this example, transistors corresponding to the number of circuits that require the same output characteristics are individually produced. A plurality of circuits having the same characteristics as each other are realized by selecting an NPN transistor and a PNP transistor whose characteristics are matched from each other by connecting them in series.
[0004]
On the other hand, as disclosed in JP-A-6-342876, a semiconductor device having a function of protecting an output transistor formed on a semiconductor substrate from thermal destruction is output to a region surrounded by the output transistor. A semiconductor device in which a transistor for detecting the temperature of the transistor is arranged has been proposed. In this semiconductor device, the output transistor and the temperature detection transistor through which a weak signal flows are electrically separated by a single impurity diffusion region (channel stopper) formed simultaneously with the emitter region of the transistor. ing.
[0005]
[Problems to be solved by the invention]
By the way, in recent years, there has been a demand for higher power and multi-channel audio output amplifiers. Therefore, when using the above conventional speaker circuit, transistors produced individually are used to configure each circuit. Therefore, in order to make the output characteristics of a plurality of circuits substantially equal, it is necessary to match characteristics such as electrical characteristics or thermal characteristics in each individual transistor.
[0006]
However, as in the above-described conventional technology, it is not easy to match the characteristics of individually produced transistors according to the purpose, and a plurality of circuits whose characteristics are sufficiently equalized while causing an increase in manufacturing cost. It was difficult to get.
[0007]
In addition, a circuit used for audio speaker output has a problem that a hybrid integrated circuit is increased in size because transistors are individually connected.
[0008]
On the other hand, in the semiconductor device having the output transistor having the thermal breakdown prevention function disclosed in the above-mentioned conventional publication, the electrical isolation between the output transistor separated by the channel stopper and the temperature detection transistor is insufficient. Therefore, there has been a problem that the operation of one transistor is easily influenced by the other transistor. In particular, in the operation of the temperature detecting transistor, there is a problem that it is easily affected by noise from the outside of the output transistor and the semiconductor device.
[0009]
An object of the present invention is to make the thermal characteristics of each transistor uniform in a semiconductor device in which a plurality of power semiconductor elements are mounted.
[0010]
[Means for Solving the Problems]
A first semiconductor device of the present invention is provided on a chip-shaped semiconductor substrate and the semiconductor substrate and has substantially the same electrical characteristics as each other. Emitter area Two powers that generate heat Vertical bipolar transistor And the above two Power vertical bipolar transistor And a separation band for electrically separating the two from each other. Power vertical bipolar transistor Each In the emitter region The heat generating part is arranged at the diagonal part of the chip shape.
[0011]
As a result, the separation characteristics are improved, and the heat generating portions of both power semiconductor elements are separated as much as possible from each other, so that heat can be prevented from being accumulated in the center of the semiconductor substrate, and the heat dissipation characteristics are improved.
[0012]
When each semiconductor element is a power vertical bipolar transistor, it is preferable that each bipolar transistor has a common collector region and the base region and the emitter region are separated by the separation band.
[0013]
Thereby, by having a common collector region, the thermal characteristics of both power semiconductor elements can be made closer.
[0014]
A second semiconductor device of the present invention is provided in four regions including a chip-shaped semiconductor substrate and at least one corner of the semiconductor substrate, and has substantially the same electrical characteristics. Emitter area Power that becomes the heat generating part Vertical bipolar transistor And the above four Power vertical bipolar transistor And a separation band for electrically separating each other, and each of the above Power vertical bipolar transistor of In the emitter region Each heat generating part Arranged It is installed.
[0015]
When each semiconductor element is a power vertical bipolar transistor, it is preferable that each bipolar transistor has a common collector region and the base region and the emitter region are separated by the separation band.
[0020]
As a result, the heat dissipation characteristics of the power semiconductor elements are substantially equal to each other.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0022]
(First embodiment)
FIG. 1 is a plan view of a semiconductor device according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II shown in FIG. However, in FIG. 2, a plurality of electrodes and an insulating film in the upper part of the semiconductor device shown in FIG. 1 are omitted.
[0023]
In this embodiment, a case where a pair of vertical transistors each having a common collector region is formed on a common semiconductor substrate will be described.
[0024]
As shown in FIG. 1, the semiconductor device has the following structure on a plane.
[0025]
On the semiconductor substrate 3, two NPN vertical bipolar transistors (first vertical bipolar transistor 1 and second vertical bipolar transistor 2) separated by a separation band 7 are arranged. The semiconductor substrate 3 has, for example, a chip size of 3.3 mm × 3.3 mm, a thickness of 200 μm, and a concentration of 5 × 10. ¹⁴ / Mm ^Three About N-type impurities (for example, boron) are doped.
[0026]
The first vertical bipolar transistor 1 includes an N-type first emitter region 13, a P-type first base region 12 surrounding the first emitter region 13, and an N-type first emitter region surrounding the first base region 12. 1 collector region 11. Similarly, the second vertical bipolar transistor 2 includes an N-type second emitter region 23, a P-type second base region 22 surrounding the second emitter region 23, and an N-type second emitter region 23 surrounding the second base region 22. The second collector region 21 is configured. The first and second emitter regions 13 and 23 of each vertical bipolar transistor 1 and 2 have a portion close to the separation band 7 and a portion away from the separation band 7. It is arranged so that close parts do not overlap as much as possible. In other words, both emitter regions 13 and 23 have a structure in which a part of a rectangle is missing when viewed in a plan view, and are arranged so as to be point-symmetric with respect to the center point of the semiconductor device. On the other hand, the first and second base regions 12 and 22 of each of the vertical bipolar transistors 1 and 2 have a rectangular outer shape and their outer peripheral parts are symmetrical with respect to the center line of the semiconductor device when viewed in plan. Are arranged as follows. The dimensions of the first and second base regions 12 and 22 on the plane are, for example, about 3.1 mm in length and about 1.45 mm in width.
[0027]
The separation band 7 includes a first separation portion 8 having a width of about 30 μm in the vicinity of the upper surface having the same conductivity type and substantially the same impurity concentration and diffusion depth as the base regions 12 and 22, and the first separation portion 8. And the second isolation part 9 having the same conductivity type as the emitter regions 13 and 23 and having substantially the same impurity concentration and diffusion depth. The first separation portion 8 is formed in a straight line on the upper surface of the semiconductor substrate 3 from one side surface to the other side surface facing the semiconductor substrate 3 so as to cross the semiconductor substrate 3. In other words, the first separation part 8 is formed so as to divide the semiconductor substrate 3 into two in a plan view. Further, on the upper surface of the semiconductor substrate 3, each of the second separating portions 9 sandwiches the first separating portion 8 from both sides in the central portion of the semiconductor substrate 3, and surrounds the outer peripheral portions of the bipolar transistors 1 and 2. Is formed. In other words, each of the second separation portions 9 is formed so as to surround the first and second collector regions 11 and 21 and has a width of about 30 μm in any portion.
[0028]
Moreover, as shown in FIG. 2, the semiconductor device has the following structure in the cross section in the II-II line | wire shown in FIG.
A collector electrode 6 made of chromium, silver or the like is formed on the lower surface of the semiconductor substrate 3, and the lowermost portion of the semiconductor substrate 3 adjacent to the collector electrode 6 becomes an N + -type common collector contact region 5. ing. Further, an N − -type common collector region 4 exists above the common collector contact region 5. Above the common collector region 4, the isolation band 7 and the second bipolar transistors 1 and 2 are arranged. First and second base regions 12 and 22 and first and second emitter regions 13 and 23 are formed. The common collector region 4 becomes the first collector region 11 in the vicinity of the first base region 12 and becomes the second collector region 21 in the vicinity of the second base region 22. There is no boundary between the collector region 21 and the collector region 21. The first and second base regions 12 and 22 are surrounded by first and second collector regions 11 and 21 in the substrate, and the first and second emitter regions 13 and 23 are first and second. Surrounded by base regions 12 and 22. That is, the emitter regions 13 and 23 are shallower than the base regions 12 and 22. The first and second base regions 12 and 22 have the same depth, and the first and second emitter regions 13 and 23 also have the same depth.
[0029]
On the other hand, on the upper surface of the semiconductor substrate 3, first and second base electrodes 14 and 24 that contact the first and second base regions 11 and 12, and first and second emitter regions 13 and 23 that contact the first and second base regions 11 and 12, respectively. First and second emitter electrodes 15 and 25 are formed. However, an insulating film is interposed between the substrate and each electrode other than the contact portion between each electrode and each region.
[0030]
In the semiconductor substrate 3, the first separation portion 8 of the separation band 7 is formed to the same depth as the first and second base regions 12 and 22, and the second separation portion 9 includes the first and second emitter regions. 13, 23, that is, the first separation portion 8 is formed deeper than each second separation portion 9. And the width | variety of the 1st isolation | separation part 8 in the back of the semiconductor substrate 3 is about 60 micrometers (as mentioned above, the width | variety in the upper surface vicinity is 30 micrometers). That is, only the first separation portion 8 exists in the back portion of the semiconductor substrate 3, but near the upper surface of the semiconductor substrate 3, the second separation portion 9 is connected to the first separation portion 8 and the first and second collector regions 11 and 21. The first separation portion 8 is sandwiched between the two second separation portions 9.
[0031]
Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.
[0032]
First, by simultaneously diffusing boron on a circular N-type silicon substrate 3 having a diameter of 10 cm (4 inches) to which phosphorus is added, the first base region 12, the second base region 22, and the first base region that are independent from each other. The separation part 8 is formed at the same diffusion depth at the same time. The common collector region 4 has the same impurity concentration as that of the N-type silicon substrate 3 to which phosphorus is added. Further, in the common collector contact region 5, phosphorus having a higher concentration than the common collect region 4 is generally diffused in a wafer state.
[0033]
Next, phosphorus is introduced into part of the first base region 12 and the second base region 22 formed in the previous step to form the first emitter region 13 and the second emitter region 23. At this time, At the same time, phosphorus is introduced into the region straddling the first base region 12 and the first separator 8 and the region straddling the second base region 22 and the first separator 8 to form the second separator 9. By this step, the emitter regions 13 and 23 and the second isolation portion 9 that are shallower than the base regions 12 and 22 are formed.
[0034]
Thereafter, after depositing an insulating film on the substrate, a connection hole is formed in the insulating film, and a metal film such as an aluminum alloy film is further deposited on the substrate and then patterned to form the first and second base regions 12. , 22 are respectively formed, and first and second emitter electrodes 15, 25 are respectively formed in contact with the first and second emitter regions 13, 23.
[0035]
Finally, a circular silicon substrate 3 is made of a semiconductor comprising two pairs of first vertical bipolar transistors 1, second vertical bipolar transistors 2, and a separation band 7 that electrically isolates the transistors. Cut out the appropriate chip size for each device.
[0036]
The semiconductor device according to the present embodiment can exhibit the following operational effects by the above structure.
[0037]
First, two vertical bipolar transistors 1 and 2 that are required to have equivalent characteristics are simultaneously formed in pairs at close positions on a common semiconductor substrate by the same manufacturing process. The vertical bipolar transistors 1 and 2 have very close electrical characteristics or thermal characteristics compared to the two separately formed vertical bipolar transistors. Therefore, the vertical bipolar transistors 1 and 2 are used as the NPN bipolar transistors 32A and 32B in the circuit shown in FIG. 8, and the common semiconductor substrate having the same configuration as that of the present embodiment is used as the PNP bipolar transistors 33A and 33B. By using the two pairs of PNP vertical bipolar transistors formed above, the characteristics of the speakers 31A and 31B can be made substantially equal.
[0038]
In particular, the separation band 7 is constituted by two layers having different conductivity types, so to speak, a so-called double conductivity type structure can ensure the separation and breakdown voltage between the paired vertical transistors.
[0039]
Second, the first separation portion 8 of the separation band 7 has substantially the same depth, the same conductivity type and the same concentration of impurities as the base regions 12 and 22, and the second separation portion 9 has both the emitter regions 13 and 23. Therefore, the isolation band 7 can be formed by using a process for forming each of the vertical bipolar transistors 1 and 2.
[0040]
Third, because of the structure of the separation band 7, breakdown occurs at a voltage approximately equal to the breakdown voltage value of each vertical bipolar transistor 1, 2 itself. Can be kept as high as possible. That is, when a bias is applied between the emitter electrodes 15 and 25 of the respective vertical bipolar transistors 1 and 2, the periphery of the base region is the same as when a reverse bias is applied between the base region and the collector region. The depletion layer spreads out. At that time, by setting the distance between the base region and the surrounding separation band (including the second separation portion) to be substantially constant, the spread of the depletion layer can be made substantially constant around the base region. As a result, breakdown occurs at a voltage comparable to the voltage at which each of the vertical bipolar transistors 1 and 2 breaks down with respect to the reverse bias between the base region and the collector region. That is, the isolation withstand voltage value between the vertical bipolar transistors 1 and 2 is ensured to be approximately equal to the withstand voltage value of the transistor itself. For example, the distance from both ends of the separation band 7 to the first base region 12 and the second base region 22 is 60 μm, and the base depth (diffusion depth) and the emitter depth (diffusion depth) are each 15 μm. And 12 μm. When the specific resistance of the common collector region 4 that is an N-type silicon substrate is 10 ohms, the isolation breakdown voltage of each of the vertical bipolar transistors 1 and 2 is 100 volts.
[0041]
Fourth, since the collector regions 11 and 21 of the vertical bipolar transistors 1 and 2 are connected to the common collector region 4 at the back of the substrate, in other words, the collector regions of the transistors are shared. The heat generated in the bipolar transistors 1 and 2 can be shared, and the thermal characteristics of each can be easily matched.
[0042]
Fifth, since the separation band 7 has a structure in which the first separation part 8 and the second separation part 9 are overlapped, the entire width of the separation band 7 can be reduced. That is, since the chip size can be made as small as possible, an increase in the cost of the semiconductor device can be prevented.
[0043]
Sixth, as shown in FIG. 2, in the separation band 7, the first separation portion 8 having the same conductivity type and the same impurity concentration as the base regions 12 and 22 reaches the upper surface of the semiconductor substrate 3, and the first separation Since the portion 8 is configured to protrude below the second separation portion 9 (become deeper into the semiconductor substrate 3), the separation characteristics between the transistors 1 and 2 are improved as described above. be able to.
[0044]
Further, since the planar shape of the semiconductor device is the shape shown in FIG. 1, the following effects can be obtained.
[0045]
First, the separation region 7 formed at the center of the chip-shaped semiconductor substrate 3 divides the substrate region where the vertical bipolar transistors 1 and 2 are formed into two mutually symmetrical regions, By making the outer peripheral portions of the second base regions 12 and 22 line-symmetric with each other, the electrical characteristics or thermal characteristics of each vertical bipolar transistor can be made closer.
[0046]
Secondly, the first emitter region 13 and the second emitter region 23, which are the emitter regions involved in the main heat generating portion, are made as small as possible near the separation band 7, and the emitter regions 13 and 23 are arranged point-symmetrically. As a result, the wide regions (main heat generating portions) of the emitter regions 13 and 23 are in a state of being different from each other, and the characteristics of the two vertical bipolar transistors 1 and 2 separated by the separation band 7 are made equal to each other. The withstand characteristics can be further improved.
[0047]
Third, since the outer shape of each emitter region 13, 23 is different from the outer shape of each base region 12, 22, the heat generated by the two vertical bipolar transistors 1, 2 is trapped in the central portion of the semiconductor substrate 3. The thermal characteristics are not deteriorated. In particular, in the present embodiment, the emitter regions 13 and 23 are widened at a pair of opposing diagonal portions in the semiconductor substrate 3, and both the first emitter region 13 and the second emitter region 23 are separated in the separation band 7. Since there is no place to approach, this effect can be exhibited remarkably. In fact, in the semiconductor device according to the present embodiment adopting such a configuration, the heat resistance characteristic is improved by about 20% as compared with the semiconductor device having the conventional configuration in which a pair of vertical bipolar transistors are simply formed.
[0048]
In the present embodiment, the portion of each emitter region 13, 23 that is far from the separation band 7 is longer than the portion that is close to the separation band 7. There are no parts that are close together. In other words, the emitter regions 13 and 23 have a planar shape that does not approach each other. However, the present invention is not limited to the planar shape of the embodiment, and a portion of each emitter region that is close to the separation band may be longer than a portion that is separated from the separation band. Even in that case, it suffices that the portion of the separation band that is close to both emitter regions is small.
[0049]
Fourthly, in this embodiment, since a wide area of each emitter region 13 and 23 can be used for wire bonding to each emitter electrode 15 and 25, the pattern shape becomes clear. In addition, since the emitter electrodes 15 and 25 are separated from each other, wire bonding connection is facilitated. In particular, in the present embodiment, since the regions to be connected by wire bonding including the emitter regions 13 and 23 and the base regions 12 and 22 can be provided on the four sides of the semiconductor substrate 3, the mounting is further facilitated.
[0050]
However, when the shape of the base region is different from that of the present embodiment, the pattern shape of the emitter region corresponds to the pattern shape of the base region. It is also possible to form a region on one side of the base region and to secure a region for wire bonding connection to the base region on the other side of the base region.
[0051]
Fifth, the shape of each emitter region 13, 23 is formed so as to be composed of a wide region and a narrow region extending to the vicinity of one end of each base region 12, 22, so that the active region can be utilized. become.
[0052]
Sixth, in the present embodiment, since it is configured to have a minimum size capable of equally dividing and arranging the two vertical bipolar transistors 1 and 2 in the separation band 7, the chip size of the semiconductor device The active region functioning as a vertical bipolar transistor can be secured as much as possible. However, the separation band 7 may be provided not only in the central portion of the semiconductor substrate 3 that bisects the semiconductor substrate 3 and extends from one side to the other side, but around the vertical bipolar transistors 1 and 2.
[0053]
In the present embodiment, the base regions 12 and 22 are preferably as wide as possible with respect to the semiconductor substrate 3 in order to widely use the active region. Therefore, according to the planar shape of the semiconductor substrate separated by the separation band 7, Base regions 12 and 22 are arranged around collector regions 11 and 21, which are the same conductivity type regions as semiconductor substrate 3, around.
[0054]
Further, according to the manufacturing method of the present embodiment, the first separation portion 8 and the second separation portion 9 of the separation band 7 are formed simultaneously with the introduction of impurities into the base regions 12 and 22 and the emitter regions 13 and 23. Therefore, a pair of vertical bipolar transistors 1 and 2 can be formed easily and at low cost without requiring a step added to the conventional process for manufacturing individual vertical bipolar transistors.
[0055]
Therefore, the size of the hybrid integrated circuit using the semiconductor device of this embodiment can be reduced, and the number of assembly steps for the hybrid integrated circuit can be reduced.
[0056]
Next, a modification of the planar structure of the first separation unit 8 and the second separation unit 9 in the separation band 7 will be described. FIGS. 3A to 3C are plan views for explaining a modified example of the arrangement relationship between the first separation unit 8 and the second separation unit 9 in the separation band 7.
[0057]
As shapes other than the shape of the separation band 7 in this embodiment, the shape shown to Fig.3 (a)-(c) can be considered. Here, in order to improve the separation characteristics between the vertical bipolar transistors 1 and 2, as shown in FIGS. 3A and 3B, the first separation portion 8 in the semiconductor substrate 3 is subjected to the second separation. It is preferable that the portion 9 be surrounded. On the other hand, as shown in FIG. 3C, if the first separator 8 is conversely surrounded by the second separator 9, a leak may occur between the ranges A.
[0058]
In the present embodiment, a simple vertical bipolar transistor is used as the power transistor. However, even when a vertical MOS transistor or a Darlington connection power transistor described later is used, substantially the same effect as described above can be obtained. It is done.
[0059]
(Second Embodiment)
Next, a second embodiment relating to a semiconductor device including an output transistor and a temperature detection transistor for detecting the temperature of the output transistor in order to prevent thermal destruction will be described.
[0060]
FIG. 4 is a plan view of the semiconductor device according to the second embodiment, and FIG. 5 is a cross-sectional view taken along line VV shown in FIG.
[0061]
As shown in FIG. 4, the semiconductor device is formed on a collector region 51 that is an N-type silicon substrate, a ring-shaped first base region 52 formed on the collector region 51, and the first base region 52. The C-shaped first emitter region 53 formed on the collector region 51, the separation band 61 formed on the collector region 51 inside the first base region 52 and the first emitter region 53, and the separation band 61 formed on the inside. A cubic second base region 62 and a rectangular parallelepiped second emitter region 63 formed on the second base region 62 are provided. The semiconductor device further includes a collector electrode 54 provided on the lower surface of the collector region 51, a first base electrode 55 provided on the upper surface of the first base region 52, and a second base region 62 provided on the second base region 62. 2 base electrode 65, first emitter electrode 56 provided on the upper surface of first emitter region 53, and second emitter electrode 66 provided on the upper surface of second emitter region 63. The collector region 51, the first base region 52, and the first emitter region 53 form an output transistor 50, and the collector region 51, the second base region 62, and the second emitter region 63 form a temperature detection transistor 60. It is configured.
[0062]
The isolation band 61 has the same conductivity type as that of the base regions 52 and 62 and a first isolation portion 58 doped with substantially the same concentration of impurities to the same depth, and the same conductivity type as the emitter regions 53 and 63. The second separation part 59 is formed by doping impurities of substantially the same concentration to substantially the same depth. Only the first separation portion 58 exists in the back portion of the semiconductor substrate, but the second separation portion 59 is formed at the boundary between the first separation portion 58 and the collector region 51 near the upper surface of the semiconductor substrate. The first separator 58 is sandwiched between two second separators 59.
[0063]
Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.
[0064]
First, boron is selectively diffused simultaneously on a circular N-type silicon substrate (collector region 51) to which phosphorus is added, so that the first base region 52, the second base region 62, and the first separator 58 that are independent from each other. Are formed at the same diffusion depth. Next, phosphorus is introduced into part of the first base region 52 and the second base region 62 formed in the previous step to form the first emitter region 53 and the second emitter region 63. At this time, At the same time, phosphorus is introduced into the region straddling the first base region 52 and the first separator 58 and the region straddling the second base region 62 and the first separator 58 to form the second separator 59. Through this step, the emitter regions 53 and 63 and the second isolation portion 59 that are shallower than the base regions 52 and 62 are formed.
[0065]
Thereafter, after depositing an insulating film on the substrate, a connection hole is formed in the insulating film, and a metal film such as an aluminum alloy film is further deposited on the substrate and then patterned to form the first and second base regions 52. , 62 are respectively formed, and first and second emitter electrodes 56, 66 are formed which are in contact with the first and second emitter regions 53, 63, respectively.
[0066]
Finally, the circular silicon substrate is cut out with an appropriate chip size for each semiconductor device including the output transistor 50, the temperature detection transistor 60, and the separation band 61 that electrically separates the transistors.
[0067]
According to the semiconductor device according to the present embodiment, the following functions and effects can be exhibited by having the above structure.
[0068]
First, since the output transistor 50 and the temperature detection transistor 60 are separated by the separation band 62 composed of two layers of different conductivity types, they are not affected by noise signals (noise) or the like. Therefore, when the temperature of the output transistor 50 is detected by the temperature detection transistor 60, more accurate temperature detection can be performed.
[0069]
Second, the first separation portion 58 of the separation band 61 has the same depth and the same conductivity type and the same concentration as both the base regions 52 and 62, and the second separation portion 59 is the same as both the emitter regions 53 and 63. Since the impurity has the same conductivity type as the depth and the same concentration, the isolation band 61 can be formed using a process for forming the transistors 50 and 60.
[0070]
Third, as described in the first embodiment, the output transistor 50 and the temperature detection transistor 60 are subjected to a reverse voltage equivalent to the withstand voltage value of the transistors 50 and 60 themselves. Since breakdown occurs, the separation between the output transistor 50 and the temperature detection transistor 60 and the withstand voltage can be maintained as high as possible.
[0071]
In particular, since the periphery of the temperature detection transistor 60 is surrounded by the first emitter region 53 that is a portion where the output transistor 50 generates heat, the detection temperature of the temperature detection transistor 60 matches the temperature of the output transistor 50 well. The temperature detection accuracy is improved.
[0072]
Next, data relating to the effects of the semiconductor device of this embodiment will be described. FIG. 6 shows an embodiment in which a conventional semiconductor device having a channel stopper region having a single conductivity type surrounding each transistor and an isolation band constituted by two layers of different conductivity types separating transistors are provided. It is a figure which shows the data of the experiment conducted in order to compare the dispersion | variation in the detection temperature by these semiconductor devices. However, both the conventional semiconductor device and the semiconductor device of this embodiment are disposed in an audio device, and the temperature setting of the output transistor is set to 220 ° C.
[0073]
In the figure, P indicates the distribution state of the detected temperature of the semiconductor device according to this embodiment, and Q indicates the distribution state of the detection temperature by the conventional semiconductor device. As shown in the figure, the variation in the detected temperature by the semiconductor device according to this embodiment is significantly smaller than the variation in the detected temperature by the conventional semiconductor device.
[0074]
For this reason, by applying the semiconductor device according to the present embodiment to an audio device, the failure rate of the audio device can be greatly reduced.
[0075]
In the present embodiment, the single transistor structure is adopted as the output transistor. However, even if the Darlington connection transistor structure is adopted instead of the single transistor, the same effect as described above can be obtained.
[0076]
(Third embodiment)
Next, a third embodiment will be described.
[0077]
FIG. 7 is a cross-sectional view showing an example in which the present invention is applied to a power MOSFET. However, the left side of the figure is not shown, and an arbitrary semiconductor element can be arranged in this portion. As shown in the figure, the semiconductor substrate 83 is provided with a power vertical MOSFET 1 that is separated from other regions by a separation band 87. The power vertical MOSFET 1 is composed of two vertical MOSFETs in this example, but in general, one power vertical MOSFET is composed of a number of vertical MOSFETs corresponding to power. The semiconductor substrate 83 is doped with an N-type impurity (for example, boron).
[0078]
Each MOSFET includes two source regions 93 formed apart from each other, a P-type well region 92 surrounding the two source regions 93 in the substrate, and an N-type surrounding the P-type well region 92 in the substrate. A substrate region 84 (including impurities doped in the semiconductor substrate 83) is formed. Further, below the N-type substrate region 84 is a drain contact region 85 containing high-concentration N-type impurities, and a drain electrode 86 is provided on the drain contact region 85. On the other hand, a source electrode 95 is formed on the upper surface of the semiconductor substrate 83 to contact the P-type well region 92 and the two source regions 93. A polysilicon gate 96 straddling the P well region 92 and one source region 93 of the two MOSFETs with an insulating film interposed therebetween, and a gate electrode 97 in contact with the polysilicon gate 96 are provided.
[0079]
The isolation band 87 is formed in the vicinity of the upper surface where the impurity of the same conductivity type as that of the P-type well region 92 is doped, and the source region is formed on both sides of the first isolation portion 88. 93 and the second separation part 89 into which impurities having the same conductivity type and substantially the same concentration are introduced. Although not shown, the first separation portion 88 extends from one side surface of the chip (for example, above the paper surface shown in FIG. 7) to the opposite side surface (for example, below the paper surface). The part 89 surrounds the power vertical MOSFET 81. In addition, the width dimension of the 1st isolation | separation part 88 and the 2nd isolation | separation part 89 may be comparable as the said 1st Embodiment.
[0080]
Also in the present embodiment, a power vertical MOSFET having the same structure as that of the power vertical MOSFET 81 is disposed in the left region of FIG. 7, and a pair of power transistors having the same characteristics are disposed in a circuit requiring the same. can do. In addition, a sensor element and a control element used for controlling the temperature of the power vertical MOSFET can be arranged in the left region of FIG. Furthermore, as shown in FIG. 4, a power vertical MOSFET comprising a number of vertical MOSFETs may be provided around the temperature detection element.
[0081]
Also in this embodiment, by providing a cross-sectional structure and a planar shape in the same manner as in the first embodiment or the second embodiment, the same effects as in the first embodiment or the second embodiment can be obtained. It can be demonstrated. Note that the heat generating portion of the power vertical MOSFET according to the present embodiment is a source region 93 where current is concentrated.
[0082]
(Other embodiments)
Next, a planar structure in the case where the separation band structure according to the present invention is provided in a semiconductor device including three or more transistors will be described.
[0083]
FIG. 9 is a plan view showing an arrangement state of each region in a semiconductor device including four transistors 1A, 2A, 1B, and 2B having basically the same structure as the vertical bipolar transistor according to the first embodiment. is there. As shown in the figure, the first separation portion 8 of the separation band 7 is formed in a cross shape so as to divide the chip into four, and the second separation portion 9 is provided on both sides of the first separation portion 8. . Each second separation unit 9 surrounds each transistor 1A, 2A, 1B, 2B. Further, base regions 12A, 22A, 12B, and 22B are formed inside the collector regions 11A, 21A, 11B, and 21B of the transistors 1A, 2A, 1B, and 2B, and the base regions 12A, 22A, 12B, and 22B The outer peripheral portions are all formed in a rectangular shape having the same size. Emitter regions 13A, 23A, 13B, and 23B are formed inside the base regions 12A, 22A, 12B, and 22B, respectively. All of the heat generating portions of the emitter regions 13A, 23A, 13B, and 23B are arranged at four corners, so that concentration of heat can be avoided.
[0084]
FIG. 10 is a plan view showing a structural example of the first separation unit 8 and the second separation unit 9 of the separation band 7 when the first to third transistors, which are three power transistors, are arranged. FIG. 11 is a plan view showing a structural example of the first separation unit 8 and the second separation unit 9 of the separation band 7 when the first to sixth transistors, which are six power transistors, are arranged. Even in such a case, it is possible to ensure electrical isolation between the transistors while providing three or six power transistors having equivalent electrical characteristics on a common semiconductor substrate.
[0085]
【The invention's effect】
According to the semiconductor device of the present invention, since the arrangement of the heat generating portions of the plurality of semiconductor elements separated by the separation band is provided at the corner portion so as to prevent heat from being accumulated in the center, The element isolation that allows the semiconductor elements to operate independently becomes possible, and the heat dissipation characteristics of the entire semiconductor device are improved.
[Brief description of the drawings]
FIG. 1 is a plan view of a semiconductor device provided with two vertical bipolar transistors according to a first embodiment.
2 is a cross-sectional view taken along line II-II shown in FIG.
FIG. 3 is a plan view for explaining a modification of the installation state of the first separation unit and the second separation unit in the separation band of the semiconductor device.
FIG. 4 is a plan view of a semiconductor device provided with an output transistor and a temperature detection transistor according to a second embodiment.
5 is a cross-sectional view taken along line VV shown in FIG.
FIG. 6 is a diagram showing data of variation in detected temperature between a semiconductor device according to a second embodiment and a conventional semiconductor device.
FIG. 7 is a cross-sectional view showing a structure of a power vertical MOSFET according to a third embodiment.
FIG. 8 is a circuit diagram showing an example of an audio speaker output circuit in which a conventional semiconductor element and the semiconductor element of the first embodiment are arranged.
FIG. 9 is a plan view showing an arrangement state of emitter regions of a semiconductor device provided with four power vertical bipolar transistors according to another embodiment.
FIG. 10 is a plan view showing a structure of a separation band for separating three transistors according to another embodiment.
FIG. 11 is a plan view showing a structure of a separation band for separating six transistors according to another embodiment.
[Explanation of symbols]
1 First vertical bipolar transistor
2 Second vertical bipolar transistor
3 Semiconductor substrate
4 Common collector area
5 Common collector contact area
6 Collector electrode
7 Separation zone
8 1st separation part
9 Second separation part
11 First collector region
21 Second collector region
12 First base region
22 Second base region
13 First emitter region
23 Second emitter region
50 Output transistor
51 Collector area
52 First base region
53 First emitter region
54 Collector electrode
55 First base electrode
56 First emitter electrode
58 First separation part
59 Second separator
60 Temperature detection transistor
61 Separator
62 Second base region
63 Second emitter region
65 Second base electrode
66 Second emitter electrode
81 Power Vertical MOSFET
83 Semiconductor substrate
84 Board area
85 Drain contact region
86 Drain electrode
87 Separator
88 1st separation part
89 Second separation part
92 P-type well region
93 Source region
95 Source electrode
96 Polysilicon gate
97 Gate electrode

Claims

A chip-shaped semiconductor substrate;
Two power vertical bipolar transistors provided on the semiconductor substrate, having substantially the same electrical characteristics as each other and having an emitter region as a heat generating portion;
A separation band for electrically separating the two power vertical bipolar transistors from each other;
2. A semiconductor device according to claim 1, wherein a heat generating portion in each emitter region of the two power vertical bipolar transistors is disposed in a diagonal portion of the chip shape.

The semiconductor device smell of claim 1 wherein Te,
A semiconductor device, wherein each of the bipolar transistors has a common collector region, and a base region and an emitter region are separated by the separation band.

A chip-shaped semiconductor substrate;
Four power vertical bipolar transistors provided in four regions including at least one corner of the semiconductor substrate, having substantially the same electrical characteristics as each other and having an emitter region serving as a heat generating unit;
A separation band for electrically separating the four power vertical bipolar transistors from each other;
Heating portion of the emitter region of the respective power vertical-type bipolar transistor, respectively and wherein a being disposed on the respective corners.

The semiconductor device smell of claim 3, wherein Te,
A semiconductor device, wherein each of the bipolar transistors has a common collector region, and a base region and an emitter region are separated by the separation band.