JP4140169B2 - Contactless power transmission system - Google Patents

Contactless power transmission system Download PDF

Info

Publication number
JP4140169B2
JP4140169B2 JP2000124565A JP2000124565A JP4140169B2 JP 4140169 B2 JP4140169 B2 JP 4140169B2 JP 2000124565 A JP2000124565 A JP 2000124565A JP 2000124565 A JP2000124565 A JP 2000124565A JP 4140169 B2 JP4140169 B2 JP 4140169B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
fet
current
secondary coil
circuit
p1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2000124565A
Other languages
Japanese (ja)
Other versions
JP2001309580A (en )
Inventor
秀明 安倍
元治 武藤
Original Assignee
松下電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、非接触電力伝達装置に関するものである。 The present invention relates to a contactless power transmission system.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
非接触電力技術を応用して実用化されている例は、シェーバーや電動歯ブラシ等の充電用途であり、数W程度の低出力に限られていた。 Examples in practical use by applying the non-contact power technology is charging applications such as shavers, electric toothbrushes, it has been limited to low power of several W. そして、2次側回路の整流方式としては、ダイオード整流方式が用いられてきた。 Then, the rectification scheme of the secondary circuit, the diode rectification system has been used.
【0003】 [0003]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
分離着脱式トランスによる磁気誘導を利用した非接触・無接点の電力伝送技術は、その金属接点レスという特徴により感電の根本的対策を施せることから、水まわりの電源としての用途が注目されつつある。 Power transmission technology contactless-free contacts using magnetic induction with detachable transformer is because amenable electric shock fundamental measures by the feature that the metal contacts less, while the application as a power source of the plumbing is noted . 安全で安心できる電源として使用するために、出力電圧が低電圧であるとともに機器の効率も低下せず、車用において既に実績のある12V程度の電源でなおかつ、いろいろな機器が使用できるよう50W以上の高出力化が必要となった。 For use as a power source safe and secure, the efficiency of the equipment together with the output voltage is low voltage does not drop, already yet the power of about 12V proven, 50 W or more to different devices can be used in a car higher output of the is needed. しかし、低電圧で高出力化を行うに従い出力電流も大きくなり、従来非接触給電装置の2次側回路で使用されているダイオード整流方式では整流損失が大きくなりダイオード等の放熱板のサイズも大きくなり実用的なサイズに収められないという問題が発生した。 However, the output current in accordance with performing the high output at low voltage also becomes large, and the size of the heat sink, such as diodes rectification loss is large in the diode rectification method used in the secondary circuit of a conventional non-contact power feeding device increases a problem that does not fit to be a practical size has occurred.
【0004】 [0004]
そこで従来から出力電圧が5V以下のスイッチング電源の整流部の損失低減に使用されている同期整流技術を非接触電力伝達装置に適用することを検討した。 Therefore the output voltage conventionally been studied to apply the non-contact power transmission system synchronous rectification techniques being used to reduce loss of the rectification section of the following switching power supply 5V. 同期整流技術とは、同期整流用スイッチング素子としてFETのスイッチング素子とFETの寄生ダイオードを使い、整流するサイクルに応じてFETのスイッチング素子をスイッチングさせてFETのスイッチング素子を介して整流電流を流すことで、FETの低いオン抵抗を利用して整流部の損失を低減させる技術である。 The synchronous rectification technique, using a parasitic diode of the switching element and the FET of the FET as a synchronous rectifying switching element, depending on the cycle of rectified by switching the switching element FET passing a rectified current through the switching element FET in a technique for reducing the loss of the rectifying portion by using a low on-resistance FET. 勿論、寄生ダイオードを内蔵しているFETの代わりに、スイッチング素子とスイッチング素子に並列に逆方向のダイオードを接続しても同じ動作をする。 Of course, instead of the FET with a built-in parasitic diode, be connected in the reverse direction of the diode in parallel to the switching element and the switching element performs the same operation.
【0005】 [0005]
非接触電力伝達装置は、直流電源を供給する電源部と、直流電源を高周波電源に変換するインバータ部と、インバータ部から高周波電力を供給される1次コイルと1次コイルから受電した電力を出力する2次コイルとが分離可能な分離着脱式トランスの1次コイルとで構成される1次側回路と、2次コイルと、2次コイルに並列に接続される負荷整合用コンデンサ及び2次コイルの出力電圧を整流する整流部とで構成される2次側回路とからなっている。 Contactless power transmission device, output and power supply unit for supplying DC power, an inverter unit for converting DC power to high frequency power source, the power received from the primary coil and the primary coil which is supplied with high frequency power from the inverter unit and the secondary coil has a primary side circuit consisting of the primary coil of the separable detachable transformer to the secondary coil and, for load matching is connected in parallel with the secondary coil capacitor and the secondary coil It has become an output voltage from the secondary circuit composed of a rectifier unit for rectifying. この時2次側に取り出せる有効電力を最大にして回路全体の効率を上げ、分離着脱式トランスの小型化を図るために、分離着脱式トランスの1次コイルと2次コイルとの間の漏れ磁束による漏れインダクタンスと2次コイルに並列に接続する負荷整合用コンデンサとにより回路全体の力率を改善している。 Increasing the efficiency of the entire circuit active power that can be extracted at this time the secondary side to the maximum, in order to reduce the size of the detachable transformer, leakage flux between the Detachable primary coil and the secondary coil of the transformer It has improved power factor of the whole circuit by the load matching capacitor connected in parallel to the leakage inductance and the secondary coil by.
【0006】 [0006]
ところが、前記負荷整合用コンデンサによる負荷整合を行うと、前記2次コイルの出力波形はスイッチング電源の2次コイル出力波形とは異なり、正弦波状あるいはさらに歪んだ波形となる、そのために、巻線間電圧あるいは補助巻線を利用した従来の同期整流用スイッチング素子の駆動信号生成方式では同期整流用スイッチング素子のオン時間が短いため整流効率が悪く、ダイオード整流方式より効率を上げることができなかった。 However, when a load matching by the load matching capacitors, the output waveform of the secondary coil is different from the secondary coil output waveform of the switching power supply, a sinusoidal or even distorted waveform, in order that, between the windings poor short for rectification efficiency on-time of the synchronous rectification switching element in the drive signal generation method of a conventional synchronous rectification switching element which utilizes a voltage or auxiliary winding, could not increase efficiency than diode rectification.
【0007】 [0007]
本発明は、上記事由に鑑みてなされたものであり、その目的は、2次側回路の整流効率を上げた非接触電力伝達装置を提供することにある。 The present invention has been made in view of the above circumstances, an object thereof is to provide a non-contact power transmission device increase the rectification efficiency of the secondary circuit.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
請求項1の発明は、直流電源を供給する電源部と、前記直流電源を高周波電源に変換するインバータ部と、前記インバータ部から高周波電力を供給される1次コイルと1次コイルから受電した電力を出力する2次コイルとが分離可能なトランスの前記1次コイルとで構成される1次側回路と、前記2次コイルと、前記2次コイルに並列に接続される負荷整合用コンデンサ及び前記2次コイルの出力電圧を整流する整流部とで構成される2次側回路とを有する非接触電力伝達装置において、 前記トランスの2次コイルはセンタータップを備え、スイッチング素子及び前記スイッチング素子に並列に逆接続されたダイオードとからなる第1,第2の同期整流要素を具備して、前記トランスの2次コイルのセンタータップではない両出力端に直列に Power of invention of claim 1, and a power supply unit for supplying DC power, which is receiving the DC power supply and the inverter unit for converting the high-frequency power source, a primary coil and a primary coil supplied with high frequency power from said inverter unit a primary side circuit consisting of said primary coil and a secondary coil for outputting the separable transformer, said a secondary coil, the load matching capacitors and the connected in parallel to the secondary coil the contactless power transfer system having a secondary circuit composed of a rectifier for rectifying the output voltage of the secondary coil, the transformer secondary coil has a center tap, parallel to the switching element and the switching element first consisting of reverse connected diodes, comprises a second synchronous rectifier, in series with both the output end is not a center tap of the secondary coil of the transformer つ互いに逆方向に接続する前記第1,第2の同期整流要素の前記トランスの2次コイルに接続していない各他端同士を接続して全波整流部を構成した前記整流部と、前記第1,第2の同期整流要素に流れる電流を検出する電流検知部と、先に導通し整流を終了しつつある前記第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき前記第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻に、前記第1の同期整流要素のスイッチング素子をオフにする駆動信号を出力する第1の駆動信号生成部と、前記第2の同期整流要素のスイッチング素子をオンにする駆動信号を出力する第2の駆動信号生成部とを有することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき One of the first to connect to the opposite directions to each other, and the rectifying portion are connected to each other ends not connected to said transformer secondary coil of the second synchronous rectifier constitute a full-wave rectifier, the first, a current detector for detecting current flowing in the second synchronous rectifier, a current value flowing through the first synchronous rectifier that is being finished to conduct earlier rectifier, the conduction for the next commutation the second synchronous rectifier starts to flow through the elements of the diode current and a phase equal time to perform, the first drive signal generation to output a driving signal to turn off the switching elements of the first synchronous rectifier and parts, characterized by a second drive signal generator for outputting a driving signal to turn on the switching elements of the second synchronous rectifier, reduce the rectification loss of the secondary circuit, the rectifying section the size of the heat radiating plate can be reduced of 回路全体の効率を上げることができる。 It can increase the efficiency of the entire circuit. また、全波整流することで半波整流よりも損失が少なく効率の良い整流を行える。 Further, it allows a good rectification loss is less efficient than the half-wave rectified by full-wave rectification. さらに、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができる。 Furthermore, by reducing the rectification loss of the secondary circuit, it is possible to reduce the size of the heat sink of the rectifier can increase the efficiency of the entire circuit.
【0009】 [0009]
請求項2の発明は、請求項1の発明において、一つの前記電流検知部の検出信号より前記第1の同期整流要素のスイッチング素子の駆動信号を生成し、前記第2の同期整流要素のスイッチング素子の駆動信号は前記第1の同期整流要素のスイッチング素子の駆動信号の反転信号とすることを特徴とし、駆動信号生成部の簡素化を図ることができ、低コスト化、小型化ができる。 According to a second aspect of the invention, in the invention of claim 1, to produce a single said from the detection signal of the current detection portion of the first drive signal of the switching elements of the synchronous rectifier, the switching of the second synchronous rectifier drive signal of the device is characterized in that an inverted signal of the drive signal of the switching elements of the first synchronous rectifier, it is possible to simplify the drive signal generating unit, cost reduction, downsizing possible.
【0010】 [0010]
請求項3の発明は、請求項1または2の発明において、前記電流検知部は、前記同期整流要素に直列に接続した電流検出用抵抗からなり、前記電流検出用抵抗の両端に発生する電圧に基づいて前記駆動信号生成部にて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、簡単な回路構成で電流検知部を構成できる。 The invention of claim 3 is the invention of claim 1 or 2, wherein the current detection unit, the synchronous rectification element consists current detecting resistor connected in series, the voltage generated at both ends of the current detection resistor based characterized by generating a driving signal of the switching element of the synchronous rectification element in the drive signal generation unit, it can form a current detection unit with a simple circuit configuration.
【0011】 [0011]
請求項4の発明は、請求項3の発明において、前記電流検出用抵抗の抵抗値は、前記電流検出用抵抗に流れる電流に対して発生する前記電流検出用抵抗の両端の電圧が前記駆動信号生成部にて前記同期整流要素のスイッチング素子を駆動できる電圧にまで増幅できる最小の電圧になる抵抗値であることを特徴とし、電流検知部での損失を減らすことができる。 The invention of claim 4 is the invention of claim 3, wherein the resistance value of the current detecting resistor, the current voltage across the sensing resistor is the drive signal generated with respect to the current flowing through the current detection resistor characterized in that at generator to a voltage capable of driving the switching element of the synchronous rectification element is a resistance value becomes the minimum voltage that can be amplified, it is possible to reduce the loss in the current detector.
【0012】 [0012]
請求項5の発明は、請求項1または2の発明において、前記電流検知部は、前記同期整流要素に直列に接続した1次コイル及び2次コイルとからなるカレントトランスと、前記カレントトランスの2次コイルの両端に並列に接続した抵抗と、前記抵抗の両端間の電圧を整流するために前記カレントトランスの2次コイルに直列に接続した整流ダイオードとから構成され、前記整流ダイオードから出力される前記電流検知部の出力に基づいて駆動信号生成部にて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、2次側回路の整流損失を減らすことができる。 The invention of claim 5 is the invention of claim 1 or 2, wherein the current detector includes a current transformer comprising a primary coil and a secondary coil connected in series with said synchronous rectifier, wherein the current transformer 2 a resistor connected in parallel across the next coil, wherein is composed of a rectifier diode connected in series with the current transformer secondary coil to rectify a voltage across the resistor, is outputted from the rectifier diode characterized by generating a driving signal of the switching element of the synchronous rectification element in the drive signal generation unit based on an output of the current detector, it is possible to reduce the rectification loss of the secondary circuit.
【0013】 [0013]
請求項6の発明は、請求項1乃至5いづれかの発明において、前記駆動信号生成部は、前記電流検知部の出力と基準電圧とを比較し、前記比較結果に基づいて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができる。 The invention of claim 6 is the invention either claims 1 to 5, wherein the drive signal generating unit compares the output with a reference voltage of the current detection unit, the switching of the synchronous rectification element based on the comparison result characterized by generating a driving signal of the device, to reduce the commutation losses of the secondary circuit, it is possible to reduce the size of the heat sink of the rectifier can increase the efficiency of the entire circuit.
【0014】 [0014]
請求項7の発明は、請求項1乃至6いづれかの発明において、前記第1及び第2の駆動信号生成部は、先に導通し整流を終了しつつある第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻における前記電流検知部の出力電圧と同じ電圧である基準電圧と、前記電流検知部の検出信号とを比較し、前記比較結果に基づいて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができる。 The invention of claim 7 is the invention either claims 1 to 6, wherein the first and second drive signal generating unit, the value of the current flowing through the first synchronous rectifier that is being finished to conduct first rectifier When a reference voltage is the same voltage as the output voltage of the current detection unit in the second synchronous rectifier current value starts to flow through the diode elements and the phase equals the time to perform a continuity for the next commutation, the current compares the detection signal of the detection unit, based on said comparison result and generating a driving signal of the switching element of the synchronous rectification element, reduces the commutation losses of the secondary circuit, the heat dissipation plate of the rectifying section size can be reduced, it is possible to increase the efficiency of the entire circuit.
【0015】 [0015]
請求項8の発明は、請求項1乃至6いづれかにおいて、前記第2の駆動信号生成部は、先に導通し整流を終了しつつある第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻に、前記第2の同期整流要素のスイッチング素子をオンにできる電圧にまで増幅した駆動信号を出力することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができる。 The invention of claim 8, in either claims 1 to 6, wherein the second drive signal generation section includes a current value flowing through the first synchronous rectifier that is being finished to conduct earlier rectification, following commutation the second synchronous rectifier diode time and the current value starts to flow is equal phases that should perform continuity for the drive signal amplified to a voltage which can turn on the switching elements of the second synchronous rectifier characterized in that output, to reduce the rectification loss of the secondary circuit, it is possible to reduce the size of the heat sink of the rectifier can increase the efficiency of the entire circuit.
【0016】 [0016]
請求項9の発明は、請求項1乃至8いづれか記載の発明において、前記インバータ部は、スイッチング素子を有するハーフブリッジのインバータからなり、前記スイッチング素子はゼロボルトスイッチングを行うことを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができる。 The invention of claim 9 is the invention according either claim 1 or 8, wherein the inverter unit includes an inverter half bridge with a switching element, the switching element is characterized by performing the zero voltage switching, the secondary side reduce the rectifier circuit loss, it can reduce the size of the heat sink of the rectifier can increase the efficiency of the entire circuit.
【0017】 [0017]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, an embodiment of the present invention with reference to the accompanying drawings.
【0018】 [0018]
参考例1 (Reference Example 1)
図1は参考例1の回路構成を示す。 Figure 1 shows a circuit configuration of Example 1. 電源部Aとインバータ部BとトランスT1の1次コイルL1とで1次側回路G1を構成し、トランスT1の2次コイルL2と負荷整合用コンデンサC1と同期整流要素を構成するFETQ1と電流検知部H1と駆動信号生成部E1と平滑部Fとで2次回路G2を構成する。 Power unit constitutes a primary circuit G1 in the primary coil L1 of the A and the inverter unit B and the transformer T1, constituting a synchronous rectifier and the secondary coil L2 and the load matching capacitor C1 of the transformer T1 FET Q1 and the current sensing constituting the secondary circuit G2 at the part H1 and the drive signal generation unit E1 and the smoothing unit F.
【0019】 [0019]
電源部Aは直流電力をインバータ部Bに供給し、インバータ部Bで高周波電力に変換され、前記高周波電力はトランスT1の1次コイルL1に供給される。 The power supply unit A supplies DC power to the inverter unit B, is converted into high frequency power by the inverter unit B, the high frequency power is supplied to the primary coil L1 of the transformer T1. トランスT1の2次コイルL2は、電磁結合により1次コイルL1より電力を受電し、2次コイルL2両端の電圧はFETQ1で半波整流され、半波整流された電圧は平滑部Fで平滑されて直流電圧を出力する。 The secondary coil L2 of the transformer T1, receives power from the primary coil L1 by electromagnetic coupling, the voltage of the secondary coil L2 ends are half-wave rectified by the FET Q1, a half-wave rectified voltage is smoothed by the smoothing unit F and outputs a DC voltage Te.
【0020】 [0020]
トランスT1の1次コイルL1と2次コイルL2とはお互いに絶縁物により所定のギャップ長だけ離間し、分離脱着できる構成になっている。 Spaced by a predetermined gap length by the insulator to each other and the primary coil L1 and the secondary coil L2 of the transformer T1, it has a structure which can separate desorption.
【0021】 [0021]
2次コイルL2に並列に接続されるコンデンサC1は負荷整合用であり、2次側回路G2で取り出せる有効電力を最大にして1次側回路G1から2次側回路G2への電力伝達の効率を上げている。 Capacitor C1 connected in parallel with the secondary coil L2 is for load matching, the efficiency of power transfer active power that can be extracted in the secondary circuit G2 from the primary circuit G1 in the maximum 2 to primary circuit G2 It is raising.
【0022】 [0022]
次に本参考例の同期整流動作について説明する。 It will be described synchronous rectification operation of the present embodiment.
【0023】 [0023]
FETQ1は、FET素子P1とFET素子P1に並列に逆方向に接続された寄生ダイオードD1とからなっている。 FETQ1 consists parasitic diode D1 Metropolitan connected in the reverse direction in parallel with the FET element P1 and the FET device P1. FETQ1に直列に接続された電流検知部H1はFETQ1に流れる電流を検出し、前記検出信号を駆動信号生成部E1に出力する。 Current detection portions H1 connected in series to the FETQ1 detects the current flowing in the FETQ1, and outputs the detection signal to the drive signal generating unit E1. 駆動信号生成部E1は、電流検知部H1からの検出信号が所定のしきい値以上であればFET素子P1をオンにする駆動信号を出力し、電流検知部H1からの信号が所定のしきい値以下であればFET素子P1をオフにする駆動信号を出力する。 Drive signal generating section E1, the current detection signal from the detection portions H1 outputs a drive signal to turn on the FET device P1 equal to or more than a predetermined threshold value, the threshold signal is given from the current detection portions H1 if the value below and outputs a drive signal to turn off the FET device P1.
【0024】 [0024]
電磁誘導によって1次コイルL1から2次コイルL2に誘導された起電力の極性が、FETQ1の寄生ダイオードD1の順方向と合致した時に寄生ダイオードD1には順方向電流が流れ、前記順方向電流を電流検知部H1で検出し、駆動信号生成部E1は電流検知部H1からの検出信号が前記しきい値を超えるとFET素子P1にオン信号を出力してFET素子P1はオンする。 Electromotive force polarity of which is derived from the primary coil L1 to the secondary coil L2 by electromagnetic induction, a forward current flows through the parasitic diode D1 when consistent with the forward direction of the parasitic diode D1 of the FET Q1, the forward current detected by the current detecting section H1, the drive signal generation unit E1 is turned on FET device P1 is in an oN signal to the FET device P1 when the detection signal exceeds the threshold from the current detector H1.
【0025】 [0025]
FET素子P1がオンすると当初寄生ダイオードD1を流れていた電流は寄生ダイオードD1に比べてFET素子P1のほうが抵抗が小さいので、FET素子P1のオン抵抗を介してFETQ1のソースからドレイン方向に流れる。 Since FET device P1 is the on to the current which has been flowing in the initial parasitic diode D1 is small resistance towards the FET device P1 compared to the parasitic diode D1, flows from a source of FETQ1 through the on-resistance of the FET element P1 in the drain direction. この時、FETQ1に整流電流が流れるサイクル中にFET素子のオン時間をできるだけ長くしたほうが、FETQ1での損失を小さくでき、整流損失を減らすことができる。 In this case, it is possible better to long as possible on-time of the FET devices during the cycle flows rectified current FETQ1 is possible to reduce the loss in the FETQ1, reduce commutation losses.
【0026】 [0026]
電磁誘導によって1次コイルL1から2次コイルL2に誘導される起電力が変化して2次コイルL2に誘導される起電力が小さくなると電流検知部H1から出力される検出信号も小さくなり、駆動信号生成部E1は電流検知部H1からの検出信号が前記しきい値より下がるとFET素子P1にオフ信号を出力してFET素子P1はオフする。 Detection signal electromotive force emf is induced from the primary coil L1 to the secondary coil L2 by electromagnetic induction is induced to the secondary coil L2 changes is output happens when the current detection portions H1 smaller decreases, the drive signal generating unit E1 is FET device P1 outputs an oFF signal to the FET device P1 when the detection signal falls below the threshold value from the current detection unit H1 is turned off.
【0027】 [0027]
さらに、2次コイルL2に誘導される起電力の極性が反転するとFET素子P1の寄生ダイオードD1には逆方向の電圧がかかるため、再び2次コイルL2に誘導された起電力の極性が反転するまでは寄生ダイオードD1には電流は流れず、平滑部Fの入力は半波整流波形となる。 Further, the parasitic diode D1 of the FET device P1 when the polarity of the electromotive force induced in the secondary coil L2 reverses it takes a reverse voltage, the polarity of the electromotive force is reversed induced again in the secondary coil L2 until current does not flow through the parasitic diode D1, the input of the smoothing unit F becomes half-wave rectified waveform. 半波整流出力は平滑部Fで平滑される。 Half-wave rectified output is smoothed by the smoothing unit F.
【0028】 [0028]
図2は、本参考例のFETQ1に流れる電流波形S1を示し、前記電流波形S1はなだらかに立ち上がり歪んだ波形となる。 Figure 2 shows a current waveform S1, which flows to the FETQ1 in the present embodiment, the current waveform S1 is a gradually rising distorted waveform.
【0029】 [0029]
この同期整流時の損失は、前記電流波形S1がFET素子P1のオンしきい値Kを超えてFET素子P1がオフからオンになる時間をt1、前記電流波形S1がFET素子P1のオンしきい値Kより下がりFET素子P1がオンからオフになる時間をt2、前記電流波形S1が0になる時間をt3、前記同期整流時のFET素子P1のオン抵抗をRon、FETQ1を流れる電流をI、寄生ダイオードD1の順方向電圧をVfとすると、一周期での総損失Wは、下記数1のように表される。 Loss during this synchronous rectification, the current waveform S1 is the time FET device P1 exceeds the ON threshold K of the FET element P1 is turned from OFF to ON t1, on the threshold of the current waveform S1 is FET device P1 the time down FET element P1 is turned off from on than the value K t2, the current waveform S1 is time t3 equal to 0, the current through the Ron, FET Q1 oN resistance of the FET element P1 during the synchronous rectification I, When the forward voltage of the parasitic diode D1 and Vf, total loss W in one cycle is expressed as the following equation 1.
【0030】 [0030]
【数1】 [Number 1]
【0031】 [0031]
このように、FETQ1に流れる電流を検出し、前記検出信号に同期した信号でFET素子P1を駆動すれば、FETQ1の寄生ダイオードD1に電流が流れる時間を短くすることができ、FETQ1での損失を低減できる。 Thus, by detecting a current flowing through FETQ1, said by driving the FET element P1 in signal synchronized with the detection signal, it is possible to shorten the parasitic diode time a current flows in D1 the FETQ1, the loss in the FETQ1 It can be reduced. その結果、放熱板のサイズを小さくできるため、2次側回路G2を小型化できる。 As a result, it is possible to reduce the size of the heat sink can be downsized secondary circuit G2.
【0032】 [0032]
参考例2 (Reference Example 2)
図3は参考例2の回路構成を示す。 Figure 3 shows the circuit configuration of Reference Example 2. 電源部A、インバータ部B、トランスT1の1次コイルL1からなる1次側回路G1の構成、動作は参考例1と同様なので省略する。 Power supply unit A, the inverter unit B, 1 primary circuit configuration of G1 consisting of the primary coil L1 of the transformer T1, the operation will be omitted because it is the same as in Reference Example 1.
【0033】 [0033]
トランスT1の2次コイルL2は出力端子が3つあるセンタータップ方式となっており、2次コイルL2両端の端子1及び3とセンタータップ端子2の3つの端子を有し、2次コイルL2の端子1−端子3間に並列に負荷整合用のコンデンサC1を接続する。 The secondary coil L2 of the transformer T1 has become the output terminals and there are three center tap method has three terminals of the secondary coil L2 across terminals 1 and 3 of the center tap terminal 2, the secondary coil L2 connecting a capacitor C1 for load matching in parallel between terminals 1 and 3. 2次コイルL2の端子1に直列に電流検知部H1を介して同期整流要素を構成するFETQ1のドレインを接続し、2次コイルL2の端子3に直列に電流検知部H3を介して同期整流要素を構成するFETQ2のドレインを接続する。 The drain of the FETQ1 constituting the synchronous rectifier via a current detection portions H1 in series to the terminal 1 of the secondary coil L2 is connected, synchronized to the terminal 3 of the secondary coil L2 via the current detector H3 in series rectifier to connect the drain of FETQ2 that make up the. FETQ1、Q2の各ソースは互いに接続し、平滑コンデンサC8の負極側に接続し、2次コイルL2の端子3は、チョークコイルL3を介して平滑コンデンサC8の正極側に接続する。 FET Q1, Q2 each source of connected together and connected to the negative electrode side of the smoothing capacitor C8, the terminal 3 of the secondary coil L2 via the choke coil L3 is connected to the positive electrode side of the smoothing capacitor C8.
【0034】 [0034]
次に、本参考例の動作について説明する。 Next, the operation of the present embodiment. FETQ1は、FET素子P1とFET素子P1に並列に逆方向の接続された寄生ダイオードD1とからなっている。 FETQ1 is made from the opposite direction of the connected parasitic diode D1 Metropolitan in parallel with the FET element P1 and the FET device P1. FETQ1に直列に接続された電流検知部H1はFETQ1に流れる電流を検出し、前記検出信号を駆動信号生成部E1に出力する。 Current detection portions H1 connected in series to the FETQ1 detects the current flowing in the FETQ1, and outputs the detection signal to the drive signal generating unit E1. 駆動信号生成部E1は、電流検知部H1からの検出信号が所定のしきい値以上であればFET素子P1をオンにする駆動信号を出力し、電流検知部H1からの信号が所定のしきい値以下であればFET素子P1をオフにする駆動信号を出力する。 Drive signal generating section E1, the current detection signal from the detection portions H1 outputs a drive signal to turn on the FET device P1 equal to or more than a predetermined threshold value, the threshold signal is given from the current detection portions H1 if the value below and outputs a drive signal to turn off the FET device P1.
【0035】 [0035]
同様にFETQ2は、FET素子P2とFET素子P2に並列に逆方向の接続れた寄生ダイオードD2とからなっている。 Similarly FETQ2 is made from the opposite direction of the connection the parasitic diode D2 Metropolitan in parallel with the FET element P2 and the FET device P2. FETQ2に直列に接続された電流検知部H2はFETQ2に流れる電流を検出し、前記検出信号を駆動信号生成部E2に出力する。 The current detection portion H2 connected in series with the FETQ2 detects the current flowing in the FETQ2, outputs the detection signal to the drive signal generating unit E2. 駆動信号生成部E2は、電流検知部H2からの検出信号が所定のしきい値以上であればFET素子P2をオンにする駆動信号を出力し、電流検知部H2からの信号が所定のしきい値以下であればFET素子P2をオフにする駆動信号を出力する。 Drive signal generating unit E2 is, the detection signal from the current detection portion H2 outputs a drive signal to turn on the FET device P2 equal to or more than a predetermined threshold value, the signal is a predetermined threshold from the current detection portion H2 if the value below and outputs a drive signal to turn off the FET device P2.
【0036】 [0036]
電磁誘導によって1次コイルL1から2次コイルL2の端子2−1間に誘導される起電力の極性が、FETQ1の寄生ダイオードD1の順方向と合致した時に寄生ダイオードD1に順方向電流が流れ、前記順方向電流を電流検知部H1にて検出し、駆動信号生成部E1は電流検知部H1の検出信号が前記しきい値を超えるとFET素子P1にオン信号を出力してFET素子P1はオンする。 Electromotive force polarity of which is induced between the terminals 2-1 of the electromagnetic induction by the primary coil L1 from the secondary coil L2, a forward current flows through the parasitic diode D1 when consistent with the forward direction of the parasitic diode D1 of the FET Q1, the forward current detected by the current detecting portions H1, FET device P1 outputs an oN signal to the FET device P1 when the detection signal exceeds the threshold value of the drive signal generation unit E1 is a current sensing unit H1 is oN to.
FET素子P1がオンすると当初寄生ダイオードD1を流れていた電流は寄生ダイオードD1に比べてFET素子P1のほうが抵抗が小さいので、FET素子P1のオン抵抗を介してFETQ1のソースからドレイン方向に流れる。 Since FET device P1 is the on to the current which has been flowing in the initial parasitic diode D1 is small resistance towards the FET device P1 compared to the parasitic diode D1, flows from a source of FETQ1 through the on-resistance of the FET element P1 in the drain direction. この時、 参考例1同様、FETQ1に整流電流が流れるサイクル中にFET素子のオン時間をできるだけ長くしたほうが、FETQ1での損失を小さくでき、整流損失を減らすことができる。 At this time, similar to Example 1, is better to as long as possible on-time of the FET devices during the cycle flows rectified current FET Q1, can reduce the loss in the FET Q1, it is possible to reduce the commutation losses.
【0037】 [0037]
電磁誘導によって1次コイルL1から2次コイルL2に誘導される起電力が変化して2次コイルL2に誘導される起電力が小さくなると電流検知部H1から出力される検出信号も小さくなり、駆動信号生成部E1は電流検知部H1からの検出信号が前記しきい値より下がるとFET素子P1にオフ信号を出力してFET素子P1はオフする。 Detection signal electromotive force emf is induced from the primary coil L1 to the secondary coil L2 by electromagnetic induction is induced to the secondary coil L2 changes is output happens when the current detection portions H1 smaller decreases, the drive signal generating unit E1 is FET device P1 outputs an oFF signal to the FET device P1 when the detection signal falls below the threshold value from the current detection unit H1 is turned off.
【0038】 [0038]
さらに、2次コイルL2に誘導された起電力の極性が反転するとFET素子P1の寄生ダイオードD1には逆方向の電圧がかかるため、再び2次コイルL2に誘導された起電力の極性が反転するまで寄生ダイオードD1には電流は流れない。 Further, the parasitic diode D1 of the FET device P1 the polarity of the induced in the secondary coil L2 electromotive force is inverted because it takes a reverse voltage, inverted electromotive force polarity of induced again in the secondary coil L2 no current flows through the parasitic diode D1 to.
【0039】 [0039]
一方この時、電磁誘導によって1次コイルL1から2次コイルL2の端子2−3間に誘導された起電力の極性は、FETQ2の寄生ダイオードD2の順方向と合致しているため、寄生ダイオードD2に順方向電流が流れ、FETQ2、FET素子P2、寄生ダイオードD2、電流検知部H2、駆動信号生成部E2は前記FETQ1、FET素子P1、寄生ダイオードD1、電流検知部H1、駆動信号生成部E1と同様の前記動作を行う。 On the other hand, at this time, electromotive force polarity of which induced between terminals 2-3 of the electromagnetic induction by the primary coil L1 from the secondary coil L2, since are consistent with the forward direction of the parasitic diode D2 of the FET Q2, the parasitic diode D2 the forward current flows, FET Q2, FET device P2, the parasitic diode D2, a current detecting portion H2, the drive signal generation unit E2 is the FET Q1, FET device P1, the parasitic diode D1, current detector H1, the drive signal generation unit E1 It performs the same said operations.
【0040】 [0040]
前記動作を繰り返して、FETQ1、Q2のソースと2次コイルL2の端子2間の電圧には全波整流された電圧が生じ、チョークコイルL3と平滑コンデンサC8とで平滑される。 Repeat the operation, FET Q1, a voltage which is full-wave rectified is generated in the source and the voltage between the terminals 2 of the secondary coil L2 of Q2, is smoothed by the choke coil L3 and a smoothing capacitor C8.
【0041】 [0041]
図4は、2次コイルL2の端子1−3間の誘導起電力波形S2と、2次コイルL2を流れる電流波形S3と、FETQ1、Q2のオンしきい値Kとを示している。 Figure 4 is a induced electromotive force waveform S2 in between the terminals 1-3 of the secondary coil L2, a current waveform S3 for flowing the secondary coil L2, indicates the ON threshold K of FET Q1, Q2. 負荷整合用のコンデンサC1の影響で、2次コイルL2の電流波形S3は歪んだ波形になり、2次コイルL2の端子1−3間に誘起する電圧波形S2は一定区間0Vである区間を挟んで正負に振動した波形となる。 The influence of the capacitor C1 for load matching, current waveform S3 of the secondary coil L2 becomes distorted waveform, the voltage waveform S2 of induced between the terminals 1-3 of the secondary coil L2 across the section is a fixed section 0V in the vibration waveform to the positive and negative. そのため、従来の補助巻線や2次コイル間電圧を利用したFETの駆動方式ではFETQ1、Q2のオンしきい値Kと前記電圧波形S2とを比較すると、FETの駆動信号は波形S4のようになり、FETQ1及びQ2をオンする時間が短いため整流効率が上がらない。 For that reason, in the conventional auxiliary winding and the driving method of the FET which uses a voltage between the secondary coil for comparing the voltage waveform S2 and on the threshold K of FET Q1, Q2, the drive signal of the FET as shown in a waveform S4 it, does not increase the rectification efficiency due to the short time to turn on the FETQ1 and Q2.
【0042】 [0042]
しかし、図5に示す様にFETQ1を流れる電流波形S5とFETQ1、Q2のオンしきい値Kとを比較し、またFETQ2を流れる電流波形S6とFETQ1、Q2のオンしきい値Kとを比較することで、FETQ1、Q2の駆動信号は各々波形S7、S8のようになり、図4の波形S4に比べてFETQ1、Q2のFET素子P1、P2のオン時間が長くなる。 However, compared with the on-threshold value K of the current waveform S5 and FETQ1, Q2 through the FETQ1 as shown in FIG. 5, and also compared with the current waveform S6 through the FET Q2 FETQ1, Q2 and turn on threshold K of it is, FET Q1, Q2 drive signal becomes each as waveforms S7, S8, FETQ1, Q2 oN time of the FET elements P1, P2 of longer than the waveform S4 in FIG. したがって、FET素子P1、P2に整流電流が流れる時間が長くなり、整流効率が上がる。 Therefore, time flows rectified current to the FET devices P1, P2 is increased, the rectification efficiency is improved.
【0043】 [0043]
また本参考例に示す2次コイルがセンタータップ方式であるトランスT1を用いた全波整流回路と参考例1に示す半波整流回路とを比較すると、同じ出力電流を流す場合、全波整流回路は半波整流回路に比べてFETに流す電流の最大値を小さくできる。 Further, when comparing the half-wave rectifier circuit shown in the full-wave rectifier circuit as in Reference Example 1 using the transformer T1 is a secondary coil center tap method shown in the reference example, when passing the same output current, the full-wave rectifier circuit It can reduce the maximum value of the current flowing through the FET compared to a half-wave rectifier circuit. FET素子P1,P2がオンした時の損失は電流の2乗に比例するので、本参考例では、FET素子P1,P2に流す電流を半波整流回路に比べて小さくでき、損失を減らすことができる。 Since FET elements P1, P2 loss when turned on is proportional to the square of the current, the present embodiment can be smaller than the current flowing in the FET devices P1, P2 to the half-wave rectifier circuit, to reduce the loss it can.
【0044】 [0044]
なお、図6に示す回路構成の様に、負荷整合用のコンデンサC1を2次コイルL2の端子1−端子2間に並列に接続し、負荷整合用のコンデンサC9を2次コイルL2の端子2−端子3間に並列に接続した場合も図4の負荷整合用のコンデンサC1と同様の効果が得られる。 Incidentally, as the circuit configuration shown in FIG. 6, the capacitor C1 for load matching and connected in parallel between the terminals 1 2 of the secondary coil L2, the terminal 2 of the capacitor C9 of the secondary coil L2 for load matching - even when connected in parallel between terminal 3 the same effect as the capacitor C1 for load matching in Figure 4 is obtained. さらに、前記コンデンサC1をFETQ1に並列に接続し、前記コンデンサC9をFETQ2並列に接続しても同様の効果が得られる。 Furthermore, the capacitor C1 connected in parallel with the FET Q1, a similar effect can be obtained by connecting the capacitor C9 parallel FET Q2.
【0045】 [0045]
なお、図1において負荷整合用コンデンサC1をFETQ1に並列に接続しても同様の効果が得られる。 The same effect can be connected in parallel to the load matching capacitors C1 to FETQ1 in FIG. 1 is obtained.
【0046】 [0046]
参考例3 (Reference Example 3)
図7は参考例3の回路構成を示し、交流電源を直流電源に変換する電源部Aと電源部Aからの直流入力を高周波電源に変換するインバータ部Bと、インバータ部Bの制御回路Jと、インバータ部Bから高周波電源を供給されるトランスT1の1次コイルL1とから1次側回路G1は構成され、トランスT1のセンタータップ式の2次コイルL2と、負荷整合用コンデンサC1と、電流検知部H1,H2と、駆動信号生成部E1,E2と、FETQ1,Q2とチョークコイルL3と、平滑コンデンサC8とで構成される2次側回路G2とからなっている。 Figure 7 shows a circuit configuration of Example 3, and the inverter unit B for converting a DC input from the power supply unit A and the power supply unit A for converting an AC power into DC power to high frequency power source, a control circuit J of the inverter section B , primary circuit G1 from the primary coil L1 Metropolitan of the transformer T1 is supplied with high frequency power from the inverter unit B is configured, and the secondary coil L2 of the center-tapped transformer T1, a load matching capacitors C1, current a detection section H1, H2, the drive signal generation unit E1, E2, and FET Q1, Q2 and the choke coil L3, formed of a secondary circuit and G2 composed of a smoothing capacitor C8.
【0047】 [0047]
2次側回路G2の構成、動作は参考例2の図3と同様なので説明は省略する。 Secondary circuit configuration of G2, operation is similar to FIG. 3 of Reference Example 2 explanation is omitted.
【0048】 [0048]
1次側回路G1の構成、動作について説明する。 Configuration of the primary circuit G1, operation will be described. 電源部Aは、交流電源Vsと交流電源Vsを全波整流する整流器D3とから構成され、インバータ部Bは整流器D3の出力端に並列に接続されたコンデンサC2、C3の直列回路と、整流器D3の出力端に並列に接続されたスイッチング素子Q3、Q4の直列回路と、スイッチング素子Q3、Q4に各々並列に接続されたコンデンサC4,C5とからなるハーフブリッジインバータ回路で構成され、制御回路Jはスイッチング素子Q3,Q4のスイッチング動作を制御するための電子回路から構成され、トランスT1の1次コイルL1の一端はコンデンサC1、C2の中点に接続され、他端はスイッチング素子Q1、Q2の中点に接続される。 Power supply unit A is constructed the AC power source Vs and the AC power source Vs from the rectifier D3 Prefecture for full-wave rectification, the inverter unit B is a series circuit of a capacitor C2, C3 which are connected in parallel to the output terminal of the rectifier D3, rectifier D3 a series circuit of switching elements Q3, Q4 connected in parallel to the output terminal of, consists of a half-bridge inverter circuit composed of a capacitor C4, C5 Metropolitan connected to each parallel to the switching element Q3, Q4, the control circuit J is consists electronic circuit for controlling the switching operation of the switching elements Q3, Q4, one end of the primary coil L1 of the transformer T1 is connected to the midpoint of the capacitors C1, C2, the other end in the switching elements Q1, Q2 It is connected to the point.
【0049】 [0049]
整流器D3で全波整流された電圧はコンデンサC2、C3で分圧され、スイッチング素子Q3,Q4は制御回路Jからの一定のデッドタイムを持った駆動信号により交互にオン・オフして1次コイルL1に高周波電圧を印加する。 Voltage full-wave rectified by the rectifier D3 is divided by the capacitors C2, C3, the switching elements Q3, Q4 are turned on and off alternately by a driving signal having a constant dead time from the control circuit J by a primary coil a high frequency voltage is applied to the L1.
【0050】 [0050]
また、スイッチング素子Q3、Q4に並列に接続されたコンデンサC4,C5により、スイッチング素子Q3,Q4のスイッチング動作をゼロ電圧スイッチング動作とすることができ、スイッチング素子Q3、Q4でのスイッチング損失を減少させることができる。 Further, the capacitor C4, C5 connected in parallel to the switching elements Q3, Q4, the switching operation of the switching elements Q3, Q4 can be a zero-voltage switching operation reduces the switching loss in the switching elements Q3, Q4 be able to.
【0051】 [0051]
またスイッチング素子Q3、Q4の駆動信号は一定のデッドタイムを持っているので、トランスT1の2次コイルL2の端子1−端子3間の電圧は図4の波形S2のようになるため、 参考例2と同様に電流検出回路H1、H2の検出信号から生成した駆動信号でFETQ1、Q2による同期整流を行えば、 参考例2同様に2次側回路G2の整流損失も減少できる。 Since the driving signals of the switching elements Q3, Q4 has a certain dead time, the voltage between the terminals 1 and 3 of the secondary coil L2 of the transformer T1 is made as a waveform S2 in FIG. 4, reference example by performing the synchronous rectification by FET Q1, Q2 by the drive signal generated from the detection signal of the current detection circuit H1, H2 as well as 2, reference example 2 can be similarly reduced also rectification loss of the secondary circuit G2.
【0052】 [0052]
また、図8に示す回路構成のようにトランスT1の1次コイルL1に並列にコンデンサC4を接続した場合も、図7の回路同様にゼロ電圧スイッチングを行える。 Further, even when connecting a capacitor C4 in parallel with the primary coil L1 of the transformer T1 as the circuit configuration shown in FIG. 8, as the circuit of FIG. 7 can perform zero voltage switching. 前記以外の図8の回路の構成、動作は図7の回路の構成、動作と同様なので説明は省略する。 Configuration of the circuit of Figure 8 except the, operation configuration of the circuit of Figure 7, description will operate with similar omitted.
【0053】 [0053]
このように本参考例によれば、2次側回路G2だけでなく、1次側回路G1での損失を減らして、回路全体の効率を上げて回路全体の小型化ができる。 According to the present embodiment, not only the secondary circuit G2, by reducing losses in the primary circuit G1, can miniaturize the entire circuit by increasing the efficiency of the entire circuit.
【0054】 [0054]
参考例4 (Reference Example 4)
図9は参考例4の回路構成を示す。 Figure 9 shows the circuit configuration of Reference Example 4. 基本的な回路構成、動作は参考例3の図7と同様で、FET素子P1の駆動信号生成部E1の駆動信号を反転器INV1を介して反転させた信号をFET素子P2の駆動信号とした点が図7に示す回路構成と異なる。 The basic circuit configuration, the operation is similar to that shown in FIG. 7 of Reference Example 3, a signal obtained by inverting through an inverter INV1 a drive signal of the drive signal generation unit E1 of the FET device P1 and the drive signal of the FET device P2 point is different from the circuit configuration shown in FIG. 前記以外の回路構成、動作については参考例3の図7と同様なので省略する。 Circuitry other than said, the operation will be omitted because it is similar to FIG. 7 of Reference Example 3.
【0055】 [0055]
図9に示す回路構成図のように、トランスT1の2次コイルL2にセンタータップ方式を用いた同期整流回路では、FETQ1、Q2に交互に電流が流れるようにFETQ1、Q2の駆動信号を制御するため、FETQ1、Q2の各駆動信号は、一方の駆動信号の反転信号となる。 As in the circuit diagram shown in FIG. 9, the synchronous rectifier circuit using the center tap system to the secondary coil L2 of the transformer T1, and controls the driving signal of the FET Q1, Q2 so that current flows alternately FET Q1, Q2 Therefore, FET Q1, Q2 each drive signal is the inverted signal of one of the drive signals. そこで、FETQ1の駆動信号生成部E1の駆動信号を反転器INV1を介して反転させた信号をFETQ2の駆動信号としてFETQ2を駆動することで、FETQ2の駆動回路の簡素化を図ることができ、低コスト化、小型化ができる。 Therefore, by driving the FETQ2 a signal obtained by inverting through an inverter INV1 a drive signal of the drive signal generation unit E1 of the FETQ1 as a drive signal of the FETQ2, it is possible to simplify the driving circuit of the FETQ2, low cost, can be reduced in size.
【0056】 [0056]
なお、2次側回路G2の整流回路として、同期整流を用いたフォワード方式を採用した場合にも、2つの整流及び転流用スイッチング素子にたいしても同様に応用できる。 Incidentally, as a rectifier circuit of the secondary side circuit G2, also in the case where the forward system using synchronous rectification, the two can rectifier and applications as well against commutation switching element.
【0057】 [0057]
参考例5 (Reference Example 5)
図10は参考例5の回路構成図を示す。 Figure 10 is a circuit diagram of Reference Example 5. 基本的な回路構成、動作は参考例3の図7とほぼ同様で、図10では、図7の電流検知部H1、H2を、各々FETQ1、Q2に直列に接続した抵抗R1、R2からなる電流検知部H3、H4に置き換えた点が異なる。 The basic circuit configuration and operation substantially similar to that of FIG. 7 of Reference Example 3, 10, a current detector H1, H2 in FIG. 7, each FET Q1, Q2 and a resistor R1, R2 connected in series to the current that was replaced by a detection unit H3, H4 are different. 前記以外の回路構成、動作については参考例3の図7と同様なので省略する。 Circuitry other than said, the operation will be omitted because it is similar to FIG. 7 of Reference Example 3.
【0058】 [0058]
参考例では、FETQ1、Q2に各々直列に接続された抵抗R1、R2の両端には各々FETQ1、Q2に流れる電流に比例した電圧が発生する。 In this reference example, FET Q1, Q2 voltage proportional to the current flowing through the respective FET Q1, Q2 at both ends of each series connected resistors R1, R2 to occur. 前記抵抗R1、R2の各両端電圧を駆動信号生成部E1、E2に各々入力し、駆動信号生成部E1、E2は、抵抗R1、R2の各両端電圧が所定のしきい値以上であればFET素子P1、P2を各々オンにする駆動信号を出力し、抵抗R1、R2の各両端電圧が所定のしきい値以下であればFET素子P1、P2を各々オフにする駆動信号を出力する。 Respectively enter the respective voltage across the resistor R1, R2 to the drive signal generator E1, E2, drive signal generator E1, E2 includes resistors R1, R2 FET if the voltage across at least the predetermined threshold It outputs a driving signal for each turn on the element P1, P2, each voltage across the resistor R1, R2 and outputs a drive signal for each off FET elements P1, P2 is equal to or less than a predetermined threshold value.
【0059】 [0059]
このように本参考例によれば、簡単な方法でFETQ1、Q2の電流を検出でき、前記検出信号を用いてFETQ1、Q2の駆動信号を生成することで参考例2同様にFETQ1、Q2に電流が流れる各整流サイクル中にできるだけ長い間FET素子P1、P2をオンにして、整流損失を減らすことができる。 Thus, according to the present embodiment, in a simple way to detect the FET Q1, Q2 of the current, using the detection signal FET Q1, Q2 of the driving signal Reference Example 2 Similarly by generating FET Q1, Q2 to the current Turn on as long as possible FET elements P1, P2 during each commutation cycle flows, it can be reduced commutation losses.
【0060】 [0060]
参考例6 (Reference Example 6)
図11は本参考例6の回路構成図を示し、基本的な回路構成、動作は参考例5の図10と同様で、図11では、図10の抵抗R1、R2を各々微小な抵抗値(例えば10mΩ)を有する抵抗R3、R4からなる電流検出部H5、H6に置き換え、駆動信号生成部E1、E2を各々オペアンプOP1、OP2からなる駆動信号生成部E3、E4に置き換えた点が異なる。 Figure 11 shows a circuit diagram of the reference example 6, the basic circuit configuration, the operation is similar to that shown in FIG. 10 of Reference Example 5, in FIG. 11, each small resistance value resistors R1, R2 in FIG. 10 ( for example replaced by the current detection unit H5, H6 comprising resistors R3, R4 with 10 m [Omega), the point is replaced with the drive signal generating unit E3, E4 each consisting of an operational amplifier OP1, OP2 a drive signal generator E1, E2 are different. 前記以外の回路構成、動作については参考例5の図10と同様なので省略する。 Circuitry other than said, the operation will be omitted because it is similar to FIG. 10 of Reference Example 5.
【0061】 [0061]
参考例では、FETQ1、Q2に各々直列に接続された抵抗R3、R4の抵抗値を微小な抵抗値(例えば10mΩ)とすることで、 参考例5に比べて抵抗R3、R4での損失を減らしている。 In this reference example, FET Q1, Q2 in each and connected in series resistors R3, small resistance the resistance value of R4 (for example, 10 m [Omega) that in the loss in the resistors R3, R4 as compared with Reference Example 5 It is reducing. しかし抵抗R3、R4の抵抗値を小さくしたことで抵抗R3、R4両端の電圧も小さくなるため、抵抗R3、R4両端の電圧を各々オペアンプOP1、OP2の反転入力端子と非反転入力端子とに入力し、オペアンプOP1、OP2で抵抗R3、R4の各両端電圧を、FETQ1、Q2を十分駆動できる電圧にまで差動増幅し、前記差動増幅したオペアンプOP1、OP2の出力をFET素子P1、P2の駆動信号とする。 However resistor R3, resistor by having a small resistance value of R4 R3, R4 for voltage across becomes small, each operational amplifier OP1, OP2 inverting input terminal and the non-inverting input terminal and the input of the resistors R3, R4 voltage across and, each voltage across the resistor R3, R4 operational amplifiers OP1, OP2, FET Q1, Q2 and a differential amplifier to a voltage capable of sufficiently driving the differential amplifier op amp OP1, OP2 output of the FET elements P1, P2 of a driving signal.
【0062】 [0062]
このように本参考例では、電流検知部H5、H6での損失を下げることができる。 Thus the present embodiment, it is possible to reduce the loss in the current detection unit H5, H6.
【0063】 [0063]
参考例7 (Reference Example 7)
図12は参考例7の回路構成図を示す。 Figure 12 is a circuit diagram of Reference Example 7. 基本的な回路構成、動作は参考例3の図7とほぼ同様で、図12では図7の電流検知部H1、H2を各々、1次コイルL4、L5と2次コイルL6、L7からなるカレントトランスCT1、CT2の2次コイルL6、L7に並列に抵抗R5、R6を各々接続し、前記2次コイルL6、L7に直列にダイオードD3、D4を各々接続し、ダイオードD3、D4を介して抵抗R5、R6に並列にコンデンサC6、C7、抵抗R7、R8及び定電圧ダイオードZD1、ZD2を各々接続した電流検知部H7、H8に置き換えた点と、図7の駆動信号生成部E1、E2を各々ダイオードD3、D4に直列に接続した増幅器AMP1、AMP2からなる駆動信号生成部E5、E6に置き換えた点とが異なる。 The basic circuit configuration and operation substantially similar to that of FIG. 7 of Reference Example 3, each current sensing unit H1, H2 in FIG. 7, FIG. 12, a current comprising a primary coil L4, L5 from the secondary coil L6, L7 trans CT1, CT2 respectively connecting the resistors R5, R6 in parallel with the secondary coil L6, L7 of each connecting the diodes D3, D4 in series with the secondary coil L6, L7, resistance through the diodes D3, D4 R5, each R6 capacitor C6 in parallel to, C7, and a point obtained by replacing the resistor R7, R8 and zener diode ZD1, ZD2 were each connected a current sensing unit H7, H8, the drive signal generator E1, E2 in Fig. 7 diodes D3, D4 and the point is replaced with the drive signal generating unit E5, E6 consisting amplifier AMP1, AMP2 connected in series to differ. 前記以外の回路構成、動作については参考例3の図7と同様なので省略する。 Circuitry other than said, the operation will be omitted because it is similar to FIG. 7 of Reference Example 3.
【0064】 [0064]
カレントトランスCT1、CT2の各1次コイルL4、L5に流れる電流をカレントトランスCT1、CT2の各2次コイルL6、L7で検出し、抵抗R5、R6の両端に各々電圧を発生させ、前記電圧はダイオードD3、D4で各々半波整流される。 Detecting a current flowing through each primary coil L4, L5 of the current transformer CT1, CT2 each secondary coil L6, L7 of the current transformer CT1, CT2, each generating a voltage across the resistor R5, R6, the voltage each diode D3, D4 are half-wave rectified. コンデンサC6、C7はノイズカット用であり、抵抗R7、R8はコンデンサC6、C7に蓄積された電荷を放出してAMP1、2の入力信号の立下りを急峻にする。 Capacitor C6, C7 is for noise cut resistance R7, R8 is a steep fall of the input signal AMP1,2 to release the charge accumulated in the capacitor C6, C7. また、定電圧ダイオードZD1、ZD2は増幅器AMP1、2の入力に増幅器AMP1、2の定格電圧を超えた電圧が入力されないように半波整流した電圧を一定電圧でクランプする。 The constant voltage diode ZD1, ZD2 clamps the voltage half-wave rectification so that the voltage exceeding the rated voltage of the amplifier AMP1,2 to the input of the amplifier AMP1,2 not input at a constant voltage.
【0065】 [0065]
そして、カレントトランスCT1、CT2の2次コイルL6、L7の出力電流は小さいためにFET素子P1、P2を駆動できないので、増幅器AMP1、AMP2で増幅し、前記増幅した駆動信号でFETQ1、Q2を駆動する。 Then, can not drive the FET elements P1, P2 for the output current of the secondary coil L6, L7 of the current transformer CT1, CT2 is small, amplified by an amplifier AMP1, AMP2, driving the FET Q1, Q2 by the drive signal the amplification to.
【0066】 [0066]
このように本参考例によれば、FETQ1、Q2を流れる電流を検出でき、前記検出信号を用いてFETQ1、Q2の駆動信号を生成することで参考例2同様にFETQ1、Q2に電流が流れる各整流サイクル中にできるだけ長い間FET素子P1、P2をオンにして、整流損失を減らすことができる。 According to the present embodiment, FET Q1, Q2 can detect current flowing through the respective FET Q1, Q2 current in Reference Example 2 Similarly FET Q1, Q2 by generating a drive signal flows using said detection signal Turn on as long as possible FET elements P1, P2 during commutation cycle, it is possible to reduce the commutation losses.
【0067】 [0067]
参考例8 (Reference Example 8)
図13の回路構成図を用いて参考例8を説明する。 Reference Example 8 will be described with reference to the circuit diagram of FIG. 13. 基本的な回路構成、動作は参考例7の図12とほぼ同様で、図13では、図12の増幅器AMP1、AMP2を、比較器CP1、CP2と比較器CP1、CP2の反転入力端子に基準電圧源E1、E2を各々接続した比較回路に置き換えた点が異なる。 The basic circuit configuration and operation substantially similar to Figure 12 of Example 7, 13, an amplifier AMP1, AMP2 of Fig. 12, a comparator CP1, CP2 comparators CP1, CP2 reference voltage to the inverting input terminal of the source E1, a point was replaced E2 to the comparison circuit each connecting a different. 前記以外の回路構成、動作については参考例7の図12と同様なので省略する。 Circuitry other than said, the operation will be omitted because it is similar to FIG. 12 of Reference Example 7.
【0068】 [0068]
本参考例では、ダイオードD3、D4で半波整流されたカレントトランスCT1、CT2の各2次コイルL6、L7の出力を各々比較器CP1、CP2の非反転入力端子に接続し、基準電圧源E1、E2を各々比較器CP1、CP2の反転入力端子に接続して、基準電圧源E1、E2の基準電圧を適切に設定することで、FETQ1、Q2に電流が流れる各整流サイクル中にできるだけ長い間FET素子P1、P2をオンにして、整流損失を減らすことができる。 In the present embodiment, by connecting the output of the diode D3, D4 in the secondary coil L6 of the half-wave rectified current transformer CT1, CT2, L7 each non-inverting input terminal of the comparator CP1, CP2, reference voltage source E1 , connected to each inverting input terminal of the comparator CP1, CP2 and E2, the reference voltage of the reference voltage source E1, E2 by appropriately setting, for as long as possible during each commutation cycle current flows in FET Q1, Q2 Check the FET elements P1, P2, it is possible to reduce the commutation losses.
【0069】 [0069]
図14は、本参考例におけるFETQ1を流れる電流波形S9と、基準電圧源E1の基準電圧M1と、比較器CP1の出力波形S10を示しており、前記波形S9が前記基準電圧M1を超えると前記波形S10はHレベルとなり、前記波形S9が前記基準電圧M1より下がると前記波形S10はLレベルとなる。 Figure 14 is a current waveform S9 through the FETQ1 in this reference example, the reference voltage M1 of the reference voltage source E1, shows the output waveform S10 in comparator CP1, the waveform S9, exceeds the reference voltage M1 and the waveform S10 becomes H level, the waveform S10 and the waveform S9, falls below the reference voltage M1 has an L level. したがって、基準電圧M1を適切に設定することで比較器CP1の出力波形S10がHレベルの区間を広くできる。 Therefore, the output waveform S10 in comparator CP1 by appropriately setting the reference voltage M1 can widen the H level section of the. FETQ2についても同様である。 The same is true for FETQ2.
【0070】 [0070]
即ちFETQ1、Q2に電流が流れる各整流サイクル中にできるだけ長い間FET素子P1、P2をオンにして、整流損失を減らすことができる。 That FET Q1, Q2 turn on as long as possible FET elements P1, P2 during each commutation cycle in which a current flows, it is possible to reduce commutation losses.
【0071】 [0071]
実施形態1 (Embodiment 1)
図13の回路構成図を用いて実施形態1を説明する。 The first embodiment will be described with reference to the circuit diagram of FIG. 13. 基本的な回路構成、動作については参考例8と同様なので省略する。 The basic circuit configuration, the operation will be omitted because it is the same as in Reference Example 8.
【0072】 [0072]
同期整流を行うためにオンしていたFET素子P1を有するFETQ1の電流は、負荷整合用コンデンサC6のために2次コイルL2に発生する誘導起電力に応じてなめらかに電流値が減少していく。 FETQ1 current having a FET device P1 which has been turned on to perform synchronous rectification, smooth current value according to the induced electromotive force generated in the secondary coil L2 for load matching capacitor C6 decreases . また次の半サイクルの同期整流を行うためにオンするFET素子P2を有するFETQ2も同様にコンデンサC6のために、FETQ1に流れる電流がゼロになる前に寄生ダイオードD2を介して電流が流れ始める。 Also for FETQ2 likewise capacitor C6 having a FET device P2 which is turned in order to perform synchronous rectification of the next half-cycle, current starts flowing through the parasitic diode D2 before the current flowing through the FETQ1 it is zero. そのため、FET素子P1、P2が同時にオンする可能性があり、整流が行われなくなる可能性がある。 Therefore, there is a possibility that FET elements P1, P2 are turned on at the same time, the rectification might not be performed.
【0073】 [0073]
そこで本実施形態では、FETQ1、Q2に流れる各電流が等しくなった時にそれまでオンしていたFET素子P1をオフにする駆動信号を比較器CP1から出力し、それまでオフしていたFET素子P2をオンにする駆動信号を比較器CP2から出力する。 FET in this embodiment forms condition is therefore, the output from the comparator CP1 a drive signal for turning off the FET device P1 which has been on until then when the respective current flowing through the FET Q1, Q2 becomes equal, has been turned off until then It outputs a drive signal to turn on the element P2 from the comparator CP2. また、逆の半サイクルも同様にFETQ1、Q2に流れる各電流が等しくなった時にそれまでオンしていたFET素子P2をオフにする駆動信号を比較器CP2から出力し、それまでオフしていたFET素子P1をオンにする駆動信号を比較器CP1から出力する。 Further, outputs a driving signal to turn off the FET device P2 which has been on until then when the respective current flowing in the opposite half cycle likewise FET Q1, Q2 becomes equal from the comparator CP2, was turned off until it It outputs a drive signal to turn on the FET device P1 from the comparator CP1.
【0074】 [0074]
このように、本実施形態によれば、FET素子P1、P2が同時にオンすることがなくなり、整流損失を減らせて放熱板を含む2次側回路G2を小型化できる。 Thus, according to this embodiment shaped condition, it prevents the FET elements P1, P2 are turned on simultaneously, can be secondary miniaturized circuit G2 including the heat radiation plate by reduced commutation losses.
【0075】 [0075]
実施形態2 (Embodiment 2)
図13の回路構成図を用いて実施形態2を説明する。 Embodiment 2 will be described with reference to the circuit diagram of FIG. 13. 基本的な回路構成、動作については実施形態1と同様なので省略する。 The basic circuit configuration, since the operation is the same as in Embodiment 1 is omitted.
【0076】 [0076]
実施形態1で説明したように、FETQ1、Q2に流れる各電流が等しくなった時にそれまでオンしていたFET素子P1をオフにする駆動信号を比較器CP1から出力し、それまでオフしていたFET素子P2をオンにする駆動信号を比較器CP2から出力する。 As described in Embodiment 1, and the output from the comparator CP1 a drive signal for turning off the FET device P1 which has been turned to it when the current is equal to flow in FET Q1, Q2, were turned off until it It outputs a drive signal to turn on the FET device P2 from the comparator CP2. また、逆の半サイクルも同様にFETQ1、Q2に流れる各電流が等しくなった時にそれまでオンしていたFET素子P2をオフにする駆動信号を比較器CP2から出力し、それまでオフしていたFET素子P1をオンにする駆動信号を比較器CP1から出力すれば、FET素子P1、P2が同時にオンすることなくなり、整流損失を減らせる。 Further, outputs a driving signal to turn off the FET device P2 which has been on until then when the respective current flowing in the opposite half cycle likewise FET Q1, Q2 becomes equal from the comparator CP2, was turned off until it if outputs a drive signal to turn on the FET device P1 from the comparator CP1, it eliminates that FET elements P1, P2 are turned on simultaneously, Heraseru rectification loss.
【0077】 [0077]
そこで、本実施形態では図13の回路構成においてカレントトランスCT1、CT2で検出した各検出信号をダイオードD3、D4で半波整流した出力電圧、即ち定電圧ダイオードZD1、ZD2の各出力電圧を比較器CP1、CP2の非反転入力端子に入力し、FETQ1、Q2に流れる各電流が等しくなった時の定電圧ダイオードZD1、ZD2の各出力電圧を基準電圧とする基準電圧源E1、E2を比較器CP1、CP2の反転入力端子に入力に各々接続して、比較器CP1、CP2の出力をFET素子P1、P2の各駆動信号とすることで、FET素子P1、P2が同時にオンすることがなくなり、整流損失を減らせて放熱板を含む2次側回路G2を小型化できる。 Therefore, the current transformer CT1, each detected signal detected by CT2 with diodes D3, D4 half-wave rectified output voltage in the circuit configuration of FIG. 13 in this embodiment form status, i.e. a constant voltage diode ZD1, the output voltage of ZD2 and input to the non-inverting input terminal of the comparator CP1, CP2, comparing a reference voltage source E1, E2 of the reference voltage the constant-voltage diode ZD1, the output voltage of ZD2 at the time when the respective current flowing through the FET Q1, Q2 are equal and respectively connected to the inverting input terminal of the vessel CP1, CP2, the output of the comparator CP1, CP2 with the drive signals of the FET elements P1, P2, prevents the FET elements P1, P2 are turned on at the same time can secondary miniaturized circuit G2 including the heat radiation plate by reduced commutation losses.
【0078】 [0078]
図15は、本実施形態におけるFETQ1を流れる電流波形S11、基準電圧源E1の基準電圧M2、比較器CP1の出力波形S12と、FETQ2を流れる電流波形S13、基準電圧源E2の基準電圧M3、比較器CP2の出力波形S14とを示す。 Figure 15 is a current waveform S11 through the FETQ1 of definitive to this embodiment shaped condition, the reference voltage M2 of the reference voltage source E1, an output waveform S12 in comparator CP1, the current waveform S13 through the FET Q2, the reference voltage M3 of the reference voltage source E2 shows an output waveform S14 in comparator CP2. FETQ1を流れる電流波形S11の大きさとFETQ2を流れる電流波形S13の大きさとが等しくなる時間t4において比較器CP1の出力をLにしてFET素子P1をオフにし、比較器CP2の出力をHにしてFET素子P2をオンにすることでFET素子P1、P2が同時にオンすることがなくなり、整流損失を減らせて放熱板を含む2次側回路G2を小型化できる。 FETQ1 the output of the comparator CP1 to L in size and time t4 which the size is equal to the current waveform S13 through the FETQ2 current waveform S11 flowing off the FET device P1 and, FET output of the comparator CP2 and the H prevents the FET elements P1, P2 are turned on simultaneously by turning on the element P2, can secondary miniaturized circuit G2 including the heat radiation plate by reduced commutation losses.
【0079】 [0079]
実施形態3 (Embodiment 3)
図12の回路構成図を用いて実施形態3を説明する。 The third embodiment will be described with reference to the circuit diagram of FIG. 12. 基本的な回路構成、動作については参考例7と同様なので省略する。 The basic circuit configuration, the operation will be omitted because it is the same as in Reference Example 7.
【0080】 [0080]
実施形態1で説明したように、FETQ1、Q2に流れる各電流が等しくなった時にそれまでオンしていたFETQ1をオフにする駆動信号を比較器CP1から出力し、それまでオフしていたFETQ2をオンにする駆動信号を比較器CP2から出力する。 As described in Embodiment 1, and the output from the comparator CP1 a driving signal to turn off the FETQ1 which has been on until then when the respective current flowing through the FETQ1, Q2 are equal, the FETQ2 which has been turned off until then It outputs a drive signal to turn on the comparator CP2. また、逆の半サイクルも同様にFETQ1、Q2に流れる各電流が等しくなった時にそれまでオンしていたFETQ2をオフにする駆動信号を比較器CP2から出力し、それまでオフしていたFETQ1をオンにする駆動信号を比較器CP1から出力すれば、FETQ1、Q2が同時にオンすることがなくなり、整流損失を減らせる。 Further, outputs a driving signal to turn off the FETQ2 which has been on until then when the respective current flowing in the opposite half cycle likewise FETQ1, Q2 becomes equal from the comparator CP2, the FETQ1 which has been turned off until then if outputs a drive signal to turn on the comparator CP1, it is not possible to FET Q1, Q2 are turned on simultaneously, Heraseru rectification loss.
【0081】 [0081]
そこで、本実施形態では図12の回路構成においてFETQ1、Q2に流れる電流が等しくなるときに、カレントトランスCT1、CT2で検出した各検出信号をダイオードD3、D4で半波整流した出力電圧、即ち定電圧ダイオードZD1、ZD2の各出力電圧を増幅器AMP1、2で各々増幅したFET素子P1、P2の各駆動信号が、FET素子P1、P2を十分オンできる電圧になるように、カレントトランスCT1の1次コイルL4と2次コイルL6との巻線比及び、カレントトランスCT2の1次コイルL5と2次コイルL7との巻線比を設定する。 Therefore, when the current flowing through the FET Q1, Q2 in the circuit configuration of FIG. 12 is equal in this embodiment shaped condition, the current transformer CT1, each detected signal detected by CT2 with diodes D3, D4 half-wave rectified output voltage, that constant voltage diode ZD1, ZD2 the drive signals of the FET elements P1, P2 which were each amplified by an amplifier AMP1,2 each output voltage of, so that a voltage can be sufficiently turned on FET devices P1, P2, of the current transformer CT1 winding ratio of the primary coil L4 and the secondary coil L6 and sets the winding ratio between the primary coil L5 and a secondary coil L7 of the current transformer CT2.
【0082】 [0082]
図16は、本実施形態におけるFET素子P1の駆動信号波形S15、FETQ1を流れる電流波形S16、定電圧ダイオードZD1のクランプ電圧N1と、FET素子P2の駆動信号波形S17、FETQ2を流れる電流波形S18、定電圧ダイオードZD2のクランプ電圧N2と、FET素子P1、P2を十分オンできる電圧Kとを示している。 Figure 16 is a current waveform S16 through the driving signal waveform S15, FET Q1 FET device P1 which definitive in this embodiment shaped condition, the clamp voltage N1 of the constant voltage diode ZD1, the current flowing in the driving signal waveform S17, FET Q2 FET device P2 waveform S18, the clamp voltage N2 of the constant voltage diode ZD2, shows the voltage K can be sufficiently turned on FET devices P1, P2. FETQ1を流れる電流波形S16の大きさとFETQ2を流れる電流波形S18の大きさとが等しくなる時間t5において、FET素子P1の駆動信号波形S15がFET素子P1、P2を十分オンできる電圧Kより下がってFET素子P1はオフになり、FET素子P2の駆動信号波形S17がFET素子P1、P2を十分オンできる電圧Kを超えてFET素子P2はオンになることでFET素子P1、P2が同時にオンすることがなくなり、整流損失を減らせて放熱板を含む2次側回路G2を小型化できる。 In size and time t5 when the magnitude is equal to the current waveform S18 through the FETQ2 current waveform S16 through the FET Q1, FET element drive signal waveform S15 in FET device P1 is lower than the voltage K can be sufficiently turned on FET devices P1, P2 P1 is turned off, prevents the FET elements P1, P2 by FET device P2 is made oN driving signal waveform S17 in FET device P2 exceeds the voltage K to sufficiently turn on the FET device P1, P2 are turned on at the same time can secondary miniaturized circuit G2 including the heat radiation plate by reduced commutation losses.
【0083】 [0083]
なお、前記波形S15、S17は定電圧電圧ダイオードZD1、ZD2のクランプ電圧N1、N2にクランプされる。 Note that the waveform S15, S17 is clamped to the clamp voltage N1, N2 of the constant voltage voltage diode ZD1, ZD2.
【0084】 [0084]
参考例9 (Reference Example 9)
図1に示す回路構成図のように、1つの同期整流用FETQ1を用いて半波整流を行う場合、FETQ1での整流損失を小さくするためにはFETQ1に電流が流れる整流サイクル中にできるだけ長い間FETQ1のFET素子P1をオンにする必要がある。 As the circuit diagram shown in FIG. 1, one synchronous if rectification FETQ1 with performing half-wave rectification as long as possible during the commutation cycle in which current flows in the FETQ1 in order to reduce the rectification loss in the FETQ1 there is a need to turn on the FET element P1 of FETQ1.
【0085】 [0085]
図1の電流検出部H1と駆動信号生成部E1とを、図13の電流検出部H9と駆動信号生成部E7に各々置き換えて、駆動信号生成部E7の比較器CP1の反転入力端子に接続している基準電圧源E1の基準電圧を0V付近にすることで、比較器CP1は前記整流サイクル中にできるだけ長い間FET素子P1をオンにする駆動信号を出力して、FETQ1での整流損失を減らせて放熱板を含む2次側回路G2を小型化できる。 The current detection unit H1 of FIG. 1 and the drive signal generating unit E1, and each replaced by a current detector H9 and the drive signal generation unit E7 of FIG. 13, and connected to the inverting input terminal of the comparator CP1 of the drive signal generation unit E7 a reference voltage of the reference voltage source E1 and has be to around 0V, the comparator CP1 is outputs a drive signal to turn on as long as possible FET element P1 in the rectification cycle, Reducing the rectification loss in the FETQ1 can secondary miniaturized circuit G2 including the heat dissipation plate Te.
【0086】 [0086]
上記以外の回路構成、動作については、 参考例1及び8で説明しているので省略する。 Circuitry other than the above, for the operation, since the described in Reference Example 1 and 8 will be omitted.
【0087】 [0087]
参考例10 (Reference Example 10)
図1に示す回路構成図のように、1つの同期整流用FETQ1を用いて半波整流を行う場合、FETQ1での整流損失を小さくするためにはFETQ1に電流が流れる整流サイクル中にできるだけ長い間FETQ1のFET素子P1をオンにする必要がある。 As the circuit diagram shown in FIG. 1, one synchronous if rectification FETQ1 with performing half-wave rectification as long as possible during the commutation cycle in which current flows in the FETQ1 in order to reduce the rectification loss in the FETQ1 there is a need to turn on the FET element P1 of FETQ1.
【0088】 [0088]
図1の電流検出部H1と駆動信号生成部E1とを、図12の電流検出部H7と駆動信号生成部E5に各々置き換えて、電流検出部H7のカレントトランスCT1の1次コイルL4と2次コイルL5の巻数比を大きくすることで、カレントトランスCT1の1次コイルL4に流れる電流が小さい時でも2次コイルL5の誘起電圧が大きくなり、FETQ1のFET素子P1をオンできる駆動信号が増幅器AMP1から出力される。 The current detection unit H1 of FIG. 1 and the drive signal generating unit E1, and each replaced by a current detector H7 and the drive signal generation unit E5 in FIG. 12, a primary coil L4 of the current transformer CT1 of the current detection unit H7 2-order by increasing the turns ratio of the coil L5, the induced voltage in the secondary coil L5 is increased even when the current flowing through the primary coil L4 of the current transformer CT1 is small, the drive signal can turn on the FET element P1 of FETQ1 an amplifier AMP1 It is output from. したがって、整流素子P1は前記整流サイクル中にできるだけ長い間オンになり、FETQ1での整流損失を減らせて放熱板を含む2次側回路G2を小型化できる。 Therefore, the rectifying element P1 becomes as long as possible on during the commutation cycle, can secondary miniaturized circuit G2 including the heat radiation plate by reduce the rectification loss in the FET Q1.
【0089】 [0089]
上記以外の回路構成、動作については、 参考例1及び7で説明しているので省略する。 Circuitry other than the above, for the operation, since the described in Reference Example 1 and 7 will be omitted.
【0090】 [0090]
【発明の効果】 【Effect of the invention】
請求項1の発明は、直流電源を供給する電源部と、前記直流電源を高周波電源に変換するインバータ部と、前記インバータ部から高周波電力を供給される1次コイルと1次コイルから受電した電力を出力する2次コイルとが分離可能なトランスの前記1次コイルとで構成される1次側回路と、前記2次コイルと、前記2次コイルに並列に接続される負荷整合用コンデンサ及び前記2次コイルの出力電圧を整流する整流部とで構成される2次側回路とを有する非接触電力伝達装置において、 前記トランスの2次コイルはセンタータップを備え、スイッチング素子及び前記スイッチング素子に並列に逆接続されたダイオードとからなる第1,第2の同期整流要素を具備して、前記トランスの2次コイルのセンタータップではない両出力端に直列に Power of invention of claim 1, and a power supply unit for supplying DC power, which is receiving the DC power supply and the inverter unit for converting the high-frequency power source, a primary coil and a primary coil supplied with high frequency power from said inverter unit a primary side circuit consisting of said primary coil and a secondary coil for outputting the separable transformer, said a secondary coil, the load matching capacitors and the connected in parallel to the secondary coil the contactless power transfer system having a secondary circuit composed of a rectifier for rectifying the output voltage of the secondary coil, the transformer secondary coil has a center tap, parallel to the switching element and the switching element first consisting of reverse connected diodes, comprises a second synchronous rectifier, in series with both the output end is not a center tap of the secondary coil of the transformer つ互いに逆方向に接続する前記第1,第2の同期整流要素の前記トランスの2次コイルに接続していない各他端同士を接続して全波整流部を構成した前記整流部と、前記第1,第2の同期整流要素に流れる電流を検出する電流検知部と、先に導通し整流を終了しつつある前記第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき前記第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻に、前記第1の同期整流要素のスイッチング素子をオフにする駆動信号を出力する第1の駆動信号生成部と、前記第2の同期整流要素のスイッチング素子をオンにする駆動信号を出力する第2の駆動信号生成部とを有することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき One of the first to connect to the opposite directions to each other, and the rectifying portion are connected to each other ends not connected to said transformer secondary coil of the second synchronous rectifier constitute a full-wave rectifier, the first, a current detector for detecting current flowing in the second synchronous rectifier, a current value flowing through the first synchronous rectifier that is being finished to conduct earlier rectifier, the conduction for the next commutation the second synchronous rectifier starts to flow through the elements of the diode current and a phase equal time to perform, the first drive signal generation to output a driving signal to turn off the switching elements of the first synchronous rectifier and parts, characterized by a second drive signal generator for outputting a driving signal to turn on the switching elements of the second synchronous rectifier, reduce the rectification loss of the secondary circuit, the rectifying section the size of the heat radiating plate can be reduced of 回路全体の効率を上げることができるという効果がある。 There is an effect that can increase the efficiency of the entire circuit. また、全波整流することで半波整流よりも損失が少なく効率の良い整流を行えるという効果がある。 Further, there is an effect that allows a good rectification loss is less efficient than the half-wave rectified by full-wave rectification. さらに、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができるという効果がある。 Furthermore, by reducing the rectification loss of the secondary circuit, it is possible to reduce the size of the heat sink of the rectifying unit, there is an effect that can increase the efficiency of the entire circuit.
【0091】 [0091]
請求項2の発明は、請求項1の発明において、一つの前記電流検知部の検出信号より前記第1の同期整流要素のスイッチング素子の駆動信号を生成し、前記第2の同期整流要素のスイッチング素子の駆動信号は前記第1の同期整流要素のスイッチング素子の駆動信号の反転信号とすることを特徴とし、駆動信号生成部の簡素化を図ることができ、低コスト化、小型化ができるという効果がある。 According to a second aspect of the invention, in the invention of claim 1, to produce a single said from the detection signal of the current detection portion of the first drive signal of the switching elements of the synchronous rectifier, the switching of the second synchronous rectifier that the driving signal of the device is characterized in that an inverted signal of the drive signal of the switching elements of the first synchronous rectifier, it is possible to simplify the drive signal generator, cost reduction can be downsized effective.
【0092】 [0092]
請求項3の発明は、請求項1または2の発明において、前記電流検知部は、前記同期整流要素に直列に接続した電流検出用抵抗からなり、前記電流検出用抵抗の両端に発生する電圧に基づいて前記駆動信号生成部にて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、簡単な回路構成で電流検知部を構成できるという効果がある。 The invention of claim 3 is the invention of claim 1 or 2, wherein the current detection unit, the synchronous rectification element consists current detecting resistor connected in series, the voltage generated at both ends of the current detection resistor based characterized by generating a driving signal of the switching element of the synchronous rectification element in the drive signal generating section, there is an effect that it constitutes a current detector with a simple circuit configuration.
【0093】 [0093]
請求項4の発明は、請求項3の発明において、前記電流検出用抵抗の抵抗値は、前記電流検出用抵抗に流れる電流に対して発生する前記電流検出用抵抗の両端の電圧が前記駆動信号生成部にて前記同期整流要素のスイッチング素子を駆動できる電圧にまで増幅できる最小の電圧になる抵抗値であることを特徴とし、電流検知部での損失を減らすことができるという効果がある。 The invention of claim 4 is the invention of claim 3, wherein the resistance value of the current detecting resistor, the current voltage across the sensing resistor is the drive signal generated with respect to the current flowing through the current detection resistor characterized in that at generator to a voltage capable of driving the switching element of the synchronous rectification element is a resistance value becomes the minimum voltage that can be amplified, there is an effect that it is possible to reduce the loss in the current detector.
【0094】 [0094]
請求項5の発明は、請求項1または2の発明において、前記電流検知部は、前記同期整流要素に直列に接続した1次コイル及び2次コイルとからなるカレントトランスと、前記カレントトランスの2次コイルの両端に並列に接続した抵抗と、前記抵抗の両端間の電圧を整流するために前記カレントトランスの2次コイルに直列に接続した整流ダイオードとから構成され、前記整流ダイオードから出力される前記電流検知部の出力に基づいて駆動信号生成部にて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、2次側回路の整流損失を減らすことができるという効果がある。 The invention of claim 5 is the invention of claim 1 or 2, wherein the current detector includes a current transformer comprising a primary coil and a secondary coil connected in series with said synchronous rectifier, wherein the current transformer 2 a resistor connected in parallel across the next coil, wherein is composed of a rectifier diode connected in series with the current transformer secondary coil to rectify a voltage across the resistor, is outputted from the rectifier diode characterized by generating a driving signal of the switching element of the synchronous rectification element in the drive signal generation unit based on an output of the current detector, there is an effect that it is possible to reduce the rectification loss of the secondary circuit.
【0095】 [0095]
請求項6の発明は、請求項1乃至5いづれかの発明において、前記駆動信号生成部は、前記電流検知部の出力と基準電圧とを比較し、前記比較結果に基づいて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができるという効果がある。 The invention of claim 6 is the invention either claims 1 to 5, wherein the drive signal generating unit compares the output with a reference voltage of the current detection unit, the switching of the synchronous rectification element based on the comparison result characterized by generating a driving signal of the device, to reduce the commutation losses of the secondary circuit, it is possible to reduce the size of the heat sink of the rectifying unit, there is an effect that can increase the efficiency of the entire circuit.
【0096】 [0096]
請求項7の発明は、請求項1乃至6いづれか記載の発明において、前記第1及び第2の駆動信号生成部は、先に導通し整流を終了しつつある第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻における前記電流検知部の出力電圧と同じ電圧である基準電圧と、前記電流検知部の検出信号とを比較し、前記比較結果に基づいて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができるという効果がある。 The invention of claim 7 is the invention according either claim 1 or 6, wherein the first and second drive signal generating section, a current flowing through the first synchronous rectifier that is being finished to conduct first rectifier value, and the reference voltage is the same voltage as the output voltage of the current detection unit in the second synchronous rectifier current value starts to flow through the diode elements and the phase equals the time to perform a continuity for the next commutation, the compares the detection signal of the current detector, the comparison result and generating a driving signal of the switching element of the synchronous rectification element based on, it reduces the commutation losses of the secondary circuit, the heat radiation of the rectification section can reduce the size of the plate, there is an effect that can increase the efficiency of the entire circuit.
【0097】 [0097]
請求項8の発明は、請求項1乃至6いづれか記載の発明において、前記第2の駆動信号生成部は、先に導通し整流を終了しつつある第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻に、前記第2の同期整流要素のスイッチング素子をオンにできる電圧にまで増幅した駆動信号を出力することを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができるという効果がある。 The invention of claim 8 is the invention according either claim 1 or 6, wherein the second drive signal generation section includes a current value flowing through the first synchronous rectifier that is being finished to conduct first rectifier, the next second synchronous rectifier starts to flow through the elements of the diode current and a phase equal time to perform conduction for rectification, and amplified to a voltage that can turn on the switching elements of the second synchronous rectifier characterized by outputting a drive signal, to reduce the rectification loss of the secondary circuit, it is possible to reduce the size of the heat sink of the rectifying unit, there is an effect that can increase the efficiency of the entire circuit.
【0098】 [0098]
請求項9の発明は、請求項1乃至8いづれか記載の発明において、前記インバータ部は、スイッチング素子を有するハーフブリッジのインバータからなり、前記スイッチング素子はゼロボルトスイッチングを行うことを特徴とし、2次側回路の整流損失を減らして、整流部の放熱板のサイズを小さくでき、回路全体の効率を上げることができるという効果がある。 The invention of claim 9 is the invention according either claim 1 or 8, wherein the inverter unit includes an inverter half bridge with a switching element, the switching element is characterized by performing the zero voltage switching, the secondary side reduce the rectifier circuit loss, can reduce the size of the heat sink of the rectifying unit, there is an effect that can increase the efficiency of the entire circuit.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 本発明の参考例1,9,10の回路構成を示す図である。 1 is a diagram showing a circuit configuration of the reference example 1, 9, 10 of the present invention.
【図2】 本発明の参考例1のFETに流れる電流波形を示す図である。 2 is a diagram showing the waveform of the current flowing through the FET of Example 1 of the present invention.
【図3】 本発明の参考例2の回路構成を示す図である。 3 is a diagram showing a circuit configuration of Example 2 of the present invention.
【図4】 本発明の参考例2の回路動作を示す図である。 4 is a diagram illustrating a circuit operation of Reference Example 2 of the present invention.
【図5】 本発明の参考例2のFET素子のスイッチング動作を示す図である。 5 is a diagram showing a switching operation of the FET element of the reference example 2 of the present invention.
【図6】 本発明の参考例2の回路構成を示す図である。 6 is a diagram showing a circuit configuration of Example 2 of the present invention.
【図7】 本発明の参考例3の回路構成を示す図である。 7 is a diagram showing a circuit configuration of Example 3 of the present invention.
【図8】 本発明の参考例3の回路構成を示す図である。 8 is a diagram showing a circuit configuration of Example 3 of the present invention.
【図9】 本発明の参考例4の回路構成を示す図である。 9 is a diagram showing a circuit configuration of Example 4 of the present invention.
【図10】 本発明の参考例5の回路構成を示す図である。 Is a diagram showing a circuit configuration of the reference example 5 of the present invention; FIG.
【図11】 本発明の参考例6の回路構成を示す図である。 11 is a diagram showing a circuit configuration of Example 6 of the present invention.
【図12】 本発明の実施形態3、参考例7の回路構成を示す図である。 [12] Embodiment 3 of the present invention, is a diagram showing a circuit configuration of Reference Example 7.
【図13】 本発明の実施形態1,2、参考例8の回路構成を示す図である。 [13] the first and second embodiments of the present invention, is a diagram showing a circuit configuration of the reference example 8.
【図14】 本発明の参考例8のスイッチング動作を示す図である。 14 is a diagram showing a switching operation of Reference Example 8 of the present invention.
【図15】 本発明の実施形態2のスイッチング動作を示す図である。 Is a diagram showing a switching operation of the second embodiment of the present invention; FIG.
【図16】 本発明の実施形態3のスイッチング動作を示す図である。 16 is a diagram showing a switching operation of the third embodiment of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
A 電源部 B インバータ部 C1 コンデンサ D1 寄生ダイオード E1 駆動信号生成部 F 平滑部 G1 1次側回路 G2 2次側回路 H1 電流検知部 L1 1次コイル L2 2次コイル P1 FET素子 Q1 FET A power supply unit B inverter unit C1 capacitor D1 parasitic diode E1 drive signal generator F smoothing unit G1 1 primary circuit G2 2 primary circuit H1 current detection unit L1 1 primary coil L2 2 coil P1 FET devices Q1 FET
T1 トランス T1 transformer

Claims (9)

  1. 直流電源を供給する電源部と、前記直流電源を高周波電源に変換するインバータ部と、前記インバータ部から高周波電力を供給される1次コイルと1次コイルから受電した電力を出力する2次コイルとが分離可能なトランスの前記1次コイルとで構成される1次側回路と、前記2次コイルと、前記2次コイルに並列に接続される負荷整合用コンデンサ及び前記2次コイルの出力電圧を整流する整流部とで構成される2次側回路とを有する非接触電力伝達装置において、 A power supply unit for supplying DC power, an inverter unit for converting the DC power to high frequency power source, and a secondary coil for outputting the electric power received from the primary coil and the primary coil which is supplied with high frequency power from said inverter unit There a primary side circuit consisting of said primary coil of the separable transformer, and the secondary coil, the output voltage of the secondary coil load matching capacitors and the secondary coil is connected in parallel to the the contactless power transfer system having a secondary circuit composed of a rectifier unit for rectifying,
    前記トランスの2次コイルはセンタータップを備え、 The transformer secondary coil has a center tap,
    スイッチング素子及び前記スイッチング素子に並列に逆接続されたダイオードとからなる第1,第2の同期整流要素を具備して、前記トランスの2次コイルのセンタータップではない両出力端に直列に且つ互いに逆方向に接続する前記第1,第2の同期整流要素の前記トランスの2次コイルに接続していない各他端同士を接続して全波整流部を構成した前記整流部と、 First consisting of a switching element and the switching elements in the reverse diode connected in parallel, comprise a second synchronous rectifier, in series with and to each other at both the output end is not a center tap of the secondary coil of the transformer the first to be connected to the reverse direction, and the rectifying portion are connected to each other ends not connected to said transformer secondary coil of the second synchronous rectifier constitute a full-wave rectifier,
    前記第1,第2の同期整流要素に流れる電流を検出する電流検知部と、 A current detector for detecting a current flowing through the first, second synchronous rectifier,
    先に導通し整流を終了しつつある前記第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき前記第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻に、前記第1の同期整流要素のスイッチング素子をオフにする駆動信号を出力する第1の駆動信号生成部と、前記第2の同期整流要素のスイッチング素子をオンにする駆動信号を出力する第2の駆動信号生成部とを有する A current flowing through said first synchronous rectifier that is being finished to conduct first rectifier, and the current value starts to flow through the diode of the second synchronous rectifier to perform continuity for the next commutation phase the equal time, the first drive signal generator for outputting a driving signal to turn off the switching elements of the first synchronous rectifier, a drive signal for turning on the switching elements of the second synchronous rectifier and a second drive signal generator outputting
    ことを特徴とする非接触電力伝達装置。 Contactless power transmission apparatus characterized by.
  2. 一つの前記電流検知部の検出信号より前記第1の同期整流要素のスイッチング素子の駆動信号を生成し、前記第2の同期整流要素のスイッチング素子の駆動信号は前記第1の同期整流要素のスイッチング素子の駆動信号の反転信号とすることを特徴とする請求項1記載の非接触電力伝達装置。 Generates a drive signal of the switching elements of one of the current detector of the detection signal from said first synchronous rectifier, the drive signal of the switching elements of the second synchronous rectifier switching of said first synchronous rectifier non-contact power transmission device according to claim 1, characterized in that an inverted signal of the drive signal device.
  3. 前記電流検知部は、前記同期整流要素に直列に接続した電流検出用抵抗からなり、前記電流検出用抵抗の両端に発生する電圧に基づいて前記駆動信号生成部にて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とする請求項1または2記載の非接触電力伝達装置。 Wherein the current detection unit, the synchronous rectification element consists current detecting resistor connected in series, the current the synchronization at on the basis of the detection across the voltage generated by the resistor the drive signal generator rectifier of a switching element a contactless power transmission system according to claim 1, wherein generating a driving signal.
  4. 前記電流検出用抵抗の抵抗値は、前記電流検出用抵抗に流れる電流に対して発生する前記電流検出用抵抗の両端の電圧が前記駆動信号生成部にて前記同期整流要素のスイッチング素子を駆動できる電圧にまで増幅できる最小の電圧になる抵抗値であることを特徴とする請求項3記載の非接触電力伝達装置。 Resistance of the current detecting resistor can drive the switching elements of the synchronous rectifier voltages of the current detection resistor across which occurs with respect to the current flowing through the current detection resistor in the drive signal generation unit a contactless power transmission system according to claim 3, characterized in that the resistance value becomes the minimum voltage that can be amplified to a voltage.
  5. 前記電流検知部は、前記同期整流要素に直列に接続した1次コイル及び2次コイルとからなるカレントトランスと、前記カレントトランスの2次コイルの両端に並列に接続した抵抗と、前記抵抗の両端間の電圧を整流するために前記カレントトランスの2次コイルに直列に接続した整流ダイオードとから構成され、前記整流ダイオードから出力される前記電流検知部の出力に基づいて駆動信号生成部にて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とする請求項1または2記載の非接触電力伝達装置。 The current detector includes a current transformer comprising a primary coil and a secondary coil connected in series with said synchronous rectifier, said connected in parallel to both ends of the current transformer secondary coil resistance, both ends of the resistor wherein in order to rectify the voltage between configured in the current transformer secondary coil and a rectifier diode connected in series, said at driving signal generation unit based on an output of the current detector output from the rectifier diode a contactless power transmission system according to claim 1, wherein generating a driving signal of the switching elements of the synchronous rectifier.
  6. 前記駆動信号生成部は、前記電流検知部の出力と基準電圧とを比較し、前記比較結果に基づいて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とする請求項1乃至5いづれか記載の非接触電力伝達装置。 The drive signal generating unit, the comparison between output and the reference voltage of the current sensing unit, according to claim 1, wherein generating a driving signal of the switching element of the synchronous rectification element based on the comparison result non-contact power transmission device according either.
  7. 前記第1及び第2の駆動信号生成部は、先に導通し整流を終了しつつある第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻における前記電流検知部の出力電圧と同じ電圧である基準電圧と、前記電流検知部の検出信号とを比較し、前記比較結果に基づいて前記同期整流要素のスイッチング素子の駆動信号を生成することを特徴とする請求項1乃至6いづれか記載の非接触電力伝達装置。 It said first and second drive signal generating section includes a current value flowing through the first synchronous rectifier that is being finished to conduct earlier rectification, the second synchronous rectifier to perform continuity for the next commutation comparing the reference voltage and the current value starts to flow through the elements of the diode is the same voltage as the output voltage of the current detector at equal time phase, and a detection signal of the current detector, the based on the comparison result non-contact power transmission device according either claim 1, wherein generating a driving signal of the switching elements of the synchronous rectifier.
  8. 前記第2の駆動信号生成部は、先に導通し整流を終了しつつある第1の同期整流要素を流れる電流値と、次の整流のために導通を行うべき第2の同期整流要素のダイオードに流れ始める電流値とが相等しくなる時刻に、前記第2の同期整流要素のスイッチング素子をオンにできる電圧にまで増幅した駆動信号を出力することを特徴とする請求項1乃至6いづれか記載の非接触電力伝達装置。 The second driving signal generating unit, the value of the current flowing through the first synchronous rectifier that is being finished to conduct earlier rectification and, the second synchronous rectifier to perform continuity for the next commutation diode to the current value starts to flow the phase equals the time, of the second synchronous rectifier of outputting a driving signal amplified according either claim 1 to 6, wherein up to a voltage of the switching element can be turned on contactless power transmission system.
  9. 前記インバータ部は、スイッチング素子を有するハーフブリッジのインバータからなり、前記スイッチング素子はゼロボルトスイッチングを行うことを特徴とする請求項1乃至8いづれか記載の非接触電力伝達装置。 The inverter unit includes an inverter half bridge with a switching element, the switching element is non-contact power transmission device according either claim 1 to 8, characterized in that the zero volt switching.
JP2000124565A 2000-04-25 2000-04-25 Contactless power transmission system Active JP4140169B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000124565A JP4140169B2 (en) 2000-04-25 2000-04-25 Contactless power transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000124565A JP4140169B2 (en) 2000-04-25 2000-04-25 Contactless power transmission system

Publications (2)

Publication Number Publication Date
JP2001309580A true JP2001309580A (en) 2001-11-02
JP4140169B2 true JP4140169B2 (en) 2008-08-27

Family

ID=18634677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000124565A Active JP4140169B2 (en) 2000-04-25 2000-04-25 Contactless power transmission system

Country Status (1)

Country Link
JP (1) JP4140169B2 (en)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234893A1 (en) 2002-07-26 2004-02-12 Sipra Patententwicklungs- Und Beteiligungsgesellschaft Mbh Device with a stationary and a movable member and a device for the simultaneous transmission of electrical energy and information between these components
JP2005278270A (en) * 2004-03-24 2005-10-06 Shindengen Electric Mfg Co Ltd Rectifying device
JP4533654B2 (en) * 2004-04-02 2010-09-01 有限会社大分Tlo Power Supply
KR100547289B1 (en) * 2005-05-18 2006-01-20 주식회사 피에스텍 Synchronous rectifier type series resonant converter for operating in intermittence mode
WO2007008646A3 (en) 2005-07-12 2008-02-28 Massachusetts Inst Technology Wireless non-radiative energy transfer
US7825543B2 (en) 2005-07-12 2010-11-02 Massachusetts Institute Of Technology Wireless energy transfer
US8115448B2 (en) 2007-06-01 2012-02-14 Michael Sasha John Systems and methods for wireless power
US9421388B2 (en) 2007-06-01 2016-08-23 Witricity Corporation Power generation for implantable devices
US9396867B2 (en) 2008-09-27 2016-07-19 Witricity Corporation Integrated resonator-shield structures
US8278784B2 (en) * 2008-07-28 2012-10-02 Qualcomm Incorporated Wireless power transmission for electronic devices
US8947041B2 (en) 2008-09-02 2015-02-03 Qualcomm Incorporated Bidirectional wireless power transmission
US8532724B2 (en) 2008-09-17 2013-09-10 Qualcomm Incorporated Transmitters for wireless power transmission
US8643326B2 (en) 2008-09-27 2014-02-04 Witricity Corporation Tunable wireless energy transfer systems
US9160203B2 (en) 2008-09-27 2015-10-13 Witricity Corporation Wireless powered television
US8598743B2 (en) 2008-09-27 2013-12-03 Witricity Corporation Resonator arrays for wireless energy transfer
US8933594B2 (en) 2008-09-27 2015-01-13 Witricity Corporation Wireless energy transfer for vehicles
US9602168B2 (en) 2010-08-31 2017-03-21 Witricity Corporation Communication in wireless energy transfer systems
US8692412B2 (en) 2008-09-27 2014-04-08 Witricity Corporation Temperature compensation in a wireless transfer system
US8922066B2 (en) 2008-09-27 2014-12-30 Witricity Corporation Wireless energy transfer with multi resonator arrays for vehicle applications
US8629578B2 (en) 2008-09-27 2014-01-14 Witricity Corporation Wireless energy transfer systems
US9105959B2 (en) 2008-09-27 2015-08-11 Witricity Corporation Resonator enclosure
US9106203B2 (en) 2008-09-27 2015-08-11 Witricity Corporation Secure wireless energy transfer in medical applications
US8901778B2 (en) 2008-09-27 2014-12-02 Witricity Corporation Wireless energy transfer with variable size resonators for implanted medical devices
US9601270B2 (en) 2008-09-27 2017-03-21 Witricity Corporation Low AC resistance conductor designs
US8957549B2 (en) 2008-09-27 2015-02-17 Witricity Corporation Tunable wireless energy transfer for in-vehicle applications
US9246336B2 (en) 2008-09-27 2016-01-26 Witricity Corporation Resonator optimizations for wireless energy transfer
US9544683B2 (en) 2008-09-27 2017-01-10 Witricity Corporation Wirelessly powered audio devices
US9515494B2 (en) 2008-09-27 2016-12-06 Witricity Corporation Wireless power system including impedance matching network
US9601261B2 (en) 2008-09-27 2017-03-21 Witricity Corporation Wireless energy transfer using repeater resonators
US8587153B2 (en) 2008-09-27 2013-11-19 Witricity Corporation Wireless energy transfer using high Q resonators for lighting applications
WO2010036980A1 (en) 2008-09-27 2010-04-01 Witricity Corporation Wireless energy transfer systems
US8723366B2 (en) 2008-09-27 2014-05-13 Witricity Corporation Wireless energy transfer resonator enclosures
US8482158B2 (en) 2008-09-27 2013-07-09 Witricity Corporation Wireless energy transfer using variable size resonators and system monitoring
US8772973B2 (en) 2008-09-27 2014-07-08 Witricity Corporation Integrated resonator-shield structures
US8410636B2 (en) 2008-09-27 2013-04-02 Witricity Corporation Low AC resistance conductor designs
US8912687B2 (en) 2008-09-27 2014-12-16 Witricity Corporation Secure wireless energy transfer for vehicle applications
US9184595B2 (en) 2008-09-27 2015-11-10 Witricity Corporation Wireless energy transfer in lossy environments
US8963488B2 (en) 2008-09-27 2015-02-24 Witricity Corporation Position insensitive wireless charging
US8907531B2 (en) 2008-09-27 2014-12-09 Witricity Corporation Wireless energy transfer with variable size resonators for medical applications
US9065423B2 (en) 2008-09-27 2015-06-23 Witricity Corporation Wireless energy distribution system
US9035499B2 (en) 2008-09-27 2015-05-19 Witricity Corporation Wireless energy transfer for photovoltaic panels
US8937408B2 (en) 2008-09-27 2015-01-20 Witricity Corporation Wireless energy transfer for medical applications
US8901779B2 (en) 2008-09-27 2014-12-02 Witricity Corporation Wireless energy transfer with resonator arrays for medical applications
US9744858B2 (en) 2008-09-27 2017-08-29 Witricity Corporation System for wireless energy distribution in a vehicle
US8946938B2 (en) 2008-09-27 2015-02-03 Witricity Corporation Safety systems for wireless energy transfer in vehicle applications
US8400017B2 (en) 2008-09-27 2013-03-19 Witricity Corporation Wireless energy transfer for computer peripheral applications
US9318922B2 (en) 2008-09-27 2016-04-19 Witricity Corporation Mechanically removable wireless power vehicle seat assembly
US8669676B2 (en) 2008-09-27 2014-03-11 Witricity Corporation Wireless energy transfer across variable distances using field shaping with magnetic materials to improve the coupling factor
US8928276B2 (en) 2008-09-27 2015-01-06 Witricity Corporation Integrated repeaters for cell phone applications
US9577436B2 (en) 2008-09-27 2017-02-21 Witricity Corporation Wireless energy transfer for implantable devices
US8947186B2 (en) 2008-09-27 2015-02-03 Witricity Corporation Wireless energy transfer resonator thermal management
US8497601B2 (en) 2008-09-27 2013-07-30 Witricity Corporation Wireless energy transfer converters
US9601266B2 (en) 2008-09-27 2017-03-21 Witricity Corporation Multiple connected resonators with a single electronic circuit
US9093853B2 (en) 2008-09-27 2015-07-28 Witricity Corporation Flexible resonator attachment
US8362651B2 (en) 2008-10-01 2013-01-29 Massachusetts Institute Of Technology Efficient near-field wireless energy transfer using adiabatic system variations
JP5577896B2 (en) * 2009-10-07 2014-08-27 Tdk株式会社 Wireless power supply apparatus and the wireless power transmission system
US8878394B2 (en) * 2010-02-25 2014-11-04 Qualcomm Incorporated Wireless power receiver
EP2421122A1 (en) * 2010-08-13 2012-02-22 Hochschule Für Angewandte Wissenschaften FH München Wireless energy transmission with weakly coupled resonators
WO2012049911A1 (en) * 2010-10-15 2012-04-19 三洋電機株式会社 Charge/discharge circuit
KR20120102316A (en) 2011-03-08 2012-09-18 삼성전자주식회사 System for wireless power transmission and reception
US9948145B2 (en) 2011-07-08 2018-04-17 Witricity Corporation Wireless power transfer for a seat-vest-helmet system
US9384885B2 (en) 2011-08-04 2016-07-05 Witricity Corporation Tunable wireless power architectures
CA2848040A1 (en) 2011-09-09 2013-03-14 Witricity Corporation Foreign object detection in wireless energy transfer systems
US9318257B2 (en) 2011-10-18 2016-04-19 Witricity Corporation Wireless energy transfer for packaging
CN104023894B (en) * 2011-10-31 2016-06-15 弗罗纽斯国际有限公司 Power supply means comprises a resistance welding torch arranged on
WO2013067484A1 (en) 2011-11-04 2013-05-10 Witricity Corporation Wireless energy transfer modeling tool
EP2807720A4 (en) 2012-01-26 2015-12-02 Witricity Corp Wireless energy transfer with reduced fields
US9343922B2 (en) 2012-06-27 2016-05-17 Witricity Corporation Wireless energy transfer for rechargeable batteries
US9287607B2 (en) 2012-07-31 2016-03-15 Witricity Corporation Resonator fine tuning
US9595378B2 (en) 2012-09-19 2017-03-14 Witricity Corporation Resonator enclosure
CN104885327A (en) 2012-10-19 2015-09-02 无线电力公司 Foreign object detection in wireless energy transfer systems
US9449757B2 (en) 2012-11-16 2016-09-20 Witricity Corporation Systems and methods for wireless power system with improved performance and/or ease of use
JP2014112993A (en) * 2012-12-05 2014-06-19 Nec Lighting Ltd Rectifier circuit and rectification method
JP2016534698A (en) 2013-08-14 2016-11-04 ワイトリシティ コーポレーションWitricity Corporation Impedance tuning
US9780573B2 (en) 2014-02-03 2017-10-03 Witricity Corporation Wirelessly charged battery system
US9952266B2 (en) 2014-02-14 2018-04-24 Witricity Corporation Object detection for wireless energy transfer systems
US9842687B2 (en) 2014-04-17 2017-12-12 Witricity Corporation Wireless power transfer systems with shaped magnetic components
US9892849B2 (en) 2014-04-17 2018-02-13 Witricity Corporation Wireless power transfer systems with shield openings
US9837860B2 (en) 2014-05-05 2017-12-05 Witricity Corporation Wireless power transmission systems for elevators
EP3140680A1 (en) 2014-05-07 2017-03-15 WiTricity Corporation Foreign object detection in wireless energy transfer systems
US9954375B2 (en) 2014-06-20 2018-04-24 Witricity Corporation Wireless power transfer systems for surfaces
WO2016007674A1 (en) 2014-07-08 2016-01-14 Witricity Corporation Resonator balancing in wireless power transfer systems
WO2016006386A1 (en) * 2014-07-10 2016-01-14 三菱電機株式会社 Control device and control method for vehicle dynamo
US9843217B2 (en) 2015-01-05 2017-12-12 Witricity Corporation Wireless energy transfer for wearables
JP5996755B2 (en) * 2015-10-13 2016-09-21 パイオニア株式会社 Power transmission device and a power transmission method
WO2017066322A3 (en) 2015-10-14 2017-05-26 Witricity Corporation Phase and amplitude detection in wireless energy transfer systems
WO2017070227A1 (en) 2015-10-19 2017-04-27 Witricity Corporation Foreign object detection in wireless energy transfer systems
US10075019B2 (en) 2015-11-20 2018-09-11 Witricity Corporation Voltage source isolation in wireless power transfer systems
WO2017139406A1 (en) 2016-02-08 2017-08-17 Witricity Corporation Pwm capacitor control

Also Published As

Publication number Publication date Type
JP2001309580A (en) 2001-11-02 application

Similar Documents

Publication Publication Date Title
US6201719B1 (en) Controller for power supply and method of operation thereof
US6687137B1 (en) Resonant switching power supply circuit with voltage doubler output
US7269038B2 (en) Vrms and rectified current sense full-bridge synchronous-rectification integrated with PFC
US7301785B2 (en) Switching power supply circuit
US6400584B1 (en) Two stage switching power supply for connecting an AC power source to a load
US20030185026A1 (en) DC power supply device with constant power output level
US6747883B2 (en) Switching power supply circuit
US7158389B2 (en) Switching power supply circuit
US6396717B2 (en) Switching power supply having an improved power factor by voltage feedback
JPH06209574A (en) Power supply circuit
US20070195560A1 (en) Switching power supply circuit
JP2008125198A (en) Non-contact feeder system
JPH07115774A (en) Power supply
US6839245B2 (en) Switching power supply circuit
KR20040028312A (en) Contactless battery charging system using induction coupling method
JP2006081263A (en) Bidirectional dc-dc converter
CN101064438A (en) Uninterruption power supply capable of providing sine wave output AC voltage
JP2003284264A (en) Contactless power feeding system
US20030161169A1 (en) Single-stage converter compensating power factor
US6535407B1 (en) DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit
JP2004319296A (en) Electromagnetic induction heating device
US20040252528A1 (en) Switching power source device
EP1156580A2 (en) Switching power supply apparatus with active clamp circuit
JP2003250233A (en) Non-contact power transmission apparatus
CN101496267A (en) Multiphase DC to DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250