JP4128985B2 - デジタル音声周波数良質化装置 - Google Patents

デジタル音声周波数良質化装置 Download PDF

Info

Publication number
JP4128985B2
JP4128985B2 JP2004229691A JP2004229691A JP4128985B2 JP 4128985 B2 JP4128985 B2 JP 4128985B2 JP 2004229691 A JP2004229691 A JP 2004229691A JP 2004229691 A JP2004229691 A JP 2004229691A JP 4128985 B2 JP4128985 B2 JP 4128985B2
Authority
JP
Japan
Prior art keywords
digital
signal
cpu
frequency response
speaker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004229691A
Other languages
English (en)
Other versions
JP2006050338A (ja
Inventor
許黄月華
Original Assignee
淇譽電子科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 淇譽電子科技股▲分▼有限公司 filed Critical 淇譽電子科技股▲分▼有限公司
Priority to JP2004229691A priority Critical patent/JP4128985B2/ja
Publication of JP2006050338A publication Critical patent/JP2006050338A/ja
Application granted granted Critical
Publication of JP4128985B2 publication Critical patent/JP4128985B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)

Description

本発明は、デジタル音声周波数良質化装置に係わり、特に運算方式を利用して平たい周波数レスポンス曲線を出力可能に処理するデジタル音声周波数良質化装置に関するものである。
従来では、スピーカー本体の周波数レスポンス曲線の不好適なことを改善するために、また、音声ボックスによって二次周波数レスポンス曲線の不好適なことを生じるようになることを防止するために、一般的にはその電気回路中に補償電気回路を加入することによって、スピーカーと音声ボックスの周波数のレスポンス曲線に対し調整を実行する。また、従来の補償電気回路の構成は下記のようである。
その一、従来の補償電気回路には、複数の受動素子を使用し、例えば、多くのインダクタンスや、コンデンサーや、抵抗などからなるロー・パス・フィルターや、ハイ・パス・フィルターや、バンド・パス・フィルターなどの複数種の形式のフィルター同士を利用し、直列的に接続することや、並列的に接続することなどによって、減衰または増加などの方式によって周波数レスポンスの不好適な課題を解消するものである。しかしながら、前記の方式による場合では、周波数レスポンスの不好適な課題を解消できるが、それは、複数のインダクタンスやコンデンサーや抵抗などを配列組み合わせるので、ある場合では、その周波数曲線においてはさらに多くの周波数点が補正を要する場合に、その困難さが相対的に向上されてしまい、且つ所要する素子の点数も相対的に増加してしまうようになる。そのため、体積が増大される場合に、そのコストも向上され、且つこのような方式は、普段では、単に一部の修正しか実行できなく、全面の補正を実行することが不可能である。
その二、前記の従来の補償電気回路が使用される素子の体積が大きくなるのを改善するために、全体の電気回路の体積が相対的に増大する課題を解消するために、アンプを使用することによって、フィルターを取り替える方法が提案され、それは、前記のアンプ同士においては、アンプの特性を利用して主動アンプとしてのハイ・パス・アンプとロー・パス・アンプとバンド・パス・アンプなどの運用することによって、その倍率を拡大し、且つ適当に“+、−”の操作を実行し、且つ複数セットを直列的に接続し、または並列的に接続して所要する周波数曲線を取得する。それにしても、アンプ同士電気回路に要する素子の体積がフィルターを使用する場合より小さくなっているが、それらの使用される素子の個数がさらに多くなり、調整されたい周波数点が多くなる場合に、所要するレベル数が多くなり、こうすると、体積とコストを増加するほかに、容易にディストーションを生じるようになり、その設計の困難さも相対的に向上されてしまう。
また、フィルターまたはアンプによって補償電気回路を創作する場合に、それらは同じような一つの欠点を有し、つまり、スピーカー本体が改変後に、その周波数レスポンス曲線のことも必ず変わり、そのため、スピーカーと音声ボックスには変更を実施される場合に、すべての電気回路を改めて設定する必要がある。もし、スピーカーまたは音声ボックスが変更を実行できない場合に、その周波数レスポンス曲線が調整不能になり、これも設計における重大な課題である。
そのため、前記の従来物には依然として多くの課題を有し、良好な設計ではなく、至極改善される必要がある。
本発明の発明者は、前記の従来の補償電気回路の生成されるそれぞれの項の課題に鑑みて、力を注いで改良及び創作を実行し、複数年間の苦労をして研究開発を進めた結果、とうとう本発明のデジタル音声周波数良質化装置を提出するに至った。
本発明は、随時に取得したスピーカーと音声ボックスの周波数レスポンス曲線をコンピュータにおいて先に適当に模擬調整を実行してから、その曲線情報を記憶保存することによって優れる周波数レスポンス曲線を有させるようにするデジタル音声周波数良質化装置を提供することをその主要な解決しようとする課題とする。
また、本発明は、その製造過程中において、単にスピーカーと音声ボックスとの周波数レスポンス曲線を記憶しているロム(Read only memory,ROM)を電気回路基板に挿着すると、随時にその設計を変更できる目的を図れる、デジタル音声周波数良質化装置を提供することをその第二の解決しようとする課題とする。
また、本発明は、CPUを介してDSP運算結果をシリアル信号に転換してから、デジタル/アナログ信号コンバータへ送信してアナログ信号に転換することによってDSPが複雑な運算を実行する場合の負担を減少できるようにし、音声の質の目的を維持することができるようにした、デジタル音声周波数良質化装置を提供することをその第三の解決しようとする課題とする。
また、本発明は、先にデジタル/アナログ信号コンバータの出力最大レベルを設定しておき、パワーアンプに過大な信号が入力される場合に、カッティング・ディストーションを生成することを防止し、従来の方式のように、複数の素子と複合の電気回路を使用することによって圧縮回路を創作してカッティング・ディストーションを改善できるようにしたデジタル音声周波数良質化装置を提供することをその第四の解決しようとする課題とする。
前記の目的を図れるデジタル音声周波数良質化装置には、アナログ/デジタル信号コンバータと、CPUと、デジタル信号プロセッサー(DSP)と、ロムと、デジタル/アナログ信号コンバータと、フィルター/バッファーと、パワーアンプと、スピーカーと音声ボックスとを有し、その中では、前記のロムがスピーカーと音声ボックスの周波数レスポンス曲線を記憶保存でき、また、前記のアナログ/デジタル信号コンバータが音声周波数信号を受け取ってから、且つその音声信号をデジタル信号に転換してから、CPUへ送信し、そのCPUが受信した信号をパラレル信号に転換してから、信号をDSPへ送信し、ロム内に記憶される周波数曲線と運算をし、それからその運算結果をCPUへフィードバックしてシリアル信号に転換し、それから、デジタル/アナログ信号コンバータへ送信してアナログ信号に転換してから、フィルターとバッファーとを経由させ、ろ過を実行し、パワーアンプによって拡大されてから、スピーカーと音声ボックスへ出力することによって、平坦な周波数レスポンス曲線を出力可能にする。
本発明の優れる実施の形態を挙げるとともに、添付図面を参照しながら解説することによって本発明の技術内容とその目的とその効果性について詳細に説明する。
図1に示すように、本発明によるデジタル音声周波数良質化装置には、主に、デジタル/アナログ信号コンバータ1を有し、それは、ステレオからの音声周波数アナログ信号10を受信してから、音声周波数アナログ信号10をデジタル・シリアル信号11に転換し、それからCPU2に送信する。
前記のCPU2が、コントロール・センターとなり、それはアナログ/デジタル信号コンバータ1からのデジタル・シリアル信号11を受信するとともに、そのデジタル・シリアル信号11をパラレル信号21に配列してから、信号21をデジタル信号プロセッサー3(DSP)へ送信し、運算を実行してから、運算終了後のパラメータ信号をCPU2へフィード・バックしてデジタル・シリアル信号22に転換されると、デジタル/アナログ信号コンバータ4へ送信する。
また、ロム(例えばEEPROM)5を前記のデジタル信号プロセッサー4と接続し、スピーカー8と音声ボックス9の元来の所有する周波数レスポンス曲線パラメータを記憶保存する用途に用いられる。
また、前記のデジタル信号プロセッサー3(DSP)が前記のCPU2と前記のロム5からの信号を受信し、且つ受信した信号に基づいて運算をし、スピーカーの周波数レスポンス曲線を運算パラメータとするものであり、例えば、A信号パラメータ値+B信号パラメータ値=C信号パラメータ値のように、A信号がスピーカー8と音声ボックス9の周波数レスポンス曲線を代表し、また、B信号がA信号の逆相信号となり、また、C信号が平坦な周波数レスポンス曲線となり、そのため、スピーカー8と音声ボックス9とに平坦な曲線を有するC信号を出力させるために、前記のデジタル信号プロセッサー3が運算時に、先にロム5に記憶されるA信号を取得し、且つそのA信号の逆相信号のB信号のパラメータを取得し、且つ前記の逆相信号であるB信号パラメータをCPU2へ送信し、デジタル・シリアル信号22に転換してから、また、デジタル/アナログ信号コンバータ4へ送信し、このような送受信方式によると、デジタル信号プロセッサー3が複雑な運算を実行する際の負担を軽減でき、送受信の速度を降下させることを避けられ、最後の音声の質が相対的に降下されてしまうようになることを有効に防止できる効果を有する。
また、前記のデジタル/アナログ信号コンバータ4が前記のCPU2からの逆相信号のB信号を受信すると、その受信した信号をアナログ信号41に転換してから、フィルター/バッファー6へ送信し、ろ過と緩衝を実施してから、パワーアンプ7へ送信してそのパワーを拡大し、最後に、その拡大される逆相信号のB信号をスピーカー8と音声ボックス9へ送信し、スピーカー8と音声ボックス9の周波数レスポンス曲線のA信号パラメータに逆相信号のB信号のパラメータを加えると、C信号を取得でき、そのC信号が“0”に等しくなるので、スピーカー8と音声ボックス9とに、平坦な周波数レスポンス曲線を出力できるように処理できる。他に、CPU2がデジタル信号プロセッサー3の運算結果に従ってデジタル/アナログ信号コンバータ4の出力最大レベルを設定でき、そのため、パワーアンプ7に、過大な信号が入力される場合に、カッティング・ディストーションを生成することを防止できる。
他に、前記のアナログ/デジタル信号コンバータ4がCPU2を介して取得したステレオ音声周波数信号情報が前記のデジタル信号プロセッサー3によってそのロー・パス・フィルターとハイ・パス・フィルターの左右両サウンド・チャネル同士を相互に加算してから2によって除算し、また、ロー・パス・フィルターを利用し、前記の信号と他のスピーカーのパラメータと運算を実行してから、他のデジタル/アナログ信号コンバータ4を経由させて他のサウンド・チャネル(ヘビー・ロー・ボイス、Heavy low voice)の良好な曲線の出力を取得できる。
また、スピーカー8と音声ボックス9の元来の所有する周波数レスポンス曲線パラメータをロム5または他の関係のある素子に保存し、スピーカー8と音声ボックス9の周波数レスポンス曲線が変わる場合に、その変わる周波数レスポンス曲線パラメータを随時に前記のロム5または他の関係のある素子に記憶保存できるので、従来の補償電気回路の欠点を改善できる。
本発明の提供するデジタル音声周波数良質化装置と他の従来技術と相互に比較する場合に、さらに下記のような優れる点を有する:
(1)本発明は、随時に取得したスピーカーと音声ボックスの周波数レスポンス曲線をコンピュータにおいて先に適当に模擬調整をし、それからその曲線情報を記憶保存し、最も優れる周波数レスポンス曲線を取得できる。
(2)本発明は、その製造過程中においては、単にスピーカーと音声ボックス周波数レスポンス曲線の記憶してあるロムを電気回路基板に挿着すれば、随時に設計を変更する目的を図れる。
(3)本発明は、CPUを介してDSPの運算結果をシリアル信号に転換してから、デジタル/アナログ信号コンバータへ送信し、アナログ信号に転換し、DSPが複雑な運算を実行する場合の所要する負担を大幅に減少できるので、音声品質を保持する目的を図れる。
(4)本発明は、先にデジタル/アナログ信号コンバータの出力最大レベルを設定しておいたので、パワーアンプに、過大な信号が入力される場合に、カッティング・ディストーションを生成することを防止でき、従来の方式のように、複数の素子と複雑な回路を使用して圧縮回路を作成し、そのカッティング・ディストーションをなくす必要はない。
前記に説明したのは、単に本発明のある実施可能な実施の形態を具体的に説明するものに過ぎなく、本発明の主張範囲を狭義的に制限するものではなく、本発明の技術精神に基づいて実施されるすべての他の相同の効果を有する改造や変更や一部転用などのものがすべて本発明の主張範囲内に納入されるべきことが言うまでもないことである。
前記に説明した通りに、本発明は、技術思想が新たな創作を有しつつ、従来物より前記の複数項の効果を増進できるので、既に新規性と進歩性と産業上の利用性を有する特許の要件に該当するので、法に従って出願を提起するが、ご査察の上、早期に公開されるよう宜しくお願い申し上げます。
本発明によるデジタル音声周波数良質化装置を示すブロック図である。
符号の説明
1 アナログ/デジタル信号コンバータ
2 CPU
3 デジタル信号プロセッサー
4 デジタル/アナログ信号コンバータ
5 ロム
6 フィルター/バッファー
7 パワー・アンプ
8 スピーカー
9 音声ボックス
10 音声周波数アナログ信号
11 デジタル・シリアル信号
21 パラレル信号
22 デジタル・シリアル信号
41 アナログ信号

Claims (3)

  1. 音声周波数アナログ信号をデジタル・シリアル信号に転換してからCPUへ送信するアナログ/デジタル信号コンバータと、
    コントロール・センターとなりつつ、受け取ったデジタル・シリアル信号をパラレル信号に配列してから、信号をデジタル信号プロセッサーへ送信して運算を実行するようにしたCPUと、
    デジタル信号プロセッサーと接続し、主にスピーカーと音声ボックスの元来の所有する周波数レスポンス曲線パラメータを記憶するロムと、
    前記のCPUとロムからの信号を受け取り、且つ受け取った信号に基づいて運算をし、且つ運算結果をCPUへフィード・バックしてデジタル・シリアル信号へ転換し、それから前記のデジタル・シリアル信号をデジタル/アナログ信号コンバータへ送信するようにした、デジタル信号プロセッサーと、
    CPUからの運算終了信号を受け取り、且つ受け取った信号をアナログ信号に転換してからフィルターとバッファーへ送信してろ過及び緩衝を実行後に、パワーアンプへ送信して拡大してから、拡大された信号をスピーカーと音声ボックスへ送信し、スピーカーと音声ボックスに平坦な周波数のレスポンス曲線を出力可能に形成させるようにした、デジタル/アナログ信号コンバータと、
    を少なくとも有することを特徴とする、
    デジタル音声周波数良質化装置。
  2. 前記のデジタル信号プロセッサーの運算し得た信号パラメータとして、元来の所有するスピーカーと音声ボックスの周波数のレスポンス曲線パラメータの逆相信号を使用し、スピーカーと音声ボックスがそれらの信号を受信してから平坦な周波数レスポンス曲線出力できるようにしたことを特徴とする、
    請求項1に記載のデジタル音声周波数良質化装置。
  3. 前記のCPUが、パワーアンプに過大な信号が入力される場合に生成されるカッティング・ディストーションを防止するように、デジタル信号プロセッサーの運算結果に従ってデジタル/アナログ信号コンバータの出力の最大のレベル数を設定することを特徴とする、
    請求項1に記載のデジタル音声周波数良質化装置。
JP2004229691A 2004-08-05 2004-08-05 デジタル音声周波数良質化装置 Expired - Fee Related JP4128985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004229691A JP4128985B2 (ja) 2004-08-05 2004-08-05 デジタル音声周波数良質化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004229691A JP4128985B2 (ja) 2004-08-05 2004-08-05 デジタル音声周波数良質化装置

Publications (2)

Publication Number Publication Date
JP2006050338A JP2006050338A (ja) 2006-02-16
JP4128985B2 true JP4128985B2 (ja) 2008-07-30

Family

ID=36028358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004229691A Expired - Fee Related JP4128985B2 (ja) 2004-08-05 2004-08-05 デジタル音声周波数良質化装置

Country Status (1)

Country Link
JP (1) JP4128985B2 (ja)

Also Published As

Publication number Publication date
JP2006050338A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
CN104137568B (zh) 频率特性变形装置
US20140321668A1 (en) Signal processing device
US20020071574A1 (en) Phase shifting audio signal combining
JP2012227589A (ja) デジタルスピーカーシステム
US8295508B2 (en) Processing an audio signal
US8705764B2 (en) Audio content enhancement using bandwidth extension techniques
KR20120123369A (ko) 아날로그 라디오를 위한 스테레오 수신을 최적화하는 방법 및 연관된 아날로그 라디오 수신기
CN1538784B (zh) 音响信号处理装置及其方法
JP4128985B2 (ja) デジタル音声周波数良質化装置
CN101422054B (zh) 声像定位装置
JP2010068080A (ja) 音量制御装置
KR20190113778A (ko) 신호 처리 장치, 신호 처리 방법 및 컴퓨터 프로그램
US20210064326A1 (en) Audio processing apparatus, operation method of audio processing apparatus, and audio processing system
JP6102360B2 (ja) チャンネルデバイダおよびこれを含む音声再生システム
JP2018163304A (ja) 信号処理装置およびアクティブノイズキャンセルシステム
JP2001324989A (ja) 信号、特に音声信号を整形する装置
JP4803193B2 (ja) オーディオ信号の利得制御装置および利得制御方法
CN111968672B (zh) 基音频率决定装置和方法、模拟低音处理装置、音响处理方法
CN113035215B (zh) 一种音频信号处理芯片及耳机
JP2001237708A (ja) データ処理方式
US10142756B2 (en) Signal processing device and signal processing method
US20240073602A1 (en) Method and system for processing a digital audio signal to improve the rendering of low frequencies
JP5178151B2 (ja) 無線通信システム及び無線信号合成方法
JP6546448B2 (ja) ゲイン係数生成装置、ゲイン係数生成方法およびゲイン係数生成プログラム
CN100495386C (zh) 数位音频优化器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees